JP4178981B2 - スイッチ制御回路 - Google Patents
スイッチ制御回路 Download PDFInfo
- Publication number
- JP4178981B2 JP4178981B2 JP2003034234A JP2003034234A JP4178981B2 JP 4178981 B2 JP4178981 B2 JP 4178981B2 JP 2003034234 A JP2003034234 A JP 2003034234A JP 2003034234 A JP2003034234 A JP 2003034234A JP 4178981 B2 JP4178981 B2 JP 4178981B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- switch
- terminal
- current
- side current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明はスイッチ制御回路、特に過電流の検出に関する。
【０００２】
【従来の技術】
従来より、ＭＯＳＦＥＴやＩＧＢＴ等のスイッチングトランジスタからなるスイッング回路を２つの端子間に接続し、一方の端子から他方の端子に電力変換して供給する回路が知られている。
【０００３】
例えば、下記の文献には、４個のスイッチ及びチョークコイルをＨブリッジ接続し、各スイッチを開閉制御することで昇圧モードと降圧モードをスムーズに切り替えるＤＣ−ＤＣコンバータが記載されている。
【０００４】
【特許文献１】
特開２００２−２６２５４８号公報
【０００５】
【発明が解決しようとする課題】
このような電力変換回路では、過剰電流から回路素子を保護するために、回路に電流センサを設けて過剰電流を検出することが好適であるが、入出力のいずれかにシャント抵抗等を設けて電流を検出する構成では、精度よく過剰電流を検出して回路素子を保護することができない問題があった。
【０００６】
すなわち、例えば入力側に電流センサを設けた場合、昇圧モードでは連続的に電流値を検出できるが降圧モードでは入力側のスイッチを開閉制御するため不連続電流となってしまい過剰電流状態を高精度かつ迅速に検出することができない。一方、出力側に電流センサを設けた場合、降圧モードでは連続的に電流を検出できるが昇圧モードでは出力側のスイッチを開閉制御するため不連続電流となってしまい過剰電流状態を高精度かつ迅速に検出することができない。
【０００７】
本発明の目的は、ＤＣ−ＤＣコンバータ等の電力変換装置を用いて一方の端子から他方の端子に電力を供給する際に、過剰電流状態を確実に検出し、これにより回路素子を保護することができる装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、第１の端子から第２の端子に昇圧又は降圧して電力を供給するスイッチ制御回路であって、前記第１の端子と第２の端子間に接続され、直列接続された第１スイッチと第２スイッチ及び直列接続された第３スイッチと第４スイッチを有するＨブリッジスイッチング回路と、前記Ｈブリッジスイッチング回路の入力側あるいは出力側の少なくともいずれかの電圧を検出する電圧センサと、前記Ｈブリッジスイッチング回路の入力側電流を検出する入力側電流センサと、前記Ｈブリッジスイッチング回路の出力側電流を検出する出力側電流センサと、検出電圧が目標電圧に一致するように前記Ｈブリッジスイッチング回路を制御するフィードバック制御回路であって、前記検出電圧と前記目標電圧との差分を演算する演算器と、前記演算器からの出力を積分する積分器と、前記積分器の出力と所定の三角波とを比較することにより前記Ｈブリッジスイッチング回路の各スイッチを制御するためのＰＷＭ信号、及び昇圧時と降圧時でレベルが変化するＭＯＤＥ信号を生成するフィードバック制御回路と、前記ＰＷＭ信号に基づき前記Ｈブリッジスイッチング回路の各スイッチを制御するドライバと、前記ＭＯＤＥ信号に応じ、前記入力側電流センサからの入力側電流あるいは前記出力側電流センサからの出力側電流を切り替えて前記積分器に出力する切替器とを有し、前記切替器は、昇圧時には前記入力側電流を出力し、降圧時には前記出力側電流を出力し、前記切替器と前記積分器との間に接続され、前記切替器からの前記入力側電流あるいは前記出力側電流をサンプルホールドして前記積分器に出力するサンプルホールド回路と、前記入力側電流あるいは前記出力側電流がしきい値を超えたことを検出して前記サンプルホールド回路にサンプルホールドタイミングを指示する過電流検出部とを有することを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面に基づき本発明の実施形態について説明する。
【００１２】
図１には、本実施形態の概念構成図が示されている。端子Ａ及び端子Ｂ間をＨブリッジ１で接続する回路構成である。端子Ａ、Ｂには、バッテリや発電機、負荷等が接続される。
【００１３】
Ｈブリッジ１は、４つのスイッチＭ１，Ｍ２，Ｍ３，Ｍ４及びチョークコイルＬを含んで構成される。スイッチＭ１とＭ２、及びスイッチＭ３とＭ４はそれぞれ直列接続されている。スイッチＭ２及びＭ４は共に接地されており、スイッチＭ１及びＭ３はそれぞれ端子Ａと端子Ｂに接続される。スイッチＭ１〜Ｍ４は図示しないドライバにより開閉制御され、これにより端子Ａと端子Ｂ間で電力変換が行われる。このようなＨブリッジ１により、例えばＤＣ−ＤＣコンバータが構成される。Ｈブリッジ１の動作は公知であるが、簡単に説明すると、スイッチＭ１及びＭ２を開閉制御し、スイッチＭ３を閉制御、スイッチＭ４を開制御することで端子Ａから端子Ｂに降圧しつつ電力供給できる。（端子Ａの電圧）＞（端子Ｂの電圧）のときの動作モードである。また、スイッチＭ１を閉制御、スイッチＭ２を開制御し、スイッチＭ３及びスイッチＭ２を開閉制御することで端子Ａから端子Ｂに昇圧しつつ電力供給できる。（端子Ａの電圧）＜（端子Ｂの電圧）のときの動作モードである。
【００１４】
電流センサ２ａは、端子Ａ側に設けられ、端子Ａ側の電流を検出してスイッチ４に出力する。端子Ａから端子Ｂに電力を供給する場合、電流センサ２ａはＨブリッジ１の入力側に設けられた電流センサである。
【００１５】
電流センサ２ｂは、端子Ｂ側に設けられ、端子Ｂ側の電流を検出してスイッチ４に出力する。端子Ａから端子Ｂに電力を供給する場合、電流センサ２ｂはＨブリッジ１の出力側に設けられた電流センサである。
【００１６】
スイッチ４は、接点を電流センサ２ａあるいは電流センサ２ｂのいずれかに切り替えてフィードバック制御部３に出力する。切替は、フィードバック制御部３からの指令により制御される。
【００１７】
フィードバック制御部３は、目標値と検出電流値とを比較し、その相違に基づいてフィードバック制御するとともに、検出電流が過剰となっている場合には過剰電流を抑えるようにフィードバック制御する。フィードバック制御部３は、端子Ａ側の電流あるいは端子Ｂ側の電流のいずれを監視するかを決定し、スイッチ４に切替信号を出力する。フィードバック制御部３は、具体的には、端子Ａ側あるいは端子Ｂ側のうち、連続電流となる側の電流値を判別して切替信号を出力する。すなわち、上述したように、端子Ａから端子Ｂに電力を供給する場合、（端子Ａの電圧）＞（端子Ｂの電圧）であれば、スイッチＭ１，Ｍ２を開閉制御し、かつスイッチＭ３を閉制御、スイッチＭ４を開制御して降圧するため端子Ｂ側が連続電流となる。一方、（端子Ａの電圧）＜（端子Ｂの電圧）であれば、スイッチＭ１を閉制御、スイッチＭ２を開制御してスイッチＭ３，Ｍ４を開閉制御して昇圧制御するため端子Ａ側が連続電流となる。フィードバック制御部３は、端子電圧に基づいていずれが連続電流となるかを判定してスイッチ４を切替え、連続電流側の電流センサからの検出電流値を用いて過剰電流状態を抑制し回路を保護する。
【００１８】
以下、本実施形態を具体的に説明する。
【００１９】
図２には、本実施形態の回路構成の一例が示されている。端子Ａと端子Ｂ間はＨブリッジ１により接続される。Ｈブリッジ１は、４つのスイッチＭ１〜Ｍ４及びチョークコイルＬを含み、これらのスイッチＭ１〜Ｍ４を開閉制御することで端子Ａと端子Ｂ間の電力変換を行う。スイッチＭ１〜Ｍ４はＭＯＳＦＥＴやＩＧＢＴ等のスイッチングトランジスタで構成され、各スイッチＭ１〜Ｍ４はドライバ１４（反転アンプ）により駆動される。
【００２０】
電圧センサ１０ａは、Ｈブリッジ１から見て端子Ａ側に設けられ、端子Ａ側の電圧を検出してフィードバック制御部２４に出力する。
【００２１】
電圧センサ１０ｂは、Ｈブリッジ１から見て端子Ｂ側に設けられ、端子Ｂ側の電圧を検出してフィードバック制御部２４に出力する。
【００２２】
電流センサ１２ａは、Ｈブリッジ１から見て端子Ａ側に設けられ、端子Ａ側の電流を検出して電流制御部２０及び過電流検出部２２に出力する。
【００２３】
電流センサ１２ｂは、Ｈブリッジ１から見て端子Ｂ側に設けられ、端子Ｂ側の電流を検出して電流制御部２０及び過電流検出部２２に出力する。
【００２４】
フィードバック制御部２４は、目標電圧値Ｖｒｅｆと検出電圧値とを比較する比較器２４−１、２４−２、監視する対象を指令ＤＩＲに基づき選択するスイッチ２４−３、オペアンプの出力をコンデンサを介して帰還させた積分器２４−４、定電流源、積分器２４−４からの出力をレベルアップした出力と所定の三角波ＴＲＩを比較する比較器２４−５、積分器２４−４からの出力と所定の三角波ＴＲＩを比較する比較器２４−６、２つの比較器２４−５と２４−６の出力の論理積を演算するＡＮＤゲート２４−７及び２つの比較器２４−５と２４−６の出力が入力されるＲＳフリップフロップ（ＲＳ−ＦＦ）２４−８を含んで構成される。
【００２５】
比較器２４−１は電圧センサ１０ａからの検出電圧値と目標電圧値Ｖｒｅｆとの差分の反転信号をスイッチ２４−３に出力し、比較器２４−２は電圧センサ１０ｂからの検出電圧値と目標電圧値Ｖｒｅｆとの差分信号をスイッチ２４−２に出力する。スイッチ２４−３は、監視対象が端子Ｂである場合には比較器２４−２側に接点を切替え、監視対象が端子Ａ側である場合には比較器２４−１側に接点を切り替える。フィードバック制御部２４の積分器２４−４には、目標電圧値と検出電圧値との差分信号の他、電流制御部２０からの信号も供給される。フィードバック制御部２４は、検出電圧値及び電流制御部２０からの電圧信号に基づいて、Ｈブリッジ１のスイッチＭ１〜Ｍ４を開閉制御するためのＰＷＭ信号を生成するとともに、端子Ａと端子Ｂ間の制御モードを決定するためのＭＯＤＥ信号を生成する。生成されたＰＷＭ信号はスイッチング制御部１８に供給される。また、ＭＯＤＥ信号はドライバ制御部１６及びスイッチング制御部１８に供給される。
【００２６】
スイッチング制御部１８は、ＰＷＭ信号を休止させてＨブリッジ１内の上下に接続されたスイッチ（Ｍ１とＭ２、及びＭ３とＭ４）の短絡を防ぐデッドタイム回路１８−１、Ｄ端子に電源電圧が入力され、クロック端子に所定のクロックＣＬＫが入力され、リセット端子に過電流検出部２２からの信号が入力されるＤ（遅延）フリップフロップ（Ｄ−ＦＦ）１８−２及び１８−３，デッドタイム回路１８−１の出力とＤ−ＦＦ１８−２の出力との論理積を演算するＡＮＤゲートであるＨＧＡＴＥ、デッドタイム回路１８−２の他方の出力とＤ−ＦＦ１８−３の出力の論理積を演算するＡＮＤゲートであるＬＧＡＴＥ、Ｄ−ＦＦ１８−２の出力とＤ−ＦＦ１８−３の出力の論理和を演算するＯＲゲートを含んで構成される。
【００２７】
デッドタイム回路１８−１は、例えばシュミットトリガ回路、ＡＮＤゲート及びＮＯＲゲートで構成することができる。フィードバック制御部２４からのＰＷＭ信号はＡＮＤゲートに供給されるとともに、シュミットトリガ回路を介してＡＮＤゲートに供給される。また、ＰＷＭ信号はＮＯＲゲートに供給されるとともに、シュミットトリガ回路を介してＮＯＲゲートに供給される。これにより、ＰＷＭ信号に対して立上タイミングを遅延させた信号、及びＰＷＭ信号に対して反転させた上で立上タイミングを遅延させた信号が生成される。前者はＨＧＡＴＥに供給され、後者はＬＧＡＴＥに供給される。スイッチング制御部１８は、ＰＷＭ信号に基づきドライバ制御部１６に制御信号を出力するものであり、ＨＧＡＴＥからのＰＷＭ信号はドライバ制御部１６のうち、Ｈブリッジ１の上側のスイッチＭ１及びＭ３を駆動するドライバ１４を制御するための素子に供給され、ＬＧＡＴＥからのＰＷＭ信号はドライバ制御部１６のうち、Ｈブリッジ１の下側のスイッチＭ２及びＭ４を駆動するドライバ１４を制御するための素子に供給される。また、ＯＲゲートの出力は、ドライバ制御部１６のうち、Ｈブリッジ１の上側のスイッチＭ１及びＭ３を駆動するドライバ１４を制御するための素子に供給される。
【００２８】
また、スイッチング制御部１８は、この他にもクロックＣＬＫをＤ−ＦＦ１８−２及び１８−３に供給するための回路を有する。この回路は、４個のインバータ１８−４〜１８−７から構成される。インバータ１８−５及び１８−６はＭＯＤＥ信号により動作／非動作が制御されるインバータで、ＭＯＤＥ信号がＨｉのときにインバータ１８−５が動作してインバータ１８−６は非動作となり、ＭＯＤＥ信号がＬｏｗのときにインバータ１８−５が非動作となりインバータ１８−６が動作状態となる。したがって、ＭＯＤＥ信号がＨｉの場合、ＣＬＫは並列接続されたインバータ１８−４及び１８−５で反転された信号がＤ−ＦＦ１８−２のクロック端子に供給され、インバータ１８−３でさらに反転された、すなわち原ＣＬＫと同一の信号がＤ−ＦＦ１８−３のクロック端子に供給される。Ｄ−ＦＦ１８−２は反転クロックに同期して動作し、Ｄ−ＦＦ１８−３はクロックに同期して動作する。この回路は、特に過剰電流状態から復帰する場合のタイミング調整に用いられる。
【００２９】
ドライバ制御部１６は、Ｈブリッジ１の上側のスイッチＭ１，Ｍ３を駆動するドライバ１４を制御するための上部制御ユニットと、Ｈブリッジ１の下側のスイッチＭ２，Ｍ４を駆動するドライバ１４を制御するための下部制御ユニットを備える。上部制御ユニットは、４個のインバータ１６−１，１６−２，１６−３，１６−４を有し、インバータ１６−１と１６−２が並列接続されてスイッチＭ１を駆動し、インバータ１６−３とインバータ１６−４が並列接続されてスイッチＭ３を駆動する。下部ユニットは、２個のＮＡＮＤゲート１６−５，１６−６を有し、ＮＡＮＤゲート１６−５でスイッチＭ２を駆動し、ＮＡＮＤゲート１６−６でスイッチＭ４を駆動する。
【００３０】
まず、上部制御ユニットについて説明する。
【００３１】
インバータ１６−１の動作／非動作はフィードバック制御部２４からのＭＯＤＥ信号により制御され、ＭＯＤＥ信号がＬｏｗのときに動作し、ＭＯＤＥ信号がＨｉのときに非動作となる。また、インバータ１６−２の動作／非動作はＭＯＤＥ信号の反転信号により制御され、ＭＯＤＥ信号がＬｏｗのときにその反転信号はＨｉとなって非動作となり、ＭＯＤＥ信号がＨｉのときにその反転信号はＬｏｗとなって動作状態となる。したがって、ＭＯＤＥ信号に応じてインバータ１６−１と１６−２は択一的に動作し、ＭＯＤＥ信号がＨｉのときにはインバータ１６−２からの信号によりスイッチＭ１が開閉し、ＭＯＤＥ信号がＬｏｗのときにはインバータ１６−１からの信号によりスイッチＭ１が開閉する。
【００３２】
一方、インバータ１６−１の入力端子には、スイッチング制御部１８のＯＲゲート出力が供給される。また、インバータ１６−２の入力端子には、スイッチング制御部１８のＨＧＡＴＥ出力が供給される。したがって、ＭＯＤＥ信号がＨｉのときにはＨＧＡＴＥ出力によりスイッチＭ１が駆動され、ＭＯＤＥ信号がＬｏｗのときにはＯＲゲート出力によりスイッチＭ１が駆動される。
【００３３】
インバータ１６−３の動作／非動作はＭＯＤＥ信号の反転信号により制御され、ＭＯＤＥ信号がＬｏｗのときにその反転信号はＨｉとなって非動作となり、ＭＯＤＥ信号がＨｉのときにその反転信号はＬｏｗとなって動作状態となる。インバータ１６−４の動作／非動作はＭＯＤＥ信号により制御され、ＭＯＤＥ信号がＬｏｗのときに動作し、ＭＯＤＥ信号がＨｉのときに非動作となる。したがって、インバータ１６−３と１６−４も択一的に動作し、ＭＯＤＥ信号がＨｉのときにインバータ１６−３からの信号によりスイッチＭ３が開閉し、ＭＯＤＥ信号がＬｏｗのときにインバータ１６−４からの信号によりスイッチＭ３が開閉する。
【００３４】
一方、インバータ１６−３の入力端子には、スイッチング制御部１８のＯＲゲート出力が供給される。また、インバータ１６−４の入力端子には、スイッチング制御部１８のＨＧＡＴＥ出力が供給される。したがって、ＭＯＤＥ信号がＨｉのときにはＯＲゲート出力によりスイッチＭ３が駆動され、ＭＯＤＥ信号がＬｏｗのときにはＨＧＡＴＥ出力によりスイッチＭ３が駆動される。
【００３５】
次に、下部制御ユニットについて説明する。
【００３６】
ＮＡＮＤゲート１６−５の入力端子には、ＭＯＤＥ信号及びＬＧＡＴＥ出力が供給される。したがって、ＭＯＤＥ信号がＨｉのときにはＬＧＡＴＥ信号によりスイッチＭ２が駆動され（ドライバ１４は反転アンプであることに留意されたい）、ＭＯＤＥ信号がＬｏｗであるときにはスイッチＭ２はＯＦＦのままである。ＮＡＮＤゲート１６−６の入力端子には、ＭＯＤＥ信号の反転信号及びＬＧＡＴＥ信号が供給される。したがって、ＭＯＤＥ信号がＨｉのときにはスイッチＭ４はＯＦＦのままであり、ＭＯＤＥ信号がＬｏｗのときにはＬＧＡＴＥ信号によりスイッチＭ４が駆動される。
【００３７】
以上、ＭＯＤＥ信号と各スイッチＭ１〜Ｍ４の開閉制御をまとめると以下のようになる。
【００３８】
＜ＭＯＤＥ信号＝Ｈｉ＞
スイッチＭ１：ＨＧＡＴＥ出力によりＰＷＭ制御
スイッチＭ２：ＬＧＡＴＥ信号によりＰＷＭ制御
スイッチＭ３：ＯＲゲート出力により制御
スイッチＭ４：ＯＦＦ
＜ＭＯＤＥ＝Ｌｏｗ＞
スイッチＭ１：ＯＲゲート出力により制御
スイッチＭ２：ＯＦＦ
スイッチＭ３：ＨＧＡＴＥ出力によりＰＷＭ制御
スイッチＭ４：ＬＧＡＴＥ出力によりＰＷＭ制御
ちなみに、ＭＯＤＥ信号＝Ｈｉは、端子Ａから端子Ｂに降圧して電力供給する場合に対応し、ＭＯＤＥ信号＝Ｌｏｗは、端子Ａから端子Ｂに昇圧して電力供給する場合に対応する。
【００３９】
電流制御部２０は、電流センサ１２ａからの検出電流値及び電流センサ１２ｂからの検出電流値が供給されるスイッチ２０ａ及びスイッチ２０ａからの信号をサンプルホールドするサンプルホールド（Ｓ／Ｈ）回路２０ｂを含む。スイッチ２０ａにはフィードバック制御部２４からのＭＯＤＥ信号が供給され、ＭＯＤＥ信号に応じて接点が切り替えられる。具体的には、ＭＯＤＥ信号がＨｉのときには電流センサ１２ｂ側に切り替えられ、ＭＯＤＥ信号がＬｏｗのときには電流センサ１２ａ側に切り替えられる。Ｓ／Ｈ回路２０ｂは、サンプリングした入力信号をホールドし、フィードバック制御部２４の積分器２４−４に出力する。したがって、フィードバック制御部２４からのＭＯＤＥ信号がＨｉのときには電流センサ１２ｂからの検出電流値がフィードバック制御部２４に出力され、ＭＯＤＥ信号がＬｏｗのときには電流センサ１２ａからの検出電流値がフィードバック制御部２４に出力されて監視される。ＭＯＤＥ信号がＨｉのときには端子Ｂ側が連続電流となり、ＭＯＤＥ信号がＬｏｗのときには端子Ａ側が連続電流となるから、このようにＭＯＤＥ信号に応じて監視する電流センサを切り替えることで、常に連続電流を監視することができる。
【００４０】
過電流検出部２２は、所定の過電流しきい値を有しており、電流センサ１２ａからの検出電流値と電流センサ１２ｂからの検出電流値をしきい値と大小比較する。そして、いずれかの検出電流値がしきい値を超えた場合に、電流制御部２０に指令を出力するとともに、スイッチング制御部１８の２個のＤ−ＦＦ１８−２及び１８−３のリセット端子に出力する。電流制御部２０への指令により電流制御部２０のＳ／Ｈ回路２０ｂは検出電流値をサンプリングしてホールドする。また、Ｄ−ＦＦ１８−２及び１８−３への出力により、Ｄ−ＦＦ１８−２及び１８−３をリセットしてその出力をＬｏｗに変化させる。Ｄ−ＦＦ１８−２及び１８−３の出力がＨｉからＬｏｗに変化すると、ＨＧＡＴＥ、ＬＧＡＴＥ、及びＯＲゲート出力が変化する。
【００４１】
本実施形態の回路構成は以上のようであり、以下、その動作についてタイミングチャートを参照しつつ説明する。
【００４２】
図３には、図２における各部のタイミングチャートが示されている。（Ａ）はスイッチング制御部１８に供給されるクロック信号ＣＬＫ、（Ｂ）はＣＬＫの反転信号、（Ｃ）はフィードバック制御部２４に供給される三角波ＴＲＩと積分器２４−４からの出力（β）及びこれをレベルシフトした出力（α）、（Ｄ）はフィードバック制御部２４からのＰＷＭ信号、（Ｅ）はスイッチング制御部１８のＨＧＡＴＥ出力、（Ｆ）はスイッチング制御部１８のＬＧＡＴＥ出力、（Ｇ）はＤ−ＦＦ１８−２の出力、（Ｈ）はＤ−ＦＦ１８−３の出力、（Ｉ）〜（Ｌ）はそれぞれスイッチＭ１〜Ｍ４の開閉タイミング、（Ｍ）は過電流検出部２２での検出信号、（Ｎ）はフィードバック制御部２４からのＭＯＤＥ信号である。
【００４３】
端子Ａから端子Ｂに降圧して電力供給し、制御対象が端子Ｂである場合を想定する。このとき、指令ＤＩＲは端子Ｂ側の指令となり、フォードバック制御部２４のスイッチ２４−３は比較器２４−２に接続された接点に切り替わる。これにより、比較器２４−２からの差分出力、すなわち目標電圧と電圧センサ１０ｂからの検出電圧の差分出力が積分器２４−４に供給される。積分器２４−４からの積分出力はα及びβとして比較器２４−５及び２４−６に供給される。比較器２４−５は、αと三角波ＴＲＩとを大小比較し、その結果をＡＮＤゲート２４−７及びＲＳ−ＦＦ２４−８に出力する。また、比較器２４−６は、βと三角波ＴＲＩとを大小比較し、その結果をＡＮＤゲート２４−７及びＲＳ−ＦＦ２４−８に出力する。図３（Ｃ）に示されるように、比較器２４−５からはα＞ＴＲＩである場合にＨｉが出力され、α＜ＴＲＩである場合にＬｏｗが出力される。また、端子Ｂの電圧が低く降圧する場合にはβが小さくＴＲＩ＞βとなるため比較器２４−６からはＨｉが出力される。したがって、図３（Ｄ）に示されるように、ＡＮＤゲート２４−７からはＴＲＩ＞αであるときにＨｉとなり、ＴＲＩ＜αであるときにＬｏｗとなるＰＷＭ信号が出力される。ＰＷＭ信号のデューティ比は、αのレベルに応じて決定され、すなわち積分器２４−４に入力される信号レベルに応じて決定される。また、図３（Ｎ）に示されるように、ＲＳ−ＦＦ２４−８からはＨｉとなるＭＯＤＥ信号が出力される。
【００４４】
ＨｉのＭＯＤＥ信号は、電流制御部２０のスイッチ２０ａに供給され、接点を電流センサ１２ｂ側に切り替える。これにより、電流センサ１２ｂで検出される連続電流がフィードバック制御部２４に供給される。
【００４５】
ＰＷＭ信号は、スイッチング制御部１８のデッドタイム回路１８−１に供給される。デッドタイム回路１８−１は、ＰＷＭ信号から２つの信号、すなわちＰＷＭ信号の立上タイミングを遅らせた信号、及びＰＷＭ信号の反転信号の立上タイミングを遅らせた信号を生成してそれぞれＨＧＡＴＥ及びＬＧＡＴＥに出力する。また、図３（Ｇ）及び（Ｈ）に示されるようにＤ−ＦＦ１８−２及び１８−３のＱ端子からはそのリセット端子にリセット信号が入力されない限り常にＨｉ信号が出力されてＨＧＡＴＥ及びＬＧＡＴＥに供給される。したがって、図３（Ｅ）に示されるようにＨＧＡＴＥからは原ＰＷＭ信号の立上時間を遅延させたＰＷＭ信号が出力され、ＬＧＡＴＥからは原ＰＷＭ信号を反転させて立上時間を遅延させたＰＷＭ信号が出力される。ＨＧＡＴＥ出力はスイッチＭ１及びＭ３を駆動するために用いられ、ＬＧＡＴＥ出力はスイッチＭ２及びＭ４を駆動するために用いられる。両信号の間にはデッドタイム回路１８−１で生成された休止時間が存在しているため、スイッチＭ１とＭ２が共にＯＮとなる、あるいはスイッチＭ３とＭ４が共にＯＮとなる事態を防止できる。
【００４６】
ＨＧＡＴＥ出力はドライバ制御部１６のインバータ１６−２及び１６−４に供給される。また、ＯＲゲート出力はインバータ１６−１及び１６−３に供給される。ＭＯＤＥ信号は、インバータ１６−１，１６−２，１６−３及び１６−４の動作／非動作を制御するために用いられ、ＭＯＤＥ信号がＨｉのときにはインバータ１６−２及び１６−３が動作状態となる。したがって、図３（Ｉ）に示されるようにスイッチＭ１はＨＧＡＴＥ出力と同一信号タイミングでＰＷＭ制御される。また、図３（Ｋ）に示されるようにスイッチＭ３はＯＲゲート出力と同一信号タイミング（すなわち、過電流検出部２２からリセット信号がＤ−ＦＦに入力されない限り常にＨｉ）でＯＮ制御される。
【００４７】
ＬＧＡＴＥ出力はドライバ制御部１６のＮＡＮＤゲート１６−５及び１６−６に供給される。また、ＭＯＤＥ信号もＮＡＮＤゲート１６−５に供給されるとともにそのインバータで反転された後にＮＡＮＤゲート１６−６に供給される。したがって、ＭＯＤＥ信号がＨｉのときには、図３（Ｊ）に示されるようにスイッチＭ２はＬＧＡＴＥと同一信号タイミングでＰＷＭ制御され、図３（Ｌ）に示されるようにスイッチＭ４はＯＦＦのままとなる（ＮＡＮＤゲート１６−６の出力は常にＨｉとなり、反転アンプのドライバ１４でＬｏｗが出力されるためｎチャネルのスイッチＭ４は常にＯＦＦ）。
【００４８】
以上のようにして端子Ａから端子Ｂに降圧して電力供給している際に、過剰電流が生じた場合を想定する。この場合、過電流検出部２２は検出電流値がしきい値を超えたことを検知し、図３（Ｍ）に示されるようにその出力がＨｉからＬｏｗに変化する。過電流検出部２２からの信号は、Ｄ−ＦＦ１８−２及び１８−３のリセット端子に供給され、これらをリセットする。これにより、図３（Ｇ）及び（Ｈ）に示されるように直ちにＤ−ＦＦ１８−２及び１８−３の出力がＨｉからＬｏｗに変化する。すると、ＨＧＡＴＥ出力、ＬＧＡＴＥ出力、及びＯＲゲート出力のいずれもＬｏｗとなるから、図３（Ｉ）〜（Ｌ）に示されるようにスイッチＭ１〜Ｍ４は全てＯＦＦとなる。
【００４９】
また、過電流検出部２２からの信号は、電流制御部２０のＳ／Ｈ回路２０ｂにも供給される。Ｓ／Ｈ回路２０ｂは、このタイミングで電流センサ１２ｂからの検出電流値をサンプルホールドし、積分器２４−４に供給する。仮に、Ｓ／Ｈ回路２０ｂが存在しない場合、過剰電流が瞬間的に流れても積分器２４−４の積分出力は迅速に増大せず、したがってＰＷＭ信号も迅速に変化しないが、Ｓ／Ｈ回路２０ｂを設けて過剰電流の最大値をサンプルホールドすることにより、積分出力は迅速に増大し、これによりＰＷＭ信号のデューティ比を迅速に変えることができる。
【００５０】
一方、検出電流値がしきい値以下となった場合、過電流検出部２２の出力はＬｏｗから再びＨｉに復帰する。これにより、Ｄ−ＦＦ１８−２及びＤ−ＦＦ１８−３は再びＨｉを出力するようになる。但し、Ｄ−ＦＦ１８−２はＣＬＫの立上りタイミングで動作し、Ｄ−ＦＦ１８−３は反転ＣＬＫの立上りタイミングで動作する。したがって、図３（Ｈ）に示されるようにＤ−ＦＦ１８−３の出力はＣＬＫの立上タイミングでＬｏｗからＨｉとなり、一方、図３（Ｇ）に示されるようにＤ−ＦＦ１８−２の出力は反転ＣＬＫの立上タイミングＬｏｗからＨｉとなる。ＬＧＡＴＥはＤ−ＦＦ１８−３の出力がＨｉとなった後にＰＷＭ信号を出力し、ＨＧＡＴＥはＤ−ＦＦ１８−２の出力がＨｉとなった後にＰＷＭ信号を出力するから、図３（Ｅ）及び（Ｆ）に示されるようにタイミングが異なって出力される。これにより、復帰時にスイッチＭ１とＭ２が同時にＯＮとなる事態が防止される。
【００５１】
一方、端子Ａから端子Ｂに昇圧して電力供給し、制御対象が端子Ｂである場合を想定する。このとき、βのレベルが大きくなるためＴＲＩ＜βとなり、比較器２４−６からＬｏｗが出力されてＲＳ−ＦＦ２４−８に供給されるため、ＲＳ−ＦＦ２４−８の出力であるＭＯＤＥ信号はＬｏｗとなる。ＭＯＤＥ信号がＬｏｗになると、電流制御部２０内のスイッチ２０ａは電流センサ１２ａ側に切り替えられ、端子Ａ側の電流がフィードバック制御部２４に供給される。ＭＯＤＥ信号がＬｏｗの場合、既述したように端子Ａ側が連続電流となるから、この場合にも連続電流を監視することになる。
【００５２】
このように、本実施形態では、急峻な負荷変動や起動時など、単に検出電流値をフィードバック制御部２４の積分器２４−４に供給する構成では対応できないような場合でも、過剰電流が検出された場合に電流制御部２０ｂのＳ／Ｈ回路２０ｂを動作させて検出電流値の最大値をホールドし、これによりフィードバック制御部２４の積分器２４−４の積分出力を迅速に増大させているため、瞬間的な過剰電流が生じた場合にもＰＷＭ制御のデューティ比を迅速に変化させて電流を抑制することができる。
【００５３】
また、本実施形態では、Ｈブリッジ１の入力側に電流センサ１２ａ、出力側１２ｂに電流センサ１２ｂを設け、フィードバック制御部２４によりＭＯＤＥ信号を生成してスイッチ２０ａを切り替えることで、端子Ａ側（入力側）が連続電流となる場合には電流センサ１２ａからの検出電流値を監視し、端子Ｂ側（出力側）が連続電流となる場合には電流センサ１２ｂからの検出電流値を監視するようにしたので、どのような制御モードでも過剰電流を検出して回路素子を保護することができる。
【００５４】
【発明の効果】
以上説明したように、本発明によれば過剰電流状態を検出する際に、常に連続電流側を自動監視することができる。
【図面の簡単な説明】
【図１】 実施形態の概念構成図である。
【図２】 実施形態の回路構成図である。
【図３】 実施形態のタイミングチャートである。
【符号の説明】
１ Ｈブリッジ、１０ａ 電圧センサ、１０ｂ 電圧センサ、１２ａ 電流センサ、１２ｂ 電流センサ、１４ ドライバ、１６ ドライバ制御部、１８ スイッチング制御部、２０ 電流制御部、２２ 過電流検出部、２４ フィードバック制御部。
【発明の属する技術分野】
本発明はスイッチ制御回路、特に過電流の検出に関する。
【０００２】
【従来の技術】
従来より、ＭＯＳＦＥＴやＩＧＢＴ等のスイッチングトランジスタからなるスイッング回路を２つの端子間に接続し、一方の端子から他方の端子に電力変換して供給する回路が知られている。
【０００３】
例えば、下記の文献には、４個のスイッチ及びチョークコイルをＨブリッジ接続し、各スイッチを開閉制御することで昇圧モードと降圧モードをスムーズに切り替えるＤＣ−ＤＣコンバータが記載されている。
【０００４】
【特許文献１】
特開２００２−２６２５４８号公報
【０００５】
【発明が解決しようとする課題】
このような電力変換回路では、過剰電流から回路素子を保護するために、回路に電流センサを設けて過剰電流を検出することが好適であるが、入出力のいずれかにシャント抵抗等を設けて電流を検出する構成では、精度よく過剰電流を検出して回路素子を保護することができない問題があった。
【０００６】
すなわち、例えば入力側に電流センサを設けた場合、昇圧モードでは連続的に電流値を検出できるが降圧モードでは入力側のスイッチを開閉制御するため不連続電流となってしまい過剰電流状態を高精度かつ迅速に検出することができない。一方、出力側に電流センサを設けた場合、降圧モードでは連続的に電流を検出できるが昇圧モードでは出力側のスイッチを開閉制御するため不連続電流となってしまい過剰電流状態を高精度かつ迅速に検出することができない。
【０００７】
本発明の目的は、ＤＣ−ＤＣコンバータ等の電力変換装置を用いて一方の端子から他方の端子に電力を供給する際に、過剰電流状態を確実に検出し、これにより回路素子を保護することができる装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、第１の端子から第２の端子に昇圧又は降圧して電力を供給するスイッチ制御回路であって、前記第１の端子と第２の端子間に接続され、直列接続された第１スイッチと第２スイッチ及び直列接続された第３スイッチと第４スイッチを有するＨブリッジスイッチング回路と、前記Ｈブリッジスイッチング回路の入力側あるいは出力側の少なくともいずれかの電圧を検出する電圧センサと、前記Ｈブリッジスイッチング回路の入力側電流を検出する入力側電流センサと、前記Ｈブリッジスイッチング回路の出力側電流を検出する出力側電流センサと、検出電圧が目標電圧に一致するように前記Ｈブリッジスイッチング回路を制御するフィードバック制御回路であって、前記検出電圧と前記目標電圧との差分を演算する演算器と、前記演算器からの出力を積分する積分器と、前記積分器の出力と所定の三角波とを比較することにより前記Ｈブリッジスイッチング回路の各スイッチを制御するためのＰＷＭ信号、及び昇圧時と降圧時でレベルが変化するＭＯＤＥ信号を生成するフィードバック制御回路と、前記ＰＷＭ信号に基づき前記Ｈブリッジスイッチング回路の各スイッチを制御するドライバと、前記ＭＯＤＥ信号に応じ、前記入力側電流センサからの入力側電流あるいは前記出力側電流センサからの出力側電流を切り替えて前記積分器に出力する切替器とを有し、前記切替器は、昇圧時には前記入力側電流を出力し、降圧時には前記出力側電流を出力し、前記切替器と前記積分器との間に接続され、前記切替器からの前記入力側電流あるいは前記出力側電流をサンプルホールドして前記積分器に出力するサンプルホールド回路と、前記入力側電流あるいは前記出力側電流がしきい値を超えたことを検出して前記サンプルホールド回路にサンプルホールドタイミングを指示する過電流検出部とを有することを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面に基づき本発明の実施形態について説明する。
【００１２】
図１には、本実施形態の概念構成図が示されている。端子Ａ及び端子Ｂ間をＨブリッジ１で接続する回路構成である。端子Ａ、Ｂには、バッテリや発電機、負荷等が接続される。
【００１３】
Ｈブリッジ１は、４つのスイッチＭ１，Ｍ２，Ｍ３，Ｍ４及びチョークコイルＬを含んで構成される。スイッチＭ１とＭ２、及びスイッチＭ３とＭ４はそれぞれ直列接続されている。スイッチＭ２及びＭ４は共に接地されており、スイッチＭ１及びＭ３はそれぞれ端子Ａと端子Ｂに接続される。スイッチＭ１〜Ｍ４は図示しないドライバにより開閉制御され、これにより端子Ａと端子Ｂ間で電力変換が行われる。このようなＨブリッジ１により、例えばＤＣ−ＤＣコンバータが構成される。Ｈブリッジ１の動作は公知であるが、簡単に説明すると、スイッチＭ１及びＭ２を開閉制御し、スイッチＭ３を閉制御、スイッチＭ４を開制御することで端子Ａから端子Ｂに降圧しつつ電力供給できる。（端子Ａの電圧）＞（端子Ｂの電圧）のときの動作モードである。また、スイッチＭ１を閉制御、スイッチＭ２を開制御し、スイッチＭ３及びスイッチＭ２を開閉制御することで端子Ａから端子Ｂに昇圧しつつ電力供給できる。（端子Ａの電圧）＜（端子Ｂの電圧）のときの動作モードである。
【００１４】
電流センサ２ａは、端子Ａ側に設けられ、端子Ａ側の電流を検出してスイッチ４に出力する。端子Ａから端子Ｂに電力を供給する場合、電流センサ２ａはＨブリッジ１の入力側に設けられた電流センサである。
【００１５】
電流センサ２ｂは、端子Ｂ側に設けられ、端子Ｂ側の電流を検出してスイッチ４に出力する。端子Ａから端子Ｂに電力を供給する場合、電流センサ２ｂはＨブリッジ１の出力側に設けられた電流センサである。
【００１６】
スイッチ４は、接点を電流センサ２ａあるいは電流センサ２ｂのいずれかに切り替えてフィードバック制御部３に出力する。切替は、フィードバック制御部３からの指令により制御される。
【００１７】
フィードバック制御部３は、目標値と検出電流値とを比較し、その相違に基づいてフィードバック制御するとともに、検出電流が過剰となっている場合には過剰電流を抑えるようにフィードバック制御する。フィードバック制御部３は、端子Ａ側の電流あるいは端子Ｂ側の電流のいずれを監視するかを決定し、スイッチ４に切替信号を出力する。フィードバック制御部３は、具体的には、端子Ａ側あるいは端子Ｂ側のうち、連続電流となる側の電流値を判別して切替信号を出力する。すなわち、上述したように、端子Ａから端子Ｂに電力を供給する場合、（端子Ａの電圧）＞（端子Ｂの電圧）であれば、スイッチＭ１，Ｍ２を開閉制御し、かつスイッチＭ３を閉制御、スイッチＭ４を開制御して降圧するため端子Ｂ側が連続電流となる。一方、（端子Ａの電圧）＜（端子Ｂの電圧）であれば、スイッチＭ１を閉制御、スイッチＭ２を開制御してスイッチＭ３，Ｍ４を開閉制御して昇圧制御するため端子Ａ側が連続電流となる。フィードバック制御部３は、端子電圧に基づいていずれが連続電流となるかを判定してスイッチ４を切替え、連続電流側の電流センサからの検出電流値を用いて過剰電流状態を抑制し回路を保護する。
【００１８】
以下、本実施形態を具体的に説明する。
【００１９】
図２には、本実施形態の回路構成の一例が示されている。端子Ａと端子Ｂ間はＨブリッジ１により接続される。Ｈブリッジ１は、４つのスイッチＭ１〜Ｍ４及びチョークコイルＬを含み、これらのスイッチＭ１〜Ｍ４を開閉制御することで端子Ａと端子Ｂ間の電力変換を行う。スイッチＭ１〜Ｍ４はＭＯＳＦＥＴやＩＧＢＴ等のスイッチングトランジスタで構成され、各スイッチＭ１〜Ｍ４はドライバ１４（反転アンプ）により駆動される。
【００２０】
電圧センサ１０ａは、Ｈブリッジ１から見て端子Ａ側に設けられ、端子Ａ側の電圧を検出してフィードバック制御部２４に出力する。
【００２１】
電圧センサ１０ｂは、Ｈブリッジ１から見て端子Ｂ側に設けられ、端子Ｂ側の電圧を検出してフィードバック制御部２４に出力する。
【００２２】
電流センサ１２ａは、Ｈブリッジ１から見て端子Ａ側に設けられ、端子Ａ側の電流を検出して電流制御部２０及び過電流検出部２２に出力する。
【００２３】
電流センサ１２ｂは、Ｈブリッジ１から見て端子Ｂ側に設けられ、端子Ｂ側の電流を検出して電流制御部２０及び過電流検出部２２に出力する。
【００２４】
フィードバック制御部２４は、目標電圧値Ｖｒｅｆと検出電圧値とを比較する比較器２４−１、２４−２、監視する対象を指令ＤＩＲに基づき選択するスイッチ２４−３、オペアンプの出力をコンデンサを介して帰還させた積分器２４−４、定電流源、積分器２４−４からの出力をレベルアップした出力と所定の三角波ＴＲＩを比較する比較器２４−５、積分器２４−４からの出力と所定の三角波ＴＲＩを比較する比較器２４−６、２つの比較器２４−５と２４−６の出力の論理積を演算するＡＮＤゲート２４−７及び２つの比較器２４−５と２４−６の出力が入力されるＲＳフリップフロップ（ＲＳ−ＦＦ）２４−８を含んで構成される。
【００２５】
比較器２４−１は電圧センサ１０ａからの検出電圧値と目標電圧値Ｖｒｅｆとの差分の反転信号をスイッチ２４−３に出力し、比較器２４−２は電圧センサ１０ｂからの検出電圧値と目標電圧値Ｖｒｅｆとの差分信号をスイッチ２４−２に出力する。スイッチ２４−３は、監視対象が端子Ｂである場合には比較器２４−２側に接点を切替え、監視対象が端子Ａ側である場合には比較器２４−１側に接点を切り替える。フィードバック制御部２４の積分器２４−４には、目標電圧値と検出電圧値との差分信号の他、電流制御部２０からの信号も供給される。フィードバック制御部２４は、検出電圧値及び電流制御部２０からの電圧信号に基づいて、Ｈブリッジ１のスイッチＭ１〜Ｍ４を開閉制御するためのＰＷＭ信号を生成するとともに、端子Ａと端子Ｂ間の制御モードを決定するためのＭＯＤＥ信号を生成する。生成されたＰＷＭ信号はスイッチング制御部１８に供給される。また、ＭＯＤＥ信号はドライバ制御部１６及びスイッチング制御部１８に供給される。
【００２６】
スイッチング制御部１８は、ＰＷＭ信号を休止させてＨブリッジ１内の上下に接続されたスイッチ（Ｍ１とＭ２、及びＭ３とＭ４）の短絡を防ぐデッドタイム回路１８−１、Ｄ端子に電源電圧が入力され、クロック端子に所定のクロックＣＬＫが入力され、リセット端子に過電流検出部２２からの信号が入力されるＤ（遅延）フリップフロップ（Ｄ−ＦＦ）１８−２及び１８−３，デッドタイム回路１８−１の出力とＤ−ＦＦ１８−２の出力との論理積を演算するＡＮＤゲートであるＨＧＡＴＥ、デッドタイム回路１８−２の他方の出力とＤ−ＦＦ１８−３の出力の論理積を演算するＡＮＤゲートであるＬＧＡＴＥ、Ｄ−ＦＦ１８−２の出力とＤ−ＦＦ１８−３の出力の論理和を演算するＯＲゲートを含んで構成される。
【００２７】
デッドタイム回路１８−１は、例えばシュミットトリガ回路、ＡＮＤゲート及びＮＯＲゲートで構成することができる。フィードバック制御部２４からのＰＷＭ信号はＡＮＤゲートに供給されるとともに、シュミットトリガ回路を介してＡＮＤゲートに供給される。また、ＰＷＭ信号はＮＯＲゲートに供給されるとともに、シュミットトリガ回路を介してＮＯＲゲートに供給される。これにより、ＰＷＭ信号に対して立上タイミングを遅延させた信号、及びＰＷＭ信号に対して反転させた上で立上タイミングを遅延させた信号が生成される。前者はＨＧＡＴＥに供給され、後者はＬＧＡＴＥに供給される。スイッチング制御部１８は、ＰＷＭ信号に基づきドライバ制御部１６に制御信号を出力するものであり、ＨＧＡＴＥからのＰＷＭ信号はドライバ制御部１６のうち、Ｈブリッジ１の上側のスイッチＭ１及びＭ３を駆動するドライバ１４を制御するための素子に供給され、ＬＧＡＴＥからのＰＷＭ信号はドライバ制御部１６のうち、Ｈブリッジ１の下側のスイッチＭ２及びＭ４を駆動するドライバ１４を制御するための素子に供給される。また、ＯＲゲートの出力は、ドライバ制御部１６のうち、Ｈブリッジ１の上側のスイッチＭ１及びＭ３を駆動するドライバ１４を制御するための素子に供給される。
【００２８】
また、スイッチング制御部１８は、この他にもクロックＣＬＫをＤ−ＦＦ１８−２及び１８−３に供給するための回路を有する。この回路は、４個のインバータ１８−４〜１８−７から構成される。インバータ１８−５及び１８−６はＭＯＤＥ信号により動作／非動作が制御されるインバータで、ＭＯＤＥ信号がＨｉのときにインバータ１８−５が動作してインバータ１８−６は非動作となり、ＭＯＤＥ信号がＬｏｗのときにインバータ１８−５が非動作となりインバータ１８−６が動作状態となる。したがって、ＭＯＤＥ信号がＨｉの場合、ＣＬＫは並列接続されたインバータ１８−４及び１８−５で反転された信号がＤ−ＦＦ１８−２のクロック端子に供給され、インバータ１８−３でさらに反転された、すなわち原ＣＬＫと同一の信号がＤ−ＦＦ１８−３のクロック端子に供給される。Ｄ−ＦＦ１８−２は反転クロックに同期して動作し、Ｄ−ＦＦ１８−３はクロックに同期して動作する。この回路は、特に過剰電流状態から復帰する場合のタイミング調整に用いられる。
【００２９】
ドライバ制御部１６は、Ｈブリッジ１の上側のスイッチＭ１，Ｍ３を駆動するドライバ１４を制御するための上部制御ユニットと、Ｈブリッジ１の下側のスイッチＭ２，Ｍ４を駆動するドライバ１４を制御するための下部制御ユニットを備える。上部制御ユニットは、４個のインバータ１６−１，１６−２，１６−３，１６−４を有し、インバータ１６−１と１６−２が並列接続されてスイッチＭ１を駆動し、インバータ１６−３とインバータ１６−４が並列接続されてスイッチＭ３を駆動する。下部ユニットは、２個のＮＡＮＤゲート１６−５，１６−６を有し、ＮＡＮＤゲート１６−５でスイッチＭ２を駆動し、ＮＡＮＤゲート１６−６でスイッチＭ４を駆動する。
【００３０】
まず、上部制御ユニットについて説明する。
【００３１】
インバータ１６−１の動作／非動作はフィードバック制御部２４からのＭＯＤＥ信号により制御され、ＭＯＤＥ信号がＬｏｗのときに動作し、ＭＯＤＥ信号がＨｉのときに非動作となる。また、インバータ１６−２の動作／非動作はＭＯＤＥ信号の反転信号により制御され、ＭＯＤＥ信号がＬｏｗのときにその反転信号はＨｉとなって非動作となり、ＭＯＤＥ信号がＨｉのときにその反転信号はＬｏｗとなって動作状態となる。したがって、ＭＯＤＥ信号に応じてインバータ１６−１と１６−２は択一的に動作し、ＭＯＤＥ信号がＨｉのときにはインバータ１６−２からの信号によりスイッチＭ１が開閉し、ＭＯＤＥ信号がＬｏｗのときにはインバータ１６−１からの信号によりスイッチＭ１が開閉する。
【００３２】
一方、インバータ１６−１の入力端子には、スイッチング制御部１８のＯＲゲート出力が供給される。また、インバータ１６−２の入力端子には、スイッチング制御部１８のＨＧＡＴＥ出力が供給される。したがって、ＭＯＤＥ信号がＨｉのときにはＨＧＡＴＥ出力によりスイッチＭ１が駆動され、ＭＯＤＥ信号がＬｏｗのときにはＯＲゲート出力によりスイッチＭ１が駆動される。
【００３３】
インバータ１６−３の動作／非動作はＭＯＤＥ信号の反転信号により制御され、ＭＯＤＥ信号がＬｏｗのときにその反転信号はＨｉとなって非動作となり、ＭＯＤＥ信号がＨｉのときにその反転信号はＬｏｗとなって動作状態となる。インバータ１６−４の動作／非動作はＭＯＤＥ信号により制御され、ＭＯＤＥ信号がＬｏｗのときに動作し、ＭＯＤＥ信号がＨｉのときに非動作となる。したがって、インバータ１６−３と１６−４も択一的に動作し、ＭＯＤＥ信号がＨｉのときにインバータ１６−３からの信号によりスイッチＭ３が開閉し、ＭＯＤＥ信号がＬｏｗのときにインバータ１６−４からの信号によりスイッチＭ３が開閉する。
【００３４】
一方、インバータ１６−３の入力端子には、スイッチング制御部１８のＯＲゲート出力が供給される。また、インバータ１６−４の入力端子には、スイッチング制御部１８のＨＧＡＴＥ出力が供給される。したがって、ＭＯＤＥ信号がＨｉのときにはＯＲゲート出力によりスイッチＭ３が駆動され、ＭＯＤＥ信号がＬｏｗのときにはＨＧＡＴＥ出力によりスイッチＭ３が駆動される。
【００３５】
次に、下部制御ユニットについて説明する。
【００３６】
ＮＡＮＤゲート１６−５の入力端子には、ＭＯＤＥ信号及びＬＧＡＴＥ出力が供給される。したがって、ＭＯＤＥ信号がＨｉのときにはＬＧＡＴＥ信号によりスイッチＭ２が駆動され（ドライバ１４は反転アンプであることに留意されたい）、ＭＯＤＥ信号がＬｏｗであるときにはスイッチＭ２はＯＦＦのままである。ＮＡＮＤゲート１６−６の入力端子には、ＭＯＤＥ信号の反転信号及びＬＧＡＴＥ信号が供給される。したがって、ＭＯＤＥ信号がＨｉのときにはスイッチＭ４はＯＦＦのままであり、ＭＯＤＥ信号がＬｏｗのときにはＬＧＡＴＥ信号によりスイッチＭ４が駆動される。
【００３７】
以上、ＭＯＤＥ信号と各スイッチＭ１〜Ｍ４の開閉制御をまとめると以下のようになる。
【００３８】
＜ＭＯＤＥ信号＝Ｈｉ＞
スイッチＭ１：ＨＧＡＴＥ出力によりＰＷＭ制御
スイッチＭ２：ＬＧＡＴＥ信号によりＰＷＭ制御
スイッチＭ３：ＯＲゲート出力により制御
スイッチＭ４：ＯＦＦ
＜ＭＯＤＥ＝Ｌｏｗ＞
スイッチＭ１：ＯＲゲート出力により制御
スイッチＭ２：ＯＦＦ
スイッチＭ３：ＨＧＡＴＥ出力によりＰＷＭ制御
スイッチＭ４：ＬＧＡＴＥ出力によりＰＷＭ制御
ちなみに、ＭＯＤＥ信号＝Ｈｉは、端子Ａから端子Ｂに降圧して電力供給する場合に対応し、ＭＯＤＥ信号＝Ｌｏｗは、端子Ａから端子Ｂに昇圧して電力供給する場合に対応する。
【００３９】
電流制御部２０は、電流センサ１２ａからの検出電流値及び電流センサ１２ｂからの検出電流値が供給されるスイッチ２０ａ及びスイッチ２０ａからの信号をサンプルホールドするサンプルホールド（Ｓ／Ｈ）回路２０ｂを含む。スイッチ２０ａにはフィードバック制御部２４からのＭＯＤＥ信号が供給され、ＭＯＤＥ信号に応じて接点が切り替えられる。具体的には、ＭＯＤＥ信号がＨｉのときには電流センサ１２ｂ側に切り替えられ、ＭＯＤＥ信号がＬｏｗのときには電流センサ１２ａ側に切り替えられる。Ｓ／Ｈ回路２０ｂは、サンプリングした入力信号をホールドし、フィードバック制御部２４の積分器２４−４に出力する。したがって、フィードバック制御部２４からのＭＯＤＥ信号がＨｉのときには電流センサ１２ｂからの検出電流値がフィードバック制御部２４に出力され、ＭＯＤＥ信号がＬｏｗのときには電流センサ１２ａからの検出電流値がフィードバック制御部２４に出力されて監視される。ＭＯＤＥ信号がＨｉのときには端子Ｂ側が連続電流となり、ＭＯＤＥ信号がＬｏｗのときには端子Ａ側が連続電流となるから、このようにＭＯＤＥ信号に応じて監視する電流センサを切り替えることで、常に連続電流を監視することができる。
【００４０】
過電流検出部２２は、所定の過電流しきい値を有しており、電流センサ１２ａからの検出電流値と電流センサ１２ｂからの検出電流値をしきい値と大小比較する。そして、いずれかの検出電流値がしきい値を超えた場合に、電流制御部２０に指令を出力するとともに、スイッチング制御部１８の２個のＤ−ＦＦ１８−２及び１８−３のリセット端子に出力する。電流制御部２０への指令により電流制御部２０のＳ／Ｈ回路２０ｂは検出電流値をサンプリングしてホールドする。また、Ｄ−ＦＦ１８−２及び１８−３への出力により、Ｄ−ＦＦ１８−２及び１８−３をリセットしてその出力をＬｏｗに変化させる。Ｄ−ＦＦ１８−２及び１８−３の出力がＨｉからＬｏｗに変化すると、ＨＧＡＴＥ、ＬＧＡＴＥ、及びＯＲゲート出力が変化する。
【００４１】
本実施形態の回路構成は以上のようであり、以下、その動作についてタイミングチャートを参照しつつ説明する。
【００４２】
図３には、図２における各部のタイミングチャートが示されている。（Ａ）はスイッチング制御部１８に供給されるクロック信号ＣＬＫ、（Ｂ）はＣＬＫの反転信号、（Ｃ）はフィードバック制御部２４に供給される三角波ＴＲＩと積分器２４−４からの出力（β）及びこれをレベルシフトした出力（α）、（Ｄ）はフィードバック制御部２４からのＰＷＭ信号、（Ｅ）はスイッチング制御部１８のＨＧＡＴＥ出力、（Ｆ）はスイッチング制御部１８のＬＧＡＴＥ出力、（Ｇ）はＤ−ＦＦ１８−２の出力、（Ｈ）はＤ−ＦＦ１８−３の出力、（Ｉ）〜（Ｌ）はそれぞれスイッチＭ１〜Ｍ４の開閉タイミング、（Ｍ）は過電流検出部２２での検出信号、（Ｎ）はフィードバック制御部２４からのＭＯＤＥ信号である。
【００４３】
端子Ａから端子Ｂに降圧して電力供給し、制御対象が端子Ｂである場合を想定する。このとき、指令ＤＩＲは端子Ｂ側の指令となり、フォードバック制御部２４のスイッチ２４−３は比較器２４−２に接続された接点に切り替わる。これにより、比較器２４−２からの差分出力、すなわち目標電圧と電圧センサ１０ｂからの検出電圧の差分出力が積分器２４−４に供給される。積分器２４−４からの積分出力はα及びβとして比較器２４−５及び２４−６に供給される。比較器２４−５は、αと三角波ＴＲＩとを大小比較し、その結果をＡＮＤゲート２４−７及びＲＳ−ＦＦ２４−８に出力する。また、比較器２４−６は、βと三角波ＴＲＩとを大小比較し、その結果をＡＮＤゲート２４−７及びＲＳ−ＦＦ２４−８に出力する。図３（Ｃ）に示されるように、比較器２４−５からはα＞ＴＲＩである場合にＨｉが出力され、α＜ＴＲＩである場合にＬｏｗが出力される。また、端子Ｂの電圧が低く降圧する場合にはβが小さくＴＲＩ＞βとなるため比較器２４−６からはＨｉが出力される。したがって、図３（Ｄ）に示されるように、ＡＮＤゲート２４−７からはＴＲＩ＞αであるときにＨｉとなり、ＴＲＩ＜αであるときにＬｏｗとなるＰＷＭ信号が出力される。ＰＷＭ信号のデューティ比は、αのレベルに応じて決定され、すなわち積分器２４−４に入力される信号レベルに応じて決定される。また、図３（Ｎ）に示されるように、ＲＳ−ＦＦ２４−８からはＨｉとなるＭＯＤＥ信号が出力される。
【００４４】
ＨｉのＭＯＤＥ信号は、電流制御部２０のスイッチ２０ａに供給され、接点を電流センサ１２ｂ側に切り替える。これにより、電流センサ１２ｂで検出される連続電流がフィードバック制御部２４に供給される。
【００４５】
ＰＷＭ信号は、スイッチング制御部１８のデッドタイム回路１８−１に供給される。デッドタイム回路１８−１は、ＰＷＭ信号から２つの信号、すなわちＰＷＭ信号の立上タイミングを遅らせた信号、及びＰＷＭ信号の反転信号の立上タイミングを遅らせた信号を生成してそれぞれＨＧＡＴＥ及びＬＧＡＴＥに出力する。また、図３（Ｇ）及び（Ｈ）に示されるようにＤ−ＦＦ１８−２及び１８−３のＱ端子からはそのリセット端子にリセット信号が入力されない限り常にＨｉ信号が出力されてＨＧＡＴＥ及びＬＧＡＴＥに供給される。したがって、図３（Ｅ）に示されるようにＨＧＡＴＥからは原ＰＷＭ信号の立上時間を遅延させたＰＷＭ信号が出力され、ＬＧＡＴＥからは原ＰＷＭ信号を反転させて立上時間を遅延させたＰＷＭ信号が出力される。ＨＧＡＴＥ出力はスイッチＭ１及びＭ３を駆動するために用いられ、ＬＧＡＴＥ出力はスイッチＭ２及びＭ４を駆動するために用いられる。両信号の間にはデッドタイム回路１８−１で生成された休止時間が存在しているため、スイッチＭ１とＭ２が共にＯＮとなる、あるいはスイッチＭ３とＭ４が共にＯＮとなる事態を防止できる。
【００４６】
ＨＧＡＴＥ出力はドライバ制御部１６のインバータ１６−２及び１６−４に供給される。また、ＯＲゲート出力はインバータ１６−１及び１６−３に供給される。ＭＯＤＥ信号は、インバータ１６−１，１６−２，１６−３及び１６−４の動作／非動作を制御するために用いられ、ＭＯＤＥ信号がＨｉのときにはインバータ１６−２及び１６−３が動作状態となる。したがって、図３（Ｉ）に示されるようにスイッチＭ１はＨＧＡＴＥ出力と同一信号タイミングでＰＷＭ制御される。また、図３（Ｋ）に示されるようにスイッチＭ３はＯＲゲート出力と同一信号タイミング（すなわち、過電流検出部２２からリセット信号がＤ−ＦＦに入力されない限り常にＨｉ）でＯＮ制御される。
【００４７】
ＬＧＡＴＥ出力はドライバ制御部１６のＮＡＮＤゲート１６−５及び１６−６に供給される。また、ＭＯＤＥ信号もＮＡＮＤゲート１６−５に供給されるとともにそのインバータで反転された後にＮＡＮＤゲート１６−６に供給される。したがって、ＭＯＤＥ信号がＨｉのときには、図３（Ｊ）に示されるようにスイッチＭ２はＬＧＡＴＥと同一信号タイミングでＰＷＭ制御され、図３（Ｌ）に示されるようにスイッチＭ４はＯＦＦのままとなる（ＮＡＮＤゲート１６−６の出力は常にＨｉとなり、反転アンプのドライバ１４でＬｏｗが出力されるためｎチャネルのスイッチＭ４は常にＯＦＦ）。
【００４８】
以上のようにして端子Ａから端子Ｂに降圧して電力供給している際に、過剰電流が生じた場合を想定する。この場合、過電流検出部２２は検出電流値がしきい値を超えたことを検知し、図３（Ｍ）に示されるようにその出力がＨｉからＬｏｗに変化する。過電流検出部２２からの信号は、Ｄ−ＦＦ１８−２及び１８−３のリセット端子に供給され、これらをリセットする。これにより、図３（Ｇ）及び（Ｈ）に示されるように直ちにＤ−ＦＦ１８−２及び１８−３の出力がＨｉからＬｏｗに変化する。すると、ＨＧＡＴＥ出力、ＬＧＡＴＥ出力、及びＯＲゲート出力のいずれもＬｏｗとなるから、図３（Ｉ）〜（Ｌ）に示されるようにスイッチＭ１〜Ｍ４は全てＯＦＦとなる。
【００４９】
また、過電流検出部２２からの信号は、電流制御部２０のＳ／Ｈ回路２０ｂにも供給される。Ｓ／Ｈ回路２０ｂは、このタイミングで電流センサ１２ｂからの検出電流値をサンプルホールドし、積分器２４−４に供給する。仮に、Ｓ／Ｈ回路２０ｂが存在しない場合、過剰電流が瞬間的に流れても積分器２４−４の積分出力は迅速に増大せず、したがってＰＷＭ信号も迅速に変化しないが、Ｓ／Ｈ回路２０ｂを設けて過剰電流の最大値をサンプルホールドすることにより、積分出力は迅速に増大し、これによりＰＷＭ信号のデューティ比を迅速に変えることができる。
【００５０】
一方、検出電流値がしきい値以下となった場合、過電流検出部２２の出力はＬｏｗから再びＨｉに復帰する。これにより、Ｄ−ＦＦ１８−２及びＤ−ＦＦ１８−３は再びＨｉを出力するようになる。但し、Ｄ−ＦＦ１８−２はＣＬＫの立上りタイミングで動作し、Ｄ−ＦＦ１８−３は反転ＣＬＫの立上りタイミングで動作する。したがって、図３（Ｈ）に示されるようにＤ−ＦＦ１８−３の出力はＣＬＫの立上タイミングでＬｏｗからＨｉとなり、一方、図３（Ｇ）に示されるようにＤ−ＦＦ１８−２の出力は反転ＣＬＫの立上タイミングＬｏｗからＨｉとなる。ＬＧＡＴＥはＤ−ＦＦ１８−３の出力がＨｉとなった後にＰＷＭ信号を出力し、ＨＧＡＴＥはＤ−ＦＦ１８−２の出力がＨｉとなった後にＰＷＭ信号を出力するから、図３（Ｅ）及び（Ｆ）に示されるようにタイミングが異なって出力される。これにより、復帰時にスイッチＭ１とＭ２が同時にＯＮとなる事態が防止される。
【００５１】
一方、端子Ａから端子Ｂに昇圧して電力供給し、制御対象が端子Ｂである場合を想定する。このとき、βのレベルが大きくなるためＴＲＩ＜βとなり、比較器２４−６からＬｏｗが出力されてＲＳ−ＦＦ２４−８に供給されるため、ＲＳ−ＦＦ２４−８の出力であるＭＯＤＥ信号はＬｏｗとなる。ＭＯＤＥ信号がＬｏｗになると、電流制御部２０内のスイッチ２０ａは電流センサ１２ａ側に切り替えられ、端子Ａ側の電流がフィードバック制御部２４に供給される。ＭＯＤＥ信号がＬｏｗの場合、既述したように端子Ａ側が連続電流となるから、この場合にも連続電流を監視することになる。
【００５２】
このように、本実施形態では、急峻な負荷変動や起動時など、単に検出電流値をフィードバック制御部２４の積分器２４−４に供給する構成では対応できないような場合でも、過剰電流が検出された場合に電流制御部２０ｂのＳ／Ｈ回路２０ｂを動作させて検出電流値の最大値をホールドし、これによりフィードバック制御部２４の積分器２４−４の積分出力を迅速に増大させているため、瞬間的な過剰電流が生じた場合にもＰＷＭ制御のデューティ比を迅速に変化させて電流を抑制することができる。
【００５３】
また、本実施形態では、Ｈブリッジ１の入力側に電流センサ１２ａ、出力側１２ｂに電流センサ１２ｂを設け、フィードバック制御部２４によりＭＯＤＥ信号を生成してスイッチ２０ａを切り替えることで、端子Ａ側（入力側）が連続電流となる場合には電流センサ１２ａからの検出電流値を監視し、端子Ｂ側（出力側）が連続電流となる場合には電流センサ１２ｂからの検出電流値を監視するようにしたので、どのような制御モードでも過剰電流を検出して回路素子を保護することができる。
【００５４】
【発明の効果】
以上説明したように、本発明によれば過剰電流状態を検出する際に、常に連続電流側を自動監視することができる。
【図面の簡単な説明】
【図１】 実施形態の概念構成図である。
【図２】 実施形態の回路構成図である。
【図３】 実施形態のタイミングチャートである。
【符号の説明】
１ Ｈブリッジ、１０ａ 電圧センサ、１０ｂ 電圧センサ、１２ａ 電流センサ、１２ｂ 電流センサ、１４ ドライバ、１６ ドライバ制御部、１８ スイッチング制御部、２０ 電流制御部、２２ 過電流検出部、２４ フィードバック制御部。
Claims (1)
- 第１の端子から第２の端子に昇圧又は降圧して電力を供給するスイッチ制御回路であって、
前記第１の端子と第２の端子間に接続され、直列接続された第１スイッチと第２スイッチ及び直列接続された第３スイッチと第４スイッチを有するＨブリッジスイッチング回路と、
前記Ｈブリッジスイッチング回路の入力側あるいは出力側の少なくともいずれかの電圧を検出する電圧センサと、
前記Ｈブリッジスイッチング回路の入力側電流を検出する入力側電流センサと、
前記Ｈブリッジスイッチング回路の出力側電流を検出する出力側電流センサと、
検出電圧が目標電圧に一致するように前記Ｈブリッジスイッチング回路を制御するフィードバック制御回路であって、前記検出電圧と前記目標電圧との差分を演算する演算器と、前記演算器からの出力を積分する積分器と、前記積分器の出力と所定の三角波とを比較することにより前記Ｈブリッジスイッチング回路の各スイッチを制御するためのＰＷＭ信号、及び昇圧時と降圧時でレベルが変化するＭＯＤＥ信号を生成するフィードバック制御回路と、
前記ＰＷＭ信号に基づき前記Ｈブリッジスイッチング回路の各スイッチを制御するドライバと、
前記ＭＯＤＥ信号に応じ、前記入力側電流センサからの入力側電流あるいは前記出力側電流センサからの出力側電流を切り替えて前記積分器に出力する切替器と、
を有し、前記切替器は、昇圧時には前記入力側電流を出力し、降圧時には前記出力側電流を出力し、
前記切替器と前記積分器との間に接続され、前記切替器からの前記入力側電流あるいは前記出力側電流をサンプルホールドして前記積分器に出力するサンプルホールド回路と、
前記入力側電流あるいは前記出力側電流がしきい値を超えたことを検出して前記サンプルホールド回路にサンプルホールドタイミングを指示する過電流検出部と、
を有することを特徴とするスイッチ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003034234A JP4178981B2 (ja) | 2003-02-12 | 2003-02-12 | スイッチ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003034234A JP4178981B2 (ja) | 2003-02-12 | 2003-02-12 | スイッチ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004248380A JP2004248380A (ja) | 2004-09-02 |
| JP4178981B2 true JP4178981B2 (ja) | 2008-11-12 |
Family
ID=33019984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003034234A Expired - Fee Related JP4178981B2 (ja) | 2003-02-12 | 2003-02-12 | スイッチ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4178981B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109792209A (zh) * | 2016-09-06 | 2019-05-21 | M2电力株式会社 | Dc-dc变换器及包括其的两级功率变换器 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007295769A (ja) * | 2006-04-27 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 双方向ｄｃ−ｄｃコンバータ |
| JP4890182B2 (ja) * | 2006-09-28 | 2012-03-07 | 株式会社リコー | 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 |
| JP6111625B2 (ja) * | 2012-12-04 | 2017-04-12 | Tdk株式会社 | ワイヤレス電力伝送装置 |
| JP6919628B2 (ja) * | 2018-06-25 | 2021-08-18 | 株式会社オートネットワーク技術研究所 | 電流検出回路および電源装置 |
-
2003
- 2003-02-12 JP JP2003034234A patent/JP4178981B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109792209A (zh) * | 2016-09-06 | 2019-05-21 | M2电力株式会社 | Dc-dc变换器及包括其的两级功率变换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004248380A (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7868597B2 (en) | Dead-time transition adjustments for synchronous power converters | |
| US6154015A (en) | DC-DC converter | |
| KR101379047B1 (ko) | 다상 비반전 벅 부스트 전압 컨버터 | |
| TWI463777B (zh) | 非反相之升降壓轉換器及用於控制其之方法 | |
| CN110391744B (zh) | 混合开关电容器转换器的轻载效率改进方法及设备 | |
| JP3944605B2 (ja) | スイッチング電源装置 | |
| US20080061756A1 (en) | Switching power supply device and semiconductor integrated circuit | |
| JP2005295795A (ja) | 所定の導通期間を有する電流モードスイッチングレギュレータ | |
| JP2016158321A (ja) | デッドタイム調整回路 | |
| US10637357B1 (en) | Ramp offset compensation circuit in a buck boost converter | |
| US11005471B2 (en) | Signal generating circuit and power supply device | |
| JP6248680B2 (ja) | 同期整流コンバータおよび同期整流コンバータの制御方法 | |
| JP6875873B2 (ja) | Ｄｃ／ｄｃコンバータおよびその制御回路、車載電装機器 | |
| JP4178981B2 (ja) | スイッチ制御回路 | |
| JP4281374B2 (ja) | スイッチ制御回路 | |
| JP2005354860A (ja) | 昇降圧型ｄｃ−ｄｃコンバータの制御装置 | |
| CN111384851B (zh) | 一种dc-dc转换器的控制方法及装置 | |
| JP4461842B2 (ja) | スイッチングレギュレータ及びスイッチングレギュレータの制御方法 | |
| JP6853684B2 (ja) | Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法および車載電装機器 | |
| JP2010158116A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2005020919A (ja) | 電動機の制御装置 | |
| JP2004104875A (ja) | 直流変換回路、及び直流変換回路の休止モードの設定方法 | |
| WO2009015205A1 (en) | Dead-time transition adjustments for synchronous power converters | |
| US11289998B2 (en) | Current limiting technique for buck converters | |
| JP2004135378A (ja) | 誘導性負荷駆動方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |