JP4177124B2 - GaN-based semiconductor device - Google Patents
GaN-based semiconductor device Download PDFInfo
- Publication number
- JP4177124B2 JP4177124B2 JP2003013740A JP2003013740A JP4177124B2 JP 4177124 B2 JP4177124 B2 JP 4177124B2 JP 2003013740 A JP2003013740 A JP 2003013740A JP 2003013740 A JP2003013740 A JP 2003013740A JP 4177124 B2 JP4177124 B2 JP 4177124B2
- Authority
- JP
- Japan
- Prior art keywords
- type gan
- layer
- based semiconductor
- electrode
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、耐圧が高くオン抵抗が低いＧａＮ系半導体装置に関する。
【０００２】
【関連する背景技術】
半導体装置からなる電子デバイスは公知であり、例えば、高耐圧のバイポーラトランジスタによって構成された電力変換装置用スイッチング素子が知られている。この様な大電力用スイッチング素子には耐圧が高いことに加えてオン抵抗が低いことが求められる。このため、近年、バイポーラトランジスタに代えて、オン抵抗の低いパワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）や、バイポーラトランジスタとＭＯＳＦＥＴとを複合したＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲート型のバイポーラトランジスタ）がスイッチング素子として使用されている（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開平１０−２４２１６５号公報
【０００４】
【発明が解決しようとする課題】
耐圧が高く且つオン抵抗が低い半導体装置としてＧａＮ系半導体装置などのＩＩＩ−Ｖ族窒化物半導体装置が知られており、ＩＩＩ−Ｖ族窒化物半導体装置の利点の更なる向上やその利点を活かした電子デバイスへの具体的な応用が望まれている。
【０００５】
本発明の目的は、耐圧が高く且つオン電圧の低いＧａＮ系半導体装置およびＩＩＩ−Ｖ族窒化物半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、
表面の一部が凸部形状をなすｎ型ＧａＮ系半導体層と、
前記ｎ型ＧａＮ系半導体層の前記凸部の上面にショットキー接合する第１アノード電極と、
前記ｎ型ＧａＮ系半導体層の上側に前記ｎ型ＧａＮ系半導体層の平坦部の上面と凸部の側面とに接触して、前記平坦部の上面と前記凸部の側面を被覆するように形成された、他のＧａＮ系半導体層の凸部の側面にショットキー接合すると共に前記第１アノード電極に電気的に接続する第２アノード電極とを備え、
前記第１アノード電極と前記ｎ型ＧａＮ系半導体層との間で形成されるショットキーバリアの高さが前記第２アノード電極と前記ｎ型ＧａＮ系半導体層との間で形成されるショットキーバリアの高さよりも低く、
前記他のＧａＮ系半導体層は前記ｎ型ＧａＮ系半導体層のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有することを特徴とし、オン電圧が低く且つ耐圧の高いＧａＮ系半導体装置たとえば半導体ショットキーダイオードを実現する。
【０００７】
また、請求項２に記載の発明は、
表面の一部が凸部形状をなすｎ型ＧａＮ系半導体層と、
前記ｎ型ＧａＮ系半導体層の前記凸部の上面にショットキー接合する第１アノード電極と、
前記ｎ型ＧａＮ系半導体層の上側に前記ｎ型ＧａＮ系半導体層の平坦部の上面と凸部の側面とに接触して、前記平坦部の上面と前記凸部の側面を被覆するように形成された、他のＧａＮ系半導体層の凸部の側面にショットキー接合すると共に前記第１アノード電極に電気的に接続する第２アノード電極とを備え、
前記第１アノード電極と前記ｎ型ＧａＮ系半導体層との間で形成されるショットキーバリアの高さが前記第２アノード電極と前記ｎ型ＧａＮ系半導体層との間で形成されるショットキーバリアの高さよりも低く、
前記他のＧａＮ系半導体層は前記ｎ型ＧａＮ系半導体層のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有するアンドープの層であることを特徴とするもので、これにより、オン電圧が低く且つ耐圧の高いＧａＮ系半導体装置たとえば半導ショットキーダイオードを実現する。
【０００８】
【発明の実施の形態】
以下、本発明の第１実施形態によるＩＩＩ−Ｖ族窒化物半導体装置を説明する。
図１に示すように、第１実施形態の半導体装置は、横型のＧａＮ系ショットキーダイオード１０として構成されている。このショットキーダイオード１０は、例えば絶縁性又は半絶縁性のサファイア基板１２と、基板１２上に形成された厚さ５０ｎｍのＧａＮバッファ層１４と、バッファ層１４上に形成された２０００ｎｍ厚のｎ＋型ＧａＮ層１６とを備えている。そして、ＧａＮ層１６上にはｎ型ＧａＮ層１８が形成されている。このＧａＮ層１８は、厚さ５００ｎｍの平坦部１８ａとこの平坦部１８ａの表面中央部に設けられた凸部１８ｂとを有し、凸部１８ｂは２０００ｎｍ幅で高さが２０００ｎｍである。ＧａＮバッファ層１４の不純物濃度が約５×１０１９ｃｍ−３と高い一方、ｎ型ＧａＮ層１８の不純物濃度は好ましくは２×１０１７ｃｍ−３以下たとえば約２×１０１７ｃｍ−３と低いものになっている。これは、以降説明するように、このＧａＮ系ショットキーダイオードに逆バイアスを加えるとｎ型ＧａＮ層１８内に空乏層が広がるが、不純物濃度が高すぎると、空乏層が広がらず、ピンチオフ状態を実現できないためである。
【０００９】
更に、ショットキーダイオード１０は、ｎ型ＧａＮ層１８の平坦部１８ａの表面及び凸部１８ｂの側面を被覆し且つｎ型ＧａＮ層１８よりもバンドギャップエネルギーの大きい厚さ３０ｎｍのアンドープのＡｌ０．２Ｇａ０．８Ｎ層２２と、ｎ型ＧａＮ層１８の凸部１８ｂの上面にショットキー接合して凸部上面に形成され且つ第１アノード電極として機能するＴｉ（チタン）電極２６と、Ｔｉ電極２６上及びＡｌ０．２Ｇａ０．８Ｎ層２２上に形成され且つ第２アノード電極として機能するＰｔ（白金）電極２８とを備えている。Ｐｔ電極２８は、Ｔｉ電極２６に電気的に接続されると共にｎ型ＧａＮ層１８の凸部側面にＡｌ０．２Ｇａ０．８Ｎ層２２を介してショットキー接合し、また、Ｔｉ電極２６と共同して複合アノード電極３０を構成している。
【００１０】
そして、Ｐｔ電極２８、Ａｌ０．２Ｇａ０．８Ｎ層２２およびｎ型ＧａＮ層１８の平坦部１８ａの各側面とｎ＋型ＧａＮ層１６の表面の内方部分は、ＳｉＯ２膜３２によって被覆されている。また、ｎ＋型ＧａＮ層１６の表面の外方部分（ＳｉＯ２膜３２に形成された開口部内）には、ＴａＳｉ層からなり且つｎ＋型ＧａＮ層１６にオーミック接合するカソード電極３４が設けられている。
【００１１】
上記構成のショットキーダイオード１０において、ｎ型ＧａＮ層１８とＡｌ０．２Ｇａ０．８Ｎ層２２はヘテロ接合され、そのヘテロ接合面近傍には図１中に破線で模式的に示すように２次元電子ガスが発生する。また、Ｔｉ電極２６とＧａＮ層１８との接触面には高さ０．３ｅＶのショットキーバリアが形成される。本実施形態のＰｔ電極２８はｎ型ＧａＮ層１８に直接にはショットキー接合していないが、Ｐｔ電極２８をＧａＮ層１８に直接にショットキー接合させた構成では両者の接触面に１．０ｅＶのショットキーバリアが形成されることになる。
【００１２】
なお、第１アノード電極をなす材質はＴｉに限定されず、例えばＷ（タングステン）やＡｇ（銀）等の、ｎ型ＧａＮ層１８に対して０．８ｅＶより低いショットキーバリアを形成する金属であればよい。また、第２アノード電極をなす材質はＰｔに限定されず、例えばＮｉ（ニッケル）やＰｄ（パラジウム）やＡｕ（金）等の、ｎ型ＧａＮ層１８に対して０．８ｅＶより高いショットキーバリアを形成する金属であればよい。
【００１３】
次に、図１のＧａＮ系ショットキーダイオード１０の電流−電圧特性を説明する。
複合アノード電極３０とカソード電極３４との間に順方向バイアスを印加したところ、０．１〜０．３Ｖのオン電圧で順方向電流が急激に増大する良好な立ち上りが観測された。この様な良好な順方向電流立ち上り特性が得られた理由は次のように考えられる。
【００１４】
互いにショットキー接合したＴｉ電極とｎ型ＧａＮ層との間に順方向バイアスを印加した場合、順方向電流の立ち上りに必要なオン電圧は一般には０．３〜０．５Ｖ程度である。一方、Ｐｔ電極とｎ型ＧａＮ層とをショットキー接合させた場合のオン電圧は一般に１．０〜１．５Ｖ程度である。
本実施形態に係るＧａＮ系ショットキーダイオード１０において、順方向電流の立ち上りの最初の段階では、複合アノード電極３０のうち、ｎ型ＧａＮ層１８とショットキー接合するＴｉ電極２６がアノード電極として主に機能する。このため、ショットキーダイオード１０のオン電圧は、ｎ型ＧａＮ層とショットキー接合するＰｔ電極に対応する約１．０〜１．５Ｖよりもｎ型ＧａＮ層とショットキー接合するＴｉ電極に対応する約０．３〜０．５Ｖに近い値となる。更に、ｎ型ＧａＮ層１８とＡｌ０．２Ｇａ０．８Ｎ層２２とのヘテロ接合面近傍に発生する２次元電子ガスがキャリアとなって順方向電流の増大に寄与するので、オン電圧は、Ａｌ０．２Ｇａ０．８Ｎ層２２を設けない場合の約０．３〜０．５Ｖよりも低い０．１〜０．３Ｖになり、これにより良好な順方向電流立ち上がり特性が奏されるのである。そして、順方向バイアスが１．０〜１．５Ｖ程度になった段階で、Ｔｉ電極２６及びＰｔ電極２８の双方がアノード電極として機能するようになる。
【００１５】
また、複合アノード電極３０とカソード電極３４間に逆方向バイアスを印加したところ、約５００Ｖという大きな耐圧が観測された。この様な高耐圧が得られた理由は、次のように考えられる。
互いにショットキー接合したＴｉ電極とｎ型ＧａＮ層との間に−１０Ｖの逆方向バイアスを印加した場合、一般に１０−６〜１０−５Ａ程度の逆方向リーク電流が発生する。一方、Ｐｔ電極とｎ型ＧａＮ層とをショットキー接合させた場合の逆方向リーク電流はそれよりも遙に小さく、約５００Ｖの耐圧が得られる。
【００１６】
本実施形態に係るＧａＮ系ショットキーダイオード１０に逆方向バイアスを印加すると、Ｔｉ電極２６にショットキー接合しているｎ型ＧａＮ層１８の凸部１８ｂの上面付近に第１空乏層が広がり、また、Ａｌ０．２Ｇａ０．８Ｎ層２２を介してＰｔ電極２８にショットキー接合している凸部１８ｂの側面付近には第２空乏層が広がる。
【００１７】
逆方向バイアス電圧が−１０Ｖより小さい段階では、凸部１８ｂの側面に形成される第２空乏層を通り抜ける逆方向リーク電流は殆どないが、凸部１８ｂの上面に形成される第１空乏層を通り抜ける逆方向リーク電流は逆方向バイアスの増大につれて徐々に増大する。そして、凸部上面とＴｉ電極２６とのショットキー接合による第１空乏層の広がりの程度よりも、凸部側面とＰｔ電極２８とのショットキー接合による第２空乏層の広がりの程度の方が大きくなる。そして、Ｐｔ電極２８と凸部１８ｂの側面間にはｎ型ＧａＮ層１８よりもバンドギャップエネルギーが大きなＡｌ０．２Ｇａ０．８Ｎ層２２が介在しているため、第２空乏層の広がりは更に大きくなる。その結果、逆方向バイアス電圧が約−１０Ｖまで増大すると、凸部１８ｂの両側面から広がる第２空乏層が互いに接触してピンチオフ状態となる。このため、ｎ型ＧａＮ層１８の凸部１８ｂの上面近傍の第１空乏層を通り抜ける逆方向リーク電流は阻止される。そして、これ以上に逆方向バイアスが増大すると、複合アノード電極３０のうちのＰｔ電極２８のみがアノード電極として機能し、従って、５００Ｖ程度という良好な耐圧特性が得られる。
【００１８】
以下、図２（ａ）〜図２（ｅ）及び図３（ａ）〜図３（ｃ）を参照して、図１のショットキーダイオード１０の製造方法の一例を説明する。
先ず、絶縁性又は半絶縁性のサファイア基板１２上に、超真空成長装置を用いた例えばガスソースＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ；分子線エピタキシャル成長）法により、例えば成長温度６４０℃において一連の結晶成長を行う。
【００１９】
即ち、原料ガスとして分圧６．６５×１０−５ＰａのＧａ（ガリウム）とラジカル化した分圧４．０×１０−４ＰａのＮ（窒素）を用い、ＧａＮバッファ層１４を厚さ５０ｎｍに成長させる。連続して、例えば分圧１．３３×１０−４ＰａのＧａと分圧６．６５×１０−４ＰａのＮＨ３（アンモニア）と分圧１．３３×１０−６ＰａのドーパントとしてのＳｉ（シリコン）を用いて、５×１０１９ｃｍ−３程度の高不純物濃度のｎ＋型ＧａＮ層１６を厚さ２０００ｎｍに成長させる。更に連続して、例えば分圧１．３３×１０−４ＰａのＧａと分圧６×１０−４ＰａのＮＨ３と分圧２×１０−７ＰａのドーパントとしてのＳｉを用いて、２×１０１７ｃｍ−３程度の低不純物濃度のｎ型ＧａＮ層１８を厚さ２５００ｎｍに成長させる。こうして、サファイア基板１２上に、ＧａＮバッファ層１４、ｎ＋型ＧａＮ層１６およびｎ型ＧａＮ層１８が順に積層された第１中間体を形成する（図２（ａ）参照）。
【００２０】
次いで、第１中間体を超真空成長装置から一旦取り出した後、例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学的気相成長）法により、ｎ型ＧａＮ層１８上にＳｉＯ２膜を形成する。なお、ＳｉＯ２膜の代わりに例えばＳｉＮＸ膜やＡｌＮ膜を形成してもよい。続いて、例えばＢＨＦを用いたウエットエッチング法又はＣＦ４を用いたドライエッチング法によりＳｉＯ２膜をパターニングして、例えば２μｍ幅のＳｉＯ２パターン２０を形成する（図２（ｂ）参照）。
【００２１】
次いで、例えばメタン系ガスを用いたＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ；電子サイクロトロン共鳴）プラズマエッチング法又はＲＩＢＥ（Ｒｅａｃｔｉｖｅ ＩｏｎＢｅａｍ Ｅｔｃｈｉｎｇ；反応性イオンビームエッチング）法により、ＳｉＯ２パターン２０をマスクとしてｎ型ＧａＮ層１８を選択的に除去し、ｎ型ＧａＮ層１８の平坦部（図１に符号１８ａで示す）の表面中央部に高さ２０００ｎｍの凸部（図１に符号１８ｂで示す）を形成する。こうして、平坦部と凸部とを有したＧａＮ層１８を備えた第２中間体を形成する（図２（ｃ）参照）。
【００２２】
次いで、第２中間体を再び超真空成長装置内に装填する。そして、ＳｉＯ２パターン２０をマスクとし、例えば分圧６．６５×１０−５ＰａのＧａと分圧２．６６×１０−５ＰａのＡｌと分圧６．６５×１０−４ＰａのＮＨ３を原料ガスとして、厚さ３０ｎｍのアンドープのＡｌ０．２Ｇａ０．８Ｎ層２２をｎ型ＧａＮ層１８上に選択成長させる。こうして、ｎ型ＧａＮ層１８の平坦部の表面及び凸部の側面がＡｌ０．２Ｇａ０．８Ｎ層２２によって被覆された第３中間体を形成する（図２（ｄ）参照）。
【００２３】
次いで、第３中間体を超真空成長装置から取り出した後、ＳｉＯ２パターン２０を除去する。続いて、第３中間体の全面にＳｉＯ２膜（図示せず）を形成した後、フォトリソグラフィ技術とエッチング技術を用いてパターニングして、ｎ型ＧａＮ層１８の凸部の上面及びＡｌ０．２Ｇａ０．８Ｎ層２２の表面の内方部分を被覆するＳｉＯ２パターン２４を形成する（図２（ｅ）参照）。
【００２４】
次いで、例えばメタン系ガスを用いたＥＣＲプラズマエッチング法又はＲＩＢＥ法により、ＳｉＯ２パターン２４をマスクとして、Ａｌ０．２Ｇａ０．８Ｎ層２２及びｎ型ＧａＮ層１８を選択的に除去し、ｎ＋型ＧａＮ層１６の表面の外方部分を露出させる（図３（ａ）参照）。
次いで、ＳｉＯ２パターン２４を除去する。続いて、リフトオフ法により、ｎ型ＧａＮ層１８の凸部上面にショットキー接合するＴｉ電極２６を形成する。具体的には、ｎ型ＧａＮ層１８の凸部上面ならびにＡｌ０．２Ｇａ０．８Ｎ層２２及びｎ＋型ＧａＮ層１６の各表面を全面的に被覆するレジスト膜（図示せず）を塗布した後、フォトリソグラフィ技術を用いて、ｎ型ＧａＮ層１８の凸部上面が露出する開口部をレジスト膜に形成するパターニングを行う。続いて、蒸着法により、Ｔｉ膜をレジスト膜上及び開口部内に堆積させる。その後、レジスト膜上のＴｉ膜をレジスト膜と共に除去する。こうして、ｎ型ＧａＮ層１８の凸部の上面上にＴｉ膜を残存させ、Ｔｉ電極２６を形成する（図３（ｂ）参照）。
【００２５】
次いで、図３（ｂ）に示す工程段階と同様に、リフトオフ法により、Ｔｉ電極２６上及びＡｌ０．２Ｇａ０．８Ｎ層２２上にＰｔ層を選択的に形成する。こうして、Ｔｉ電極２６に電気的に接続すると共にｎ型ＧａＮ層１８の凸部側面にＡｌ０．２Ｇａ０．８Ｎ層２２を介してショットキー接合するＰｔ電極２８を形成し、Ｔｉ電極２６とＰｔ電極２８とから複合アノード電極３０を構成する（図３（ｃ）参照）。
【００２６】
次いで、Ｐｔ電極２８、Ａｌ０．２Ｇａ０．８Ｎ層２２、ｎ型ＧａＮ層１８およびｎ＋型ＧａＮ層１６の表面や側面を被覆するＳｉＯ２膜３２（図１）を形成する。その後、フォトリソグラフィ技術とエッチング技術を用いてＳｉＯ２膜３２を選択的に除去し、Ｐｔ電極２８の表面を露出させると共にｎ＋型ＧａＮ層１６の表面の外方部分を露出させる。続いて、リフトオフ法により、ｎ＋型ＧａＮ層１６の露出部分の上にＴａＳｉ層を形成する。こうして、ｎ＋型ＧａＮ層１６上にオーミック接合し且つＴａＳｉ層からなるカソード電極３４を形成する。以上のような一連の工程を経て、図１に示すショットキーダイオード１０を作製する。
【００２７】
次に、図１のショットキーダイオード１０の製造方法の他の例を説明する。
先ず、図２（ａ）に示す工程と略同様にして、サファイア基板１２上にＧａＮバッファ層１４及びｎ＋型ＧａＮ層１６を順に積層した後、ｎ＋型ＧａＮ層１６上に、図２（ａ）のｎ型ＧａＮ層１８と同じ成膜条件でｎ型ＧａＮ層１８ａ（図４（ａ））を厚さ５００ｎｍに積層する。
【００２８】
次いで、例えばプラズマＣＶＤ法により、ｎ型ＧａＮ層１８ａ上にＳｉＯ２膜３６を形成する。なお、このＳｉＯ２膜３６の代わりに、ＳｉＮＸ膜やＡｌＮ膜を形成してもよい。続いて、例えばＢＨＦを用いたウエットエッチング法又はＣＦ４を用いたドライエッチング法によりＳｉＯ２膜３６を選択的にエッチングして、幅２μｍの開口部を形成する（図４（ａ）参照）。
【００２９】
次いで、ＳｉＯ２膜３６をマスクとして、開口部内のｎ型ＧａＮ層１８ａ上に、ｎ型ＧａＮ層１８ａと同じ成膜条件で、厚さ２０００ｎｍのｎ型ＧａＮ層１８ｂを成長させる。ｎ型ＧａＮ層１８ａ、１８ｂは、表面中央部に高さ２０００ｎｍの凸部を有したｎ型ＧａＮ層１８を構成する（図４（ｂ）参照）。
次いで、図２（ｄ）、図２（ｅ）及び図３（ａ）〜図（ｃ）に示す諸工程と同様の諸工程を経て、図１に示すショットキーダイオード１０を作製する。
【００３０】
ショットキーダイオード１０は、ｎ型ＧａＮ層１８の凸部上面にショットキー接合するＴｉ電極２６と凸部側面にショットキー接合するＰｔ電極２８との組み合わせからなる複合アノード電極３０を有して、低いオン電圧と高い耐圧とを同時に達成するものになっている。
更に、ｎ型ＧａＮ層１８の凸部の側面とＰｔ電極２８との間にバンドギャップエネルギーの大きなアンドープのＡｌ０．２Ｇａ０．８Ｎ層２２が設けられているため、ｎ型ＧａＮ層１８とＡｌ０．２Ｇａ０．８Ｎ層２２とのヘテロ接合面近傍に２次元電子ガスを発生させて順方向電流を増大させ順方向電流の良好な立ち上り特性を更に向上させることができ、また、ｎ型ＧａＮ層１８の凸部側面とＰｔ電極２８とのショットキー接合により空乏層を広げて良好な耐圧特性を更に向上させることができる。
【００３１】
なお、ｎ型ＧａＮ層１８の凸部１８ｂの幅は第１実施形態では２０００ｎｍの値になっているが、ショットキーダイオード１０に要求される特性によって変化するものである。即ち、凸部１８ｂの幅は、順方向電流を増大させるためには広い方が好ましい一方、凸部１８ｂの両側面から広がる空乏層同士が接触するピンチオフ状態を達成して凸部１８ｂの上面の空乏層を通り抜ける逆方向リーク電流を阻止するに必要な逆方向バイアスを可能な限り小さくするためには狭い方が好ましい。従って、実際には、トレードオフの関係になる２つの特性（順方向電流特性および逆方向リーク電流特性）に対する要求を勘案して、ｎ型ＧａＮ層１８の凸部の幅が決定される。以上のことは、後述の実施形態や変形例においても同様である。
【００３２】
上記第１実施形態のショットキーダイオード１０は種々に変形可能である。
例えば、ショットキーダイオード１０におけるＡｌ０．２Ｇａ０．８Ｎ層２２の代わりに厚さ５０ｎｍのアンドープのＧａＮ層を設け、このＧａＮ層をｎ型ＧａＮ層１８の凸部側面とＰｔ電極２８との間に介在させても良い。この第１変形例に係るショットキーダイオードは、第１実施形態のものと略同様に製造可能であるので、その製造方法の説明を省略する。後述の変形例についても同様である。
【００３３】
第１変形例に係るショットキーダイオードでは、複合アノード電極３０とカソード電極３４との間に逆方向バイアスを印加する際に、ｎ型ＧａＮ層１８の凸部の側面に形成される空乏層の広がり方がアンドープＧａＮ層の存在によってより大きくなる。このため、第１実施形態の場合と同様に低いオン電圧と高い耐圧とが同時に達成されることはもとより、アンドープＧａＮ層とＰｔ電極２８とのショットキー接合により空乏層の広がり方が更に大きくなり、良好な耐圧特性を更に向上させることができる。
【００３４】
図５は、第１実施形態の第２変形例に係るショットキーダイオード１０Ｂを示す。このショットキーダイオード１０Ｂは、ショットキーダイオード１０（図１）に比べてｎ型ＧａＮ層１８の表面に凸部を２個形成した点が主に異なる。そして、Ａｌ０．２Ｇａ０．８Ｎ層２２はｎ型ＧａＮ層１８の平坦部の表面及び２つの凸部の側面に形成され、また、２つのＴｉ電極２６が２つの凸部の上面にそれぞれ形成され、Ｐｔ電極２８は２つのＴｉ電極２６及びＡｌ０．２Ｇａ０．８Ｎ層２２上に形成されている。
【００３５】
ショットキーダイオード１０Ｂは、ショットキーダイオード１０に比べて、電流経路となる凸部の数が１個から２個に増加しているため、複合アノード電極３０とカソード電極３４との間に順方向バイアスを印加した際の順方向電流が更に増大するという効果を奏する。
なお、ショットキーダイオード１０Ｂによれば、凸部の幅をショットキーダイオード１０のものよりも狭くして、より小さな逆方向バイアスで凸部上面に沿って形成される空乏層を通り抜ける逆方向リーク電流を阻止し、耐圧特性を向上することができる。即ち、凸部の数を増加させると共に凸部の幅を狭くすることにより、上述のようにトレードオフの関係になる順方向電流特性および逆方向リーク電流特性を同時に満たすことが可能になる。ｎ型ＧａＮ層１８の凸部の数は、２つに限定されず、３つ以上であってもよい。以上のことは、後述の実施形態や変形例においても同様である。
【００３６】
次に、第１実施形態の第３変形例に係るショットキーダイオードでは、第２変形例のショットキーダイオード１０Ｂ（図５）におけるＡｌ０．２Ｇａ０．８Ｎ層２２の代わりに第１変形例で述べたアンドープＧａＮ層が設けられる。この様に、第３変形例に係るショットキーダイオードは、第１および第２変形例を組み合わせた構成となっているため、良好な耐圧性を有すると共に順方向電流を増大させることができる。
【００３７】
以下、本発明の第２実施形態に係る縦型のＧａＮ系ショットキーダイオードを説明する。
図６に示すように、第２実施形態のショットキーダイオード４０は、第１実施形態に係る横型のショットキーダイオード１０（図１）のサファイア基板１２、ＧａＮバッファ層１４及びｎ＋型ＧａＮ層１６の代わりに、例えば、導電性のｎ型ＳｉＣ基板４２を備えると共に、図１に示すカソード電極３４に代えて、ＳｉＣ基板４２の裏面にオーミック接合するＴａＳｉ層からなるカソード電極４４を形成して、縦型構造としたものである。
【００３８】
ＳｉＣ基板４２上には、ＧａＮ層１８、アンドープのＡｌ０．２Ｇａ０．８Ｎ層２２、Ｔｉ電極２６、Ｐｔ電極２８およびＳｉＯ２膜３２が設けられ、電極２６，２８により複合電極３０が構成されている。要素１８，２２、２６、２８及び３２は、第１実施形態のショットキーダイオード１０のものと構成および作用が同一であるので、説明を省略する。
【００３９】
ショットキーダイオード４０は、第１実施形態のものと略同一の電流−電圧特性を備えている。すなわち、複合アノード電極３０とカソード電極４４との間に順方向バイアスを印加したところ、第１実施形態の場合と略同様に、０．１〜０．３Ｖのオン電圧で順方向電流が急激に増大する良好な立ち上りが観測された。また、複合アノード電極３０とカソード電極４４との間に逆方向バイアスを印加したところ、約５００Ｖという大きな耐圧が観測された。第１実施形態について述べた理由と同様の理由で、ショットキーダイオード４０が低いオン電圧と高い耐圧を有するものと考えられる。
【００４０】
ショットキーダイオード４０は、第１実施形態のものと略同様に製造可能である。簡略に説明すれば、超真空成長装置を用いた例えばガスソースＭＢＥ法により、導電性のｎ型ＳｉＣ基板４２上にｎ型ＧａＮ層１８を成長させ、次いで、ｎ型ＧａＮ層１８を選択的にエッチング除去して凸部１８ｂを形成し、更に、アンドープのＡｌ０．２Ｇａ０．８Ｎ層２２を成長させる。続いて、ｎ型ＧａＮ層４４の凸部の上面および側面にＴｉ電極２６およびＰｔ電極２８を形成し、更に、ＳｉＯ２膜３２を形成する。最後に、ｎ型ＳｉＣ基板４２の裏面にカソード電極４４を形成し、これによりショットキーダイオード４０の作製を終了する。
【００４１】
第２実施形態のショットキーダイオード４０が縦型構造である一方、第１実施形態のショットキーダイオード１０が横型構造であるという差異はあるものの、両ショットキーダイオードは、ｎ型ＧａＮ層１８の凸部上面にショットキー接合するＴｉ電極２６と凸部側面にＡｌ０．２Ｇａ０．８Ｎ層２２を介してショットキー接合するＰｔ電極２８とからから構成された複合アノード電極３０を有した共通の基本構造を有する。従って、ショットキーダイオード４０は、ショットキーダイオード１０と同様の効果を奏する。
【００４２】
上記第２実施形態のショットキーダイオード４０は種々に変形可能である。
第２実施形態の下記第１〜第３変形例は第１実施形態の第１〜第３変形例にそれぞれ対応する。各変形例のショットキーダイオードは、第１実施形態の変形例の対応するものにおけるサファイア基板１２の代わりにｎ型ＳｉＣ基板（図６に４２で示す）を備えると共にＳｉＣ基板４２の裏面に形成されたカソード電極（図６に４４で示す）を備える。換言すれば、各ショットキーダイオードは、第１実施形態の対応する変形例のものを横型構造から縦型構造に更に変形したものであり、当該対応する変形例のものと同様の特性を備え、同様に製造可能である。
【００４３】
すなわち、第２実施形態の第１変形例によるショットキーダイオードは、ショットキーダイオード４０におけるＡｌ0.2Ｇａ0.8Ｎ層２２の代わりに設けられたアンドープＧａＮ層を備え、このアンドープＧａＮ層をｎ型ＧａＮ層１８の凸部側面とＰｔ電極２８との間に介在させ、これにより耐圧特性が向上する。
【００４４】
図７に示すように、第２実施形態の第２変形例に係るショットキーダイオード４０Ｂは、ショットキーダイオード４０に比べてｎ型ＧａＮ層１８の表面に凸部を２個形成した点が主に異なり、複合アノード電極３０とカソード電極４４との間に順方向バイアスを印加した際の順方向電流を増大可能である。
第２実施形態の第３変形例に係るショットキーダイオードは、図７に示すショットキーダイオード４０ＢにおけるＡｌ０．２Ｇａ０．８Ｎ層２２の代わりに設けられたアンドープＧａＮ層を備え、これにより耐圧性を向上すると共に順方向電流を増大可能である。
【００４５】
【発明の効果】
請求項１に記載の発明は、
表面の一部が凸部形状をなすｎ型ＧａＮ系半導体層と、
前記ｎ型ＧａＮ系半導体層の前記凸部の上面にショットキー接合する第１アノード電極と、
前記ｎ型ＧａＮ系半導体層の上側に前記ｎ型ＧａＮ系半導体層の平坦部の上面と凸部の側面とに接触して、前記平坦部の上面と前記凸部の側面を被覆するように形成された、他のＧａＮ系半導体層の凸部の側面にショットキー接合すると共に前記第１アノード電極に電気的に接続する第２アノード電極とを備え、
前記第１アノード電極と前記ｎ型ＧａＮ系半導体層との間で形成されるショットキーバリアの高さが前記第２アノード電極と前記ｎ型ＧａＮ系半導体層との間で形成されるショットキーバリアの高さよりも低いので、オン電圧が低く且つ耐圧が高い半導体装置たとえば半導体ショットキーダイオードを実現することができ、また、前記他のＧａＮ系半導体層は前記ｎ型ＧａＮ系半導体層のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有するので、半導体装置の順方向電流の立ち上がり特性および耐圧特性を向上させることができる。
【００４６】
請求項２に記載の発明は、
表面の一部が凸部形状をなすｎ型ＧａＮ系半導体層と、
前記ｎ型ＧａＮ系半導体層の前記凸部の上面にショットキー接合する第１アノード電極と、
前記ｎ型ＧａＮ系半導体層の上側に前記ｎ型ＧａＮ系半導体層の平坦部の上面と凸部の側面とに接触して、前記平坦部の上面と前記凸部の側面を被覆するように形成された、他のＧａＮ系半導体層の凸部の側面にショットキー接合すると共に前記第１アノード電極に電気的に接続する第２アノード電極とを備え、
前記第１アノード電極と前記ｎ型ＧａＮ系半導体層との間で形成されるショットキーバリアの高さが前記第２アノード電極と前記ｎ型ＧａＮ系半導体層との間で形成されるショットキーバリアの高さよりも低いので、オン電圧が低く且つ耐圧が高い半導体装置たとえば半導体ショットキーダイオードを実現することができ、さらに、前記他のＧａＮ系半導体層は前記ｎ型ＧａＮ系半導体層のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有するアンドープの層であるので、半導体装置に逆バイアスを印加した際に、ｎ型ＧａＮ系半導体層の凸部側面に形成される空乏層の広がり方を大きくすることができ、半導体装置の耐圧特性を向上させることができる。
【００４７】
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る横型のＧａＮ系ショットキーダイオードを示す概略断面図である。
【図２】図１のＧａＮ系ショットキーダイオードの製造方法の工程段階を示す概略断面図であり、（ａ）ないし（ｅ）は同製造方法の第１ないし第５工程段階を示す。
【図３】図２に続く工程段階を示す断面図であり、（ａ）ないし（ｃ）は第６ないし第８工程段階を示す。
【図４】図１のＧａＮ系ショットキーダイオードの別の製造方法の工程段階を示す概略断面図であり、（ａ）及び（ｂ）は、同製造方法の第２及び第３工程段階を示す。
【図５】第１実施形態の第２変形例に係るショットキーダイオードの概略断面図である。
【図６】本発明の第２実施形態に係る縦型のＧａＮ系ショットキーダイオードを示す概略断面図である。
【図７】第２実施形態の第２変形例に係るショットキーダイオードの概略断面図である。
【符号の説明】
【００４８】
１０ ＧａＮ系ショットキーダイオード
１２ サファイア基板
１４ ＧａＮバッファ層
１６ ｎ＋型ＧａＮ層
１８ ｎ型ＧａＮ層
１８ｂ 凸部
２２ Ａｌ０．２Ｇａ０．８Ｎ層
２６ Ｔｉ電極
２８ Ｐｔ電極
３０ 複合アノード電極
３４ カソード電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a GaN-based semiconductor device having a high breakdown voltage and a low on-resistance.
[0002]
[Related background]
Electronic devices made of semiconductor devices are well known, and for example, switching elements for power converters composed of high breakdown voltage bipolar transistors are known. Such a high power switching element is required to have a low on-resistance in addition to a high breakdown voltage. For this reason, in recent years, instead of bipolar transistors, switching elements include power MOSFETs (Metal Oxide Semiconductor FETs) with low on-resistance and IGBTs (Insulated Gate Bipolar Transistors) that combine bipolar transistors and MOSFETs. (For example, refer to Patent Document 1).
[0003]
[Patent Document 1]
JP-A-10-242165
[0004]
[Problems to be solved by the invention]
III-V group nitride semiconductor devices such as GaN-based semiconductor devices are known as semiconductor devices with high breakdown voltage and low on-resistance. Further improvements of the advantages of group III-V nitride semiconductor devices and their advantages are utilized. Specific application to electronic devices is desired.
[0005]
An object of the present invention is to provide a GaN-based semiconductor device and a III-V group nitride semiconductor device having a high breakdown voltage and a low on-voltage.
[0006]
[Means for Solving the Problems]
The invention described in claim 1
An n-type GaN-based semiconductor layer in which a part of the surface has a convex shape,
A first anode electrode that is in Schottky junction with the upper surface of the convex portion of the n-type GaN-based semiconductor layer;
Formed on the upper side of the n-type GaN-based semiconductor layer so as to contact the upper surface of the flat portion and the side surface of the convex portion of the n-type GaN-based semiconductor layer so as to cover the upper surface of the flat portion and the side surface of the convex portion And a second anode electrode that is Schottky-bonded to the side surface of the convex portion of the other GaN-based semiconductor layer and electrically connected to the first anode electrode,
A Schottky barrier formed between the first anode electrode and the n-type GaN-based semiconductor layer has a Schottky barrier height formed between the second anode electrode and the n-type GaN-based semiconductor layer. Lower than the height of
The other GaN-based semiconductor layer has a band gap energy larger than that of the n-type GaN-based semiconductor layer. A GaN-based semiconductor device having a low on-voltage and a high withstand voltage, such as a semiconductor Schottky diode, is realized.
[0007]
The invention according to claim 2
An n-type GaN-based semiconductor layer in which a part of the surface has a convex shape,
A first anode electrode that is in Schottky junction with the upper surface of the convex portion of the n-type GaN-based semiconductor layer;
Formed on the upper side of the n-type GaN-based semiconductor layer so as to contact the upper surface of the flat portion and the side surface of the convex portion of the n-type GaN-based semiconductor layer so as to cover the upper surface of the flat portion and the side surface of the convex portion And a second anode electrode that is Schottky-bonded to the side surface of the convex portion of the other GaN-based semiconductor layer and electrically connected to the first anode electrode,
A Schottky barrier formed between the first anode electrode and the n-type GaN-based semiconductor layer has a Schottky barrier height formed between the second anode electrode and the n-type GaN-based semiconductor layer. Lower than the height of
The other GaN-based semiconductor layer is an undoped layer having a band gap energy larger than that of the n-type GaN-based semiconductor layer. This realizes a GaN-based semiconductor device having a low on-voltage and a high withstand voltage, such as a semiconductor Schottky diode.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the III-V nitride semiconductor device according to the first embodiment of the present invention will be described.
As shown in FIG. 1, the semiconductor device of the first embodiment is configured as a lateral GaN-based Schottky diode 10. The Schottky diode 10 includes, for example, an insulating or semi-insulating sapphire substrate 12, a 50 nm thick GaN buffer layer 14 formed on the substrate 12, and a 2000 nm thick n-type formed on the buffer layer 14. + And a type GaN layer 16. An n-type GaN layer 18 is formed on the GaN layer 16. The GaN layer 18 has a flat portion 18a having a thickness of 500 nm and a convex portion 18b provided at the center of the surface of the flat portion 18a. The convex portion 18b has a width of 2000 nm and a height of 2000 nm. The impurity concentration of the GaN buffer layer 14 is about 5 × 10 19 cm -3 On the other hand, the impurity concentration of the n-type GaN layer 18 is preferably 2 × 10 17 cm -3 For example, about 2 × 10 17 cm -3 It is low. As will be described later, when a reverse bias is applied to the GaN-based Schottky diode, a depletion layer spreads in the n-type GaN layer 18, but if the impurity concentration is too high, the depletion layer does not spread and a pinch-off state occurs. This is because it cannot be realized.
[0009]
Further, the Schottky diode 10 covers the surface of the flat portion 18a and the side surface of the convex portion 18b of the n-type GaN layer 18 and has an undoped Al thickness of 30 nm having a larger band gap energy than the n-type GaN layer 18. 0.2 Ga 0.8 A Ti (titanium) electrode 26 formed on the upper surface of the convex portion by Schottky bonding to the upper surface of the N layer 22 and the convex portion 18b of the n-type GaN layer 18, and on the Ti electrode 26 and Al 0.2 Ga 0.8 And a Pt (platinum) electrode 28 formed on the N layer 22 and functioning as a second anode electrode. The Pt electrode 28 is electrically connected to the Ti electrode 26 and Al is formed on the side surface of the convex portion of the n-type GaN layer 18. 0.2 Ga 0.8 A Schottky junction is formed via the N layer 22, and a composite anode electrode 30 is configured in cooperation with the Ti electrode 26.
[0010]
And Pt electrode 28, Al 0.2 Ga 0.8 Each side surface of the flat portion 18a of the N layer 22 and the n-type GaN layer 18 and n + The inner part of the surface of the type GaN layer 16 is SiO 2 Covered by a membrane 32. N + Of the surface of the GaN layer 16 (SiO 2 The inside of the opening formed in the film 32) is made of a TaSi layer and n + A cathode electrode 34 that is in ohmic contact with the type GaN layer 16 is provided.
[0011]
In the Schottky diode 10 having the above configuration, the n-type GaN layer 18 and Al 0.2 Ga 0.8 The N layer 22 is heterojunction, and two-dimensional electron gas is generated in the vicinity of the heterojunction surface as schematically shown by a broken line in FIG. Further, a Schottky barrier having a height of 0.3 eV is formed on the contact surface between the Ti electrode 26 and the GaN layer 18. The Pt electrode 28 of the present embodiment is not directly Schottky bonded to the n-type GaN layer 18, but in the configuration in which the Pt electrode 28 is directly Schottky bonded to the GaN layer 18, the contact surface of both is 1.0 eV. Thus, a Schottky barrier is formed.
[0012]
The material forming the first anode electrode is not limited to Ti, and is a metal that forms a Schottky barrier lower than 0.8 eV with respect to the n-type GaN layer 18 such as W (tungsten) or Ag (silver). I just need it. The material forming the second anode electrode is not limited to Pt. For example, a Schottky barrier higher than 0.8 eV with respect to the n-type GaN layer 18 such as Ni (nickel), Pd (palladium), or Au (gold). Any metal can be used.
[0013]
Next, the current-voltage characteristics of the GaN-based Schottky diode 10 in FIG. 1 will be described.
When a forward bias was applied between the composite anode electrode 30 and the cathode electrode 34, a good rise in which the forward current rapidly increased at an on-voltage of 0.1 to 0.3 V was observed. The reason why such a good forward current rising characteristic is obtained is considered as follows.
[0014]
When a forward bias is applied between the Ti electrode and the n-type GaN layer that are in Schottky junction with each other, the on-voltage required for the rising of the forward current is generally about 0.3 to 0.5V. On the other hand, the on-voltage when the Pt electrode and the n-type GaN layer are subjected to Schottky junction is generally about 1.0 to 1.5V.
In the GaN-based Schottky diode 10 according to the present embodiment, in the first stage of rising of the forward current, the Ti electrode 26 that mainly forms a Schottky junction with the n-type GaN layer 18 in the composite anode electrode 30 is mainly used as the anode electrode. Function. For this reason, the ON voltage of the Schottky diode 10 corresponds to the Ti electrode that is in Schottky junction with the n-type GaN layer than about 1.0 to 1.5 V corresponding to the Pt electrode that is in Schottky junction with the n-type GaN layer. It becomes a value close to about 0.3 to 0.5V. Further, the n-type GaN layer 18 and Al 0.2 Ga 0.8 Since the two-dimensional electron gas generated in the vicinity of the heterojunction surface with the N layer 22 becomes a carrier and contributes to an increase in the forward current, the on-voltage is Al 0.2 Ga 0.8 This is 0.1 to 0.3 V, which is lower than about 0.3 to 0.5 V in the case where the N layer 22 is not provided, and thereby a good forward current rising characteristic is exhibited. Then, when the forward bias becomes about 1.0 to 1.5 V, both the Ti electrode 26 and the Pt electrode 28 function as anode electrodes.
[0015]
When a reverse bias was applied between the composite anode electrode 30 and the cathode electrode 34, a large breakdown voltage of about 500 V was observed. The reason why such a high breakdown voltage is obtained is considered as follows.
When a reverse bias of −10 V is applied between the Ti electrode and the n-type GaN layer that are Schottky-bonded to each other, it is generally 10 -6 -10 -5 A reverse leakage current of about A is generated. On the other hand, the reverse leakage current when the Pt electrode and the n-type GaN layer are subjected to Schottky junction is much smaller than that, and a breakdown voltage of about 500 V is obtained.
[0016]
When a reverse bias is applied to the GaN-based Schottky diode 10 according to the present embodiment, the first depletion layer spreads near the upper surface of the convex portion 18b of the n-type GaN layer 18 that is Schottky-bonded to the Ti electrode 26, and , Al 0.2 Ga 0.8 A second depletion layer spreads in the vicinity of the side surface of the convex portion 18 b that is Schottky-bonded to the Pt electrode 28 via the N layer 22.
[0017]
At the stage where the reverse bias voltage is smaller than −10V, there is almost no reverse leakage current passing through the second depletion layer formed on the side surface of the convex portion 18b, but the first depletion layer formed on the upper surface of the convex portion 18b. The reverse leakage current that passes through gradually increases as the reverse bias increases. The extent of the second depletion layer due to the Schottky junction between the convex side surface and the Pt electrode 28 is greater than the extent of the first depletion layer due to the Schottky junction between the upper surface of the convex portion and the Ti electrode 26. growing. Al between the side surfaces of the Pt electrode 28 and the convex portion 18b has a larger band gap energy than the n-type GaN layer 18. 0.2 Ga 0.8 Since the N layer 22 is interposed, the spread of the second depletion layer is further increased. As a result, when the reverse bias voltage increases to about −10V, the second depletion layers spreading from both side surfaces of the convex portion 18b come into contact with each other to be in a pinch-off state. For this reason, the reverse leakage current passing through the first depletion layer in the vicinity of the upper surface of the protrusion 18b of the n-type GaN layer 18 is prevented. When the reverse bias is further increased, only the Pt electrode 28 of the composite anode electrode 30 functions as an anode electrode, and therefore, a favorable breakdown voltage characteristic of about 500 V is obtained.
[0018]
Hereinafter, an example of a method for manufacturing the Schottky diode 10 of FIG. 1 will be described with reference to FIGS. 2 (a) to 2 (e) and FIGS. 3 (a) to 3 (c).
First, a series of crystal growth is performed on an insulating or semi-insulating sapphire substrate 12 by, for example, a gas source MBE (Molecular Beam Epitaxy) method using an ultra vacuum growth apparatus at a growth temperature of 640 ° C., for example. .
[0019]
That is, a partial pressure of 6.65 × 10 as a source gas -5 Pa Ga (gallium) and radicalized partial pressure 4.0 × 10 -4 The GaN buffer layer 14 is grown to a thickness of 50 nm using Pa (N). Continuously, for example, partial pressure 1.33 × 10 -4 Pa Ga and partial pressure 6.65 × 10 -4 NH of Pa 3 (Ammonia) and partial pressure 1.33 × 10 -6 Using Si (silicon) as a dopant for Pa, 5 × 10 19 cm -3 N of high impurity concentration + The type GaN layer 16 is grown to a thickness of 2000 nm. Further continuously, for example, a partial pressure of 1.33 × 10 -4 Pa Ga and partial pressure 6 × 10 -4 NH of Pa 3 And partial pressure 2 × 10 -7 Using Si as a dopant for Pa, 2 × 10 17 cm -3 An n-type GaN layer 18 having a low impurity concentration is grown to a thickness of 2500 nm. Thus, on the sapphire substrate 12, the GaN buffer layer 14, n + A first intermediate body in which the n-type GaN layer 16 and the n-type GaN layer 18 are sequentially stacked is formed (see FIG. 2A).
[0020]
Next, after the first intermediate is once taken out from the ultra-vacuum growth apparatus, the SiO 2 is deposited on the n-type GaN layer 18 by, for example, plasma CVD (Chemical Vapor Deposition). 2 A film is formed. In addition, SiO 2 For example SiN instead of film X A film or an AlN film may be formed. Subsequently, for example, a wet etching method using BHF or CF 4 SiO 2 by dry etching using 2 Pattern the film, for example, 2 μm wide SiO 2 A pattern 20 is formed (see FIG. 2B).
[0021]
Next, for example, by an ECR (Electron Cyclotron Resonance) plasma etching method or a RIBE (Reactive Ion Beam Etching) method using methane-based gas, SiO 2 2 The n-type GaN layer 18 is selectively removed using the pattern 20 as a mask, and a convex portion (reference numeral in FIG. 1) having a height of 2000 nm is formed at the center of the surface of the flat portion (indicated by reference numeral 18a in FIG. 18b). Thus, the second intermediate body including the GaN layer 18 having the flat portion and the convex portion is formed (see FIG. 2C).
[0022]
The second intermediate is then loaded again into the ultra vacuum growth apparatus. And SiO 2 Using the pattern 20 as a mask, for example, a partial pressure of 6.65 × 10 -5 Pa Ga and partial pressure 2.66 × 10 -5 Al of Pa and partial pressure 6.65 × 10 -4 NH of Pa 3 As raw material gas, undoped Al with a thickness of 30 nm 0.2 Ga 0.8 An N layer 22 is selectively grown on the n-type GaN layer 18. Thus, the surface of the flat portion and the side surface of the convex portion of the n-type GaN layer 18 are made of Al. 0.2 Ga 0.8 A third intermediate body covered with the N layer 22 is formed (see FIG. 2D).
[0023]
Next, after removing the third intermediate from the ultra-vacuum growth apparatus, SiO 2 The pattern 20 is removed. Subsequently, SiO 3 2 After forming a film (not shown), patterning is performed using a photolithography technique and an etching technique, and the upper surface of the protrusion of the n-type GaN layer 18 and Al 0.2 Ga 0.8 SiO covering the inner part of the surface of the N layer 22 2 A pattern 24 is formed (see FIG. 2E).
[0024]
Next, for example, by an ECR plasma etching method or a RIBE method using a methane-based gas, SiO 2 is used. 2 Al with pattern 24 as mask 0.2 Ga 0.8 The N layer 22 and the n-type GaN layer 18 are selectively removed, and n + The outer portion of the surface of the type GaN layer 16 is exposed (see FIG. 3A).
Then SiO 2 The pattern 24 is removed. Subsequently, a Ti electrode 26 that forms a Schottky junction is formed on the upper surface of the n-type GaN layer 18 by lift-off. Specifically, the upper surface of the convex portion of the n-type GaN layer 18 and Al 0.2 Ga 0.8 N layer 22 and n + After applying a resist film (not shown) that covers the entire surface of the n-type GaN layer 16, the opening where the upper surface of the convex portion of the n-type GaN layer 18 is exposed is formed in the resist film by photolithography. Patterning to be formed is performed. Subsequently, a Ti film is deposited on the resist film and in the opening by an evaporation method. Thereafter, the Ti film on the resist film is removed together with the resist film. Thus, the Ti film is left on the upper surface of the convex portion of the n-type GaN layer 18 to form the Ti electrode 26 (see FIG. 3B).
[0025]
Next, similarly to the process step shown in FIG. 3B, the lift-off method is used to form the Ti electrode 26 and Al. 0.2 Ga 0.8 A Pt layer is selectively formed on the N layer 22. In this way, Al is electrically connected to the Ti electrode 26 and the side surface of the n-type GaN layer 18 has Al. 0.2 Ga 0.8 A Pt electrode 28 that is Schottky junction is formed via the N layer 22, and a composite anode electrode 30 is configured by the Ti electrode 26 and the Pt electrode 28 (see FIG. 3C).
[0026]
Next, Pt electrode 28, Al 0.2 Ga 0.8 N layer 22, n-type GaN layer 18 and n + SiO covering the surface and side surfaces of the GaN layer 16 2 A film 32 (FIG. 1) is formed. Then, using photolithography technology and etching technology, SiO 2 The film 32 is selectively removed to expose the surface of the Pt electrode 28 and n + The outer portion of the surface of the type GaN layer 16 is exposed. Subsequently, n is lifted off + A TaSi layer is formed on the exposed portion of the type GaN layer 16. Thus, n + A cathode electrode 34 is formed on the type GaN layer 16 in ohmic contact and made of a TaSi layer. Through a series of steps as described above, the Schottky diode 10 shown in FIG. 1 is manufactured.
[0027]
Next, another example of a method for manufacturing the Schottky diode 10 of FIG. 1 will be described.
First, in substantially the same manner as the process shown in FIG. 2A, the GaN buffer layer 14 and n are formed on the sapphire substrate 12. + After sequentially laminating the type GaN layers 16, n + On the n-type GaN layer 16, an n-type GaN layer 18a (FIG. 4 (a)) is laminated to a thickness of 500 nm under the same film formation conditions as the n-type GaN layer 18 of FIG. 2 (a).
[0028]
Next, SiO 2 is deposited on the n-type GaN layer 18a by, for example, plasma CVD. 2 A film 36 is formed. This SiO 2 Instead of the film 36, SiN X A film or an AlN film may be formed. Subsequently, for example, a wet etching method using BHF or CF 4 SiO 2 by dry etching using 2 The film 36 is selectively etched to form an opening having a width of 2 μm (see FIG. 4A).
[0029]
Then SiO 2 Using the film 36 as a mask, an n-type GaN layer 18b having a thickness of 2000 nm is grown on the n-type GaN layer 18a in the opening under the same film formation conditions as the n-type GaN layer 18a. The n-type GaN layers 18a and 18b constitute the n-type GaN layer 18 having a convex portion with a height of 2000 nm at the center of the surface (see FIG. 4B).
Next, the Schottky diode 10 shown in FIG. 1 is manufactured through the same steps as those shown in FIGS. 2D, 2E, and 3A to 3C.
[0030]
The Schottky diode 10 has a composite anode electrode 30 composed of a combination of a Ti electrode 26 that is Schottky-bonded to the upper surface of the convex portion of the n-type GaN layer 18 and a Pt electrode 28 that is Schottky-bonded to the side surface of the convex portion. The on-voltage and the high breakdown voltage are achieved at the same time.
Further, undoped Al having a large band gap energy between the side surface of the convex portion of the n-type GaN layer 18 and the Pt electrode 28. 0.2 Ga 0.8 Since the N layer 22 is provided, the n-type GaN layer 18 and Al 0.2 Ga 0.8 It is possible to generate a two-dimensional electron gas in the vicinity of the heterojunction surface with the N layer 22 to increase the forward current and to further improve the favorable rising characteristic of the forward current. Further, the convex portion of the n-type GaN layer 18 The Schottky junction between the side surface and the Pt electrode 28 can widen the depletion layer and further improve the good breakdown voltage characteristics.
[0031]
The width of the protrusion 18b of the n-type GaN layer 18 is 2000 nm in the first embodiment, but varies depending on the characteristics required for the Schottky diode 10. That is, the width of the convex portion 18b is preferably wide in order to increase the forward current. On the other hand, a pinch-off state in which depletion layers extending from both side surfaces of the convex portion 18b are in contact with each other is achieved. In order to make the reverse bias necessary for preventing the reverse leakage current passing through the depletion layer as small as possible, the narrower one is preferable. Therefore, actually, the width of the convex portion of the n-type GaN layer 18 is determined in consideration of requirements for two characteristics (forward current characteristics and reverse leakage current characteristics) that are in a trade-off relationship. The above also applies to embodiments and modifications described later.
[0032]
The Schottky diode 10 of the first embodiment can be variously modified.
For example, Al in the Schottky diode 10 0.2 Ga 0.8 An undoped GaN layer having a thickness of 50 nm may be provided in place of the N layer 22, and this GaN layer may be interposed between the side surface of the convex portion of the n-type GaN layer 18 and the Pt electrode 28. Since the Schottky diode according to the first modification can be manufactured in substantially the same manner as that of the first embodiment, description of the manufacturing method is omitted. The same applies to modified examples described later.
[0033]
In the Schottky diode according to the first modification, when a reverse bias is applied between the composite anode electrode 30 and the cathode electrode 34, the depletion layer formed on the side surface of the convex portion of the n-type GaN layer 18 is expanded. It becomes larger due to the presence of the undoped GaN layer. For this reason, as in the case of the first embodiment, a low on-voltage and a high breakdown voltage can be achieved at the same time, and the depletion layer spreads further by the Schottky junction between the undoped GaN layer and the Pt electrode 28. Therefore, it is possible to further improve the good pressure resistance characteristics.
[0034]
FIG. 5 shows a Schottky diode 10B according to a second modification of the first embodiment. The Schottky diode 10B is mainly different from the Schottky diode 10 (FIG. 1) in that two convex portions are formed on the surface of the n-type GaN layer 18. And Al 0.2 Ga 0.8 The N layer 22 is formed on the surface of the flat portion of the n-type GaN layer 18 and the side surfaces of the two convex portions, the two Ti electrodes 26 are formed on the upper surfaces of the two convex portions, and the Pt electrode 28 has two Ti electrode 26 and Al 0.2 Ga 0.8 It is formed on the N layer 22.
[0035]
The Schottky diode 10B has a forward bias between the composite anode electrode 30 and the cathode electrode 34 because the number of convex portions serving as current paths is increased from one to two compared to the Schottky diode 10. There is an effect that the forward current is further increased when the voltage is applied.
Note that, according to the Schottky diode 10B, the width of the convex portion is narrower than that of the Schottky diode 10, and the reverse leakage current passing through the depletion layer formed along the upper surface of the convex portion with a smaller reverse bias. Can be prevented and the breakdown voltage characteristics can be improved. That is, by increasing the number of protrusions and reducing the width of the protrusions, it is possible to simultaneously satisfy the forward current characteristics and the reverse leakage current characteristics that are in a trade-off relationship as described above. The number of convex portions of the n-type GaN layer 18 is not limited to two, and may be three or more. The above also applies to embodiments and modifications described later.
[0036]
Next, in the Schottky diode according to the third modification of the first embodiment, the Al in the Schottky diode 10B (FIG. 5) of the second modification. 0.2 Ga 0.8 Instead of the N layer 22, the undoped GaN layer described in the first modification is provided. As described above, since the Schottky diode according to the third modification has a configuration in which the first and second modifications are combined, it has a good withstand voltage and can increase the forward current.
[0037]
Hereinafter, a vertical GaN-based Schottky diode according to a second embodiment of the present invention will be described.
As shown in FIG. 6, the Schottky diode 40 of the second embodiment includes a sapphire substrate 12, a GaN buffer layer 14, and n of the lateral Schottky diode 10 (FIG. 1) according to the first embodiment. + Instead of the type GaN layer 16, for example, a conductive n-type SiC substrate 42 is provided, and a cathode electrode 44 made of a TaSi layer that is in ohmic contact with the back surface of the SiC substrate 42 is provided instead of the cathode electrode 34 shown in FIG. 1. It is formed into a vertical structure.
[0038]
On the SiC substrate 42, the GaN layer 18, undoped Al 0.2 Ga 0.8 N layer 22, Ti electrode 26, Pt electrode 28 and SiO 2 A membrane 32 is provided, and a composite electrode 30 is constituted by the electrodes 26 and 28. Since the elements 18, 22, 26, 28, and 32 have the same configuration and operation as those of the Schottky diode 10 of the first embodiment, the description thereof is omitted.
[0039]
The Schottky diode 40 has substantially the same current-voltage characteristic as that of the first embodiment. That is, when a forward bias is applied between the composite anode electrode 30 and the cathode electrode 44, the forward current suddenly increases with an ON voltage of 0.1 to 0.3 V, as in the case of the first embodiment. An increasing good rise was observed. When a reverse bias was applied between the composite anode electrode 30 and the cathode electrode 44, a large breakdown voltage of about 500 V was observed. For the same reason as described in the first embodiment, the Schottky diode 40 is considered to have a low on-voltage and a high breakdown voltage.
[0040]
The Schottky diode 40 can be manufactured in substantially the same manner as in the first embodiment. Briefly, the n-type GaN layer 18 is grown on the conductive n-type SiC substrate 42 by, for example, a gas source MBE method using an ultra-vacuum growth apparatus, and then the n-type GaN layer 18 is selectively formed. Etching is removed to form the protrusion 18b, and undoped Al 0.2 Ga 0.8 N layer 22 is grown. Subsequently, the Ti electrode 26 and the Pt electrode 28 are formed on the upper surface and the side surface of the convex portion of the n-type GaN layer 44, and further, SiO 2 A film 32 is formed. Finally, the cathode electrode 44 is formed on the back surface of the n-type SiC substrate 42, thereby completing the production of the Schottky diode 40.
[0041]
Although the Schottky diode 40 of the second embodiment has a vertical structure, while the Schottky diode 10 of the first embodiment has a horizontal structure, the two Schottky diodes are not convex of the n-type GaN layer 18. Ti electrode 26 that is Schottky bonded to the upper surface of the part and Al 0.2 Ga 0.8 It has a common basic structure with a composite anode electrode 30 composed of a Pt electrode 28 that is Schottky-bonded via an N layer 22. Therefore, the Schottky diode 40 has the same effect as the Schottky diode 10.
[0042]
The Schottky diode 40 of the second embodiment can be variously modified.
The following first to third modifications of the second embodiment correspond to the first to third modifications of the first embodiment, respectively. The Schottky diode of each modification includes an n-type SiC substrate (indicated by 42 in FIG. 6) instead of the sapphire substrate 12 in the corresponding one of the modification of the first embodiment, and is formed on the back surface of the SiC substrate 42. A cathode electrode (indicated by 44 in FIG. 6). In other words, each Schottky diode is a further modification of the corresponding modification of the first embodiment from a horizontal structure to a vertical structure, and has the same characteristics as the corresponding modification. Similarly, it can be manufactured.
[0043]
That is, the Schottky diode according to the first modification of the second embodiment is the Al in the Schottky diode 40. 0.2 Ga 0.8 An undoped GaN layer provided in place of the N layer 22 is provided, and this undoped GaN layer is interposed between the convex side surface of the n-type GaN layer 18 and the Pt electrode 28, thereby improving the breakdown voltage characteristics.
[0044]
As shown in FIG. 7, the Schottky diode 40B according to the second modification example of the second embodiment is mainly characterized in that two protrusions are formed on the surface of the n-type GaN layer 18 compared to the Schottky diode 40. In contrast, it is possible to increase the forward current when a forward bias is applied between the composite anode electrode 30 and the cathode electrode 44.
The Schottky diode according to the third modification of the second embodiment is the Al in the Schottky diode 40B shown in FIG. 0.2 Ga 0.8 An undoped GaN layer provided instead of the N layer 22 is provided, thereby improving the pressure resistance and increasing the forward current.
[0045]
【The invention's effect】
The invention described in claim 1
An n-type GaN-based semiconductor layer in which a part of the surface has a convex shape,
A first anode electrode that is in Schottky junction with the upper surface of the convex portion of the n-type GaN-based semiconductor layer;
Formed on the upper side of the n-type GaN-based semiconductor layer so as to contact the upper surface of the flat portion and the side surface of the convex portion of the n-type GaN-based semiconductor layer so as to cover the upper surface of the flat portion and the side surface of the convex portion And a second anode electrode that is Schottky-bonded to the side surface of the convex portion of the other GaN-based semiconductor layer and electrically connected to the first anode electrode,
A Schottky barrier formed between the first anode electrode and the n-type GaN-based semiconductor layer has a Schottky barrier height formed between the second anode electrode and the n-type GaN-based semiconductor layer. Therefore, a semiconductor device such as a semiconductor Schottky diode having a low on-voltage and a high withstand voltage can be realized. The other GaN-based semiconductor layer has a band gap energy larger than that of the n-type GaN-based semiconductor layer. Therefore, it is possible to improve the rising characteristic and the withstand voltage characteristic of the forward current of the semiconductor device.
[0046]
The invention described in claim 2
An n-type GaN-based semiconductor layer in which a part of the surface has a convex shape,
A first anode electrode that is in Schottky junction with the upper surface of the convex portion of the n-type GaN-based semiconductor layer;
Formed on the upper side of the n-type GaN-based semiconductor layer so as to contact the upper surface of the flat portion and the side surface of the convex portion of the n-type GaN-based semiconductor layer so as to cover the upper surface of the flat portion and the side surface of the convex portion And a second anode electrode that is Schottky-bonded to the side surface of the convex portion of the other GaN-based semiconductor layer and electrically connected to the first anode electrode,
A Schottky barrier formed between the first anode electrode and the n-type GaN-based semiconductor layer has a Schottky barrier height formed between the second anode electrode and the n-type GaN-based semiconductor layer. Less than the height of Therefore, a semiconductor device having a low on-voltage and a high breakdown voltage, such as a semiconductor Schottky diode, can be realized, and the other GaN-based semiconductor layer has a band gap larger than the band gap energy of the n-type GaN-based semiconductor layer. An undoped layer with energy Therefore, when a reverse bias is applied to the semiconductor device, the depletion layer formed on the side surface of the convex portion of the n-type GaN-based semiconductor layer can be enlarged and the breakdown voltage characteristics of the semiconductor device can be improved. .
[0047]
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a lateral GaN-based Schottky diode according to a first embodiment of the present invention.
FIGS. 2A and 2B are schematic cross-sectional views illustrating process steps of the method for manufacturing the GaN-based Schottky diode of FIG. 1, and FIGS. 2A to 2E illustrate first to fifth process steps of the manufacturing method.
FIG. 3 is a cross-sectional view showing process steps subsequent to FIG. 2, wherein (a) to (c) show sixth to eighth process steps.
FIGS. 4A and 4B are schematic cross-sectional views showing process steps of another manufacturing method of the GaN-based Schottky diode of FIG. 1, and FIGS. 4A and 4B show second and third process steps of the manufacturing method. FIGS. .
FIG. 5 is a schematic cross-sectional view of a Schottky diode according to a second modification of the first embodiment.
FIG. 6 is a schematic cross-sectional view showing a vertical GaN-based Schottky diode according to a second embodiment of the present invention.
FIG. 7 is a schematic cross-sectional view of a Schottky diode according to a second modification of the second embodiment.
[Explanation of symbols]
[0048]
10 GaN-based Schottky diode
12 Sapphire substrate
14 GaN buffer layer
16 n + Type GaN layer
18 n-type GaN layer
18b Convex part
22 Al 0.2 Ga 0.8 N layers
26 Ti electrode
28 Pt electrode
30 Composite anode electrode
34 Cathode electrode
Claims (2)
前記ｎ型ＧａＮ系半導体層の前記凸部の上面にショットキー接合する第１アノード電極と
、
前記ｎ型ＧａＮ系半導体層の上側に前記ｎ型ＧａＮ系半導体層の平坦部の上面と凸部の側面とに接触して、前記平坦部の上面と前記凸部の側面を被覆するように形成された、他のＧａＮ系半導体層の凸部の側面にショットキー接合すると共に前記第１アノード電極に電気的に接続する第２アノード電極とを備え、
前記第１アノード電極と前記ｎ型ＧａＮ系半導体層との間で形成されるショットキーバリアの高さが前記第２アノード電極と前記ｎ型ＧａＮ系半導体層との間で形成されるショットキーバリアの高さよりも低く、
前記他のＧａＮ系半導体層は前記ｎ型ＧａＮ系半導体層のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有することを特徴とするＧａＮ系半導体装置。An n-type GaN-based semiconductor layer in which a part of the surface has a convex shape,
A first anode electrode that is in Schottky junction with the upper surface of the convex portion of the n-type GaN-based semiconductor layer;
Formed on the upper side of the n-type GaN-based semiconductor layer so as to contact the upper surface of the flat portion and the side surface of the convex portion of the n-type GaN-based semiconductor layer so as to cover the upper surface of the flat portion and the side surface of the convex portion And a second anode electrode that is Schottky-bonded to the side surface of the convex portion of the other GaN-based semiconductor layer and electrically connected to the first anode electrode,
A Schottky barrier formed between the first anode electrode and the n-type GaN-based semiconductor layer has a Schottky barrier height formed between the second anode electrode and the n-type GaN-based semiconductor layer. Lower than the height of
The other GaN-based semiconductor layer has a band gap energy larger than that of the n-type GaN-based semiconductor layer .
前記ｎ型ＧａＮ系半導体層の前記凸部の上面にショットキー接合する第１アノード電極と、
前記ｎ型ＧａＮ系半導体層の上側に前記ｎ型ＧａＮ系半導体層の平坦部の上面と凸部の側面とに接触して、前記平坦部の上面と前記凸部の側面を被覆するように形成された、他のＧａＮ系半導体層の凸部の側面にショットキー接合すると共に前記第１アノード電極に電気的に接続する第２アノード電極とを備え、
前記第１アノード電極と前記ｎ型ＧａＮ系半導体層との間で形成されるショットキーバリアの高さが前記第２アノード電極と前記ｎ型ＧａＮ系半導体層との間で形成されるショットキーバリアの高さよりも低く、
前記他のＧａＮ系半導体層は前記ｎ型ＧａＮ系半導体層のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有するアンドープの層であることを特徴とするＧａＮ系半導体装置。An n-type GaN-based semiconductor layer in which a part of the surface has a convex shape,
A first anode electrode that is in Schottky junction with the upper surface of the convex portion of the n-type GaN-based semiconductor layer;
Formed on the upper side of the n-type GaN-based semiconductor layer so as to contact the upper surface of the flat portion and the side surface of the convex portion of the n-type GaN-based semiconductor layer so as to cover the upper surface of the flat portion and the side surface of the convex portion And a second anode electrode that is Schottky-bonded to the side surface of the convex portion of the other GaN-based semiconductor layer and electrically connected to the first anode electrode,
A Schottky barrier formed between the first anode electrode and the n-type GaN-based semiconductor layer has a Schottky barrier height formed between the second anode electrode and the n-type GaN-based semiconductor layer. Lower than the height of
The other GaN-based semiconductor layer is an undoped layer having a band gap energy larger than that of the n-type GaN-based semiconductor layer .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003013740A JP4177124B2 (en) | 2002-04-30 | 2003-01-22 | GaN-based semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002129183 | 2002-04-30 | ||
| JP2003013740A JP4177124B2 (en) | 2002-04-30 | 2003-01-22 | GaN-based semiconductor device |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007248067A Division JP4875577B2 (en) | 2002-04-30 | 2007-08-27 | III-V nitride semiconductor device |
| JP2008125250A Division JP4875660B2 (en) | 2002-04-30 | 2008-05-12 | III-V nitride semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004031896A JP2004031896A (en) | 2004-01-29 |
| JP4177124B2 true JP4177124B2 (en) | 2008-11-05 |
Family
ID=31190021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003013740A Expired - Lifetime JP4177124B2 (en) | 2002-04-30 | 2003-01-22 | GaN-based semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4177124B2 (en) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253015B2 (en) * | 2004-02-17 | 2007-08-07 | Velox Semiconductor Corporation | Low doped layer for nitride-based semiconductor device |
| JP4398780B2 (en) | 2004-04-30 | 2010-01-13 | 古河電気工業株式会社 | GaN-based semiconductor device |
| CN100544024C (en) * | 2004-07-08 | 2009-09-23 | 日本电气株式会社 | Schottky electrode of nitride compound semiconductor device and preparation method thereof |
| US8441030B2 (en) | 2004-09-30 | 2013-05-14 | International Rectifier Corporation | III-nitride multi-channel heterojunction interdigitated rectifier |
| JP4954463B2 (en) | 2004-10-22 | 2012-06-13 | 三菱電機株式会社 | Schottky barrier diode |
| JP4637553B2 (en) | 2004-11-22 | 2011-02-23 | パナソニック株式会社 | Schottky barrier diode and integrated circuit using the same |
| JP4567426B2 (en) | 2004-11-25 | 2010-10-20 | パナソニック株式会社 | Schottky barrier diode and diode array |
| US7436039B2 (en) * | 2005-01-06 | 2008-10-14 | Velox Semiconductor Corporation | Gallium nitride semiconductor device |
| US20060151868A1 (en) * | 2005-01-10 | 2006-07-13 | Zhu Tinggang | Package for gallium nitride semiconductor devices |
| JP4793905B2 (en) * | 2005-03-24 | 2011-10-12 | 日本碍子株式会社 | Semiconductor device and manufacturing method thereof |
| JP4925596B2 (en) * | 2005-03-25 | 2012-04-25 | 新日本無線株式会社 | Nitride semiconductor device |
| JP2006352028A (en) * | 2005-06-20 | 2006-12-28 | Sumitomo Electric Ind Ltd | Rectifier element and manufacturing method thereof |
| JP4929677B2 (en) * | 2005-10-21 | 2012-05-09 | 住友電気工業株式会社 | Method for manufacturing group III nitride semiconductor device |
| US8026568B2 (en) * | 2005-11-15 | 2011-09-27 | Velox Semiconductor Corporation | Second Schottky contact metal layer to improve GaN Schottky diode performance |
| US7972915B2 (en) | 2005-11-29 | 2011-07-05 | The Hong Kong University Of Science And Technology | Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs |
| US8044432B2 (en) | 2005-11-29 | 2011-10-25 | The Hong Kong University Of Science And Technology | Low density drain HEMTs |
| JP5065595B2 (en) | 2005-12-28 | 2012-11-07 | 株式会社東芝 | Nitride semiconductor devices |
| JP5052807B2 (en) * | 2006-03-29 | 2012-10-17 | 古河電気工業株式会社 | Semiconductor device and power conversion device |
| JP2007305609A (en) | 2006-04-10 | 2007-11-22 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP5036233B2 (en) | 2006-07-06 | 2012-09-26 | シャープ株式会社 | Semiconductor switching element and semiconductor circuit device |
| JP4884866B2 (en) * | 2006-07-25 | 2012-02-29 | 三菱電機株式会社 | Manufacturing method of nitride semiconductor device |
| US7679104B2 (en) | 2006-11-09 | 2010-03-16 | The Furukawa Electric Co., Ltd. | Vertical type semiconductor device and manufacturing method of the device |
| JP5099116B2 (en) | 2007-02-27 | 2012-12-12 | 富士通株式会社 | Compound semiconductor device and manufacturing method thereof |
| TWI460857B (en) | 2007-08-03 | 2014-11-11 | Univ Hong Kong Science & Techn | Reliability normally-off iii-nitride active device structures, and related methods and system |
| JP5431667B2 (en) * | 2007-10-01 | 2014-03-05 | 富士電機株式会社 | Gallium nitride semiconductor device |
| JP5414019B2 (en) * | 2008-04-01 | 2014-02-12 | 独立行政法人産業技術総合研究所 | Diamond electronic device with barrier height control |
| US8076699B2 (en) | 2008-04-02 | 2011-12-13 | The Hong Kong Univ. Of Science And Technology | Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems |
| JP5792922B2 (en) * | 2009-02-17 | 2015-10-14 | 住友電気工業株式会社 | Schottky barrier diode and manufacturing method thereof |
| WO2011046213A1 (en) * | 2009-10-16 | 2011-04-21 | 日本電気株式会社 | Nitride semiconductor device and electronic device |
| JP5056883B2 (en) | 2010-03-26 | 2012-10-24 | サンケン電気株式会社 | Semiconductor device |
| JP5596495B2 (en) | 2010-10-29 | 2014-09-24 | パナソニック株式会社 | Semiconductor device |
| WO2012098635A1 (en) | 2011-01-17 | 2012-07-26 | 富士通株式会社 | Semiconductor device and manufacturing method thereof |
| JP2013058626A (en) * | 2011-09-08 | 2013-03-28 | Advanced Power Device Research Association | Manufacturing method of semiconductor substrate and semiconductor device |
| US9825134B2 (en) * | 2014-06-13 | 2017-11-21 | Sumitomo Electric Industries, Ltd. | Layered semiconductor having base layer including GaN substrate |
| CN112563317B (en) * | 2019-09-26 | 2022-03-08 | 东南大学 | Gallium nitride power device and manufacturing method thereof |
| EP4145535A1 (en) * | 2020-04-27 | 2023-03-08 | Kyocera Corporation | Method for producing semiconductor element, and semiconductor device |
| WO2024062789A1 (en) * | 2022-09-20 | 2024-03-28 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor device, method for manufacturing semiconductor device, semiconductor module, and electronic equipment |
| WO2024116849A1 (en) * | 2022-11-29 | 2024-06-06 | 株式会社ジャパンディスプレイ | Rectifying element |
| CN116387152B (en) * | 2023-06-06 | 2023-12-22 | 江苏能华微电子科技发展有限公司 | Low-damage gallium nitride Schottky diode and preparation method thereof |
-
2003
- 2003-01-22 JP JP2003013740A patent/JP4177124B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004031896A (en) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4177124B2 (en) | GaN-based semiconductor device | |
| US6768146B2 (en) | III-V nitride semiconductor device, and protection element and power conversion apparatus using the same | |
| JP4177048B2 (en) | Power converter and GaN-based semiconductor device used therefor | |
| US8178898B2 (en) | GaN-based semiconductor element | |
| CN110249432B (en) | Semiconductor device for electric power | |
| JP5595685B2 (en) | Semiconductor device | |
| JP5955519B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| JP5675084B2 (en) | Nitride diode | |
| JP4190754B2 (en) | Method for manufacturing field effect transistor | |
| JP2012231107A (en) | Nitride semiconductor element and manufacturing method for the same | |
| JP2013520014A (en) | Contact structure comprising alternating layers of metal and silicon and method of forming related devices | |
| JP2012231106A (en) | Nitride semiconductor element and manufacturing method for the same | |
| JP2012231108A (en) | Nitride semiconductor element and manufacturing method for the same | |
| JP4875660B2 (en) | III-V nitride semiconductor device | |
| US20240021703A1 (en) | High electron mobility transistor and method for forming the same | |
| JP5128060B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP4327114B2 (en) | Nitride semiconductor device | |
| JP4875577B2 (en) | III-V nitride semiconductor device | |
| CN112820648A (en) | Gallium nitride metal oxide semiconductor transistor and preparation method thereof | |
| JP5757746B2 (en) | Nitride semiconductor device | |
| CN114078965A (en) | High electron mobility transistor and manufacturing method thereof | |
| JP4869576B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| JP4925596B2 (en) | Nitride semiconductor device | |
| JP5113375B2 (en) | Nitride semiconductor device | |
| JP2015119028A (en) | Semiconductor device, field effect transistor and diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050928 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080821 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4177124 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |