JP4793905B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4793905B2 JP4793905B2 JP2005087071A JP2005087071A JP4793905B2 JP 4793905 B2 JP4793905 B2 JP 4793905B2 JP 2005087071 A JP2005087071 A JP 2005087071A JP 2005087071 A JP2005087071 A JP 2005087071A JP 4793905 B2 JP4793905 B2 JP 4793905B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- growth layer
- semiconductor device
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は半導体装置およびその製造方法に係り、特に、ヘテロ接合によるバンドアシスト構造に特徴を有する半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device characterized by a band assist structure using a heterojunction and a manufacturing method thereof.
静電誘導サイリスタ、静電誘導トランジスタは電力用半導体素子として開発され、実用化されている。又、ヘテロ接合を利用した電力用半導体装置も数多く提案されており、高耐圧、高電流増幅率、良好な高温動作特性等の優れた性能が期待される。 Static induction thyristors and static induction transistors have been developed and put into practical use as power semiconductor elements. Many power semiconductor devices using heterojunctions have also been proposed, and excellent performance such as high breakdown voltage, high current gain, and good high-temperature operating characteristics is expected.
例えば、シリコン基板上に、ＡｌＮ/ＧａＮ/ＡｌＧａＮからなる横型構造を使用し、ノーマリオン型ヘテロ接合型ＦＥＴを開発した例が既に開示されている（例えば、非特許文献１参照。）。 For example, an example in which a normally-on type heterojunction FET has been developed using a lateral structure made of AlN / GaN / AlGaN on a silicon substrate has already been disclosed (for example, see Non-Patent Document 1).
一方、ＳｉＣを利用したショットキーダイオードについては、既に３００〜１２００Ｖ/１０〜２０Ａのものが実現されている。又、ＳｉＣを利用したｐｉｎダイオードについては、〜１０ｋＶ/５０Ａ既のものが実現されている。更に又、静電誘導効果を利用したｐｎ接合とショットキー接合からなる１２００Ｖ/４Ｈ-ＳｉＣダイオードも実現されている。
本発明の目的は、高温リーク電流が少なく、低オン抵抗、高速動作が可能なヘテロ接合によるバンドアシスト構造のショットキーダイオードとしての半導体装置およびその製造方法を提供することにある。 An object of the present invention is to provide a semiconductor device as a Schottky diode having a band-assist structure with a heterojunction that has a low high-temperature leakage current, low on-resistance, and high-speed operation, and a method for manufacturing the same.
本発明の第１の特徴は、（イ）基板領域と、（ロ）基板領域上に形成された、基板領域の導電型と同じ導電型の第１エピタキシャル成長層と、（ハ）第１エピタキシャル成長層上に形成され，第１エピタキシャル成長層よりも広いバンドギャップエネルギーを備えることによって，第１エピタキシャル成長層とヘテロ接合を形成する第２エピタキシャル成長層と、（ニ）第１エピタキシャル成長層が形成される基板領域表面と反対側の表面上に形成されるカソード電極と、（ホ）第２エピタキシャル成長層上に、所望のショットキー障壁を形成する電極材料によって形成されるアノード電極とを備え、（へ）第２エピタキシャル成長層は基板領域の導電型と反対導電型を有する不純物がエピタキシャル成長中、或いは成長後導入されて、０．２〜０．５μｍの厚さに形成されたものである半導体装置であることを要旨とする。 The first feature of the present invention is: (a) a substrate region; (b) a first epitaxial growth layer formed on the substrate region and having the same conductivity type as that of the substrate region; and (c) a first epitaxial growth layer. A second epitaxial growth layer formed on the first epitaxial growth layer to form a heterojunction with the first epitaxial growth layer, and (d) a substrate region surface on which the first epitaxial growth layer is formed. And (e) an anode electrode formed of an electrode material that forms a desired Schottky barrier on the second epitaxial growth layer, and (f) a second epitaxial growth. In the layer, an impurity having a conductivity type opposite to that of the substrate region is introduced during or after the epitaxial growth. And summarized in that a semiconductor device and is formed to a thickness of ～0.5Myuemu.
本発明の第２の特徴は、（イ）半絶縁性基板と、（ロ）半絶縁性基板上に形成されたバッファ層と、（ハ）バッファ層上に形成された第１エピタキシャル成長層と、（ニ）第１エピタキシャル成長層上に形成され，第１エピタキシャル成長層よりも広いバンドギャップエネルギーを備えることによって，第１エピタキシャル成長層とヘテロ接合を形成する第２エピタキシャル成長層と、（ホ）第１エピタキシャル成長層表面に形成されるカソード領域と、（へ）カソード領域上に形成されるカソード電極と、（ト）第２エピタキシャル成長層上に、前記第２エピタキシャル成長層上に所望のショットキー障壁を形成する電極材料によって形成されるアノード電極とを備え、（チ）第２エピタキシャル成長層は基板領域の導電型とは反対導電型を有する不純物がエピタキシャル成長中、或いは成長後導入されて、０．２〜０．５μｍの厚さに形成されたものである半導体装置であることを要旨とする。 The second feature of the present invention is that (a) a semi-insulating substrate, (b) a buffer layer formed on the semi-insulating substrate, (c) a first epitaxial growth layer formed on the buffer layer, (D) a second epitaxial growth layer formed on the first epitaxial growth layer and having a wider band gap energy than the first epitaxial growth layer, thereby forming a heterojunction with the first epitaxial growth layer; and (e) a first epitaxial growth layer. A cathode region formed on the surface; ( f ) a cathode electrode formed on the cathode region; and (g) an electrode material for forming a desired Schottky barrier on the second epitaxial growth layer on the second epitaxial growth layer. and an anode electrode which is formed by, (viii) the second epitaxial layer opposite conductivity type to the conductivity type of the substrate region Impurities in epitaxial growth with, or introduced after growth, is summarized in that a semiconductor device and is formed to a thickness of 0.2 to 0.5 [mu] m.
本発明の第３の特徴は、（イ）基板領域上に、基板領域の導電型と同じ導電型の第１エピタキシャル成長層を形成する工程と、（ロ）第１エピタキシャル成長層上に、第１エピタキシャル成長層よりも広いバンドギャップエネルギーを備えることによって，第１エピタキシャル成長層とヘテロ接合を形成する第２エピタキシャル成長層を形成する工程と、（ハ）第２エピタキシャル成長層上に、所望のショットキー障壁を形成する電極材料によってアノード電極を形成する工程と、（ニ）第１エピタキシャル成長層が形成される基板領域表面と反対側の表面上にカソード電極を形成する工程とを備え、（ホ）第２エピタキシャル成長層を形成する工程は、基板領域の導電型とは反対導電型を有する不純物をエピタキシャル成長中、或いは成長後導入して、０．２〜０．５μｍの厚さの前記第２エピタキシャル成長層を形成する工程を含む半導体装置の製造方法であることを要旨とする。 The third feature of the present invention is that (a) a step of forming a first epitaxial growth layer having the same conductivity type as the substrate region on the substrate region; and (b) a first epitaxial growth on the first epitaxial growth layer. Forming a second epitaxial growth layer that forms a heterojunction with the first epitaxial growth layer by providing a wider band gap energy than the layer; and (c) forming a desired Schottky barrier on the second epitaxial growth layer. And (d) forming a cathode electrode on a surface opposite to the substrate region surface on which the first epitaxial growth layer is formed, and (e) forming a second epitaxial growth layer. In the step of forming, an impurity having a conductivity type opposite to that of the substrate region is epitaxially grown or grown. Was introduced, and summarized in that a method of manufacturing a semiconductor device including a step of forming the second epitaxial growth layer having a thickness of 0.2 to 0.5 [mu] m.
本発明の第４の特徴は、（イ）基板領域上に、基板領域の導電型と同じ導電型の第１エピタキシャル成長層を形成する工程と、（ロ）第１エピタキシャル成長層上に、第１エピタキシャル成長層よりも広いバンドギャップエネルギーを備えることによって，第１エピタキシャル成長層とヘテロ接合を形成する第２エピタキシャル成長層を形成する工程と、（ハ）第２エピタキシャル成長層が形成された表面上に、選択的にガードリングストッパをイオン注入技術若しくは選択エピタキシャル成長によって形成する工程と、（ニ）第２エピタキシャル成長層上に、所望のショットキー障壁を形成する電極材料によってアノード電極を形成する工程と、（ホ）第１エピタキシャル成長層が形成される基板領域表面と反対側の表面上にカソード電極を形成する工程とを備え、（へ）第２エピタキシャル成長層を形成する工程は、基板領域の導電型とは反対導電型を有する不純物をエピタキシャル成長中、或いは成長後導入して、０．２〜０．５μｍの厚さの前記第２エピタキシャル成長層を形成する工程を含む半導体装置の製造方法であることを要旨とする。 The fourth feature of the present invention is that (a) a step of forming a first epitaxial growth layer having the same conductivity type as that of the substrate region on the substrate region, and (b) a first epitaxial growth on the first epitaxial growth layer. Forming a second epitaxial growth layer that forms a heterojunction with the first epitaxial growth layer by providing a wider band gap energy than the layer; and (c) selectively forming on the surface on which the second epitaxial growth layer is formed. A step of forming a guard ring stopper by an ion implantation technique or selective epitaxial growth; (d) a step of forming an anode electrode on the second epitaxial growth layer with an electrode material for forming a desired Schottky barrier; Cathode electrode on the surface opposite to the substrate region surface on which the epitaxial growth layer is formed And (f) forming the second epitaxial growth layer by introducing an impurity having a conductivity type opposite to the conductivity type of the substrate region during or after the epitaxial growth. The gist of the present invention is a manufacturing method of a semiconductor device including a step of forming the second epitaxial growth layer having a thickness of 5 μm.
本発明の第５の特徴は、（イ）半絶縁性基板上にバッファ層を形成する工程と、（ロ）バッファ層上に、第１エピタキシャル成長層を形成する工程と、（ハ）第１エピタキシャル成長層表面に、イオン注入技術若しくは選択エピタキシャル成長技術によって、カソード領域を形成する工程と、（ニ）第１エピタキシャル成長層上に、第１エピタキシャル成長層よりも広いバンドギャップエネルギーを備えることによって，第１エピタキシャル成長層とヘテロ接合を形成する第２エピタキシャル成長層を形成する工程と、（ホ）第２エピタキシャル成長層上に、所望のショットキー障壁を形成する電極材料によってアノード電極を形成する工程と、（へ）カソード領域上に、カソード電極を形成する工程とを備え、（ト）第２エピタキシャル成長層を形成する工程は、第１エピタキシャル成長層の導電型とは反対導電型を有する不純物をエピタキシャル成長中、或いは成長後導入して、０．２〜０．５μｍの厚さの前記第２エピタキシャル成長層を形成する工程を含む半導体装置の製造方法であることを要旨とする。 The fifth feature of the present invention is that (a) a step of forming a buffer layer on the semi-insulating substrate, (b) a step of forming a first epitaxial growth layer on the buffer layer, and (c) a first epitaxial growth. A step of forming a cathode region on the surface of the layer by an ion implantation technique or a selective epitaxial growth technique; and (d) providing a band gap energy wider than that of the first epitaxial growth layer on the first epitaxial growth layer. And (e) forming an anode electrode with an electrode material for forming a desired Schottky barrier on the second epitaxial growth layer, and (f) a cathode region. A step of forming a cathode electrode, and (g) second epitaxial formation. Forming a layer during epitaxial growth of the impurity and the first epitaxial layer conductivity type having a conductivity type opposite to, or is introduced after growth, the second epitaxial growth layer of a thickness of 0.2~0.5μm The gist of the present invention is a method for manufacturing a semiconductor device including a forming step.
本発明の半導体装置およびその製造方法によれば、高温リーク電流が少なく、低オン抵抗、高速動作が可能なヘテロ接合によるバンドアシスト構造のショットキーダイオードを提供することができる。 According to the semiconductor device and the manufacturing method thereof of the present invention, it is possible to provide a band-assist Schottky diode with a heterojunction that has a low high-temperature leakage current, low on-resistance, and high-speed operation.
次に、図面を参照して、本発明の第１乃至第４の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。 Next, first to fourth embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
また、以下に示す第１乃至第４の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。 Further, the following first to fourth embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention, and the technical idea of the present invention includes components. The material, shape, structure, arrangement, etc. are not specified below. The technical idea of the present invention can be variously modified within the scope of the claims.
本発明の実施の形態の説明において、ヘテロ接合による「バンドアシスト」構造とは、カソード側に比べアノード側にバンドギャップエネルギーの広い半導体層を配置して、実質的にアノード側のショットキー障壁を高めた構造をいう。 In the description of the embodiment of the present invention, the “band assist” structure using a heterojunction means that a semiconductor layer having a wide band gap energy is disposed on the anode side compared to the cathode side, so that a substantially Schottky barrier on the anode side is formed. An enhanced structure.
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体装置であって、（ａ）は、ＧａＮ系若しくはＳｉＣ系ショットキーダイオードに対応するアノード・カソード間方向の熱平衡状態におけるポテンシャル構造を示し、（ｂ）は、模式的断面構造図を示す。
(First embodiment)
FIG. 1 shows a semiconductor device according to a first embodiment of the present invention, wherein (a) shows a potential structure in a thermal equilibrium state between an anode and a cathode corresponding to a GaN-based or SiC-based Schottky diode. , (B) shows a schematic cross-sectional structure diagram.
本発明の第１の実施の形態に係る半導体装置は、図１（ｂ）に示すように、基板領域１と、基板領域１上に形成された第１エピタキシャル成長層３と、第１エピタキシャル成長層３上に形成され, 第１エピタキシャル成長層３よりも広いバンドギャップエネルギーを備えることによって,第１エピタキシャル成長層３とヘテロ接合を形成する第２エピタキシャル成長層２と、第１エピタキシャル成長層３が形成される基板領域１表面と反対側の表面上に形成されるカソード電極５と、第２エピタキシャル成長層２上に形成されるアノード電極４とを備える。又、第２エピタキシャル成長層２は基板領域１の導電型とは反対導電型を有する不純物がエピタキシャル成長中、或いは成長後導入される。
The semiconductor device according to the first embodiment of the present invention includes a
又、本発明の第１の実施の形態に係る半導体装置においては、第１エピタキシャル成長層３は、ＳｉＣ若しくはＧａＮで形成されていても良い。
In the semiconductor device according to the first embodiment of the present invention, the first
又、本発明の第１の実施の形態に係る半導体装置においては、第２エピタキシャル成長層２は、ＡｌＧａＮで形成されていても良い。
In the semiconductor device according to the first embodiment of the present invention, the second
又、本発明の第１の実施の形態に係る半導体装置においては、基板領域１は、ＳｉＣ若しくはＧａＮで形成されていても良い。
In the semiconductor device according to the first embodiment of the present invention, the
又、本発明の第１の実施の形態に係る半導体装置においては、アノード電極４は、ＰｔＰｄ、Ｎｉで形成されていても良い。
In the semiconductor device according to the first embodiment of the present invention, the
又、本発明の第１の実施の形態に係る半導体装置においては、アノード電極４は、第２エピタキシャル成長層２上に所望のショットキー障壁を形成する電極材料で形成されていても良い。
In the semiconductor device according to the first embodiment of the present invention, the
又、本発明の第１の実施の形態に係る半導体装置においては、カソード電極５は、Ａｌ/Ｔｉで形成されていても良い。
In the semiconductor device according to the first embodiment of the present invention, the
又、本発明の第１の実施の形態に係る半導体装置においては、基板領域１および第１エピタキシャル成長層３は、Ｓｉで形成され、第２エピタキシャル成長層２は、ＳｉＣで形成されていても良い。
In the semiconductor device according to the first embodiment of the present invention, the
又、本発明の第１の実施の形態に係る半導体装置においては、第１エピタキシャル成長層３と第２エピタキシャル成長層２界面のｐｎ接合界面は、第１エピタキシャル成長層３側、第２エピタキシャル成長層２側いずれかの側、或いは第１エピタキシャル成長層３と第２エピタキシャル成長層２の中間に形成されていても良い。
In the semiconductor device according to the first embodiment of the present invention, the pn junction interface between the first
本発明の第１の実施の形態に係る半導体装置における各部を説明する。 Each part in the semiconductor device according to the first embodiment of the present invention will be described.
第２エピタキシャル成長層２は、例えば、ＡｌＧａＮによって形成され、Ｍｇ等ｐ型不純物を導入したｐ-エピタキシャル成長層である。第１エピタキシャル成長層３は、例えば、ＳｉＣ/ＧａＮによって形成されたｎ-エピタキシャル成長層である。基板領域１は、第１エピタキシャル成長層３と同じく、例えば、ＳｉＣ/ＧａＮによって形成されたｎ++基板領域である。第２エピタキシャル成長層２はｎ-層で形成した後、Ｍｇ等ｐ型の不純物をイオン注入法で形成しても構わない。
The second
各部の寸法は、例えば、第２エピタキシャル成長層２は０．２〜０．５μｍ、第１エピタキシャル成長層３は７μｍ、基板領域１は約２００μｍ程度である。
The dimensions of each part are, for example, 0.2 to 0.5 μm for the second
（製造方法）
本発明の第１の実施の形態に係る半導体装置の製造方法の一例は以下の通りである。
(Production method)
An example of the manufacturing method of the semiconductor device according to the first embodiment of the present invention is as follows.
（ａ）厚さ約２００μｍ程度のＳｉＣ/ＧａＮからなるｎ++基板領域１上に、ＳｉＣ/ＧａＮからなるｎ-エピタキシャル成長層３をエピタキシャル成長により形成する。ｎエピタキシャル成長層３を形成する工程は、基板領域１の導電型と反対導電型を有する不純物をエピタキシャル成長中、或いは成長後導入する工程を含む。
(A) An n −
（ｂ）次に、ＳｉＣ/ＧａＮからなるｎエピタキシャル成長層３上に、ＡｌＧａＮによってエピタキシャル成長されたｐ-エピタキシャル成長層２を形成する。
(B) Next, on the n
（ｃ）次に、ｐ-エピタキシャル成長層２上に、Ｐｔ/Ａｕによってアノード電極４を形成する。
(C) Next, an
（ｄ）次に、ｎ-エピタキシャル成長層が形成される基板領域表面と反対側のｎ++基板領域１表面上に、Ａｌ/Ｔｉによってカソード電極５を形成する。
(D) Next, the
又、本発明の第１の実施の形態に係る半導体装置の製造方法において、第１エピタキシャル成長層３と第２エピタキシャル成長層２界面のｐｎ接合界面は、第１エピタキシャル成長層３側、第２エピタキシャル成長層２側いずれかの側、或いは第１エピタキシャル成長層３と第２エピタキシャル成長層２の中間に形成されていても良い。
Further, in the method of manufacturing a semiconductor device according to the first embodiment of the present invention, the pn junction interface between the first
（動作モード）
図１（ｂ）に示すＧａＮ系若しくはＳｉＣ系縦型へテロ接合ショットキーダイオードにおいて、アノード・カソード間に沿う方向の熱平衡状態におけるポテンシャル構造は、図１（ａ）に示すように表されるが、図１（ａ）においては、通常のへテロ接合界面に生ずるキンク（微少なポテンシャルバリア）については、省略して描いている。
(action mode)
In the GaN-based or SiC-based vertical heterojunction Schottky diode shown in FIG. 1B, the potential structure in the thermal equilibrium state along the direction between the anode and the cathode is expressed as shown in FIG. In FIG. 1A, a kink (a minute potential barrier) generated at a normal heterojunction interface is omitted.
図１（ａ）中の数値例として、〜５ｅＶは、例えば、ＡｌＧａＮからなるｐ-エピタキシャル成長層２のバンドギャップエネルギーに対応しており、又、３．３ｅＶは、ＳｉＣからなるｎ-エピタキシャル成長層３のバンドギャップエネルギーに対応している。図１（ａ）に示す熱平衡状態において、ｐ-エピタキシャル成長層２中に形成されるバリア高さは、例えば、電子に対して、〜５ｅＶ程度にもなる。
As numerical examples in FIG. 1A, ˜5 eV corresponds to the band gap energy of the p −
図２は、アノード・カソード間に逆方向バイアス電圧を印加した状態におけるポテンシャル構造を示す。図２から明らかなように、ｐ-エピタキシャル成長層２中に形成されるバリア高さが充分に高いため、電子に対する障壁となり、アノード・カソード間に逆方向バイアス電圧を印加した状態において、リーク電流を低減することができる。又、バリア高さを〜５ｅＶと高くとることができるため、ノーマリオフ特性を実現することができる。
FIG. 2 shows a potential structure in a state where a reverse bias voltage is applied between the anode and the cathode. As is clear from FIG. 2, since the barrier height formed in the p −
図３は、アノード・カソード間に順方向バイアス電圧を印加した状態におけるポテンシャル構造を示す。アノード・カソード間に正のバイアス電圧を印加した状態では、アノード電極４に正バイアス電圧を印加することから、カソード側から注入されてきた電子が、図３に示すように、ｐ-エピタキシャル成長層２とｎ-エピタキシャル成長層３との界面に蓄積される。結果として、厚さＸjpで示されるｐ-エピタキシャル成長層２内における電子に対するポテンシャルバリアを低下させることで、電子電流が導通する。アノード側の正孔もカソード側に容易に導通する。
FIG. 3 shows a potential structure in a state where a forward bias voltage is applied between the anode and the cathode. A positive state of the bias voltage was applied between the anode and cathode, since applying a positive bias voltage to the
（ヘテロ接合材料）
本発明の実施の形態に係る半導体装置に適用可能な各種ヘテロ接合材料として、例えば、ＡｌＮのバンドギャップエネルギーは６．２ｅＶであり、これに対してＧａＮのバンドギャップエネルギーは、３．５ｅＶであることから、ＡｌＧａＮの組成を調整することによって、３．５ｅＶ〜６．２ｅＶのバンドギャップエネルギーを調整することができる。又、Ｓｉのバンドギャップエネルギーは１．１ｅＶであり、これに対してＳｉＣのバンドギャップエネルギーは、３．０ｅＶであることから、Ｓｉ/ＳｉＣの組成を調整することによって、１．１ｅＶ〜３．０ｅＶのバンドギャップエネルギーを調整することができる。
(Heterojunction material)
As various heterojunction materials applicable to the semiconductor device according to the embodiment of the present invention, for example, the band gap energy of AlN is 6.2 eV, whereas the band gap energy of GaN is 3.5 eV. Therefore, the band gap energy of 3.5 eV to 6.2 eV can be adjusted by adjusting the composition of AlGaN. The band gap energy of Si is 1.1 eV, whereas the band gap energy of SiC is 3.0 eV. Therefore, by adjusting the composition of Si / SiC, 1.1 eV to 3. The band gap energy of 0 eV can be adjusted.
本発明の実施の形態に係る半導体装置においては、ｎ-エピタキシャル成長層３およびｎ++基板領域１としては、例えば、ＳｉＣ、ＧａＮ等の相対的にバンドギャップエネルギーの小さな半導体を採用し、アノード領域として動作するｐ-エピタキシャル成長層２には、ＡｌＧａＮからなる相対的にバンドギャップエネルギーの大きな半導体を採用する。
In the semiconductor device according to the embodiment of the present invention, as the n −
或いは又、本発明の実施の形態に係る半導体装置においては、ｎ-エピタキシャル成長層３およびｎ++基板領域１としては、例えば、Ｓｉ等の相対的にバンドギャップエネルギーの小さな半導体を採用し、アノード領域として動作するｐ-エピタキシャル成長層２には、ＳｉＣからなる相対的にバンドギャップエネルギーの大きな半導体を採用する。
Alternatively, in the semiconductor device according to the embodiment of the present invention, as the n −
（逆方向耐圧特性）
図４は、本発明の第１の実施の形態に係る半導体装置の電流密度と逆方向印加電圧との関係を示す逆方向耐圧特性の比較例を示す。単純なショットキーダイオード（Ｓ）、静電誘導効果をカソード側に利用する静電誘導エミッタダイオード（ＳＩＥＤ）およびｐｉｎダイオードの場合に比較して、１７５℃の高温動作状態においても、本発明の第１の実施の形態に係る半導体装置の場合には、ヘテロ接合を用いて、アノード側のバンドギャップを実質的に増加させた、バンドギャップアシスト構造のショットキーダイオードを構成することから、高耐圧を低リーク電流密度で実現することができる。
(Reverse breakdown voltage characteristics)
FIG. 4 shows a comparative example of the reverse breakdown voltage characteristic showing the relationship between the current density and the reverse applied voltage of the semiconductor device according to the first embodiment of the present invention. Compared to the case of a simple Schottky diode (S), an electrostatic induction emitter diode (SIED) that utilizes the electrostatic induction effect on the cathode side, and a pin diode, the first embodiment of the present invention can be used even at a high temperature operating state of 175 ° C. In the case of the semiconductor device according to the first embodiment, the Schottky diode having the band gap assist structure in which the band gap on the anode side is substantially increased by using the heterojunction is used. It can be realized with a low leakage current density.
（順方向特性）
図５は、本発明の第１の実施の形態に係る半導体装置の電流密度と順方向電圧降下との関係を示す順方向特性の比較例を示す。単純なショットキーダイオード（Ｓ）や静電誘導エミッタダイオード（ＳＩＥＤ）に比較して、本発明の第１の実施の形態に係る半導体装置の場合には、順方向電圧降下ＶFの低減効果を期待することができる。
(Forward characteristics)
FIG. 5 shows a comparative example of the forward characteristics showing the relationship between the current density and the forward voltage drop of the semiconductor device according to the first embodiment of the present invention. Compared to a simple Schottky diode (S) or electrostatic induction emitter diode (Sied), in the case of a semiconductor device according to a first embodiment of the present invention, the effect of reducing the forward voltage drop V F You can expect.
（逆回復特性）
図６は、本発明の第１の実施の形態に係る半導体装置の逆回復時の電流密度と時間との関係を示す逆回復特性の比較例を示す。ｐｉｎダイオードの場合に比較して、本発明の第１の実施の形態に係る半導体装置の場合には、逆回復時の逆方向スパイク電流がほとんど発生せず、逆回復電荷量を充分低減することができる。
(Reverse recovery characteristics)
FIG. 6 shows a comparative example of reverse recovery characteristics showing the relationship between current density and time during reverse recovery of the semiconductor device according to the first embodiment of the present invention. Compared to the case of the pin diode, in the semiconductor device according to the first embodiment of the present invention, the reverse spike current at the time of reverse recovery hardly occurs and the amount of reverse recovery charge is sufficiently reduced. Can do.
（順回復特性）
図７は、本発明の第１の実施の形態に係る半導体装置の順回復時の電流密度と時間との関係を示す順回復特性の比較例を示す。順方向電流ＩFを１０Ａとして、良好な順回復特性が得られる条件を単純なショットキーダイオード（Ｓ）、静電誘導エミッタダイオード（ＳＩＥＤ）およびｐｉｎダイオードと比較した結果、本発明の第１の実施の形態に係る半導体装置の場合には、一番効率の良い順方向駆動特性が得られることがわかる。
(Normal recovery characteristics)
FIG. 7 shows a comparative example of forward recovery characteristics showing the relationship between the current density and the time during forward recovery of the semiconductor device according to the first embodiment of the present invention. The forward current I F as 10A, a condition favorable forward recovery characteristic can be obtained a simple Schottky diode (S), static induction emitter diode (Sied) and pin diode results in comparison with the first of the present invention In the case of the semiconductor device according to the embodiment, it can be seen that the most efficient forward drive characteristics can be obtained.
（逆回復時間）
図８は、本発明の第１の実施の形態に係る半導体装置の逆回復時の規格化された逆回復時間とｐ-エピタキシャル成長層の不純物密度との関係を示す。ｐ-エピタキシャル成長層２の不純物密度ｎp-(ｃｍ-3)の低下と共に、規格化された逆回復時間ｔrrnは低下する。アノード側からの正孔の注入量が低下するためである。ｐ-エピタキシャル成長層２の不純物密度ｎp-(ｃｍ-3)の値を調整することによって、逆回復時間を調整することができる。
(Reverse recovery time)
FIG. 8 shows the relationship between the normalized reverse recovery time at the time of reverse recovery of the semiconductor device according to the first embodiment of the present invention and the impurity density of the p − epitaxial growth layer. As the impurity density n p− (cm −3 ) of the p −
本発明の第１の実施の形態に係る半導体装置およびその製造方法によれば、静電誘導エミッタダイオード（ＳＩＥＤ）に比較して、微細パターンの形成が不要であり、製造方法が容易であるという利点もある。 According to the semiconductor device and the manufacturing method thereof according to the first embodiment of the present invention, it is not necessary to form a fine pattern and the manufacturing method is easy as compared with the electrostatic induction emitter diode (SIED). There are also advantages.
本発明の第１の実施の形態に係る半導体装置およびその製造方法によれば、高温リーク電流の少ない高速ショットキーダイオードを実現することができる。 According to the semiconductor device and the manufacturing method thereof according to the first embodiment of the present invention, a high-speed Schottky diode with a small high-temperature leakage current can be realized.
更に又、例えば、２５００Ｖ以上の高耐圧化も可能であり、しかも低オン抵抗のショットキーダイオードを実現することができる。 Furthermore, for example, a high breakdown voltage of 2500 V or higher is possible, and a low on-resistance Schottky diode can be realized.
適用材料としては、ＧａＮ/ＡｌＧａＮ系、Ｓｉ/ＳｉＣ系ヘテロ接合材料の限定されるものではないことは勿論である。 Of course, GaN / AlGaN-based and Si / SiC-based heterojunction materials are not limited as applicable materials.
本発明の第１の実施の形態に係る半導体装置およびその製造方法によれば、高温リーク電流が少なく、低オン抵抗、高速動作が可能なバンドギャップアシスト構造のショットキーダイオードを提供することができる。 According to the semiconductor device and the manufacturing method thereof according to the first embodiment of the present invention, it is possible to provide a Schottky diode having a band gap assist structure that has low high-temperature leakage current, low on-resistance, and high-speed operation. .
（第２の実施の形態）
図９は、本発明の第２の実施の形態に係る半導体装置の模式的断面構造であって、ＧａＮ系若しくはＳｉＣ系縦型へテロ接合ショットキーダイオードに対応する模式的断面構造図を示す。
(Second Embodiment)
FIG. 9 is a schematic cross-sectional structure of a semiconductor device according to the second embodiment of the present invention, and shows a schematic cross-sectional structure diagram corresponding to a GaN-based or SiC-based vertical heterojunction Schottky diode.
本発明の第２の実施の形態に係る半導体装置は、図９に示すように、基板領域１と、基板領域１上に形成された第１エピタキシャル成長層３と、第１エピタキシャル成長層３上に形成され, 第１エピタキシャル成長層３よりも広いバンドギャップエネルギーを備えることによって,第１エピタキシャル成長層３とヘテロ接合を形成する第２エピタキシャル成長層２と、第２エピタキシャル成長層２が形成された基板領域１上において、第２エピタキシャル成長層２と接して形成されるガードリングストッパ６と、第１エピタキシャル成長層３が形成される基板領域１表面と反対側の表面上に形成されるカソード電極５と、第２エピタキシャル成長層２上に形成されるアノード電極４とを備える。又、第２エピタキシャル成長層２は基板領域１の導電型とは反対導電型を有する不純物がエピタキシャル成長中、或いは成長後導入される。
As shown in FIG. 9, the semiconductor device according to the second embodiment of the present invention is formed on the
又、本発明の第２の実施の形態に係る半導体装置においては、第１エピタキシャル成長層３は、ＳｉＣ若しくはＧａＮで形成されていても良い。
In the semiconductor device according to the second embodiment of the present invention, the first
又、本発明の第２の実施の形態に係る半導体装置においては、第２エピタキシャル成長層２は、ＡｌＧａＮで形成されていても良い。
In the semiconductor device according to the second embodiment of the present invention, the second
又、本発明の第２の実施の形態に係る半導体装置においては、基板領域１は、ＳｉＣ若しくはＧａＮで形成されていても良い。
In the semiconductor device according to the second embodiment of the present invention, the
又、本発明の第２の実施の形態に係る半導体装置においては、アノード電極４は、ＰｔＰｄ、Ｎｉで形成されていても良い。
In the semiconductor device according to the second embodiment of the present invention, the
又、本発明の第２の実施の形態に係る半導体装置においては、アノード電極４は、第２エピタキシャル成長層２上に所望のショットキー障壁を形成する電極材料で形成されていても良い。
In the semiconductor device according to the second embodiment of the present invention, the
又、本発明の第２の実施の形態に係る半導体装置においては、カソード電極５は、Ａｌ/Ｔｉで形成されていても良い。
In the semiconductor device according to the second embodiment of the present invention, the
又、本発明の第２の実施の形態に係る半導体装置においては、基板領域１および第１エピタキシャル成長層３は、Ｓｉで形成され、第２エピタキシャル成長層２は、ＳｉＣで形成されていても良い。
In the semiconductor device according to the second embodiment of the present invention, the
又、本発明の第２の実施の形態に係る半導体装置においては、第１エピタキシャル成長層３と第２エピタキシャル成長層２界面のｐｎ接合界面は、第１エピタキシャル成長層３側、第２エピタキシャル成長層２側いずれかの側、或いは第１エピタキシャル成長層３と第２エピタキシャル成長２層の中間に形成されていても良い。
In the semiconductor device according to the second embodiment of the present invention, the pn junction interface between the first
本発明の第２の実施の形態に係る半導体装置における各部を説明する。 Each part in the semiconductor device according to the second embodiment of the present invention will be described.
第２エピタキシャル成長層２は、例えば、ＡｌＧａＮによって形成されたｐ-エピタキシャル成長層である。第１エピタキシャル成長層３は、例えば、ＳｉＣ/ＧａＮによって形成されたｎ-エピタキシャル成長層である。ガードリングストッパ６は、第１エピタキシャル成長層３と同じく、例えば、ＳｉＣ/ＧａＮによって形成されたｐ型の領域であり、ｐ-エピタキシャル成長層２よりも高不純物密度の領域として形成する。基板領域１は、第１エピタキシャル成長層３と同じく、例えば、ＳｉＣ/ＧａＮによって形成されたｎ++基板領域である。
The second
各部の寸法は、例えば、第２エピタキシャル成長層２は０．２〜０．５μｍ、ガードリングストッパ６は、０．５〜２μｍ、第１エピタキシャル成長層３は７μｍ、基板領域１は約２００μｍ程度である。
The dimensions of each part are, for example, 0.2 to 0.5 μm for the second
（製造方法）
本発明の第２の実施の形態に係る半導体装置の製造方法の一例は以下の通りである。
(Production method)
An example of a method for manufacturing a semiconductor device according to the second embodiment of the present invention is as follows.
（ａ）厚さ約２００μｍ程度のＳｉＣ/ＧａＮからなるｎ++基板領域１上に、ＳｉＣ/ＧａＮからなるｎ-エピタキシャル成長層３をエピタキシャル成長により形成する。
(A) An n −
（ｂ）次に、ＳｉＣ/ＧａＮからなるｎエピタキシャル成長層３上に、ＡｌＧａＮによってエピタキシャル成長されたｐ-エピタキシャル成長層２を形成する。ｎ-ＡｌＧａＮ層の形成後Ｍｇ等ｐ型の不純物をイオン注入法で形成しても構わない。
(B) Next, on the n
（ｃ）次に、ｐ-エピタキシャル成長層２が形成された表面上に、選択的にｐガードリングストッパ６をイオン注入技術若しくは選択エピタキシャル成長によって形成する。
(C) Next, a p
（ｄ）次に、ｐ-エピタキシャル成長層２上に、Ｐｔ/Ａｕによってアノード電極４を形成する。
(D) Next, an
（ｄ）次に、ｎ-エピタキシャル成長層が形成される基板領域表面と反対側のｎ++基板領域１表面上に、Ａｌ/Ｔｉによってカソード電極５を形成する。
(D) Next, the
又、本発明の第２の実施の形態に係る半導体装置の製造方法において、ｎ-エピタキシャル成長層３を形成する工程は、ｎ++基板領域１の導電型と反対導電型を有する不純物をエピタキシャル成長中、或いは成長後導入する工程を含む。
Further, in the method of manufacturing a semiconductor device according to the second embodiment of the present invention, the step of forming the n −
又、本発明の第２の実施の形態に係る半導体装置の製造方法において、第１エピタキシャル成長層３と第２エピタキシャル成長層２界面のｐｎ接合界面は、第１エピタキシャル成長層３側、第２エピタキシャル成長層２側いずれかの側、或いは第１エピタキシャル成長層３と第２エピタキシャル成長層２の中間に形成されていても良い。
Further, in the method of manufacturing a semiconductor device according to the second embodiment of the present invention, the pn junction interface between the first
本発明の第２の実施の形態に係る半導体装置によれば、本発明の第１の実施の形態に係る半導体装置に比較して、ｐガードリングストッパ６を形成することによって、更なる高耐圧を実現することができる。
According to the semiconductor device according to the second embodiment of the present invention, by forming the p
本発明の第２の実施の形態に係る半導体装置およびその製造方法によれば、静電誘導エミッタダイオード（ＳＩＥＤ）に比較して、微細パターンの形成が不要であり、製造方法が容易であるという利点もある。 According to the semiconductor device and the manufacturing method thereof according to the second embodiment of the present invention, compared to the electrostatic induction emitter diode (SIED), it is not necessary to form a fine pattern, and the manufacturing method is easy. There are also advantages.
本発明の第２の実施の形態に係る半導体装置およびその製造方法によれば、高温リーク電流の少ない高速ショットキーダイオードを実現することができる。 According to the semiconductor device and the manufacturing method thereof according to the second embodiment of the present invention, a high-speed Schottky diode with a low high-temperature leakage current can be realized.
更に又、例えば、２５００Ｖ以上の高耐圧化も可能であり、しかも低オン抵抗のショットキーダイオードを実現することができる。 Furthermore, for example, a high breakdown voltage of 2500 V or higher is possible, and a low on-resistance Schottky diode can be realized.
適用材料としては、ＧａＮ/ＡｌＧａＮ系、Ｓｉ/ＳｉＣ系ヘテロ接合材料の限定されるものではないことは勿論である。 Of course, GaN / AlGaN-based and Si / SiC-based heterojunction materials are not limited as applicable materials.
本発明の第２の実施の形態に係る半導体装置およびその製造方法によれば、高温リーク電流が少なく、低オン抵抗、高速動作が可能なバンドギャップアシスト構造のショットキーダイオードを提供することができる。 According to the semiconductor device and the manufacturing method thereof according to the second embodiment of the present invention, it is possible to provide a Schottky diode having a band gap assist structure that has low high-temperature leakage current, low on-resistance, and high-speed operation. .
（第３の実施の形態）
図１０は、本発明の第３の実施の形態に係る半導体装置の模式的断面構造であって、ＧａＮ系若しくはＳｉＣ系縦型へテロ接合ショットキーダイオードに対応する模式的断面構造図を示す。
(Third embodiment)
FIG. 10 is a schematic cross-sectional structure of a semiconductor device according to the third embodiment of the present invention, and shows a schematic cross-sectional structure diagram corresponding to a GaN-based or SiC-based vertical heterojunction Schottky diode.
本発明の第３の実施の形態に係る半導体装置は、図１０に示すように、高抵抗半導体層１１と、高抵抗半導体層１１上に形成され, 高抵抗半導体層１１よりも広いバンドギャップエネルギーを備えることによって,高抵抗半導体層１１とヘテロ接合を形成するエピタキシャル成長層２と、エピタキシャル成長層２が形成された高抵抗半導体層１１上において、エピタキシャル成長層２と接して形成されるガードリングストッパ６と、エピタキシャル成長層２が形成される高抵抗半導体層１１表面と反対側の表面上に形成される基板領域１と、基板領域１上に形成されるカソード電極５と、エピタキシャル成長層２上に形成されるアノード電極４とを備える。又、エピタキシャル成長層２は基板領域１の導電型とは反対導電型を有する不純物がエピタキシャル成長中、或いは成長後導入される。
As shown in FIG. 10, the semiconductor device according to the third embodiment of the present invention is formed on a high-
又、本発明の第３の実施の形態に係る半導体装置においては、高抵抗半導体層１１は、ＳｉＣ若しくはＧａＮで形成されていても良い。
In the semiconductor device according to the third embodiment of the present invention, the high
又、本発明の第３の実施の形態に係る半導体装置においては、エピタキシャル成長層２は、ＡｌＧａＮで形成されていても良い。
In the semiconductor device according to the third embodiment of the present invention, the
又、本発明の第３の実施の形態に係る半導体装置においては、基板領域１は、ＳｉＣ若しくはＧａＮで形成されていても良い。
In the semiconductor device according to the third embodiment of the present invention, the
又、本発明の第３の実施の形態に係る半導体装置においては、アノード電極４は、ＰｔＰｄ、Ｎｉで形成されていても良い。
In the semiconductor device according to the third embodiment of the present invention, the
又、本発明の第３の実施の形態に係る半導体装置においては、アノード電極４は、第２エピタキシャル成長層２上に所望のショットキー障壁を形成する電極材料で形成されていても良い。
In the semiconductor device according to the third embodiment of the present invention, the
又、本発明の第３の実施の形態に係る半導体装置においては、カソード電極５は、Ａｌ/Ｔｉで形成されていても良い。
In the semiconductor device according to the third embodiment of the present invention, the
又、本発明の第３の実施の形態に係る半導体装置においては、基板領域１および高抵抗半導体層１１は、Ｓｉで形成され、エピタキシャル成長層２は、ＳｉＣで形成されていても良い。
In the semiconductor device according to the third embodiment of the present invention, the
又、本発明の第３の実施の形態に係る半導体装置においては、高抵抗半導体層１１とエピタキシャル成長層２界面のｐｎ接合界面は、高抵抗半導体層１１側、エピタキシャル成長層２側いずれかの側、或いは高抵抗半導体層１１とエピタキシャル成長２層の中間に形成されていても良い。
In the semiconductor device according to the third embodiment of the present invention, the pn junction interface between the high
本発明の第３の実施の形態に係る半導体装置における各部を説明する。 Each part in the semiconductor device according to the third embodiment of the present invention will be described.
エピタキシャル成長層２は、例えば、ＡｌＧａＮによって形成されたｐ-エピタキシャル成長層である。ｎ-ＡｌＧａＮ層の形成後Ｍｇ等ｐ型の不純物をイオン注入法で形成しても構わない。高抵抗半導体層１１としては、例えば、ＳｉＣ/ＧａＮによって形成された半導体基板を適用する。ガードリングストッパ６は、高抵抗半導体層１１と同じく、例えば、ＳｉＣ/ＧａＮによって形成されたｐ型の領域であり、ｐ-エピタキシャル成長層２よりも高不純物密度の領域として形成する。基板領域１は、高抵抗半導体層１１と同じく、例えば、ＳｉＣ/ＧａＮによって形成されたｎ++基板領域であるが、本発明の第３の実施の形態に係る半導体装置においては、高抵抗半導体層１１に対するオーミックコンタクトを形成するための領域として、高不純物密度でかつ接合深さを浅く形成しても良い。
The
各部の寸法は、例えば、エピタキシャル成長層２は０．２〜０．５μｍ、ガードリングストッパ６は、０．５〜２μｍ、高抵抗半導体層１１は７〜２００μｍ、基板領域１は約２〜２００μｍ程度である。
The dimensions of each part are, for example, 0.2 to 0.5 μm for the
（製造方法）
本発明の第３の実施の形態に係る半導体装置の製造方法の一例は以下の通りである。
(Production method)
An example of a method for manufacturing a semiconductor device according to the third embodiment of the present invention is as follows.
（ａ）厚さ約２００μｍ程度のＳｉＣ/ＧａＮからなる高抵抗半導体層１１上に、ＡｌＧａＮによってエピタキシャル成長されたｐ-エピタキシャル成長層２を形成する。
(A) On the high-
（ｂ）次に、ｐ-エピタキシャル成長層２が形成された表面上に、選択的にｐガードリングストッパ６をイオン注入技術若しくは選択エピタキシャル成長によって形成する。
(B) Next, a p
（ｃ）ｐ-エピタキシャル成長層２が形成された高抵抗半導体層１１表面と反対側の表面上において、高抵抗半導体層１１と同じく、ＳｉＣ/ＧａＮによって形成されたｎ++基板領域１を浅く形成する。
(C) On the surface opposite to the surface of the high-
（ｄ）次に、ｐ-エピタキシャル成長層２上に、Ｐｔ/Ａｕによってアノード電極４を形成する。
(D) Next, an
（ｅ）次に、ｎ-エピタキシャル成長層が形成される基板領域表面と反対側のｎ++基板領域１表面上に、Ａｌ/Ｔｉによってカソード電極５を形成する。
(E) Next, the
又、本発明の第１の実施の形態に係る半導体装置の製造方法において、高抵抗半導体層１１とエピタキシャル成長層２界面のｐｎ接合界面は、高抵抗半導体層１１側、エピタキシャル成長層２側いずれかの側、或いは高抵抗半導体層１１とエピタキシャル成長層２の中間に形成されていても良い。
In the method of manufacturing a semiconductor device according to the first embodiment of the present invention, the pn junction interface between the high
本発明の第３の実施の形態に係る半導体装置によれば、本発明の第１の実施の形態に係る半導体装置に比較して、高抵抗半導体層１１を利用することによって、ｐ- エピタキシャル成長層２と、ｎ++基板領域１との間の距離をとることができるため、アノード電極４とカソード電極５間の耐圧を向上することができる。又、ｐガードリングストッパ６を形成することによって、アノード電極４の端部近傍における電界集中を抑制することができるため、本発明の第１の実施の形態に係る半導体装置に比較して、高耐圧特性を容易に達成することができる。
According to the semiconductor device according to the third embodiment of the present invention, the p − epitaxial growth layer is obtained by using the high
本発明の第３の実施の形態に係る半導体装置およびその製造方法によれば、静電誘導エミッタダイオード（ＳＩＥＤ）に比較して、微細パターンの形成が不要であり、製造方法が容易であるという利点もある。 According to the semiconductor device and the manufacturing method thereof according to the third embodiment of the present invention, it is not necessary to form a fine pattern and the manufacturing method is easy as compared with the electrostatic induction emitter diode (SIED). There are also advantages.
本発明の第３の実施の形態に係る半導体装置およびその製造方法によれば、高温リーク電流の少ない高速ショットキーダイオードを実現することができる。 According to the semiconductor device and the manufacturing method thereof according to the third embodiment of the present invention, a high-speed Schottky diode with a low high-temperature leakage current can be realized.
更に又、例えば、２５００Ｖ以上の高耐圧化も可能であり、しかも低オン抵抗のショットキーダイオードを実現することができる。 Furthermore, for example, a high breakdown voltage of 2500 V or higher is possible, and a low on-resistance Schottky diode can be realized.
適用材料としては、ＧａＮ/ＡｌＧａＮ系、Ｓｉ/ＳｉＣ系ヘテロ接合材料の限定されるものではないことは勿論である。 Of course, GaN / AlGaN-based and Si / SiC-based heterojunction materials are not limited as applicable materials.
本発明の第３の実施の形態に係る半導体装置およびその製造方法によれば、高温リーク電流が少なく、低オン抵抗、高速動作が可能なバンドギャップアシスト構造のショットキーダイオードを提供することができる。 According to the semiconductor device and the manufacturing method thereof according to the third embodiment of the present invention, it is possible to provide a Schottky diode having a band gap assist structure that has low high-temperature leakage current, low on-resistance, and high-speed operation. .
（第４の実施の形態）
図１１は、本発明の第４の実施の形態に係る半導体装置の模式的断面構造であって、ＧａＮ系若しくはＳｉＣ系横型へテロ接合ショットキーダイオードに対応する模式的断面構造図を示す。
(Fourth embodiment)
FIG. 11 is a schematic cross-sectional structure of a semiconductor device according to the fourth embodiment of the present invention, and shows a schematic cross-sectional structure diagram corresponding to a GaN-based or SiC-based lateral heterojunction Schottky diode.
本発明の第４の実施の形態に係る半導体装置は、図１１に示すように、半絶縁性基板７と、半絶縁性基板７上に形成されたバッファ層８と、バッファ層８上に形成された第１エピタキシャル成長層３と、第１エピタキシャル成長層３上に形成され, 第１エピタキシャル成長層３よりも広いバンドギャップエネルギーを備えることによって,第１エピタキシャル成長層３とヘテロ接合を形成する第２エピタキシャル成長層（ＡｌＧａＮ層）９と、第１エピタキシャル成長層３表面に形成されるカソード領域１０と、カソード領域１０上に形成されるカソード電極５と、第２エピタキシャル成長層９上に形成されるアノード電極４とを備える。又、第２エピタキシャル成長層２は基板領域１の導電型とは反対導電型を有する不純物がエピタキシャル成長中、或いは成長後導入される。
As shown in FIG. 11, the semiconductor device according to the fourth embodiment of the present invention is formed on the semi-insulating substrate 7, the
又、本発明の第４の実施の形態に係る半導体装置においては、第１エピタキシャル成長層３は、ＳｉＣ若しくはＧａＮで形成されていても良い。
In the semiconductor device according to the fourth embodiment of the present invention, the first
又、本発明の第４の実施の形態に係る半導体装置においては、第２エピタキシャル成長層９は、ＡｌＧａＮで形成されていても良い。
In the semiconductor device according to the fourth embodiment of the present invention, the second
又、本発明の第４の実施の形態に係る半導体装置においては、カソード領域１０は、ＳｉＣ若しくはＧａＮで形成されていても良い。
In the semiconductor device according to the fourth embodiment of the present invention, the
又、本発明の第４の実施の形態に係る半導体装置においては、アノード電極４は、ＰｔＰｄ、Ｎｉで形成されていても良い。
In the semiconductor device according to the fourth embodiment of the present invention, the
又、本発明の第４の実施の形態に係る半導体装置においては、アノード電極４は、第２エピタキシャル成長層２上に所望のショットキー障壁を形成する電極材料で形成されていても良い。
In the semiconductor device according to the fourth embodiment of the present invention, the
又、本発明の第４の実施の形態に係る半導体装置においては、前記カソード電極５は、Ａｌ若しくはＴｉで形成されていても良い。
In the semiconductor device according to the fourth embodiment of the present invention, the
又、本発明の第４の実施の形態に係る半導体装置においては、カソード領域１０および第１エピタキシャル成長層３は、Ｓｉで形成され、第２エピタキシャル成長層９は、ＳｉＣで形成されていても良い。
In the semiconductor device according to the fourth embodiment of the present invention, the
又、本発明の第４の実施の形態に係る半導体装置においては、第１エピタキシャル成長層３と第２エピタキシャル成長層２界面のｐｎ接合界面は、第１エピタキシャル成長層３側、第２エピタキシャル成長層２側いずれかの側、或いは第１エピタキシャル成長層３と第２エピタキシャル成長２層の中間に形成されていても良い。
In the semiconductor device according to the fourth embodiment of the present invention, the pn junction interface between the first
本発明の第４の実施の形態に係る半導体装置における各部を説明する。 Each part in the semiconductor device according to the fourth embodiment of the present invention will be described.
第１エピタキシャル成長層３は、例えば、ＳｉＣ/ＧａＮによって形成されたｎ-エピタキシャル成長層である。第２エピタキシャル成長層９は、例えば、ＡｌＧａＮによって形成されたｐ-エピタキシャル成長層である。ｎ-ＡｌＧａＮ層の形成後Ｍｇ等ｐ型の不純物をイオン注入法で形成しても構わない。半絶縁性基板７は、第１エピタキシャル成長層３と同じく、例えば、ＳｉＣ/ＧａＮによって形成される。バッファ層８は、半絶縁性基板７と第１エピタキシャル成長層３との間に介在し、例えば、埋め込み絶縁層、或いは半絶縁性基板７よりもバンドギャップエネルギーの広い半導体層であっても良い。
The first
カソード領域１０は、第１エピタキシャル成長層３と同じく、例えば、ＳｉＣ/ＧａＮによって形成され、第１エピタキシャル成長層３表面に、例えば、イオン注入技術若しくは選択エピタキシャル成長等によって形成される高不純物密度の領域である。
The
各部の寸法は、例えば、第２エピタキシャル成長層９は０．２〜０．５μｍ、第１エピタキシャル成長層３は〜７μｍ、ｎ++カソード領域１０は、〜２μｍ、半絶縁性基板７は約２００μｍ程度、バッファ層８は、〜０．２μｍ程度である。
The dimensions of each part are, for example, 0.2 to 0.5 μm for the second
（製造方法）
本発明の第４の実施の形態に係る半導体装置の製造方法の一例は以下の通りである。
(Production method)
An example of a method for manufacturing a semiconductor device according to the fourth embodiment of the present invention is as follows.
（ａ）厚さ約２００μｍ程度のＳｉＣ/ＧａＮからなる半絶縁性基板７上にバッファ層８を形成する。
(A) A
（ｂ）次に、バッファ層８上に、ＳｉＣ/ＧａＮによってｎ-エピタキシャル成長層３を形成する。
(B) Next, the n −
（ｃ）次に、ｎ-エピタキシャル成長層３表面に、イオン注入技術若しくは選択エピタキシャル成長技術によって、ＳｉＣ/ＧａＮからなるｎ++カソード領域１０を形成する。
(C) Next, an n ++ cathode region 10 made of SiC / GaN is formed on the surface of the n −
（ｄ）次に、ＳｉＣ/ＧａＮからなるｎ-エピタキシャル成長層３上に、ＡｌＧａＮによってｐ-エピタキシャル成長層２を形成する。
(D) Next, the p −
（ｅ）次に、ｐ-エピタキシャル成長層２上に、Ｐｔ/Ａｕによってアノード電極４を形成する。
(E) Next, the
（ｄ）次に、ｎ++カソード領域１０上に、Ａｌ/Ｔｉによってカソード電極５を形成する。
(D) Next, the
又、本発明の第４の実施の形態に係る半導体装置の製造方法において、第１エピタキシャル成長層３を形成する工程は、第２エピタキシャル成長層２の導電型と反対導電型を有する不純物をエピタキシャル成長中、或いは成長後導入する工程を含む。
In the method of manufacturing a semiconductor device according to the fourth embodiment of the present invention, the step of forming the first
又、本発明の第４の実施の形態に係る半導体装置の製造方法において、第１エピタキシャル成長層３と第２エピタキシャル成長層２界面のｐｎ接合界面は、第１エピタキシャル成長層３側、第２エピタキシャル成長層２側いずれかの側、或いは第１エピタキシャル成長層３と第２エピタキシャル成長層２の中間に形成されていても良い。
In the method of manufacturing a semiconductor device according to the fourth embodiment of the present invention, the pn junction interface between the first
本発明の第３の実施の形態に係る半導体装置によれば、本発明の第１の実施の形態に係る半導体装置に比較して、高抵抗半導体層１１を利用することによって、ｐ- エピタキシャル成長層２と、ｎ++基板領域１との間の距離をとることができるため、アノード電極４とカソード電極５間の耐圧を向上することができる。又、ｐガードリングストッパ６を形成することによって、アノード電極４の端部近傍における電界集中を抑制することができるため、本発明の第１の実施の形態に係る半導体装置に比較して、高耐圧特性を容易に達成することができる。
According to the semiconductor device according to the third embodiment of the present invention, the p − epitaxial growth layer is obtained by using the high
本発明の第４の実施の形態に係る半導体装置およびその製造方法によれば、横型構造に形成されることから、他の半導体素子等との集積化を容易に実現することができるという利点がある。 According to the semiconductor device and the manufacturing method thereof according to the fourth embodiment of the present invention, since it is formed in a lateral structure, there is an advantage that integration with other semiconductor elements and the like can be easily realized. is there.
適用材料としては、ＧａＮ/ＡｌＧａＮ系、Ｓｉ/ＳｉＣ系ヘテロ接合材料の限定されるものではないことは勿論である。 Of course, GaN / AlGaN-based and Si / SiC-based heterojunction materials are not limited as applicable materials.
本発明の第４の実施の形態に係る半導体装置およびその製造方法によれば、高温リーク電流が少なく、低オン抵抗、高速動作が可能なバンドギャップアシスト構造のショットキーダイオードを横型構造で提供することができる。 According to the semiconductor device and the method of manufacturing the same according to the fourth embodiment of the present invention, a Schottky diode having a band gap assist structure with a low high-temperature leakage current, a low on-resistance, and a high-speed operation is provided in a lateral structure. be able to.
（その他の実施の形態）
上記のように、本発明は第１乃至第４の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
(Other embodiments)
As described above, the present invention has been described according to the first to fourth embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。 As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
１…ｎ++基板領域
２…ｐ-エピタキシャル成長層
３…ｎ-エピタキシャル成長層
４…アノード電極
５…カソード電極
６…ｐガードリングストッパ
７…半絶縁性基板
８…バッファ層
９…ＡｌＧａＮ層
１０…ｎ++カソード領域
１１…高抵抗半導体層
1 ... n ++ substrate region 2 ... p -
Claims (21)
前記基板領域上に形成された、前記基板領域の導電型と同じ導電型の第１エピタキシャル成長層と、
前記第１エピタキシャル成長層上に形成され，前記第１エピタキシャル成長層よりも広いバンドギャップエネルギーを備えることによって，前記第１エピタキシャル成長層とヘテロ接合を形成する第２エピタキシャル成長層と、
前記第１エピタキシャル成長層が形成される前記基板領域表面と反対側の表面上に形成されるカソード電極と、
前記第２エピタキシャル成長層上に、所望のショットキー障壁を形成する電極材料によって形成されるアノード電極
とを備え、前記第２エピタキシャル成長層は前記基板領域の導電型とは反対導電型を有する不純物がエピタキシャル成長中、あるいは成長後導入されて、０．２〜０．５μｍの厚さに形成されたものであることを特徴とする半導体装置。 A substrate area;
A first epitaxial growth layer formed on the substrate region and having the same conductivity type as that of the substrate region ;
A second epitaxial growth layer formed on the first epitaxial growth layer and having a wider band gap energy than the first epitaxial growth layer to form a heterojunction with the first epitaxial growth layer;
A cathode electrode formed on a surface opposite to the substrate region surface on which the first epitaxial growth layer is formed;
An anode formed of an electrode material that forms a desired Schottky barrier on the second epitaxial growth layer, and the second epitaxial growth layer is epitaxially grown with an impurity having a conductivity type opposite to that of the substrate region. A semiconductor device characterized in that it is introduced in the middle or after growth and is formed to a thickness of 0.2 to 0.5 μm.
前記半絶縁性基板上に形成されたバッファ層と、
前記バッファ層上に形成された第１エピタキシャル成長層と、
前記第１エピタキシャル成長層上に形成され，前記第１エピタキシャル成長層よりも広いバンドギャップエネルギーを備えることによって，前記第１エピタキシャル成長層とヘテロ接合を形成する第２エピタキシャル成長層と、
前記第１エピタキシャル成長層表面に形成されるカソード領域と、
前記カソード領域上に形成されるカソード電極と、
前記第２エピタキシャル成長層上に、前記第２エピタキシャル成長層上に所望のショットキー障壁を形成する電極材料によって形成されるアノード電極
とを備え、前記第２エピタキシャル成長層は前記第１エピタキシャル成長層の導電型とは反対導電型を有する不純物がエピタキシャル成長中、あるいは成長後導入されて、０．２〜０．５μｍの厚さに形成されたものであることを特徴とする半導体装置。 A semi-insulating substrate;
A buffer layer formed on the semi-insulating substrate;
A first epitaxial growth layer formed on the buffer layer;
A second epitaxial growth layer formed on the first epitaxial growth layer and having a wider band gap energy than the first epitaxial growth layer to form a heterojunction with the first epitaxial growth layer;
A cathode region formed on the surface of the first epitaxial growth layer;
A cathode electrode formed on the cathode region;
An anode electrode formed of an electrode material that forms a desired Schottky barrier on the second epitaxial growth layer, and the second epitaxial growth layer has a conductivity type of the first epitaxial growth layer. The semiconductor device is characterized in that an impurity having an opposite conductivity type is formed to a thickness of 0.2 to 0.5 [mu] m during or after the epitaxial growth.
前記第１エピタキシャル成長層上に、前記第１エピタキシャル成長層よりも広いバンドギャップエネルギーを備えることによって，前記第１エピタキシャル成長層とヘテロ接合を形成する第２エピタキシャル成長層を形成する工程と、
前記第２エピタキシャル成長層上に、所望のショットキー障壁を形成する電極材料によってアノード電極を形成する工程と、
前記第１エピタキシャル成長層が形成される前記基板領域表面と反対側の表面上に、カソード電極を形成する工程
とを備え、前記第２エピタキシャル成長層を形成する工程は、前記基板領域の導電型と反対導電型を有する不純物をエピタキシャル成長中、或いは成長後導入して、０．２〜０．５μｍの厚さの前記第２エピタキシャル成長層を形成する工程を含むことを特徴とする半導体装置の製造方法。 Forming a first epitaxial growth layer having the same conductivity type as that of the substrate region on the substrate region;
Forming a second epitaxial growth layer on the first epitaxial growth layer by forming a heterojunction with the first epitaxial growth layer by providing a wider band gap energy than the first epitaxial growth layer;
Forming an anode electrode on the second epitaxial growth layer with an electrode material for forming a desired Schottky barrier;
Forming a cathode electrode on a surface opposite to the substrate region surface on which the first epitaxial growth layer is formed, wherein the step of forming the second epitaxial growth layer is opposite to the conductivity type of the substrate region. A method of manufacturing a semiconductor device, comprising the step of introducing an impurity having a conductivity type during or after epitaxial growth to form the second epitaxial growth layer having a thickness of 0.2 to 0.5 μm.
前記第１エピタキシャル成長層上に、前記第１エピタキシャル成長層よりも広いバンドギャップエネルギーを備えることによって，前記第１エピタキシャル成長層とヘテロ接合を形成する第２エピタキシャル成長層を形成する工程と、
前記第２エピタキシャル成長層が形成された表面上に、選択的にガードリングストッパをイオン注入技術若しくは選択エピタキシャル成長によって形成する工程と、
前記第２エピタキシャル成長層上に、所望のショットキー障壁を形成する電極材料によってアノード電極を形成する工程と、
前記第１エピタキシャル成長層が形成される前記基板領域表面と反対側の表面上にカソード電極を形成する工程
とを備え、前記第２エピタキシャル成長層を形成する工程は、前記基板領域の導電型とは反対導電型を有する不純物をエピタキシャル成長中、或いは成長後導入して、０．２〜０．５μｍの厚さの前記第２エピタキシャル成長層を形成する工程を含むことを特徴とする半導体装置の製造方法。 Forming a first epitaxial growth layer having the same conductivity type as that of the substrate region on the substrate region;
Forming a second epitaxial growth layer on the first epitaxial growth layer by forming a heterojunction with the first epitaxial growth layer by providing a wider band gap energy than the first epitaxial growth layer;
Selectively forming a guard ring stopper on the surface on which the second epitaxial growth layer is formed by an ion implantation technique or selective epitaxial growth;
Forming an anode electrode on the second epitaxial growth layer with an electrode material for forming a desired Schottky barrier;
Forming a cathode electrode on a surface opposite to the substrate region surface on which the first epitaxial growth layer is formed, wherein the step of forming the second epitaxial growth layer is opposite to the conductivity type of the substrate region A method of manufacturing a semiconductor device, comprising the step of introducing an impurity having a conductivity type during or after epitaxial growth to form the second epitaxial growth layer having a thickness of 0.2 to 0.5 μm.
前記バッファ層上に、第１エピタキシャル成長層を形成する工程と、
前記第１エピタキシャル成長層表面に、イオン注入技術若しくは選択エピタキシャル成長技術によって、カソード領域を形成する工程と、
前記第１エピタキシャル成長層上に、前記第１エピタキシャル成長層よりも広いバンドギャップエネルギーを備えることによって，前記第１エピタキシャル成長層とヘテロ接合を形成する第２エピタキシャル成長層を形成する工程と、
前記第２エピタキシャル成長層上に、所望のショットキー障壁を形成する電極材料によってアノード電極を形成する工程と、
前記カソード領域上に、カソード電極を形成する工程
とを備え、前記第２エピタキシャル成長層を形成する工程は、前記第１エピタキシャル成長層の導電型とは反対導電型を有する不純物をエピタキシャル成長中、或いは成長後導入して、０．２〜０．５μｍの厚さの前記第２エピタキシャル成長層を形成する工程を含むことを特徴とする半導体装置の製造方法。 Forming a buffer layer on a semi-insulating substrate;
Forming a first epitaxial growth layer on the buffer layer;
Forming a cathode region on the surface of the first epitaxial growth layer by an ion implantation technique or a selective epitaxial growth technique;
Forming a second epitaxial growth layer on the first epitaxial growth layer by forming a heterojunction with the first epitaxial growth layer by providing a wider band gap energy than the first epitaxial growth layer;
Forming an anode electrode on the second epitaxial growth layer with an electrode material for forming a desired Schottky barrier;
Forming a cathode electrode on the cathode region, wherein the step of forming the second epitaxial growth layer includes an impurity having a conductivity type opposite to the conductivity type of the first epitaxial growth layer during or after the growth. A method of manufacturing a semiconductor device, comprising introducing a step of forming the second epitaxial growth layer having a thickness of 0.2 to 0.5 μm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005087071A JP4793905B2 (en) | 2005-03-24 | 2005-03-24 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005087071A JP4793905B2 (en) | 2005-03-24 | 2005-03-24 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006269824A JP2006269824A (en) | 2006-10-05 |
| JP4793905B2 true JP4793905B2 (en) | 2011-10-12 |
Family
ID=37205451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005087071A Expired - Fee Related JP4793905B2 (en) | 2005-03-24 | 2005-03-24 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4793905B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5171776B2 (en) * | 2009-09-30 | 2013-03-27 | 株式会社日立製作所 | Semiconductor device and power conversion device using the same |
| US8816468B2 (en) * | 2010-10-21 | 2014-08-26 | Vishay General Semiconductor Llc | Schottky rectifier |
| JP5841417B2 (en) * | 2011-11-30 | 2016-01-13 | 株式会社日立製作所 | Nitride semiconductor diode |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000216256A (en) * | 1998-11-16 | 2000-08-04 | Nec Corp | Manufacture of semiconductor integrated circuit |
| US20030015708A1 (en) * | 2001-07-23 | 2003-01-23 | Primit Parikh | Gallium nitride based diodes with low forward voltage and low reverse current operation |
| JP4282972B2 (en) * | 2002-02-19 | 2009-06-24 | 日産自動車株式会社 | High voltage diode |
| JP4177124B2 (en) * | 2002-04-30 | 2008-11-05 | 古河電気工業株式会社 | GaN-based semiconductor device |
| JP2003347212A (en) * | 2002-05-30 | 2003-12-05 | National Institute Of Advanced Industrial & Technology | METHOD FOR MANUFACTURING HETERO-JUNCTION ELEMENT BETWEEN SiC/Si AND ELEMENT MANUFACTURED BY THE METHOD |
| JP4686782B2 (en) * | 2003-06-20 | 2011-05-25 | 国立大学法人東北大学 | Electrostatic induction diode |
-
2005
- 2005-03-24 JP JP2005087071A patent/JP4793905B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006269824A (en) | 2006-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6371986B2 (en) | Nitride semiconductor structure | |
| JP5147197B2 (en) | Transistor | |
| JP4705481B2 (en) | Nitride semiconductor device | |
| JP3940699B2 (en) | Power semiconductor device | |
| JP5468768B2 (en) | Field effect transistor and manufacturing method thereof | |
| US8482037B2 (en) | Gated AlGaN/GaN Schottky device | |
| JP5589850B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6174874B2 (en) | Semiconductor device | |
| US6548333B2 (en) | Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment | |
| JP5051980B2 (en) | Semiconductor device | |
| US8390029B2 (en) | Semiconductor device for reducing and/or preventing current collapse | |
| JP5383652B2 (en) | Field effect transistor and manufacturing method thereof | |
| JP6113135B2 (en) | III-V transistor including semiconductor field plate | |
| JP2007059595A (en) | Nitride semiconductor element | |
| JPWO2006001369A1 (en) | Semiconductor device | |
| US10062750B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2010206020A (en) | Semiconductor device | |
| JP2006269681A (en) | Junction type semiconductor device and method of manufacturing junction type semiconductor device | |
| JP2009032713A (en) | NITRIDE SEMICONDUCTOR TRANSISTOR IN WHICH GaN IS MADE AS CHANNEL LAYER, AND ITS MANUFACTURING METHOD | |
| JP2009054623A (en) | Semiconductor device | |
| JP4793905B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2013179376A (en) | Semiconductor device | |
| CN110970499A (en) | GaN-based transverse super junction device and manufacturing method thereof | |
| JP4993543B2 (en) | Semiconductor device as GaN-based or SiC-based normally-off type heterojunction field effect transistor or electrostatic induction transistor, and method for manufacturing the same | |
| JP2009060065A (en) | Nitride semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080307 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090715 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110722 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |