JP2006352028A - Rectifier element and manufacturing method thereof - Google Patents

Rectifier element and manufacturing method thereof Download PDF

Info

Publication number
JP2006352028A
JP2006352028A JP2005179559A JP2005179559A JP2006352028A JP 2006352028 A JP2006352028 A JP 2006352028A JP 2005179559 A JP2005179559 A JP 2005179559A JP 2005179559 A JP2005179559 A JP 2005179559A JP 2006352028 A JP2006352028 A JP 2006352028A
Authority
JP
Japan
Prior art keywords
electrode
impurity region
schottky
semiconductor layer
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005179559A
Other languages
Japanese (ja)
Inventor
Takashi Hoshino
孝志 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005179559A priority Critical patent/JP2006352028A/en
Publication of JP2006352028A publication Critical patent/JP2006352028A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide

Abstract

<P>PROBLEM TO BE SOLVED: To provide a rectifier element capable of improving breakdown voltage while reducing stationary loss, and a manufacturing method thereof. <P>SOLUTION: The rectifier element 10 includes an n<SP>-</SP>semiconductor layer 2 consisting of a wide band gap semiconductor; Schottky electrodes 3 and 5 forming Schottky contact with the n<SP>-</SP>semiconductor layer 2; and a cathode electrode 4 capable of applying potential different from that of the Shottky electrode 5 and electrically connected to the n<SP>-</SP>semiconductor layer 2. The height of the Schottky barrier between the Schottky electrode 5 and the n<SP>-</SP>semiconductor layer 2 is higher than the height of a Schottky barrier between the Schottky electrode 3 and the n<SP>-</SP>semiconductor layer 2. The rectifier element 10 can select a state where the difference in potential between the Schottky electrodes 3, 5 and the cathode electrode 4 changes, thereby applying a current between the Schottky electrode 5 and the cathode electrode 4 and a state where the n<SP>-</SP>semiconductor layer 2 between the Schottky electrode 5 and the cathode electrode 4 is made into a depletion layer to disconnect a current path. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、整流素子およびその製造方法に関し、より特定的には、パワーデバイスに適用される整流素子およびその製造方法に関する。   The present invention relates to a rectifying element and a manufacturing method thereof, and more specifically to a rectifying element applied to a power device and a manufacturing method thereof.

炭化ケイ素(SiC)などのワイドバンドギャップ半導体は、ケイ素(Si)に比べてバンドギャップが大きいため、高い絶縁耐圧を有し、また高温においても安定である。このため、ワイドバンドギャップ半導体を用いたパワーデバイスは、たとえばハイブリッド自動車の制御装置、家電、または電力などの高耐圧・低損失、高温動作が必要な分野への応用が期待されている。ここでパワーデバイスとは、大電力の変換や制御を行なうデバイスの総称である。今後もパワーデバイスの応用分野はさらに拡大するものと考えられる。   A wide band gap semiconductor such as silicon carbide (SiC) has a higher band breakdown voltage than silicon (Si), and thus has a high withstand voltage and is stable even at high temperatures. For this reason, power devices using wide band gap semiconductors are expected to be applied to fields requiring high withstand voltage / low loss and high temperature operation, such as control devices for hybrid vehicles, home appliances, or electric power. Here, the power device is a generic term for devices that perform conversion and control of large power. The application field of power devices is expected to expand further in the future.

パワーデバイスとしての整流素子には、大きく分類してpn接合ダイオードとショットキーバリアダイオード(SBD)とがある。pn接合ダイオードは、電流通電時に半導体内部に蓄積される少数キャリアによってターンオフ過渡時に大きな逆電流が流れる性質がある。このため、スイッチング素子のターンオン時に過大な損失を発生させるだけでなく、過大なノイズの発生源となっており、整流素子の高速化を阻害する主要な要因になっている。一方、SBDでは、半導体内部で電流を運ぶ担体が多数キャリアのみであり、電流通電時においても少数キャリアの注入や蓄積がないので、ターンオフ時の逆電流を極めて小さくすることができる。このため、一般に、pn接合ダイオードと比較してSBDは高周波領域で動作することができる。   Rectifying elements as power devices are roughly classified into pn junction diodes and Schottky barrier diodes (SBD). A pn junction diode has a property that a large reverse current flows during a turn-off transition due to minority carriers accumulated in a semiconductor when a current is applied. For this reason, not only an excessive loss is generated when the switching element is turned on, but it is a source of excessive noise, which is a major factor that hinders the speeding up of the rectifying element. On the other hand, in SBD, the carrier that carries current inside the semiconductor is only the majority carrier, and there is no injection or accumulation of minority carriers even when the current is applied. Therefore, the reverse current at turn-off can be made extremely small. Therefore, in general, the SBD can operate in a high frequency region as compared with the pn junction diode.

以上により、ワイドバンドギャップ半導体を用いたSBDは、高耐圧、高温動作、および高周波動作を実現し得る整流素子として期待されている。   As described above, the SBD using a wide band gap semiconductor is expected as a rectifying element capable of realizing high breakdown voltage, high temperature operation, and high frequency operation.

図32は、従来のSiC−SBD(整流素子)の構成を示す断面図である。図32を参照して、整流素子110は、n型のSiC基板101と、SiC基板101の主表面上に形成され、SiC基板101よりも不純物濃度の低いn型のドリフト層102と、ドリフト層102の表面上に形成されたアノード電極103と、SiC基板101の裏面上に形成されたカソード電極104とを有している。整流素子110においては、アノード電極103とドリフト層102とによってショットキー障壁が構成され、この障壁によって整流特性が実現される。   FIG. 32 is a cross-sectional view showing a configuration of a conventional SiC-SBD (rectifier element). Referring to FIG. 32, rectifying element 110 includes n-type SiC substrate 101, n-type drift layer 102 formed on the main surface of SiC substrate 101 and having an impurity concentration lower than that of SiC substrate 101, and drift layer An anode electrode 103 formed on the front surface of 102 and a cathode electrode 104 formed on the back surface of SiC substrate 101 are included. In the rectifying element 110, a Schottky barrier is configured by the anode electrode 103 and the drift layer 102, and rectification characteristics are realized by this barrier.

また、図33は、従来のケイ素系pn接合ダイオード(整流素子)の構成を示す断面図である。図33を参照して、整流素子120は、n型のSi基板111と、Si基板111の主表面上に形成され、Si基板111よりも不純物濃度の低いn型のドリフト層112と、ドリフト層112の表面に形成されたp型不純物領域115と、p型不純物領域115の表面上に形成されたアノード電極113と、Si基板111の裏面に形成されたカソード電極114とを有している。整流素子120においては、アノード電極113とp型不純物領域115とは電気的に(オーミック)接続され、p型不純物領域115とn型のドリフト層112で構成されるpn接合によって整流特性が実現される。   FIG. 33 is a cross-sectional view showing a configuration of a conventional silicon-based pn junction diode (rectifier element). Referring to FIG. 33, rectifying element 120 includes an n-type Si substrate 111, an n-type drift layer 112 formed on the main surface of Si substrate 111 and having an impurity concentration lower than that of Si substrate 111, and a drift layer. P-type impurity region 115 formed on the surface of 112, anode electrode 113 formed on the surface of p-type impurity region 115, and cathode electrode 114 formed on the back surface of Si substrate 111. In the rectifying element 120, the anode electrode 113 and the p-type impurity region 115 are electrically (ohmically) connected, and a rectifying characteristic is realized by a pn junction including the p-type impurity region 115 and the n-type drift layer 112. The

なお、従来の整流素子の構成は、たとえば特開2001−53293号公報(特許文献1)にも開示されている。
特開2001−53293号公報(特許文献1)
The configuration of the conventional rectifying element is also disclosed in, for example, Japanese Patent Application Laid-Open No. 2001-53293 (Patent Document 1).
JP 2001-53293 A (Patent Document 1)

しかしながら、従来のSBDにおいては、定常損失を低減しつつ耐圧を向上することは困難であった。以下、そのことを説明する。   However, in the conventional SBD, it is difficult to improve the breakdown voltage while reducing the steady loss. This will be described below.

定常損失を低減するためには、順方向電流の立ち上がり電圧(VF)を小さくすれば良い。立ち上がり電圧VFはショットキー障壁高さφBnによって決まるので、半導体層(ドリフト層102またはドリフト層112)の不純物濃度を高濃度にしたり、ショットキー電極(アノード電極103またはアノード電極113)として仕事関数の小さい材料を選択したりすれば、ショットキー障壁高さφBnが低くなり、定常損失を低減することができる。しかし、ショットキー障壁高さφBnが低くなると、逆方向電圧の印加時において、漏れ電流が増大し、耐圧も低下する。一方、耐圧を向上するためにショットキー電極の障壁高さφBnを高くすると、順方向電流の立ち上がり電圧が大きくなり、定常損失が増加する。   In order to reduce the steady loss, the forward current rising voltage (VF) may be reduced. Since the rising voltage VF is determined by the Schottky barrier height φBn, the impurity concentration of the semiconductor layer (drift layer 102 or drift layer 112) is increased, or the work function of the Schottky electrode (anode electrode 103 or anode electrode 113) is increased. If a small material is selected, the Schottky barrier height φBn becomes low, and the steady loss can be reduced. However, when the Schottky barrier height φBn is lowered, the leakage current increases and the breakdown voltage also decreases when the reverse voltage is applied. On the other hand, when the barrier height φBn of the Schottky electrode is increased in order to improve the breakdown voltage, the rising voltage of the forward current increases and the steady loss increases.

したがって、本発明の目的は、定常損失を低減しつつ耐圧を向上することのできる整流素子およびその製造方法を提供することである。   Accordingly, an object of the present invention is to provide a rectifying element capable of improving a withstand voltage while reducing a steady loss and a manufacturing method thereof.

本発明の整流素子は、ワイドバンドギャップ半導体よりなる不純物領域と、不純物領域にショットキー接触した第1電極と、不純物領域にショットキー接触し、かつ第1電極と電気的に同電位に接続された第2電極と、第1電極とは異なる電位を印加可能であり、かつ不純物領域に電気的に接続された第3電極とを備えている。第1電極と不純物領域との間のショットキー障壁の高さは第2電極と不純物領域との間のショットキー障壁の高さよりも低い。第1電極および第2電極と、第3電極との電位差が変化することにより、第1電極と第3電極との間に電流を流す状態と、第1電極と第3電極との間に存在する不純物領域を空乏層化することによって第1電極と第3電極との間の電流経路を遮断する状態とを選択可能である。   The rectifying device of the present invention includes an impurity region made of a wide band gap semiconductor, a first electrode in Schottky contact with the impurity region, a Schottky contact with the impurity region, and electrically connected to the first electrode at the same potential. The second electrode and a third electrode that can apply a potential different from that of the first electrode and are electrically connected to the impurity region. The height of the Schottky barrier between the first electrode and the impurity region is lower than the height of the Schottky barrier between the second electrode and the impurity region. A state in which a current flows between the first electrode and the third electrode due to a change in potential difference between the first electrode, the second electrode, and the third electrode, and between the first electrode and the third electrode It is possible to select a state in which the current path between the first electrode and the third electrode is cut off by forming a depleted impurity region.

本発明の整流素子の製造方法は、ワイドバンドギャップ半導体よりなる不純物領域にショットキー接触するように第1電極を形成する工程と、不純物領域にショットキー接触し、かつ第1電極と電気的に同電位に接続するように、第1電極と不純物領域との間のショットキー障壁よりも不純物領域との間のショットキー障壁が高い第2電極を形成する工程と、第1電極とは異なる電位を印加可能であり、かつ不純物領域に電気的に接続するように、第3電極を形成する工程とを備えている。第1電極および第2電極と、第3電極との電位差が変化することにより、第1電極と第3電極との間に電流を流す状態と、第1電極と第3電極との間に存在する不純物領域を空乏層化することによって第1電極と第3電極との間の電流経路を遮断する状態とを選択可能であるように、第2電極の材料が選択される。   The method of manufacturing a rectifying device according to the present invention includes a step of forming a first electrode so as to make a Schottky contact with an impurity region made of a wide band gap semiconductor, a Schottky contact with the impurity region, and an electrical connection with the first electrode. The step of forming the second electrode having a higher Schottky barrier between the impurity region and the Schottky barrier between the first electrode and the impurity region so as to be connected to the same potential, and a potential different from the first electrode And a third electrode is formed so as to be electrically connected to the impurity region. A state in which a current flows between the first electrode and the third electrode due to a change in potential difference between the first electrode, the second electrode, and the third electrode, and between the first electrode and the third electrode The material of the second electrode is selected so that a state where the current path between the first electrode and the third electrode is cut off can be selected by forming a depleted impurity region.

本発明の整流素子およびその製造方法によれば、第1電極御よび第2電極の電位が第3電極の電位よりも高い場合(順方向電圧印加時)には、第1電極と第3電極との間に存在する不純物領域(ドリフト層)に空乏化されていない部分ができ、この部分を電流経路として、第1電極と不純物領域とのショットキー障壁による電流が第1電極と第3電極との間に流れ始める。さらに、順方向印可電圧が高くなると、第2電極と不純物領域とのショットキー障壁による電流が加算される。一方、第3電極の電位が第1電極の電位よりも高い場合(逆方向電圧印加時)には、第2電極と不純物領域との間の空乏層が第1電極と第3電極との間に存在する不純物領域にも広がって、電流経路をなくし、第1電極と第3電極との間の電流を遮断する。   According to the rectifying element and the manufacturing method thereof of the present invention, when the potential of the first electrode and the second electrode is higher than the potential of the third electrode (when forward voltage is applied), the first electrode and the third electrode An undepleted portion is formed in the impurity region (drift layer) existing between the first electrode and the third electrode, with this portion serving as a current path, and the current due to the Schottky barrier between the first electrode and the impurity region. It begins to flow between. Further, when the forward applied voltage increases, the current due to the Schottky barrier between the second electrode and the impurity region is added. On the other hand, when the potential of the third electrode is higher than the potential of the first electrode (when reverse voltage is applied), the depletion layer between the second electrode and the impurity region is between the first electrode and the third electrode. It spreads to the impurity region present in the region, eliminates the current path, and interrupts the current between the first electrode and the third electrode.

このように、本発明の整流素子においては、第1電極と不純物領域との間および第2電極と不純物領域との間で構成される2つのショットキー障壁によって基本的に電流が制御される。概略的に言えば、順方向印可時では第1電極と不純物領域とによるショットキー障壁が、逆方向印可時では第2電極と不純物領域とによるショットキー障壁が、全体の電気的特性を担う構造となっている。特に、第2電極と不純物領域のショットキー障壁による空乏層が重要な働きを担い、わずかな大きさの順方向電圧で第1電極と第3電極との間に存在する不純物領域に空乏化されていない電流経路が形成されるように第2電極と不純物領域との組合せ調整することで、ショットキー障壁の小さい第1電極を介して電流が流れるため、定常損失を低減できる。また、逆方向印可時では不純物領域には第1電極を完全に包囲するように空乏層が存在して、漏れ電流を低減し、耐圧を向上させる。   As described above, in the rectifying element of the present invention, the current is basically controlled by the two Schottky barriers configured between the first electrode and the impurity region and between the second electrode and the impurity region. Schematically speaking, a structure in which a Schottky barrier due to the first electrode and the impurity region bears the overall electrical characteristics when applied in the forward direction, and a Schottky barrier due to the second electrode and the impurity regions bears in the overall direction when applied in the reverse direction. It has become. In particular, the depletion layer due to the Schottky barrier between the second electrode and the impurity region plays an important role, and is depleted in the impurity region existing between the first electrode and the third electrode with a slight forward voltage. By adjusting the combination of the second electrode and the impurity region so that a non-current path is formed, current flows through the first electrode having a small Schottky barrier, so that steady loss can be reduced. In addition, when the reverse direction is applied, a depletion layer exists in the impurity region so as to completely surround the first electrode, thereby reducing leakage current and improving breakdown voltage.

本発明の整流素子において好ましくは、不純物領域は凸部を有しており、凸部の上面において不純物領域と第1電極とがショットキー接触しており、かつ凸部の側面において不純物領域と第2電極とがショットキー接触している。   Preferably, in the rectifying device of the present invention, the impurity region has a convex portion, the impurity region and the first electrode are in Schottky contact on the upper surface of the convex portion, and the impurity region and the first electrode are on the side surface of the convex portion. The two electrodes are in Schottky contact.

上記製造方法において好ましくは、不純物領域に凸部を形成する工程をさらに備えている。第2電極を形成する工程において凸部の上面に第2電極を形成し、かつ第3電極を形成する工程において凸部の側面に第3電極を形成する。   Preferably, the manufacturing method further includes a step of forming a convex portion in the impurity region. In the step of forming the second electrode, the second electrode is formed on the upper surface of the convex portion, and in the step of forming the third electrode, the third electrode is formed on the side surface of the convex portion.

これにより、凸部の内部が第1電極と第3電極との間の電流経路として規定される。逆方向電圧印加時には、凸部の側面から内部へ空乏層が延び、凸部の内部が空乏層化される。したがって、上記電流経路を容易に遮断することができ、電流を制御し易くなる。また耐圧を向上することができる。   Thereby, the inside of the convex portion is defined as a current path between the first electrode and the third electrode. When a reverse voltage is applied, a depletion layer extends from the side surface of the convex portion to the inside, and the inside of the convex portion becomes a depletion layer. Therefore, the current path can be easily interrupted, and the current can be easily controlled. In addition, the breakdown voltage can be improved.

本発明の整流素子において好ましくは、凸部における不純物領域の不純物濃度が凸部以外の不純物領域の不純物濃度よりも低い。これにより、逆方向電圧印加時に凸部内部へ空乏層が延びやすくなる。   In the rectifying device of the present invention, preferably, the impurity concentration of the impurity region in the convex portion is lower than the impurity concentration of the impurity region other than the convex portion. As a result, the depletion layer easily extends into the convex portion when the reverse voltage is applied.

本発明の整流素子において好ましくは、凸部の上面および側面において不純物領域と第1電極とがショットキー接触している。   In the rectifying device of the present invention, preferably, the impurity region and the first electrode are in Schottky contact on the upper surface and side surfaces of the convex portion.

上記製造方法において好ましくは、第2電極を形成する工程において凸部の上面および側面に第2電極を形成する。   Preferably, in the manufacturing method, the second electrode is formed on the upper surface and the side surface of the convex portion in the step of forming the second electrode.

これにより、凸部の上面および側面に第1電極が形成されるので、凸部の上面にのみ第1電極を形成する場合に比べて不純物領域と接触する第1電極の表面積を増加することができる。したがって、第1電極を流れる電流の密度を低減することができるので、順方向電流の電流量を増加することができる。加えて、逆方向電圧印加時には、凸部の下部から内部へ空乏層が延びて、凸部の内部の電流経路が遮断される。したがって、電流を制御し易くなる。また耐圧を向上することができる。   Thereby, since the first electrode is formed on the upper surface and the side surface of the convex portion, the surface area of the first electrode in contact with the impurity region can be increased as compared with the case where the first electrode is formed only on the upper surface of the convex portion. it can. Therefore, since the density of the current flowing through the first electrode can be reduced, the amount of forward current can be increased. In addition, when a reverse voltage is applied, a depletion layer extends from the bottom of the convex portion to the inside, and the current path inside the convex portion is interrupted. Therefore, it becomes easy to control the current. In addition, the breakdown voltage can be improved.

本発明の整流素子において好ましくは、上記のいずれかの整流素子を複数備えている。複数の整流素子における第1電極の各々は、平面的に見てマトリクス状あるいはストライプ状に形成されている。これにより、複数の上記整流素子が均一に形成される。   The rectifying element of the present invention preferably includes a plurality of any of the rectifying elements described above. Each of the first electrodes in the plurality of rectifying elements is formed in a matrix shape or a stripe shape in plan view. Thereby, the plurality of rectifying elements are uniformly formed.

本発明の整流素子において好ましくは、不純物領域は相対的に不純物濃度の高い高濃度不純物領域を有しており、かつ高濃度不純物領域と第1電極とがショットキー接触している。   In the rectifying device of the present invention, preferably, the impurity region has a high concentration impurity region having a relatively high impurity concentration, and the high concentration impurity region and the first electrode are in Schottky contact.

これにより、第2電極と不純物領域との間のショットキー障壁を低下させずに第1電極と不純物領域との間のショットキー障壁のみを低下させることができる。したがって、耐圧を低下させることなく定常損失を低下することができる。   Thereby, only the Schottky barrier between the first electrode and the impurity region can be lowered without lowering the Schottky barrier between the second electrode and the impurity region. Therefore, the steady loss can be reduced without reducing the withstand voltage.

本発明の整流素子において好ましくは、不純物領域は互いに隣接するp型不純物領域とn型不純物領域とを有し、かつp型不純物領域と第2電極とがショットキー接触し、かつn型不純物領域と第1電極とがショットキー接触している。   Preferably, in the rectifying element of the present invention, the impurity region has a p-type impurity region and an n-type impurity region adjacent to each other, the p-type impurity region and the second electrode are in Schottky contact, and the n-type impurity region And the first electrode are in Schottky contact.

これにより、p型不純物領域とn型不純物領域との間の空乏層によって、第1電極と第3電極との間の電流経路を遮断することができる。したがって、逆方向電圧印加時には大きな空乏層が不純物領域内に形成されるので、耐圧を一層向上することができる。   Thereby, the current path between the first electrode and the third electrode can be blocked by the depletion layer between the p-type impurity region and the n-type impurity region. Therefore, when a reverse voltage is applied, a large depletion layer is formed in the impurity region, so that the breakdown voltage can be further improved.

本発明の整流素子において好ましくは、n型不純物領域は相対的に不純物濃度の高いn型高濃度不純物領域を有しており、かつn型高濃度不純物領域と第1電極とがショットキー接触している。   In the rectifying device of the present invention, preferably, the n-type impurity region has an n-type high concentration impurity region having a relatively high impurity concentration, and the n-type high concentration impurity region and the first electrode are in Schottky contact. ing.

これにより、第2電極と不純物領域との間のショットキー障壁を低下させずに第1電極と不純物領域との間のショットキー障壁のみを低下させることができる。したがって、耐圧を低下させることなく定常損失を低下することができる。   Thereby, only the Schottky barrier between the first electrode and the impurity region can be lowered without lowering the Schottky barrier between the second electrode and the impurity region. Therefore, the steady loss can be reduced without reducing the withstand voltage.

上記製造方法において好ましくは、不純物領域の表面を熱酸化することにより熱酸化膜を形成する工程と、熱酸化膜を除去する工程とをさらに備えている。   Preferably, the manufacturing method further includes a step of forming a thermal oxide film by thermally oxidizing the surface of the impurity region and a step of removing the thermal oxide film.

これにより、不純物領域の表面の損傷部分を熱酸化膜とともに除去することができるので、不純物領域と、第1電極御よび第2電極との接触性が向上する。   Thereby, the damaged portion on the surface of the impurity region can be removed together with the thermal oxide film, so that the contact between the impurity region and the first electrode and the second electrode is improved.

本発明の整流素子およびその製造方法によれば、定常損失を低減しつつ耐圧を向上することができる。   According to the rectifying element and the manufacturing method thereof of the present invention, the breakdown voltage can be improved while reducing the steady loss.

以下、本発明の実施の形態について、図に基づいて説明する。
(実施の形態1)
図1は、本発明の実施の形態1における整流素子の構成を示す断面図である。なお、図1は、後述する図2および図3におけるI−I線に沿う断面図である。図1を参照して、整流素子10は、n+半導体基板20と、不純物領域としてのn-半導体層2と、第1電極としてのショットキー電極5と、第2電極としてのショットキー電極3と、Al(アルミニウム)電極7と、第3電極としてのカソード電極4とを備えている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
FIG. 1 is a cross-sectional view showing a configuration of a rectifying element according to Embodiment 1 of the present invention. 1 is a cross-sectional view taken along the line II in FIGS. 2 and 3 to be described later. Referring to FIG. 1, a rectifying element 10 includes an n + semiconductor substrate 20, an n semiconductor layer 2 as an impurity region, a Schottky electrode 5 as a first electrode, and a Schottky electrode 3 as a second electrode. And an Al (aluminum) electrode 7 and a cathode electrode 4 as a third electrode.

+半導体基板20の表面上にはn-半導体層2が形成されている。n-半導体層2の主表面1a上における所定領域にはショットキー電極5が形成されており、平面的に見てショットキー電極5の周囲を取り囲むようにショットキー電極3が主表面1a上に形成されている(図2参照)。ショットキー電極3およびショットキー電極5は、互いに電気的に同電位に接続されており、共にn-半導体層2にショットキー接触している。ショットキー電極3上にはAl電極7が形成されており、ショットキー電極5と、ショットキー電極3と、Al電極7とによってアノード電極8が構成されている。また、n+半導体基板20の裏面1bにはカソード電極4が形成されている。カソード電極4と半導体基板20とはオーミック接触している。 An n semiconductor layer 2 is formed on the surface of the n + semiconductor substrate 20. Schottky electrode 5 is formed in a predetermined region on main surface 1a of n semiconductor layer 2, and Schottky electrode 3 is formed on main surface 1a so as to surround the periphery of Schottky electrode 5 in plan view. It is formed (see FIG. 2). Schottky electrode 3 and Schottky electrode 5 are electrically connected to each other at the same potential, and both are in Schottky contact with n semiconductor layer 2. An Al electrode 7 is formed on the Schottky electrode 3, and the Schottky electrode 5, the Schottky electrode 3, and the Al electrode 7 constitute an anode electrode 8. A cathode electrode 4 is formed on the back surface 1 b of the n + semiconductor substrate 20. The cathode electrode 4 and the semiconductor substrate 20 are in ohmic contact.

上記のn+半導体基板20およびn-半導体層2は、SiC、窒化ガリウム(GaN)、またはダイヤモンドなどのワイドバンドギャップ半導体よりなっている。 The n + semiconductor substrate 20 and the n semiconductor layer 2 are made of a wide band gap semiconductor such as SiC, gallium nitride (GaN), or diamond.

図2は、本発明の実施の形態1における整流素子の平面レイアウトを示す図である。図1および図2を参照して、n+半導体基板20の表面上に形成された低不純物濃度の領域であるn-半導体層(ドリフト層)2の表面上に、矩形の平面形状を有する複数のショットキー電極5がマトリクス状に配列している。これらのマトリクス状のショットキー電極5を覆うように、n-半導体層2の表面上にショットキー電極3が形成されている。また、ショットキー電極5の平面形状は、矩形である場合の他、多角形でもよいし、円であってもよい。図3は、本発明の実施の形態1における他の整流素子の平面レイアウトを示す図である。図1および図3を参照して、n+半導体基板20の表面上に形成された低不純物濃度の領域であるn-半導体層(ドリフト層)2の表面上に、細長い矩形の平面形状(ストライプ状)を有する複数のショットキー電極5が配列している。これらのストライプ状のショットキー電極5を覆うように、n-半導体層2の表面上にショットキー電極3が形成されていてもよい。 FIG. 2 is a diagram showing a planar layout of the rectifying element according to Embodiment 1 of the present invention. 1 and 2, a plurality of rectangular planar shapes are formed on the surface of n semiconductor layer (drift layer) 2, which is a low impurity concentration region formed on the surface of n + semiconductor substrate 20. Schottky electrodes 5 are arranged in a matrix. Schottky electrode 3 is formed on the surface of n semiconductor layer 2 so as to cover these matrix-like Schottky electrodes 5. Further, the planar shape of the Schottky electrode 5 may be a polygon or a circle in addition to a rectangle. FIG. 3 is a diagram showing a planar layout of another rectifying element according to Embodiment 1 of the present invention. Referring to FIGS. 1 and 3, an elongated rectangular planar shape (stripe) is formed on the surface of n semiconductor layer (drift layer) 2 which is a low impurity concentration region formed on the surface of n + semiconductor substrate 20. A plurality of Schottky electrodes 5 having a shape) are arranged. Schottky electrode 3 may be formed on the surface of n semiconductor layer 2 so as to cover these striped Schottky electrodes 5.

なお、図1〜図3を参照して、整流素子10の具体的寸法はたとえば以下の通りである。n-半導体層2の厚さd1は12μm以下であり、ショットキー電極5の厚さd2は約0.1μmであり、幅d3は約0.8μmである。n+半導体基板20の厚さd4は約0.38mmである。また、隣り合うショットキー電極3同士の間隔d5は3μmである。また、n+半導体基板20の不純物濃度は1×1019/cm3程度であり、n-半導体層2の不純物濃度は1×1015/cm3程度である。 In addition, with reference to FIGS. 1-3, the specific dimension of the rectifier 10 is as follows, for example. The thickness d 1 of the n semiconductor layer 2 is 12 μm or less, the thickness d 2 of the Schottky electrode 5 is about 0.1 μm, and the width d 3 is about 0.8 μm. The thickness d 4 of the n + semiconductor substrate 20 is about 0.38 mm. The distance d 5 between adjacent Schottky electrodes 3 is 3 μm. The impurity concentration of the n + semiconductor substrate 20 is about 1 × 10 19 / cm 3 , and the impurity concentration of the n semiconductor layer 2 is about 1 × 10 15 / cm 3 .

本実施の形態の整流素子10において、ショットキー電極5とn-半導体層2との間のショットキー障壁φBn1の高さはショットキー電極3とn-半導体層2との間のショットキー障壁φBn2の高さよりも低い。 In the rectifying device 10 of the present embodiment, the height of the Schottky barrier φBn 1 between the Schottky electrode 5 and the n semiconductor layer 2 is equal to the Schottky barrier between the Schottky electrode 3 and the n semiconductor layer 2. It is lower than the height of φBn 2 .

また、n-半導体層2の不純物濃度、使用温度、半導体材料によって、ショットキー障壁φBn1およびショットキー障壁φBn2の好ましい範囲は変化する。半導体材料として4H−SiCを用い、n-半導体層2の不純物濃度がたとえば1×1014/cm3〜1×1018/cm3である場合、ショットキー障壁φBn1が0.68eV<φBn1<1.05eVであることが好ましい。0.68eV<φBn1とすることで、250℃の温度でもn-半導体層2とショットキー電極5とのショットキー接触を確保することができる。また、φBn1<1.05eVとすることで、1A/cm3の電流を流すのに必要な電圧を0.3V以下にすることができる。ショットキー障壁φBn1が上記範囲となるショットキー電極3の材料としては、たとえばCu(銅)、Mo(モリブデン)、W(タングステン)、またはRu(ルテニウム)などが挙げられる。 Further, the preferred ranges of the Schottky barrier φBn 1 and the Schottky barrier φBn 2 vary depending on the impurity concentration of the n semiconductor layer 2, the operating temperature, and the semiconductor material. When 4H—SiC is used as the semiconductor material and the impurity concentration of the n semiconductor layer 2 is, for example, 1 × 10 14 / cm 3 to 1 × 10 18 / cm 3 , the Schottky barrier φBn 1 is 0.68 eV <φBn 1 <1.05 eV is preferred. By setting 0.68 eV <φBn 1 , Schottky contact between the n semiconductor layer 2 and the Schottky electrode 5 can be ensured even at a temperature of 250 ° C. In addition, by setting φBn 1 <1.05 eV, the voltage required to flow a current of 1 A / cm 3 can be reduced to 0.3 V or less. Examples of the material of the Schottky electrode 3 in which the Schottky barrier φBn 1 is in the above range include Cu (copper), Mo (molybdenum), W (tungsten), and Ru (ruthenium).

また、n-半導体層2の不純物濃度がたとえば1×1015/cm3〜1×1018/cm3である場合、ショットキー障壁φBn1が0.58eV<φBn1<0.95eVであることが好ましい。0.58eV<φBn1とすることで、250℃の温度でもn-半導体層2とショットキー電極5とのショットキー接触を確保することができる。また、φBn1<0.95eVとすることで、1A/cm3の電流を流すのに必要な電圧を0.2V以下にすることができる。ショットキー障壁φBn1が上記範囲となるショットキー電極3の材料としては、たとえばCr(クロム)、Fe(鉄)、Cu、Mo、またはWなどが挙げられる。 When the impurity concentration of the n semiconductor layer 2 is, for example, 1 × 10 15 / cm 3 to 1 × 10 18 / cm 3 , the Schottky barrier φBn 1 is 0.58 eV <φBn 1 <0.95 eV. Is preferred. By setting 0.58 eV <φBn 1 , Schottky contact between the n semiconductor layer 2 and the Schottky electrode 5 can be ensured even at a temperature of 250 ° C. In addition, by setting φBn 1 <0.95 eV, the voltage required to flow a current of 1 A / cm 3 can be 0.2 V or less. Examples of the material of the Schottky electrode 3 in which the Schottky barrier φBn 1 is in the above range include Cr (chromium), Fe (iron), Cu, Mo, or W.

さらに、n-半導体層2の不純物濃度がたとえば1×1016/cm3〜1×1018/cm3である場合、ショットキー障壁φBn1が0.48eV<φBn1<0.84eVであることが好ましい。0.48eV<φBn1とすることで、250℃の温度でもn-半導体層2とショットキー電極5とのショットキー接触を確保することができる。また、φBn1<0.84eVとすることで、1A/cm3の電流を流すのに必要な電圧を0.1V以下にすることができる。ショットキー障壁φBn1が上記範囲となるショットキー電極3の材料としては、たとえばTi(チタン)、Cr、Fe、Cu、Zn(亜鉛)、Mo、Te(テルル)、Sn(スズ)、Pb(鉛)、またはWなどが挙げられる。 Further, when the impurity concentration of n semiconductor layer 2 is, for example, 1 × 10 16 / cm 3 to 1 × 10 18 / cm 3 , Schottky barrier φBn 1 is 0.48 eV <φBn 1 <0.84 eV. Is preferred. By setting 0.48 eV <φBn 1 , Schottky contact between the n semiconductor layer 2 and the Schottky electrode 5 can be secured even at a temperature of 250 ° C. In addition, by setting φBn 1 <0.84 eV, the voltage required to flow a current of 1 A / cm 3 can be reduced to 0.1 V or less. As a material of the Schottky electrode 3 in which the Schottky barrier φBn 1 is in the above range, for example, Ti (titanium), Cr, Fe, Cu, Zn (zinc), Mo, Te (tellurium), Sn (tin), Pb ( Lead) or W.

一方、n-半導体層2の不純物濃度がたとえば1×1014/cm3〜1×1016/cm3である場合、ショットキー障壁φBn2が1.06eV<φBn2であることが好ましい。これにより、250℃の温度における漏れ電流を1000μA/cm2以下とすることができる。ショットキー障壁φBn2が上記範囲となるショットキー電極5の材料としては、たとえばCo(コバルト)、Ni(ニッケル)、Ge(ゲルマニウム)、Se(セレン)、Te、Pd(パラジウム)、Rh(ロジウム)、Ir(イリジウム)、Pt(白金)、またはAu(金)などが挙げられる。 On the other hand, when the impurity concentration of n semiconductor layer 2 is, for example, 1 × 10 14 / cm 3 to 1 × 10 16 / cm 3 , Schottky barrier φBn 2 is preferably 1.06 eV <φBn 2 . Thereby, the leakage current at a temperature of 250 ° C. can be set to 1000 μA / cm 2 or less. Examples of the material of the Schottky electrode 5 in which the Schottky barrier φBn 2 is in the above range include Co (cobalt), Ni (nickel), Ge (germanium), Se (selenium), Te, Pd (palladium), and Rh (rhodium). ), Ir (iridium), Pt (platinum), Au (gold), or the like.

また、n-半導体層2の不純物濃度がたとえば1×1014/cm3〜1×1017/cm3である場合、ショットキー障壁φBn2が1.16eV<φBn2であることが好ましい。これにより、250℃の温度における漏れ電流を100μA/cm2以下とすることができる。ショットキー障壁φBn2が上記範囲となるショットキー電極5の材料としては、たとえばNi、Pd、Pt、Ir、またはAuなどが挙げられる。 When the impurity concentration of n semiconductor layer 2 is, for example, 1 × 10 14 / cm 3 to 1 × 10 17 / cm 3 , Schottky barrier φBn 2 is preferably 1.16 eV <φBn 2 . Thereby, the leakage current at a temperature of 250 ° C. can be set to 100 μA / cm 2 or less. Examples of the material of the Schottky electrode 5 in which the Schottky barrier φBn 2 is in the above range include Ni, Pd, Pt, Ir, Au, and the like.

さらに、n-半導体層2の不純物濃度がたとえば1×1014/cm3〜1×1018/cm3である場合、ショットキー障壁φBn2が1.27eV<φBn2であることが好ましい。これにより、250℃の温度における漏れ電流を10μA/cm2以下とすることができる。ショットキー障壁φBn2が上記範囲となるショットキー電極5の材料としては、たとえばNi、Pd、Pt、またはIrなどが挙げられる。 Furthermore, when the impurity concentration of n semiconductor layer 2 is, for example, 1 × 10 14 / cm 3 to 1 × 10 18 / cm 3 , Schottky barrier φBn 2 is preferably 1.27 eV <φBn 2 . Thereby, the leakage current at a temperature of 250 ° C. can be set to 10 μA / cm 2 or less. Examples of the material of the Schottky electrode 5 in which the Schottky barrier φBn 2 is in the above range include Ni, Pd, Pt, and Ir.

次に、半導体表面と電極との間のショットキー障壁φBnの測定方法について説明する。始めに、ショットキー障壁φBnの大きさを測定したい半導体材料とショットキー電極の材料とを組合せたSBDを作製する。そして、このSBDに順方向および逆方向のアノード電圧をそれぞれ印加してその時に流れるアノード電流の大きさを測定し、アノード電圧とアノード電流との関係を調べる。この測定結果のうち、順方向のアノード電圧とアノード電流との関係は、通常、図4に示すようになる。図4を参照して、アノード電圧の大きい領域である領域Iでは、SBD自体の抵抗成分によってアノード電圧およびアノード電流が律則される。また、アノード電圧の小さい領域である領域IIでは、ショットキー障壁φBnによってアノード電圧およびアノード電流が律則される。以上のようなアノード電圧とアノード電流との関係を、望ましくは2つ以上の温度で調べる。本実施の形態では、−40℃、25℃(室温)、85℃、150℃、200℃、250℃、および300℃の7つの温度でアノード電圧とアノード電流との関係を調べる。   Next, a method for measuring the Schottky barrier φBn between the semiconductor surface and the electrode will be described. First, an SBD is manufactured by combining a semiconductor material whose Schottky barrier φBn is to be measured and a Schottky electrode material. Then, forward and reverse anode voltages are respectively applied to the SBD, the magnitude of the anode current flowing at that time is measured, and the relationship between the anode voltage and the anode current is examined. Of these measurement results, the relationship between the forward anode voltage and the anode current is normally as shown in FIG. Referring to FIG. 4, in region I, which is a region where the anode voltage is large, the anode voltage and the anode current are regulated by the resistance component of SBD itself. In the region II where the anode voltage is small, the anode voltage and the anode current are regulated by the Schottky barrier φBn. The relationship between the anode voltage and the anode current as described above is preferably examined at two or more temperatures. In this embodiment, the relationship between the anode voltage and the anode current is examined at seven temperatures of −40 ° C., 25 ° C. (room temperature), 85 ° C., 150 ° C., 200 ° C., 250 ° C., and 300 ° C.

次に図5に示すように、領域IIにおける各温度での測定結果について、アノード電圧をアノード電流に対してセミログ(Semi-Log)プロットする。続いて、線形近似にて、アノード電圧とアノード電流との関係を近似する直線を引く。そして、この直線から、理想因子nおよび逆方向飽和電流Jsを規定する。ここで、SBDのアノード電圧とアノード電流との関係は、式(1)で表わされる。 Next, as shown in FIG. 5, with respect to the measurement results at each temperature in the region II, the anode voltage is semi-log plotted against the anode current. Subsequently, a straight line approximating the relationship between the anode voltage and the anode current is drawn by linear approximation. From this straight line, the ideal factor n and the reverse saturation current J s are defined. Here, the relationship between the anode voltage of the SBD and the anode current is expressed by Expression (1).

Figure 2006352028
Figure 2006352028

式(1)においてJnはアノード電流であり、Jsは逆方向飽和電流であり、qは電子素量であり、Vはアノード電圧であり、nは理想因子であり、kBはボルツマン定数であり、Tは絶対温度である。式(1)を変形して式(2)が得られる。 In equation (1), J n is the anode current, J s is the reverse saturation current, q is the electron elementary quantity, V is the anode voltage, n is the ideal factor, and k B is the Boltzmann constant. And T is the absolute temperature. Equation (1) is transformed to obtain equation (2).

Figure 2006352028
Figure 2006352028

式(2)より、図5で得られた直線の傾きが理想因子nとなり、直線の外挿の切片(V=0の場合のアノード電流Jn)が逆方向飽和電流Jsとなることが分かる。したがって、図5で得られた直線から、理想因子nおよび逆方向飽和電流Jsが規定される。 From equation (2), the slope of the straight line obtained in FIG. 5 is the ideal factor n, and the intercept of the straight line (the anode current J n when V = 0) is the reverse saturation current J s. I understand. Therefore, the ideal factor n and the reverse saturation current J s are defined from the straight line obtained in FIG.

次に図6に示すように、逆方向飽和電流Jsを温度(q/kBT)に対してセミログプロットする。そして、線形近似にて、逆方向飽和電流Jsと温度(q/kBT)との関係を近似する直線を引き、ショットキー障壁φBnを規定する。ここで、SBDに関する理論(Thermionic Emission Theory)によれば、SBDのアノード電圧とアノード電流との関係は、式(3)で表わされる。 Next, as shown in FIG. 6, the reverse saturation current J s is semi-log plotted against the temperature (q / k B T). Then, by linear approximation, a straight line approximating the relationship between the reverse saturation current J s and the temperature (q / k B T) is drawn to define the Schottky barrier φBn. Here, according to the theory relating to SBD (Thermionic Emission Theory), the relationship between the anode voltage and the anode current of the SBD is expressed by Expression (3).

Figure 2006352028
Figure 2006352028

式(3)において、A*はリチャードソン定数である。式(3)より、図6で得られた直線の傾きがショットキー障壁φBnとなることが分かる。したがって、図6で得られた直線から、ショットキー障壁φBnが規定される。 In equation (3), A * is a Richardson constant. From the equation (3), it can be seen that the slope of the straight line obtained in FIG. 6 becomes the Schottky barrier φBn. Therefore, the Schottky barrier φBn is defined from the straight line obtained in FIG.

整流素子10は、アノード電極8とカソード電極4との電位が変化することにより、ショットキー電極5とカソード電極4との間に電流を流す状態と、ショットキー電極5とカソード電極4との間に存在するn-半導体層2を空乏層化することによってショットキー電極5とカソード電極4との間の電流経路を遮断する状態とを選択可能である。続いて、本実施の形態における整流素子10の具体的な動作原理について、図7〜図9を用いて説明する。 The rectifying element 10 has a state in which a current flows between the Schottky electrode 5 and the cathode electrode 4 when the potential between the anode electrode 8 and the cathode electrode 4 changes, and between the Schottky electrode 5 and the cathode electrode 4. It is possible to select a state in which the current path between the Schottky electrode 5 and the cathode electrode 4 is cut off by forming the n semiconductor layer 2 present in the depletion layer into a depletion layer. Next, a specific operation principle of the rectifying element 10 in the present embodiment will be described with reference to FIGS.

図7は、アノード電極とカソード電極とが同電位の状態における整流素子を説明するための図である。図7を参照して、アノード電極8とカソード電極4とが同電位であると、n-半導体層2とショットキー電極3と間のショットキー障壁によって、n-半導体層2内に空乏層9a、9bが形成される。なお、空乏層9a、9bの各々は、図示しない位置において繋がっていてもよい。空乏層9aは、n-半導体層2とショットキー電極3との図中左側の境界面3aからn+半導体基板20に向かって下方向に延びるともに、ショットキー電極5の真下に向かって横方向にも延びる。空乏層9aと同様に空乏層9bは、n-半導体層2とショットキー電極3との図中右側の境界面3bからn-半導体層2内を下方向にも横方向にも延びる。 FIG. 7 is a diagram for explaining the rectifying element in a state where the anode electrode and the cathode electrode are at the same potential. Referring to FIG. 7, when anode electrode 8 and cathode electrode 4 are at the same potential, depletion layer 9a is formed in n semiconductor layer 2 due to a Schottky barrier between n semiconductor layer 2 and Schottky electrode 3. 9b are formed. Each of the depletion layers 9a and 9b may be connected at a position not shown. The depletion layer 9 a extends downward from the left boundary surface 3 a between the n semiconductor layer 2 and the Schottky electrode 3 toward the n + semiconductor substrate 20 and laterally extends directly below the Schottky electrode 5. Also extends. Depletion layer 9b similarly to the depletion layer 9a is, n - also extending in the transverse direction of the semiconductor layer 2 down - from Zuchu right boundary surface 3b of the semiconductor layer 2 and the Schottky electrode 3 n.

ここで、アノード電極8とカソード電極4とが同電位である場合、空乏層9aと空乏層9bとは、ショットキー電極5の真下における交差部分Cにおいてわずかに交差するように延びる。これにより、ショットキー電極3との接触部分以外のショットキー電極5の周囲が空乏層9a、9bによって覆われ、ショットキー電極5とカソード電極4との間に空乏層化されたn-半導体層2が存在することになる。その結果、ショットキー電極5とカソード電極4との間の電流経路が遮断される。 Here, when the anode electrode 8 and the cathode electrode 4 are at the same potential, the depletion layer 9 a and the depletion layer 9 b extend so as to slightly intersect at the intersection C immediately below the Schottky electrode 5. As a result, the periphery of the Schottky electrode 5 other than the contact portion with the Schottky electrode 3 is covered with the depletion layers 9 a and 9 b, and the n semiconductor layer is depleted between the Schottky electrode 5 and the cathode electrode 4. 2 will exist. As a result, the current path between the Schottky electrode 5 and the cathode electrode 4 is interrupted.

なお、図7の状態では、n-半導体層2とショットキー電極5との間にショットキー障壁があり、ショットキー電極5との境界からn-半導体層2の内部へ延びる空乏層(以下、ショットキー電極5から延びる空乏層という)も存在している。しかし、ショットキー電極5とn-半導体層2との間のショットキー障壁φBn1は低いので、ショットキー電極5から延びる空乏層は小さい。このため、図7ではショットキー電極5から延びる空乏層の図示を省略している。 In the state of FIG. 7, there is a Schottky barrier between the n semiconductor layer 2 and the Schottky electrode 5, and a depletion layer (hereinafter referred to as “n”) extending from the boundary with the Schottky electrode 5 to the inside of the n semiconductor layer 2. There is also a depletion layer extending from the Schottky electrode 5). However, since the Schottky barrier φBn 1 between the Schottky electrode 5 and the n semiconductor layer 2 is low, the depletion layer extending from the Schottky electrode 5 is small. For this reason, the depletion layer extending from the Schottky electrode 5 is not shown in FIG.

整流素子10においては、アノード電極8とカソード電極4とが同電位の状態で空乏層9aと空乏層9bとがわずかに交差するように延びるように、ショットキー電極5の幅d3と、空乏層9a、9bの大きさとが規定されている。空乏層9a、9bの大きさは、ショットキー電極3の材料およびn-半導体層2の不純物濃度により規定可能である。 In the rectifying element 10, the width d 3 of the Schottky electrode 5 is depleted so that the depletion layer 9 a and the depletion layer 9 b slightly cross each other with the anode electrode 8 and the cathode electrode 4 at the same potential. The sizes of the layers 9a and 9b are defined. The size of the depletion layers 9 a and 9 b can be defined by the material of the Schottky electrode 3 and the impurity concentration of the n semiconductor layer 2.

図8は、順方向電圧が印加された場合における整流素子を説明するための図である。図8を参照して、アノード電極8の電位がカソード電極4の電位よりも高いと(順方向電圧が印加されると)、空乏層9a、9bの各々は、図7の状態よりも図中横方向(幅方向)および図中上方向に収縮する。空乏層9a、9bが収縮すると、ショットキー電極5の真下のn-半導体層2に空乏層化されていない部分(電流経路)ができる。図8において電流経路は幅dを有している。この電流経路を介して、ショットキー電極5とカソード電極4との間に電流Iが流れる。順方向電圧が大きくなる程、空乏層9a、9bの各々は収縮するので、電流経路の幅dは大きくなり、流れる電流の量が増加する。さらに順方向電圧が大きくなると、ショットキー電極3とn-半導体層2との間のショットキー障壁からも電流が流れ、アノード電極8とカソード電極4の間に流れる電流はさらに増加する。 FIG. 8 is a diagram for explaining the rectifying element when a forward voltage is applied. Referring to FIG. 8, when the potential of anode electrode 8 is higher than the potential of cathode electrode 4 (when a forward voltage is applied), each of depletion layers 9a and 9b is in the drawing more than the state of FIG. Shrink in the horizontal direction (width direction) and upward in the figure. When the depletion layers 9a and 9b contract, a portion (current path) that is not depleted is formed in the n semiconductor layer 2 immediately below the Schottky electrode 5. In FIG. 8, the current path has a width d. A current I flows between the Schottky electrode 5 and the cathode electrode 4 through this current path. As the forward voltage increases, each of the depletion layers 9a and 9b contracts, so that the width d of the current path increases and the amount of current flowing increases. As the forward voltage further increases, current also flows from the Schottky barrier between Schottky electrode 3 and n semiconductor layer 2, and the current flowing between anode electrode 8 and cathode electrode 4 further increases.

上述のように整流素子10においては、アノード電極8とカソード電極4とが同電位の状態で、空乏層9aと空乏層9bとはわずかに交差するように延びている。このため、空乏層9a、9bが少しでも収縮すると、ショットキー電極5の真下のn-半導体層2に電流経路ができて電流Iが流れる。したがって、整流素子10に印加される順方向電圧が小さくても、ショットキー障壁φBn1以上の順方向電圧が印加されれば、アノード電極8とカソード電極4との間に電流Iが流れる。 As described above, in the rectifying element 10, the depletion layer 9a and the depletion layer 9b extend so as to slightly intersect with the anode electrode 8 and the cathode electrode 4 being at the same potential. For this reason, when the depletion layers 9 a and 9 b contract even a little, a current path is formed in the n semiconductor layer 2 immediately below the Schottky electrode 5 and a current I flows. Therefore, even if the forward voltage applied to the rectifying element 10 is small, the current I flows between the anode electrode 8 and the cathode electrode 4 if a forward voltage higher than the Schottky barrier φBn 1 is applied.

図9は、逆方向電圧が印加される場合における整流素子を説明するための図である。図9を参照して、カソード電極4の電位がアノード電極8の電位よりも高いと(逆方向電圧が印加されると)、空乏層9aと空乏層9bとが一体化した空乏層9が深さ方向に延びる。このとき、ショットキー電極5とカソード電極4との間の電流経路は空乏層9により遮断されている。また、逆方向電圧がさらに大きくなると、ショットキー電極5とカソード電極4との間における空乏層9の厚さWが厚くなり、漏れ電流が減少する。   FIG. 9 is a diagram for explaining a rectifying element when a reverse voltage is applied. Referring to FIG. 9, when the potential of cathode electrode 4 is higher than the potential of anode electrode 8 (when a reverse voltage is applied), depletion layer 9 in which depletion layer 9a and depletion layer 9b are integrated becomes deep. It extends in the vertical direction. At this time, the current path between the Schottky electrode 5 and the cathode electrode 4 is blocked by the depletion layer 9. Further, when the reverse voltage is further increased, the thickness W of the depletion layer 9 between the Schottky electrode 5 and the cathode electrode 4 is increased, and the leakage current is reduced.

上述のように整流素子10においては、整流素子10にアノード電極8とカソード電極4とが同電位の状態で、空乏層9aと空乏層9bとはわずかに交差するように延びている。このため、アノード電極8とカソード電極4とが同電位の状態で既にショットキー電極5とカソード電極4との間の電流経路が遮断されているので、印加される逆方向電圧が小さくても整流素子10には電流が流れない。   As described above, in the rectifying element 10, the depletion layer 9 a and the depletion layer 9 b extend so as to slightly cross in the state where the anode electrode 8 and the cathode electrode 4 have the same potential. For this reason, since the current path between the Schottky electrode 5 and the cathode electrode 4 is already cut off while the anode electrode 8 and the cathode electrode 4 are at the same potential, rectification is performed even if the applied reverse voltage is small. No current flows through the element 10.

続いて、本実施の形態における整流素子の製造方法について、図10〜図13を用いて説明する。始めに図10を参照して、SiCよりなるn+半導体基板20を準備する。n+半導体基板20は、N(窒素)を不純物として1×1019/cm3の不純物濃度を有する。そして、たとえば厚さ12μm以下のSiCよりなるn-半導体層2をn+半導体基板20上にエピタキシャル成長させる。n-半導体層2の成長は、たとえばCVD(Chemical Vapor Deposition)法によって行なわれ、原料ガスとしてSiH4とC38とを用い、不純物ガスとして窒素ガスを用いて行なわれる。これにより、n-半導体層2の不純物濃度がたとえば1×1015/cm3とされる。次に、ドライ酸素(湿度の低い酸素)を供給して、n-半導体層2の主表面1aを1200℃程度の温度で熱酸化することによって、たとえば厚さ50nmの熱酸化膜23をn-半導体層2の主表面1a上に形成する。 Then, the manufacturing method of the rectifier in this Embodiment is demonstrated using FIGS. First, referring to FIG. 10, an n + semiconductor substrate 20 made of SiC is prepared. The n + semiconductor substrate 20 has an impurity concentration of 1 × 10 19 / cm 3 with N (nitrogen) as an impurity. Then, for example, n semiconductor layer 2 made of SiC having a thickness of 12 μm or less is epitaxially grown on n + semiconductor substrate 20. The growth of the n semiconductor layer 2 is performed, for example, by a CVD (Chemical Vapor Deposition) method, using SiH 4 and C 3 H 8 as source gases and nitrogen gas as impurity gases. Thereby, the impurity concentration of n semiconductor layer 2 is set to 1 × 10 15 / cm 3 , for example. Next, dry oxygen (oxygen having a low humidity) is supplied, and the main surface 1a of the n semiconductor layer 2 is thermally oxidized at a temperature of about 1200 ° C., so that the thermal oxide film 23 having a thickness of, for example, 50 nm is converted to n −. Formed on the main surface 1 a of the semiconductor layer 2.

次に図11を参照して、フッ酸などを用いてウェットエッチングすることにより、熱酸化膜23を除去し、n-半導体層2の主表面1aを露出する。ここで、上記のように熱酸化膜23を形成してこの熱酸化膜23を除去することにより、主表面1aを熱酸化膜23とともに除去し、ショットキー電極3を清浄な表面上に形成することができる。続いて、たとえば蒸着法などを用いて、主表面1a全面に厚さ0.1μmのショットキー電極5となる膜を形成する。 Next, referring to FIG. 11, thermal oxide film 23 is removed by wet etching using hydrofluoric acid or the like, and main surface 1a of n semiconductor layer 2 is exposed. Here, by forming the thermal oxide film 23 and removing the thermal oxide film 23 as described above, the main surface 1a is removed together with the thermal oxide film 23, and the Schottky electrode 3 is formed on a clean surface. be able to. Subsequently, a film to be the Schottky electrode 5 having a thickness of 0.1 μm is formed on the entire main surface 1a by using, for example, vapor deposition.

次に図12を参照して、ショットキー電極5となる膜の上に所定パターンのレジスト28を形成する。そして、このレジスト28をマスクとして、ショットキー電極5となる膜を、溶液を用いてウェットエッチングする。これにより、所定形状のショットキー電極5が形成される。   Next, referring to FIG. 12, a resist 28 having a predetermined pattern is formed on the film to be the Schottky electrode 5. Then, using this resist 28 as a mask, the film to be the Schottky electrode 5 is wet etched using a solution. Thereby, the Schottky electrode 5 having a predetermined shape is formed.

次に図13を参照して、レジスト28を除去する。そして、たとえば蒸着法などを用いて、ショットキー電極5を覆うように厚さ0.1μm程度のショットキー電極3を主表面1a上に形成する。   Next, referring to FIG. 13, the resist 28 is removed. Then, a Schottky electrode 3 having a thickness of about 0.1 μm is formed on main surface 1a so as to cover Schottky electrode 5 by using, for example, vapor deposition.

その後、たとえば蒸着法などを用いて、所定形状で厚さ3〜5μmのAl電極7をショットキー電極3上に形成し、n+半導体基板20の裏面1bにカソード電極4を形成する。以上の工程により、図3に示す整流素子10が完成する。 Thereafter, an Al electrode 7 having a predetermined shape and a thickness of 3 to 5 μm is formed on the Schottky electrode 3 by using, for example, vapor deposition, and the cathode electrode 4 is formed on the back surface 1b of the n + semiconductor substrate 20. The rectifying device 10 shown in FIG. 3 is completed through the above steps.

本実施の形態の整流素子10によれば、順方向電圧印加時には、ショットキー電極5とカソード電極4との間に存在するn-半導体層2に空乏層化されていない部分ができるので、この部分を電流経路としてショットキー電極5とカソード電極4との間に電流が流れる。ショットキー電極5とn-半導体層2との間のショットキー障壁φBn1は低いので、順方向電流の立ち上がり電圧を低くすることができ、定常損失を低減することができる。また、逆方向電圧印加時には、ショットキー電極3とn-半導体層2との間の空乏層が延びてショットキー電極5直下のn-半導体層2を空乏層化する。これにより、ショットキー電極5とn-半導体層2との間の電流経路が遮断される。ショットキー電極3とn-半導体層2との間のショットキー障壁φBn2は高いので、逆方向電圧印加時には厚さWの厚い空乏層9がn-半導体層2に形成される。これにより、アノード電極8とカソード電極4との間の漏れ電流を低減し、整流素子の耐圧を向上することができる。 According to the rectifying element 10 of the present embodiment, when a forward voltage is applied, a non-depleted portion is formed in the n semiconductor layer 2 existing between the Schottky electrode 5 and the cathode electrode 4. A current flows between the Schottky electrode 5 and the cathode electrode 4 with the portion as a current path. Since the Schottky barrier φBn 1 between the Schottky electrode 5 and the n semiconductor layer 2 is low, the rising voltage of the forward current can be lowered, and the steady loss can be reduced. When a reverse voltage is applied, a depletion layer between Schottky electrode 3 and n semiconductor layer 2 extends to make n semiconductor layer 2 immediately below Schottky electrode 5 a depletion layer. As a result, the current path between Schottky electrode 5 and n semiconductor layer 2 is interrupted. Since Schottky barrier φBn 2 between Schottky electrode 3 and n semiconductor layer 2 is high, a thick depletion layer 9 having a thickness W is formed in n semiconductor layer 2 when a reverse voltage is applied. Thereby, the leakage current between the anode electrode 8 and the cathode electrode 4 can be reduced, and the breakdown voltage of the rectifying element can be improved.

また、ショットキー電極3は平面的に見てショットキー電極5の周囲を取り囲むように形成されている。これにより、逆方向電圧印加時にはショットキー電極5の周囲から空乏層9a、9bが延びるので、ショットキー電極5とカソード電極4との電流経路を容易に遮断することができる。その結果、電流を制御しやすくなる。   Further, the Schottky electrode 3 is formed so as to surround the periphery of the Schottky electrode 5 when seen in a plan view. Thereby, when the reverse voltage is applied, the depletion layers 9a and 9b extend from the periphery of the Schottky electrode 5, so that the current path between the Schottky electrode 5 and the cathode electrode 4 can be easily cut off. As a result, it becomes easier to control the current.

(実施の形態2)
図14は、本発明の実施の形態2における整流素子の構成を示す断面図である。図14を参照して、本実施の形態の整流素子10aにおいては、n+半導体基板20上のn-半導体層2が主表面に凸部12を有している。凸部12は、n-半導体層2の凸部12以外の領域に溝13を形成することによって形成されている。凸部12の上面12aにはショットキー電極5が形成されている。そして、ショットキー電極5と、凸部12の側面12bと、溝13の底面とを覆うように、ショットキー電極3が形成されている。これにより、凸部12の上面12aにおいてショットキー電極5とn-半導体層2とがショットキー接触しており、凸部12の側面12bおよび溝13の底面においてショットキー電極3とn-半導体層2とがショットキー接触している。ショットキー電極3の上にはAl電極7が形成されている。
(Embodiment 2)
FIG. 14 is a cross-sectional view showing the configuration of the rectifying element according to Embodiment 2 of the present invention. Referring to FIG. 14, in rectifying element 10a of the present embodiment, n semiconductor layer 2 on n + semiconductor substrate 20 has convex portion 12 on the main surface. The convex portion 12 is formed by forming a groove 13 in a region other than the convex portion 12 of the n semiconductor layer 2. A Schottky electrode 5 is formed on the upper surface 12 a of the convex portion 12. The Schottky electrode 3 is formed so as to cover the Schottky electrode 5, the side surface 12 b of the convex portion 12, and the bottom surface of the groove 13. Thus, the upper surface 12a and the Schottky electrode 5 in the n of the convex portion 12 - and the semiconductor layer 2 are in Schottky contact, and a Schottky electrode 3 at the bottom side 12b and the grooves 13 of the projections 12 n - semiconductor layer 2 and Schottky contact. An Al electrode 7 is formed on the Schottky electrode 3.

整流素子10aの具体的寸法はたとえば以下の通りである。凸部12の高さd6は1.5μm程度であり、幅d7は1μmである。n-半導体層2の下面から溝13の底面までの厚さd8は12μm以下である。 Specific dimensions of the rectifying element 10a are as follows, for example. The height d 6 of the convex portion 12 is about 1.5 μm, and the width d 7 is 1 μm. The thickness d 8 from the lower surface of the n semiconductor layer 2 to the bottom surface of the groove 13 is 12 μm or less.

なお、これ以外の構成は実施の形態1における整流素子10の構成とほぼ同様である。よって、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。   The other configuration is substantially the same as the configuration of the rectifying element 10 in the first embodiment. Therefore, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.

続いて、本実施の形態における整流素子10aの動作原理について、図15〜図17を用いて説明する。図15は、アノード電極8とカソード電極4とが同電位の状態における整流素子を説明するための図である。図15を参照して、アノード電極8とカソード電極4とが同電位であると、n-半導体層2とショットキー電極3との間のショットキー障壁によって、n-半導体層2内に空乏層9a、9bが形成される。空乏層9aは、図中左側の側面12bから凸部12の内部へ(図中右方向へ)延び、かつ図中左側の溝13の底面から下方向へ延びる。空乏層9bは、図中右側の側面12bから凸部12の内部へ(図中左方向へ)延び、かつ図中左側の溝13の底面から下方向へ延びる。 Next, the operating principle of the rectifying element 10a in the present embodiment will be described with reference to FIGS. FIG. 15 is a diagram for explaining the rectifying element in a state where the anode electrode 8 and the cathode electrode 4 are at the same potential. Referring to FIG. 15, when anode electrode 8 and cathode electrode 4 are at the same potential, a depletion layer is formed in n semiconductor layer 2 due to a Schottky barrier between n semiconductor layer 2 and Schottky electrode 3. 9a and 9b are formed. The depletion layer 9a extends from the side surface 12b on the left side in the figure to the inside of the convex portion 12 (to the right side in the figure) and extends downward from the bottom surface of the groove 13 on the left side in the figure. The depletion layer 9b extends from the side surface 12b on the right side in the drawing to the inside of the convex portion 12 (to the left side in the drawing) and extends downward from the bottom surface of the groove 13 on the left side in the drawing.

ここで、アノード電極8とカソード電極4とが同電位の場合、空乏層9aと空乏層9bとは、ショットキー電極5の真下における交差部分Cにおいてわずかに交差するように延びる。これにより、ショットキー電極5とカソード電極4との間に存在するn-半導体層2、言い換えれば凸部12が空乏層化される。その結果、ショットキー電極5とカソード電極4との間の電流経路が遮断される。 Here, when the anode electrode 8 and the cathode electrode 4 are at the same potential, the depletion layer 9 a and the depletion layer 9 b extend so as to slightly intersect at the intersection C immediately below the Schottky electrode 5. As a result, the n semiconductor layer 2 existing between the Schottky electrode 5 and the cathode electrode 4, in other words, the convex portion 12 is depleted. As a result, the current path between the Schottky electrode 5 and the cathode electrode 4 is interrupted.

図16は、順方向電圧が印加された場合における整流素子を説明するための図である。図16を参照して、アノード電極8の電位がカソード電極4の電位よりも高いと(順方向電圧が印加されると)、空乏層9a、9bの各々は図15の状態よりも図中横方向(幅方向)および図中上方向に収縮する。特に空乏層9a、9bが図中横方向に収縮すると、凸部12の内部に空乏層化されていない部分(電流経路)ができる。図16において電流経路は幅dを有している。この電流経路を介して、ショットキー電極5とカソード電極4との間に電流Iが流れる。   FIG. 16 is a diagram for explaining a rectifying element when a forward voltage is applied. Referring to FIG. 16, when the potential of anode electrode 8 is higher than the potential of cathode electrode 4 (when a forward voltage is applied), each of depletion layers 9a and 9b is lateral to the state of FIG. Shrink in the direction (width direction) and upward in the figure. In particular, when the depletion layers 9a and 9b contract in the lateral direction in the figure, a portion (current path) that is not depleted is formed inside the convex portion 12. In FIG. 16, the current path has a width d. A current I flows between the Schottky electrode 5 and the cathode electrode 4 through this current path.

図17は、逆方向電圧が印加される場合における整流素子を説明するための図である。図17を参照して、カソード電極4の電位がアノード電極8の電位よりも高いと(逆方向電圧が印加されると)、空乏層9aと空乏層9bとが一体化した空乏層9が下方向に延びる。このとき、ショットキー電極5とカソード電極4との間の電流経路は空乏層9により遮断されている。また、逆方向電圧がさらに大きくなると、ショットキー電極3とカソード電極4との間に挟まれた空乏層9の厚さWが厚くなり、漏れ電流が減少する。   FIG. 17 is a diagram for explaining a rectifying element when a reverse voltage is applied. Referring to FIG. 17, when the potential of cathode electrode 4 is higher than the potential of anode electrode 8 (when a reverse voltage is applied), depletion layer 9 in which depletion layer 9a and depletion layer 9b are integrated becomes lower. Extend in the direction. At this time, the current path between the Schottky electrode 5 and the cathode electrode 4 is blocked by the depletion layer 9. Further, when the reverse voltage is further increased, the thickness W of the depletion layer 9 sandwiched between the Schottky electrode 3 and the cathode electrode 4 is increased, and the leakage current is reduced.

続いて、本実施の形態における整流素子10aの製造方法について、図18〜図22を用いて説明する。始めに実施の形態1と同様の製造工程を経て、図10に示す構造を得る。   Then, the manufacturing method of the rectifier 10a in this Embodiment is demonstrated using FIGS. First, the manufacturing process similar to that of the first embodiment is performed to obtain the structure shown in FIG.

なお、n-半導体層2のエピタキシャル成長の際、CVD法に用いる不純物ガスの割合を減らすことで、凸部12とされる部分(n-半導体層2の上部)の不純物濃度をそれ以外の部分(n-半導体層2の下部)の不純物濃度よりも低くして、逆方向電圧印加の際に凸部12内部へ空乏層が延びやすくしてもよい。この場合、たとえばn-半導体層2の上部の不純物濃度は1×1015/cm3程度とされ、たとえばn-半導体層2の下部の不純物濃度は1×1016/cm3程度とされる。また、図10におけるn-半導体層2の厚さは13μm程度であることが好ましい。 Incidentally, n - during epitaxial growth of the semiconductor layer 2, by reducing the proportion of the impurity gas used in the CVD method, the portion that is convex portion 12 - impurity concentration other portions of the (n top of the semiconductor layer 2) ( It may be lower than the impurity concentration in the lower part of the n semiconductor layer 2 so that the depletion layer can easily extend into the convex portion 12 when the reverse voltage is applied. In this case, for example, the impurity concentration in the upper portion of n semiconductor layer 2 is set to about 1 × 10 15 / cm 3, and the impurity concentration in the lower portion of n semiconductor layer 2 is set to about 1 × 10 16 / cm 3 , for example. Further, the thickness of the n semiconductor layer 2 in FIG. 10 is preferably about 13 μm.

次に図18を参照して、たとえばCVD法を用いて、厚さ1μm程度のSiO2よりなる酸化膜24を熱酸化膜23上に形成する。そして、酸化膜24上に所定パターンのレジスト(図示なし)を形成する。そして、このレジストをマスクとして、酸化膜24、熱酸化膜23、およびn-半導体層2の上部をたとえばRIEを用いてエッチングする。これにより、n-半導体層2内に溝13が形成され、エッチングされなかった部分に凸部12が形成される。酸化膜24および熱酸化膜23のエッチングにはたとえばCF4系ガスが用いられ、n-半導体層2のエッチングにはたとえばSF6とO2との混合ガスが用いられる。n-半導体層2はたとえば2.5μmの深さだけエッチングされる。 Next, referring to FIG. 18, an oxide film 24 made of SiO 2 having a thickness of about 1 μm is formed on thermal oxide film 23 by using, for example, a CVD method. Then, a resist (not shown) having a predetermined pattern is formed on the oxide film 24. Then, using this resist as a mask, the oxide film 24, the thermal oxide film 23, and the upper portion of the n semiconductor layer 2 are etched using, for example, RIE. As a result, a groove 13 is formed in the n semiconductor layer 2, and a convex portion 12 is formed in a portion not etched. For example, a CF 4 gas is used for etching the oxide film 24 and the thermal oxide film 23, and a mixed gas of SF 6 and O 2 is used for etching the n semiconductor layer 2, for example. The n semiconductor layer 2 is etched by a depth of 2.5 μm, for example.

次に図19を参照して、フッ酸などの溶液を用いて、酸化膜24および熱酸化膜23を除去する。これにより、凸部12の上面12aが露出される。続いて、ドライ酸素を供給して、n-半導体層2の表面を1200℃程度の温度で熱酸化することによって、凸部12の上面12aおよび側面12bと、溝13の底面とに、厚さ50nmの熱酸化膜25を形成する。 Next, referring to FIG. 19, oxide film 24 and thermal oxide film 23 are removed using a solution such as hydrofluoric acid. Thereby, the upper surface 12a of the convex part 12 is exposed. Subsequently, dry oxygen is supplied to thermally oxidize the surface of the n semiconductor layer 2 at a temperature of about 1200 ° C., so that the top surface 12 a and the side surface 12 b of the convex portion 12 and the bottom surface of the groove 13 have a thickness. A 50 nm thermal oxide film 25 is formed.

次に図20を参照して、フッ酸などの溶液を用いて熱酸化膜25を除去し、n-半導体層2の表面を清浄な表面にする。続いて、たとえば蒸着法などを用いて、凸部12の上面12aおよび側面12bと、溝13の底面とに、厚さ0.1μm程度のショットキー電極5となる膜を形成する。 Next, referring to FIG. 20, thermal oxide film 25 is removed using a solution such as hydrofluoric acid to make the surface of n semiconductor layer 2 a clean surface. Subsequently, a film to be the Schottky electrode 5 having a thickness of about 0.1 μm is formed on the upper surface 12 a and the side surface 12 b of the convex portion 12 and the bottom surface of the groove 13 by using, for example, vapor deposition.

次に図21を参照して、ショットキー電極5となる膜の上に所定パターンのレジスト(図示なし)を形成する。そして、このレジストをマスクとして、溶液などを用いてショットキー電極5をエッチングする。これにより、凸部12の側面12bおよび溝13の底部に存在していたショットキー電極5となる膜が除去され、上面12aにショットキー電極5が形成される。   Next, referring to FIG. 21, a resist (not shown) having a predetermined pattern is formed on the film to be Schottky electrode 5. Then, using this resist as a mask, Schottky electrode 5 is etched using a solution or the like. Thereby, the film to be the Schottky electrode 5 existing on the side surface 12b of the convex portion 12 and the bottom portion of the groove 13 is removed, and the Schottky electrode 5 is formed on the upper surface 12a.

次に図22を参照して、たとえば蒸着法などを用いて、ショットキー電極5と、凸部12の側面12bと、溝13の底面とを覆うように、厚さ0.1〜0.2μm程度のショットキー電極3を形成する。   Next, referring to FIG. 22, the thickness is 0.1 to 0.2 μm so as to cover Schottky electrode 5, side surface 12 b of convex portion 12, and bottom surface of groove 13 by using, for example, vapor deposition. About the same Schottky electrode 3 is formed.

その後、実施の形態1と同様の方法により、ショットキー電極3上にAl電極7を形成し、n+半導体基板20の裏面1bにカソード電極4を形成する。以上の工程により、図14に示す整流素子10aが完成する。 Thereafter, the Al electrode 7 is formed on the Schottky electrode 3 and the cathode electrode 4 is formed on the back surface 1b of the n + semiconductor substrate 20 by the same method as in the first embodiment. The rectifying element 10a shown in FIG. 14 is completed through the above steps.

本実施の形態の整流素子10aによれば、凸部12の内部が電流経路として規定される。逆方向電圧印加時には、凸部12の側面12bから内部へ空乏層9a、9bが延び、凸部12の内部が空乏層化される。したがって、電流経路を容易に遮断することができ、電流を制御し易くなる。また耐圧を向上することができる。   According to the rectifying element 10a of the present embodiment, the inside of the convex portion 12 is defined as a current path. When a reverse voltage is applied, the depletion layers 9a and 9b extend from the side surface 12b of the convex portion 12 to the inside, and the inside of the convex portion 12 becomes a depletion layer. Therefore, the current path can be easily interrupted, and the current can be easily controlled. In addition, the breakdown voltage can be improved.

(実施の形態3)
図23は、本発明の実施の形態3における整流素子の構成を示す断面図である。図23を参照して、本実施の形態の整流素子10bにおいては、溝13の底面上にショットキー電極3が形成されている。ショットキー電極3の端部は凸部12の側面12bに接触しており、これにより、ショットキー電極3の厚みの分だけショットキー電極3が凸部12の側面12b下部に形成されている。また、凸部12の上面および側面12b上部と、ショットキー電極3上とにショットキー電極5が形成されている。言い換えれば、凸部12の上面12aおよび側面12b上部においてn-半導体層2とショットキー電極5とがショットキー接触しており、凸部12の側面12b下部においてn-半導体層2とショットキー電極3とがショットキー接触している。
(Embodiment 3)
FIG. 23 is a cross-sectional view showing the configuration of the rectifying element according to Embodiment 3 of the present invention. Referring to FIG. 23, Schottky electrode 3 is formed on the bottom surface of groove 13 in rectifying element 10b of the present embodiment. The end of the Schottky electrode 3 is in contact with the side surface 12 b of the convex portion 12, whereby the Schottky electrode 3 is formed below the side surface 12 b of the convex portion 12 by the thickness of the Schottky electrode 3. Further, the Schottky electrode 5 is formed on the upper surface of the convex portion 12 and the upper portion of the side surface 12 b and on the Schottky electrode 3. In other words, n the upper surface 12a and side surfaces 12b upper portion of the convex portion 12 - and the semiconductor layer 2 and the Schottky electrode 5 are in Schottky contact, n in the side surface 12b lower part of the protrusion 12 - semiconductor layer 2 and the Schottky electrode 3 is in Schottky contact.

整流素子10bの具体的寸法はたとえば以下の通りである。ショットキー電極5の図中縦方向の高さd9はたとえば1.0μmであり、ショットキー電極3の厚さd10はたとえば0.5μmである。 Specific dimensions of the rectifying element 10b are as follows, for example. The vertical height d 9 of the Schottky electrode 5 in the drawing is, for example, 1.0 μm, and the thickness d 10 of the Schottky electrode 3 is, for example, 0.5 μm.

なお、これ以外の構成は実施の形態2における整流素子10aの構成とほぼ同様である。よって、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。   Other configurations are almost the same as the configuration of the rectifying element 10a in the second embodiment. Therefore, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.

本実施の形態の整流素子10bは、凸部12の側面12b下部から延びる空乏層9a、9bによって、ショットキー電極5とカソード電極4との間に電流を流す状態と、ショットキー電極5とカソード電極4との間の電流経路を遮断する状態とを選択可能である。図23では、空乏層9a、9bによって電流経路が遮断された状態を示している。   The rectifying element 10b according to the present embodiment includes a state in which a current flows between the Schottky electrode 5 and the cathode electrode 4 by the depletion layers 9a and 9b extending from the bottom of the side surface 12b of the convex portion 12, and the Schottky electrode 5 and the cathode A state in which a current path between the electrode 4 and the electrode 4 is cut off can be selected. FIG. 23 shows a state where the current path is interrupted by the depletion layers 9a and 9b.

続いて、本実施の形態における整流素子10bの製造方法について、図24〜図26を用いて説明する。始めに、実施の形態2の製造工程と同様の製造工程を経て、図19の構造を得る。   Then, the manufacturing method of the rectifier 10b in this Embodiment is demonstrated using FIGS. 24-26. First, the structure shown in FIG. 19 is obtained through the same manufacturing process as that of the second embodiment.

次に図24を参照して、たとえばRIEにより熱酸化膜25を除去し、n-半導体層2の表面を清浄な表面にする。続いて、たとえば蒸着法などを用いて、凸部12の上面12aおよび側面12bと、溝13の底面とに、厚さ0.5μmのショットキー電極3となる膜を形成する。溝13の底面のショットキー電極3となる膜を覆うように所定パターンのレジスト28を形成する。 Next, referring to FIG. 24, thermal oxide film 25 is removed by, for example, RIE to make the surface of n semiconductor layer 2 a clean surface. Subsequently, a film to be the Schottky electrode 3 having a thickness of 0.5 μm is formed on the top surface 12 a and the side surface 12 b of the convex portion 12 and the bottom surface of the groove 13 by using, for example, vapor deposition. A resist 28 having a predetermined pattern is formed so as to cover the film to be the Schottky electrode 3 on the bottom surface of the groove 13.

次に図25を参照して、このレジスト28をマスクとして、溶液などによりショットキー電極3となる膜をエッチングする。これにより、溝13の底部にショットキー電極3が形成される。   Next, referring to FIG. 25, using this resist 28 as a mask, the film that becomes Schottky electrode 3 is etched with a solution or the like. As a result, the Schottky electrode 3 is formed at the bottom of the groove 13.

次に図26を参照して、たとえば蒸着法などを用いて、ショットキー電極3と、凸部12の上面12aおよび側面12bとを覆うように、厚さ0.1μm程度のショットキー電極5を形成する。   Next, referring to FIG. 26, the Schottky electrode 5 having a thickness of about 0.1 μm is formed so as to cover the Schottky electrode 3 and the upper surface 12a and the side surface 12b of the convex portion 12 by using, for example, vapor deposition. Form.

その後、実施の形態1と同様の方法により、ショットキー電極5上にAl電極7を形成し、半導体基板20の裏面1bにカソード電極4を形成する。以上の工程により、図23に示す整流素子10bが完成する。   Thereafter, the Al electrode 7 is formed on the Schottky electrode 5 and the cathode electrode 4 is formed on the back surface 1 b of the semiconductor substrate 20 by the same method as in the first embodiment. The rectifying element 10b shown in FIG. 23 is completed through the above steps.

本実施の形態の整流素子10bによれば、凸部12の上面12aおよび側面12b上部においてショットキー電極5とn-半導体層2とがショットキー接触するので、凸部の上面でのみショットキー接触する場合に比べてショットキー接触する電極の表面積を増加することができる。したがって、順方向電流の電流量を増加することができる。 According to the rectifying element 10b of the present embodiment, the Schottky electrode 5 and the n semiconductor layer 2 are in Schottky contact on the upper surface 12a and the side surface 12b of the convex portion 12, and therefore, Schottky contact only on the upper surface of the convex portion. Compared with the case, the surface area of the electrode in Schottky contact can be increased. Therefore, the amount of forward current can be increased.

また、凸部12の側面12bにおいてn-半導体層2とショットキー電極3とがショットキー接触しているので、凸部12の側面12bから空乏層9a、9bが延びることで凸部12の内部を空乏層化して、電流経路を容易に遮断することができるので、電流を制御し易くなる。また耐圧を向上することができる。 In addition, since the n semiconductor layer 2 and the Schottky electrode 3 are in Schottky contact with the side surface 12 b of the convex portion 12, the depletion layers 9 a and 9 b extend from the side surface 12 b of the convex portion 12, thereby Since the current path can be easily interrupted by forming a depletion layer, the current can be easily controlled. In addition, the breakdown voltage can be improved.

(実施の形態4)
図27は、本発明の実施の形態4における整流素子の構成を示す断面図である。図27を参照して、本実施の形態の整流素子10cの構成は、実施の形態1の整流素子10の構成と比較して、n-半導体層2が高濃度不純物領域としてのn型半導体層2aを有している点において異なる。このn型半導体層2aは、n-半導体層2に比べて不純物濃度が高く、ショットキー電極5の真下におけるn-半導体層2の表面に形成されている。これにより、n型半導体層2aとショットキー電極5とがショットキー接触している。
(Embodiment 4)
FIG. 27 is a cross-sectional view showing a configuration of a rectifying element according to Embodiment 4 of the present invention. Referring to FIG. 27, the configuration of rectifying element 10c in the present embodiment is an n-type semiconductor layer in which n semiconductor layer 2 is a high-concentration impurity region, compared with the configuration of rectifying element 10 in the first embodiment. It differs in that it has 2a. The n-type semiconductor layer 2a, n - higher impurity concentration than the semiconductor layer 2, n in beneath the Schottky electrode 5 - is formed on the surface of the semiconductor layer 2. Thereby, the n-type semiconductor layer 2a and the Schottky electrode 5 are in Schottky contact.

なお、これ以外の構成は実施の形態1における整流素子10の構成とほぼ同様である。よって、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。   The other configuration is substantially the same as the configuration of the rectifying element 10 in the first embodiment. Therefore, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.

本実施の形態の整流素子10cによれば、ショットキー電極3と半導体層との間のショットキー障壁φBn2を低下させずにショットキー電極5と半導体層との間のショットキー障壁φBn1のみを低下させることができる。したがって、耐圧を低下させることなく定常損失を低下することができる。 According to the rectifying element 10c of the present embodiment, only the Schottky barrier φBn 1 between the Schottky electrode 5 and the semiconductor layer is not lowered without reducing the Schottky barrier φBn 2 between the Schottky electrode 3 and the semiconductor layer. Can be reduced. Therefore, the steady loss can be reduced without reducing the withstand voltage.

なお、本実施の形態と同様の効果は、たとえば以下の図28および図29に示す構成によっても得ることができる。   It is to be noted that the same effect as that of the present embodiment can be obtained, for example, by the configuration shown in FIGS. 28 and 29 below.

図28に示す整流素子10dの構成は、実施の形態2の整流素子10aの構成と比較して、n-半導体層2が高濃度不純物領域としてのn型半導体層2aを有している点において異なる。このn型半導体層2aは、n-半導体層2に比べて不純物濃度が高く、凸部12の上面12aに形成されている。これにより、n型半導体層2aとショットキー電極5とがショットキー接触している。 The configuration of rectifying element 10d shown in FIG. 28 is that n semiconductor layer 2 has n-type semiconductor layer 2a as a high-concentration impurity region, compared with the configuration of rectifying element 10a of the second embodiment. Different. The n-type semiconductor layer 2 a has a higher impurity concentration than the n semiconductor layer 2 and is formed on the upper surface 12 a of the convex portion 12. Thereby, the n-type semiconductor layer 2a and the Schottky electrode 5 are in Schottky contact.

また、図29に示す整流素子10eの構成は、実施の形態3の整流素子10bの構成と比較して、n-半導体層2が高濃度不純物領域としてのn型半導体層2aを有している点において異なる。n-半導体層2に比べて相対的に不純物濃度が高く、凸部12の上面12aに形成されている。これにより、n型半導体層2aとショットキー電極5とがショットキー接触している。 In addition, in the configuration of the rectifying element 10e shown in FIG. 29, the n semiconductor layer 2 has an n-type semiconductor layer 2a as a high-concentration impurity region, compared with the configuration of the rectifying element 10b of the third embodiment. It is different in point. The impurity concentration is relatively higher than that of the n semiconductor layer 2 and is formed on the upper surface 12 a of the convex portion 12. Thereby, the n-type semiconductor layer 2a and the Schottky electrode 5 are in Schottky contact.

なお、本実施の形態では、高濃度不純物領域としてn型半導体層2aが形成されている場合について示したが、n-半導体層2の代わりにp-半導体層が形成されており、n型半導体層2aの代わりにp型不純物領域が形成されていても同様の効果を得ることができる。 In the present embodiment, the case where the n-type semiconductor layer 2a is formed as the high-concentration impurity region has been described. However, a p semiconductor layer is formed instead of the n semiconductor layer 2, and the n-type semiconductor is formed. Even if a p-type impurity region is formed instead of the layer 2a, the same effect can be obtained.

(実施の形態5)
図30は、本発明の実施の形態5における整流素子の構成を示す断面図である。図30を参照して、本実施の形態の整流素子10fの構成は、実施の形態1の整流素子10の構成と比較して、n-半導体層2がp型不純物領域としてのp型半導体層2bを有している点において異なる。このp型半導体層2bは溝13の底面(凸部12の肩部)に形成されており、p型半導体層2bとショットキー電極3とが電気的に接触している。また、n型不純物領域としてのn-半導体層2は、凸部12の上面12aおよび側面12bにおいてショットキー電極5にショットキー接触している。p型半導体層2bとn-半導体層2とは互いに隣接している。
(Embodiment 5)
FIG. 30 is a cross-sectional view showing the configuration of the rectifying element according to Embodiment 5 of the present invention. Referring to FIG. 30, the configuration of rectifying element 10f of the present embodiment is a p-type semiconductor layer in which n semiconductor layer 2 is a p-type impurity region, compared to the configuration of rectifying element 10 of the first embodiment. It differs in that it has 2b. The p-type semiconductor layer 2b is formed on the bottom surface of the groove 13 (the shoulder of the convex portion 12), and the p-type semiconductor layer 2b and the Schottky electrode 3 are in electrical contact. Further, the n semiconductor layer 2 as the n-type impurity region is in Schottky contact with the Schottky electrode 5 on the upper surface 12 a and the side surface 12 b of the convex portion 12. The p-type semiconductor layer 2b and the n semiconductor layer 2 are adjacent to each other.

なお、これ以外の構成は実施の形態2における整流素子10aの構成とほぼ同様である。よって、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。   Other configurations are almost the same as the configuration of the rectifying element 10a in the second embodiment. Therefore, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.

本実施の形態の整流素子10fによれば、p型半導体層2bとn-半導体層2との間の空乏層によって、ショットキー電極5とカソード電極4との間の電流経路を遮断することができる。これにより、逆方向電圧印加時には大きな空乏層がn-半導体層2に形成されるので、耐圧を向上することができる。 According to the rectifying element 10f of the present embodiment, the current path between the Schottky electrode 5 and the cathode electrode 4 can be blocked by the depletion layer between the p-type semiconductor layer 2b and the n semiconductor layer 2. it can. Thereby, a large depletion layer is formed in the n semiconductor layer 2 when a reverse voltage is applied, so that the breakdown voltage can be improved.

(実施の形態6)
図31は、本発明の実施の形態6における整流素子の構成を示す断面図である。図31を参照して、本実施の形態の整流素子10gの構成は、実施の形態5の整流素子10fの構成と比較して、高濃度n型不純物領域としてのn型半導体層2aが形成されている点において異なる。このn型半導体層2aは、n-半導体層2に比べて不純物濃度が高く、凸部12の上面12aに形成されている。これにより、n型半導体層2aとショットキー電極5とがショットキー接触している。
(Embodiment 6)
FIG. 31 is a cross-sectional view showing a configuration of a rectifying element according to Embodiment 6 of the present invention. Referring to FIG. 31, the configuration of rectifying element 10g of the present embodiment is such that n-type semiconductor layer 2a as a high-concentration n-type impurity region is formed as compared with the configuration of rectifying element 10f of the fifth embodiment. Are different. The n-type semiconductor layer 2 a has a higher impurity concentration than the n semiconductor layer 2 and is formed on the upper surface 12 a of the convex portion 12. Thereby, the n-type semiconductor layer 2a and the Schottky electrode 5 are in Schottky contact.

なお、これ以外の構成は実施の形態2における整流素子10aの構成とほぼ同様である。よって、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。   Other configurations are almost the same as the configuration of the rectifying element 10a in the second embodiment. Therefore, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.

本実施の形態の整流素子10gによれば、ショットキー電極3と半導体層との間のショットキー障壁φBn2を低下させずにショットキー電極5と半導体層との間のショットキー障壁φBn1のみを低下させることができる。したがって、耐圧を低下させることなく定常損失を低下することができる。 According to the rectifying element 10g of the present embodiment, only the Schottky barrier φBn 1 between the Schottky electrode 5 and the semiconductor layer is reduced without reducing the Schottky barrier φBn 2 between the Schottky electrode 3 and the semiconductor layer. Can be reduced. Therefore, the steady loss can be reduced without reducing the withstand voltage.

以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。   The embodiment disclosed above should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above embodiments but by the scope of claims, and is intended to include all modifications and variations within the scope and meaning equivalent to the scope of claims.

本発明の整流素子およびその製造方法は、パワーデバイスに適用される整流素子およびその製造方法に適している。   The rectifying element and the manufacturing method thereof according to the present invention are suitable for a rectifying element applied to a power device and a manufacturing method thereof.

本発明の実施の形態1における整流素子の構成を示す断面図であって、図2および図3のI−I線に沿う断面図である。It is sectional drawing which shows the structure of the rectifier in Embodiment 1 of this invention, Comprising: It is sectional drawing which follows the II line | wire of FIG. 2 and FIG. 本発明の実施の形態1における整流素子の構成を示す平面図である。It is a top view which shows the structure of the rectifier in Embodiment 1 of this invention. 本発明の実施の形態1における他の整流素子の構成を示す平面図である。It is a top view which shows the structure of the other rectifier in Embodiment 1 of this invention. ショットキーダイオードにおける順方向のアノード電圧とアノード電流との関係を模式的に示す図である。It is a figure which shows typically the relationship between the forward anode voltage and anode current in a Schottky diode. 図4のアノード電圧をアノード電流に対してセミログプロットした図である。FIG. 5 is a semi-log plot of the anode voltage of FIG. 4 against the anode current. 逆方向飽和電流Jsを温度(q/kBT)に対してセミログプロットした図である。FIG. 6 is a semi-log plot of reverse saturation current J s against temperature (q / k B T). 本発明の実施の形態1において、アノード電極とカソード電極とが同電位の状態における整流素子を説明するための図である。In Embodiment 1 of this invention, it is a figure for demonstrating the rectifier in the state in which an anode electrode and a cathode electrode are the same electric potential. 本発明の実施の形態1において、順方向電圧が印加された場合における整流素子を説明するための図である。In Embodiment 1 of this invention, it is a figure for demonstrating the rectifier element in case a forward voltage is applied. 本発明の実施の形態1において、逆方向電圧が印加される場合における整流素子を説明するための図である。In Embodiment 1 of this invention, it is a figure for demonstrating the rectifier in the case where a reverse voltage is applied. 本発明の実施の形態1における整流素子の製造方法の第1工程を示す断面図である。It is sectional drawing which shows the 1st process of the manufacturing method of the rectifier in Embodiment 1 of this invention. 本発明の実施の形態1における整流素子の製造方法の第2工程を示す断面図である。It is sectional drawing which shows the 2nd process of the manufacturing method of the rectifier in Embodiment 1 of this invention. 本発明の実施の形態1における整流素子の製造方法の第3工程を示す断面図である。It is sectional drawing which shows the 3rd process of the manufacturing method of the rectifier in Embodiment 1 of this invention. 本発明の実施の形態1における整流素子の製造方法の第4工程を示す断面図である。It is sectional drawing which shows the 4th process of the manufacturing method of the rectifier in Embodiment 1 of this invention. 本発明の実施の形態2における整流素子の構成を示す断面図である。It is sectional drawing which shows the structure of the rectifier in Embodiment 2 of this invention. 本発明の実施の形態2において、アノード電極とカソード電極とが同電位の状態における整流素子を説明するための図である。In Embodiment 2 of this invention, it is a figure for demonstrating the rectifier in the state in which an anode electrode and a cathode electrode are the same electric potential. 本発明の実施の形態2において、順方向電圧が印加された場合における整流素子を説明するための図である。In Embodiment 2 of this invention, it is a figure for demonstrating the rectifier in the case where a forward voltage is applied. 本発明の実施の形態2において、逆方向電圧が印加される場合における整流素子を説明するための図である。In Embodiment 2 of this invention, it is a figure for demonstrating the rectification element in case a reverse direction voltage is applied. 本発明の実施の形態2における整流素子の製造方法の第1工程を示す断面図である。It is sectional drawing which shows the 1st process of the manufacturing method of the rectifier in Embodiment 2 of this invention. 本発明の実施の形態2における整流素子の製造方法の第2工程を示す断面図である。It is sectional drawing which shows the 2nd process of the manufacturing method of the rectifier in Embodiment 2 of this invention. 本発明の実施の形態2における整流素子の製造方法の第3工程を示す断面図である。It is sectional drawing which shows the 3rd process of the manufacturing method of the rectifier in Embodiment 2 of this invention. 本発明の実施の形態2における整流素子の製造方法の第4工程を示す断面図である。It is sectional drawing which shows the 4th process of the manufacturing method of the rectifier in Embodiment 2 of this invention. 本発明の実施の形態2における整流素子の製造方法の第5工程を示す断面図である。It is sectional drawing which shows the 5th process of the manufacturing method of the rectifier in Embodiment 2 of this invention. 本発明の実施の形態3における整流素子の構成を示す断面図である。It is sectional drawing which shows the structure of the rectifier in Embodiment 3 of this invention. 本発明の実施の形態3における整流素子の製造方法の第1工程を示す断面図である。It is sectional drawing which shows the 1st process of the manufacturing method of the rectifier in Embodiment 3 of this invention. 本発明の実施の形態3における整流素子の製造方法の第2工程を示す断面図である。It is sectional drawing which shows the 2nd process of the manufacturing method of the rectifier in Embodiment 3 of this invention. 本発明の実施の形態3における整流素子の製造方法の第3工程を示す断面図である。It is sectional drawing which shows the 3rd process of the manufacturing method of the rectifier in Embodiment 3 of this invention. 本発明の実施の形態4における整流素子の構成を示す断面図である。It is sectional drawing which shows the structure of the rectifier in Embodiment 4 of this invention. 本発明の実施の形態4における他の整流素子の構成を示す断面図である。It is sectional drawing which shows the structure of the other rectifier in Embodiment 4 of this invention. 本発明の実施の形態4におけるさらに他の整流素子の構成を示す断面図である。It is sectional drawing which shows the structure of the further another rectifier in Embodiment 4 of this invention. 本発明の実施の形態5における整流素子の構成を示す断面図である。It is sectional drawing which shows the structure of the rectifier in Embodiment 5 of this invention. 本発明の実施の形態6における他の整流素子の構成を示す断面図である。It is sectional drawing which shows the structure of the other rectifier in Embodiment 6 of this invention. 従来のSiC−SBD(整流素子)の構成を示す断面図である。It is sectional drawing which shows the structure of the conventional SiC-SBD (rectifier element). 従来のケイ素系pn接合ダイオード(整流素子)の構成を示す断面図である。It is sectional drawing which shows the structure of the conventional silicon-type pn junction diode (rectifier element).

符号の説明Explanation of symbols

1a 主表面、1b 裏面、2,102,112 n-半導体層(ドリフト層)、2a n型半導体層、2b p型半導体層、3,5 ショットキー電極、3a,3b 境界面、4,104,114 カソード電極、7 Al電極、8,103,113 アノード電極、9,9a,9b 空乏層、10,10a〜10g,110,120 整流素子、12 凸部、12a 上面、12b 側面、13 溝、20 n+半導体基板、23,25 熱酸化膜、24 酸化膜、28 レジスト、101 SiC基板、111 Si基板、115 p型不純物領域。 1a main surface, 1b back surface, 2,102, 112 n - semiconductor layer (drift layer), 2a n-type semiconductor layer, 2b p-type semiconductor layer, 3,5 Schottky electrode, 3a, 3b interface, 4,104, 114 cathode electrode, 7 Al electrode, 8, 103, 113 anode electrode, 9, 9a, 9b depletion layer, 10, 10a-10g, 110, 120 rectifier element, 12 convex part, 12a upper surface, 12b side surface, 13 groove, 20 n + semiconductor substrate, 23, 25 thermal oxide film, 24 oxide film, 28 resist, 101 SiC substrate, 111 Si substrate, 115 p-type impurity region.

Claims (12)

ワイドバンドギャップ半導体よりなる不純物領域と、
前記不純物領域にショットキー接触した第1電極と、
前記不純物領域にショットキー接触し、かつ第1電極と電気的に同電位に接続された第2電極と、
前記第1電極とは異なる電位を印加可能であり、かつ前記不純物領域に電気的に接続された第3電極とを備え、
前記第1電極と前記不純物領域との間のショットキー障壁の高さは前記第2電極と前記不純物領域との間のショットキー障壁の高さよりも低く、
前記第1電極および前記第2電極と、前記第3電極との電位差が変化することにより、前記第1電極と前記第3電極との間に電流を流す状態と、前記第1電極と前記第3電極との間に存在する前記不純物領域を空乏層化することによって前記第1電極と前記第3電極との間の電流経路を遮断する状態とを選択可能な、整流素子。
An impurity region made of a wide band gap semiconductor;
A first electrode in Schottky contact with the impurity region;
A second electrode in Schottky contact with the impurity region and electrically connected to the same potential as the first electrode;
A third electrode capable of applying a potential different from that of the first electrode and electrically connected to the impurity region;
The Schottky barrier height between the first electrode and the impurity region is lower than the Schottky barrier height between the second electrode and the impurity region,
A state in which a current flows between the first electrode and the third electrode by changing a potential difference between the first electrode, the second electrode, and the third electrode, and the first electrode and the third electrode A rectifying element capable of selecting a state in which a current path between the first electrode and the third electrode is cut off by depleting the impurity region existing between the three electrodes.
前記不純物領域は凸部を有し、
前記凸部の上面において前記不純物領域と前記第1電極とがショットキー接触し、かつ前記凸部の側面において前記不純物領域と前記第2電極とがショットキー接触することを特徴とする、請求項1に記載の整流素子。
The impurity region has a convex portion,
The impurity region and the first electrode are in Schottky contact on an upper surface of the convex portion, and the impurity region and the second electrode are in Schottky contact on a side surface of the convex portion. 1. The rectifying device according to 1.
前記凸部における不純物領域の不純物濃度が前記凸部以外の前記不純物領域の不純物濃度よりも低いことを特徴とする、請求項2に記載の整流素子。   The rectifying device according to claim 2, wherein an impurity concentration of the impurity region in the convex portion is lower than an impurity concentration of the impurity region other than the convex portion. 前記凸部の上面および側面において前記不純物領域と前記第1電極とがショットキー接触することを特徴とする、請求項2または3に記載の整流素子。   4. The rectifying device according to claim 2, wherein the impurity region and the first electrode are in Schottky contact on an upper surface and a side surface of the convex portion. 5. 請求項1〜4に記載の整流素子を複数備え、
複数の前記整流素子における前記第1電極の各々は、平面的に見てマトリクス状あるいはストライプ状に形成されていることを特徴とする、整流素子。
A plurality of rectifying elements according to claims 1 to 4,
Each of the first electrodes in the plurality of rectifying elements is formed in a matrix shape or a stripe shape in plan view.
前記不純物領域は相対的に不純物濃度の高い高濃度不純物領域を有し、かつ前記高濃度不純物領域と前記第1電極とがショットキー接触することを特徴とする、請求項1〜5のいずれかに記載の整流素子。   6. The impurity region according to claim 1, wherein the impurity region has a high concentration impurity region having a relatively high impurity concentration, and the high concentration impurity region and the first electrode are in Schottky contact. The rectifying device described in 1. 前記不純物領域は互いに隣接するp型不純物領域とn型不純物領域とを有し、かつ前記p型不純物領域と前記第2電極とがショットキー接触し、かつ前記n型不純物領域と前記第1電極とがショットキー接触することを特徴とする、請求項1〜5のいずれかに記載の整流素子。   The impurity region has a p-type impurity region and an n-type impurity region adjacent to each other, the p-type impurity region and the second electrode are in Schottky contact, and the n-type impurity region and the first electrode The rectifying element according to claim 1, wherein the rectifier and the Schottky contact with each other. 前記n型不純物領域は相対的に不純物濃度の高いn型高濃度不純物領域を有し、かつ前記n型高濃度不純物領域と前記第1電極とがショットキー接触することを特徴とする、請求項7に記載の整流素子。   The n-type impurity region has an n-type high-concentration impurity region having a relatively high impurity concentration, and the n-type high-concentration impurity region and the first electrode are in Schottky contact. 8. The rectifying device according to 7. ワイドバンドギャップ半導体よりなる不純物領域にショットキー接触するように第1電極を形成する工程と、
前記不純物領域にショットキー接触し、かつ前記第1電極と電気的に同電位に接続するように、前記第1電極と前記不純物領域との間のショットキー障壁よりも前記不純物領域との間のショットキー障壁が高い第2電極を形成する工程と、
前記第1電極とは異なる電位を印加可能であり、かつ前記不純物領域に電気的に接続するように、第3電極を形成する工程とを備え、
前記第1電極および前記第2電極と、前記第3電極との電位差が変化することにより、前記第1電極と前記第3電極との間に電流を流す状態と、前記第1電極と前記第3電極との間に存在する前記不純物領域を空乏層化することによって前記第1電極と前記第3電極との間の電流経路を遮断する状態とを選択可能であるように、前記第2電極の材料が選択される、整流素子の製造方法。
Forming a first electrode in Schottky contact with an impurity region made of a wide band gap semiconductor;
Schottky contact with the impurity region and electrically connected to the same potential as the first electrode, the region between the impurity region rather than the Schottky barrier between the first electrode and the impurity region. Forming a second electrode having a high Schottky barrier;
A step of forming a third electrode so that a potential different from that of the first electrode can be applied and electrically connected to the impurity region;
A state in which a current flows between the first electrode and the third electrode by changing a potential difference between the first electrode, the second electrode, and the third electrode, and the first electrode and the third electrode The second electrode is configured so that a state in which a current path between the first electrode and the third electrode is cut off can be selected by depleting the impurity region existing between the three electrodes. A method of manufacturing a rectifying element, wherein the material is selected.
前記不純物領域に凸部を形成する工程をさらに備え、
前記第2電極を形成する工程において前記凸部の上面に前記第2電極を形成し、かつ前記第3電極を形成する工程において前記凸部の側面に前記第3電極を形成することを特徴とする、請求項9に記載の整流素子の製造方法。
Further comprising forming a protrusion in the impurity region,
Forming the second electrode on an upper surface of the convex portion in the step of forming the second electrode, and forming the third electrode on a side surface of the convex portion in the step of forming the third electrode. The method for manufacturing a rectifying device according to claim 9.
前記第2電極を形成する工程において前記凸部の上面および側面に前記第2電極を形成することを特徴とする、請求項10に記載の整流素子の製造方法。   The method of manufacturing a rectifying device according to claim 10, wherein the second electrode is formed on an upper surface and a side surface of the convex portion in the step of forming the second electrode. 前記不純物領域の表面を熱酸化することにより熱酸化膜を形成する工程と、
前記熱酸化膜を除去する工程とをさらに備える、請求項9〜11のいずれかに記載の整流素子の製造方法。
Forming a thermal oxide film by thermally oxidizing the surface of the impurity region;
The method for manufacturing a rectifying device according to claim 9, further comprising a step of removing the thermal oxide film.
JP2005179559A 2005-06-20 2005-06-20 Rectifier element and manufacturing method thereof Pending JP2006352028A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005179559A JP2006352028A (en) 2005-06-20 2005-06-20 Rectifier element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005179559A JP2006352028A (en) 2005-06-20 2005-06-20 Rectifier element and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011122249A Division JP2011166181A (en) 2011-05-31 2011-05-31 Rectifying element and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2006352028A true JP2006352028A (en) 2006-12-28

Family

ID=37647517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005179559A Pending JP2006352028A (en) 2005-06-20 2005-06-20 Rectifier element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2006352028A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252776A (en) * 2008-04-01 2009-10-29 National Institute Of Advanced Industrial & Technology Diamond electronic device subjected to barrier height control
JP2009252775A (en) * 2008-04-01 2009-10-29 National Institute Of Advanced Industrial & Technology Structure for protecting junction between diamond surface and metal piece
JPWO2008136259A1 (en) * 2007-04-27 2010-07-29 独立行政法人産業技術総合研究所 Schottky electrode in diamond semiconductor device and manufacturing method thereof
JP2010192555A (en) * 2009-02-17 2010-09-02 Sumitomo Electric Ind Ltd Schottky barrier diode and method of manufacturing the same
JP2012227501A (en) * 2011-04-06 2012-11-15 Rohm Co Ltd Semiconductor device
JP2014090202A (en) * 2008-03-03 2014-05-15 Fuji Electric Co Ltd Trench gate type semiconductor device, and method for manufacturing the same
JP2016006890A (en) * 2011-07-27 2016-01-14 株式会社豊田中央研究所 Mosfet
JP2016167597A (en) * 2015-03-09 2016-09-15 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh Semiconductor device with trench/barrier schottky diode
JP2019016721A (en) * 2017-07-08 2019-01-31 株式会社Flosfia Semiconductor device
CN110870079A (en) * 2017-07-08 2020-03-06 株式会社Flosfia Semiconductor device with a plurality of semiconductor chips

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259436A (en) * 1992-03-13 1993-10-08 Shindengen Electric Mfg Co Ltd Schottky barrier rectifying semiconductor device
JP2000512075A (en) * 1996-05-13 2000-09-12 ノース・キャロライナ・ステイト・ユニヴァーシティ Schottky barrier rectifier and method of manufacturing the same
JP2000252479A (en) * 1999-03-01 2000-09-14 Fuji Electric Co Ltd Schottky barrier diode and manufacture thereof
JP2003506903A (en) * 1999-08-10 2003-02-18 イノベイティブ・テクノロジー・ライセンシング・エルエルシー High power rectifier
JP2004031896A (en) * 2002-04-30 2004-01-29 Furukawa Electric Co Ltd:The GaN SEMICONDUCTOR DEVICE AND III-V GROUP NITRIDE SEMICONDUCTOR DEVICE

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259436A (en) * 1992-03-13 1993-10-08 Shindengen Electric Mfg Co Ltd Schottky barrier rectifying semiconductor device
JP2000512075A (en) * 1996-05-13 2000-09-12 ノース・キャロライナ・ステイト・ユニヴァーシティ Schottky barrier rectifier and method of manufacturing the same
JP2000252479A (en) * 1999-03-01 2000-09-14 Fuji Electric Co Ltd Schottky barrier diode and manufacture thereof
JP2003506903A (en) * 1999-08-10 2003-02-18 イノベイティブ・テクノロジー・ライセンシング・エルエルシー High power rectifier
JP2004031896A (en) * 2002-04-30 2004-01-29 Furukawa Electric Co Ltd:The GaN SEMICONDUCTOR DEVICE AND III-V GROUP NITRIDE SEMICONDUCTOR DEVICE

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008136259A1 (en) * 2007-04-27 2010-07-29 独立行政法人産業技術総合研究所 Schottky electrode in diamond semiconductor device and manufacturing method thereof
JP5344484B2 (en) * 2007-04-27 2013-11-20 独立行政法人産業技術総合研究所 Schottky electrode in diamond semiconductor device and manufacturing method thereof
US9559188B2 (en) 2008-03-03 2017-01-31 Fuji Electric Co., Ltd. Trench gate type semiconductor device and method of producing the same
JP2014090202A (en) * 2008-03-03 2014-05-15 Fuji Electric Co Ltd Trench gate type semiconductor device, and method for manufacturing the same
US9209276B2 (en) 2008-03-03 2015-12-08 Fuji Electric Co., Ltd. Trench gate type semiconductor device and method of producing the same
JP2009252775A (en) * 2008-04-01 2009-10-29 National Institute Of Advanced Industrial & Technology Structure for protecting junction between diamond surface and metal piece
JP2009252776A (en) * 2008-04-01 2009-10-29 National Institute Of Advanced Industrial & Technology Diamond electronic device subjected to barrier height control
JP2010192555A (en) * 2009-02-17 2010-09-02 Sumitomo Electric Ind Ltd Schottky barrier diode and method of manufacturing the same
JP2012227501A (en) * 2011-04-06 2012-11-15 Rohm Co Ltd Semiconductor device
JP2016006890A (en) * 2011-07-27 2016-01-14 株式会社豊田中央研究所 Mosfet
JP2016167597A (en) * 2015-03-09 2016-09-15 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh Semiconductor device with trench/barrier schottky diode
JP2019016721A (en) * 2017-07-08 2019-01-31 株式会社Flosfia Semiconductor device
CN110870079A (en) * 2017-07-08 2020-03-06 株式会社Flosfia Semiconductor device with a plurality of semiconductor chips
JP6999106B2 (en) 2017-07-08 2022-01-18 株式会社Flosfia Semiconductor device
US11450774B2 (en) 2017-07-08 2022-09-20 Flosfia Inc. Semiconductor device including two or more adjustment regions
CN110870079B (en) * 2017-07-08 2024-01-09 株式会社Flosfia Semiconductor device with a semiconductor device having a plurality of semiconductor chips

Similar Documents

Publication Publication Date Title
JP2006352028A (en) Rectifier element and manufacturing method thereof
US9064779B2 (en) Semiconductor rectifier
US7851882B2 (en) Silicon carbide semiconductor device having junction barrier schottky diode
JP5303819B2 (en) Semiconductor device and manufacturing method thereof
US20080083966A1 (en) Schottky barrier semiconductor device
US7183575B2 (en) High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JP4282972B2 (en) High voltage diode
US8841741B2 (en) High breakdown voltage semiconductor rectifier
JP2009194127A (en) Semiconductor device and manufacturing method thereof
EP2276068A1 (en) Semiconductor device
JP6884235B2 (en) Power semiconductor device
JP2006352006A (en) Rectifier element and manufacturing method thereof
CN105144392A (en) Method of fabricating a merged p-n junction and schottky diode with regrown gallium nitride layer
WO2017187856A1 (en) Semiconductor device
US11949025B2 (en) Wide band gap semiconductor electronic device having a junction-barrier Schottky diode
US8502237B2 (en) Semiconductor rectifying device
US20060071235A1 (en) Lateral semiconductor diode and method for fabricating it
CN111129166B (en) Gallium oxide-based semiconductor structure and preparation method thereof
JP2012204480A (en) Semiconductor device and manufacturing method of the same
JP2008160024A (en) Semiconductor device
JP2011142355A (en) Rectifying element
KR20180044110A (en) Manufacturing method of silicon-carbide trench schottky barrier diode
TWI790141B (en) Wide-band gap semiconductor device and method of manufacturing the same
EP4141961A1 (en) Wide band-gap mps diode and method of manufacturing the same
JP4715324B2 (en) Rectifier element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110531

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110607

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110708