JP4176333B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP4176333B2 JP4176333B2 JP2001218052A JP2001218052A JP4176333B2 JP 4176333 B2 JP4176333 B2 JP 4176333B2 JP 2001218052 A JP2001218052 A JP 2001218052A JP 2001218052 A JP2001218052 A JP 2001218052A JP 4176333 B2 JP4176333 B2 JP 4176333B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring layer
- semiconductor
- semiconductor module
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電力駆動用のスイッチングデバイス等に用いられるパワー半導体モジュールに関する。
【０００２】
【従来の技術】
大電流を制御するスイッチングデバイスとして用いられる、いわゆるパワー半導体モジュールがある。この半導体モジュールは、例えば、図８に示すような構造となっている。
【０００３】
つまり、図８において、絶縁性の基板１上に配線層２がパターン形成され、その上にはんだなどのボンディング材３により半導体素子４が実装され、半導体素子４間や半導体素子４と配線層２とは、ボンディングワイヤ５により接続される。
【０００４】
そして、入出力信号は配線層２からボンディング材３、半導体素子４に伝えられたり、あるいはボンディングワイヤ５を介して別の配線層２または半導体素子４、あるいは基板１外部へと伝送される。
【０００５】
ところで、上記構成において、モジュール信頼性の観点から、半導体素子４の発熱による温度上昇を素子破壊温度以下とするために、さまざまな対策が施されている。これは、パワー系の半導体モジュールに限らず、半導体素子を搭載したデバイスに共通の対策である。
【０００６】
また、パワー半導体モジュール特有の問題として、モジュール内部を大電流が通過するために、半導体素子４以外の通電部材による発熱損失の問題がある。制御する電流の量に対してモジュール全体の寸法が大きい場合は、配線層２の面積を大きく設定し、ボンディングワイヤ５の本数を増やすことにより、動作時のモジュール最高温度を上限値以下に保つのは比較的容易である。
【０００７】
しかしながら、コスト低減の観点から、パッケージ全体の寸法を縮小して材料費を削減することが望まれるが、パッケージ全体の寸法を縮小することを考えると、配線層２の面積を小さくする必要がある。
【０００８】
また、半導体モジュールの製造工数を低減することを考えた場合、ボンディングワイヤ５の本数もなるべく少なくすることが望まれる。
【０００９】
このように、半導体モジュールの製造原価を低減して価格優位性を確保しようとすると、大電流が通過する部材の断面積を小さくせざるを得ず、その結果として、従来は問題とはならなかった配線層２の自己発熱による温度上昇や、ボンディングワイヤ５の過熱の問題が重要となってくる。
【００１０】
ここで、特開２０００−２５２３６７号公報に開示されている半導体集積回路装置がある。この公報に記載された半導体集積回路装置は、単層で配線寿命を満足させ、かつ、チップ面積の増加を最小限に抑えることを目的とし、電源供給配線及び信号出力配線それぞれの配線幅を、電流密度が一定となるように、それぞれ変えて形成されている。
【００１１】
電流が通過する抵抗体における単位長さ当たりの発熱密度は、電流通過方向の断面積に対する電流通過密度に比例するため、上記公報に記載された半導体集積回路装置のように、配線幅をそれぞれ変えた配線レイアウトを施すことにより、特定の配線層のローカルな領域の通過電流による発熱密度を均一化することが可能である。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記公報記載の半導体集積回路装置のような配線幅の設定方法では、配線層の発熱密度は均一化するものの、配線層にボンディングされたワイヤの発熱による影響を緩和することは困難である。
【００１３】
特に、コスト低減のために配線層の発熱の影響が無視できないほど配線層の幅を縮小した場合には、配線層にワイヤから流入する熱による温度上昇が支配的になる場合があり、配線層の幅を通過電流に合わせて調整しても、ボンディングワイヤから伝達される熱によって、局所的な温度上昇が生じると同時に、ボンディングワイヤ自体が過熱してモジュールの損傷に至ってしまう場合も考えられる。
【００１４】
そこで、半導体モジュールを小型化するため、この半導体モジュールの配線層の幅を設計するに当たり、ボンディングワイヤの発熱の影響を考慮した設計方法、及び、この設計方法を適用した半導体モジュールの開発が求められている。
【００１５】
本発明の目的は、ボンディングワイヤから配線層に通過する電流による熱流束の分布を均一化し、小型でありながら、半導体モジュール内部における特定領域の温度の異常上昇を防止でき、信頼性の高い半導体モジュールを実現することである。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明は次のように構成される。
（１）複数の半導体素子と、これら複数の半導体素子のそれぞれに接続される複数のボンディングワイヤと、これらボンディングワイヤを介して半導体素子の入出力電流が通過する配線とが基板上に配置され、上記配線から、上記基板の配線が配置された面とは反対側の面に熱流が通過する半導体モジュールにおいて、上記複数の半導体素子は、上記配線の長さ方向に沿って配列され、上記ボンディングワイヤを介して上記配線に接続され、上記配線の幅は、上記半導体素子から上記ボンディングワイヤを介して供給され、上記配線に流れる電流の大きさに従って拡大されているとともに、上記配線の上記ボンディングワイヤが接続される領域は、上記電流の大きさに従って拡大された大きさより拡大されている。
【００１７】
（２）好ましくは、上記（１）において、上記配線の幅と配線を通過する電流とがほぼ比例するように上記配線の幅が設定され、上記ボンディングワイヤが上記配線に接続される領域については、上記ボンディングワイヤから流入する熱流束の分布がほぼ一様になるように上記配線の幅が拡大されている。
【００１８】
（３）複数の半導体素子と、これら複数の半導体素子のそれぞれに接続される複数のボンディングワイヤと、これらボンディングワイヤを介して半導体素子の入出力電流が通過する配線とが基板上に配置され、上記配線から、上記基板の配線が配置された面とは反対側の面に熱流が通過する半導体モジュールにおいて、上記複数の半導体素子は、上記配線の長さ方向に沿って配列され、上記ボンディングワイヤを介して上記配線に接続され、上記配線の端部は、外部端子に接続され、上記配線の幅は、上記外部端子に近くなるほど大きく、遠くなるほど小さくなり、かつ、上記配線の領域のうち、上記ボンディングワイヤが接続されている領域は局所的に幅が大きくなっている。
【００１９】
（４）好ましくは、上記（１）において、上記配線の表面の温度分布がほぼ一様になるように上記配線の幅が変化されている。
【００２０】
（５）複数の半導体素子と、これら複数の半導体素子のそれぞれに接続される複数のボンディングワイヤと、これらボンディングワイヤを介して半導体素子の入出力電流が通過する配線とが基板上に配置され、上記配線から、上記基板の配線が配置された面とは反対側の面に熱流が通過し、上記複数の半導体素子を、上記配線の長さ方向に沿って配列し、上記ボンディングワイヤを介して上記配線に接続する半導体モジュールの製造方法において、上記配線の幅を、上記半導体素子から上記ボンディングワイヤを介して供給され、上記配線に流れる電流の大きさに従って拡大するとともに、上記配線の上記ボンディングワイヤが接続される領域を、上記電流の大きさに従って拡大された大きさより拡大して、配線を形成する。
【００２１】
（６）好ましくは、上記（１）において、上記配線における熱通過方向の通過熱流束の分布がほぼ等しくなるように配線幅が変化されている。
【００２２】
本発明による半導体モジュールは、配線（配線層）を通過する電流によって生じる発熱損失による熱量と、ボンディングワイヤを通過する電流によって生じる発熱損失熱量のうち配線側に流入する熱量との合計熱量が、上記配線層の電流通過方向でほぼ一様な分布密度を持つよう、配線層の幅を変える構成とした。
【００２３】
これにより、特定のボンディングワイヤの過熱や、配線層の局所的な過熱を防止し、小型化された半導体モジュールにおいても、このモジュールの熱抵抗を下げて信頼性を確保することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して説明する。
図１は、本発明の第１の実施形態における半導体モジュールの基本的な構成を示す図である。なお、この図１においては、半導体モジュール外部への端子構造、及び、モジュール全体の外郭観構造等は省略した。
【００２５】
また、図２は、本発明の第１の実施形態である半導体モジュールの一部断面図であり、図１のＡ−Ａ線に沿った断面を示す図である。
【００２６】
図１及び図２において、半導体素子４は、ボンディング材３を介して配線層（配線）２の上に実装されている。また、配線層２は絶縁性基板１の上にパターン形成されており、このパターン形成された個々の配線層２と、半導体素子４、及び図には示していないが、外部接続端子との間は、それぞれ、ボンディングワイヤ５により電気的、熱的に接続されている。
【００２７】
図１において、半導体素子４が搭載されている配線層２１、２２は、ボンディングワイヤ５の発熱のうち各配線層２１、２２に流入する分量と、半導体素子４の発熱損失、及び、各配線層２１、２２自体を通過する電流による発熱損失とを絶縁性基板１を介してモジュール外部へと放熱する熱拡散板の役割を担っている。
【００２８】
半導体素子４は、例えばCMOS等のトランジスタであり、半導体モジュール全体で電流を駆動するスイッチングデバイスなどとして利用される。
【００２９】
ここで、半導体素子４の実装用の面積が必要であること、及び、発熱量自体は半導体素子４による発熱量が大であるため、配線層２１、２２の断面積は、半導体素子４の放熱に十分な面積を確保できるよう、配線層２３と比較して大面積を確保して設計するのが一般的である。
【００３０】
これに対し、配線層２３には、半導体素子４の発熱損失はほとんど伝達されない。このため、配線層２３の配線幅を十分確保することが可能であれば、配線層２３自体の発熱は極めてわずかであり、配線幅を変える必要はない。
【００３１】
ところが、コスト低減等の目的から半導体モジュールの小型化に際して、モジュールの寸法を縮小していくと、半導体素子４の発熱の影響を受けない配線層２３の幅を限界まで縮小することが求められる。
【００３２】
この結果、配線層２３を通過する電流による自己発熱と、ボンディングワイヤ５の発熱損失のうち配線層２３に流入する熱の分量との合計した熱による温度上昇が無視できないほど大きくなってしまう場合が生じる。
【００３３】
図１において、複数の半導体素子４からボンディングワイヤ５及び配線層２３を介して、図の左側の出力線に電流が流れるようになっているため、配線層２３を通過する電流は、図の右から左に向かうにつれて大となっていく。つまり、配線層２３は、図１の右から左に沿って、複数の半導体素子４が順次接続され、半導体素子４からの電流がボンディングワイヤ５を介して順次加算されていくからである。
【００３４】
図１の各半導体素子４から配線層２３に流れる電流が、それぞれ一定であり、同一であるとすると、配線層２３の電流通過量は、図１の右から左に向かって、４：３：２：１の順で小さくなっていく。
【００３５】
従って、ボンディングワイヤ５の影響を考慮しない場合、配線層２３の幅を、左から右に向かって、通過電流比である４：３：２：１となるように、順次段階的に小さくするか、あるいは、ほぼ上記と同じ通過電流比となるように、左から右に向かって、スロープ状に連続的に小さくする。これによって、配線層２３自体の発熱密度を均一化し、図２の断面方向（基板１への方向）へ逃げる熱流束の分布を一定にすることが可能である。
【００３６】
本発明の従来技術である特開２０００−２５２３６７号公報に開示されている装置においては、上記のような配線幅の設計方法が記載されている。
【００３７】
ところが、パワー系の半導体モジュールの場合、ボンディングワイヤ５を通過する電流が非常に大きい。ボンディングワイヤ５の直径と、配線層２３の厚さのオーダーはほぼ同程度であるから、ボンディングワイヤ５の本数が極端に多くない限りは、ボンディングワイヤ５の断面積が小さい分だけ、ボンディングワイヤ５で生じる発熱損失は配線層２３より大きくなる。
【００３８】
したがって、配線層２３の通過電流密度のみを一定にするように、配線層２３の幅を調整すると、絶縁性基板１へ流れる熱流束が、配線層２３の左から右に移動するほど大きくなってしまい、かえって温度の異常上昇がおきやすくなってしまう。
【００３９】
本発明の第１の実施形態においては、この熱流束の分布がほぼ一定となるように配線層２３の幅を調整しているため、上記公知例の設計方法を適用した場合と比べて、配線層２３の温度分布を一定に保ち、局所的に温度が異常に上昇したり、ボンディングワイヤ５の過熱が生じるのを回避することが可能である。
【００４０】
具体的には、配線層２３の幅を、図１の右から左に向かって、通過電流の増加に対応して徐々に広くなるよう変えた上で、ボンディングワイヤ５がボンディングされている領域の幅をさらに広げることで、図１と直交する方向に伝導により伝えられる熱流束をほぼ均一化し、配線層２３における温度分布のばらつきを低減すると同時に、ボンディングワイヤ５の過熱を防止することができる。
【００４１】
ボンディングワイヤ５の周囲には、図には示されていないが、レジン等の材料が充填されている場合が一般的であり、例えば、半導体素子４や配線層２１、２２、２３の温度が所定の上限値を超えて異常上昇に至らなくとも、ボンディングワイヤ５が過熱してしまうと、上記レジン等の充填材の組成が熱によって変化してしまい、最悪の場合、熱破壊に至る可能性がある。このため、特に熱的に厳しい配線層２３を通過する熱抵抗を低減し、局所的な温度上昇を極力低減することが重要なのである。
【００４２】
本発明の第１の実施形態における半導体モジュールの熱的な設計方法を図３を参照して説明する。
図３は、上記熱的設計を適用するためにモデル化した半導体モジュールの一例の斜視図である。また、この図３は、半導体モジュールの一部を切り出したものであり、全体を示したものではない。また、図示されていない構成部品も存在することは言うまでもない。また、半導体素子４が配線層２にボンディングワイヤ５によって電気的及び熱的に接続されていなくても、配線層２を通過する電流による配線層２自体の発熱損失が無視できないくらい大きく、かつ、配線層２以外の構成部材から生じる熱を、配線層２を介してモジュール外部に放熱しなければならない構成の半導体モジュールにおいて、本発明が有効であることは言うまでもない。
【００４３】
図３において、絶縁性基板１はほとんど見えないが、半導体モジュールのパッケージ７は放熱板８の上に実装されており、その内部に絶縁性基板１、配線層２、半導体素子４が実装される。配線層２と、半導体素子４、及び、電極端子６はボンディングワイヤ５によって電気的及び熱的に接続されている。
【００４４】
ここでは、配線層２の幅を図１のように変化させてはいないが、以下で説明する設計方法により、配線幅を決定していけばよいので、この例では一定幅のものを示した。また、熱設計を簡単化するため、複数あるボンディングワイヤ５を一枚の板にまとめてモデル化しているが、この方法についても以下で説明する。
【００４５】
本発明の第１の実施形態における半導体モジュールの設計方法（設計も製造方法に含まれるという意味では製造方法）は、以下の手順１）〜６）により行われる。
【００４６】
１）初期モデルとなるモジュールの構造を仮決めする。
【００４７】
２）上記仮モデルに基づいて、熱伝導解析用の解析モデルを作成する。この際、構成する材料の寸法、物性値、特に、固有抵抗率、比熱、密度、熱拡散率もしくは熱伝導率をなるべく正確に把握することで、熱設計の精度を向上することができる。図３に示したモデルは、上記手順２）で作成した解析モデルの一例である。半導体モジュールの構造は三次元的であるから、なるべく三次元的な熱伝導解析を実施することが望ましい。
【００４８】
３）続いて、半導体素子４の発熱の影響のみを考慮した解析を実施し、半導体素子４が複数個存在する場合は、その最小ピッチ及びレイアウトを決定する。それぞれの半導体素子４が想定しうる最大発熱をした場合に、素子の最高温度が設計上限値を超えないように最小ピッチ及びレイアウトを決定するのである。図３の例では半導体素子４が、それぞれ、同一配線層内では一直線上かつ等間隔で配置されているが、半導体素子４の配置を最適化する際に、不規則な配置になってももちろん構わない。
【００４９】
４）さらに、半導体素子４と配線層２の発熱を考慮した解析を実施し、配線層２の電流通過方向の最小断面積を決定する。配線層２の断面積を小さくしすぎたために半導体素子４の温度に悪影響を及ぼす場合は、上記３）の手順に戻って半導体素子４の配置を再度適正化する。
【００５０】
５）次に、ボンディングワイヤ５の直径、本数、長さ、最大通過電流に基づいて、その電気抵抗及び発熱密度分布を求め、半導体素子４、配線層２、ボンディングワイヤ５全ての発熱を考慮した解析を実施する。これによって、まず、ボンディングワイヤ５が溶断したり、レジン等の充填材を変性したりすることのないようなボンディングワイヤ５の最小本数を決定する。
【００５１】
６）最後に、上記５）の結果に基づいて、配線層２の熱通過方向の最小断面積を決定する。
【００５２】
配線層２の断面積を小さくし過ぎたためにボンディングワイヤ５の温度に悪影響を及ぼす場合は、上記３）〜５）の手順のいずれかに戻って再度最適化を実施し、最終的に半導体素子４の配置、配線層２の断面積、ボンディングワイヤ５の本数等を決定するのである。
【００５３】
図３に示したモデルに対し、上記１）〜６）に示した熱的設計方法による解析を実行した場合のモジュール内温度分布について説明する。この解析は、図３に示した２列に配置された複数の半導体素子４のうち、片側の一列のみ発熱した場合の解析結果である。
【００５４】
図３に示したモデルにおいて、発熱している側の半導体素子４及び配線層２については、図３の左下から右上方向に向かって配線層２を通過する電流が増加する。このため、各半導体素子４及びボンディングワイヤ５における発熱量がそれぞれ等しくても、配線層２の発熱の影響により、右上端位置の半導体素子４と配線層２を接続するボンディングワイヤ５の温度が高くなりやすいこと、及び、ボンディングワイヤ５の本数によっては、配線層２と電極端子６とを結ぶボンディングワイヤ５の温度が高くなりやすい。
【００５５】
このように、本発明の第１の実施形態における半導体モジュールの設計方法を適用することにより、可能な限りサイズをシュリンクさせた半導体モジュールの中で、配線２の断面積や半導体素子４の配置、ボンディングワイヤ５の本数と長さなどを最適化することが可能である。
【００５６】
上記設計方法において、熱伝導解析の方法は、それぞれの条件を最適化することが可能であれば、どんな方法を用いても構わない。
【００５７】
また、本発明の第１の実施形態における半導体モジュールの熱的設計方法においては、有限要素法などによる数値解析を適用する際に、解析規模が大きくなり過ぎるような場合は、例えば、複数あるボンディングワイヤ５を、図３に示したモデルのように通過電流に対して断面積の等しい一枚の板状部材に置き換えることが可能である。
【００５８】
発熱量が実際にボンディングされるワイヤと等しくなるようにモデル化することで、配線層２、及び、ボンディングワイヤ５における最高温度を精度良く予測することができる。ただし、解析規模に余裕のある場合は、全ての構成部材を個別にモデル化する方がより正確な予測が可能であることは言うまでもない。
【００５９】
なお、配線層２の断面積については、通過電流による配線層２自体の発熱損失の影響をなるべく小さくする場合には、配線層２の電流通過方向の断面積を極力大きくする必要があるため、配線層２の幅と厚さのどちらを大きくしても同様の効果を得ることができる。
【００６０】
一方、半導体素子４やボンディングワイヤ５で生じた発熱損失の放熱経路として考えた場合、半導体モジュールの熱通過方向の熱流束を均一かつ極力小さくすることが重要である。例えば、配線層２が実装される絶縁性基板１の実効的な熱伝導率が配線層２の熱伝導率と比べて非常に小さい場合、絶縁性基板１における、熱の主流方向と直交する平面内の熱拡散はあまり期待できないため、配線層２における熱拡散の効果が極めて重要である。
【００６１】
このような場合は、配線層２における熱の主流方向の断面積が一定の場合は配線層２が若干厚くても構わない。配線層２を厚くすることによる熱抵抗の増加分を、配線層２内での熱拡散により絶縁性基板１を通過する熱流束低減による熱抵抗の減少分が相殺してくれるからである。
【００６２】
逆に、絶縁性基板１の実効的な熱伝導率が配線層２の熱伝導率と同等かそれ以上の場合は、配線層２の厚さは極力薄い方がよい。これらの、部材の厚さについても、本発明における熱的設計方法により、影響を評価してその厚さを決定することができる。
【００６３】
以上のように、本発明の第１の実施形態によれば、配線層２に通過する電流密度が均一となるように、配線層２の幅を調整した上で、配線層２に接続されるボンディングワイヤ５から配線層２に伝達される熱流束を均一化するために、ボンディングワイヤ５が接続されている領域の幅を、さらに拡げる構成とした。
【００６４】
したがって、ボンディングワイヤから配線層に通過する電流による熱流束の分布を均一化し、小型でありながら、半導体モジュール内部における特定領域の温度の異常上昇を防止でき、信頼性の高い半導体モジュールを実現することができる。
【００６５】
図４は、本発明の第２の実施形態における半導体モジュールの基本的な構成を示す図である。この図２においても、図１と同様に、半導体モジュール外部への端子構造、及び、モジュール全体の外殻構造等は省略した。
【００６６】
図４に示す本発明の第２の実施形態においては、配線層２３の幅を、ボンディングワイヤ５がボンディングされている領域の周辺だけ拡大したことを特徴とする。この第２の実施形態においては、配線層２３を通過する電流による発熱損失がボンディングワイヤ５から流入する熱よりも非常に小さい半導体モジュールに適用される。
【００６７】
このような半導体モジュールにおいては、ボンディングワイヤ５から流入する熱流束を小さくすればよいため、配線層２３の幅も、ボンディングワイヤ５の影響を相殺できる分だけ広くすればよい。
【００６８】
つまり、個々の半導体モジュール毎に、シミュレーションによる解析を行い、ボンディングワイヤ５の温度が上限値を超えないように、配線層２のボンディングワイヤ５が接続される領域を拡大すればよい。
【００６９】
本発明の第２の実施形態によれば、配線層２３を通過する電流による発熱損失がボンディングワイヤ５から流入する熱よりも非常に小さい半導体モジュールに適用した場合には、第１の実施例と同様な効果を得ることができる。
【００７０】
図５は、本発明の第３の実施形態における半導体モジュールの基本的な構成を示す図であり、図１、図４と同様に、半導体モジュール外部への端子構造、及び、モジュール全体の外殻構造等は省略している。
【００７１】
図５に示す本発明の第３の実施形態においては、配線層２３の幅を通過電流が多くなるほど段階的に増加させたことを特徴とする。ただし、その配線層２３の幅の増加方法については、通過電流の比に比例させるのではなく、通過熱流束をほぼ一定にできるように増加させることに特徴がある。
【００７２】
つまり、配線層２のある部分と他の部分とを比較して、その部分の通過電流のみでは他の部分の２倍でも、ボンディングワイヤ５から流入する熱の量との合計が例えば１．２倍しかない場合は、配線幅を１．２倍とすることで、通過熱流束の分布をほぼ一定にすることができる。
【００７３】
このように、本発明の第３の実施形態においても、第１の実施形態と同様な効果を得ることができる。
【００７４】
図６は、本発明の第４の実施形態における半導体モジュールの、基本的な構成を示す図である。この図６においても、半導体モジュール外部への端子構造、及び、モジュール全体の外殻構造等は省略した。
【００７５】
図６に示す本発明の第４の実施形態においては、配線層２３の幅を通過電流が多くなるほど、かつ、ボンディングワイヤ５からの流入熱量を考慮して連続的に増加させたことを特徴とする。
【００７６】
配線層２３の幅の増加方法は、図５に示した本発明の第３の実施形態と同様に、配線層２３の通過電流と、ボンディングワイヤ５から配線層２３に流入する熱量の影響を評価して決めるとこは言うまでもない。
【００７７】
従って、ボンディングワイヤ５から配線層２に流入する熱の量が多いほど、配線層２３の幅の増加率は小さくなる。
【００７８】
本発明の第４の実施形態によっても、配線層２３を通過する熱流束をほぼ一定にすることができる。
【００７９】
図７は、本発明の第５の実施形態における半導体モジュールの基本的な構成を示す図である。この図７においても、図１と同様に、半導体モジュール外部への端子構造、及び、モジュール全体の外殻構造等は省略した。
【００８０】
この図７に示す本発明の第５の実施形態においては、配線層２３の幅を、通過電流が多いところほど広げるのではなく、通過電流が小さくても配線幅は大きく変えたことを特徴とする。
【００８１】
半導体素子４の発熱量や、ボンディングワイヤ５の発熱量にばらつきがあると、配線層２３のうち、通過電流が小さい部分を通過する熱の量の方が、通過電流の大きい部分を通過する熱の量より多くなる場合が生じうる。
【００８２】
このような場合は、通過電流が多いほど配線層２３を通過する熱流束が大きくなるのとは逆の傾向を示すため、通過電流が小さくても、配線幅を大きく拡大すれば、通過熱流束をほぼ一定にすることができる。
【００８３】
このような状況は、回路構成上、配線層２３からの距離が大きい半導体素子４を接続するボンディングワイヤ５が極端に長い場合や、半導体素子４の発熱量に大きなばらつきがある場合などに発生しやすい。
【００８４】
本発明の第５の実施形態では、図７の右端の半導体素子４が配線層２３から遠く、かつ、ボンディングワイヤ５も、他の半導体素子４に接続されたボンディングワイヤ５より長くなっているため、右端の配線層２３の幅のみ広くした形状としているが、この、配線層２３への熱流入の多い素子、ボンディングワイヤ５の位置は右端の素子でなくてももちろん構わない。
【００８５】
本発明の第５の実施形態においても、第１の実施形態と同様な効果を得ることができる。
【００８６】
なお、上述した例においては、配線層２３の幅や断面積を変化させることについてことについて説明したが、配線層２３のみならず、半導体素子４が配置された配線層２１についても、熱流束が均一化するように、その幅を変化させることが可能である。
【００８７】
また、配線層の表面又は裏面の温度分布が、ほぼ一様になるように配線層の断面積を変化するように構成することも可能である。
【００８８】
【発明の効果】
本発明によれば、配線層を通過する電流とボンディングワイヤから配線層に流入する熱量とを組みあわせた熱量が、配線層全体に均一化するよう配線層の幅を設定するように構成したので、小型でありながら、半導体モジュール内部における特定領域の温度の異常上昇を防止でき、信頼性の高い半導体モジュールを実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体モジュールの基本的な構成を示す図である。
【図２】本発明の第１の実施形態である半導体モジュールの一部断面図であり、図１のＡ−Ａ線に沿った断面を示す図である。
【図３】熱的設計を適用するためにモデル化した半導体モジュールの一例の斜視図である。
【図４】本発明の第２の実施形態における半導体モジュールの基本的な構成を示す図である。
【図５】本発明の第３の実施形態における半導体モジュールの基本的な構成を示す図である。
【図６】本発明の第４の実施形態における半導体モジュールの基本的な構成を示す図である。
【図７】本発明の第５の実施形態における半導体モジュールの基本的な構成を示す図である。
【図８】従来技術における半導体モジュールの一例の構成例を示す図である。
【符号の説明】
１ 絶縁性基板
２ 配線層
３ ボンディング材
４ 半導体素子
５ ボンディングワイヤ
６ 電極端子
７ パッケージ
８ 放熱板
２１、２２、２３ 配線層
【発明の属する技術分野】
本発明は、電力駆動用のスイッチングデバイス等に用いられるパワー半導体モジュールに関する。
【０００２】
【従来の技術】
大電流を制御するスイッチングデバイスとして用いられる、いわゆるパワー半導体モジュールがある。この半導体モジュールは、例えば、図８に示すような構造となっている。
【０００３】
つまり、図８において、絶縁性の基板１上に配線層２がパターン形成され、その上にはんだなどのボンディング材３により半導体素子４が実装され、半導体素子４間や半導体素子４と配線層２とは、ボンディングワイヤ５により接続される。
【０００４】
そして、入出力信号は配線層２からボンディング材３、半導体素子４に伝えられたり、あるいはボンディングワイヤ５を介して別の配線層２または半導体素子４、あるいは基板１外部へと伝送される。
【０００５】
ところで、上記構成において、モジュール信頼性の観点から、半導体素子４の発熱による温度上昇を素子破壊温度以下とするために、さまざまな対策が施されている。これは、パワー系の半導体モジュールに限らず、半導体素子を搭載したデバイスに共通の対策である。
【０００６】
また、パワー半導体モジュール特有の問題として、モジュール内部を大電流が通過するために、半導体素子４以外の通電部材による発熱損失の問題がある。制御する電流の量に対してモジュール全体の寸法が大きい場合は、配線層２の面積を大きく設定し、ボンディングワイヤ５の本数を増やすことにより、動作時のモジュール最高温度を上限値以下に保つのは比較的容易である。
【０００７】
しかしながら、コスト低減の観点から、パッケージ全体の寸法を縮小して材料費を削減することが望まれるが、パッケージ全体の寸法を縮小することを考えると、配線層２の面積を小さくする必要がある。
【０００８】
また、半導体モジュールの製造工数を低減することを考えた場合、ボンディングワイヤ５の本数もなるべく少なくすることが望まれる。
【０００９】
このように、半導体モジュールの製造原価を低減して価格優位性を確保しようとすると、大電流が通過する部材の断面積を小さくせざるを得ず、その結果として、従来は問題とはならなかった配線層２の自己発熱による温度上昇や、ボンディングワイヤ５の過熱の問題が重要となってくる。
【００１０】
ここで、特開２０００−２５２３６７号公報に開示されている半導体集積回路装置がある。この公報に記載された半導体集積回路装置は、単層で配線寿命を満足させ、かつ、チップ面積の増加を最小限に抑えることを目的とし、電源供給配線及び信号出力配線それぞれの配線幅を、電流密度が一定となるように、それぞれ変えて形成されている。
【００１１】
電流が通過する抵抗体における単位長さ当たりの発熱密度は、電流通過方向の断面積に対する電流通過密度に比例するため、上記公報に記載された半導体集積回路装置のように、配線幅をそれぞれ変えた配線レイアウトを施すことにより、特定の配線層のローカルな領域の通過電流による発熱密度を均一化することが可能である。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記公報記載の半導体集積回路装置のような配線幅の設定方法では、配線層の発熱密度は均一化するものの、配線層にボンディングされたワイヤの発熱による影響を緩和することは困難である。
【００１３】
特に、コスト低減のために配線層の発熱の影響が無視できないほど配線層の幅を縮小した場合には、配線層にワイヤから流入する熱による温度上昇が支配的になる場合があり、配線層の幅を通過電流に合わせて調整しても、ボンディングワイヤから伝達される熱によって、局所的な温度上昇が生じると同時に、ボンディングワイヤ自体が過熱してモジュールの損傷に至ってしまう場合も考えられる。
【００１４】
そこで、半導体モジュールを小型化するため、この半導体モジュールの配線層の幅を設計するに当たり、ボンディングワイヤの発熱の影響を考慮した設計方法、及び、この設計方法を適用した半導体モジュールの開発が求められている。
【００１５】
本発明の目的は、ボンディングワイヤから配線層に通過する電流による熱流束の分布を均一化し、小型でありながら、半導体モジュール内部における特定領域の温度の異常上昇を防止でき、信頼性の高い半導体モジュールを実現することである。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明は次のように構成される。
（１）複数の半導体素子と、これら複数の半導体素子のそれぞれに接続される複数のボンディングワイヤと、これらボンディングワイヤを介して半導体素子の入出力電流が通過する配線とが基板上に配置され、上記配線から、上記基板の配線が配置された面とは反対側の面に熱流が通過する半導体モジュールにおいて、上記複数の半導体素子は、上記配線の長さ方向に沿って配列され、上記ボンディングワイヤを介して上記配線に接続され、上記配線の幅は、上記半導体素子から上記ボンディングワイヤを介して供給され、上記配線に流れる電流の大きさに従って拡大されているとともに、上記配線の上記ボンディングワイヤが接続される領域は、上記電流の大きさに従って拡大された大きさより拡大されている。
【００１７】
（２）好ましくは、上記（１）において、上記配線の幅と配線を通過する電流とがほぼ比例するように上記配線の幅が設定され、上記ボンディングワイヤが上記配線に接続される領域については、上記ボンディングワイヤから流入する熱流束の分布がほぼ一様になるように上記配線の幅が拡大されている。
【００１８】
（３）複数の半導体素子と、これら複数の半導体素子のそれぞれに接続される複数のボンディングワイヤと、これらボンディングワイヤを介して半導体素子の入出力電流が通過する配線とが基板上に配置され、上記配線から、上記基板の配線が配置された面とは反対側の面に熱流が通過する半導体モジュールにおいて、上記複数の半導体素子は、上記配線の長さ方向に沿って配列され、上記ボンディングワイヤを介して上記配線に接続され、上記配線の端部は、外部端子に接続され、上記配線の幅は、上記外部端子に近くなるほど大きく、遠くなるほど小さくなり、かつ、上記配線の領域のうち、上記ボンディングワイヤが接続されている領域は局所的に幅が大きくなっている。
【００１９】
（４）好ましくは、上記（１）において、上記配線の表面の温度分布がほぼ一様になるように上記配線の幅が変化されている。
【００２０】
（５）複数の半導体素子と、これら複数の半導体素子のそれぞれに接続される複数のボンディングワイヤと、これらボンディングワイヤを介して半導体素子の入出力電流が通過する配線とが基板上に配置され、上記配線から、上記基板の配線が配置された面とは反対側の面に熱流が通過し、上記複数の半導体素子を、上記配線の長さ方向に沿って配列し、上記ボンディングワイヤを介して上記配線に接続する半導体モジュールの製造方法において、上記配線の幅を、上記半導体素子から上記ボンディングワイヤを介して供給され、上記配線に流れる電流の大きさに従って拡大するとともに、上記配線の上記ボンディングワイヤが接続される領域を、上記電流の大きさに従って拡大された大きさより拡大して、配線を形成する。
【００２１】
（６）好ましくは、上記（１）において、上記配線における熱通過方向の通過熱流束の分布がほぼ等しくなるように配線幅が変化されている。
【００２２】
本発明による半導体モジュールは、配線（配線層）を通過する電流によって生じる発熱損失による熱量と、ボンディングワイヤを通過する電流によって生じる発熱損失熱量のうち配線側に流入する熱量との合計熱量が、上記配線層の電流通過方向でほぼ一様な分布密度を持つよう、配線層の幅を変える構成とした。
【００２３】
これにより、特定のボンディングワイヤの過熱や、配線層の局所的な過熱を防止し、小型化された半導体モジュールにおいても、このモジュールの熱抵抗を下げて信頼性を確保することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して説明する。
図１は、本発明の第１の実施形態における半導体モジュールの基本的な構成を示す図である。なお、この図１においては、半導体モジュール外部への端子構造、及び、モジュール全体の外郭観構造等は省略した。
【００２５】
また、図２は、本発明の第１の実施形態である半導体モジュールの一部断面図であり、図１のＡ−Ａ線に沿った断面を示す図である。
【００２６】
図１及び図２において、半導体素子４は、ボンディング材３を介して配線層（配線）２の上に実装されている。また、配線層２は絶縁性基板１の上にパターン形成されており、このパターン形成された個々の配線層２と、半導体素子４、及び図には示していないが、外部接続端子との間は、それぞれ、ボンディングワイヤ５により電気的、熱的に接続されている。
【００２７】
図１において、半導体素子４が搭載されている配線層２１、２２は、ボンディングワイヤ５の発熱のうち各配線層２１、２２に流入する分量と、半導体素子４の発熱損失、及び、各配線層２１、２２自体を通過する電流による発熱損失とを絶縁性基板１を介してモジュール外部へと放熱する熱拡散板の役割を担っている。
【００２８】
半導体素子４は、例えばCMOS等のトランジスタであり、半導体モジュール全体で電流を駆動するスイッチングデバイスなどとして利用される。
【００２９】
ここで、半導体素子４の実装用の面積が必要であること、及び、発熱量自体は半導体素子４による発熱量が大であるため、配線層２１、２２の断面積は、半導体素子４の放熱に十分な面積を確保できるよう、配線層２３と比較して大面積を確保して設計するのが一般的である。
【００３０】
これに対し、配線層２３には、半導体素子４の発熱損失はほとんど伝達されない。このため、配線層２３の配線幅を十分確保することが可能であれば、配線層２３自体の発熱は極めてわずかであり、配線幅を変える必要はない。
【００３１】
ところが、コスト低減等の目的から半導体モジュールの小型化に際して、モジュールの寸法を縮小していくと、半導体素子４の発熱の影響を受けない配線層２３の幅を限界まで縮小することが求められる。
【００３２】
この結果、配線層２３を通過する電流による自己発熱と、ボンディングワイヤ５の発熱損失のうち配線層２３に流入する熱の分量との合計した熱による温度上昇が無視できないほど大きくなってしまう場合が生じる。
【００３３】
図１において、複数の半導体素子４からボンディングワイヤ５及び配線層２３を介して、図の左側の出力線に電流が流れるようになっているため、配線層２３を通過する電流は、図の右から左に向かうにつれて大となっていく。つまり、配線層２３は、図１の右から左に沿って、複数の半導体素子４が順次接続され、半導体素子４からの電流がボンディングワイヤ５を介して順次加算されていくからである。
【００３４】
図１の各半導体素子４から配線層２３に流れる電流が、それぞれ一定であり、同一であるとすると、配線層２３の電流通過量は、図１の右から左に向かって、４：３：２：１の順で小さくなっていく。
【００３５】
従って、ボンディングワイヤ５の影響を考慮しない場合、配線層２３の幅を、左から右に向かって、通過電流比である４：３：２：１となるように、順次段階的に小さくするか、あるいは、ほぼ上記と同じ通過電流比となるように、左から右に向かって、スロープ状に連続的に小さくする。これによって、配線層２３自体の発熱密度を均一化し、図２の断面方向（基板１への方向）へ逃げる熱流束の分布を一定にすることが可能である。
【００３６】
本発明の従来技術である特開２０００−２５２３６７号公報に開示されている装置においては、上記のような配線幅の設計方法が記載されている。
【００３７】
ところが、パワー系の半導体モジュールの場合、ボンディングワイヤ５を通過する電流が非常に大きい。ボンディングワイヤ５の直径と、配線層２３の厚さのオーダーはほぼ同程度であるから、ボンディングワイヤ５の本数が極端に多くない限りは、ボンディングワイヤ５の断面積が小さい分だけ、ボンディングワイヤ５で生じる発熱損失は配線層２３より大きくなる。
【００３８】
したがって、配線層２３の通過電流密度のみを一定にするように、配線層２３の幅を調整すると、絶縁性基板１へ流れる熱流束が、配線層２３の左から右に移動するほど大きくなってしまい、かえって温度の異常上昇がおきやすくなってしまう。
【００３９】
本発明の第１の実施形態においては、この熱流束の分布がほぼ一定となるように配線層２３の幅を調整しているため、上記公知例の設計方法を適用した場合と比べて、配線層２３の温度分布を一定に保ち、局所的に温度が異常に上昇したり、ボンディングワイヤ５の過熱が生じるのを回避することが可能である。
【００４０】
具体的には、配線層２３の幅を、図１の右から左に向かって、通過電流の増加に対応して徐々に広くなるよう変えた上で、ボンディングワイヤ５がボンディングされている領域の幅をさらに広げることで、図１と直交する方向に伝導により伝えられる熱流束をほぼ均一化し、配線層２３における温度分布のばらつきを低減すると同時に、ボンディングワイヤ５の過熱を防止することができる。
【００４１】
ボンディングワイヤ５の周囲には、図には示されていないが、レジン等の材料が充填されている場合が一般的であり、例えば、半導体素子４や配線層２１、２２、２３の温度が所定の上限値を超えて異常上昇に至らなくとも、ボンディングワイヤ５が過熱してしまうと、上記レジン等の充填材の組成が熱によって変化してしまい、最悪の場合、熱破壊に至る可能性がある。このため、特に熱的に厳しい配線層２３を通過する熱抵抗を低減し、局所的な温度上昇を極力低減することが重要なのである。
【００４２】
本発明の第１の実施形態における半導体モジュールの熱的な設計方法を図３を参照して説明する。
図３は、上記熱的設計を適用するためにモデル化した半導体モジュールの一例の斜視図である。また、この図３は、半導体モジュールの一部を切り出したものであり、全体を示したものではない。また、図示されていない構成部品も存在することは言うまでもない。また、半導体素子４が配線層２にボンディングワイヤ５によって電気的及び熱的に接続されていなくても、配線層２を通過する電流による配線層２自体の発熱損失が無視できないくらい大きく、かつ、配線層２以外の構成部材から生じる熱を、配線層２を介してモジュール外部に放熱しなければならない構成の半導体モジュールにおいて、本発明が有効であることは言うまでもない。
【００４３】
図３において、絶縁性基板１はほとんど見えないが、半導体モジュールのパッケージ７は放熱板８の上に実装されており、その内部に絶縁性基板１、配線層２、半導体素子４が実装される。配線層２と、半導体素子４、及び、電極端子６はボンディングワイヤ５によって電気的及び熱的に接続されている。
【００４４】
ここでは、配線層２の幅を図１のように変化させてはいないが、以下で説明する設計方法により、配線幅を決定していけばよいので、この例では一定幅のものを示した。また、熱設計を簡単化するため、複数あるボンディングワイヤ５を一枚の板にまとめてモデル化しているが、この方法についても以下で説明する。
【００４５】
本発明の第１の実施形態における半導体モジュールの設計方法（設計も製造方法に含まれるという意味では製造方法）は、以下の手順１）〜６）により行われる。
【００４６】
１）初期モデルとなるモジュールの構造を仮決めする。
【００４７】
２）上記仮モデルに基づいて、熱伝導解析用の解析モデルを作成する。この際、構成する材料の寸法、物性値、特に、固有抵抗率、比熱、密度、熱拡散率もしくは熱伝導率をなるべく正確に把握することで、熱設計の精度を向上することができる。図３に示したモデルは、上記手順２）で作成した解析モデルの一例である。半導体モジュールの構造は三次元的であるから、なるべく三次元的な熱伝導解析を実施することが望ましい。
【００４８】
３）続いて、半導体素子４の発熱の影響のみを考慮した解析を実施し、半導体素子４が複数個存在する場合は、その最小ピッチ及びレイアウトを決定する。それぞれの半導体素子４が想定しうる最大発熱をした場合に、素子の最高温度が設計上限値を超えないように最小ピッチ及びレイアウトを決定するのである。図３の例では半導体素子４が、それぞれ、同一配線層内では一直線上かつ等間隔で配置されているが、半導体素子４の配置を最適化する際に、不規則な配置になってももちろん構わない。
【００４９】
４）さらに、半導体素子４と配線層２の発熱を考慮した解析を実施し、配線層２の電流通過方向の最小断面積を決定する。配線層２の断面積を小さくしすぎたために半導体素子４の温度に悪影響を及ぼす場合は、上記３）の手順に戻って半導体素子４の配置を再度適正化する。
【００５０】
５）次に、ボンディングワイヤ５の直径、本数、長さ、最大通過電流に基づいて、その電気抵抗及び発熱密度分布を求め、半導体素子４、配線層２、ボンディングワイヤ５全ての発熱を考慮した解析を実施する。これによって、まず、ボンディングワイヤ５が溶断したり、レジン等の充填材を変性したりすることのないようなボンディングワイヤ５の最小本数を決定する。
【００５１】
６）最後に、上記５）の結果に基づいて、配線層２の熱通過方向の最小断面積を決定する。
【００５２】
配線層２の断面積を小さくし過ぎたためにボンディングワイヤ５の温度に悪影響を及ぼす場合は、上記３）〜５）の手順のいずれかに戻って再度最適化を実施し、最終的に半導体素子４の配置、配線層２の断面積、ボンディングワイヤ５の本数等を決定するのである。
【００５３】
図３に示したモデルに対し、上記１）〜６）に示した熱的設計方法による解析を実行した場合のモジュール内温度分布について説明する。この解析は、図３に示した２列に配置された複数の半導体素子４のうち、片側の一列のみ発熱した場合の解析結果である。
【００５４】
図３に示したモデルにおいて、発熱している側の半導体素子４及び配線層２については、図３の左下から右上方向に向かって配線層２を通過する電流が増加する。このため、各半導体素子４及びボンディングワイヤ５における発熱量がそれぞれ等しくても、配線層２の発熱の影響により、右上端位置の半導体素子４と配線層２を接続するボンディングワイヤ５の温度が高くなりやすいこと、及び、ボンディングワイヤ５の本数によっては、配線層２と電極端子６とを結ぶボンディングワイヤ５の温度が高くなりやすい。
【００５５】
このように、本発明の第１の実施形態における半導体モジュールの設計方法を適用することにより、可能な限りサイズをシュリンクさせた半導体モジュールの中で、配線２の断面積や半導体素子４の配置、ボンディングワイヤ５の本数と長さなどを最適化することが可能である。
【００５６】
上記設計方法において、熱伝導解析の方法は、それぞれの条件を最適化することが可能であれば、どんな方法を用いても構わない。
【００５７】
また、本発明の第１の実施形態における半導体モジュールの熱的設計方法においては、有限要素法などによる数値解析を適用する際に、解析規模が大きくなり過ぎるような場合は、例えば、複数あるボンディングワイヤ５を、図３に示したモデルのように通過電流に対して断面積の等しい一枚の板状部材に置き換えることが可能である。
【００５８】
発熱量が実際にボンディングされるワイヤと等しくなるようにモデル化することで、配線層２、及び、ボンディングワイヤ５における最高温度を精度良く予測することができる。ただし、解析規模に余裕のある場合は、全ての構成部材を個別にモデル化する方がより正確な予測が可能であることは言うまでもない。
【００５９】
なお、配線層２の断面積については、通過電流による配線層２自体の発熱損失の影響をなるべく小さくする場合には、配線層２の電流通過方向の断面積を極力大きくする必要があるため、配線層２の幅と厚さのどちらを大きくしても同様の効果を得ることができる。
【００６０】
一方、半導体素子４やボンディングワイヤ５で生じた発熱損失の放熱経路として考えた場合、半導体モジュールの熱通過方向の熱流束を均一かつ極力小さくすることが重要である。例えば、配線層２が実装される絶縁性基板１の実効的な熱伝導率が配線層２の熱伝導率と比べて非常に小さい場合、絶縁性基板１における、熱の主流方向と直交する平面内の熱拡散はあまり期待できないため、配線層２における熱拡散の効果が極めて重要である。
【００６１】
このような場合は、配線層２における熱の主流方向の断面積が一定の場合は配線層２が若干厚くても構わない。配線層２を厚くすることによる熱抵抗の増加分を、配線層２内での熱拡散により絶縁性基板１を通過する熱流束低減による熱抵抗の減少分が相殺してくれるからである。
【００６２】
逆に、絶縁性基板１の実効的な熱伝導率が配線層２の熱伝導率と同等かそれ以上の場合は、配線層２の厚さは極力薄い方がよい。これらの、部材の厚さについても、本発明における熱的設計方法により、影響を評価してその厚さを決定することができる。
【００６３】
以上のように、本発明の第１の実施形態によれば、配線層２に通過する電流密度が均一となるように、配線層２の幅を調整した上で、配線層２に接続されるボンディングワイヤ５から配線層２に伝達される熱流束を均一化するために、ボンディングワイヤ５が接続されている領域の幅を、さらに拡げる構成とした。
【００６４】
したがって、ボンディングワイヤから配線層に通過する電流による熱流束の分布を均一化し、小型でありながら、半導体モジュール内部における特定領域の温度の異常上昇を防止でき、信頼性の高い半導体モジュールを実現することができる。
【００６５】
図４は、本発明の第２の実施形態における半導体モジュールの基本的な構成を示す図である。この図２においても、図１と同様に、半導体モジュール外部への端子構造、及び、モジュール全体の外殻構造等は省略した。
【００６６】
図４に示す本発明の第２の実施形態においては、配線層２３の幅を、ボンディングワイヤ５がボンディングされている領域の周辺だけ拡大したことを特徴とする。この第２の実施形態においては、配線層２３を通過する電流による発熱損失がボンディングワイヤ５から流入する熱よりも非常に小さい半導体モジュールに適用される。
【００６７】
このような半導体モジュールにおいては、ボンディングワイヤ５から流入する熱流束を小さくすればよいため、配線層２３の幅も、ボンディングワイヤ５の影響を相殺できる分だけ広くすればよい。
【００６８】
つまり、個々の半導体モジュール毎に、シミュレーションによる解析を行い、ボンディングワイヤ５の温度が上限値を超えないように、配線層２のボンディングワイヤ５が接続される領域を拡大すればよい。
【００６９】
本発明の第２の実施形態によれば、配線層２３を通過する電流による発熱損失がボンディングワイヤ５から流入する熱よりも非常に小さい半導体モジュールに適用した場合には、第１の実施例と同様な効果を得ることができる。
【００７０】
図５は、本発明の第３の実施形態における半導体モジュールの基本的な構成を示す図であり、図１、図４と同様に、半導体モジュール外部への端子構造、及び、モジュール全体の外殻構造等は省略している。
【００７１】
図５に示す本発明の第３の実施形態においては、配線層２３の幅を通過電流が多くなるほど段階的に増加させたことを特徴とする。ただし、その配線層２３の幅の増加方法については、通過電流の比に比例させるのではなく、通過熱流束をほぼ一定にできるように増加させることに特徴がある。
【００７２】
つまり、配線層２のある部分と他の部分とを比較して、その部分の通過電流のみでは他の部分の２倍でも、ボンディングワイヤ５から流入する熱の量との合計が例えば１．２倍しかない場合は、配線幅を１．２倍とすることで、通過熱流束の分布をほぼ一定にすることができる。
【００７３】
このように、本発明の第３の実施形態においても、第１の実施形態と同様な効果を得ることができる。
【００７４】
図６は、本発明の第４の実施形態における半導体モジュールの、基本的な構成を示す図である。この図６においても、半導体モジュール外部への端子構造、及び、モジュール全体の外殻構造等は省略した。
【００７５】
図６に示す本発明の第４の実施形態においては、配線層２３の幅を通過電流が多くなるほど、かつ、ボンディングワイヤ５からの流入熱量を考慮して連続的に増加させたことを特徴とする。
【００７６】
配線層２３の幅の増加方法は、図５に示した本発明の第３の実施形態と同様に、配線層２３の通過電流と、ボンディングワイヤ５から配線層２３に流入する熱量の影響を評価して決めるとこは言うまでもない。
【００７７】
従って、ボンディングワイヤ５から配線層２に流入する熱の量が多いほど、配線層２３の幅の増加率は小さくなる。
【００７８】
本発明の第４の実施形態によっても、配線層２３を通過する熱流束をほぼ一定にすることができる。
【００７９】
図７は、本発明の第５の実施形態における半導体モジュールの基本的な構成を示す図である。この図７においても、図１と同様に、半導体モジュール外部への端子構造、及び、モジュール全体の外殻構造等は省略した。
【００８０】
この図７に示す本発明の第５の実施形態においては、配線層２３の幅を、通過電流が多いところほど広げるのではなく、通過電流が小さくても配線幅は大きく変えたことを特徴とする。
【００８１】
半導体素子４の発熱量や、ボンディングワイヤ５の発熱量にばらつきがあると、配線層２３のうち、通過電流が小さい部分を通過する熱の量の方が、通過電流の大きい部分を通過する熱の量より多くなる場合が生じうる。
【００８２】
このような場合は、通過電流が多いほど配線層２３を通過する熱流束が大きくなるのとは逆の傾向を示すため、通過電流が小さくても、配線幅を大きく拡大すれば、通過熱流束をほぼ一定にすることができる。
【００８３】
このような状況は、回路構成上、配線層２３からの距離が大きい半導体素子４を接続するボンディングワイヤ５が極端に長い場合や、半導体素子４の発熱量に大きなばらつきがある場合などに発生しやすい。
【００８４】
本発明の第５の実施形態では、図７の右端の半導体素子４が配線層２３から遠く、かつ、ボンディングワイヤ５も、他の半導体素子４に接続されたボンディングワイヤ５より長くなっているため、右端の配線層２３の幅のみ広くした形状としているが、この、配線層２３への熱流入の多い素子、ボンディングワイヤ５の位置は右端の素子でなくてももちろん構わない。
【００８５】
本発明の第５の実施形態においても、第１の実施形態と同様な効果を得ることができる。
【００８６】
なお、上述した例においては、配線層２３の幅や断面積を変化させることについてことについて説明したが、配線層２３のみならず、半導体素子４が配置された配線層２１についても、熱流束が均一化するように、その幅を変化させることが可能である。
【００８７】
また、配線層の表面又は裏面の温度分布が、ほぼ一様になるように配線層の断面積を変化するように構成することも可能である。
【００８８】
【発明の効果】
本発明によれば、配線層を通過する電流とボンディングワイヤから配線層に流入する熱量とを組みあわせた熱量が、配線層全体に均一化するよう配線層の幅を設定するように構成したので、小型でありながら、半導体モジュール内部における特定領域の温度の異常上昇を防止でき、信頼性の高い半導体モジュールを実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体モジュールの基本的な構成を示す図である。
【図２】本発明の第１の実施形態である半導体モジュールの一部断面図であり、図１のＡ−Ａ線に沿った断面を示す図である。
【図３】熱的設計を適用するためにモデル化した半導体モジュールの一例の斜視図である。
【図４】本発明の第２の実施形態における半導体モジュールの基本的な構成を示す図である。
【図５】本発明の第３の実施形態における半導体モジュールの基本的な構成を示す図である。
【図６】本発明の第４の実施形態における半導体モジュールの基本的な構成を示す図である。
【図７】本発明の第５の実施形態における半導体モジュールの基本的な構成を示す図である。
【図８】従来技術における半導体モジュールの一例の構成例を示す図である。
【符号の説明】
１ 絶縁性基板
２ 配線層
３ ボンディング材
４ 半導体素子
５ ボンディングワイヤ
６ 電極端子
７ パッケージ
８ 放熱板
２１、２２、２３ 配線層
Claims (6)
- 複数の半導体素子と、これら複数の半導体素子のそれぞれに接続される複数のボンディングワイヤと、これらボンディングワイヤを介して半導体素子の入出力電流が通過する配線とが基板上に配置され、上記配線から、上記基板の配線が配置された面とは反対側の面に熱流が通過する半導体モジュールにおいて、
上記複数の半導体素子は、上記配線の長さ方向に沿って配列され、上記ボンディングワイヤを介して上記配線に接続され、
上記配線の幅は、上記半導体素子から上記ボンディングワイヤを介して供給され、上記配線に流れる電流の大きさに従って拡大されているとともに、上記配線の上記ボンディングワイヤが接続される領域は、上記電流の大きさに従って拡大された大きさより拡大されていることを特徴とする半導体モジュール。 - 請求項１記載の半導体モジュールにおいて、上記配線の幅と配線を通過する電流とがほぼ比例するように上記配線の幅が設定され、上記ボンディングワイヤが上記配線に接続される領域については、上記ボンディングワイヤから流入する熱流束の分布がほぼ一様になるように上記配線の幅が拡大されていることを特徴とする半導体モジュール。
- 複数の半導体素子と、これら複数の半導体素子のそれぞれに接続される複数のボンディングワイヤと、これらボンディングワイヤを介して半導体素子の入出力電流が通過する配線とが基板上に配置され、上記配線から、上記基板の配線が配置された面とは反対側の面に熱流が通過する半導体モジュールにおいて、
上記複数の半導体素子は、上記配線の長さ方向に沿って配列され、上記ボンディングワイヤを介して上記配線に接続され、
上記配線の端部は、外部端子に接続され、上記配線の幅は、上記外部端子に近くなるほど大きく、遠くなるほど小さくなり、かつ、上記配線の領域のうち、上記ボンディングワイヤが接続されている領域は局所的に幅が大きくなっていることを特徴とする半導体モジュール。 - 請求項１記載の半導体モジュールにおいて、
上記配線の表面の温度分布がほぼ一様になるように上記配線の幅が変化されていることを特徴とする半導体モジュール。 - 複数の半導体素子と、これら複数の半導体素子のそれぞれに接続される複数のボンディングワイヤと、これらボンディングワイヤを介して半導体素子の入出力電流が通過する配線とが基板上に配置され、上記配線から、上記基板の配線が配置された面とは反対側の面に熱流が通過し、上記複数の半導体素子を、上記配線の長さ方向に沿って配列し、上記ボンディングワイヤを介して上記配線に接続する半導体モジュールの製造方法において、
上記配線の幅を、上記半導体素子から上記ボンディングワイヤを介して供給され、上記配線に流れる電流の大きさに従って拡大するとともに、上記配線の上記ボンディングワイヤが接続される領域を、上記電流の大きさに従って拡大された大きさより拡大して配線を形成することを特徴とする半導体モジュールの製造方法。 - 請求項１記載の半導体モジュールにおいて、
上記配線における熱通過方向の通過熱流束の分布がほぼ等しくなるように配線幅が変化されていることを特徴とする半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001218052A JP4176333B2 (ja) | 2001-07-18 | 2001-07-18 | 半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001218052A JP4176333B2 (ja) | 2001-07-18 | 2001-07-18 | 半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031717A JP2003031717A (ja) | 2003-01-31 |
| JP4176333B2 true JP4176333B2 (ja) | 2008-11-05 |
Family
ID=19052288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001218052A Expired - Fee Related JP4176333B2 (ja) | 2001-07-18 | 2001-07-18 | 半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4176333B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4876480B2 (ja) * | 2005-08-18 | 2012-02-15 | 富士ゼロックス株式会社 | 面発光型半導体レーザアレイ |
-
2001
- 2001-07-18 JP JP2001218052A patent/JP4176333B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003031717A (ja) | 2003-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9171761B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
| US7957158B2 (en) | Circuit device | |
| US8129228B2 (en) | Manufacturing method for integrating a shunt resistor into a semiconductor package | |
| EP0780899B1 (en) | Semiconductor assembly | |
| JP5445329B2 (ja) | 電力半導体装置 | |
| US8324721B2 (en) | Integrated shunt resistor with external contact in a semiconductor package | |
| KR20060134826A (ko) | 반도체 장치 및 퓨즈의 용단 방법 | |
| WO2013088864A1 (ja) | 半導体装置 | |
| US20230395472A1 (en) | Packages with multiple exposed pads | |
| US8304902B2 (en) | Semiconductor device | |
| US6953987B2 (en) | Composite integrated circuit device having restricted heat conduction | |
| JP5257096B2 (ja) | 半導体装置 | |
| JP2005142189A (ja) | 半導体装置 | |
| JP4176333B2 (ja) | 半導体モジュール | |
| JP2007317865A (ja) | 熱電モジュール | |
| KR20020079436A (ko) | 반도체 장치 | |
| JP4326275B2 (ja) | 半導体装置 | |
| JP2020013955A (ja) | 半導体装置、および、抵抗素子 | |
| JP4471823B2 (ja) | 電力半導体装置 | |
| JP3639497B2 (ja) | 半導体レーザ装置 | |
| JP2007005607A (ja) | 半導体装置 | |
| JP2021027348A (ja) | 半導体装置 | |
| Edwards et al. | Thermal enhancement of IC packages | |
| JP5494165B2 (ja) | 過電流検出用複合素子及び過電流検出用複合素子を備えた過電流遮断装置 | |
| JP2016001644A (ja) | 半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080820 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |