JP4168317B2 - 半導体チップの位置測定方法及び位置制御方法 - Google Patents
半導体チップの位置測定方法及び位置制御方法 Download PDFInfo
- Publication number
- JP4168317B2 JP4168317B2 JP2001366015A JP2001366015A JP4168317B2 JP 4168317 B2 JP4168317 B2 JP 4168317B2 JP 2001366015 A JP2001366015 A JP 2001366015A JP 2001366015 A JP2001366015 A JP 2001366015A JP 4168317 B2 JP4168317 B2 JP 4168317B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- section
- index value
- coordinates
- deviation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、格子状に配列された複数の半導体チップの特性を計測する半導体検査装置における半導体チップの位置測定及び制御方法に関する。
【０００２】
【従来の技術】
図４に示した機能ブロック図により、半導体検査装置の基本的な構成を説明する。１は、格子状の複数の半導体チップが形成された、矩形又は円形のウェーハであり、適当な搬送手段で搬送されてウェーハ載置台２上に吸着配置される。
【０００３】
ウェーハ載置台２は、3次元駆動ステージに設けられ、ウェーハ載置台駆動手段３により3次元的に移動可能となっている。
ウェーハ載置台２の上方には、ウェーハ１と対向してプローブカード４が配置されており、ウェーハ載置台２を上下・水平方向へ移動させてプローブカード４のウェーハ１側に装着された測定用触針５を半導体チップに形成された電極パッドと接触させ、各チップの電気的諸特性を予め記憶された期待値と比較しながら順次測定する。
【０００４】
ウェーハ載置台２の上方には、画像認識手段６に接続されたカメラ７が設けられており、ウェーハ載置台２の移動に伴い、ウェーハ１の画像認識位置が変えられる。カメラ７からの画像情報は、画像認識手段６で画像処理され、ウェーハ１上の半導体素子の位置が測定され、プロ−バＣＰＵ８の制御手段９に供給される。
【０００５】
その情報に基づいて制御手段９は、ウェーハ載置台２でのウェーハ１の傾き、半導体チップ間の実距離を知り、その結果からウェーハ載置台駆動手段３による位置決め機構を駆動し、測定用触針５を検査対象半導体チップに形成された電極パッドと接触させている。
【０００６】
プローブカード４の測定用触針５は、テスタ１０内の測定回路１１と接続されており、測定結果はインターフェイス１２を介してプローバＣＰＵ８に供給される。制御手段９は、メモリ１３に予め記憶された測定に必要なパラメータ、例えば基準位置データ、チップパターンデータ、チップ間距離データ、ウェーハ中心位置データ等に基づき、ウェーハ載置台駆動手段３を制御する。
【０００７】
次に、図５及び図６により、従来技術によるウェーハの半導体チップの位置測定手法につき説明する。図５に示すように、Ｘ方向のインデックス値とは、ウェーハに形成された半導体チップの位置のＸ方向の並びの間隔である。Ｙ方向のインデックス値とは、ウェーハに形成された半導体チップの位置のＹ方向の並びの間隔である。図５では、Ｘ方向、Ｙ方向のインデックス値を、隣り合う半導体チップの中心を通る線同士の距離として示している。図５はすべての隣り合う半導体チップ間のＸ方向、Ｙ方向のインデックス値が設計値と同一であるとみなし、このインデックス値に基づいて基準位置から各半導体チップの位置を測定する。したがってこの手法では、個々の半導体チップの位置測定は１個のみ行われる。
【０００８】
図６に示す他の測定の手法は、指定した半導体チップ（黒丸を付したチップ）の位置を測定し、他の半導体チップ位置は、一番近いＸ方向、Ｙ方向の測定済みチップ位置データから補間して演算する。
【０００９】
図７に示すフローチャートにより、半導体チップの検査、出荷工程を説明する。図７は、従来広く実施されている通常工程の手順を示すフローチャートである。
まず、ウェーハ上の半導体チップは、図４で説明した装置によりウェーハ検査が実施された後、ダイサリングの上面に固定されたフィルムの上でダイシングソーにより半導体チップ毎に格子状にダイシング（個片化）される。
【００１０】
個片化された半導体チップは、ピッキングされ、リードフレームにマウントされ、電極からのリード線がボンディングされ、さらにモールディングされる。モールディングされた半導体チップは、カット、整形、刻印工程で最終製品の形態となる。
【００１１】
製品の形態となった半導体チップは、ハンドラにより個別のファイナル検査装置に搬送され、検査に合格したものがテープマウントやチューブに実装され、出荷される。この通常工程では、半導体チップ検査はウェーハ段階と個別にモールディングされた段階のファイナル検査と２回実施される。
【００１２】
【発明が解決しようとする課題】
しかしながら、図７に示す工程順による半導体チップの検査においては、ファイナル検査前にウェーハがダイシングソーにより個片に分断されていることが多い。ウェーハは、ダイシングされることによって半導体チップ配列が不規則になり、隣接する半導体チップ同士の位置ずれが発生することがある。いわゆるダイシング不良である。それ故にもともとウェーハ自体が持っていた半導体チップ間の位置の規則性が失われている場合が多い。
【００１３】
その結果、図５及び図６で示した従来技術に基づく半導体チップの位置測定と検査装置の位置決め駆動制御では、テスタの触針と半導体チップの端子との接触位置関係で十分な精度を得ることが困難となり、検査歩留まりの低下につながっている。
【００１４】
この場合、個々の半導体チップ全部について位置測定を行えば位置決め精度は向上するが、位置測定の所要時間が膨らみ、検査装置のスループットを低下させることになる。
【００１５】
本発明の目的は、ダイシング等により、もともとウェーハ自体が持っていた半導体チップ間の位置の規則性が失われてしまった半導体チップの位置を、できるだけ少ない位置測定点で精度よく補間でき、それにより半導体チップとテスタの触針との位置決め精度を向上させ、半導体特性の検査歩留まりを向上せしめることができる半導体チップの位置測定方法及び位置制御方法を提供することにある。
【００１６】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載発明は、
格子状に配列された複数の半導体チップの各座標位置を測定する半導体チップの位置測定方法において、
前記格子状に形成された複数の半導体チップの領域を任意の多角形の区画に分割し、区画毎に形状頂点の座標と区画内部の１点の座標を測定し、
前記区画を前記各形状頂点の座標と前記区画内部の１点の座標とで形成される三角形の集合とし、前記区画内に形成された各三角形で演算されたインデックス値を比較し、インデックス値のずれが所定の許容値を超えた場合には前記区画を縮小再設定し、インデックス値のずれが所定の許容値に収まったところで区画を最終決定し、
最終決定した区画内に形成された三角形のインデックス値に基づいて前記区画内の各半導体チップの位置を演算する、
ことを特徴とする。
【００１７】
請求項２記載発明は、
格子状に配列された複数の半導体チップの各座標位置を測定する半導体チップの位置測定方法において、
前記格子状に形成された複数の半導体チップの領域を任意の多角形の区画に分割し、区画毎に形状頂点の座標と区画内部の１点の座標を測定し、
前記区画を前記各形状頂点の座標と前記区画内部の１点の座標とで形成される三角形の集合とし、前記区画内に形成された各三角形で演算されたインデックス値を比較し、インデックス値のずれが所定の許容値以内であれば前記区画を拡大再設定し、インデックス値のずれが所定の許容値に収まったところで区画を最終決定し、
最終決定した区画内に形成された三角形のインデックス値に基づいて前記区画内の各半導体チップの位置を演算する、
ことを特徴とする。
【００１８】
請求項３記載発明は、請求項１または２に記載の半導体チップの位置測定方法において、
格子状に配列された複数の半導体チップは、ファイナル検査前にダイシングされてなることを特徴とする。
【００１９】
請求項４記載発明は、請求項１乃至３のいずれかに記載の半導体チップの位置測定方法において、
前記区画の形状が、三角形または矩形であることを特徴とする。
【００２４】
【発明の実施の形態】
以下本発明実施態様を、図面を用いて説明する。図１は本発明による半導体チップの位置測定方法の一例を示す概念図である。図１（Ａ）は、円形状のウェーハ１の正面図であり、１ａは、ウェーハ１上に格子状に形成された複数の半導体チップである。
【００２５】
ウェーハ１上で半導体チップが形成されたすべての領域を任意の複数の区画に分割する。図１（Ａ）は、分割された区画の一例として、区画Ｓ１をハッチングで示したものである。区 画の形状は理論的には任意の多角形でよいが、実用的には三角又は矩形とする。区画毎に基準位置を決定する。基準位置は各半導体チップの位置決めの際に基準とする位置である。基準位置は各区画ごとに、その区画の右上、左下、等任意に決定することができる。
【００２６】
検査装置は、各区画の形状の頂点にあたる半導体チップの位置の座標、および、区画毎にその区画内部に位置する任意の半導体チップ一点を選択してその座標を測定する。そして、各区画を、各区画の形状の一辺およびその区画内部の半導体チップ一点を頂点とする三角形の集合とする。
【００２８】
図１（Ａ）において、半導体チップ７個×７個のハッチングされた領域Ｓ１が矩形の区画を表している。同図（Ｂ）は、区画Ｓ１を抜き出して示したものであり、Ｐ１乃至Ｐ４は区画Ｓ１の形状の頂点にあたる半導体チップの座標、Ｐ５は区画Ｓ１内部に位置する任意の半導体チップの座標である。
【００２９】
ＴＲ１は、座標Ｐ１, Ｐ２, Ｐ５で形成された第１三角形である。ＴＲ２は、座標Ｐ２, Ｐ３, Ｐ５で形成された第２三角形である。ＴＲ３は、座標Ｐ３, Ｐ４, Ｐ５で形成された第３三角形である。ＴＲ４は、座標Ｐ４, Ｐ１, Ｐ５で形成された第４三角形である。各三角形において、各三角形の頂点にあたる半導体チップの座標から、その三角形の領域に少なくとも一部が重なっている半導体チップのＸ方向、Ｙ方向のインデックス値が演算される。
【００３０】
演算で得られたＸ方向、Ｙ方向のインデックス値は各三角形ごとにそれぞれ比較される。ある三角形において得られたインデックス値と、他の三角形において得られたインデックス値との差を「インデックス値のずれ」とする。インデックス値のずれが所定の許容値を超えた場合には区画Ｓ１の領域を前回より小さく再設定して同様な演算を行う。インデックス値のずれが所定の許容値に収まった時に区画Ｓ１と区画Ｓ１を構成する三角形に固有のインデックス値を最終決定する。決定されたインデックス値に基づいて基準位置から各半導体チップの位置が補間演算される。
【００３１】
逆に、インデックス値のずれが所定の許容値より小さい場合は、区画Ｓ１を拡大再設定して同様な演算を行い、インデックス値のずれが所定の許容値に収まった時に区画Ｓ１と区画Ｓ１に固有のインデックス値を最終決定する。このアルゴリズムは、できるだけ少ない位置測定点で精度よく区画Ｓ１内の半導体チップ位置を補間するためである。
【００３２】
図２は、区画決定ならびに区画内半導体チップのインデックス値を決定する手順を示したフローチャートである。
ステップＦ１で任意の区画を設定し、ステップＦ２でその区画を構成する三角形ごとのインデックス値のずれを演算する。
【００３３】
ステップＦ３では、インデックス値のずれが一定の許容値以内か否かがチェックされる。インデックス値のずれが許容値を超えている場合には、ステップＦ４で区画をより小さな領域に再設定し、ステップＦ５で三角形ごとのインデックス値のずれを演算し、ステップＦ６でインデックス値のずれが許容値以内か否かがチェックされる。
【００３４】
ステップＦ６において、インデックス値のずれが許容値を超えている場合には、ステップＦ４に戻り、区画をさらに小さく再設定する。インデックス値のずれが許容値以内に入れば、ステップＦ７に進み、その区画、および演算されたインデックス値をそのインデックス値が測定された三角形に固有のインデックス値として採用する。
【００３５】
ステップＦ３で、インデックス値のずれが一定の許容値以内であった場合には、ステップＦ８で区画をより大きな領域に再設定し、ステップＦ９で三角形ごとのインデックス値のずれを演算し、ステップＦ１０でインデックス値のずれが許容値以内か否かがチェックされる。
【００３６】
インデックス値のずれが許容値を超えていない場合には、ステップＦ８に戻り、区画をさらに大きく再設定する。インデックス値のずれが許容値を超えた場合には、ステップＦ１１で前回設定の区画で得られたインデックス値を読み出し、ステップＦ７に進み、前回設定の区画、および演算されたインデックス値をそのインデックス値が演算された三角形に固有のインデックス値として採用する。
【００３７】
図３は、区画決定ならびに区画内半導体チップのインデックス値を決定する他の手順を示したフローチャートである。この処理手順の特徴は、図２のフローチャートで区画を拡大して再設定するステップを除いた点である。ステップＦ１において、区画の領域を経験上認識される最大値に設定し、ステップＦ２でその区画を構成する三角形ごとのインデックス値のずれを演算する。
【００３８】
ステップＦ３では、インデックス値のずれが一定の許容値以内か否かがチェックされる。インデックス値のずれが許容値を超えている場合には、ステップＦ４で区画をより小さな領域に再設定し、ステップＦ５で三角形ごとのインデックス値のずれを演算し、ステップＦ６でインデックス値のずれが許容値以内か否かがチェックされる。
【００３９】
ステップＦ６において、インデックス値のずれが許容値を超えている場合には、ステップＦ４に戻り、区画をさらに小さく再設定する。インデックス値のずれが許容値以内に入れば、ステップＦ７に進み、その区画、および演算されたインデックス値をそのインデックス値が演算された三角形に固有のインデックス値として採用する。
【００４０】
このようなアルゴリズムに基づいて、ウェーハ１上のすべての半導体チップの領域を複数の区画に分割し、各区画を構成する三角形ごとに固有のインデックス値を決定することにより、ウェーハ１上のすべての半導体チップの位置を決定することができる。半導体チップの位置の情報はメモリに記憶される。このメモリ情報を参照して制御手段は各半導体チップへの位置制御を行う。
【００４１】
図１の実施例では、円形のウェーハ１上に縦横規則的に格子状に並べられた半導体チップの位置測定方法を示したが、矩形ウェーハ上に縦横規則的に並べられた半導体チップの位置測定と特性検査への応用も容易にできる。
【００４４】
【発明の効果】
以上説明したことから明らかなように、本発明によればダイシング等でウェーハ上で位置の周期性が不定となっている半導体チップの位置を、少ない測定点で正確に測定することが可能となり、それにより半導体チップとテスタの触針との位置決め精度を向上させ、検査装置のスループットを低下させることなく、半導体チップの検査歩留まりを向上させることに寄与できる。
【図面の簡単な説明】
【図１】 本発明による半導体チップの位置測定方法の一例を示す概念図である。
【図２】 区画決定ならびに区画内半導体チップのインデックス値を決定する手順を示したフローチャート図である。
【図３】 区画決定ならびに区画内半導体チップのインデックス値を決定する他の手順を示したフローチャート図である。
【図４】 一般的な半導体チップ検査装置の構成を示す機能ブロック図である。
【図５】 従来の半導体チップの位置測定方法の一例を説明するウェーハ正面図である。
【図６】 従来の半導体チップの位置測定方法の他の例を説明するウェーハ正面図である。
【図７】 通常工程による半導体チップの検査手順を説明するフローチャート図である。
【符号の説明】
１ ウェーハ
１ａ 半導体チップ
Ｓ１ 区画
Ｐ１〜Ｐ４ 区画Ｓ１の形状の頂点にあたる半導体チップの座標
Ｐ５ 区画Ｓ１内部に位置する任意の半導体チップの座標
ＴＲ１ 第１三角形
ＴＲ２ 第２三角形
ＴＲ３ 第３三角形
ＴＲ４ 第４三角形
２ ウェーハ載置台
３ ウェーハ載置台駆動手段
４ プローブカード
５ 触針
６ 画像認識手段
７ カメラ
８ プローバＣＰＵ
９ 制御手段
１０ テスタ
１１ 測定回路
１２ インターフェイス
１３ メモリ
【発明の属する技術分野】
本発明は、格子状に配列された複数の半導体チップの特性を計測する半導体検査装置における半導体チップの位置測定及び制御方法に関する。
【０００２】
【従来の技術】
図４に示した機能ブロック図により、半導体検査装置の基本的な構成を説明する。１は、格子状の複数の半導体チップが形成された、矩形又は円形のウェーハであり、適当な搬送手段で搬送されてウェーハ載置台２上に吸着配置される。
【０００３】
ウェーハ載置台２は、3次元駆動ステージに設けられ、ウェーハ載置台駆動手段３により3次元的に移動可能となっている。
ウェーハ載置台２の上方には、ウェーハ１と対向してプローブカード４が配置されており、ウェーハ載置台２を上下・水平方向へ移動させてプローブカード４のウェーハ１側に装着された測定用触針５を半導体チップに形成された電極パッドと接触させ、各チップの電気的諸特性を予め記憶された期待値と比較しながら順次測定する。
【０００４】
ウェーハ載置台２の上方には、画像認識手段６に接続されたカメラ７が設けられており、ウェーハ載置台２の移動に伴い、ウェーハ１の画像認識位置が変えられる。カメラ７からの画像情報は、画像認識手段６で画像処理され、ウェーハ１上の半導体素子の位置が測定され、プロ−バＣＰＵ８の制御手段９に供給される。
【０００５】
その情報に基づいて制御手段９は、ウェーハ載置台２でのウェーハ１の傾き、半導体チップ間の実距離を知り、その結果からウェーハ載置台駆動手段３による位置決め機構を駆動し、測定用触針５を検査対象半導体チップに形成された電極パッドと接触させている。
【０００６】
プローブカード４の測定用触針５は、テスタ１０内の測定回路１１と接続されており、測定結果はインターフェイス１２を介してプローバＣＰＵ８に供給される。制御手段９は、メモリ１３に予め記憶された測定に必要なパラメータ、例えば基準位置データ、チップパターンデータ、チップ間距離データ、ウェーハ中心位置データ等に基づき、ウェーハ載置台駆動手段３を制御する。
【０００７】
次に、図５及び図６により、従来技術によるウェーハの半導体チップの位置測定手法につき説明する。図５に示すように、Ｘ方向のインデックス値とは、ウェーハに形成された半導体チップの位置のＸ方向の並びの間隔である。Ｙ方向のインデックス値とは、ウェーハに形成された半導体チップの位置のＹ方向の並びの間隔である。図５では、Ｘ方向、Ｙ方向のインデックス値を、隣り合う半導体チップの中心を通る線同士の距離として示している。図５はすべての隣り合う半導体チップ間のＸ方向、Ｙ方向のインデックス値が設計値と同一であるとみなし、このインデックス値に基づいて基準位置から各半導体チップの位置を測定する。したがってこの手法では、個々の半導体チップの位置測定は１個のみ行われる。
【０００８】
図６に示す他の測定の手法は、指定した半導体チップ（黒丸を付したチップ）の位置を測定し、他の半導体チップ位置は、一番近いＸ方向、Ｙ方向の測定済みチップ位置データから補間して演算する。
【０００９】
図７に示すフローチャートにより、半導体チップの検査、出荷工程を説明する。図７は、従来広く実施されている通常工程の手順を示すフローチャートである。
まず、ウェーハ上の半導体チップは、図４で説明した装置によりウェーハ検査が実施された後、ダイサリングの上面に固定されたフィルムの上でダイシングソーにより半導体チップ毎に格子状にダイシング（個片化）される。
【００１０】
個片化された半導体チップは、ピッキングされ、リードフレームにマウントされ、電極からのリード線がボンディングされ、さらにモールディングされる。モールディングされた半導体チップは、カット、整形、刻印工程で最終製品の形態となる。
【００１１】
製品の形態となった半導体チップは、ハンドラにより個別のファイナル検査装置に搬送され、検査に合格したものがテープマウントやチューブに実装され、出荷される。この通常工程では、半導体チップ検査はウェーハ段階と個別にモールディングされた段階のファイナル検査と２回実施される。
【００１２】
【発明が解決しようとする課題】
しかしながら、図７に示す工程順による半導体チップの検査においては、ファイナル検査前にウェーハがダイシングソーにより個片に分断されていることが多い。ウェーハは、ダイシングされることによって半導体チップ配列が不規則になり、隣接する半導体チップ同士の位置ずれが発生することがある。いわゆるダイシング不良である。それ故にもともとウェーハ自体が持っていた半導体チップ間の位置の規則性が失われている場合が多い。
【００１３】
その結果、図５及び図６で示した従来技術に基づく半導体チップの位置測定と検査装置の位置決め駆動制御では、テスタの触針と半導体チップの端子との接触位置関係で十分な精度を得ることが困難となり、検査歩留まりの低下につながっている。
【００１４】
この場合、個々の半導体チップ全部について位置測定を行えば位置決め精度は向上するが、位置測定の所要時間が膨らみ、検査装置のスループットを低下させることになる。
【００１５】
本発明の目的は、ダイシング等により、もともとウェーハ自体が持っていた半導体チップ間の位置の規則性が失われてしまった半導体チップの位置を、できるだけ少ない位置測定点で精度よく補間でき、それにより半導体チップとテスタの触針との位置決め精度を向上させ、半導体特性の検査歩留まりを向上せしめることができる半導体チップの位置測定方法及び位置制御方法を提供することにある。
【００１６】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載発明は、
格子状に配列された複数の半導体チップの各座標位置を測定する半導体チップの位置測定方法において、
前記格子状に形成された複数の半導体チップの領域を任意の多角形の区画に分割し、区画毎に形状頂点の座標と区画内部の１点の座標を測定し、
前記区画を前記各形状頂点の座標と前記区画内部の１点の座標とで形成される三角形の集合とし、前記区画内に形成された各三角形で演算されたインデックス値を比較し、インデックス値のずれが所定の許容値を超えた場合には前記区画を縮小再設定し、インデックス値のずれが所定の許容値に収まったところで区画を最終決定し、
最終決定した区画内に形成された三角形のインデックス値に基づいて前記区画内の各半導体チップの位置を演算する、
ことを特徴とする。
【００１７】
請求項２記載発明は、
格子状に配列された複数の半導体チップの各座標位置を測定する半導体チップの位置測定方法において、
前記格子状に形成された複数の半導体チップの領域を任意の多角形の区画に分割し、区画毎に形状頂点の座標と区画内部の１点の座標を測定し、
前記区画を前記各形状頂点の座標と前記区画内部の１点の座標とで形成される三角形の集合とし、前記区画内に形成された各三角形で演算されたインデックス値を比較し、インデックス値のずれが所定の許容値以内であれば前記区画を拡大再設定し、インデックス値のずれが所定の許容値に収まったところで区画を最終決定し、
最終決定した区画内に形成された三角形のインデックス値に基づいて前記区画内の各半導体チップの位置を演算する、
ことを特徴とする。
【００１８】
請求項３記載発明は、請求項１または２に記載の半導体チップの位置測定方法において、
格子状に配列された複数の半導体チップは、ファイナル検査前にダイシングされてなることを特徴とする。
【００１９】
請求項４記載発明は、請求項１乃至３のいずれかに記載の半導体チップの位置測定方法において、
前記区画の形状が、三角形または矩形であることを特徴とする。
【００２４】
【発明の実施の形態】
以下本発明実施態様を、図面を用いて説明する。図１は本発明による半導体チップの位置測定方法の一例を示す概念図である。図１（Ａ）は、円形状のウェーハ１の正面図であり、１ａは、ウェーハ１上に格子状に形成された複数の半導体チップである。
【００２５】
ウェーハ１上で半導体チップが形成されたすべての領域を任意の複数の区画に分割する。図１（Ａ）は、分割された区画の一例として、区画Ｓ１をハッチングで示したものである。区 画の形状は理論的には任意の多角形でよいが、実用的には三角又は矩形とする。区画毎に基準位置を決定する。基準位置は各半導体チップの位置決めの際に基準とする位置である。基準位置は各区画ごとに、その区画の右上、左下、等任意に決定することができる。
【００２６】
検査装置は、各区画の形状の頂点にあたる半導体チップの位置の座標、および、区画毎にその区画内部に位置する任意の半導体チップ一点を選択してその座標を測定する。そして、各区画を、各区画の形状の一辺およびその区画内部の半導体チップ一点を頂点とする三角形の集合とする。
【００２８】
図１（Ａ）において、半導体チップ７個×７個のハッチングされた領域Ｓ１が矩形の区画を表している。同図（Ｂ）は、区画Ｓ１を抜き出して示したものであり、Ｐ１乃至Ｐ４は区画Ｓ１の形状の頂点にあたる半導体チップの座標、Ｐ５は区画Ｓ１内部に位置する任意の半導体チップの座標である。
【００２９】
ＴＲ１は、座標Ｐ１, Ｐ２, Ｐ５で形成された第１三角形である。ＴＲ２は、座標Ｐ２, Ｐ３, Ｐ５で形成された第２三角形である。ＴＲ３は、座標Ｐ３, Ｐ４, Ｐ５で形成された第３三角形である。ＴＲ４は、座標Ｐ４, Ｐ１, Ｐ５で形成された第４三角形である。各三角形において、各三角形の頂点にあたる半導体チップの座標から、その三角形の領域に少なくとも一部が重なっている半導体チップのＸ方向、Ｙ方向のインデックス値が演算される。
【００３０】
演算で得られたＸ方向、Ｙ方向のインデックス値は各三角形ごとにそれぞれ比較される。ある三角形において得られたインデックス値と、他の三角形において得られたインデックス値との差を「インデックス値のずれ」とする。インデックス値のずれが所定の許容値を超えた場合には区画Ｓ１の領域を前回より小さく再設定して同様な演算を行う。インデックス値のずれが所定の許容値に収まった時に区画Ｓ１と区画Ｓ１を構成する三角形に固有のインデックス値を最終決定する。決定されたインデックス値に基づいて基準位置から各半導体チップの位置が補間演算される。
【００３１】
逆に、インデックス値のずれが所定の許容値より小さい場合は、区画Ｓ１を拡大再設定して同様な演算を行い、インデックス値のずれが所定の許容値に収まった時に区画Ｓ１と区画Ｓ１に固有のインデックス値を最終決定する。このアルゴリズムは、できるだけ少ない位置測定点で精度よく区画Ｓ１内の半導体チップ位置を補間するためである。
【００３２】
図２は、区画決定ならびに区画内半導体チップのインデックス値を決定する手順を示したフローチャートである。
ステップＦ１で任意の区画を設定し、ステップＦ２でその区画を構成する三角形ごとのインデックス値のずれを演算する。
【００３３】
ステップＦ３では、インデックス値のずれが一定の許容値以内か否かがチェックされる。インデックス値のずれが許容値を超えている場合には、ステップＦ４で区画をより小さな領域に再設定し、ステップＦ５で三角形ごとのインデックス値のずれを演算し、ステップＦ６でインデックス値のずれが許容値以内か否かがチェックされる。
【００３４】
ステップＦ６において、インデックス値のずれが許容値を超えている場合には、ステップＦ４に戻り、区画をさらに小さく再設定する。インデックス値のずれが許容値以内に入れば、ステップＦ７に進み、その区画、および演算されたインデックス値をそのインデックス値が測定された三角形に固有のインデックス値として採用する。
【００３５】
ステップＦ３で、インデックス値のずれが一定の許容値以内であった場合には、ステップＦ８で区画をより大きな領域に再設定し、ステップＦ９で三角形ごとのインデックス値のずれを演算し、ステップＦ１０でインデックス値のずれが許容値以内か否かがチェックされる。
【００３６】
インデックス値のずれが許容値を超えていない場合には、ステップＦ８に戻り、区画をさらに大きく再設定する。インデックス値のずれが許容値を超えた場合には、ステップＦ１１で前回設定の区画で得られたインデックス値を読み出し、ステップＦ７に進み、前回設定の区画、および演算されたインデックス値をそのインデックス値が演算された三角形に固有のインデックス値として採用する。
【００３７】
図３は、区画決定ならびに区画内半導体チップのインデックス値を決定する他の手順を示したフローチャートである。この処理手順の特徴は、図２のフローチャートで区画を拡大して再設定するステップを除いた点である。ステップＦ１において、区画の領域を経験上認識される最大値に設定し、ステップＦ２でその区画を構成する三角形ごとのインデックス値のずれを演算する。
【００３８】
ステップＦ３では、インデックス値のずれが一定の許容値以内か否かがチェックされる。インデックス値のずれが許容値を超えている場合には、ステップＦ４で区画をより小さな領域に再設定し、ステップＦ５で三角形ごとのインデックス値のずれを演算し、ステップＦ６でインデックス値のずれが許容値以内か否かがチェックされる。
【００３９】
ステップＦ６において、インデックス値のずれが許容値を超えている場合には、ステップＦ４に戻り、区画をさらに小さく再設定する。インデックス値のずれが許容値以内に入れば、ステップＦ７に進み、その区画、および演算されたインデックス値をそのインデックス値が演算された三角形に固有のインデックス値として採用する。
【００４０】
このようなアルゴリズムに基づいて、ウェーハ１上のすべての半導体チップの領域を複数の区画に分割し、各区画を構成する三角形ごとに固有のインデックス値を決定することにより、ウェーハ１上のすべての半導体チップの位置を決定することができる。半導体チップの位置の情報はメモリに記憶される。このメモリ情報を参照して制御手段は各半導体チップへの位置制御を行う。
【００４１】
図１の実施例では、円形のウェーハ１上に縦横規則的に格子状に並べられた半導体チップの位置測定方法を示したが、矩形ウェーハ上に縦横規則的に並べられた半導体チップの位置測定と特性検査への応用も容易にできる。
【００４４】
【発明の効果】
以上説明したことから明らかなように、本発明によればダイシング等でウェーハ上で位置の周期性が不定となっている半導体チップの位置を、少ない測定点で正確に測定することが可能となり、それにより半導体チップとテスタの触針との位置決め精度を向上させ、検査装置のスループットを低下させることなく、半導体チップの検査歩留まりを向上させることに寄与できる。
【図面の簡単な説明】
【図１】 本発明による半導体チップの位置測定方法の一例を示す概念図である。
【図２】 区画決定ならびに区画内半導体チップのインデックス値を決定する手順を示したフローチャート図である。
【図３】 区画決定ならびに区画内半導体チップのインデックス値を決定する他の手順を示したフローチャート図である。
【図４】 一般的な半導体チップ検査装置の構成を示す機能ブロック図である。
【図５】 従来の半導体チップの位置測定方法の一例を説明するウェーハ正面図である。
【図６】 従来の半導体チップの位置測定方法の他の例を説明するウェーハ正面図である。
【図７】 通常工程による半導体チップの検査手順を説明するフローチャート図である。
【符号の説明】
１ ウェーハ
１ａ 半導体チップ
Ｓ１ 区画
Ｐ１〜Ｐ４ 区画Ｓ１の形状の頂点にあたる半導体チップの座標
Ｐ５ 区画Ｓ１内部に位置する任意の半導体チップの座標
ＴＲ１ 第１三角形
ＴＲ２ 第２三角形
ＴＲ３ 第３三角形
ＴＲ４ 第４三角形
２ ウェーハ載置台
３ ウェーハ載置台駆動手段
４ プローブカード
５ 触針
６ 画像認識手段
７ カメラ
８ プローバＣＰＵ
９ 制御手段
１０ テスタ
１１ 測定回路
１２ インターフェイス
１３ メモリ
Claims (4)
- 格子状に配列された複数の半導体チップの各座標位置を測定する半導体チップの位置測定方法において、
前記格子状に形成された複数の半導体チップの領域を任意の多角形の区画に分割し、区画毎に形状頂点の座標と区画内部の１点の座標を測定し、
前記区画を前記各形状頂点の座標と前記区画内部の１点の座標とで形成される三角形の集合とし、前記区画内に形成された各三角形で演算されたインデックス値を比較し、インデックス値のずれが所定の許容値を超えた場合には前記区画を縮小再設定し、インデックス値のずれが所定の許容値に収まったところで区画を最終決定し、
最終決定した区画内に形成された三角形のインデックス値に基づいて前記区画内の各半導体チップの位置を演算する、
ことを特徴とする半導体チップの位置測定方法。 - 格子状に配列された複数の半導体チップの各座標位置を測定する半導体チップの位置測定方法において、
前記格子状に形成された複数の半導体チップの領域を任意の多角形の区画に分割し、区画毎に形状頂点の座標と区画内部の１点の座標を測定し、
前記区画を前記各形状頂点の座標と前記区画内部の１点の座標とで形成される三角形の集合とし、前記区画内に形成された各三角形で演算されたインデックス値を比較し、インデックス値のずれが所定の許容値以内であれば前記区画を拡大再設定し、インデックス値のずれが所定の許容値に収まったところで区画を最終決定し、
最終決定した区画内に形成された三角形のインデックス値に基づいて前記区画内の各半導体チップの位置を演算する、
ことを特徴とする半導体チップの位置測定方法。 - 格子状に配列された複数の半導体チップは、ファイナル検査前にダイシングされてなる、請求項１または２に記載の半導体チップの位置測定方法。
- 前記区画の形状が、三角形または矩形であることを特徴とする、
請求項１乃至３のいずれかに記載の半導体チップの位置測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001366015A JP4168317B2 (ja) | 2001-11-30 | 2001-11-30 | 半導体チップの位置測定方法及び位置制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001366015A JP4168317B2 (ja) | 2001-11-30 | 2001-11-30 | 半導体チップの位置測定方法及び位置制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003167032A JP2003167032A (ja) | 2003-06-13 |
| JP4168317B2 true JP4168317B2 (ja) | 2008-10-22 |
Family
ID=19175973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001366015A Expired - Fee Related JP4168317B2 (ja) | 2001-11-30 | 2001-11-30 | 半導体チップの位置測定方法及び位置制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4168317B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5473556B2 (ja) * | 2009-11-24 | 2014-04-16 | 株式会社日立ハイテクノロジーズ | 半導体検査装置の座標補正方法及び半導体検査装置 |
| KR101227813B1 (ko) * | 2011-02-08 | 2013-01-29 | 세크론 주식회사 | 웨이퍼의 칩들을 프로빙하는 방법 |
| JP5825569B2 (ja) * | 2013-02-27 | 2015-12-02 | 株式会社東京精密 | プローブ装置のアライメント支援装置及びアライメント支援方法 |
| JP2015163902A (ja) * | 2015-06-03 | 2015-09-10 | ヤマハファインテック株式会社 | 回路基板の電気検査方法及び電気検査装置 |
-
2001
- 2001-11-30 JP JP2001366015A patent/JP4168317B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003167032A (ja) | 2003-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119436A (en) | Method of centering bond positions | |
| WO2009108202A1 (en) | Methods of teaching bonding locations and inspecting wire loops on a wire bonding machine, and apparatuses for performing the same | |
| US20160125583A1 (en) | Systems and methods for automatically verifying correct die removal from film frames | |
| US20090000995A1 (en) | Good chip classifying method on wafer, and chip quality judging method, marking mechanism, and manufacturing method of semiconductor device using the good chip classifying method | |
| JP3786398B2 (ja) | 半導体パッケージの配線方法 | |
| JP3986571B2 (ja) | 歩留り予測装置とその方法 | |
| JP4550457B2 (ja) | 半導体装置及びその製造方法 | |
| CN108122801B (zh) | 晶圆标记方法及晶圆标记系统 | |
| JPH07147386A (ja) | 半導体装置とその製造方法およびそれに用いる器具 | |
| TW200807268A (en) | Method and apparatus for approximating diagonal lines in placement | |
| TW201445347A (zh) | 智慧型弱點圖形診斷方法、系統與電腦可讀取記憶媒體 | |
| JP4168317B2 (ja) | 半導体チップの位置測定方法及び位置制御方法 | |
| JP2020508500A (ja) | 対象物の３ｄ合成画像を生成し、３ｄ合成画像に基づき対象物の特性を決定するための方法システム | |
| TW200402819A (en) | Method and apparatus for quantitative quality inspection of substrate such as wafer | |
| TWI547819B (zh) | 資料修正裝置、描繪裝置、檢查裝置、資料修正方法、描繪方法、檢查方法及記錄有程式之記憶媒體 | |
| JP4447960B2 (ja) | 三次元実装回路の設計システム及び設計方法 | |
| US10796056B2 (en) | Optimizing library cells with wiring in metallization layers | |
| TW201728519A (zh) | 從載體揀取元件的方法及裝置 | |
| JP2004158820A (ja) | 不良解析システム、不良解析方法、不良解析プログラム、及び半導体装置の製造方法 | |
| JP3761877B2 (ja) | ウェハの検査方法 | |
| CN111220106A (zh) | 针对贴附于基板上芯片的量测方法、存储设备以及终端 | |
| KR102548361B1 (ko) | 피커 상태 진단 장치 및 이를 구비하는 반도체 소자 이송 시스템 | |
| KR102092379B1 (ko) | 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체 | |
| TWI817815B (zh) | 加工裝置的加工作業方法及加工系統 | |
| JP7468117B2 (ja) | 電子部品評価方法、電子部品評価装置及び電子部品評価プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080710 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |