JP4166031B2

JP4166031B2 - MOS semiconductor device and manufacturing method thereof

Info

Publication number: JP4166031B2
Application number: JP2002114962A
Authority: JP
Inventors: 尚小倉
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2002-04-17
Filing date: 2002-04-17
Publication date: 2008-10-15
Anticipated expiration: 2022-04-17
Also published as: JP2003309258A

Description

【０００１】
【発明の属する技術分野】
本発明では、ＭＯＳトランジスタにおいて、勾配の異なるバーズビークを有するＬＯＣＯＳ酸化膜を形成し、バーズビークを介してドレイン取り出し領域の横方向への濃度勾配を形成することで、ドレイン電極側での電界緩和を実現することを目的とする。
【０００２】
【従来の技術】
近年、ＭＤやＣＤ等の携帯機器では、ＩＣの微細化による高集積化、能力向上、低消費電力等が要求されている。そして、下記に従来例として示すパワーＭＯＳトランジスタは、一般に携帯機器、例えば、ＭＤやＣＤ等のバッテリー駆動モータドライバーＩＣとして使用されている。そして、上記した開発テーマを目標に、日々研究・開発されている。
【０００３】
図１０は、従来におけるＮチャネル型ＭＯＳトランジスタ１の断面図を示したものである。
【０００４】
図示の如く、Ｐ−型の単結晶シリコン基板２上には、例えば、比抵抗０．１〜３．５Ω・ｃｍ、厚さ１．０〜６．０μｍのＮ−型のエピタキシャル層３が形成されている。そして、基板２およびエピタキシャル層３には、両者を貫通するＰ＋型分離領域４によってＮチャネル型ＭＯＳトランジスタ１を形成する島領域５が形成されている。そして、基板２とエピタキシャル層３との間にはＮ＋型の埋め込み層６が形成されている。
【０００５】
そして、島領域５のエピタキシャル層３には、チャネル形成領域としてのＰ−型の拡散領域７およびドレイン領域の取り出し領域となるＮ＋型の拡散領域８が形成されている。このＰ−型の拡散領域７には、ソース領域となるＮ＋＋型の拡散領域１０が形成されている。一方、Ｎ＋型の拡散領域８には、Ｎ＋＋型の拡散領域９が形成されている。
【０００６】
そして、エピタキシャル層３表面にはゲート電極１１、絶縁層１２等が形成される。絶縁層１２に形成されたコンタクトホールを介して、ドレイン電極１３およびソース電極１４が形成され、図１０に示したＮチャネル型ＭＯＳトランジスタ１が完成する。
【０００７】
【発明が解決しようとする課題】
図示の如く、従来のＭＯＳトランジスタ１では、ソース電極１４とドレイン電極１３との間にはＬＯＣＯＳ酸化膜１５が形成されていた。ソース電極１４側では、このＬＯＣＯＳ酸化膜１５上にはゲート電極１１の一部が重なるように形成されており、ゲート酸化膜への電界緩和を行っている。一方、ドレイン電極１３側では、ほぼＬＯＣＯＳ酸化膜１５のバーズビーク形状部１５１の下部領域までドレイン取り出し領域となるＮ＋型の拡散領域８が形成されていた。そして、従来でのＭＯＳトランジスタ１では、ドレイン電極１３にソース電極１４よりも高い電圧を印加した状態で、ゲート電極１１にある一定の電圧を印加する。そして、ゲート電極１１下部に位置するＰ−型の拡散領域７の表面層にＮ型のチャネル層を形成し駆動させていた。そして、ドレイン電極１３には高電圧が印加されることで、この領域には電界が集中していた。
【０００８】
しかしながら、ドレイン電極１３側のＮ＋型の拡散領域８において、ＬＯＣＯＳ酸化膜１５のバーズビーク形状部１５１の下部領域では、表面側と深部とでは不純物の濃度勾配が急な勾配となってしまう。そのため、Ｐ−型の拡散領域７とエピタキシャル層３との境界から広がる空乏層がＮ＋＋型の拡散領域１１近傍まで広がる。その結果、バーズビーク形状部１５１の下部領域では、この空乏層とＮ＋＋型の拡散領域１１との境界部に上述の電界が集中してしまうという問題があった。
【０００９】
また、従来でのＭＯＳトランジスタ１では、ＬＯＣＯＳ酸化膜１５の下部領域のエピタキシャル層３がドレイン領域となるが、この部分における寄生抵抗Ｒ１が高く、ＭＯＳトランジスタ１のＯＮ時における寄生抵抗が増大するという問題があった。
【００１０】
【課題を解決するための手段】
本発明は、上記した従来の課題に鑑みてなされたもので、本発明であるＭＯＳ半導体装置では、一導電型の半導体基板と、少なくとも前記基板表面に積層され、その一部の領域がドレイン領域となる逆導電型のエピタキシャル層と、前記基板と前記エピタキシャル層との間に形成される逆導電型の埋め込み層と、前記エピタキシャル層にドレイン取り出し領域となる第１の逆導電型の拡散領域と、前記エピタキシャル層にチャネル形成領域となる一導電型の拡散領域と、前記一導電型の拡散領域と二重拡散構造を構成しソース領域となる第２の逆導電型の拡散領域と、前記エピタキシャル層表面に多結晶シリコンからなるゲート電極とを具備し、前記エピタキシャル層表面の所望の領域にはＬＯＣＯＳ酸化膜が形成されており、前記ＬＯＣＯＳ酸化膜は少なくとも勾配の異なる２つのバーズビーク形状部を有し、前記第１の逆導電型の拡散領域は前記ＬＯＣＯＳ酸化膜のバーズビーク形状部下部領域で濃度勾配を有し、かつ、拡散深さに勾配を有して形成されていることを特徴とする。
【００１１】
また、上記した課題を解決するために、本発明のＭＯＳ半導体装置の製造方法では、一導電型の半導体基板を準備し、前記基板表面に逆導電型の不純物を導入した後、前記基板上にエピタキシャル層を堆積し、前記基板と前記エピタキシャル層との境界面を挟むように埋め込み層を形成する工程と、前記エピタキシャル層の所望の領域に勾配の異なるバーズビーク形状部を少なくとも２つ有するＬＯＣＯＳ酸化膜を形成し、前記ＬＯＣＯＳ酸化膜のバーズビーク形状部上から逆導電型の不純物をイオン注入しドレイン取り出し領域となる第１の逆導電型の拡散領域を形成する工程と、前記エピタキシャル層表面にゲート酸化膜を形成した後、前記ゲート酸化膜上に多結晶シリコンからなるゲート電極を成する工程と、前記エピタキシャル層にチャネル形成領域となる一導電型の拡散領域を形成した後、ソース領域となる第２の逆導電型の拡散領域を形成する工程とを具備することを特徴とする。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００１３】
図１は、本実施の形態におけるＮチャネル型ＭＯＳトランジスタ２１の断面図の実施例である。
【００１４】
図示の如く、Ｐ−型の単結晶シリコン基板２２上には、例えば、比抵抗０．１〜３．５Ω・ｃｍ、厚さ１．０〜６．０μｍのＮ−型のエピタキシャル層２３が形成されている。そして、基板２２およびエピタキシャル層２３には、両者を貫通するＰ＋型の分離領域２４によって島領域２５が形成されている。本実施の形態では、島領域２５のみを図示しているが、その他複数の島領域が形成され、例えば、同様にＮチャネル型のＭＯＳトランジスタ、Ｐチャネル型のＭＯＳトランジスタ、ＮＰＮ型のトランジスタ等が形成されている。
【００１５】
この分離領域２４は、基板２２表面から上下方向に拡散した第１の分離領域２６およびエピタキシャル層２３の表面から拡散した第２の分離領域２７から成る。そして、両者が連結することでエピタキシャル層２３を島状に分離する。また、Ｐ＋型分離領域２４上には、ＬＯＣＯＳ酸化膜２８が形成されていることで、より素子間分離が成される。以下、本発明であるＮチャネル型ＭＯＳトランジスタ２１の構造について説明する。
【００１６】
図示の如く、基板２２上にはＮ−型のエピタキシャル層２３が形成されている。この基板２２とエピタキシャル層２３との間には、その境界面を挟むようにＮ＋型の埋め込み層２９が形成されている。そして、エピタキシャル層２３には、チャネル形成領域となるＰ−型の拡散領域３０およびドレイン取り出し領域となるＮ＋型の拡散領域３１が形成されている。Ｐ−型の拡散領域３０には、ソース領域となるＮ＋＋型の拡散領域３３が二重拡散構造で形成されている。一方、ドレイン取り出し領域となるＮ＋型の拡散領域３１には、Ｎ＋＋型の拡散領域３２が形成されている。
【００１７】
そして、エピタキシャル層２３上には、ソース電極３８とドレイン電極３７との間にＬＯＣＯＳ酸化膜２８が形成され、一方、その他の領域にはシリコン酸化膜３４が形成されている。このシリコン酸化膜３４はゲート電極３５下部領域ではゲート酸化膜としての役割を担う。そして、ゲート酸化膜およびＬＯＣＯＳ酸化膜２８の一部には、例えば、多結晶シリコン（ポリシリコン）より成るゲート電極３５が形成されている。
【００１８】
そして、ゲート電極３５を覆うようにシリコン酸化膜が形成され、エピタキシャル層２３表面には絶縁層３６が形成されている。この絶縁層３６には外部電極用のコンタクトホールが形成され、このコンタクトホールを介してドレイン電極３７およびソース電極３８が、例えば、アルミニウム（Ａｌ）により形成されている。この構造により、図示の如きＭＯＳトランジスタ２１が完成する。
【００１９】
そして、本発明のＭＯＳトランジスタ２１における特徴としては、ドレイン電極３７とソース電極３８との間のエピタキシャル層２３に少なくとも２つの異なる勾配からなるバーズビーク形状部２８１、２８２を有するＬＯＣＯＳ酸化膜２８を形成する。そして、ドレイン取り出し領域となるＮ＋型の拡散領域３１は、このバーズビーク形状部２８１を利用して形成されていることである。
【００２０】
具体的には、図示の如く、ＬＯＣＯＳ酸化膜２８のドレイン電極３７側に位置するバーズビーク形状部２８１は、緩やかな勾配を有し、かつ、大きく形成されている。一方、ＬＯＣＯＳ酸化膜２８のソース電極３８側に位置するバーズビーク形状部２８１は、急な勾配を有し、かつ、小さく形成されている。つまり、図１に示す断面図では、ＬＯＣＯＳ酸化膜２８はドレイン電極３７側とソース電極３８側では異なる勾配よりなるバーズビーク形状部２８１、２８２を有している。そして、詳細は製造方法で後述するが、ドレイン取り出し領域となるＮ＋型の拡散領域３１は、Ｎ型の不純物イオンがバーズビーク形状部２８１を通過して形成されている。そのことで、バーズビーク形状部２８１の下部領域でのＮ＋型の拡散領域３１の不純物濃度分布は、バーズビーク形状部２８１の勾配と同様に緩やかな濃度勾配を有して形成されている。更に、Ｎ＋型の拡散領域３１は、ＬＯＣＯＳ酸化膜２８の底部に位置するエピタキシャル層２３表面にも、低濃度であるが形成されている。
【００２１】
つまり、本発明のＭＯＳトランジスタ２１において、ドレイン取り出し領域となるＮ＋型の拡散領域３１は、特に、その表面領域において電流通過方向に不純物の濃度勾配を有して形成されている。ＬＯＣＯＳ酸化膜２８間のドレイン電極３７とコンタクトする領域では、Ｎ＋＋型の拡散領域３２が形成されることで、高濃度なＮ型の領域を形成している。一方、ＬＯＣＯＳ酸化膜２８底部のエピタキシャル層２３表面では、逆に、不純物がほとんどイオン注入されず低濃度なＮ型の領域を形成している。そして、本発明の特徴であるように、バーズビーク形状部２８１底部のエピタキシャル層２３表面では、バーズビーク形状部２８１の酸化膜の厚みの差を利用して不純物のイオン注入量に変化を設けている。そのことで、バーズビーク形状部２８１の下部領域での不純物濃度は、バーズビーク形状部２８１の勾配と同様にほぼ均一な濃度勾配により形成されることとなる。
【００２２】
また、図示の如く、Ｎ＋型の拡散領域３１は、ＬＯＣＯＳ酸化膜２８の形成部と形成されていない部分では、不純物のイオン注入深さも異なる。そのことで、Ｎ＋型の拡散領域３１は、均一な拡散深さで形成されず、ＬＯＣＯＳ酸化膜２８のバーズビーク形状部２８１で勾配を有するように形成されている。
【００２３】
上述の如く、本発明のＭＯＳトランジスタ２１は、高電圧が印加されるドレイン電極３７側のドレイン取り出し領域となるＮ＋型の拡散領域３１の構造に特徴がある。つまり、Ｎ＋型の拡散領域３１は、ＬＯＣＯＳ酸化膜２８のバーズビーク形状部２８１の下部領域で緩やかな濃度勾配を有して、ＬＯＣＯＳ酸化膜２８の底部まで形成されている。そのことで、以下に説明する効果を得ることができる。
【００２４】
先ず、第１の効果としては、本発明のＭＯＳトランジスタ２１では、ドレイン電極３７に高電圧が印加されることでこの領域に電界が集中するが、この電界をＬＯＣＯＳ酸化膜２８のバーズビーク形状部２８１の下部領域で均等に緩和することができる。これは、上述の如く、Ｎ＋型の拡散領域３１はＬＯＣＯＳ酸化膜２８のバーズビーク形状部２８１下部領域で緩やかな濃度勾配を有する。そのことで、従来のＭＯＳトランジスタ１（図１０参照）の構造のように、Ｎ＋＋型の拡散領域３２の近傍領域に低濃度領域が形成されることはない。つまり、本発明のＭＯＳトランジスタ２１では、ＬＯＣＯＳ酸化膜２８のバーズビーク形状部２８１下部領域では、Ｎ＋＋型の拡散領域３２の近傍まで空乏層が広がることを抑制することができる。その結果、ＬＯＣＯＳ酸化膜２８のバーズビーク形状部２８１下部領域での濃度勾配を有する領域により、ドレイン電極に高電圧が印加されることによる電界を均等に分散することができる。そして、従来のＭＯＳトランジスタ構造でのドレイン電極とコンタクトするＮ＋＋型の拡散領域近傍での電界集中を緩和することができる。
【００２５】
尚、本発明のＭＯＳトランジスタ２１では、ＬＯＣＯＳ酸化膜２８のバーズビーク形状部２８１下部領域では多少空乏層形成領域が減少するが、耐圧特性には特に影響はない。むしろ、上述の如く、ＭＯＳトランジスタ２１の耐圧特性を維持し、かつ、電界緩和を図れることに特徴を有する。
【００２６】
次に、第２の効果としては、本発明のＭＯＳトランジスタ２１では、Ｐ−型の拡散領域３０とＮ＋型の拡散領域３１との間のエピタキシャル層２３をドレイン領域として利用している。そして、この領域に低濃度であるがＮ＋型の拡散領域３１を形成していることで、ドレイン領域における寄生抵抗を低減することができる。これは、上述の如く、Ｎ＋型の拡散領域３１は、ＬＯＣＯＳ酸化膜２８底部のエピタキシャル層２３表面では、不純物がほとんどイオン注入されず低濃度なＮ型領域を形成している。そのことで、ドレイン領域となるエピタキシャル層２３の不純物濃度を高くすることができ、この領域での寄生抵抗を低減することができる。その結果、ＭＯＳトランジスタ２１自体の寄生抵抗も低減することができ、ＭＯＳトランジスタ２１のスイッチング時におけるＯＮ抵抗を低減することができる。
【００２７】
その他のＭＯＳトランジスタ２１の特徴としては、ＬＯＣＯＳ酸化膜２８の一部と重なるようにゲート電極３５を形成していることにある。そのことで、高電圧が印加されることで電界緩和が必要とされるドレイン電極３７側では、ＬＯＣＯＳ酸化膜２８によりシリコン酸化膜が厚く形成されている。その結果、この領域では電界緩和を図ることができる。一方、ソース電極３８側では、ゲート電極３５に印可された電圧が伝わるように薄いシリコン酸化膜３４が形成されている。その結果、ゲート電極３５下部に位置するＰ−型の拡散領域３０にＮ型のチャネル領域を形成しやすい構造となっている。
【００２８】
尚、本発明は本実施の形態のみに限定する必要はなく、その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００２９】
次に、図２〜図９を参照にして、図１に示した本発明の実施の形態であるＮチャネル型ＭＯＳトランジスタ２１の製造方法について、以下に説明する。尚、以下の説明では、図１に示したＭＯＳトランジスタの構造で説明した各構成要素と同じ構成要素には同じ符番を付すこととする。
【００３０】
先ず、図２に示す如く、Ｐ−型の単結晶シリコン基板２２を準備し、この基板２２の表面を熱酸化して全面にシリコン酸化膜を、例えば、０．０３〜０．０５μｍ程度形成する。その後、公知のフォトリソグラフィ技術によりＮ＋型の埋め込み層２９を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｎ型不純物、例えば、リン（Ｐ）を加速電圧２０〜６５ｋｅＶ、導入量１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注入し、拡散する。その後、フォトレジストを除去する。
【００３１】
次に、図３に示す如く、図２において形成したシリコン酸化膜を利用し、公知のフォトリソグラフィ技術により分離領域２４の第１の分離領域２６を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧６０〜１００ｋｅＶ、導入量１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注入し、拡散する。その後、フォトレジストを除去する。
【００３２】
次に、図４に示す如く、図２において形成したシリコン酸化膜を全て除去し、基板２２をエピタキシャル成長装置のサセプタ上に配置する。そして、ランプ加熱によって基板２２に、例えば、１０００℃程度の高温を与えると共に反応管内にＳｉＨ₂Ｃｌ₂ガスとＨ₂ガスを導入する。そのことにより、基板２２上に、例えば、比抵抗０．１〜３．５Ω・ｃｍ、厚さ１．０〜６．０程度のエピタキシャル層２３を成長させる。その後、エピタキシャル層２３の表面を熱酸化してシリコン酸化膜を、例えば、０．０３〜０．０５μｍ程度形成する。その後、公知のフォトリソグラフィ技術により分離領域２４の第２の分離領域２７を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧６０〜１００ｋｅＶ、導入量１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注入し、拡散する。その後、フォトレジストを除去する。
【００３３】
次に、図５（Ａ）、（Ｂ）に示す如く、エピタキシャル層２３の所望の領域にＬＯＣＯＳ酸化膜２８を形成する。先ず、図５（Ａ）に示す如く、エピタキシャル層２３表面にＬＯＣＯＳ酸化膜２８の傾斜の緩いバーズビーク部２８１を形成する部分にのみ第１のシリコン酸化膜３９を形成する。その後、第１のシリコン酸化膜３９上を含め、エピタキシャル層２３表面上に第２のシリコン酸化膜４０を形成する。この工程により、エピタキシャル層２３表面には厚いシリコン酸化膜の部分と薄いシリコン酸化膜の部分との２種類の厚さのシリコン酸化膜が形成されることとなる。その後、図示の如く、第２のシリコン酸化膜４０上にシリコン窒化膜４１を、例えば、０．０５〜０．２μｍ程度形成した後、ＬＯＣＯＳ酸化膜２８を形成する部分に開口部が設けられるようにシリコン窒化膜４１を選択的に除去する。
【００３４】
そして、図５（Ｂ）に示す如く、このシリコン窒化膜４１をマスクとして用い、第１および第２のシリコン酸化膜３９、４０上から、例えば、８００〜１２００℃程度でスチーム酸化で酸化膜付けを行う。そして、同時に、基板２２全体に熱処理を与えＬＯＣＯＳ酸化膜２８を形成する。このとき、第１および第２のシリコン酸化膜３９、４０が重なり厚く形成された部分には、特に、酸化膜の食い込みが生じる。その結果、シリコン酸化膜が厚く形成された部分のＬＯＣＯＳ酸化膜２８には、傾斜の緩い、大きいバーズビーク２８１が形成される。つまり、図示した断面での本実施の形態のＬＯＣＯＳ酸化膜２８では、左右が非対称であるＬＯＣＯＳ酸化膜２８となる。また、特に、Ｐ＋型分離領域２４上にはＬＯＣＯＳ酸化膜２８を形成することで、より素子間分離が成される。
【００３５】
ここで、ＬＯＣＯＳ酸化膜２８は、平坦部では、例えば、厚さ０．５〜１．０μｍ程度に形成される。尚、この工程で、Ｐ＋型の第２の分離領域２７が同時に拡散され、第１および第２の分離領域が連結し、Ｐ＋型の分離領域２４が形成される。
【００３６】
次に、図６に示す如く、エピタキシャル層２３表面にシリコン酸化膜３４を、例えば、０．０１〜０．２０μｍ程度形成する。そして、このシリコン酸化膜３４をゲート電極３５下部ではゲート酸化膜として用いる。そして、公知のフォトリソグラフィ技術によりＮ＋型の拡散領域３１を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｎ型不純物、例えば、リン（Ｐ）を高加速電圧１００〜２００ｋｅＶ、導入量１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注入し、拡散する。その後、フォトレジストを除去する。この工程により、Ｎ＋型の不純物はＬＯＣＯＳ酸化膜２８のバーズビーク部２８１にも注入され、この時、バーズビーク部２８１の酸化膜の厚みにより、不純物の注入量に変化が生じる。つまり、本実施の形態では、バーズビーク部２８１を不純物イオンが通過するように、高加速電圧でイオン注入を行うことに特徴がある。そして、バーズビーク部２８１の酸化膜の薄い所では多量に不純物が注入され、一方、酸化膜の厚い所では不純物の注入量が少なくなる。このことで、ＬＯＣＯＳ酸化膜２８のバーズビーク部２８１の下部領域におけるＮ＋型の不純物濃度は、従来の構造と比較して、不純物の濃度勾配が緩やかとなるように形成される。この結果、本発明のＭＯＳトランジスタ２１構造の説明で上述した効果を得ることができる構造が実現される。
【００３７】
次に、図７に示す如く、図６において形成したシリコン酸化膜３４上にポリシリコン膜を、例えば、０．２〜０．３μｍ程度堆積させる。その後、このポリシリコン膜に、Ｎ型不純物、例えば、リン（Ｐ）を加速電圧２０〜６５ｋｅＶ、導入量１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注入する。そして、ゲート電極３５形成領域以外のポリシリコン膜を公知のフォトリソグラフィ技術により除去する。
【００３８】
その後、図示の如く、図６において形成したシリコン酸化膜３４を利用し、公知のフォトリソグラフィ技術によりＰ−型の拡散領域３０を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧６０〜１００ｋｅＶ、導入量１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注入し、拡散する。その後、フォトレジストを除去する。このとき、ゲート電極３５をマスクとして利用することで、より正確にイオン注入を行うことができる。また、この工程において、Ｎ＋型の拡散領域３１が同時に拡散される。
【００３９】
次に、図８に示す如く、図６において形成したシリコン酸化膜３４を利用し、公知のフォトリソグラフィ技術によりＮ＋＋型の拡散領域３２、３３を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｎ型不純物、例えば、リン（Ｐ）を加速電圧２０〜６５ｋｅＶ、導入量１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注入し、拡散する。その後、フォトレジストを除去する。この工程により、Ｐ−型の拡散領域３０が同時に拡散される。
【００４０】
次に、図９に示す如く、エピタキシャル層２３上等に、例えば、全面に絶縁層３６としてＢＰＳＧ（ＢｏｒｏｎＰｈｏｓｐｈｏＳｉｌｉｃａｔｅＧｌａｓｓ）膜、ＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）膜等を堆積する。その後、公知のフォトリソグラフィ技術により外部電極形成用のコンタクトホールを形成する。
【００４１】
最後に、絶縁層３６に形成したコンタクトホールを介して、例えば、Ａｌから成るドレイン電極３７およびソース電極３８を形成し、図１に示したＮチャネル型ＭＯＳトランジスタ２１が完成する。
【００４２】
尚、上述した本実施の形態では、Ｎチャネル型ＭＯＳトランジスタのみが形成される場合について述べたが、その他の島領域に同様にＮチャネル型ＭＯＳトランジスタ、ＮＰＮトランジスタ等を同時に形成することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００４３】
【発明の効果】
本発明によれば、第１に、ＭＯＳ半導体装置では、ドレイン取り出し領域となるＮ＋型の拡散領域は、ＬＯＣＯＳ酸化膜のバーズビーク形状部の下部領域で緩やかな濃度勾配を有する。そのことで、ドレイン電極と直接コンタクトし、かつ、この拡散領域に形成されるＮ＋＋型の拡散領域の近傍まで空乏層が広がることを抑制することができる。その結果、高電圧が印加されるＭＯＳ半導体装置のドレイン電極の近傍領域では、この領域での濃度勾配により空乏層の広がりを抑制することできる。そして、本発明のＭＯＳ半導体装置では耐圧特性を維持しつつ、上記電界をバーズビーク部下部領域での緩やかな濃度勾配により均等に分散することができる。
【００４４】
第２に、本発明のＭＯＳ半導体装置では、ドレイン領域として利用する低濃度のエピタキシャル層に、低濃度であるがＮ＋型の拡散領域を形成することに特徴がある。そのことで、ドレイン領域となるエピタキシャル層の不純物濃度を高くすることができ、この領域での寄生抵抗を低減することができる。その結果、ＭＯＳトランジスタ自体の寄生抵抗も低減することができ、ＭＯＳ半導体装置のスイッチング時におけるＯＮ抵抗を低減することができる。
【００４５】
第３に、本発明のＭＯＳ半導体装置の製造方法では、少なくとも２回のシリコン酸化膜の堆積工程を用いることで、少なくとも勾配の異なる２つのバーズビーク部を有するＬＯＣＯＳ酸化膜を形成することに特徴を有する。そのことで、この下部領域に形成されるＮ＋型の拡散領域に緩やかな濃度勾配を有して形成することができる。
【００４６】
第４に、本発明のＭＯＳ半導体装置の製造方法では、ドレイン電極側では、ＬＯＣＯＳ酸化膜のバーズビーク部を通過して不純物イオンを注入することに特徴を有する。そのことで、特に、バーズビーク部の下部領域では、酸化膜の厚みの差を利用して、不純物濃度に緩やかな濃度勾配を有するＮ＋型の拡散領域を形成することができる。その結果、ＭＯＳ半導体装置では、耐圧特性の維持した状態での電界緩和、ＯＮ抵抗の低減等の種々の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明のＭＯＳ半導体装置を説明する断面図である。
【図２】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図３】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図４】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図５】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図６】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図７】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図８】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図９】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図１０】従来のＭＯＳ半導体装置を説明する断図面である。[0001]
BACKGROUND OF THE INVENTION
In the present invention, in the MOS transistor, a LOCOS oxide film having bird's beaks having different gradients is formed, and a concentration gradient in the lateral direction of the drain extraction region is formed through the bird's beaks, thereby realizing electric field relaxation on the drain electrode side. The purpose is to do.
[0002]
[Prior art]
In recent years, portable devices such as MDs and CDs have been required to have high integration, improved capability, low power consumption, and the like due to IC miniaturization. The power MOS transistor shown below as a conventional example is generally used as a portable device, for example, a battery-driven motor driver IC such as MD or CD. And it is researched and developed every day with the above development theme as the goal.
[0003]
FIG. 10 shows a sectional view of a conventional N-channel MOS transistor 1.
[0004]
As shown in the figure, an N-type epitaxial layer 3 having, for example, a specific resistance of 0.1 to 3.5 Ω · cm and a thickness of 1.0 to 6.0 μm is formed on a P-type single crystal silicon substrate 2. Has been. In the substrate 2 and the epitaxial layer 3, an island region 5 for forming the N-channel MOS transistor 1 is formed by a P + type isolation region 4 penetrating both. An N + type buried layer 6 is formed between the substrate 2 and the epitaxial layer 3.
[0005]
The epitaxial layer 3 in the island region 5 is formed with a P− type diffusion region 7 as a channel formation region and an N + type diffusion region 8 as a drain region extraction region. In the P− type diffusion region 7, an N ++ type diffusion region 10 which is a source region is formed. On the other hand, an N ++ type diffusion region 9 is formed in the N + type diffusion region 8.
[0006]
A gate electrode 11, an insulating layer 12, and the like are formed on the surface of the epitaxial layer 3. The drain electrode 13 and the source electrode 14 are formed through the contact hole formed in the insulating layer 12, and the N-channel MOS transistor 1 shown in FIG. 10 is completed.
[0007]
[Problems to be solved by the invention]
As shown in the figure, in the conventional MOS transistor 1, a LOCOS oxide film 15 is formed between the source electrode 14 and the drain electrode 13. On the source electrode 14 side, a part of the gate electrode 11 is formed on the LOCOS oxide film 15 so as to overlap the electric field to the gate oxide film. On the other hand, on the drain electrode 13 side, an N + type diffusion region 8 serving as a drain extraction region is formed almost up to a lower region of the bird's beak shape portion 151 of the LOCOS oxide film 15. In the conventional MOS transistor 1, a certain voltage is applied to the gate electrode 11 while a voltage higher than that of the source electrode 14 is applied to the drain electrode 13. Then, an N-type channel layer is formed on the surface layer of the P − -type diffusion region 7 located below the gate electrode 11 and driven. Then, a high voltage was applied to the drain electrode 13, and the electric field was concentrated in this region.
[0008]
However, in the N + type diffusion region 8 on the drain electrode 13 side, in the region below the bird's beak portion 151 of the LOCOS oxide film 15, the impurity concentration gradient is steep between the surface side and the deep portion. Therefore, a depletion layer extending from the boundary between the P− type diffusion region 7 and the epitaxial layer 3 extends to the vicinity of the N ++ type diffusion region 11. As a result, in the lower region of the bird's beak portion 151, there is a problem that the above-described electric field concentrates on the boundary portion between the depletion layer and the N ++ type diffusion region 11.
[0009]
Further, in the conventional MOS transistor 1, the epitaxial layer 3 in the lower region of the LOCOS oxide film 15 becomes the drain region, and the parasitic resistance R1 in this portion is high, and the parasitic resistance when the MOS transistor 1 is ON increases. There was a problem.
[0010]
[Means for Solving the Problems]
The present invention has been made in view of the above-described conventional problems. In a MOS semiconductor device according to the present invention, a semiconductor substrate of one conductivity type and at least a surface of the substrate are stacked, and a partial region thereof is a drain region. A reverse conductivity type epitaxial layer, a reverse conductivity type buried layer formed between the substrate and the epitaxial layer, a first reverse conductivity type diffusion region serving as a drain extraction region in the epitaxial layer, A diffusion region of one conductivity type serving as a channel formation region in the epitaxial layer, a second diffusion region of opposite conductivity type constituting a source region by forming a double diffusion structure with the diffusion region of one conductivity type, and the epitaxial layer A gate electrode made of polycrystalline silicon on the surface of the layer, and a LOCOS oxide film is formed in a desired region of the surface of the epitaxial layer. The oxide film has at least two bird's beak-shaped portions having different gradients, and the first reverse conductivity type diffusion region has a concentration gradient in a lower region of the bird's beak-shaped portion of the LOCOS oxide film and has a diffusion depth. It is formed with a gradient.
[0011]
In order to solve the above-described problems, in the method for manufacturing a MOS semiconductor device according to the present invention, a one-conductivity-type semiconductor substrate is prepared, and a reverse-conductivity-type impurity is introduced into the substrate surface. A step of depositing an epitaxial layer and forming a buried layer so as to sandwich the interface between the substrate and the epitaxial layer; and a LOCOS oxide film having at least two bird's beak-shaped portions having different gradients in a desired region of the epitaxial layer Forming a first reverse conductivity type diffusion region to be a drain extraction region by ion-implanting a reverse conductivity type impurity from above the bird's beak shape portion of the LOCOS oxide film; and gate oxidation on the surface of the epitaxial layer Forming a gate electrode made of polycrystalline silicon on the gate oxide film after forming the film; and After forming a diffusion region of the one conductivity type which becomes Yaneru forming region, characterized by comprising the step of forming a diffusion region of the second opposite conductivity type serving as a source region.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0013]
FIG. 1 is an example of a cross-sectional view of an N-channel MOS transistor 21 in the present embodiment.
[0014]
As shown in the figure, an N− type epitaxial layer 23 having a specific resistance of 0.1 to 3.5 Ω · cm and a thickness of 1.0 to 6.0 μm is formed on a P− type single crystal silicon substrate 22. Has been. An island region 25 is formed in the substrate 22 and the epitaxial layer 23 by a P + type isolation region 24 penetrating both. In the present embodiment, only the island region 25 is shown, but a plurality of other island regions are formed. For example, an N channel type MOS transistor, a P channel type MOS transistor, an NPN type transistor, etc. Is formed.
[0015]
The isolation region 24 includes a first isolation region 26 diffused in the vertical direction from the surface of the substrate 22 and a second isolation region 27 diffused from the surface of the epitaxial layer 23. Then, by connecting both, the epitaxial layer 23 is separated into islands. In addition, since the LOCOS oxide film 28 is formed on the P + type isolation region 24, element isolation is further achieved. The structure of the N-channel MOS transistor 21 according to the present invention will be described below.
[0016]
As shown, an N− type epitaxial layer 23 is formed on the substrate 22. An N + type buried layer 29 is formed between the substrate 22 and the epitaxial layer 23 so as to sandwich the boundary surface. The epitaxial layer 23 is formed with a P− type diffusion region 30 serving as a channel formation region and an N + type diffusion region 31 serving as a drain extraction region. In the P− type diffusion region 30, an N ++ type diffusion region 33 serving as a source region is formed in a double diffusion structure. On the other hand, an N ++ type diffusion region 32 is formed in the N + type diffusion region 31 serving as a drain extraction region.
[0017]
On the epitaxial layer 23, a LOCOS oxide film 28 is formed between the source electrode 38 and the drain electrode 37, while a silicon oxide film 34 is formed in other regions. This silicon oxide film 34 plays a role as a gate oxide film in the lower region of the gate electrode 35. A gate electrode 35 made of, for example, polycrystalline silicon (polysilicon) is formed on part of the gate oxide film and the LOCOS oxide film 28.
[0018]
A silicon oxide film is formed so as to cover the gate electrode 35, and an insulating layer 36 is formed on the surface of the epitaxial layer 23. A contact hole for an external electrode is formed in the insulating layer 36, and a drain electrode 37 and a source electrode 38 are formed of, for example, aluminum (Al) through the contact hole. With this structure, the MOS transistor 21 as shown is completed.
[0019]
As a feature of the MOS transistor 21 of the present invention, a LOCOS oxide film 28 having bird's beak-shaped portions 281 and 282 having at least two different gradients is formed in the epitaxial layer 23 between the drain electrode 37 and the source electrode 38. . The N + type diffusion region 31 serving as the drain extraction region is formed using this bird's beak-shaped portion 281.
[0020]
Specifically, as shown, the bird's beak-shaped portion 281 located on the drain electrode 37 side of the LOCOS oxide film 28 has a gentle gradient and is formed large. On the other hand, the bird's beak-shaped portion 281 located on the source electrode 38 side of the LOCOS oxide film 28 has a steep slope and is formed small. That is, in the cross-sectional view shown in FIG. 1, the LOCOS oxide film 28 has bird's beak-shaped portions 281 and 282 having different gradients on the drain electrode 37 side and the source electrode 38 side. Although details will be described later in the manufacturing method, the N + -type diffusion region 31 serving as the drain extraction region is formed by passing N-type impurity ions through the bird's beak-shaped portion 281. Accordingly, the impurity concentration distribution of the N + type diffusion region 31 in the lower region of the bird's beak-shaped portion 281 is formed with a gentle concentration gradient similar to the gradient of the bird's beak-shaped portion 281. Further, the N + type diffusion region 31 is also formed at a low concentration on the surface of the epitaxial layer 23 located at the bottom of the LOCOS oxide film 28.
[0021]
In other words, in the MOS transistor 21 of the present invention, the N + type diffusion region 31 serving as the drain extraction region is formed with an impurity concentration gradient in the current passing direction, particularly in the surface region. In the region in contact with the drain electrode 37 between the LOCOS oxide films 28, an N ++ type diffusion region 32 is formed, thereby forming a high concentration N type region. On the other hand, on the surface of the epitaxial layer 23 at the bottom of the LOCOS oxide film 28, an impurity is hardly ion-implanted and a low-concentration N-type region is formed. And, as a feature of the present invention, on the surface of the epitaxial layer 23 at the bottom of the bird's beak-shaped portion 281, a change is made in the amount of ion implantation of impurities using the difference in the thickness of the oxide film of the bird's-beak shaped portion 281. As a result, the impurity concentration in the lower region of the bird's beak-shaped portion 281 is formed with a substantially uniform concentration gradient similar to the gradient of the bird's beak-shaped portion 281.
[0022]
Further, as shown in the figure, the N + type diffusion region 31 has different impurity ion implantation depths in the portion where the LOCOS oxide film 28 is formed and the portion where it is not formed. Accordingly, the N + type diffusion region 31 is not formed with a uniform diffusion depth, but is formed so as to have a gradient in the bird's beak shape portion 281 of the LOCOS oxide film 28.
[0023]
As described above, the MOS transistor 21 of the present invention is characterized by the structure of the N + type diffusion region 31 that becomes the drain extraction region on the drain electrode 37 side to which a high voltage is applied. That is, the N + type diffusion region 31 is formed up to the bottom of the LOCOS oxide film 28 with a gentle concentration gradient in the lower region of the bird's beak-shaped portion 281 of the LOCOS oxide film 28. As a result, the effects described below can be obtained.
[0024]
First, as a first effect, in the MOS transistor 21 of the present invention, an electric field is concentrated in this region by applying a high voltage to the drain electrode 37, and this electric field is concentrated in the bird's beak-shaped portion 281 of the LOCOS oxide film 28. Can be evenly relaxed in the lower region. As described above, the N + type diffusion region 31 has a gentle concentration gradient in the region below the bird's beak-shaped portion 281 of the LOCOS oxide film 28. Thus, unlike the structure of the conventional MOS transistor 1 (see FIG. 10), a low concentration region is not formed in the vicinity of the N ++ type diffusion region 32. That is, in the MOS transistor 21 of the present invention, it is possible to suppress the depletion layer from spreading to the vicinity of the N ++ type diffusion region 32 in the region below the bird's beak-shaped portion 281 of the LOCOS oxide film 28. As a result, the electric field generated when a high voltage is applied to the drain electrode can be evenly dispersed by the region having a concentration gradient in the region below the bird's beak portion 281 of the LOCOS oxide film 28. In addition, the electric field concentration in the vicinity of the N ++ type diffusion region in contact with the drain electrode in the conventional MOS transistor structure can be reduced.
[0025]
In the MOS transistor 21 of the present invention, the depletion layer formation region slightly decreases in the region below the bird's beak-shaped portion 281 of the LOCOS oxide film 28, but the breakdown voltage characteristics are not particularly affected. Rather, as described above, the MOS transistor 21 is characterized in that it can maintain the breakdown voltage characteristics and can relax the electric field.
[0026]
Next, as a second effect, in the MOS transistor 21 of the present invention, the epitaxial layer 23 between the P− type diffusion region 30 and the N + type diffusion region 31 is used as the drain region. Further, by forming the N + type diffusion region 31 having a low concentration in this region, the parasitic resistance in the drain region can be reduced. As described above, the N + type diffusion region 31 forms a low-concentration N-type region on the surface of the epitaxial layer 23 at the bottom of the LOCOS oxide film 28 with almost no impurities being ion-implanted. As a result, the impurity concentration of the epitaxial layer 23 serving as the drain region can be increased, and the parasitic resistance in this region can be reduced. As a result, the parasitic resistance of the MOS transistor 21 itself can be reduced, and the ON resistance at the time of switching of the MOS transistor 21 can be reduced.
[0027]
Another feature of the MOS transistor 21 is that the gate electrode 35 is formed so as to overlap with a part of the LOCOS oxide film 28. As a result, a thick silicon oxide film is formed by the LOCOS oxide film 28 on the drain electrode 37 side where electric field relaxation is required by applying a high voltage. As a result, electric field relaxation can be achieved in this region. On the other hand, on the source electrode 38 side, a thin silicon oxide film 34 is formed so that the voltage applied to the gate electrode 35 is transmitted. As a result, an N-type channel region is easily formed in the P − -type diffusion region 30 located below the gate electrode 35.
[0028]
The present invention need not be limited to the present embodiment, and various modifications can be made without departing from the scope of the present invention.
[0029]
Next, a method for manufacturing the N-channel MOS transistor 21 according to the embodiment of the present invention shown in FIG. 1 will be described with reference to FIGS. In the following description, the same constituent elements as those described in the MOS transistor structure shown in FIG.
[0030]
First, as shown in FIG. 2, a P-type single crystal silicon substrate 22 is prepared, and the surface of the substrate 22 is thermally oxidized to form a silicon oxide film on the entire surface, for example, about 0.03 to 0.05 μm. . Thereafter, a photoresist having an opening in a portion where the N + type buried layer 29 is formed is formed by a known photolithography technique as a selection mask. Then, an N-type impurity such as phosphorus (P) is ion-implanted and diffused at an acceleration voltage of 20 to 65 keV and an introduction amount of 1.0 × 10 ^{13 to} 1.0 × 10 ¹⁵ / cm ² . Thereafter, the photoresist is removed.
[0031]
Next, as shown in FIG. 3, using the silicon oxide film formed in FIG. 2, a photoresist in which an opening is provided in a portion where the first isolation region 26 of the isolation region 24 is formed by a known photolithography technique. As a selection mask. Then, a P-type impurity such as boron (B) is ion-implanted and diffused at an acceleration voltage of 60 to 100 keV and an introduction amount of 1.0 × 10 ^{13 to} 1.0 × 10 ¹⁵ / cm ² . Thereafter, the photoresist is removed.
[0032]
Next, as shown in FIG. 4, all of the silicon oxide film formed in FIG. 2 is removed, and the substrate 22 is placed on the susceptor of the epitaxial growth apparatus. Then, a high temperature of, for example, about 1000 ° C. is given to the substrate 22 by lamp heating, and SiH ₂ Cl ₂ gas and H ₂ gas are introduced into the reaction tube. Thereby, an epitaxial layer 23 having a specific resistance of 0.1 to 3.5 Ω · cm and a thickness of about 1.0 to 6.0 is grown on the substrate 22, for example. Thereafter, the surface of the epitaxial layer 23 is thermally oxidized to form a silicon oxide film of about 0.03 to 0.05 μm, for example. Thereafter, a photoresist having an opening in a portion where the second separation region 27 of the separation region 24 is formed is formed using a known photolithography technique as a selection mask. Then, a P-type impurity such as boron (B) is ion-implanted and diffused at an acceleration voltage of 60 to 100 keV and an introduction amount of 1.0 × 10 ^{13 to} 1.0 × 10 ¹⁵ / cm ² . Thereafter, the photoresist is removed.
[0033]
Next, as shown in FIGS. 5A and 5B, a LOCOS oxide film 28 is formed in a desired region of the epitaxial layer 23. First, as shown in FIG. 5A, a first silicon oxide film 39 is formed only on the surface of the epitaxial layer 23 where the LOCOS oxide film 28 is formed with a gentle sloped bird's beak portion 281. Thereafter, a second silicon oxide film 40 is formed on the surface of the epitaxial layer 23 including the first silicon oxide film 39. By this step, two types of thicknesses of silicon oxide films, that is, a thick silicon oxide film portion and a thin silicon oxide film portion are formed on the surface of the epitaxial layer 23. Thereafter, as shown in the drawing, after a silicon nitride film 41 is formed on the second silicon oxide film 40, for example, about 0.05 to 0.2 μm, an opening is provided in a portion where the LOCOS oxide film 28 is formed. Then, the silicon nitride film 41 is selectively removed.
[0034]
Then, as shown in FIG. 5B, using this silicon nitride film 41 as a mask, an oxide film is formed by steam oxidation, for example, at about 800 to 1200 ° C. from above the first and second silicon oxide films 39 and 40. I do. At the same time, heat treatment is applied to the entire substrate 22 to form the LOCOS oxide film 28. At this time, in particular, the oxide film bites into the portion where the first and second silicon oxide films 39 and 40 are formed to be thick. As a result, a large bird's beak 281 with a gentle slope is formed in the LOCOS oxide film 28 where the silicon oxide film is formed thick. In other words, the LOCOS oxide film 28 of the present embodiment in the illustrated cross section is a LOCOS oxide film 28 that is asymmetrical on the left and right. In particular, the LOCOS oxide film 28 is formed on the P + type isolation region 24, thereby further isolating elements.
[0035]
Here, the LOCOS oxide film 28 is formed with a thickness of, for example, about 0.5 to 1.0 μm in the flat portion. In this step, the P + type second isolation region 27 is simultaneously diffused, and the first and second isolation regions are connected to form the P + type isolation region 24.
[0036]
Next, as shown in FIG. 6, a silicon oxide film 34 is formed on the surface of the epitaxial layer 23, for example, about 0.01 to 0.20 μm. The silicon oxide film 34 is used as a gate oxide film below the gate electrode 35. Then, a photoresist having an opening in a portion where the N + type diffusion region 31 is formed is formed using a known photolithography technique as a selection mask. Then, an N-type impurity such as phosphorus (P) is ion-implanted and diffused at a high acceleration voltage of 100 to 200 keV and an introduction amount of 1.0 × 10 ^{13 to} 1.0 × 10 ¹⁵ / cm ² . Thereafter, the photoresist is removed. By this step, N + type impurities are also injected into the bird's beak portion 281 of the LOCOS oxide film 28, and at this time, the amount of impurity implantation varies depending on the thickness of the oxide film of the bird's beak portion 281. In other words, this embodiment is characterized in that ion implantation is performed at a high acceleration voltage so that impurity ions pass through the bird's beak portion 281. Then, a large amount of impurities are implanted in the place where the oxide film of the bird's beak part 281 is thin, while the amount of impurities implanted is reduced in the place where the oxide film is thick. Thus, the N + type impurity concentration in the lower region of the bird's beak portion 281 of the LOCOS oxide film 28 is formed so that the impurity concentration gradient is gentler than that of the conventional structure. As a result, a structure capable of obtaining the effects described above in the description of the MOS transistor 21 structure of the present invention is realized.
[0037]
Next, as shown in FIG. 7, a polysilicon film is deposited on the silicon oxide film 34 formed in FIG. Thereafter, an N-type impurity such as phosphorus (P) is ion-implanted into the polysilicon film at an acceleration voltage of 20 to 65 keV and an introduction amount of 1.0 × 10 ^{13 to} 1.0 × 10 ¹⁵ / cm ² . Then, the polysilicon film other than the formation region of the gate electrode 35 is removed by a known photolithography technique.
[0038]
Thereafter, as shown in the drawing, the silicon oxide film 34 formed in FIG. 6 is used to form a photoresist having an opening in a portion where the P− type diffusion region 30 is formed by a known photolithography technique as a selection mask. To do. Then, a P-type impurity such as boron (B) is ion-implanted and diffused at an acceleration voltage of 60 to 100 keV and an introduction amount of 1.0 × 10 ^{13 to} 1.0 × 10 ¹⁵ / cm ² . Thereafter, the photoresist is removed. At this time, ion implantation can be performed more accurately by using the gate electrode 35 as a mask. In this step, the N + type diffusion region 31 is simultaneously diffused.
[0039]
Next, as shown in FIG. 8, using the silicon oxide film 34 formed in FIG. 6, a photoresist having openings provided in the portions where the N ++ type diffusion regions 32 and 33 are formed by a known photolithography technique. It forms as a selection mask. Then, an N-type impurity such as phosphorus (P) is ion-implanted and diffused at an acceleration voltage of 20 to 65 keV and an introduction amount of 1.0 × 10 ^{13 to} 1.0 × 10 ¹⁵ / cm ² . Thereafter, the photoresist is removed. By this step, the P− type diffusion region 30 is diffused simultaneously.
[0040]
Next, as shown in FIG. 9, for example, a BPSG (Boron Phospho Silicate Glass) film, an SOG (Spin On Glass) film, or the like is deposited as an insulating layer 36 on the entire surface of the epitaxial layer 23 or the like. Thereafter, contact holes for forming external electrodes are formed by a known photolithography technique.
[0041]
Finally, a drain electrode 37 and a source electrode 38 made of, for example, Al are formed through contact holes formed in the insulating layer 36, and the N-channel MOS transistor 21 shown in FIG. 1 is completed.
[0042]
In the above-described embodiment, the case where only the N-channel MOS transistor is formed has been described. However, an N-channel MOS transistor, an NPN transistor, and the like can be simultaneously formed in other island regions. In addition, various modifications can be made without departing from the scope of the present invention.
[0043]
【The invention's effect】
According to the present invention, firstly, in the MOS semiconductor device, the N + type diffusion region serving as the drain extraction region has a gentle concentration gradient in the lower region of the bird's beak-shaped portion of the LOCOS oxide film. As a result, it is possible to prevent the depletion layer from spreading to the vicinity of the N ++ type diffusion region formed in this diffusion region while being in direct contact with the drain electrode. As a result, in the region near the drain electrode of the MOS semiconductor device to which a high voltage is applied, the spread of the depletion layer can be suppressed by the concentration gradient in this region. In the MOS semiconductor device of the present invention, the electric field can be evenly distributed by a gentle concentration gradient in the lower region of the bird's beak while maintaining the breakdown voltage characteristics.
[0044]
Second, the MOS semiconductor device of the present invention is characterized in that a low concentration but N + type diffusion region is formed in a low concentration epitaxial layer used as a drain region. As a result, the impurity concentration of the epitaxial layer serving as the drain region can be increased, and the parasitic resistance in this region can be reduced. As a result, the parasitic resistance of the MOS transistor itself can be reduced, and the ON resistance during switching of the MOS semiconductor device can be reduced.
[0045]
Third, the method of manufacturing a MOS semiconductor device according to the present invention is characterized in that a LOCOS oxide film having at least two bird's beak portions having different gradients is formed by using at least two silicon oxide film deposition steps. Have. Accordingly, the N + type diffusion region formed in the lower region can be formed with a gentle concentration gradient.
[0046]
Fourth, the MOS semiconductor device manufacturing method of the present invention is characterized in that impurity ions are implanted through the bird's beak portion of the LOCOS oxide film on the drain electrode side. As a result, particularly in the lower region of the bird's beak portion, an N + type diffusion region having a gradual concentration gradient in the impurity concentration can be formed by utilizing the difference in thickness of the oxide film. As a result, the MOS semiconductor device can obtain various effects such as electric field relaxation and reduction of ON resistance while maintaining the withstand voltage characteristics.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a MOS semiconductor device of the present invention.
FIG. 2 is a cross-sectional view illustrating a method for manufacturing a MOS semiconductor device according to the present invention.
FIG. 3 is a cross-sectional view illustrating a method for manufacturing a MOS semiconductor device according to the present invention.
FIG. 4 is a sectional view for explaining a method for manufacturing a MOS semiconductor device according to the present invention.
FIG. 5 is a cross-sectional view illustrating a method for manufacturing a MOS semiconductor device according to the present invention.
FIG. 6 is a sectional view for explaining a method for manufacturing a MOS semiconductor device according to the present invention.
FIG. 7 is a cross-sectional view illustrating a method for manufacturing a MOS semiconductor device according to the present invention.
FIG. 8 is a sectional view for explaining a method of manufacturing a MOS semiconductor device according to the present invention.
FIG. 9 is a sectional view for explaining a method of manufacturing a MOS semiconductor device according to the present invention.
FIG. 10 is a sectional view for explaining a conventional MOS semiconductor device.

Claims

A semiconductor substrate of one conductivity type;
A reverse conductivity type epitaxial layer laminated at least on the surface of the substrate, and a partial region of which is a drain region;
A reverse conductivity type buried layer formed between the substrate and the epitaxial layer;
A diffusion region of one conductivity type serving as a channel formation region provided in the epitaxial layer;
A first reverse conductivity type diffusion region serving as a drain extraction region provided in the epitaxial layer;
A second opposite conductivity type diffusion region that constitutes a double diffusion structure and a source region, and a diffusion region of one conductivity type;
A third reverse conductivity type diffusion region having a higher concentration than the first reverse conductivity type diffusion region provided on the surface of the first reverse conductivity type diffusion region;
A gate electrode made of polycrystalline silicon on the surface of the epitaxial layer;
A drain electrode provided on the surface of the epitaxial layer corresponding to the diffusion region of the third reverse conductivity type;
A source electrode provided on the surface of the epitaxial layer corresponding to the diffusion region of the second reverse conductivity type,
A LOCOS oxide film is formed in a desired region on the surface of the epitaxial layer, and the LOCOS oxide film has at least two bird's beaks having different gradients,
The bird's beak-shaped portion located on the drain electrode side of the LOCOS oxide film has a gentler slope than the bird's beak-shaped portion located on the source electrode side of the LOCOS oxide film, and is formed larger.
The diffusion region of the first reverse conductivity type is a lower region of the bird's beak shape portion located on the drain electrode side of the LOCOS oxide film, and the concentration is high at a thin portion of the oxide film of the bird's beak shape portion, and the oxide film is thick. The oxide film has a concentration gradient in which the concentration decreases, and a diffusion depth is deep in a portion where the oxide film of the bird's beak is thin, and a diffusion depth is shallow where the oxide film is thick. A MOS semiconductor device characterized in that the diffusion depth becomes shallower as the thickness of the semiconductor device becomes thicker.

2. The MOS semiconductor device according to claim 1, wherein the concentration gradient of the first reverse conductivity type diffusion region is provided in a current passing direction.

A semiconductor substrate of one conductivity type is prepared, an impurity of a reverse conductivity type is introduced into the substrate surface, an epitaxial layer is deposited on the substrate, and a buried layer is formed at the interface between the substrate and the epitaxial layer Process,
Forming a LOCOS oxide film having at least two bird's beaks having different gradients in a desired region of the epitaxial layer;
Forming a first opposite conductivity type diffusion regions serving as the bird's beak-shaped portion on the opposite conductivity type impurity ion implantation was drain extraction region which is located on the drain electrode side of the LOCOS oxide film,
Forming a gate electrode made of polycrystalline silicon on the gate oxide film after forming a gate oxide film on the surface of the epitaxial layer;
After forming a diffusion region of one conductivity type that becomes a channel formation region in the epitaxial layer, a diffusion region of a second opposite conductivity type that becomes a source region is formed ,
Forming a drain electrode and a source electrode, wherein the bird's beak-shaped portion positioned on the drain electrode side of the LOCOS oxide film is more gradual than the bird's beak-shaped portion positioned on the source electrode side of the LOCOS oxide film. A method for manufacturing a MOS semiconductor device, which has a large gradient and is formed large .

The ion implantation process for forming the reverse conductivity type first diffusion region is a high acceleration ion implantation process using a bird's beak-shaped portion of the LOCOS oxide film and allowing impurity ions to pass through at least the bird's beak-shaped portion. 4. A method of manufacturing a MOS semiconductor device according to claim 3, wherein:

The step of forming the bird's beak-shaped portion of the LOCOS oxide film comprises at least two silicon oxide film forming steps, wherein the silicon oxide film having at least two types of thickness is formed in the bird's beak forming region, and the silicon oxide film 5. The method of manufacturing a MOS semiconductor device according to claim 3, wherein a heat treatment is performed after the silicon nitride film is formed thereon.

4. The method of manufacturing a MOS semiconductor device according to claim 3, wherein at least a part of the gate electrode is formed so as to be located on the LOCOS oxide film.

4. The MOS semiconductor device according to claim 3, wherein the step of forming the one conductivity type diffusion region and the second opposite conductivity type diffusion region is formed by double diffusion using the gate electrode as a mask. Production method.

The surface of the first reverse conductivity type diffusion region further includes a third reverse conductivity type diffusion region having a higher concentration than the first reverse conductivity type diffusion region, and the third reverse conductivity type diffusion region. 8. The method of manufacturing a MOS semiconductor device according to claim 7, wherein the diffusion region is formed in the same process as the diffusion region of the second reverse conductivity type.