JP4160665B2 - Contact board and its components - Google Patents
Contact board and its components Download PDFInfo
- Publication number
- JP4160665B2 JP4160665B2 JP22228598A JP22228598A JP4160665B2 JP 4160665 B2 JP4160665 B2 JP 4160665B2 JP 22228598 A JP22228598 A JP 22228598A JP 22228598 A JP22228598 A JP 22228598A JP 4160665 B2 JP4160665 B2 JP 4160665B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ring
- membrane
- pad
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、コンタクトボード及びその構成部品等に関し、特に、ウエハ上に多数形成された半導体デバイスのバーンイン試験を一括して行うために使用されるコンタクトボードとして好適に使用できるコンタクトボード及びその構成部品やそれらの製造方法等に関する。
【0002】
【従来の技術】
ウエハ上に多数形成された半導体ディバイスの検査は、プローブカードによる製品検査(電気的特性試験)と、その後に行われる信頼性試験であるバーンイン試験に大別される。
バーンイン試験は、固有欠陥のある半導体ディバイス、あるいは製造上のばらつきから、時間とストレスに依存する故障を起こすディバイスを除くために行われるスクリーニング試験の一つである。プローブカードによる検査が製造したディバイスの電気的特性試験であるのに対し、バーンイン試験は熱加速試験と言える。
【0003】
バーンイン試験は、プローブカードによって1チップ毎に行われる電気的特性試験の後に、ウエハをダイシングによりチップに切断し、パッケージングしたものについて一つずつバーンイン試験を行う通常の方法(1チップバーンインシステム)ではコスト的に実現性に乏しい。そこで、ウエハ上に多数形成された半導体ディバイスのバーンイン試験を一括して行うためのバーンインボード(コンタクトボード)の開発及び実用化が進められている(特開平7−231019号公報)。バーンインボードを用いたウエハ・一括バーンインシステムは、コスト的に実現可能性が高い他に、ベアチップ出荷及びベアチップ搭載といった最新の技術的な流れを実現可能にするためにも重要な技術である。
【0004】
図14にバーンインボードの具体例を示す。
バーンインボードは、図14に示すように、多層配線基盤20上に、異方性導電ゴムシート30を介して、メンブレンリング10を固定した構造を有する。
メンブレンリング10は、被検査素子と直接接触するコンタクト部分を受け持つ。メンブレンリング10においては、リング1に張り渡されたメンブレン2の一方の面にはバンプ3が、他方の面にはパッド4が形成されている。メンブレンリング10においては、ウエハ40上の各半導体チップの周縁又はセンターライン上に形成されたパッド(約600〜1000ピン程度)に対応して、この数にチップ数を乗じた数のバンプ3がメンブレン2上に形成されている。
多層配線基盤20はメンブレン2上に孤立する各バンプ3にパッド4を介して所定のバーンイン試験信号を付与するための配線をムライト系セラミクス基板等の上に有する。多層配線基盤20は配線が複雑であるため多層配線構造を有する。
異方性導電ゴムシート30は、主面と垂直な方向にのみ導電性を有する弾性体であり、多層配線基盤20上の端子とメンブレン2上のパッド4とを電気的に接続する。異方性導電ゴムシート30は、その表面に形成された凸部でメンブレン2上のパッド4に当接することで、半導体ウエハ40表面の凹凸及びバンプ3の高さのバラツキを吸収し、半導体ウエハ上のパッドとメンブレン2上のバンプ3とを確実に接続する。
【0005】
【発明が解決しようとする課題】
しかしながら、上述したバーンインボード及びその構成部品等には次に示す問題がある。
【0006】
第1に、従来、メンブレンリングと異方性導電ゴムシートの組合せで、半導体ウエハ上のパッドやメンブレン上のバンプ3の高さのバラツキをある程度吸収することはできるが、隣接するバンプ間の間隔が狭くなる(狭ピッチになる)と図15(特に(b))に示すように、フレキシブル性を発揮できず高さのバラツキを吸収できなくなり、接触不良を生じる。
【0007】
第2に、コンタクトボード及びその構成部品等にあっては、接続の信頼性等を向上させるため、さらなる改良を施す必要がある。
【0008】
本発明は上述した背景の下になされたものであり、高さのバラツキを吸収できるコンタクトボード及びその構成部品等の提供を第一の目的とする。
また、接続の信頼性等をさらに向上できるコンタクトボード及びその構成部品等の提供を第二の目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために本発明は、以下に示す構成としてある。
【0010】
(構成1)ウエハ上に多数形成された半導体デバイスのバーンイン試験を一括して行うために使用されるコンタクトボードの一部を構成するメンブレンリングであって、リングに張り渡されたメンブレンの一方の面に各半導体デバイスに接触させるバンプを有するとともに、メンブレンの他方の面にパッドを有し、メンブレンを貫通して形成されたバンプホールを介して前記バンプと前記パッドとを接続した構造を有するメンブレンリングにおいて、前記メンブレンにおける隣接するバンプ間のメンブレンに切り込みを設けたことを特徴とするメンブレンリング。
【0011】
(構成2)前記切り込みを、レーザーによって設けたことを特徴とする構成1記載のメンブレンリング。
【0012】
(構成3)ウエハ上に多数形成された半導体デバイスのバーンイン試験を一括して行うために使用されるコンタクトボードの一部を構成するメンブレンリングであって、リングに張り渡されたメンブレンの一方の面に各半導体デバイスに接触させるバンプを有するとともに、メンブレンの他方の面にパッドを有し、メンブレンを貫通して形成されたバンプホールを介して前記バンプと前記パッドとを接続した構造を有するメンブレンリングにおいて、前記パッドの断面形状を凹状としたことを特徴とするメンブレンリング。
【0013】
(構成4)ウエハ上に多数形成された半導体デバイスのバーンイン試験を一括して行うために使用されるコンタクトボードの一部を構成するメンブレンリングであって、リングに張り渡されたメンブレンの一方の面に各半導体デバイスに接触させるバンプを有するとともに、メンブレンの他方の面にパッドを有し、メンブレンを貫通して形成されたバンプホールを介して前記バンプと前記パッドとを接続した構造を有するメンブレンリングにおいて、前記パッドの断面形状を凹状とするとともに、該パッドの凹状部分に異方性導電ゴム片、導電性ゴム片、又は非導電性ゴム片を介在させたことを特徴とするメンブレンリング。
【0014】
(構成5)前記パッドがCuからなり、前記バンプがNi又はNi合金からなり、前記メンブレンがポリイミドからなることを特徴とする構成1乃至4記載のメンブレンリング。
【0015】
(構成6)前記パッド及び/又は前記バンプの表面に、金、Au−Co合金、ロジウム、パラジウム及びこれらを含む合金のうちのいずれかからなる膜を形成したことを特徴とする構成1乃至5記載のメンブレンリング。
【0016】
(構成7)構成1乃至6記載の構造を有するメンブレンリングと、多層配線基板とからなることを特徴とするコンタクトボード。
【0017】
(構成8)構成1乃至6記載の構造を有するメンブレンリングと、リングの径を異とする複数の配線用メンブレンリングからなることを特徴とするフレキシブルコンタクトボード。
【0018】
(構成9)ウエハ上に多数形成された半導体デバイスのバーンイン試験を一括して行うために使用されるコンタクトボードの一部を構成するメンブレンリングであって、リングに張り渡されたメンブレンの一方の面に各半導体デバイスに接触させるバンプを有するとともに、メンブレンの他方の面にパッドを有し、メンブレンを貫通して形成されたバンプホールを介して前記バンプと前記パッドとを接続した構造を有するメンブレンリングにおいて、前記バンプの表面に凹凸を設けたことを特徴とするメンブレンリング。
【0019】
(構成10)ウエハ上に多数形成された半導体デバイスのバーンイン試験を一括して行うために使用されるコンタクトボードの一部を構成するメンブレンリングであって、リングに張り渡されたメンブレンの一方の面に各半導体デバイスに接触させるバンプを有するとともに、メンブレンの他方の面にパッドを有し、メンブレンを貫通して形成されたバンプホールを介して前記バンプと前記パッドとを接続した構造を有するメンブレンリングにおいて、リング材料が、下記条件式を満たすことを特徴とするメンブレンリング。
(リングの熱膨張率−シリコンの熱膨張率)×10-6×(ウエハの半径×103)×(測定温度(バーンイン試験温度)−製造温度(接着時温度))<|(ウエハのパッド寸法/2)−(アライメント精度)|
【0020】
(構成11)ウエハ上に多数形成された半導体デバイスのバーンイン試験を一括して行うために使用されるコンタクトボードの一部を構成するメンブレンリングの形成方法において、導電性金属層が形成されたフィルムとリングとを接着する際に、嫌気性接着剤又は好気性接着剤を用い、所定温度に加熱した後、酸素を遮断するか又は酸素を供給して接着を行うことを特徴とするメンブレンリングの形成方法。
【0021】
(構成12)多層配線基板の最上層のパッドを形成する際に、薄い導電性金属層を形成し、導電性金属層上にレジストを塗布し、パッドを形成する部分のレジストを露光、現像によって除去し、前記導電性金属にメッキ用電極の一方を接続して電気メッキを行いパッドを形成する工程と、レジストを除去後、パッドの下部以外の部分の導電性金属をエッチングにより除去する工程と、を有することを特徴とする多層配線基板の製造方法。
【0022】
(構成13)多層配線基板を構成するガラス基板に素子付け用の貫通孔を形成する際に、貫通孔の上下の周縁に面取り加工を施したことを特徴とする多層配線基板。
【0023】
(構成14)多層配線基板の形成工程において、多層配線層形成後のガラス基板の反りを防止する処理を施す工程を有することを特徴とする多層配線基板の製造方法。
【0024】
【作用】
構成1によれば、図1(コンタクト前)に示すように、メンブレン2における隣接するバンプ3間に切り込み5を設けることで、隣接する各バンプ3を独立させ、図2(コンタクト後)に示すようにして、バンプ3やパッド41の高さのバラツキを吸収することが可能となる。なお、図2(a)ではウエハ40上のパッド41の高さのバラツキを吸収する様子を示しているが、バンプ3の高さにバラツキがある場合も同様に吸収できる。
【0025】
構成2によれば、切り込みをレーザーによって設けることで、精度良くかつ簡単に低コストでメンブレンに切り込みを設けることが可能となる。
【0026】
構成3によれば、図3(a)(コンタクト前)に示すように、パッド4の断面形状を凹状とすることで、図3(b)(コンタクト後)に示すように、コンタクト時にパッド4の凹部の窪みの分だけ、高さのバラツキを吸収することが可能となる。
【0027】
構成4によれば、図5に示すように、パッド4の断面形状を凹状とすることで、構成3と同様に高さのバラツキを吸収することが可能となる。また、パッド4の凹状部分に異方性導電ゴム片、導電性ゴム片、又は非導電性ゴム片などのゴム片6を介在させることで、より弾力性を付与することができる。
【0028】
構成5では、パッド、バンプ、メンブレンについて品質及びコスト等の観点から現在のところ好ましい材料を示している。
【0029】
構成6では、パッド及び/又はバンプの表面に、これらの金属膜を形成することで、コンタクト抵抗を低減するとともに、化学的耐久性を高めることができる。
【0030】
構成7では、構成1乃至6記載の構造を有するメンブレンリングと、多層配線基板とでコンタクトボードを構成することで、高さのバラツキを吸収することが可能なコンタクトボードが得られる。また、このコンタクトボードは、バーンインボード以外の用途に適用可能である。
【0031】
構成8によれば、次の作用がある。
第1に、従来の多層配線基板の代わりに配線用のメンブレンリングを使用している、すなわち、バーンインボード全体を複数のメンブレンリングで構成することで、フレキシブル性やクッション性が高くなり、したがって、コンタクトの圧力が全面で均一になり、また、バンプやパッドの高さのバラツキにも構造的に対応できる。さらに、一部のメンブレンリング(例えばコンタクト用のメンブレンリング)あるいは全てのメンブレンリングの構造を、構成1乃至4に記載の高さのバラツキを吸収可能な構造とすることで、バンプやパッドの高さのバラツキをより吸収しやすくなる。
第2に、構造が簡単で、製造コストが安い(約5分の1以下にできる)。
第3に、各メンブレンリングに分解できるので、欠陥の修正が容易で、修正が困難な場合であっても欠陥のあるメンブレンリングだけ交換できる。
第4に、バーンインボード以外の用途に適用可能である。
【0032】
構成9によれば、バンプ表面に凹凸を設けることで、相手のパッドに食い込みやすく、接触時に滑ることがなく、接触抵抗を低減でき、良好な接触状態が得られる。したがって、コンタクトボードの接続の信頼性向上等に寄与できる。
【0033】
構成10によれば、所定の条件式を満たすリング材料を用いることで、ウエハ−メンブレンリング−多層配線基板間の位置ずれの問題を回避できる。したがって、コンタクトボードの接続の信頼性向上等に寄与できる。
【0034】
構成11によれば、メンブレンリングの形成に際して、導電性金属層が形成されたフィルムとリングとを接着する接着剤としてこれらの接着剤を用いることで、厳密に所定の温度に到達した時点(所望の熱膨張を果たした時点)で、接着剤を硬化させて接着でき、硬化温度を厳密に制御できる。したがって、コンタクトボードの接続の信頼性向上等に寄与できる。
【0035】
構成12によれば、多層配線基板の最上層のパッドを形成する際に、薄い導電性金属層を形成し、導電性金属層上にレジストを塗布し、パッドを形成する部分のレジストを露光、現像によって除去し、前記導電性金属にメッキ用電極の一方を接続して電気メッキを行いパッドを形成することによって、パッドの寸法精度が高く、面内の寸法バラツキが少ない。また、パッドの表面に電気メッキによる金の厚メッキや、金コバルト合金メッキ等が可能になり、パッドの機械的強度を増すことができる。したがって、コンタクトボードの接続の信頼性向上等に寄与できる。
【0036】
構成13によれば、多層配線基板を構成するガラス基板に素子付け用の貫通孔を形成する際に、貫通孔の上下の周縁に面取り加工を施すことで、貫通孔の形成に伴って貫通孔の上下の周縁に生じる凸部を除去できる。また、貫通孔に金属膜をスパッタ法やめっき法で形成する際の形成が容易かつ確実となり、断線がなくスルーホール導通の信頼性が向上する。さらに、貫通孔に素子を半田付けする際にも、面取りによる溝があるため半田が基板表面よりはみ出すことがない。したがって、コンタクトボードの接続の信頼性向上等に寄与できる。
【0037】
構成14によれば、多層配線基板の形成工程において、多層配線層形成後のガラス基板の反りを防止する処理を施すことで、多層配線基板の平坦性を向上できる。したがって、コンタクトボードの接続の信頼性向上等に寄与できる。
【0038】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【0039】
実施の形態1
(1)メンブレンリングの作製
メンブレンリングの作製工程
メンブレンリングの作製方法について、図6を参照して説明する。
【0040】
まず、図6(a)に示すように、平坦度の高いアルミニウム板11上に厚さ5mmの均一の厚さのシリコンゴムシート12を置く。
その一方で、例えば、厚さ18μmの銅箔と、厚さ25μmのポリイミドフィルムを貼り合せた構造のフィルム13、あるいは厚さ25μmのポリイミドフィルム上に、スパッタ法又はめっき法で銅を厚さ18μmで成膜したフィルム13を準備する。
なお、フィルム13の材料、形成方法、厚さ等は適宜選択できる。例えば、厚さ25μm(12〜50μm)程度のポリイミドフィルムや、厚さ0.3mm(0.1〜0.5mm)程度のシリコンゴムシートを使用できる。フィルムの形成方法もコーティング法で形成したり、市販のフィルム又はシートを利用したりできる。さらに、銅箔にポリイミド前駆体をキャスティングした後、ポリイミド前駆体を加熱して乾燥及び硬化させて、銅箔とポリイミドフィルムを貼り合せた構造のフィルムを形成することもできる。また、フィルムの一方の面に複数の導電性金属を順次成膜して、フィルムの一方の面に積層構造を有する導電性金属層を形成した構造のものを使用することもできる。
なお、ポリイミドフィルムと銅との間には、両者の接着性を向上させること、及び膜汚染を防止することを目的として、特に図示しないが薄いNi膜等を形成してもよい。
【0041】
次いで、上記シリコンゴムシート12上に、銅箔とポリイミドフィルムを貼り合せた構造のフィルム13を銅箔側を下にして均一に展開した状態で吸着させる。この際、シリコンゴムシート12にフィルム13が吸着する性質を利用し、しわやたわみが生じないように、空気層を追い出しつつ吸着させることで、均一に展開した状態で吸着させる。
【0042】
次に、内径220mmφ、外径240mmφ、厚さ2mmの円形のSiCリング14の接着面に熱硬化性接着剤15を薄く均一に、50〜100μm程度の厚さで塗布し、フィルム13上に置く。ここで、熱硬化性接着剤15としては、バーンイン試験の設定温度80〜150℃よりも0〜50℃高い温度で硬化するものを使用する。本実施の形態では、ボンドハイチップHT−100L(主剤:硬化剤=4:1)(コニシ(株)社製)を使用した。
さらに、平坦性の高いアルミニウム板(重さ約2.5kg)を重石として、リング14上に載せる(図示せず)。
【0043】
上記準備工程を終えたものをバーンイン試験の設定温度(80〜150℃)以上の温度(例えば200℃、2.5時間)で加熱して前記フィルム13と前記リング14を接着する(図(6b))。
この際、シリコンゴムシート12の熱膨張率はフィルム13の熱膨張率よりも大きいので、シリコンゴムシート12に吸着したフィルム13はシリコンゴムシート12と同じだけ熱膨張する。すなわち、フィルム13を単にバーンイン試験の設定温度(80〜150℃)以上の温度で加熱した場合に比べ、より熱膨張する。このようにテンションの大きい状態で、熱硬化性接着剤15が硬化し、フィルム13とリング14が接着される。また、シリコンゴムシート12上のフィルム13は、しわやたわみ、ゆるみなく均一に展開した状態で吸着されているので、フィルム13にしわやたわみ、ゆるみなく、リング14にフィルム13を接着することができる。さらに、シリコンゴムシート12は平坦性が高く、弾力性を有するので、リング14の接着面に、均一にむらなくフィルム13を接着することができる。
なお、熱硬化性接着剤を使用しない場合、フィルムが収縮し、張力が弱まる他に、接着剤の硬化時期が場所によってばらつくため、リングの接着面に均一にむらなく接着ができない。
【0044】
上記加熱接着工程を終えたものを常温まで冷却し、加熱前の状態まで収縮させる。その後、カッターでリング14の外周に沿ってリング14の外側のフィルム13を切断除去する(図6(c))。その後、表面を良く洗浄する。
【0045】
なお、上記メンブレンリングの作製工程において、SiCリングの代わりに、SiN、SiCN、インバーニッケルや、その他のSiに近い熱膨張率を有し強度の高い材料からなるリングを用いてもよい。
また、リングは、シリコンウエハのサイズ、シリコンウエハ上のパッドサイズ、及びウエハ−メンブレンリング−多層配線基板間のアライメント精度に応じて要求される熱膨張率の値が異なるので、その場合は下記条件式を満たすリング材料を用いることが好ましい。
【0046】
(リングの熱膨張率−シリコンの熱膨張率)×10-6×(ウエハの半径×103)×(測定温度(バーンイン試験温度)−製造温度(接着時温度))<|(ウエハのパッド寸法/2)−(アライメント精度)|
【0047】
上記関係を満たすと、バーンイン試験時(加熱時)に、メンブレンリング上のバンプとウエハ上のパッドとが非接触とならない程度にメンブレンリングの膨張によるシリコンウエハ上のパッドとの位置ずれの最大値が小さく、かつ、多層配線基板上のパッドがシリコンウエハ上のパッド内に収まり、良好な接触が得られる。上記関係を満たすリング材料としては、クロム、銅、タングステン、ニッケル、モリブデン、アルミニウムブロンズ、ステライト、ステンレス鋼、ニッケル鋼、モネルメタル、燐青銅などの各種金属、酸化チタン、酸化アルミニウム、SiO2などのセラミクス、各種ガラス(低膨張ガラス、石英を含む)などが挙げられる。
なお、リング材料と多層配線基板の基板材料とを、同じ材料とすると、メンブレンリングと多層配線基板の膨張率が同一であるので、膨張率の差によるずれは生じず、膨張率の差によるずれを回避できる。
【0048】
また、上記メンブレンリングの作製工程において、アルミニウム板の代わりに、テフロン板を用いてもよい。
さらに、シリコンゴムシートの代わりに、粘着性を持たせたフッ素ゴムを用いてもよい。
また、熱硬化性接着剤として、他の市販の各種熱硬化性接着剤を用いてもよい。例えば、エイブルボンド736等を使用できる。
さらに、熱硬化性接着剤の代わりに、嫌気性接着剤(テトラエチレングリコールジメタクリル酸エステルなど)を用い、バーンイン試験の設定温度以上の所定の温度に達した時点で、真空にするか窒素をパージして酸素を遮断し、嫌気性接着剤を硬化させて、フィルム13とリング14を接着することもできる。同様に、 好気性接着剤を用い、酸素をパージして、フィルム13とリング14を接着することもできる。これらの場合、厳密に所定の温度に到達した時点(所望の熱膨張を果たした時点)で、接着剤を硬化させて接着でき、硬化温度を厳密に制御できる。熱硬化性接着剤を用いた場合は、熱硬化性接着剤の硬化温度に多少分布(幅)があるため、平均値としての硬化温度(例えば150℃)に到達する前に部分的に硬化してしまい、硬化温度の厳密な制御が難しい。
【0049】
メンブレンリングの加工工程
次に、上記で作製したメンブレンリングを加工してバンプ及びパッドを形成する工程について説明する。
図7にメンブレンリングの加工工程を説明するための要部断面図を示す。なお、図7では、メンブレンにリングが接着されているが、リングの図示は省略する。
【0050】
まず、図7(a)に示す、上記で作製したメンブレンリングにおける銅箔とポリイミドフィルムを貼り合せた構造のフィルム13の銅箔(Cu)上に、図7(b)に示すように、電気めっきにより、Niを0.3μm(0.1〜3μm)めっきした後、その上にAuを0.5μm(0.3〜0.5μm)で形成して、Au/Ni/Cu/ポリイミドフィルム積層膜構造を形成する。
なお、無電解めっきでNi膜、Au膜を形成することもできるが、無電解めっきは膜を厚付けできず、密着力及び強度が弱いため、電気めっきを適用してNi膜、Au膜を形成するのが好ましい。
【0051】
次いで、図7(c)に示すように、ポリイミドフィルムの所定位置に、エキシマレーザを用いて、直径が約30μmのバンプホールを形成する。
【0052】
次に、図7(d)に示すように、最上層のAu膜の表面がめっきされないようにするために、レジスト等の保護膜を、電極として使用するAu膜の一部を除く全面に約2〜3μmの厚さで塗布して、Au膜を保護する。
なお、Au膜上に保護膜を塗布する以外にも、治具を使用してNi膜を保護することもできる。
【0053】
次いで、前記最上層のAu膜に電極の一方を接続し、ポリイミドフィルム側にNiあるいはNi合金の電気めっきを行う。この電気めっきにより、めっきは図7(d)に示すバンプホールを埋めるようにして成長した後、ポリイミドフィルムの表面に達すると、等方的に広がってほぼ半球状に成長し、NiまたはNi合金からなるバンプ(ポリイミドフィルム表面からの高さ20μm、径70μm)が形成される。
続いて、バンプの表面に膜厚1〜2μmのAuからなる電気めっき層を形成する。このように、バンプを形成した直後にバンプ表面に酸化しない金属を含む膜を形成することで、バンプ表面の酸化を回避し、酸化膜の除去工程が不要となる。
その後、特に図示しないが、前記保護膜を剥離する。
【0054】
次に、図7(e)に示すように、最上層のAu膜上に新たにレジスト(ヘキスト社製:AZ1350)を全面に塗布し、90℃で30分間ベークした後、パッドを形成する部分以外のレジストをフォトマスクを用いて露光し、現像によって除去し、パッド形成部の上部にレジストパターンを形成する。
【0055】
次いで、図7(f)に示すように、Au膜をヨウ素・ヨウ化カリウム水溶液にてエッチングし、Ni膜及びCu膜を40ボーメ度塩化第二鉄水溶液にてエッチングを行い、よくリンスした後、前記レジストを剥離して、図7(g)に示すように、パッドを形成する。なお、エッチングはスプレー方式を使用するとサイドエッチングが少なく、望ましい。
【0056】
その後、ポリイミドフィルムの所定位置(バンプ間)に、エキシマレーザ等を用いて、幅約0.1〜30μm、長さ約50〜300μmの切り込み(図示せず)を形成する。
なお、切り込みは、レーザー加工、エッチング法、カッターによる切断などの方法によっても形成できる。
【0057】
以上の工程を経て、リングに張り渡されたメンブレンの一方の面にバンプを有するとともに、メンブレンの他方の面にパッドを有し、メンブレンの所定位置に切り込みを有するメンブレンリングが作製される。
【0058】
なお、上記メンブレンリングの加工工程において、以下に示す方法等を用いて、バンプ表面に凹凸を設けることができる。
第1に、バンプの表面を研磨する方法がある。例えば、表面研磨セラミック(表面粗さ5μm程度)などからなる研磨シート又は研磨基板を用いて、バンプの表面を研磨する。これにより、バンプの表面が粗くなり、接触(コンタクト)時に滑ることなく、良好な接触状態が得られる。
第2に、図8に示すように、単一のバンプを形成すべき中心から外れた位置に複数のバンプホールを形成し、複数のバンプ3a,3bで単一のバンプを構成することで、表面に凹凸があり、相手のパッドに食い込みやすく、接触抵抗を低減できる。なお、図9に示すように、複数のバンプ3a,3bを離して形成しても良い。
第3に、図10に示すように、バンプ側にレジストを塗布し(図10(a))、アッシングによりバンプ3の頂部を露出させ(図10(b))、エッチングによってバンプ3の頂部をキザキザ状にすることもできる(図10(c)、(d))。
【0059】
(2)多層配線基板の作製
次に、多層配線基板の製造方法について図11を参照して説明する。なお、説明を容易にするため3層構造の多層配線基板を作製する場合について説明するが、3層構造に限られず、任意の積層数とすることができる。
【0060】
まず、図11(a)に示すように、表面を平らに研磨した厚さ約3〜5mm、サイズ320mm角のガラス基板21(Siと膨張率が同じか又はSiと膨張率が近いガラス基板)の片面に、スパッタ法にて、Crを約300オングストローム、Cuを約2.5μmの膜厚にてそれぞれ成膜する。次いで、Cu表面上に電解めっきにより、Ni膜を約0.3μmの膜厚にて形成する。なお、Ni膜をスパッタにて形成することも可能である。
【0061】
続いて、所定のフォトリソグラフィー工程(レジストコート、露光、現像、エッチング)を行い、Ni/Cu/Cr多層配線層を、図11(b)に示すようにパターニングして、第1配線層22(第1配線パターン)を形成する。詳しくは、塩化第2鉄水溶液等のエッチング液を使用して、Ni/Cu/Cr多層膜をエッチングすることによりパターニングを行い、レジスト剥離液を用いてレジストを剥離し、水洗後、乾燥させる。
【0062】
次いで、第1配線パターン上に感光性ポリイミド前駆体(例えば、旭化成社製パイメルポリイミド前駆体など)を用いて、ポリイミド絶縁層23を形成し、このポリイミド絶縁層23上にフォトリソグラフィーにて図11(c)に示すようにコンタクトホール25を形成する。詳しくは、ポリイミド前駆体に対し、350℃における3時間の焼き付け、ベーク、加熱が行われ(キュアされ)、前記ポリイミド前駆体が完全にポリイミド化された後、その表面を、軽く酸素プラズマに曝す。これによって、ポリイミド絶縁層の表面に凹凸が形成され、ドライエッチングにてポリイミド絶縁層表面を約0.1μm程度の粗さにすることにより、その表面積を広げ、アンカー効果にて、次工程にて形成される第2配線層との密着力を高めるとともに、コンタクトホール内のポリイミド、現像液等の残さ等の有機物を酸化し除去することができる。
【0063】
そして、多層配線基板を、例えば、98%硫酸を使用して硫酸:水=1:10で混合して作成した、1/10硫酸水溶液に浸漬し、コンタクトホール底部に露出するNi膜表面に存在する酸化物を除去した後、Ni膜を触媒として無電解めっきを行い、図11(d)に示すように、コンタクトホール25の底部にAuを約0.1μmの膜厚にて形成する。つまり、無電解めっきによるAu膜形成においては、AuがNi膜表面に選択的に析出し、他の部分には析出しないというメリットがあり、この性質を利用して、コンタクトホール底部のみにAuを析出させて、その後乾燥が行われている。
【0064】
その後、多層配線基板を、表面酸化層を除去するため多層配線基板を酸にてソフトエッチングした後、水にて洗浄(リンス)して、約100℃にて乾燥を行う。このとき、コンタクトホール底部に形成されているAu膜は耐酸化性が高いために、容易に高温乾燥を行うことができる。
【0065】
次いで、図11(e)に示すように、第2配線層における、Ni/Cu/Crの多層構造を有する金属膜を、第1配線層22と同様にして、図4(a)の工程を再度行うことにより形成し、電解めっきによりAu膜を約0.3μmの膜厚にて形成する。
【0066】
最後に、エッチングにより、Au/Ni/Cu/Cr多層膜を所定のパターンにパターニングすることによって、図11(f)に示すように第2配線層24が形成される。
【0067】
上記多層配線基板によれば、第1配線層と第2配線層とを接続するコンタクトホールの底部にAu膜を形成しているので、全てのコンタクトホール(例えば8700箇所)について酸化による接続不良を生ずることがなく、かつ、コンタクト抵抗を低減できる。
また、最終的な多層配線基板の最表面にAuが形成されているため、耐酸化性が強く、多層配線基板の信頼性を向上することができる。さらに、最表面のAuは電解めっきにて形成しているため、合金によって形成することもできるので、さらに硬度をあげることができ、コンタクタとして使用しても強度が高いため、信頼性を向上することができる。
【0068】
なお、上記多層配線基板の形成工程において、多層配線層形成後のガラス基板(厚さ3〜5mm)の反り(例えばポリイミド4層で80μm位反る)をなくすため、以下の処理を施すことができる。
第1に、あらかじめ、ガラス基板の裏面に、表面に形成する多層配線層の厚さと同程度の厚さの絶縁層をコートしておく。
第2に、ガラス基板表面を化学強化し、研磨等により表裏の化学強化層の深さに差異を持たせることによって、多層配線層形成後のガラス基板に反りが生じないようにする。
第3に、ガラス基板の裏面に引っ張り応力が出るように金属膜を形成する。
【0069】
また、上記多層配線基板の形成工程において、多層配線基板の最上層におけるパッドの形成を、パッドを形成する部分以外の部分にレジストパターンを形成し、このレジストパターンの間に、電気メッキによりパッドを形成する方法で行うことができる。この方法によると、パッドの寸法精度が高く、面内の寸法バラツキが少ない。これは、パッドの寸法がレジストパターンで規制されるためであり、レジストパターンはマスク寸法に忠実に高い寸法精度で形成できるからである。また、パターニング前であるので、パッドの表面に電気メッキによる金の厚メッキや、金コバルト合金メッキ、ロジウムメッキ等が可能になり、パッドの機械的強度を増すことができる。
【0070】
さらに、上記多層配線基板において、ガラス基板等にドリル等で素子付け用の貫通孔(0.3〜0.5mmφ程度)を形成する際に、図12(a)に示すように、貫通孔の上下の周縁に面取り加工を施すことが好ましい。これにより、ドリルによる穴あけに伴って貫通孔の上下の周縁に生じる凸部を除去できる。また、貫通孔に金属膜をスパッタ法やめっき法で形成する際の形成が容易となり、断線がなくスルーホール導通の信頼性が向上する。さらに、図12(b)に示すように、貫通孔に素子を半田付けする際にも、面取りによる溝があるため半田が基板表面よりはみ出すことがない。
【0071】
また、上記多層配線基板において、ガラス基板として、HOYA社製NA35,HOYA社製NA40,HOYA社製NA45,HOYA社製SD1,HOYA社製SD2,パイレックス,コーニング社製7059などのSiと熱膨張率がほぼ同じ(熱膨張係数が0.6〜5PPM)の範囲内のものを用いることができる。
【0072】
(3)バーンイン試験
次に、バーンイン試験について説明する。
バーンイン試験は、図14に示すように、バキュームチャック(図示せず)上に載せたSiウエハ40上に、メンブレンリング10、異方性導電ゴムシート30、多層配線基板20の順に載せ、全体を吸着固定してウエハ40上の各デバイスを多層配線基板20にプリントボード(図示せず)を介して接続したテスターに評価していく。
その結果、メンブレンリング10による高さのバラツキの吸収性能が高く、コスト面、耐久性面でも優れており、十分に実用性があることが確認された。また、従来に比べ高さのバラツキの吸収性能が高いためメンブレンリングにおけるバンプ間の間隔を狭くすることができた。
【0073】
実施の形態2
メンブレンリングに切り込みを形成せず、パッドの断面形状を図3に示す凹状としたこと以外は実施の態様1と同様にしてメンブレンリングを作製し、バーンイン試験を行った。なお、図4(a)に示すように、パッド4上にラインアンドスペース(好ましくは10〜30μm間隔)のレジストパターンを形成し、これにより図4(b)に示すようにパッド4に凹部を形成した。
その結果、メンブレンリングによる高さのバラツキの吸収性能が高いことが確認された。
【0074】
実施の形態3
メンブレンリングに切り込みを形成せず、図5に示すように、パッドの断面形状を凹状とするとともに、このパッドの凹状部分に異方性導電ゴム片、導電性ゴム片、又は非導電性ゴム片を介在させたこと以外は実施の態様1及び2と同様にしてメンブレンリングを作製し、バーンイン試験を行った。
その結果、メンブレンリングによる高さのバラツキの吸収性能が高いことが確認された。
【0075】
実施の形態4
図13に示すように、実施の形態1で作製したメンブレンリング10と、実施の形態1と同様の方法で作製したリングの径を異とする複数の配線用メンブレンリング16、17からなるフレキシブルコンタクトボード18を作製した。
上記フレキシブルコンタクトボードは、フレキシブル性(クッション性)が高く、コンタクトの圧力が全面で均一になり、また、バンプやパッドの高さのバラツキにも構造的に対応でき、したがって、密着不良による接続不良が生じない。また、構造が簡単で、製造コストが約5分の1以下にできる。さらに、各メンブレンリングに分解できるので、欠陥の修正が容易であり、修正が困難な場合であっても欠陥のあるメンブレンリングだけ容易に交換できる。
なお、説明を容易にするため3層構造の場合について説明したが、3層構造に限られず、任意のリング数とすることができる。
【0076】
実施の形態5
多層配線基板の最上層のパッドを以下のプロセスで形成した。
【0077】
まず、絶縁層上に、スパッタ法にて、Crを約300オングストローム、Cuを約0.5μmの膜厚にてそれぞれ成膜する。
次いで、レジスト(シプレイ社製マイクロポジットSJR5740)を14μmの厚みで塗布し、110℃で6分間ベークした後、所定のマスクを用いて露光し、現像して、パッドを形成する部分以外の部分にレジストパターンを形成する。 次に、レジストパターン内を希硫酸にて10秒間処理する。
その後、直ちに、硫酸銅水溶液系のめっき層内で、Cuを約13μmの膜厚で厚めっきし、さらに、Niを約0.3μmの膜厚でめっきし、Auを約0.5μmの膜厚で順次めっきする(いずれも電気めっき)。
最後に、レジストを剥離し、最初にスパッタ法で付けた薄いCu/Cr膜をエッチングする。このとき、Cu/Cr膜は薄いのでエッチングに要する時間は10秒程度と短く、また、パッドの表面はAuがあるので保護される。
【0078】
上記多層配線基板によれば、パッドの寸法精度が高く、面内の寸法バラツキが少ない。また、パッドの表面に電気メッキによる金の厚メッキや、金コバルト合金メッキ等が可能になり、パッドの機械的強度を増すことができる。
【0079】
本発明は、上記実施の態様に限定されず、本発明の範囲内で適宜変形実施できる。
【0080】
例えば、パッド、バンプ、メンブレン等の材料及び形成方法等は、上記実施の態様に限定されない。
【0081】
具体的には、バンプの形成材料としては、導電性が良く安価で形成が容易であるとともに耐久性が良いという観点からはニッケル(Ni)もしくはニッケル合金等が好ましいが、これに限定されない。また、バンプホールの形成方法も特に制限されないが、精度や経済性を考慮するとレーザー又はフォトリソグラフィー法を用いて形成することが好ましい。
【0082】
パッド(導電層)の形成材料、形成方法、厚さ等は適宜選択できる。導電性が良く安価で形成が容易であるという観点からは銅(Cu)が好ましい。また、パッドはCu、Ni、Cr、Al、Au、Agなど複数の金属層の積層構造とすることができる。パッド(導電層)の形成方法としては、スパッタ法や蒸着法などの成膜法や、無電解メッキや電気メッキなどのメッキ法、あるいは、銅箔を接着する方法などを利用できる。パッド(導電層)の厚さは、レーザーによって穴のあかない程度の薄さ(2〜5μm程度)以上であればよいが、耐久性が必要なため5〜35μm程度が望ましい。
【0083】
また、パッド表面及びバンプ表面に、Auめっきの代わりにAu−Co合金による電気めっきを施すこともできる。この場合、AuよりもAu−Co合金の方がバンプ及びパッド表面の摩耗が少ない。すなわち、バンプのAuめっきは電気めっきなので、合金を形成することができ、純金では軟らかすぎるので、合金にすることにより硬度を上げることができる。また、Au、Au−Co合金のかわりに、バラジウム、ロジウムもしくはそれら金属を含む合金を形成しても同様の効果を得ることができる。電気めっきは、無電解めっきに比べ、めっきを短時間で行うことができ、機械的強度及び密着力が強く剥がれにくい。また、めっきの膜厚を厚く形成することができるため、被接触部分との付着性(コンタクト性)が良い。
【0084】
本発明のコンタクトボードやメンブレンリングの用途は特に制限されない。例えば、バーンインボードとしての用途以外に、プローブカード用の多層配線基盤、プリントボード、MCM基盤等に代表される高密度多層配線基盤、多層TAB、FPCなどの用途に使用できる。
【0085】
【発明の効果】
本発明のコンタクトボード及びその構成部品等は、高さのバラツキの吸収性能に優れる。
【0086】
また、本発明のコンタクトボード及びその構成部品等によれば、接続の信頼性等を向上できる。
【図面の簡単な説明】
【図1】本発明のメンブレンリングの一態様を説明するための図であり、(a)は平面図、(b)は(a)の縦断面図、(c)は(a)の横断面図である。
【図2】本発明のメンブレンリングのコンタクト後の様子を説明するための図であり、(b)は縦断面図、(c)は横断面図である。
【図3】本発明のメンブレンリングの他の態様を説明するための断面図である。
【図4】メンブレンリングの加工工程の一部を示す断面図である。
【図5】本発明のメンブレンリングの他の態様を説明するための断面図である。
【図6】本発明の実施態様におけるメンブレンリングの形成工程を説明するための断面図である。
【図7】本発明の実施態様におけるメンブレンリングの加工工程を説明するための要部断面図である。
【図8】メンブレンリングにおけるバンプの他の態様を示す要部断面図である。
【図9】メンブレンリングにおけるバンプの他の態様を示す要部断面図である。
【図10】メンブレンリングにおけるバンプの他の態様及び製造方法を説明するための要部断面図である。
【図11】本発明の実施態様における多層配線基板の製造工程を説明するための要部断面図である。
【図12】多層配線基板の他の態様を説明するための要部断面図である。
【図13】本発明の実施の態様におけるフレキシブルコンタクトボードの概略を示す断面図である。
【図14】バーンインボード及びバーンイン試験を説明するための図である。
【図15】従来のメンブレンリングによるコンタクト後の様子を説明するための図であり、(a)は平面図、(b)は(a)の縦断面図、(c)は(a)の横断面図である。
【符号の説明】
1 リング
2 メンブレン
3 バンプ
4 パッド
5 切り込み
6 ゴム片
10 メンブレンリング
11 アルミニウム板
12 シリコンゴムシート
13 フィルム
14 リング
15 熱硬化性接着剤
16 配線用メンブレンリング
17 配線用メンブレンリング
18 フレキシブルコンタクトボード
20 多層配線基盤
30 異方性導電ゴムシート
40 シリコンウエハ
41 ウエハ上のパッド[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a contact board and its component parts, and more particularly to a contact board that can be suitably used as a contact board used for performing a burn-in test on a plurality of semiconductor devices formed on a wafer at once. And their manufacturing methods.
[0002]
[Prior art]
Inspection of many semiconductor devices formed on a wafer is roughly classified into product inspection (electrical characteristic test) using a probe card and burn-in test which is a reliability test performed thereafter.
The burn-in test is one of screening tests performed to remove a semiconductor device having an inherent defect or a device causing a failure depending on time and stress from manufacturing variations. While the probe card inspection is an electrical characteristic test of the manufactured device, the burn-in test is a thermal acceleration test.
[0003]
The burn-in test is a normal method (one-chip burn-in system) in which a wafer is cut into chips by dicing and packaged one by one after an electrical characteristic test performed for each chip by a probe card. Then, cost is not feasible. Therefore, development and practical use of a burn-in board (contact board) for performing a burn-in test on a plurality of semiconductor devices formed on a wafer all at once have been promoted (Japanese Patent Laid-Open No. 7-231019). Wafer and batch burn-in systems using burn-in boards are not only highly feasible in terms of cost, but also an important technology for enabling the latest technological flow such as bare chip shipment and bare chip mounting.
[0004]
FIG. 14 shows a specific example of the burn-in board.
As shown in FIG. 14, the burn-in board has a structure in which the
The
The multilayer wiring board 20 has wiring on a mullite ceramic substrate or the like for applying a predetermined burn-in test signal to each
The anisotropic conductive rubber sheet 30 is an elastic body having conductivity only in the direction perpendicular to the main surface, and electrically connects the terminals on the multilayer wiring board 20 and the
[0005]
[Problems to be solved by the invention]
However, the above-described burn-in board and its components have the following problems.
[0006]
First, conventionally, the combination of the membrane ring and the anisotropic conductive rubber sheet can absorb some variation in the height of the pads on the semiconductor wafer and the
[0007]
Secondly, the contact board and its components need to be further improved in order to improve connection reliability and the like.
[0008]
The present invention has been made under the background described above, and it is a first object of the present invention to provide a contact board that can absorb variations in height, components thereof, and the like.
A second object is to provide a contact board and its components that can further improve the reliability of connection.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is configured as follows.
[0010]
(Configuration 1) A membrane ring constituting a part of a contact board used for performing a burn-in test on a plurality of semiconductor devices formed on a wafer at one time, and one of the membranes stretched over the ring A membrane having a structure in which a bump is brought into contact with each semiconductor device on the surface, a pad is formed on the other surface of the membrane, and the bump and the pad are connected through a bump hole formed through the membrane. A membrane ring, wherein a cut is provided in a membrane between adjacent bumps in the membrane.
[0011]
(Configuration 2) The membrane ring according to
[0012]
(Configuration 3) A membrane ring that constitutes a part of a contact board used for performing a burn-in test on a plurality of semiconductor devices formed on a wafer at one time, and one of the membranes stretched over the ring A membrane having a structure in which a bump is brought into contact with each semiconductor device on the surface, a pad is formed on the other surface of the membrane, and the bump and the pad are connected through a bump hole formed through the membrane. A membrane ring, wherein the pad has a concave cross-sectional shape.
[0013]
(Configuration 4) A membrane ring constituting a part of a contact board used for performing a burn-in test on a plurality of semiconductor devices formed on a wafer at one time, and one of the membranes stretched over the ring A membrane having a structure in which a bump is brought into contact with each semiconductor device on the surface, a pad is formed on the other surface of the membrane, and the bump and the pad are connected through a bump hole formed through the membrane. In the ring, the cross-sectional shape of the pad is concave, and an anisotropic conductive rubber piece, conductive rubber piece, or non-conductive rubber piece is interposed in the concave portion of the pad.
[0014]
(Structure 5) The membrane ring according to
[0015]
(Structure 6)
[0016]
(Structure 7) A contact board comprising a membrane ring having the structure described in
[0017]
(Structure 8) A flexible contact board comprising a membrane ring having the structure described in
[0018]
(Configuration 9) A membrane ring constituting a part of a contact board used for performing a burn-in test on a plurality of semiconductor devices formed on a wafer at one time, and one of the membranes stretched over the ring A membrane having a structure in which a bump is brought into contact with each semiconductor device on the surface, a pad is formed on the other surface of the membrane, and the bump and the pad are connected through a bump hole formed through the membrane. In the ring, a membrane ring characterized in that unevenness is provided on the surface of the bump.
[0019]
(Configuration 10) A membrane ring that constitutes a part of a contact board used for performing a burn-in test on a plurality of semiconductor devices formed on a wafer at one time, and one of the membranes stretched over the ring A membrane having a structure in which a bump is brought into contact with each semiconductor device on the surface, a pad is formed on the other surface of the membrane, and the bump and the pad are connected through a bump hole formed through the membrane. A membrane ring, wherein the ring material satisfies the following conditional expression:
(Thermal expansion coefficient of the ring−thermal expansion coefficient of silicon) × 10-6× (Wafer radius × 10Three) × (Measurement temperature (burn-in test temperature) −Manufacturing temperature (adhesion temperature)) <| (wafer pad dimension / 2) − (alignment accuracy) |
[0020]
(Structure 11) Film having a conductive metal layer formed in a method of forming a membrane ring constituting a part of a contact board used for performing a burn-in test on a plurality of semiconductor devices formed on a wafer at once An anaerobic adhesive or an aerobic adhesive is used to bond the ring and the ring, and after heating to a predetermined temperature, oxygen is shut off or oxygen is supplied for bonding. Forming method.
[0021]
(Structure 12) When forming the uppermost pad of the multilayer wiring board, a thin conductive metal layer is formed, a resist is applied on the conductive metal layer, and the resist for forming the pad is exposed and developed. Removing and connecting one of the electrodes for plating to the conductive metal to perform electroplating to form a pad; and after removing the resist, removing the conductive metal in portions other than the lower portion of the pad by etching; and The manufacturing method of the multilayer wiring board characterized by having these.
[0022]
(Structure 13) A multilayer wiring board characterized in that chamfering is performed on the upper and lower peripheral edges of the through hole when the through holes for attaching elements are formed in the glass substrate constituting the multilayer wiring board.
[0023]
(Structure 14) A method for manufacturing a multilayer wiring board, comprising: performing a process for preventing warpage of the glass substrate after forming the multilayer wiring layer in the step of forming the multilayer wiring board.
[0024]
[Action]
According to the
[0025]
According to
[0026]
According to
[0027]
According to the
[0028]
[0029]
In
[0030]
In the configuration 7, a contact board that can absorb the variation in height is obtained by configuring the contact board with the membrane ring having the structure described in the
[0031]
According to the structure 8, there exists the following effect | action.
First, using a membrane ring for wiring instead of the conventional multilayer wiring board, that is, by configuring the entire burn-in board with a plurality of membrane rings, the flexibility and cushioning properties are increased. The contact pressure is uniform over the entire surface, and it is possible to structurally cope with variations in bump and pad height. Further, the structure of a part of the membrane ring (for example, the contact membrane ring) or the entire membrane ring can absorb the height variation described in the
Second, the structure is simple and the manufacturing cost is low (can be reduced to about one fifth or less).
Third, since each membrane ring can be disassembled, it is easy to correct the defect, and even if the correction is difficult, only the defective membrane ring can be replaced.
Fourth, it can be applied to uses other than burn-in board.
[0032]
According to Configuration 9, by providing irregularities on the bump surface, it is easy to bite into the mating pad, does not slip during contact, can reduce contact resistance, and provides a good contact state. Therefore, it is possible to contribute to improving the reliability of contact board connection.
[0033]
According to
[0034]
According to
[0035]
According to
[0036]
According to
[0037]
According to the
[0038]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
[0039]
(1) Fabrication of membrane ring
Membrane ring production process
A method for manufacturing the membrane ring will be described with reference to FIG.
[0040]
First, as shown in FIG. 6A, a
On the other hand, for example, on a
In addition, the material of the
A thin Ni film or the like may be formed between the polyimide film and copper for the purpose of improving the adhesion between them and preventing film contamination, although not particularly shown.
[0041]
Next, a
[0042]
Next, the
Further, a highly flat aluminum plate (weight approximately 2.5 kg) is placed on the
[0043]
After finishing the above preparation step, the
At this time, since the thermal expansion coefficient of the
In addition, when a thermosetting adhesive is not used, the film shrinks and the tension is weakened. In addition, since the curing time of the adhesive varies depending on the location, the ring cannot be evenly and evenly bonded.
[0044]
After finishing the heating and bonding step, the product is cooled to room temperature and contracted to a state before heating. Then, the
[0045]
In the membrane ring manufacturing process, instead of the SiC ring, a ring made of a material having a high thermal expansion coefficient close to that of SiN, SiCN, invar nickel, or Si and having a high strength may be used.
In addition, since the ring has different values of the coefficient of thermal expansion required according to the size of the silicon wafer, the pad size on the silicon wafer, and the alignment accuracy between the wafer-membrane ring-multilayer wiring substrate, the following conditions are satisfied. It is preferable to use a ring material that satisfies the formula.
[0046]
(Thermal expansion coefficient of the ring−thermal expansion coefficient of silicon) × 10-6× (Wafer radius × 10Three) × (Measurement temperature (burn-in test temperature) −Manufacturing temperature (adhesion temperature)) <| (wafer pad dimension / 2) − (alignment accuracy) |
[0047]
If the above relationship is satisfied, the maximum displacement between the bumps on the membrane ring and the pads on the silicon wafer due to expansion of the membrane ring to the extent that the bumps on the membrane ring and the pads on the wafer are not in contact during the burn-in test (heating) And the pads on the multilayer wiring board fit within the pads on the silicon wafer, and good contact can be obtained. Ring materials that satisfy the above relationships include various metals such as chromium, copper, tungsten, nickel, molybdenum, aluminum bronze, stellite, stainless steel, nickel steel, monel metal, phosphor bronze, ceramics such as titanium oxide, aluminum oxide, and SiO2, Various glasses (including low expansion glass and quartz) are included.
Note that if the ring material and the substrate material of the multilayer wiring board are the same material, the membrane ring and the multilayer wiring board have the same expansion coefficient. Can be avoided.
[0048]
In the membrane ring manufacturing process, a Teflon plate may be used instead of the aluminum plate.
Furthermore, instead of the silicon rubber sheet, a fluororubber having adhesiveness may be used.
Moreover, you may use other commercially available various thermosetting adhesives as a thermosetting adhesive. For example, Ablebond 736 or the like can be used.
Furthermore, instead of a thermosetting adhesive, an anaerobic adhesive (tetraethylene glycol dimethacrylate, etc.) is used. When the temperature reaches a predetermined temperature higher than the set temperature of the burn-in test, a vacuum or nitrogen is applied. The
[0049]
Membrane ring processing
Next, a process of processing the membrane ring produced above to form bumps and pads will be described.
FIG. 7 is a cross-sectional view of the main part for explaining the processing process of the membrane ring. In FIG. 7, the ring is bonded to the membrane, but the ring is not shown.
[0050]
First, on the copper foil (Cu) of the
In addition, although Ni film and Au film can be formed by electroless plating, electroless plating cannot thicken the film and has low adhesion and strength. Preferably formed.
[0051]
Next, as shown in FIG. 7C, a bump hole having a diameter of about 30 μm is formed at a predetermined position of the polyimide film using an excimer laser.
[0052]
Next, as shown in FIG. 7 (d), in order to prevent the surface of the uppermost Au film from being plated, a protective film such as a resist is applied to the entire surface excluding a part of the Au film used as an electrode. The Au film is protected by coating with a thickness of 2 to 3 μm.
In addition to applying a protective film on the Au film, the Ni film can also be protected using a jig.
[0053]
Next, one of the electrodes is connected to the uppermost Au film, and Ni or Ni alloy is electroplated on the polyimide film side. By this electroplating, the plating grows so as to fill the bump holes shown in FIG. 7 (d), and when it reaches the surface of the polyimide film, it expands isotropically and grows into a substantially hemispherical shape. A bump (height 20 μm from the polyimide film surface, diameter 70 μm) is formed.
Subsequently, an electroplating layer made of Au having a thickness of 1 to 2 μm is formed on the surface of the bump. In this way, by forming a film containing a metal that does not oxidize on the bump surface immediately after the bump is formed, oxidation of the bump surface is avoided, and an oxide film removal step becomes unnecessary.
Thereafter, although not particularly shown, the protective film is peeled off.
[0054]
Next, as shown in FIG. 7 (e), a resist (AZ1350 manufactured by Hoechst Co., Ltd.) is applied over the entire surface of the uppermost Au film, baked at 90 ° C. for 30 minutes, and then a portion for forming a pad. A resist other than the above is exposed using a photomask and removed by development to form a resist pattern on the pad forming portion.
[0055]
Next, as shown in FIG. 7 (f), the Au film was etched with an iodine / potassium iodide aqueous solution, the Ni film and the Cu film were etched with a 40 Baume ferric chloride aqueous solution, and thoroughly rinsed. Then, the resist is removed to form a pad as shown in FIG. Note that it is desirable to use a spray method for etching because side etching is small.
[0056]
Thereafter, an incision (not shown) having a width of about 0.1 to 30 μm and a length of about 50 to 300 μm is formed at a predetermined position (between bumps) of the polyimide film using an excimer laser or the like.
The incision can also be formed by a method such as laser processing, etching, or cutting with a cutter.
[0057]
Through the above steps, a membrane ring having bumps on one side of the membrane stretched over the ring and pads on the other side of the membrane and having cuts at predetermined positions on the membrane is produced.
[0058]
In the membrane ring processing step, bumps can be provided on the bump surface using the following method or the like.
First, there is a method of polishing the surface of the bump. For example, the surface of the bump is polished using a polishing sheet or a polishing substrate made of a surface polishing ceramic (surface roughness of about 5 μm). Thereby, the surface of the bump becomes rough, and a good contact state can be obtained without slipping at the time of contact (contact).
Second, as shown in FIG. 8, by forming a plurality of bump holes at positions off the center where a single bump is to be formed, and forming a single bump with a plurality of bumps 3a and 3b, There are irregularities on the surface, it is easy to bite into the mating pad and the contact resistance can be reduced. In addition, as shown in FIG. 9, you may form several bump 3a, 3b apart.
Third, as shown in FIG. 10, a resist is applied to the bump side (FIG. 10A), the top of the
[0059]
(2) Fabrication of multilayer wiring board
Next, a method for manufacturing a multilayer wiring board will be described with reference to FIG. Note that although a case where a multilayer wiring board having a three-layer structure is manufactured will be described for ease of explanation, the number of layers is not limited to a three-layer structure, and any number of layers can be used.
[0060]
First, as shown in FIG. 11 (a), a glass substrate 21 having a thickness of about 3 to 5 mm and a size of 320 mm square whose surface is polished flat (a glass substrate having the same expansion coefficient as Si or a similar expansion coefficient to Si). A film of about 300 Å of Cr and about 2.5 μm of Cu are formed on one side of the film by sputtering. Next, a Ni film is formed to a thickness of about 0.3 μm on the Cu surface by electrolytic plating. It is also possible to form a Ni film by sputtering.
[0061]
Subsequently, a predetermined photolithography process (resist coating, exposure, development, etching) is performed, and the Ni / Cu / Cr multilayer wiring layer is patterned as shown in FIG. First wiring pattern) is formed. Specifically, patterning is performed by etching the Ni / Cu / Cr multilayer film using an etchant such as an aqueous ferric chloride solution, the resist is stripped using a resist stripper, washed with water, and then dried.
[0062]
Next, a
[0063]
Then, the multilayer wiring board is immersed in 1/10 sulfuric acid aqueous solution prepared by mixing with sulfuric acid: water = 1: 10 using, for example, 98% sulfuric acid, and is present on the surface of the Ni film exposed at the bottom of the contact hole After the oxide to be removed is removed, electroless plating is performed using the Ni film as a catalyst, and Au is formed to a thickness of about 0.1 μm at the bottom of the
[0064]
Thereafter, the multilayer wiring board is soft-etched with an acid to remove the surface oxide layer, washed with water (rinse), and dried at about 100 ° C. At this time, since the Au film formed on the bottom of the contact hole has high oxidation resistance, it can be easily dried at a high temperature.
[0065]
Next, as shown in FIG. 11E, the metal film having a multilayer structure of Ni / Cu / Cr in the second wiring layer is formed in the same manner as the first wiring layer 22, and the process of FIG. The Au film is formed by electrolytic plating to a thickness of about 0.3 μm.
[0066]
Finally, the second wiring layer 24 is formed as shown in FIG. 11F by patterning the Au / Ni / Cu / Cr multilayer film into a predetermined pattern by etching.
[0067]
According to the multilayer wiring board, since the Au film is formed at the bottom of the contact hole connecting the first wiring layer and the second wiring layer, connection failure due to oxidation is caused in all contact holes (for example, 8700 locations). It does not occur and the contact resistance can be reduced.
Moreover, since Au is formed on the outermost surface of the final multilayer wiring board, the oxidation resistance is strong, and the reliability of the multilayer wiring board can be improved. Furthermore, since the outermost surface Au is formed by electrolytic plating, it can be formed by an alloy, so that the hardness can be further increased and the strength is high even when used as a contactor, thus improving the reliability. be able to.
[0068]
In addition, in the formation process of the multilayer wiring board, in order to eliminate the warp of the glass substrate (thickness of 3 to 5 mm) after the multilayer wiring layer is formed (for example, warp about 80 μm by 4 layers of polyimide), the following treatment may be performed. it can.
First, an insulating layer having the same thickness as the multilayer wiring layer formed on the front surface is coated on the back surface of the glass substrate in advance.
Second, the glass substrate surface is chemically strengthened, and the depth of the chemically strengthened layers on the front and back sides is made different by polishing or the like, so that the glass substrate after the multilayer wiring layer is formed is not warped.
Third, a metal film is formed so that a tensile stress is generated on the back surface of the glass substrate.
[0069]
Further, in the multilayer wiring board forming step, a pad is formed on the uppermost layer of the multilayer wiring board by forming a resist pattern in a portion other than the portion where the pad is formed, and a pad is formed between the resist patterns by electroplating. It can be performed by a forming method. According to this method, the dimensional accuracy of the pad is high and the dimensional variation in the surface is small. This is because the size of the pad is regulated by the resist pattern, and the resist pattern can be formed with high dimensional accuracy faithfully to the mask size. Further, since it is before patterning, the surface of the pad can be plated with gold by electroplating, gold-cobalt alloy plating, rhodium plating, etc., and the mechanical strength of the pad can be increased.
[0070]
Furthermore, in the multilayer wiring board, when forming a through hole (about 0.3 to 0.5 mmφ) for attaching an element with a drill or the like on a glass substrate or the like, as shown in FIG. It is preferable to chamfer the upper and lower peripheral edges. Thereby, the convex part which arises in the up-and-down periphery of a through-hole with drilling with a drill can be removed. In addition, it is easy to form a metal film in the through hole by sputtering or plating, and there is no disconnection, and the reliability of through-hole conduction is improved. Furthermore, as shown in FIG. 12B, when the element is soldered to the through hole, the solder does not protrude from the substrate surface because of the chamfered groove.
[0071]
In the above multilayer wiring board, Si and thermal expansion coefficient such as HOYA NA35, HOYA NA40, HOYA NA45, HOYA SD1, HOYA SD2, Pyrex, and Corning 7059 are used as glass substrates. In the range of approximately the same (coefficient of thermal expansion of 0.6 to 5 PPM) can be used.
[0072]
(3) Burn-in test
Next, the burn-in test will be described.
As shown in FIG. 14, the burn-in test is performed by placing the
As a result, it was confirmed that the
[0073]
A membrane ring was produced in the same manner as in
As a result, it was confirmed that the ability to absorb variations in height due to the membrane ring was high.
[0074]
The notch is not formed in the membrane ring, and the cross-sectional shape of the pad is concave as shown in FIG. 5, and the anisotropic conductive rubber piece, conductive rubber piece, or non-conductive rubber piece is formed in the concave portion of the pad. Membrane rings were produced in the same manner as in
As a result, it was confirmed that the ability to absorb variations in height due to the membrane ring was high.
[0075]
As shown in FIG. 13, a flexible contact comprising a
The above flexible contact board has high flexibility (cushioning), the contact pressure is uniform across the entire surface, and it can structurally handle bump and pad height variations. Does not occur. Further, the structure is simple and the manufacturing cost can be reduced to about one fifth or less. Furthermore, since it can be disassembled into each membrane ring, it is easy to correct the defect, and even when the correction is difficult, only the defective membrane ring can be easily replaced.
For ease of explanation, the case of the three-layer structure has been described. However, the number of rings is not limited to the three-layer structure and can be any number.
[0076]
The uppermost pad of the multilayer wiring board was formed by the following process.
[0077]
First, on the insulating layer, Cr is formed to a thickness of about 300 Å and Cu is formed to a thickness of about 0.5 μm by sputtering.
Next, a resist (Microposit SJR5740 manufactured by Shipley Co., Ltd.) is applied to a thickness of 14 μm, baked at 110 ° C. for 6 minutes, exposed using a predetermined mask, developed, and applied to portions other than the portion where the pad is formed. A resist pattern is formed. Next, the resist pattern is treated with dilute sulfuric acid for 10 seconds.
Immediately thereafter, Cu is thickly plated with a film thickness of about 13 μm in a copper sulfate aqueous plating layer, further Ni is plated with a thickness of about 0.3 μm, and Au is about 0.5 μm thick. Plating sequentially (both are electroplating).
Finally, the resist is peeled off, and the thin Cu / Cr film first attached by sputtering is etched. At this time, since the Cu / Cr film is thin, the time required for etching is as short as about 10 seconds, and the surface of the pad is protected because of the presence of Au.
[0078]
According to the multilayer wiring board, the dimensional accuracy of the pad is high, and the in-plane dimensional variation is small. Further, the surface of the pad can be plated with gold by electroplating or gold-cobalt alloy plating, and the mechanical strength of the pad can be increased.
[0079]
The present invention is not limited to the above embodiment, and can be appropriately modified within the scope of the present invention.
[0080]
For example, materials such as pads, bumps, and membranes, formation methods, and the like are not limited to the above embodiments.
[0081]
Specifically, the material for forming the bump is preferably nickel (Ni) or a nickel alloy from the viewpoint of good conductivity, low cost, easy formation, and good durability, but is not limited thereto. Also, the method for forming the bump hole is not particularly limited, but it is preferably formed using a laser or a photolithography method in consideration of accuracy and economy.
[0082]
The formation material, formation method, thickness, etc. of the pad (conductive layer) can be selected as appropriate. Copper (Cu) is preferable from the viewpoint of good conductivity, low cost, and easy formation. Further, the pad can have a laminated structure of a plurality of metal layers such as Cu, Ni, Cr, Al, Au, and Ag. As a method for forming the pad (conductive layer), a film forming method such as sputtering or vapor deposition, a plating method such as electroless plating or electroplating, or a method of bonding a copper foil can be used. The thickness of the pad (conductive layer) may be at least as thin as about 2 to 5 μm so as not to have a hole by the laser, but about 5 to 35 μm is desirable because durability is required.
[0083]
In addition, instead of Au plating, electroplating with an Au—Co alloy can be performed on the pad surface and the bump surface. In this case, the Au-Co alloy has less wear on the bump and pad surface than Au. That is, since the Au plating of the bumps is electroplating, an alloy can be formed, and pure gold is too soft, so that the hardness can be increased by using an alloy. Further, the same effect can be obtained by forming palladium, rhodium or an alloy containing these metals instead of Au or Au—Co alloy. Electroplating can be performed in a shorter time than electroless plating, and has high mechanical strength and adhesion and is difficult to peel off. Moreover, since the film thickness of plating can be formed thickly, adhesion (contact property) with a contacted part is good.
[0084]
The use of the contact board and membrane ring of the present invention is not particularly limited. For example, in addition to the use as a burn-in board, it can be used for applications such as a multilayer wiring board for probe cards, a printed board, a high-density multilayer wiring board represented by an MCM board, a multi-layer TAB, and an FPC.
[0085]
【The invention's effect】
The contact board and its component parts of the present invention are excellent in absorption performance of height variation.
[0086]
Further, according to the contact board and the components thereof of the present invention, the connection reliability and the like can be improved.
[Brief description of the drawings]
BRIEF DESCRIPTION OF DRAWINGS FIG. 1 is a view for explaining one embodiment of a membrane ring of the present invention, wherein (a) is a plan view, (b) is a longitudinal sectional view of (a), and (c) is a transverse section of (a). FIG.
2A and 2B are views for explaining a state after contact of the membrane ring of the present invention, wherein FIG. 2B is a longitudinal sectional view and FIG. 2C is a transverse sectional view.
FIG. 3 is a cross-sectional view for explaining another embodiment of the membrane ring of the present invention.
FIG. 4 is a cross-sectional view showing a part of the processing process of the membrane ring.
FIG. 5 is a cross-sectional view for explaining another embodiment of the membrane ring of the present invention.
FIG. 6 is a cross-sectional view for explaining a membrane ring forming step in an embodiment of the present invention.
FIG. 7 is a cross-sectional view of an essential part for explaining a membrane ring processing step in an embodiment of the present invention.
FIG. 8 is a cross-sectional view of the main part showing another aspect of the bump in the membrane ring.
FIG. 9 is a cross-sectional view of an essential part showing another aspect of the bump in the membrane ring.
FIG. 10 is a cross-sectional view of an essential part for explaining another aspect and manufacturing method of the bump in the membrane ring.
11 is a fragmentary cross-sectional view for explaining a manufacturing step for the multilayer wiring board in an embodiment of the present invention; FIG.
FIG. 12 is a cross-sectional view of an essential part for explaining another aspect of the multilayer wiring board.
FIG. 13 is a cross-sectional view schematically showing a flexible contact board in an embodiment of the present invention.
FIG. 14 is a diagram for explaining a burn-in board and a burn-in test.
FIGS. 15A and 15B are views for explaining a state after contact by a conventional membrane ring, where FIG. 15A is a plan view, FIG. 15B is a longitudinal sectional view of FIG. 15A, and FIG. 15C is a cross-sectional view of FIG. FIG.
[Explanation of symbols]
1 ring
2 Membrane
3 Bump
4 Pad
5 notches
6 Rubber pieces
10 Membrane ring
11 Aluminum plate
12 Silicone rubber sheet
13 films
14 rings
15 Thermosetting adhesive
16 Membrane ring for wiring
17 Membrane ring for wiring
18 Flexible contact board
20 Multilayer wiring board
30 Anisotropic conductive rubber sheet
40 Silicon wafer
41 Pad on wafer
Claims (4)
前記メンブレンリングは、リングに張り渡されたメンブレンの一方の面に各半導体デバイスに接触させるバンプを有するとともに、メンブレンの他方の面にパッドを有し、メンブレンを貫通して形成されたバンプホールを介して前記バンプと前記パッドとを接続した構造を有するメンブレンリングであって、
前記製造方法は、
フィルムとリングとを熱硬化性接着剤で接着する工程を有し、この接着する工程は、前記フィルムよりも熱膨張率が大きいシート上に、前記フィルムを展開した状態で吸着させた後、前記リングにおける前記フィルムとの接着面に熱硬化性接着剤を形成した前記リングを前記フィルム上に置き、バーンイン試験の設定温度以上の温度で加熱して前記フイルムを前記シートと同じだけ熱膨張させて、前記フィルムと前記リングを接着する工程であり、
その後、前記リングに接着した前記フィルムに、前記バンプ及び前記パッドを形成する工程と、
その後、前記フィルムにおける隣接するバンプ間のフィルムに切り込みを設ける工程と、を有することを特徴とするメンブレンリングの製造方法。A method of manufacturing a membrane ring that constitutes a part of a contact board used for performing a burn-in test of a plurality of semiconductor devices formed on a wafer at one time,
The membrane ring has bumps that contact each semiconductor device on one side of the membrane stretched across the ring, and has pads on the other side of the membrane, and bump holes formed through the membrane. A membrane ring having a structure in which the bump and the pad are connected via,
The manufacturing method includes:
The film and the ring have a step of bonding with a thermosetting adhesive, and the bonding step is performed by adsorbing the film in a state where the film is spread on a sheet having a larger coefficient of thermal expansion than the film. The ring in which a thermosetting adhesive is formed on an adhesive surface of the ring with the film is placed on the film, and heated at a temperature equal to or higher than a set temperature of a burn-in test to thermally expand the film as much as the sheet. , The step of bonding the film and the ring,
Thereafter, forming the bump and the pad on the film adhered to the ring;
Then, the process of providing a notch in the film between the adjacent bumps in the said film, The manufacturing method of the membrane ring characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22228598A JP4160665B2 (en) | 1998-07-22 | 1998-07-22 | Contact board and its components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22228598A JP4160665B2 (en) | 1998-07-22 | 1998-07-22 | Contact board and its components |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007165880A Division JP4803608B2 (en) | 2007-06-25 | 2007-06-25 | Contact board and its components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000039452A JP2000039452A (en) | 2000-02-08 |
JP4160665B2 true JP4160665B2 (en) | 2008-10-01 |
Family
ID=16779983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22228598A Expired - Fee Related JP4160665B2 (en) | 1998-07-22 | 1998-07-22 | Contact board and its components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4160665B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1248292A4 (en) | 2000-07-25 | 2007-08-15 | Ibiden Co Ltd | Inspection apparatus and probe card |
JP4640738B2 (en) * | 2000-09-04 | 2011-03-02 | Hoya株式会社 | Contact component for wafer batch contact board and manufacturing method thereof |
JP4748553B2 (en) * | 2000-09-12 | 2011-08-17 | Hoya株式会社 | Contact component for wafer batch contact board and manufacturing method thereof |
CN100394571C (en) | 2003-05-20 | 2008-06-11 | 富士通株式会社 | LSI package, LSI element testing method, and semiconductor device manufacturing method |
JP5363943B2 (en) * | 2009-10-26 | 2013-12-11 | 株式会社日本マイクロニクス | Conductive sheet, method for manufacturing conductive sheet, probe card, and inspection apparatus |
WO2017169761A1 (en) * | 2016-03-31 | 2017-10-05 | 株式会社村田製作所 | Wiring board and probe card including same |
CN110010511B (en) * | 2018-10-10 | 2023-11-17 | 浙江集迈科微电子有限公司 | Test mode of radio frequency chip system-in-package module |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06160433A (en) * | 1992-11-19 | 1994-06-07 | Matsushita Electric Ind Co Ltd | Probe for inspecting circuit board and its manufacture |
JP2828410B2 (en) * | 1993-12-21 | 1998-11-25 | 松下電器産業株式会社 | Probe card and semiconductor chip inspection method |
JP3096234B2 (en) * | 1995-10-30 | 2000-10-10 | 日東電工株式会社 | Method of manufacturing probe structure |
JP3022312B2 (en) * | 1996-04-15 | 2000-03-21 | 日本電気株式会社 | Method of manufacturing probe card |
JP3565305B2 (en) * | 1997-08-08 | 2004-09-15 | Hoya株式会社 | Burn-in board and manufacturing method thereof |
-
1998
- 1998-07-22 JP JP22228598A patent/JP4160665B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000039452A (en) | 2000-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100619265B1 (en) | Multilayer wiring board, manufacturing method thereof, and wafer block contact board | |
JP4160665B2 (en) | Contact board and its components | |
JP4803608B2 (en) | Contact board and its components | |
US6524889B2 (en) | Method of transcribing a wiring pattern from an original substrate to a substrate with closely matched thermal expansion coefficients between both substrates for dimensional control of the transcribed pattern | |
JP4640738B2 (en) | Contact component for wafer batch contact board and manufacturing method thereof | |
JP4083350B2 (en) | Manufacturing method of membrane ring with bumps | |
JP2001056347A (en) | Contact component and its manufacture | |
JP2002252258A (en) | Method for manufacturing contact component and multi- layer interconnection substrate, and wafer batch- contact board | |
JPH06268098A (en) | Manufacture of semiconductor integrated circuit device | |
JP3645095B2 (en) | Burn-in board, bumped membrane ring and manufacturing method thereof | |
JP3645202B2 (en) | Contact parts and manufacturing method thereof | |
JPH04144190A (en) | Circuit board and manufacture thereof | |
JP3898363B2 (en) | Multilayer wiring board for wafer batch contact board, connector connected to the multilayer wiring board, connection structure thereof, and inspection apparatus | |
JP2006038457A (en) | Film probe manufacturing method | |
JP3898351B2 (en) | Flexible contact board | |
JP2002033358A (en) | Wafer in-batch contact board and manufacturing method thereof | |
KR100959797B1 (en) | Method for manufacturing contact structure | |
JP4077665B2 (en) | Contact probe manufacturing method | |
JP4074287B2 (en) | Manufacturing method of probe unit | |
JP2000039451A (en) | Multilayer printed-circuit board for burn-in board and its manufacture | |
JP2000031612A (en) | Wiring board | |
JPH0923054A (en) | Manufacture of printed wiring board | |
KR100394415B1 (en) | Micro ball array substrate and its fabrication | |
JPH11191579A (en) | Manufacture of membrane ring with bump | |
JP2010114470A (en) | Wafer collectively-contact board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080514 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080718 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |