JP2000039451A - Multilayer printed-circuit board for burn-in board and its manufacture - Google Patents

Multilayer printed-circuit board for burn-in board and its manufacture

Info

Publication number
JP2000039451A
JP2000039451A JP22228498A JP22228498A JP2000039451A JP 2000039451 A JP2000039451 A JP 2000039451A JP 22228498 A JP22228498 A JP 22228498A JP 22228498 A JP22228498 A JP 22228498A JP 2000039451 A JP2000039451 A JP 2000039451A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
layer
board
burn
wiring
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22228498A
Other languages
Japanese (ja)
Inventor
Hideki Sawada
Osamu Sugihara
理 杉原
秀樹 澤田
Original Assignee
Hoya Corp
ホーヤ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer printed-circuit board in which a contact resistance between adjacent wiring layers can be lowered and in which the reliability of the electrical and physical connection of contact holes can be increased. SOLUTION: A board is a multilayer printed-circuit board which constitutes a part of a burn-in board which is used to collectively make the burn-in test of many semiconductor devices formed on a wafer. At this time, the board has a structure in which wiring layers 2 and wiring layers 4 which have a multilayer structure and insulating layers 3 are laminated alternately on a glass board 3 or the like, and it has a structure in which the adjacent wiring layers are connected electrically via respective contact holes 5 formed in the insulating layers 3. The adjacent wiring layers 2, 4 are connected via metal layers (Au layers or the like) whose oxidation resistance is high.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、ウエハ上に多数形成された半導体デバイスのバーンイン試験を一括して行うために使用されるバーンインボードの一部を構成するバーンインボード用多層配線基板及びその製造方法等に関する。 BACKGROUND OF THE INVENTION The present invention provides a multilayer wiring board and its manufacturing burn-in board constituting a part of the burn-in board that is used to perform the burn-in test of multiple formed semiconductor devices on a wafer collectively method and the like on.

【0002】 [0002]

【従来の技術】ウエハ上に多数形成された半導体ディバイスの検査は、プローブカードによる製品検査(電気的特性試験)と、その後に行われる信頼性試験であるバーンイン試験に大別される。 Inspection of semiconductor devices which are formed in a large number on the wafer, the product inspection by a probe card (the electrical characteristic test), is divided into a burn-in test is a reliable test performed thereafter. バーンイン試験は、固有欠陥のある半導体ディバイス、あるいは製造上のばらつきから、時間とストレスに依存する故障を起こすディバイスを除くために行われるスクリーニング試験の一つである。 Burn-in test, the semiconductor devices with inherent defects or the variations in manufacturing, is one of the screening tests conducted in order to remove the devices causing the fault that depending on the time and stress. プローブカードによる検査が製造したディバイスの電気的特性試験であるのに対し、バーンイン試験は熱加速試験と言える。 While examination by the probe card is an electrical characteristic test of devices manufactured, the burn-in test is said to thermal acceleration test.

【0003】バーンイン試験は、プローブカードによって1チップ毎に行われる電気的特性試験の後に、ウエハをダイシングによりチップに切断し、パッケージングしたものについて一つずつバーンイン試験を行う通常の方法(1チップバーンインシステム)ではコスト的に実現性に乏しい。 [0003] burn-in test, after the electrical characteristic test conducted for each chip by the probe card, the usual way (one chip is cut into chips by dicing the wafer, to perform one by one burn-in test for those packaged burn-in system) poor cost-feasibility in. そこで、ウエハ上に多数形成された半導体ディバイスのバーンイン試験を一括して行うためのバーンインボード(コンタクトボード)の開発及び実用化が進められている(特開平7−231019号公報)。 Therefore, development and practical application of the burn-in board for performing burn-in test of multiple formed semiconductor devices on a wafer collectively (contact board) has been promoted (Japanese Unexamined Patent Publication No. 7-231019). バーンインボードを用いたウエハ・一括バーンインシステムは、コスト的に実現可能性が高い他に、ベアチップ出荷及びベアチップ搭載といった最新の技術的な流れを実現可能にするためにも重要な技術である。 Wafer batch burn system using a burn-in board, in addition to the high cost to feasibility is an important technology to enable realizing the latest technological flow such bare chip shipping and bare chip mounting.

【0004】図7にバーンインボードの具体例を示す。 [0004] FIG. 7 shows a specific example of the burn-in board.
バーンインボードは、図7に示すように、多層配線基板10上に、異方性導電ゴムシート20を介して、バンプ付きメンブレンリング30を固定した構造を有する。 The burn-in board, as shown in FIG. 7, on the multilayer wiring board 10, via an anisotropic conductive rubber sheet 20 has a fixed structure bumped membrane ring 30. バンプ付きメンブレンリング30は、被検査素子と直接接触するコンタクト部分を受け持つ。 Membrane with bumps ring 30 is responsible for the contact portion in direct contact with the device under test. バンプ付きメンブレンリング30においては、リング31に張り渡されたメンブレン32の一方の面にはバンプ33が、他方の面にはパッド34が形成されている。 In membrane with bumps ring 30, the bumps 33 on one surface of the membrane 32 stretched ring 31, the pad 34 is formed on the other surface. バンプ付きメンブレンリング30においては、ウエハ40上の各半導体チップの周縁又はセンターライン上に形成されたパッド(約6 In membrane with bumps ring 30, pads formed on the periphery or the center line of each semiconductor chip on the wafer 40 (about 6
00〜1000ピン程度)に対応して、この数にチップ数を乗じた数のバンプ33がメンブレン32上に形成されている。 Corresponding to 00 to 1000 about pin), the number of bumps 33 multiplied by number of chips on this number is formed on the membrane 32. 多層配線基板10はメンブレン32上に孤立する各バンプ33にパッド34を介して所定のバーンイン試験信号を付与するための配線をセラミクス基板等の上に有する。 The multilayer wiring board 10 has a wiring for applying a predetermined burn-in test signal through the pad 34 to each bump 33 isolated on the membrane 32 on a like ceramic substrate. 多層配線基板10は配線が複雑であるため多層配線構造を有する。 The multilayer wiring board 10 has a multilayer wiring structure for wiring is complicated. 異方性導電ゴムシート20は、 Anisotropic conductive rubber sheet 20,
主面と垂直な方向にのみ導電性を有する弾性体であり、 An elastic body having conductivity only in the main surface direction perpendicular
多層配線基板10上の端子とメンブレン32上のパッド34とを電気的に接続する。 Electrically connecting the pads 34 on the multilayer wiring board on 10 terminals and the membrane 32. 異方性導電ゴムシート20 Anisotropic conductive rubber sheet 20
は、その表面に形成された凸部でメンブレン32上のパッド34に当接することで、半導体ウエハ40表面の凹凸及びバンプ33の高さのバラツキを吸収し、半導体ウエハ上のパッドとメンブレン32上のバンプ33とを確実に接続する。 , By contact with the pad 34 on the membrane 32 by the convex portion formed on the surface thereof to absorb the height variation of the unevenness and the bumps 33 of the semiconductor wafer 40 surface, on the semiconductor wafer pads and the membrane 32 on securely connecting the bump 33.

【0005】 [0005]

【発明が解決しようとする課題】従来、多層配線基板等の配線材料として一般的に使用されているCr、Cu、 [Problems that the Invention is to Solve Conventionally, Cr which are commonly used as a wiring material such as a multilayer wiring board, Cu,
Ni等は、酸化膜を形成しやすい性質を有しているので、これらを単に適用して多層配線基板を製造すると、 Ni and the like, since they have property of readily forming an oxide film and to simply producing multilayer wiring board by applying,
酸化膜除去工程が必要となるため、製造工程が煩雑化する。 Since the oxide film removal step is required, the manufacturing process is complicated. 特に、バーンインボード用多層配線基板においては、1枚の多層配線基板に数千〜数万もしくはそれ以上のコンタクトホールを形成するので、コンタクトホールの一つに酸化による導通不良があっても使用できない。 In particular, in the multilayer wiring board for burn-in board, because it forms a single multilayer wiring thousands to tens of thousands or more contact holes in the substrate can not be used even if there is conduction failure due to oxidation in a contact hole .
このようにコンタクトホールの導通の問題は非常に重要であるが、酸化膜除去工程を用いた場合であっても、コンタクトホールの酸化による一箇所の欠陥も無くバーンインボード用多層配線基板を製作することは非常に困難である。 Having thus problems conduction of the contact hole is very important, even in the case of using the oxide film removing step, to manufacture a multilayer wiring board without any burn-in board defects one location due to the oxidation of the contact hole it is very difficult. コンタクトホールの酸化による導通不良は補修可能であるがその作業は煩雑である。 Defect can be repaired conductive by oxidation of the contact hole but the work is complicated. また、酸化膜除去工程を用いた場合、コンタクトホールの酸化による導通不良が発生する可能性があることから、全てのコンタクトホールについても、電気的導通の信頼性が低く、製造工程自体の信頼性も低いと言える。 In the case of using the oxide film removing step, since conduction failure due to oxidation of the contact hole is likely to occur, for the all of the contact hole, is low reliability of the electrical connection, the reliability of the manufacturing process itself it can be said that low.

【0006】本発明は上述した背景の下になされたものであり、隣接する配線層間のコンタクト抵抗を低抵抗にすることができ、コンタクトホールの電気的、物理的接続の信頼性を高めることができるバーンインボード用多層配線基板の提供を第一の目的とする。 [0006] The present invention has been made under the above background, it is possible to make the contact resistance of the adjacent wiring layers in the low-resistance, electrical contact holes, to increase the reliability of the physical connection providing a multilayer wiring board for burn-in boards that can be the first object. また、多層配線基板の最表面が酸化されることなく、多層配線基板としての信頼性を向上することができ、いかなる環境下においても性能を損ねることなく使用することが可能なバーンインボード用多層配線基板の提供を第二の目的とする。 Further, the multilayer interconnection without the outermost surface is oxidized substrate, a multilayer wiring can improve the reliability of the substrate, the burn-in board for a multilayer wiring which can be used without compromising performance in any environment providing the substrate to a second object. さらに、酸化膜除去工程が不要で、製造工程が簡略化できるとともに、コンタクトホール内に対する酸化の恐れのない製造方法とすることで多層配線基板の電気的信頼性の向上のみならず製造工程自体の信頼性を向上することができるバーンインボード用多層配線基板の製造方法等の提供を第三の目的とする。 Further, oxide film removal step is not required, the manufacturing process can be simplified, the manufacturing process itself not only improve the electrical reliability of the multilayer wiring board by a risk-free method for producing oxide for the contact hole providing manufacturing methods such as the multilayer wiring board for burn-in board capable of improving reliability and third object.

【0007】 [0007]

【課題を解決するための手段】上記目的を達成するために本発明は、以下に示す構成としてある。 Means for Solving the Problems The present invention to achieve the above object, there is a structure shown below.

【0008】(構成1)ウエハ上に多数形成された半導体デバイスのバーンイン試験を一括して行うために使用されるバーンインボードの一部を構成する多層配線基板であって、絶縁性基板上に、多層構造を有する配線層と、絶縁層とを交互に積層した構造を有するとともに、 [0008] (Structure 1) A multilayer wiring board constituting a part of the burn-in board that is used to burn-in test of multiple formed semiconductor devices on a wafer in order to perform collectively, on an insulating substrate, and having a wiring layer having a multilayer structure, a structure of alternately laminated insulating layer,
絶縁層に形成されたコンタクトホールを介して隣接する配線層どうしを電気的に接続した構造を有し、かつ、隣接する配線層どうしが耐酸化性の高い金属層を介して接続されていることを特徴とするバーンインボード用多層配線基板。 Have electrical connection structure of the wiring layers adjacent to each other via a contact hole formed in the insulating layer, and the wiring layers each other adjacent are connected via a high oxidation resistance metal layer multilayer wiring substrate for the burn-in board and said.

【0009】(構成2)絶縁層の下に位置する配線層の最上層に、耐酸化性の高い金属層を形成したことを特徴とする構成1記載のバーンインボード用多層配線基板。 [0009] (Configuration 2) uppermost in the upper layer, the burn-in board multilayer wiring substrate of the configuration 1, wherein the forming the oxidation resistant metal having high layer of the wiring layer located under the insulating layer.

【0010】(構成3)コンタクトホールの底部に、耐酸化性の高い金属層を形成したことを特徴とする構成1 [0010] (Configuration 3) to the bottom of the contact hole, configured and characterized by forming an oxidation-resistant metal with high layer 1
記載のバーンインボード用多層配線基板。 Burn-in multilayer wiring substrate for board described.

【0011】(構成4)多層配線基板の最表面に位置する配線層における最上層に、耐酸化性の高い金属層を形成したことを特徴とする構成1乃至3記載のバーンインボード用多層配線基板。 [0011] (Configuration 4) multi-layer wiring in the uppermost layer in the wiring layer positioned on the outermost surface of the substrate, burn for inboard multi-layer wiring structure 1 to 3, wherein the forming the oxidation resistant metal with high layer substrate .

【0012】(構成5)前記耐酸化性の高い金属層が、 [0012] (Structure 5) The oxidation resistance of high metal layer,
金、白金、銀、ロジウム、パラジウム及びこれらの金属を含む合金のうちのいずれかからなることを特徴とする構成1乃至4記載のバーンインボード用多層配線基板。 Gold, platinum, silver, rhodium, palladium and configurations 1 to 4 burn multilayer wiring substrate board according to characterized in that it consists of any of the alloys containing these metals.

【0013】(構成6)前記多層構造を有する配線層が、最上層に耐酸化性の高い金属層を形成する場合の最上層を除き、耐酸化性の低い金属で形成されていることを特徴とする構成1乃至5記載のバーンインボード用多層配線基板。 [0013] characterized in that (Configuration 6) wiring layer having the multilayer structure, except for the top layer in the case of forming a high metal layer oxidation resistance as the uppermost layer, is formed in a lower oxidation resistance metal configurations 1 to 5 burn-in board multilayer wiring board according to.

【0014】(構成7)前記耐酸化性の低い金属で形成された多層構造を有する配線層が、Ni/Cu/Crの多層構造を有することを特徴とする構成6記載のバーンインボード用多層配線基板。 [0014] (Structure 7) a wiring layer having a multilayered structure formed by the oxidation-resistant metal having low is, the burn-in board for a multilayer wiring structure 6, wherein it has a multilayer structure of Ni / Cu / Cr substrate.

【0015】(構成8)前記絶縁層が、ポリイミドからなることを特徴とする構成1乃至7記載のバーンインボード用多層配線基板。 [0015] (Configuration 8) the insulating layer, the multilayer wiring board for burn-in board of the first to seventh aspect characterized by comprising a polyimide.

【0016】(構成9)ウエハ上に多数形成された半導体デバイスのバーンイン試験を一括して行うために使用されるバーンインボードの一部を構成する多層配線基板の製造方法であって、絶縁性基板上に、多層構造を有する導電層であって最上層に耐酸化性の高い金属層が形成された導電層を形成し、該導電層をパターニングして、 [0016] (Structure 9) A method for manufacturing a multilayer wiring board constituting a part of the burn-in board that is used to perform the burn-in test of multiple formed semiconductor devices on a wafer collectively, an insulating substrate above, a conductive layer having a multilayered structure to form a conductive layer oxidation resistance of high metal layer is formed on the uppermost layer, by patterning the conductive layer,
多層構造を有する第1配線層を形成する工程と、前記第1配線層上に絶縁層を形成し、該絶縁層にコンタクトホールを形成する工程と、前記絶縁層上に多層構造を有する導電層であって最上層に耐酸化性の高い金属層が形成された導電層を形成し、該導電層をパターニングして、 Forming a first wiring layer having a multilayer structure, an insulating layer is formed on the first wiring layer, forming a contact hole in the insulating layer, a conductive layer having a multi-layer structure on the insulating layer in a forming an oxidation-resistant metal with high layer conductive layer is formed on the uppermost layer, by patterning the conductive layer,
多層構造を有する第2配線層を形成する工程と、前記絶縁層及びコンタクトホールを形成する工程、及び前記第2配線層を形成する工程の一連の工程を少なくとも1回以上繰り返す工程と、を有することを特徴とするバーンインボード用多層配線基板の製造方法。 And a step of forming a second wiring layer having a multilayer structure, the step of forming the insulating layer and the contact hole, and a step of repeating at least once a series of steps of forming the second wiring layer method for manufacturing a multilayer wiring board for burn-in board, characterized in that.

【0017】(構成10)ウエハ上に多数形成された半導体デバイスのバーンイン試験を一括して行うために使用されるバーンインボードの一部を構成する多層配線基板の製造方法であって、絶縁性基板上に、多層構造を有する導電層を形成し、該導電層をパターニングして、多層構造を有する第1配線層を形成する工程と、前記第1 [0017] (Configuration 10) The method for manufacturing a multilayer wiring board constituting a part of the burn-in board that is used to perform the burn-in test of multiple formed semiconductor devices on a wafer collectively, an insulating substrate above, to form a conductive layer having a multilayer structure, and patterning the conductive layer, forming a first wiring layer having a multilayer structure, said first
配線層上に絶縁層を形成し、該絶縁層にコンタクトホールを形成する工程と、前記コンタクトホールの底部に、 Forming an insulating layer on the wiring layer, forming a contact hole in the insulating layer, the bottom of the contact hole,
耐酸化性の高い金属層を形成する工程と、前記絶縁層上に多層構造を有する導電層を形成し、該導電層をパターニングして、多層構造を有する第2配線層を形成する工程と、前記絶縁層及びコンタクトホールを形成する工程、前記コンタクトホールの底部に耐酸化性の高い金属層を形成する工程、及び前記第2配線層を形成する工程の一連の工程を少なくとも1回以上繰り返す工程と、を有することを特徴とするバーンインボード用多層配線基板の製造方法。 Forming an oxidation-resistant metal having high layer, it said on the insulating layer to form a conductive layer having a multilayer structure, and patterning the conductive layer, forming a second wiring layer having a multilayer structure, the insulating layer and forming a contact hole, the step of forming a high metal layer oxidation resistance at the bottom of the contact hole, and the second series of steps of forming the wiring layer step is repeated at least once more the steps When, a method of manufacturing the multilayer wiring board for burn-in board, characterized in that it comprises a.

【0018】(構成11)多層配線基板の最表面に位置する配線層における最上層に、耐酸化性の高い金属層を形成する工程を有することを特徴とする構成9又は10 [0018] (Configuration 11) on the uppermost layer in the wiring layer positioned on the outermost surface of the multilayer wiring board, configuration 9 or 10, wherein a step of forming an oxidation-resistant metal with high layer
記載のバーンインボード用多層配線基板の製造方法。 Method of manufacturing a multilayer wiring substrate for the burn-in board described.

【0019】(構成12)前記耐酸化性の高い金属層が、金、白金、銀、ロジウム、パラジウム及びこれらの金属を含む合金のうちのいずれかからなることを特徴とする構成9乃至11記載のバーンインボード用多層配線基板の製造方法。 [0019] (Configuration 12) the oxidation resistance of high metal layer is gold, platinum, silver, rhodium, palladium and configurations 9-11, wherein the consisting of any of the alloys containing these metals multilayer wiring substrate manufacturing method for a burn-in board.

【0020】(構成13)多層構造を有する導電層を構成する各金属層、耐酸化性の高い金属層の各成膜方法が、それぞれ、無電解めっき法、電解めっき法、スパッタリング法、真空蒸着法、のうちから選択されることを特徴とする構成9乃至12記載のバーンインボード用多層配線基板の製造方法。 [0020] (Configuration 13) each metal layer constituting the conductive layer having a multilayer structure, each film forming method of the oxidation resistance of high metal layers, respectively, electroless plating, electrolytic plating, sputtering, vacuum deposition law, constituting 9-12 burn method for manufacturing a multilayer wiring substrate board according to, characterized in that it is selected from among the.

【0021】(構成14)多層構造を有する配線層を形成する工程において、多層構造を有する配線層としてN [0021] (Configuration 14) in the step of forming a wiring layer having a multilayer structure, N as a wiring layer having a multilayer structure
i/Cu/Crの多層構造を有する配線層を形成するものであって、前記Cr及び前記Cuはスパッタ法により形成し、前記Niは電解めっき法により形成することを特徴とする構成9乃至13記載のバーンインボード用多層配線基板の製造方法。 A forms a wiring layer having a multilayered structure of i / Cu / Cr, the Cr and the Cu is formed by sputtering, the Ni is to structure 9 and forming by electrolytic plating 13 method of manufacturing a multilayer wiring substrate for the burn-in board described.

【0022】(構成15)前記絶縁層を形成する工程において、前記絶縁層としてポリイミドからなる絶縁層を形成するものであって、ポリイミド前駆体をポリイミド化した後、酸素プラズマに曝す工程を有することを特徴とする構成9乃至14記載のバーンインボード用多層配線基板の製造方法。 [0022] In the step of forming a (Configuration 15) said insulating layer, said been made to form an insulating layer made of polyimide as an insulating layer, after the polyimide the polyimide precursor, further comprising the step of exposing to oxygen plasma configuration 9-14 burn method for manufacturing a multilayer wiring board for board wherein.

【0023】 [0023]

【作用】構成1によれば、隣接する配線層どうしを耐酸化性の高い金属層を介して接続することで、隣接する配線層間のコンタクト抵抗を低抵抗にすることができる。 In accordance with the structure 1, by connecting the adjacent wiring layers each other via the oxidation resistance of high metal layer, it is possible to the contact resistance of the adjacent wiring layers to a low resistance.

【0024】構成2は構成1の一態様を示したもので、 The structure 2 illustrates one embodiment of the arrangement 1,
構成1の効果に加え、各配線層の酸化を防止できる。 In addition to the effects of configuration 1, it is possible to prevent oxidation of the wiring layers.

【0025】構成3は構成1の一態様を示したもので、 The arrangement 3 illustrates one embodiment of the arrangement 1,
構成1の効果に加え、耐酸化性の高い金属の量が少なくて済む。 In addition to the effects of configuration 1, only a small amount of high oxidation resistant metal.

【0026】構成4によれば、多層配線基板の最表面が酸化されることなく、多層配線基板としての信頼性を向上することができ、いかなる環境下においても性能を損ねることなく使用することが可能となる。 According to Configuration 4, without the outermost surface of the multilayer wiring substrate is oxidized, it is possible to improve the reliability of the multilayer wiring substrate, also be used without compromising performance in any environment It can become.

【0027】構成5によれば、これらの耐酸化性の高い金属は、酸化しないかもしくはほとんど酸化物を形成せず、しかも加工がしやすく、密着力が強いので、コンタクトホールの電気的、物理的接続の信頼性を高めることができる。 According to the arrangement 5, the metal these high oxidation resistance do not form any or little oxide not oxidized, yet machining easily, since adhesion is strong, electrical contact holes, physical it is possible to improve reliability of connection.

【0028】構成6によれば、多層構造を有する配線層を、耐酸化性の低い金属で形成することで、コストを抑えることが可能となる。 According to Configuration 6, a wiring layer having a multilayer structure, by forming a low oxidation-resistant metal, it is possible to suppress the cost.

【0029】構成7によれば、多層構造を有する配線層を、Ni/Cu/Crの多層構造とすることで、酸化しやすいCuの酸化を防止でき(特にNiにより耐腐食性が良くなる)、また、Ni、CrはCuとの密着性が良くCu以外の隣接層との密着性も良いので層間の密着性を向上できる。 According to Structure 7, a wiring layer having a multilayer structure, by a multi-layer structure of Ni / Cu / Cr, (corrosion resistance is improved in particular Ni) prevents oxidation of the easily oxidized Cu Further, Ni, Cr, because adhesion with an adjacent layer other than well-Cu adhesion between Cu also be possible to improve the adhesion between the layers.

【0030】構成8によれば、絶縁層を、ポリイミドとすることで、耐熱性を向上させ、機械的強度に優れた多層配線基板とすることができる。 According to Configuration 8, the insulating layer, by a polyimide, to improve the heat resistance, it can be an excellent multilayer wiring board mechanical strength.

【0031】構成9によれば、多層構造を有する導電層であって最上層に耐酸化性の高い金属層が形成された導電層を形成した後、この導電層をパターニングして、多層構造を有する配線層を形成しているので、各配線層の酸化を防止でき、酸化膜除去工程が不要となる。 According to the arrangement 9, after forming a conductive layer oxidation resistance of high metal layer is formed a conductive layer on the uppermost layer having a multilayer structure, and patterning the conductive layer, a multilayer structure since forming a wiring layer having, prevents oxidation of the wiring layer, oxide film removal step is unnecessary. また、 Also,
多層配線基板の最表面に耐酸化性の高い金属層が形成されるので、多層配線基板の最表面が酸化されることなく、多層配線基板としての信頼性を向上することができる。 Since high metal layer oxidation resistance on the outermost surface of the multilayer wiring board is formed, without the outermost surface of the multilayer wiring substrate is oxidized, it is possible to improve the reliability of the multilayer wiring board.

【0032】構成10によれば、コンタクトホールの底部にのみ耐酸化性の高い金属層を形成できるので、低コストにて多層配線基板を製造することができる。 According to the arrangement 10, it is possible to form the oxidation-resistant metal with high layer only on the bottom of the contact hole, it is possible to manufacture a multilayer wiring board at a low cost.

【0033】構成11によれば、多層配線基板の最表層に位置する配線層について、配線パターンを耐酸化性の低い金属で形成し、この配線パターン上に、電解めっきなどで耐酸化性の高い金属層を形成することで、耐酸化性の高い金属層をエッチングによりパターニングする場合に比べ、多層配線基板の最表層に位置する配線パターンの欠陥を少なくできる。 According to the arrangement 11, the wiring layer located as the outermost layer of the multilayer wiring substrate, the wiring pattern is formed in a lower oxidation resistance metal, on the wiring pattern, high oxidation resistance in an electrolytic plating by forming the metal layer, as compared to oxidation resistance of high metal layer when patterning by etching, it can be reduced defects of the wiring patterns located on the outermost layer of the multilayer wiring board. 例えば、エッチングによりパターニングする場合、Auの下部に位置する層がアンダーエッチングによりえぐられAuのばりができてしまい、このばりが剥がれて配線パターンに影響を及ぼすことがある。 For example, when patterning by etching, will be able to burrs of the layers located under the Au is scooped out by under-etching Au, may affect the wiring pattern peeling the burr.

【0034】構成12によれば、これらの耐酸化性の高い金属は、酸化しないかもしくはほとんど酸化物を形成せず、しかも加工がしやすいので、本発明の製造方法に適する。 According to the arrangement 12, a metal these high oxidation resistance do not form any or little oxide not oxidized, and since the processing is easily suitable for the preparation method of the present invention.

【0035】構成13によれば、各成膜方法を適宜選択することで、特性を向上でき、コストを下げ、スループットを改善できる。 [0035] According to the arrangement 13, by selecting the film forming method suitably it can improve properties, reduce costs, improve the throughput.

【0036】構成14によれば、多層構造を有する配線層としてNi/Cu/Crの多層構造を有する配線層を形成する際に、Cr及びCuはスパッタ法により形成し、Niは電解めっき法により形成することで、特に電解めっき法によるNiは厚く成膜できるので、コストの低減を図ることができる。 According to the arrangement 14, when forming a wiring layer having a multi-layer structure of Ni / Cu / Cr as a wiring layer having a multilayer structure, Cr and Cu is formed by sputtering, Ni by electroless plating by forming, since Ni can formed thicker in particular by electrolytic plating, it is possible to reduce the cost. また、Niの表面が粗いので、Ni上に付ける膜の付着を良くすることができる。 Further, since the surface of the Ni is rough, it is possible to improve the adhesion of the membrane to attach on Ni.
Ni上に成膜する場合、Niを酸化させないように、連続めっき等を施すことが好ましい。 When forming on Ni, so as not to oxidize the Ni, it is preferably subjected to continuous plating.

【0037】構成15によれば、絶縁層の表面を酸素プラズマに曝すことで、ポリイミド絶縁層の表面に凹凸が形成され表面が粗くなり、その表面積を広げ、アンカー効果にて、絶縁層上に形成される配線層との密着力を高めることができるとともに、コンタクトホール内のポリイミド、現像液等の残さ等の有機物を酸化し除去することができる。 [0037] According to the arrangement 15, by exposing the surface of the insulating layer to an oxygen plasma, becomes rough surface is formed rough surface of the polyimide insulating layer, extends that surface area at anchor effect, on the insulating layer it is possible to increase the adhesion between the wiring layer formed, a polyimide in the contact hole, to oxidize the organic matter, such as residue of the developing solution and the like can be removed.

【0038】 [0038]

【発明の実施の形態】以下、本発明の実施の形態について説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter will be described an embodiment of the present invention.

【0039】 実施の形態1 (1)多層配線基板の作製 図1に実施の形態1における多層配線基板の要部断面図について示す。 [0039] shows the cross sectional view of a multilayer circuit board according to Embodiment 1 (1) Embodiment 1 to produce Figure 1 of the multilayer wiring board of the embodiment. なお、図1では説明を容易にするため中間の絶縁層/配線層の積層を省略している。 Incidentally, it is omitted laminated intermediate insulating layer / wiring layer for ease of description, FIG. 1. 図1に示すように、厚さ約3mm〜5mmのガラス基板1上に、A As shown in FIG. 1, on a glass substrate 1 having a thickness of about 3 mm to 5 mm, A
u/Ni/Cu/Crの多層構造を有する第1配線層2 The first wiring layer having a multilayer structure of u / Ni / Cu / Cr 2
が形成され、この第1配線層2上にポリイミド絶縁層3 There are formed, a polyimide insulating layer 3 on the first wiring layer 2
が形成され、このポリイミド絶縁層3上に、Au/Ni There are formed, on the polyimide insulating layer 3, Au / Ni
/Cu/Crの多層構造を有する第2配線層4が形成されている。 / Second wiring layer 4 having a multilayer structure of Cu / Cr is formed. そして、第1配線層2と第2配線層4はコンタクトホール5を介して電気的に接続されている。 Then, the first wiring layer 2 and the second interconnect layer 4 are electrically connected via the contact hole 5. 詳しくは、第1配線層2の最上層にあるAu膜と、第2配線層4の最下層にあるCr膜とが、コンタクトホール5を介して接続されている。 For more information, and an Au film on the uppermost layer of the first wiring layer 2, and the Cr film in the lowest layer of the second wiring layer 4 are connected via a contact hole 5.

【0040】このように、実施の形態1の多層配線基板においては、第1配線層においてAu膜が最上層に形成されており、第1配線層と第2配線層とがAu膜を介して接続されているため、コンタクト抵抗を低抵抗にすることができる。 [0040] Thus, in the multilayer wiring board of the first embodiment, the Au film in the first wiring layer is formed on the uppermost layer, a first wiring layer and the second wiring layer via the Au film because it is connected, it is possible to make the contact resistance to a low resistance. また、Auの存在により、第1層配線と第2層配線との密着力を強くすることができ、第1配線層と、第2配線層との電気的導通を良好に行うことができ、高信頼性を確保することが可能となる。 Moreover, the presence of Au, can be strong adhesion between the first layer wiring and the second layer wiring, a first wiring layer, favorably can be performed electrical conduction between the second wiring layer, it is possible to ensure high reliability. さらに、第2配線層において、Au膜が最上層に形成されているため、最終的な多層配線基板の最表面が酸化されることなく、多層配線基板としての信頼性を向上することができ、いかなる環境下においても性能を損ねることなく使用することが可能となる。 Further, in the second wiring layer, because the Au film is formed on the uppermost layer, without the outermost surface of the final multi-layer wiring substrate is oxidized, it is possible to improve the reliability of the multilayer wiring substrate, it becomes possible to use without sacrificing performance in any environment.

【0041】次に、図1に示す多層配線基板の製造方法について説明する。 Next, a method for manufacturing a multilayer wiring board shown in FIG. 図1に示す多層配線基板の製造工程を説明するための要部断面図を図2に示す。 The cross-sectional view of the essential part for explaining a manufacturing process of the multilayer wiring board shown in FIG. 1 is shown in FIG.

【0042】図2(a)に示すように、表面を平らに研磨したガラス基板1(Siと膨張率が同じか又はSiと膨張率が近いガラス基板)の片面に、スパッタ法にて、 [0042] As shown in FIG. 2 (a), on one surface of the glass substrate 1 was polished flat surface (Si and glass substrate close expansion expansion coefficient equal to or Si), by sputtering,
Cr膜を約300オングストローム、Cu膜を約2.5 Cr film of about 300 Å, about a Cu film 2.5
μmの膜厚でそれぞれ成膜する。 Respectively formed into a film having a thickness of [mu] m.

【0043】次いで、図2(b)に示すように、Cu膜表面上にNi膜を約0.3μm、Au膜を約0.3μm [0043] Then, as shown in FIG. 2 (b), about 0.3μm of Ni film on the Cu film surface, about 0.3μm and an Au film
の膜厚にてそれぞれ電解めっきにて形成する。 Each is formed by electroless plating in a thickness. なお、N In addition, N
i膜、Au膜は、それぞれスパッタ法にて形成することも可能である。 i film, Au film, it can be formed by respectively sputtering.

【0044】続いて、所定のフォトリソグラフィー工程(レジストコート、露光、現像、エッチング)を行い、 [0044] Then, performed for a predetermined photolithography process (resist coating, exposure, development, etching) and,
Au/Ni/Cu/Cr多層配線層を、図2(c)に示すようにパターニングして、第1配線層2(第1配線パターン)を形成する。 The Au / Ni / Cu / Cr multilayer wiring layer, and patterned as shown in FIG. 2 (c), to form a first wiring layer 2 (first wiring pattern). 詳しくは、まず、ヨウ素とヨウ化カリウム水溶液を使用してAu膜をエッチングし、良く洗った後、塩化第2鉄水溶液等のエッチング液を使用して、Ni/Cu/Cr多層膜をエッチングし、レジスト剥離液を用いてレジストを剥離し、水洗して乾燥させる。 Specifically, first, an Au film is etched by using iodine and potassium iodide aqueous solution, was washed well, using an etching solution such as ferric chloride aqueous solution, to etch the Ni / Cu / Cr multilayer film , the resist is removed using a resist stripping solution, and dried by washing with water.

【0045】その後、第1配線パターン上に感光性ポリイミド前駆体を用いて、ポリイミド絶縁層3を形成し、 [0045] Then, using the photosensitive polyimide precursor to the first wiring pattern, to form a polyimide insulating layer 3,
このポリイミド絶縁層3に、フォトリソグラフィーにてコンタクトホール5を図2(d)に示すように形成する。 This polyimide insulation layer 3 to form a contact hole 5 by a photolithographic as shown in Figure 2 (d). 詳しくは、前記感光性ポリイミド前駆体に対して、 Specifically, with respect to the photosensitive polyimide precursor,
360℃にて3時間の焼き付け、ベーク、加熱が行われ(キュアされ)、前記感光性ポリイミド前駆体を完全にポリイミド化した後、ポリイミドの表面を軽く酸素プラズマに曝す。 Baked for 3 hours at 360 ° C., baking, heating (is cured) performed, after complete polyimidation the photosensitive polyimide precursor is exposed to light and oxygen plasma surface of the polyimide. この酸素プラズマ処理によって、ポリイミド絶縁層の表面に凹凸を形成し、表面をドライエッチングにて約0.1μm程度の粗さとし、表面積を広げ、アンカー効果にて、次工程にて形成される第2配線層との密着力を高めることができるともに、コンタクトホール内のポリイミド、現像液等の残さ等の有機物を酸化し、 This oxygen plasma treatment, irregularities formed on the surface of the polyimide insulating layer, roughness Satoshi of about 0.1μm by dry etching the surface, spread surface area, the second is formed by the anchor effect at the next step together can enhance the adhesion between the wiring layers, a polyimide in the contact hole, an organic material such as residue of the developer or the like is oxidized,
除去することができる。 It can be removed.

【0046】その後、図2(d)の工程にて得られた表面酸化層を除去するため多層配線基板を酸にてソフトエッチングした後、水にて洗浄(リンス)して、約100 Thereafter, after the soft etching a multilayer wiring board in acid to remove surface oxide layer obtained in the step of FIG. 2 (d), and washed (rinsed) with water, about 100
℃にて乾燥を行う。 ℃ and drying at. このとき、第1配線層における最表面に形成されているAu膜は酸化しないので、容易に高温乾燥を行うことができる。 At this time, Au film formed on the outermost surface of the first wiring layer is not oxidized, it is possible to easily dry heat.

【0047】次に、図2(e)に示すように、第2層配線層における各金属膜について、第1配線層と同様にして、図2(a)〜(c)の工程を再度行うことで、Au Next, as shown in FIG. 2 (e), for each metal film in the second wiring layer, in the same manner as in the first wiring layer performs again the process of FIG. 2 (a) ~ (c) that is, Au
/Ni/Cu/Crを所定のパターンにパターニングすることによって、図2(f)に示すように第2配線層4 / Ni / a Cu / Cr by patterning into a predetermined pattern, the second wiring layer 4 as shown in FIG. 2 (f)
を形成する。 To form.

【0048】必要に応じて、図2(d)〜(f)の工程による積層を必要とする積層数の分だけ繰り返して、所望の積層数(通常2〜5層)を有するバーンインボード用多層配線基板を得る。 [0048] Optionally, FIG. 2 (d) ~ process is repeated by the amount of the number of laminated layers that require lamination by the (f), a multilayer for burn-in board with a desired number of layers (typically 2-5 layers) get the wiring board. なお、最終的な多層配線基板の最表面に位置する配線層(特に外周端子の部分)におけるCu層は、例えば、ポゴピン等のピン接触等の物理的接触方式によるコンタクト法を適用した場合、機械的強度を考慮し10μm以上の厚さとすることが好ましい。 Note that the final wiring layer positioned on the outermost surface of the multilayer wiring board Cu layer in (particularly the portion of the outer peripheral terminals), for example, when applying the contact method by physical contact type pin contacts such as pogo pins, mechanical it is preferable to consider the thickness of more than 10μm and strength.

【0049】このように、実施の形態1の多層配線基板の製造方法においては、各配線層の最上層にAu膜を形成しているので、製造工程中に各配線層を構成する各々の金属膜(酸化し易い金属膜)が酸化されることがなく、したがって酸化膜除去工程を不要とすることができ、多層配線基板の製造工程を短縮化することができる。 [0049] Thus, in the method for manufacturing a multilayer wiring board of the first embodiment, since the forming Au film on the uppermost layer of the wiring layers, each of the metal constituting the respective wiring layers in the manufacturing process film (oxidizable metal film) without being oxidized, thus can be made unnecessary oxide film removing process, it is possible to shorten the manufacturing process of the multilayer wiring board. 詳しくは、各配線層の最上層にAu膜を形成しているので、洗浄工程(熱処理、プラズマ処理、酸処理、乾操等)において、その表面に酸化層が形成されることがなく、したがって上層の配線層をスパッタ等によって形成する直前に酸化膜を除去する工程を省略することができる。 Particularly, since the forming Au film on the uppermost layer of the wiring layers, the washing step (heat treatment, plasma treatment, acid treatment, InuiMisaoto) in, without oxidation layer is formed on the surface, thus it is possible to omit the step of removing the oxide film just before the upper wiring layer is formed by sputtering or the like. また、製造工程中に乾燥工程を加えても、製造工程中に配線層における表面金属が酸化されることがなく、高温乾燥が可能なのでポリイミド等の絶縁材料を吸湿させることなく、スパッタの最中に水分の蒸発を少なくすることができ、例えば、第1配線層におけるCr等の金属膜を酸化させてしまうことがない。 Further, even when the drying step was added during the manufacturing process, without surface metal is oxidized in the wiring layer during the manufacturing process, without moisture insulation material such as polyimide so that can be a high temperature drying, during the sputtering the evaporation of water can be reduced, for example, never become oxidizing the metal film of Cr or the like in the first wiring layer.

【0050】 評価実施の形態1に示した方法にて形成したガラス多層配線基板のコンタクトホール接続信頼性を、自動のチェッカーまたはプローバー(例えばIBM(株)社製フライングプローバ)にて評価したところ、全ビア数8700箇所中一箇所の不良もなく良品を抽出することができた。 [0050] When the contact hole connection reliability of the glass multilayer wiring board formed by the method shown in the first evaluation performed was evaluated by the automatic checker or prober (e.g. IBM (Ltd.) manufactured by flying prober), It was able to extract defect without any good of all vias number 8700 places in one place.

【0051】(2)メンブレンリングの作成 メンブレンリングの作成方法について、図5を用いて説明する。 [0051] (2) how to create create a membrane ring of the membrane ring will be described with reference to FIG.

【0052】まず、図5(a)に示すように、平坦度の高いアルミニウム板35上に厚さ5mmの均一の厚さのシリコンゴムシート36を置く。 [0052] First, as shown in FIG. 5 (a), placing the silicone rubber sheet 36 having a uniform thickness of 5mm thick onto a high aluminum plate 35 flatness. その一方で、例えば、 On the other hand, for example,
厚さ25μmのポリイミドフィルム上に、スパッタ法又はめっき法で銅を厚さ18μmで成膜したフィルム37 On a polyimide film having a thickness of 25 [mu] m, it was deposited copper thickness 18μm by sputtering or plating films 37
を準備する。 To prepare a. なお、フィルム37の材料、形成方法、厚さ等は適宜選択できる。 The material of the film 37, forming method, thickness and the like can be selected appropriately. 例えば、厚さ25μm(12〜 For example, a thickness of 25 [mu] m (. 12 to
50μm)程度のポリイミドフィルムや、厚さ0.3m 50 [mu] m) of about or polyimide film, a thickness of 0.3m
m(0.1〜0.5mm)程度のシリコンゴムシートを使用できる。 The silicone rubber sheet of approximately m (0.1 to 0.5 mm) can be used. フィルムの形成方法もコーティング法で形成したり、市販のフィルム又はシートを利用したりできる。 Method of forming a film may be formed in a coating method, or a commercially available film or sheet. さらに、銅箔にポリイミド前駆体をキャスティングした後、ポリイミド前駆体を加熱して乾燥及び硬化させて、銅箔とポリイミドフィルムを貼り合せた構造のフィルムを形成することもできる。 Further, after casting the polyimide precursor to a copper foil, dried and cured by heating the polyimide precursor, it is also possible to form a film having a structure bonded to a copper foil and the polyimide film. また、フィルムの一方の面に複数の導電性金属を順次成膜して、フィルムの一方の面に積層構造を有する導電性金属層を形成した構造のものを使用することもできる。 Further, by sequentially depositing a plurality of conductive metal on one surface of the film, it is also possible to use a structure of forming a conductive metal layer having a laminated structure on one surface of the film. また、ポリイミドとCu In addition, polyimide and Cu
の間には、両者の接着性を向上させること、及び膜汚染を防止することを目的として、特に図示しないが薄いN Between, to improve both the adhesive property, and for the purpose of preventing membrane fouling, although not particularly shown thin N
i膜を形成してもよい。 i film may be formed.

【0053】次いで、上記シリコンゴムシート36上に、銅とポリイミドフィルムを貼り合せた構造のフィルム37を銅側を下にして均一に展開した状態で吸着させる。 [0053] Then, on the silicon rubber sheet 36 to the film 37 of copper and polyimide film bonded to the structure adsorbed in a state of uniformly expand the copper side down. この際、シリコンゴムシート36にフィルム37が吸着する性質を利用し、しわやたわみが生じないように、空気層を追い出しつつ吸着させることで、均一に展開した状態で吸着させる。 At this time, by utilizing the property of the film 37 to the silicon rubber sheet 36 is adsorbed, as wrinkles and bending does not occur, it is adsorbed while expelling air layer, it is adsorbed in the state of being uniformly expanded.

【0054】次に、直径約8インチ、厚さ約2mmの円形のSiCリング31の接着面に熱硬化性接着剤38を薄く均一に、50〜100μm程度の厚さで塗布し、フィルム37上に置く。 Next, about 8 inches in diameter, thinly and uniformly the thermosetting adhesive 38 to the adhesive surface of a circular SiC ring 31 having a thickness of about 2 mm, was coated in a thickness of about 50 to 100 [mu] m, the film 37 on put in. ここで、熱硬化性接着剤38としては、バーンイン試験の設定温度80〜150℃よりも0〜50℃高い温度で硬化するものを使用する。 Here, the thermosetting adhesive 38, to use those curing at 0 to 50 ° C. higher temperature than the set temperature 80 to 150 ° C. in a burn-in test. 本実施の形態では、ボンドハイチップHT−100L(主剤: In this embodiment, the bond high chip HT-100L (base resin:
硬化剤=4:1)(コニシ(株)社製)を使用した。 Curing agent = 4: 1) was used (Konishi Co., Ltd.). さらに、平坦性の高いアルミニウム板(重さ約2.5k Further, an aluminum plate with high flatness (weight about 2.5k
g)を重石として、リング31上に載せる(図示せず)。 The g) as a heavy stone, placed on the ring 31 (not shown).

【0055】上記準備工程を終えたものをバーンイン試験の設定温度(80〜150℃)以上の温度(例えば2 [0055] Configuring the burn-in test those after the preparation process temperature (80 to 150 ° C.) or higher temperature (for example, 2
00℃、2.5時間)で加熱して前記フィルム37と前記リング31を接着する(図(5b))。 00 ° C., by heating at 2.5 hours) bonding the ring 31 and the film 37 (FIG. (5b)). この際、シリコンゴムシート36の熱膨張率はフィルム37の熱膨張率よりも大きいので、シリコンゴムシート36に吸着したフィルム37はシリコンゴムシート36と同じだけ熱膨張する。 In this case, the thermal expansion coefficient of the silicon rubber sheet 36 is greater than the coefficient of thermal expansion of the film 37, the film 37 adsorbed on the silicon rubber sheet 36 thermally expands as much as the silicone rubber sheet 36. すなわち、フィルム37を単にバーンイン試験の設定温度(80〜150℃)以上の温度で加熱した場合に比べ、シリコンゴムシートの熱膨張が大きいのでこのストレスによりポリイミドフィルムがより膨張する。 That is, the film 37 simply than when heated at a set temperature (80 to 150 ° C.) or higher temperature burn-in test, the thermal expansion of the silicon rubber sheet is greater polyimide film by the stress is more expanded. このテンションが大きい状態で、熱硬化性接着剤3 In this tension is large state, the thermosetting adhesive 3
8が硬化し、フィルム37とリング31が接着される。 8 is cured, the film 37 and the ring 31 is bonded.
また、シリコンゴムシート36上のフィルム37は、しわやたわみ、ゆるみなく均一に展開した状態で吸着されているので、フィルム37にしわやたわみ、ゆるみなく、リング31にフィルム37を接着することができる。 The film 37 on the silicon rubber sheet 36 is wrinkled or deflection, because it is adsorbed in the state of being uniformly expanded without loosening, wrinkling or bending the film 37, without loosening, and adhering the film 37 to the ring 31 it can. さらに、シリコンゴムシート36は平坦性が高く、 Furthermore, silicone rubber sheet 36 has high flatness,
弾力性を有するので、リング31の接着面に、均一にむらなくフィルム37を接着することができる。 Since having elasticity may be adhered to the adhesive surface of the ring 31, a uniformly and evenly film 37. なお、熱硬化性接着剤を使用しない場合、フィルムが収縮し、張力が弱まる他に、接着剤の硬化時期が場所によってばらつくため、リングの接着面に均一にむらなく接着ができない。 In case of not using thermosetting adhesive, the film shrinks, in addition to tension weakens, the curing time of the adhesive for varies depending on the location, can not adhere uniformly and evenly to the adhesive surface of the ring.

【0056】上記加熱接着工程を終えたものを常温まで冷却し、加熱前の状態まで収縮させる。 [0056] cooling the ones finished the heat bonding step to ambient temperature, it is contracted to the state before heating. その後、カッターでリング31の外周に沿ってリング31の外側のフィルム37を切断除去して、メンブレンリングを作製する(図5(c))。 Then the outer peripheral cutting and removing an outer film 37 of the ring 31 along the ring 31 by a cutter to prepare a membrane ring (FIG. 5 (c)).

【0057】次に、上記メンブレンリングを加工してバンプ及びパッドを形成する工程について説明する。 [0057] Next, steps of forming the bumps and pads by processing the membrane ring.

【0058】まず、図6(a)に示す、上記で作製したメンブレンリングにおける銅箔とポリイミドフィルムを貼り合せた構造のフィルム37の銅箔(Cu)上に、図6(b)に示すように、電気めっきにより、Niを0. [0058] First, in FIG. 6 (a), on the copper foil of the film structure 37 bonding the copper foil and the polyimide film in the membrane ring produced (Cu) above, as shown in FIG. 6 (b) to, by electroplating, the Ni 0.
2〜0.5μm(好ましい範囲は0.1〜3μm)めっきした後、その上にAuを0.1〜0.5μm(好ましい範囲は0.5〜2μm)で形成して、Au/Ni/C After 2~0.5Myuemu (preferred range 0.1 to 3 m) were plated to form an Au thereon by 0.1 to 0.5 [mu] m (the preferred range is 0.5 to 2 [mu] m), Au / Ni / C
u/ポリイミドフィルム積層膜構造を形成する。 Forming a u / polyimide film laminate film structure.

【0059】次いで、図6(c)に示すように、ポリイミドフィルムの所定位置に、エキシマレーザを用いて、 [0059] Then, as shown in FIG. 6 (c), a predetermined position of the polyimide film, using an excimer laser,
直径が約30μmのバンプホールを形成する。 Diameter to form a bump hole of approximately 30 [mu] m.

【0060】次に、図6(d)に示すように、最上層のAu膜の表面がめっきされないようにするために、レジストなどの保護膜等を、電極として使用するAu膜の一部を除く全面に約2〜3μmの厚さで塗布して、Au膜を保護する。 Next, as shown in FIG. 6 (d), to the surface of the uppermost Au layer from being plated, the resist protective film or the like, such as, a part of the Au film used as an electrode It was applied at a thickness of about 2~3μm on the entire surface except, to protect the Au film.

【0061】次いで、前記最上層のAu膜に電極の一方を接続し、ポリイミドフィルム側にNiあるいはNi合金の電気めっきを行う。 [0061] Then, the connect one of the uppermost Au layer on the electrode, performing electroplating of Ni or Ni alloy polyimide film side. この電気めっきにより、めっきは図6(d)に示すバンプホールを埋めるようにして成長した後、ポリイミドフィルムの表面に達すると、等方的に広がってほぼ半球状に成長し、NiまたはNi合金からなるバンプが形成される。 This electroplating, plating was grown to fill the bump hole shown in FIG. 6 (d), when reaching the surface of the polyimide film was grown substantially hemispherically spread isotropic, Ni or Ni alloy bumps made from is formed. 続いて、バンプの表面に膜厚1〜2μmのAuからなる電気めっき層を形成する。 Subsequently, an electroplated layer consisting of Au with a thickness of 1~2μm the surface of the bump. その後、特に図示しないが、前記保護膜を剥離する。 Thereafter, although not specifically shown, peeling the protective film.

【0062】そして、最上層のAu上に新たにレジストを全面に塗布し、パッドを形成する部分以外のレジストを露光、現像によって除去し、パッド形成部に図6 [0062] Then, a new resist on uppermost Au is applied to the entire surface, the resist other than the portion forming the pad exposure, it was removed by development, 6 to the pad forming portion
(e)に示すように、レジストパターンを形成する。 As shown in (e), a resist pattern.

【0063】次いで、図6(f)に示すように、Au膜をヨウ素・ヨウ化カリウム水溶液にてエッチングし、A [0063] Then, as shown in FIG. 6 (f), etching the Au film with iodine-potassium iodide aqueous solution, A
uとCu間に存在する薄いNi膜及びCu膜を塩化第二鉄水溶液等にてエッチングを行い、よくリンスした後、 A thin Ni film and Cu film existing between u and Cu etched in an aqueous solution of ferric chloride or the like, after the well rinsed,
前記レジストを剥離して、図6(g)に示すように、A And peeling off the resist, as shown in FIG. 6 (g), A
u/Ni/Cuからなるパッドを形成する。 Forming a pad made of u / Ni / Cu. この時、エッチングはスプレー方式を使用するとサイドエッチングが少なく、望ましい。 At this time, the etching is less side etching by using the spray method, desirable.

【0064】以上の工程を経て、メンブレンリングに、 [0064] Through the above steps, the membrane ring,
バンプ及びパッドが形成される。 Bumps and the pads are formed.

【0065】(3)バーンイン試験 次に、バーンイン試験について説明する。 [0065] (3) burn-in test will now be described burn-in test. バーンイン試験は、図7に示すように、バキュームチャック(図示せず)上に載せたSiウエハ40上に、メンブレンリング30、異方性導電ゴムシート20、多層配線基板10の順に載せ、全体を吸着固定してウエハ40上の各デバイスを多層配線基板10にプリントボード(図示せず)を介して接続したテスターに評価していく。 Burn-in test, as shown in FIG. 7, on the Si wafer 40 placed on vacuum chuck (not shown), the membrane ring 30, the anisotropic conductive rubber sheet 20, placed in the order of the multilayer wiring board 10, the entire continue to evaluate each device on the wafer 40 by suction fixed to the tester connected through the printed board to the multilayer wiring board 10 (not shown). その結果、多層配線基板、異方性導電ゴムシート及びメンブレンリングの3つの部品よりなるため、構造が単純であって接続の信頼性が高いばかりか、コスト面、耐久性面で優れており、十分に実用性があることが確認された。 As a result, the multilayer wiring board, since composed of three parts of the anisotropic conductive rubber sheet and the membrane ring, not only a high reliability of the connection structure is a simple, cost, is excellent in durability surface, it was confirmed that there is a sufficiently practical. また、コンタクト方法がポゴピン等を使用したニードル方式でなくメンブレン方式なので、メンブレンリングにおけるバンプ間の間隔を狭くすることができた。 The contact method since membrane type rather than needle method using a pogo pin or the like, it was possible to reduce the distance between the bump in the membrane ring. また、高密度、 In addition, high-density,
多ピン構造にすることができた。 We were able to multi-pin structure.

【0066】 実施の形態2実施の形態2における多層配線基板は、信頼性を確保しつつ、製造工程を増加させることなく低コストにて製造できる多層配線基板を実現するものである。 [0066] multilayer circuit board according to Embodiment 2 Embodiment 2, while ensuring the reliability, realizes the multilayer wiring board can be manufactured at a low cost without increasing the manufacturing steps. 実施の形態2においては、メンブレンリングの作成方法およびウェハーバーンイン試験については、実施の形態1と同様であるため説明を省略する。 In the second embodiment, for creating and wafer burn-in test of the membrane ring is omitted because it is similar to the first embodiment.

【0067】図3に実施の形態2における多層配線基板の要部断面図を示す。 [0067] Figure 3 shows a fragmentary cross-sectional view of a multilayer wiring board in the second embodiment. なお、図3では説明を容易にするため中間の絶縁層/配線層の積層を省略している。 Incidentally, it is omitted laminated intermediate insulating layer / wiring layer for ease of description, FIG. 3. 図3 Figure 3
に示すように、厚さ約3〜7mmのガラス基板1上に、 As, on the glass substrate 1 having a thickness of about 3~7mm shown,
Ni/Cu/Cr多層構造を有する第1配線層2が形成され、この第1配線層2上にポリイミド絶縁層3が形成され、このポリイミド絶縁層3におけるコンタクトホール5の底部にAu膜が約0.5μmの膜厚で形成されている。 The first wiring layer 2 is formed with a Ni / Cu / Cr multilayered structure, the first wiring layer 2 polyimide insulating layer 3 on are formed, Au film on the bottom of the contact hole 5 in the polyimide insulating layer 3 of about It is formed with a thickness of 0.5 [mu] m. さらに、ポリイミド絶縁層3上に、Au/Ni/ Furthermore, on the polyimide insulating layer 3, Au / Ni /
Cu/Crによりなる第2配線層4が形成されている。 The second wiring layer 4 of the Cu / Cr is formed.

【0068】実施の形態2においては、第1配線層の最上層に形成されているNi膜と、第2配線層の最下層に形成されているCr膜とが、コンタクトホールの底部に形成されたAu膜(第1配線層の最上層のNi膜上に部分的に形成されたAu膜)を介して電気的に接続されている。 [0068] In the second embodiment, a Ni film formed on the uppermost layer of the first wiring layer, a Cr film formed on the lowermost layer of the second wiring layer is formed on the bottom of the contact hole Au film through (Au film being partially formed on the uppermost layer of the Ni film of the first wiring layer) are electrically connected to the. このような構造においては、Au膜がコンタクトホールの底部に部分的に形成されているため、コンタクト抵抗を低下させることができるだけでなく、実施の形態1の多層配線基板と比較すると、第1配線層と第2配線層との間に形成するAu膜のめっき量が少なくて済むので、製造コストを低下させることができる。 In this structure, since the Au film is partially formed on the bottom of the contact hole, it is possible not only to reduce the contact resistance, when compared to the multilayer wiring board of the first embodiment, the first wiring since only a small plating amount of Au film formed between the layer and the second wiring layer, it is possible to reduce the manufacturing cost. また、実施の形態1と同様に、Au膜が第2配線層における最上層に設けられているため、多層配線基板の表面が酸化されることなく、多層配線基板としての信頼性を向上することができ、いかなる環境下においても性能を損ねることなく使用することが可能となる。 Also, as in the first embodiment, since the Au film is provided on the uppermost layer of the second wiring layer, without the surface of the multilayer wiring substrate is oxidized, improving the reliability of the multilayer wiring substrate It can be, it becomes possible to use without sacrificing performance in any environment.

【0069】次に、図3に示す多層配線基板の製造方法について説明する。 [0069] Next, a method for manufacturing the multilayer wiring board shown in FIG. 図3に示す多層配線基板の製造工程を説明するための要部断面図を図4に示す。 The cross-sectional view of the essential part for explaining a manufacturing process of the multilayer wiring board shown in FIG. 3 shown in FIG.

【0070】まず、図4(a)に示すように、表面を平らに研磨したガラス基板1(Siと膨張率が同じか又はSiと膨張率が近いガラス基板)の片面に、スパッタ法にて、Crを約300オングストローム、Cuを約2. [0070] First, as shown in FIG. 4 (a), on one surface of the glass substrate 1 was polished flat surface (glass substrate Si whether expansion coefficient equal or Si and the expansion ratio is close), by sputtering , about 300 angstroms Cr, and Cu of about 2.
5μmの膜厚にてそれぞれ成膜する。 Each deposited at a film thickness of 5 [mu] m. 次いで、Cu表面上に電解めっきにより、Ni膜を約0.3μmの膜厚にて形成する。 Then, by electrolytic plating on the Cu surface to form a Ni film in a thickness of about 0.3 [mu] m. なお、Ni膜をスパッタにて形成することも可能である。 It is also possible to form the Ni film by sputtering.

【0071】続いて、所定のフォトリソグラフィー工程(レジストコート、露光、現像、エッチング)を行い、 [0071] Then, performed for a predetermined photolithography process (resist coating, exposure, development, etching) and,
Ni/Cu/Cr多層配線層を、図4(b)に示すようにパターニングして、第1配線層2(第1配線パターン)を形成する。 The Ni / Cu / Cr multilayer wiring layer, and patterned as shown in FIG. 4 (b), to form a first wiring layer 2 (first wiring pattern). 詳しくは、塩化第2鉄水溶液を使用して、レジストを剥離し、Ni/Cu/Cr多層膜をエッチングすることによりパターニングを行い、後に乾燥させる。 For more information, using a ferric chloride aqueous solution, the resist is removed, and patterned by etching the Ni / Cu / Cr multilayer film, it is dried after.

【0072】次いで、第1配線パターン上に感光性ポリイミド前駆体を用いて、ポリイミド絶縁層3を形成し、 [0072] Then, using the photosensitive polyimide precursor to the first wiring pattern, to form a polyimide insulating layer 3,
このポリイミド絶縁層3上にフォトリソグラフィーにて図4(c)に示すようにコンタクトホール5を形成する。 At photolithography on the polyimide insulating layer 3 to form a contact hole 5 as shown in FIG. 4 (c). 詳しくは、ポリイミド前駆体に対し、350℃における3時間の焼き付け、ベーク、加熱が行われ(キュアされ)、前記ポリイミド前駆体が完全にポリイミド化された後、その表面を、軽く酸素プラズマに曝す。 Specifically, the polyimide precursor to, baked for 3 hours at 350 ° C., baking, (is cured) heating is carried out, after the polyimide precursor has been completely polyimidation, the surface, exposed to light and oxygen plasma . これによって、ポリイミド絶縁層の表面に凹凸が形成され、ドライエッチングにてポリイミド絶縁層表面を約0.1μ Thus, irregularities are formed on the surface of the polyimide insulating layer, about a polyimide insulating layer surface by dry etching 0.1μ
m程度の粗さにすことにより、その表面積を広げ、アンカー効果にて、次工程にて形成される第2配線層との密着力を高めるとともに、コンタクトホール内のポリイミド、現像液等の残さ等の有機物を酸化し除去することができる。 By to a roughness of about m, spread its surface area, at anchor effect, to increase the adhesion between the second wiring layer formed in the next step, the polyimide in the contact hole, leaving the developing solution and the like organics can be oxidized remove the like.

【0073】そして、多層配線基板を、例えば、98% [0073] Then, the multilayer wiring substrate, for example, 98%
硫酸を使用して硫酸:水=1:10で混合して作成した、1/10硫酸水溶液に浸漬し、コンタクトホール底部に露出するNi膜表面に存在する酸化物を除去した後、Ni膜を触媒として無電解めっきを行い、図4 Using sulfuric acid sulfuric: water = 1: 10 mixed to created, was immersed in 1/10 aqueous solution of sulfuric acid, after removal of the oxides present Ni film surface exposed to the contact hole bottom, the Ni film perform electroless plating as a catalyst, 4
(d)に示すように、コンタクトホール5の底部にAu As shown in (d), Au on the bottom of the contact hole 5
を約0.1μmの膜厚にて形成する。 The formed at a thickness of about 0.1 [mu] m. つまり、無電解めっきによるAu膜形成においては、AuがNi膜表面に選択的に析出し、他の部分には析出しないというメリットがあり、この性質を利用して、コンタクトホール底部のみにAuを析出させて、その後乾燥が行われている。 That is, in the Au film formed by electroless plating, Au is selectively deposited on the Ni film surface, has the advantage of not precipitated in the other portions, by utilizing this property, the Au only in the contact hole bottom to precipitate, followed by drying is performed.

【0074】その後、多層配線基板を水にて洗浄し、1 [0074] After that, wash the multilayer wiring substrate with water, 1
00℃にて乾燥が行われる。 Drying is carried out at 00 ℃. このとき、コンタクトホール底部に形成されているAu膜は耐酸化性が高いために、酸化工程を行うことで乾燥を行うことができる。 At this time, Au film formed on the contact hole bottom can be dried in due to the high oxidation resistance, by performing an oxidation process.

【0075】次いで、図4(e)に示すように、第2配線層における、Ni/Cu/Crの多層構造を有する金属膜を、第1配線層2と同様にして、図4(a)の工程を再度行うことにより形成し、電解めっきによりAu膜を約0.5μmの膜厚にて形成する。 [0075] Then, as shown in FIG. 4 (e), in the second wiring layer, a metal film having a multilayer structure of Ni / Cu / Cr, in the same manner as the first wiring layer 2, FIGS. 4 (a) steps formed by performing re-formed in a film thickness of about 0.5μm and an Au film by electrolytic plating.

【0076】最後に、エッチングにより、Au/Ni/ [0076] Finally, by etching, Au / Ni /
Cu/Cr多層膜を所定のパターンにパターニングすることによって、図4(f)に示すように第2配線層4が形成される。 By patterning the Cu / Cr multilayer film in a predetermined pattern, the second wiring layer 4 is formed as shown in FIG. 4 (f).

【0077】このように、実施の形態2の多層配線基板によれば、Au膜を第1配線層と、第2配線層とを接続するコンタクトホールの底部のみに形成しているので、 [0077] Thus, according to the multilayer wiring board of the second embodiment, the Au film and the first wiring layer, since the formed only on the bottom of the contact hole for connecting the second wiring layer,
コンタクト抵抗が低く、かつ低コストにて多層配線基板を製造することができる。 Contact resistance is low and it is possible to manufacture a multilayer wiring board at a low cost. また、最終的な多層配線基板の最表面にAuが形成されているため、耐酸化性が強く、多層配線基板の信頼性を向上することができる。 Moreover, since Au is formed into the final multilayer wiring outermost surface of the substrate, it is possible to oxidation resistance is strong, thereby improving the reliability of the multilayer wiring board. また、最表面のAuは電解めっきにて形成しているため、 Further, since the Au of the uppermost surface is formed by the electrolytic plating,
合金によって形成することもできるので、さらに硬度をあげることができ、コンタクタとして使用しても強度が高いため、信頼性を向上することができる。 Since it is also possible to form an alloy, can be further mentioned hardness, has high strength even when used as a contactor, it is possible to improve the reliability.

【0078】 評価実施の形態2に示した方法にて形成したガラス多層配線基板のコンタクトホール接続信頼性を、自動のチェッカーまたはプローバー(例えばIBM(株)社製フライングプローバ)にて評価したところ、全コンタクトホール数8700箇所中一箇所の不良もなく良品を抽出することができた。 [0078] When the contact hole connection reliability of the glass multilayer wiring board formed by the method described in Embodiment 2 of the evaluation carried out, was evaluated by the automatic checker or prober (e.g. IBM (Ltd.) manufactured by flying prober), It was able to extract defect without any good of the whole contact hole number 8700 places in one place.

【0079】なお、本発明は、上記実施の態様に限定されず、本発明の範囲内で適宜変形実施できる。 [0079] The present invention is not limited to the aspects of the above embodiment can be appropriately modified practiced within the scope of the present invention.

【0080】例えば、実施の形態1及び2においては、 [0080] For example, in the first and second embodiments,
コンタクトホール内部に形成する金属として、Auを使用した場合について説明したが、これに限定されるものではなく、耐酸化性が高い金属(酸化しない金属もしくはほとんど酸化物を形成しな金属)であれば、適宜適用することができる。 As the metal forming the inside of the contact hole, has been described using Au, it is not limited thereto, any of a metal high oxidation resistance (formed Shinano metal metal or almost oxide not oxidized) if, it can be appropriately applied. 例えば、耐酸化性が高い金属としては、Pt、Ag、ロジウム、バラジウムまたはこれらの金属を含む合金等を適用することができる。 For example, the oxidation resistance is high metals, it can be applied alloy containing Pt, Ag, rhodium, a palladium or these metals.

【0081】また、多層配線基板の製造方法においても、Auのような耐酸化性の高い金属の形成においては、特に、その形成方法については、実施の形態1及び実施の形態2に記載したものに限定されず、エッチングレート等の種々の条件により選択することができる。 [0081] Further, in the manufacturing method for a multilayer wiring board, in the formation of oxidation-resistant high metal such as Au, in particular, for its forming method, those described in Embodiment 2 Embodiment 1 and Embodiment it is not limited, selected by various conditions etching rate or the like that the. 例えば、無電解めっき、電解めっき、スパッタ法、真空蒸着法などの物理的・化学的薄膜堆積法が適用できるが、 For example, electroless plating, electrolytic plating, sputtering, it can be physical or chemical thin film deposition method is applied such as a vacuum evaporation method,
エッチング量等の条件に応じ、各種成膜方法を選択することができる。 Depending on the conditions of the etching amount, and the like, it is possible to select various film formation methods.

【0082】さらに、ガラス基板の代わりに、Siと膨張率が同じか又はSiと膨張率が近い、セラミクス基板、ガラスセラミクス基板などを用いることもできる。 [0082] Further, we instead of the glass substrate, Si and are close same or Si and expansion expansion, ceramic substrate, also be used as the glass ceramic substrate.
なお、ガラス基板は、安価で、加工しやすく、平坦に研磨することができるとともに、熱膨張を材質によってコントロールすることができ、電気絶縁性にも優れている。 The glass substrate is inexpensive, easily processed, can be polished flat, the thermal expansion can be controlled by the material, it is excellent in electrical insulation.

【0083】 [0083]

【発明の効果】本発明のバーンインボード用多層配線基板によれば、隣接する配線層間のコンタクト抵抗を低抵抗にすることができ、コンタクトホールの電気的、物理的接続の信頼性を高めることができる。 According to the burn-in multilayer wiring board board of the present invention, it is possible to make the contact resistance of the adjacent wiring layers in the low-resistance, electrical contact holes, to increase the reliability of the physical connection it can. また、本発明のバーンインボード用多層配線基板によれば、多層配線基板の最表面が酸化されることなく、多層配線基板としての信頼性を向上することができ、いかなる環境下においても性能を損ねることなく使用することが可能である。 Further, according to the multilayer wiring board for burn-in board of the present invention, without the outermost surface of the multilayer wiring substrate is oxidized, it is possible to improve the reliability of the multilayer wiring substrate, deteriorating the performance in any environment it is possible to use without.

【0084】さらに、本発明のバーンインボード用多層配線基板の製造方法によれば、酸化膜除去工程が不要で、製造工程が簡略化できるとともに、コンタクトホール内に対する酸化の恐れのない製造方法とすることで多層配線基板の電気的信頼性の向上のみならず製造工程自体の信頼性を向上することができる。 [0084] Further, according to the manufacturing method for a multilayer wiring board for burn-in board of the present invention, the oxide film removal step is not required, the manufacturing process can be simplified, and no possibility of the production method of the oxide with respect to the contact hole it is possible to improve the reliability of the manufacturing process itself not only improve the electrical reliability of the multilayer wiring board by.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施の態様にかかるバーンインボード用多層配線基板を示す要部断面図である。 1 is a fragmentary cross-sectional view showing such a burn-in multilayer wiring board for board to aspects of the present invention.

【図2】本発明の実施の態様にかかるバーンインボード用多層配線基板の製造工程を説明するための要部断面図である。 2 is a cross-sectional view of the essential part for such burn-in board for a multilayer wiring board manufacturing process aspects of the embodiment will be described of the present invention.

【図3】本発明の実施の態様にかかるバーンインボード用多層配線基板を示す要部断面図である。 3 is a fragmentary cross-sectional view showing such a burn-in multilayer wiring board for board to aspects of the present invention.

【図4】本発明の実施の態様にかかるバーンインボード用多層配線基板の製造工程を説明するための要部断面図である。 4 is a cross-sectional view of the essential part for such burn-in board for a multilayer wiring board manufacturing process aspects of the embodiment will be described of the present invention.

【図5】本発明の実施の態様におけるメンブレンリングの形成工程を説明するための断面図である。 5 is a cross-sectional view illustrating a step of forming the membrane ring in aspects of the present invention.

【図6】本発明の実施の態様におけるメンブレンリングの加工工程を説明するための要部断面図である。 6 is a fragmentary cross-sectional view for explaining the processing steps of the membrane ring in aspects of the present invention.

【図7】バーンインボードを模式的に示す図である。 7 is a diagram schematically showing a burn-in board.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 ガラス基板 2 第1配線層 3 絶縁層 4 第2配線層 5 コンタクトホール 10 多層配線基板 20 異方性導電ゴムシート 30 バンプ付きメンブレンリング 31 リング 32 メンブレン 33 バンプ 34 パッド 35 アルミニウム板 36 シリコンゴムシート 37 フィルム 38 熱硬化性接着剤 40 シリコンウエハ 1 glass substrate 2 first wiring layer 3 insulating layer 4 second wiring layer 5 contact hole 10 multilayer wiring board 20 the anisotropic conductive rubber sheet 30 membrane with bumps ring 31 ring 32 the membrane 33 bump 34 pads 35 aluminum plate 36 silicone rubber sheet 37 film 38 thermosetting adhesive 40 silicon wafers

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G011 AA16 AA21 AB06 AB08 AC14 AE03 AF04 4M106 AA01 AA02 BA14 CA56 DH01 DJ33 ────────────────────────────────────────────────── ─── front page of continued F-term (reference) 2G011 AA16 AA21 AB06 AB08 AC14 AE03 AF04 4M106 AA01 AA02 BA14 CA56 DH01 DJ33

Claims (15)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 ウエハ上に多数形成された半導体デバイスのバーンイン試験を一括して行うために使用されるバーンインボードの一部を構成する多層配線基板であって、 絶縁性基板上に、多層構造を有する配線層と、絶縁層とを交互に積層した構造を有するとともに、絶縁層に形成されたコンタクトホールを介して隣接する配線層どうしを電気的に接続した構造を有し、かつ、隣接する配線層どうしが耐酸化性の高い金属層を介して接続されていることを特徴とするバーンインボード用多層配線基板。 1. A multilayer wiring board constituting a part of the burn-in board that is used to perform the burn-in test of multiple formed semiconductor devices on a wafer collectively, on an insulating substrate, the multilayer structure a wiring layer having a, which has a structure of alternately laminated insulating layer has an electrical connecting structure of the wiring layers adjacent to each other via a contact hole formed in the insulating layer, and the adjacent a multilayer wiring board for burn-in board wiring layers each other is characterized in that it is connected via a high metal layer having oxidation resistance.
  2. 【請求項2】 絶縁層の下に位置する配線層の最上層に、耐酸化性の高い金属層を形成したことを特徴とする請求項1記載のバーンインボード用多層配線基板。 Wherein the uppermost layer of the wiring layer located under the insulating layer, the multilayer wiring board for burn-in board of claim 1, wherein the forming the oxidation resistant metal with high layer.
  3. 【請求項3】 コンタクトホールの底部に、耐酸化性の高い金属層を形成したことを特徴とする請求項1記載のバーンインボード用多層配線基板。 The bottom of 3. A contact hole, the multilayer wiring board for burn-in board of claim 1, wherein the forming the oxidation resistant metal with high layer.
  4. 【請求項4】 多層配線基板の最表面に位置する配線層における最上層に、耐酸化性の高い金属層を形成したことを特徴とする請求項1乃至3記載のバーンインボード用多層配線基板。 Wherein the uppermost layer of the wiring layer positioned on the outermost surface of the multilayer wiring board, according to claim 1 to 3 burn multilayer wiring board for board, wherein the forming the oxidation resistant metal with high layer.
  5. 【請求項5】 前記耐酸化性の高い金属層が、金、白金、銀、ロジウム、パラジウム及びこれらの金属を含む合金のうちのいずれかからなることを特徴とする請求項1乃至4記載のバーンインボード用多層配線基板。 Wherein said oxidation-resistant metal having high layer, gold, platinum, silver, rhodium, palladium, and of claims 1 to 4, wherein in that it consists of any of the alloys containing these metals multilayer wiring substrate for the burn-in board.
  6. 【請求項6】 前記多層構造を有する配線層が、最上層に耐酸化性の高い金属層を形成する場合の最上層を除き、耐酸化性の低い金属で形成されていることを特徴とする請求項1乃至5記載のバーンインボード用多層配線基板。 6. A wiring layer having a multilayer structure, except for the top layer in the case of forming a high metal layer oxidation resistance in the uppermost layer, characterized in that it is formed in a lower oxidation resistance metal a multilayer wiring board for burn-in board of claims 1 to 5, wherein.
  7. 【請求項7】 前記耐酸化性の低い金属で形成された多層構造を有する配線層が、Ni/Cu/Crの多層構造を有することを特徴とする請求項6記載のバーンインボード用多層配線基板。 Wherein said wiring layer having a multilayered structure formed by oxidation-resistant metal having low is, Ni / Cu / Cr burn-in board for a multilayer wiring board according to claim 6, characterized in that it has a multilayer structure .
  8. 【請求項8】 前記絶縁層が、ポリイミドからなることを特徴とする請求項1乃至7記載のバーンインボード用多層配線基板。 Wherein said insulating layer is, claims 1 to 7 burn multilayer wiring substrate board according to characterized in that it consists of polyimide.
  9. 【請求項9】 ウエハ上に多数形成された半導体デバイスのバーンイン試験を一括して行うために使用されるバーンインボードの一部を構成する多層配線基板の製造方法であって、 絶縁性基板上に、多層構造を有する導電層であって最上層に耐酸化性の高い金属層が形成された導電層を形成し、該導電層をパターニングして、多層構造を有する第1配線層を形成する工程と、 前記第1配線層上に絶縁層を形成し、該絶縁層にコンタクトホールを形成する工程と、 前記絶縁層上に多層構造を有する導電層であって最上層に耐酸化性の高い金属層が形成された導電層を形成し、 9. A method for manufacturing a multilayer wiring board constituting a part of the burn-in board that is used to perform the burn-in test of multiple formed semiconductor devices on a wafer collectively, on an insulating substrate , a conductive layer having a multilayered structure to form a conductive layer a metal layer having high oxidation resistance as the uppermost layer is formed, by patterning the conductive layer, forming a first wiring layer having a multilayer structure If the the first wiring layer to form an insulating layer, forming a contact hole in the insulating layer, the high oxidation resistance to a conductive layer having a multi-layer structure on the insulating layer to the top layer metal a layer formed conductive layer,
    該導電層をパターニングして、多層構造を有する第2配線層を形成する工程と、 前記絶縁層及びコンタクトホールを形成する工程、及び前記第2配線層を形成する工程の一連の工程を少なくとも1回以上繰り返す工程と、 を有することを特徴とするバーンインボード用多層配線基板の製造方法。 Patterning the conductive layer, forming a second wiring layer having a multilayer structure, the step of forming the insulating layer and the contact hole, and at least a series of steps of forming the second wiring layer 1 method for manufacturing a multilayer wiring board for burn-in board, characterized in that and a step of repeating more than once.
  10. 【請求項10】 ウエハ上に多数形成された半導体デバイスのバーンイン試験を一括して行うために使用されるバーンインボードの一部を構成する多層配線基板の製造方法であって、 絶縁性基板上に、多層構造を有する導電層を形成し、該導電層をパターニングして、多層構造を有する第1配線層を形成する工程と、 前記第1配線層上に絶縁層を形成し、該絶縁層にコンタクトホールを形成する工程と、 前記コンタクトホールの底部に、耐酸化性の高い金属層を形成する工程と、 前記絶縁層上に多層構造を有する導電層を形成し、該導電層をパターニングして、多層構造を有する第2配線層を形成する工程と、 前記絶縁層及びコンタクトホールを形成する工程、前記コンタクトホールの底部に耐酸化性の高い金属層を形成する工程、及び前 10. A method for manufacturing a multilayer wiring board constituting a part of the burn-in board that is used to perform the burn-in test of multiple formed semiconductor devices on a wafer collectively, on an insulating substrate , to form a conductive layer having a multilayer structure, and patterning the conductive layer, forming a first wiring layer having a multilayer structure, an insulating layer is formed on the first wiring layer, the insulating layer forming a contact hole, the bottom of the contact hole, forming an oxidation-resistant metal having high layer, a conductive layer having a multi-layer structure on the insulating layer, by patterning the conductive layer and forming a second wiring layer having a multi-layer structure, the insulating layer and forming a contact hole, the step of forming a high metal layer oxidation resistance at the bottom of the contact hole, and before 第2配線層を形成する工程の一連の工程を少なくとも1回以上繰り返す工程と、 を有することを特徴とするバーンインボード用多層配線基板の製造方法。 Method for manufacturing a multilayer wiring board for burn-in board, characterized in that and a step of repeating at least once a series of steps of forming a second wiring layer.
  11. 【請求項11】 多層配線基板の最表面に位置する配線層における最上層に、耐酸化性の高い金属層を形成する工程を有することを特徴とする請求項9又は10記載のバーンインボード用多層配線基板の製造方法。 The top layer of 11. The wiring layer positioned on the outermost surface of the multilayer wiring board, a multilayer for burn-in board of claim 9, wherein further comprising the step of forming an oxidation-resistant metal with high layer a method for manufacturing a wiring board.
  12. 【請求項12】 前記耐酸化性の高い金属層が、金、白金、銀、ロジウム、パラジウム及びこれらの金属を含む合金のうちのいずれかからなることを特徴とする請求項9乃至11記載のバーンインボード用多層配線基板の製造方法。 12. The oxidation-resistant high metal layer of gold, platinum, silver, rhodium, palladium and claims 9 to 11, wherein the consisting of any of the alloys containing these metals method of manufacturing a multilayer wiring substrate for the burn-in board.
  13. 【請求項13】 多層構造を有する導電層を構成する各金属層、耐酸化性の高い金属層の各成膜方法が、それぞれ、無電解めっき法、電解めっき法、スパッタリング法、真空蒸着法、のうちから選択されることを特徴とする請求項9乃至12記載のバーンインボード用多層配線基板の製造方法。 13. Each metal layer constituting the conductive layer having a multilayer structure, each film forming method of the oxidation resistance of high metal layers, respectively, electroless plating, electrolytic plating method, a sputtering method, a vacuum deposition method, claims 9 to 12 burn method for manufacturing a multilayer wiring substrate board according to, characterized in that it is selected from among the.
  14. 【請求項14】 多層構造を有する配線層を形成する工程において、多層構造を有する配線層としてNi/Cu 14. A process for forming a wiring layer having a multilayer structure, Ni / Cu as a wiring layer having a multilayer structure
    /Crの多層構造を有する配線層を形成するものであって、前記Cr及び前記Cuはスパッタ法により形成し、 / Cr been made to form a wiring layer having a multilayer structure, the Cr and the Cu is formed by sputtering,
    前記Niは電解めっき法により形成することを特徴とする請求項9乃至13記載のバーンインボード用多層配線基板の製造方法。 The Ni manufacturing method of the burn-in multilayer wiring board board according to claim 9 or 13, wherein the forming by electrolytic plating.
  15. 【請求項15】 前記絶縁層を形成する工程において、 15. A step of forming the insulating layer,
    前記絶縁層としてポリイミドからなる絶縁層を形成するものであって、ポリイミド前駆体をポリイミド化した後、酸素プラズマに曝す工程を有することを特徴とする請求項9乃至14記載のバーンインボード用多層配線基板の製造方法。 Wherein A forms a dielectric layer made of polyimide as an insulating layer, after the polyimide the polyimide precursor, the burn-in board for multilayer interconnection of claims 9 to 14, wherein further comprising the step of exposing to oxygen plasma method of manufacturing a substrate.
JP22228498A 1998-07-22 1998-07-22 Multilayer printed-circuit board for burn-in board and its manufacture Pending JP2000039451A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22228498A JP2000039451A (en) 1998-07-22 1998-07-22 Multilayer printed-circuit board for burn-in board and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22228498A JP2000039451A (en) 1998-07-22 1998-07-22 Multilayer printed-circuit board for burn-in board and its manufacture

Publications (1)

Publication Number Publication Date
JP2000039451A true true JP2000039451A (en) 2000-02-08

Family

ID=16779968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22228498A Pending JP2000039451A (en) 1998-07-22 1998-07-22 Multilayer printed-circuit board for burn-in board and its manufacture

Country Status (1)

Country Link
JP (1) JP2000039451A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405484B2 (en) 2003-09-30 2008-07-29 Sanyo Electric Co., Ltd. Semiconductor device containing stacked semiconductor chips and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405484B2 (en) 2003-09-30 2008-07-29 Sanyo Electric Co., Ltd. Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
US7939373B2 (en) 2003-09-30 2011-05-10 Sanyo Electric Co., Ltd. Manufacturing method for semiconductor device containing stacked semiconductor chips

Similar Documents

Publication Publication Date Title
US6399899B1 (en) Suspension board with circuit
US6036809A (en) Process for releasing a thin-film structure from a substrate
US6406991B2 (en) Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
US5946555A (en) Wafer level decal for minimal packaging of chips
US6242935B1 (en) Interconnect for testing semiconductor components and method of fabrication
US5374469A (en) Flexible printed substrate
US6920689B2 (en) Method for making a socket to perform testing on integrated circuits
US6030890A (en) Method of manufacturing a semiconductor device
US20020121702A1 (en) Method and structure of in-situ wafer scale polymer stud grid array contact formation
US4952272A (en) Method of manufacturing probing head for testing equipment of semi-conductor large scale integrated circuits
US6015652A (en) Manufacture of flip-chip device
US5523697A (en) Testing apparatus for engaging electrically conductive test pads on a semiconductor substrate having integrated circuitry for operability testing thereof
US6717059B2 (en) Circuit board and connection structure of terminal portion of the same
JP2005236244A (en) Manufacturing method of circuit substrate
US20040171190A1 (en) Circuit substrate device, method for producing the same, semiconductor device and method for producing the same
JPH07147483A (en) Printed wiring board and manufacture thereof
US6492599B1 (en) Multilayer wiring board, manufacturing method thereof, and wafer block contact board
US20040132230A1 (en) Ball grid array substrate and method for preparing the same
US20030218244A1 (en) Miniaturized contact spring
JPH11160355A (en) Contact probe
US20100244867A1 (en) Structures and Processes for Fabrication of Probe Card Assemblies with Multi-Layer Interconnect
US6891360B1 (en) Plated probe structure
JPH11133062A (en) Probe card and method for forming it
JPH10125818A (en) Substrate for semiconductor device, semiconductor device and manufacture thereof
JP2003031945A (en) Wiring board, manufacturing method therefor and electric circuit assembly