JP4159761B2 - Ｆｆｔのためのインプレイスメモリ管理 - Google Patents
Ｆｆｔのためのインプレイスメモリ管理 Download PDFInfo
- Publication number
- JP4159761B2 JP4159761B2 JP2001169073A JP2001169073A JP4159761B2 JP 4159761 B2 JP4159761 B2 JP 4159761B2 JP 2001169073 A JP2001169073 A JP 2001169073A JP 2001169073 A JP2001169073 A JP 2001169073A JP 4159761 B2 JP4159761 B2 JP 4159761B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data point
- index
- pointer
- data points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
- G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Databases & Information Systems (AREA)
- Algebra (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Discrete Mathematics (AREA)
- Complex Calculations (AREA)
- Computer And Data Communications (AREA)
- Supplying Of Containers To The Packaging Station (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般的にはデジタル信号プロセシング（DSP）に関連し、特に高速フーリエ変換（FFT）の演算のサポートにおける改良された「インプレイス」メモリポインタ管理の方法及び装置に関する。
【０００２】
【従来の技術】
デジタル信号プロセッサ（DSP）は、高速フーリエ変換（FFT）、デジタルフィルタリング、画像処理、及び言語認識などのデジタル信号処理を最適化するように設計された特殊目的のコンピュータである。DSPアプリケーションは、リアルタイムオペレーション、高い割り込み率、及び集中的な数値演算が主な特徴である。更に、DSPアプリケーションは、メモリアクセス動作が頻繁になる傾向があり、大量のデータの入出力が必要である。
【０００３】
FFTデータは一連のＮ個のデータポイントからなり、各データポイントは実数値と虚数値の２つのデータ値を含む。データポイントはN/2個の“A”データポイント及びN/2個の“B”データポイントのグループに分けられ、図１に示される各FFTバタフライ演算は、様々な係数（WR,WI）を用いて１つのAデータポイント（AR,AI）及び１つのBデータポイント（BR,BI）について演算し、FFT演算の次の段階のA及びBデータポイントとなる（XR,XI）及び（YR,YI）が得られる。各FFTバタフライ演算のA及びBのデータポイントとしてのデータポイント選択は、FFTの各ステージによって異なる。
【０００４】
以下に示す表１（FFT（A,B）グループ）は、０から１５までの数字が付された一連の１６個のデータポイントを有するFFTの各ステージに必要な（A,B）データポイントグループを示す。
【０００５】
【表１】
【０００６】
以下に示す表２（FFT A／B配置）は、１６個のデータポイントFFTの各ステージにおけるそれぞれのFFTデータポイントのA／B配置を例示する。
【０００７】
【表２】
【０００８】
FFTの演算を実行するDSPアーキテクチャでは、データは幾つかのステージでメモリで読み書きされる。DSPアーキテクチャの中には、入力データ及び出力データのそれぞれに異なったメモリ空間を利用するものもある。このようなメモリ構造では、１つのFFTステージの結果が、次の段階のA及びBデータポイントの選択の順に書き込むことができ、A及びBデータポイントメモリアドレスへポインタを増分することができる。以下に示す表３（A/Bソートオーダー）は、１６個のデータポイントFFTの各ステージにおいてポインタが最適化された論理FFTデータポイント順序を例示する。
【０００９】
【表３】
【００１０】
FFTに必要なメモリの量を減らすために、FFT入力データメモリスペースがFFT演算の結果で上書きされる「インプレイス」メモリ管理方式が開発され、それによってFFTの各ステージにおける結果をソートする追加のメモリスペースが必要なくなる。残念ながら、このような構造のメモリでは、ステージ０に続く各ステージに、表３に示されるA/Bソートオーダーではなく、表２に示されるデータポイントソートオーダーでメモリにデータポイントがストアされるため、A及びBデータポイントメモリアドレスへポインタが前進しない。メモリアドレスルックアップテーブル或いはハードコードメモリアドレスを用いることができるが、そうすると「インプレイス」FFTのメモリ効率が低下する。
【００１１】
【発明が解決しようとする課題】
本発明は、高速フーリエ変換（FFT）の演算のサポートにおける改良された「インプレイス」メモリポインタ管理の方法及び装置を提供すること。
【００１２】
【課題を解決するための手段】
従って、本発明の好適な実施例に基づいてメモリのポインタを進める方法を提供する。このメモリは、第１のステージがステージ０である高速フーリエ変換（FFT）のステージMの一連のN個のデータポイントを含み、このN個のデータポイントはN/2個のAデータポイント及びN/2個のBデータポイントを含み、N個のデータポイントがメモリ内のAデータポイントの２Ｍのグループにストアされ、それぞれのグループは２(Log2*N)-1-M（Log2*NはLog２Nを表すものとする）のデータポイントを有し、それぞれのグループには２(Log2*N)-1-MのBデータポイントのグループが続く。また、その方法は、ａ）メモリの第１のAデータポイントに対応するデータポイントメモリインデックスの２進数の値にポインタインデックスApを設定するステップと、ｂ）メモリの第１のBデータポイントに対応するデータポイントメモリインデックスの２進数の値にポインタインデックスBpを設定するステップと、ｃ）第１の２進数マスクビット値R1を２(Log2*N)-1-M+１に設定するステップと、ｄ）第２の２進数マスクビット値R2を２(Log2*N)-1-Mに設定するステップと、ｅ）ｅ１）Apポインタインデックス値をR1に加えるステップ、ｅ２）ステップｅ１）の結果とR2との論理和をとるステップ、及びｅ３）Bpポインタインデックス値をステップｅ２）の結果に設定するステップとによって、Bpポインタインデックスをメモリの次のBデータポイントに対応するデータポイントメモリインデックスに進めるステップと、ｆ）ｆ１）Apポインタインデックス値をR1に加えるステップ、ｆ２）ステップｆ１）の結果とR2のビット逆転値との論理積をとるステップ、及びｆ３）Apポインタインデックス値をステップｆ２）の結果に設定するステップによって、Apポインタインデックスをメモリの次のAデータポイントに対応するデータポイントメモリインデックスに進めるステップとが含まれる。
【００１３】
本発明は、本発明の好適な実施例に基づいて、ステップｅ）及びｆ）を２回以上繰り返すステップ更に含む。
【００１４】
この方法は更に、本発明の好適な実施例に基づいて、Apポインタインデックスがメモリの最後のAデータポイントに対応するデータポイントメモリインデックスに等しくなり、Bpポインタインデックスがメモリの最後のBデータポイントに対応するデータポイントメモリインデックスに等しくなるまで、ステップｅ）及びｆ）を繰り返すステップを含む。
【００１５】
本明細書において、用語「データポイント」は実数及び虚数の２つのデータ値の対を指す。
【００１６】
また、本明細書における用語「データポイントメモリインデックス」は、１つのメモリスペース内において１つのデータポイントを別のデータポイントから識別するために必要な最小数のアドレスビットを指す。
【００１７】
【発明の実施の形態】
本発明の好適な実施例に基づいて動作する高速フーリエ変換（FFT）演算の改良されたインプレイスメモリポインタ管理の方法を例示する単純化されたフローチャート図２について説明する。また、本発明の好適な実施例に基づいて作成され動作する、図２に示された方法を理解するのに役立つ単純化された表である図３を説明する。図２の方法において、０からN−1の数字が付された一連のN個のデータポイントが、デジタル信号プロセッサのメモリにストアされる（ステップ１００）。メモリ内のデータポイントの配列は、図３から読み取ることが可能である。０から１５の数字が付された１６個のFFTデータポイントがストアされたメモリ１０の論理表現が図３に示されている。１６個のデータポイントが示されているが、メモリ１０は任意の数Nのデータポイントをストアしてもよい。
【００１８】
データポイントメモリインデックス１２は、各データポイントを１つのメモリスペース内において１つのデータポイントをユニークに識別するために必要な最小数のアドレス指定ビットになるように決定される（ステップ１１０）。従って、FFTが１つのメモリに連続してストアされた１６個のデータポイントを含む場合は、４ビットが必要になる。それぞれのデータポイントは通常、２つの連続するメモリアドレスにストアされた実数値及び虚数値の両方を含むため、任意のデータポイントの開始アドレスは、データポイントに対応するデータポイントメモリインデックスを２倍して、FFTデータポイントストアが開始される基本メモリアドレス１４にその積を加えることによって決定される。従って、例えば図３において、データポイントメモリインデックスが0101であるデータポイント５の開始メモリアドレスは、基本メモリアドレスFB902834に1010を加え、FB902834＋0A＝FB90283Eと求めることができる。
【００１９】
表２に示されているように、インプレイスFFTメモリ管理の特徴は、第１のステージがステージ０であるFFTの任意のステージMの任意の一連のN個のデータポイントにおいて、N/2個のAデータポイント及びN/2個のBデータポイントからなるN個のデータポイントが、Aデータポイントが前記メモリ内の２Ｍのグループにストアされるように配列される。このとき、各グループは２(Log2*N)-1-Mのデータポイントを有し、この各グループには２(Log2*N)-1-MのＢデータポイントグループが続く。従って、例えば１６個のデータポイントFFTのステージ２では、それぞれが２つのデータポイント（２(Log2*N)-1-M）の４つのAデータポイントグループ（２Ｍ）が存在し、それぞれのAデータポイントグループにはそれぞれが２つのデータポイントのBデータポイントグループが続く。
【００２０】
図２の方法では、FFTステージの開始時に、ポインタ及びマスクビットの初期化で始める。ポインタインデックスApを、メモリ１０の第１のAデータポイントに対応するデータポイントメモリインデックスの２進値に設定する。同様にポインタインデックスBpを、メモリ１０の第１のBデータポイントに対応するデータポイントメモリインデックスの２進値に等しくなるように設定する（ステップ１２０）。２進数マスクビット値R1を２(Log2*N)-1-M＋１に設定し、２進数マスクビット値R2を２(Log2*N)-1-Mに設定する（ステップ１３０）。マスクビットR1及びR2は、データポイントメモリインデックスとして同じビット数が好ましい。ステージMの第１のデータポイントグループ（A,B）は、ポインタインデックスAp及びBpをそれぞれメモリ１０のデータポイント０のメモリアドレスに加えて決定することができる。
【００２１】
ポインタインデックスBpは、以下に示すようにメモリ１０の次のBデータポイントに対応するデータポイントメモリインデックスに進めることができる。
【００２２】
１ａ）Apポインタインデックス値をR1に加える（ステップ１４０）、
２ａ）ステップ１ａ）の結果とR2の論理和をとる（ステップ１５０）、
３ａ）Bpポインタインデックス値をステップ２ａ）の結果に設定する（ステップ１６０）。
【００２３】
ポインタインデックスApは、以下に示すようにメモリ１０の次のAデータポイントに対応するデータポイントメモリインデックスに進めることができる。
【００２４】
１ｂ）Apポインタインデックス値をR1に加える（ステップ１７０）、
２ｂ）ステップ１ｂ）の結果とR2のビット逆転値の論理積をとる（ステップ１８０）、
３ｂ）Apポインタインデックス値をステップ２ｂ）の結果に設定する（ステップ１６０）。
【００２５】
次にポインタインデックスAp及びBpをそれぞれ、メモリ１０のそれぞれの次のA及びBデータポイントのデータポイントメモリインデックスに進める。
【００２６】
図２を用いて上述した論理演算は、本発明の好適な実施例に基づいて作成され動作する図２の方法を理解するために役立つ単純化された論理図である図４を参照すると良い。
【００２７】
図２の典型的な演算の方法は、以下の例を用いて説明する。上記表１を参照すると、FFTステージ２の第１の（A,B）データポイントグループは、データポイント０と２からなる。従って、図３のデータポイント０及び２に示されるデータポイントメモリインデックス値に従って、ポインタインデックスApをデータポイントメモリインデックス0000に設定し、ポインタインデックスBpを0010に設定する。２進数マスクビット値R1を、２(Log2*N)-1-M＋1(=24-1-2+1=21+1=0011)に設定し、２進数マスクビット値R2を２(Log2*N)-1-M (=0010) に設定する。
【００２８】
図３に示されるように、FFTステージ２の次の（A,B）データポイントグループは、それぞれがデータポイントメモリインデックス0001及び0011であるデータポイント１及び３からなる。ポインタインデックスBpは以下に示すように0010から0011に増分される。
【００２９】
１ａ）Apポインタインデックス値をR1に加えるステップ（=0000+0011=0011）、
２ａ）ステップ１ａ）の結果とR2の論理和をとるステップ(=0011 OR 0010=0011)、
３ａ）Bpポインタインデックス値をステップ２ａ）の結果に設定するステップ(=0011)。
【００３０】
ポインタインデックスApは以下に示すようにポイント0000から0001に増分される。
【００３１】
１ｂ）Apポインタインデックス値をR1に加えるステップ(=0000+0011=0011)、
２ｂ）ステップ１ｂの結果とR2のビット逆転値との論理積をとるステップ(=0011 AND 1101=0001)、
３ｂ）Apポインタインデックス値をステップ２ｂ）の結果に設定するステップ(=0001)。
【００３２】
図３に示されるように、FFTステージ２の次の（A,B）データポイントグループは、それぞれが0100及び0110のデータポイントメモリインデックスであるデータポイント４及び６からなる。ポインタインデックスBpは以下に示すように0011から0010に増分される。
【００３３】
１ａ）Apポインタインデックス値をR1に加えるステップ（=0001+0011=0100）、
２ａ）ステップ１ａ）の結果とR2の論理和をとるステップ(=0100 OR 0010=0110)、
３ａ）Bpポインタインデックス値をステップ２ａ）の結果に設定するステップ(=0110)。
【００３４】
ポインタインデックスApは以下に示すようにポイント0001から0100に増分される。
【００３５】
１ｂ）Apポインタインデックス値をR1に加えるステップ(=0001+0011=0100)、
２ｂ）ステップ１ｂ）の結果とR2のビット逆転値との論理積をとるステップ(=0100 AND 1101=0100)、
３ｂ）Apポインタインデックス値をステップ２ｂ）の結果に設定するステップ(=0100)。
【００３６】
従って、上記表２に示されているように、FFTの各ステージのA及びBのデータポイントの位置に用いられた方法で、図２の方法を用いてポインタインデックスAp及びBpを、メモリ１０のA及びBのデータポイントのデータポイントメモリインデックスにそれぞれ進めることが可能である。
【００３７】
本発明の別の好適な実施例に基づいて形成され動作する、２つの異なったメモリスペースに用いられるFFT入力データメモリの単純化された表を例示する図５を説明する。０から１５の数字が付された１６個のFFTデータポイントをストアしている第１のメモリスペース１６及び第２のメモリスペース１８の論理表現が図５に示されている。１６個のデータポイントは示されているが、メモリ１６及び１８は、任意の数Ｎのデータポイントを集合的にストアできるという点を理解されたい。２つの異なったメモリスペースが、８個のデータポイントをそれぞれストアするように用いられるため、それぞれのメモリスペース内において１つのデータポイントから別のデータポイントを認識するには、わずか３ビットのメモリインデックス２０で足りる。図２の方法にわずかな変更を加えて用いることができる。その変更点とは、ポインタインデックスAp及びBpをそれぞれメモリ１６及び１８の両方の第１のデータポイントのメモリアドレスに加えることによって、２つのデータポイントグループ（A,B）がポインタインデックスAp及びBpの所定値に決定されることである。従って、上記表１を参照すると、FFTステージ２のデータポイントグループ（0,2）及び（8,10）は、図５に示されるデータポイント0,2,8及び10のデータポイントメモリインデックス値に従い、ポインタインデックスApが000、ポインタインデックスBpが010になる。
【００３８】
ここに記載した装置及び方法は、特定のハードウェア及びソフトウェアを用いずに説明した。実施例の数を減らすことで過度の実験を行わないで従来の技術を用いて本発明を具現可能とし、当業者が市販のハードウェア及びソフトウェアを容易に利用できるように本発明及び装置を詳細に説明した。
【００３９】
本発明は２、３の特定の実施例を用いて説明したが、その説明は本発明の例示目的であり、記載した本発明の実施例を制限するものではないことを理解されたい。特にここには示さないが、同業者には様々な改変が可能であることは明らかであるが、これらの改変は本発明の範囲及び意図に含まれるものである。
【００４０】
【発明の効果】
本発明は、高速フーリエ変換（FFT）の演算のサポートにおける改良された「インプレイス」メモリポインタ管理の方法及び装置が提供できる。
【図面の簡単な説明】
【図１】高速フーリエ変換（FFT）バタフライ演算を簡略化した模式図を例示する。
【図２】本発明の好適な実施例に基づいて動作する、FFT演算の改良されたインプレイスメモリポインタ管理の方法を簡略化したフローチャートを例示する。
【図３】本発明の好適な実施例に基づいて形成され動作する、FFT入力データメモリの簡略化した表を例示する。
【図４】本発明の好適な実施例に基づいて形成され動作する、図２の方法を理解するのに役立つ簡略化した論理図である。
【図５】本発明の別の好適な実施例に基づいて形成され動作する、２つの異なったメモリスペースを用いるFFT入力データメモリの簡略化した表を例示する。
【符号の説明】
１０、１６ メモリ
１２、１８ データポイントメモリインデックス
１４、２０ 基本メモリアドレス
【発明の属する技術分野】
本発明は、一般的にはデジタル信号プロセシング（DSP）に関連し、特に高速フーリエ変換（FFT）の演算のサポートにおける改良された「インプレイス」メモリポインタ管理の方法及び装置に関する。
【０００２】
【従来の技術】
デジタル信号プロセッサ（DSP）は、高速フーリエ変換（FFT）、デジタルフィルタリング、画像処理、及び言語認識などのデジタル信号処理を最適化するように設計された特殊目的のコンピュータである。DSPアプリケーションは、リアルタイムオペレーション、高い割り込み率、及び集中的な数値演算が主な特徴である。更に、DSPアプリケーションは、メモリアクセス動作が頻繁になる傾向があり、大量のデータの入出力が必要である。
【０００３】
FFTデータは一連のＮ個のデータポイントからなり、各データポイントは実数値と虚数値の２つのデータ値を含む。データポイントはN/2個の“A”データポイント及びN/2個の“B”データポイントのグループに分けられ、図１に示される各FFTバタフライ演算は、様々な係数（WR,WI）を用いて１つのAデータポイント（AR,AI）及び１つのBデータポイント（BR,BI）について演算し、FFT演算の次の段階のA及びBデータポイントとなる（XR,XI）及び（YR,YI）が得られる。各FFTバタフライ演算のA及びBのデータポイントとしてのデータポイント選択は、FFTの各ステージによって異なる。
【０００４】
以下に示す表１（FFT（A,B）グループ）は、０から１５までの数字が付された一連の１６個のデータポイントを有するFFTの各ステージに必要な（A,B）データポイントグループを示す。
【０００５】
【表１】
以下に示す表２（FFT A／B配置）は、１６個のデータポイントFFTの各ステージにおけるそれぞれのFFTデータポイントのA／B配置を例示する。
【０００７】
【表２】
FFTの演算を実行するDSPアーキテクチャでは、データは幾つかのステージでメモリで読み書きされる。DSPアーキテクチャの中には、入力データ及び出力データのそれぞれに異なったメモリ空間を利用するものもある。このようなメモリ構造では、１つのFFTステージの結果が、次の段階のA及びBデータポイントの選択の順に書き込むことができ、A及びBデータポイントメモリアドレスへポインタを増分することができる。以下に示す表３（A/Bソートオーダー）は、１６個のデータポイントFFTの各ステージにおいてポインタが最適化された論理FFTデータポイント順序を例示する。
【０００９】
【表３】
FFTに必要なメモリの量を減らすために、FFT入力データメモリスペースがFFT演算の結果で上書きされる「インプレイス」メモリ管理方式が開発され、それによってFFTの各ステージにおける結果をソートする追加のメモリスペースが必要なくなる。残念ながら、このような構造のメモリでは、ステージ０に続く各ステージに、表３に示されるA/Bソートオーダーではなく、表２に示されるデータポイントソートオーダーでメモリにデータポイントがストアされるため、A及びBデータポイントメモリアドレスへポインタが前進しない。メモリアドレスルックアップテーブル或いはハードコードメモリアドレスを用いることができるが、そうすると「インプレイス」FFTのメモリ効率が低下する。
【００１１】
【発明が解決しようとする課題】
本発明は、高速フーリエ変換（FFT）の演算のサポートにおける改良された「インプレイス」メモリポインタ管理の方法及び装置を提供すること。
【００１２】
【課題を解決するための手段】
従って、本発明の好適な実施例に基づいてメモリのポインタを進める方法を提供する。このメモリは、第１のステージがステージ０である高速フーリエ変換（FFT）のステージMの一連のN個のデータポイントを含み、このN個のデータポイントはN/2個のAデータポイント及びN/2個のBデータポイントを含み、N個のデータポイントがメモリ内のAデータポイントの２Ｍのグループにストアされ、それぞれのグループは２(Log2*N)-1-M（Log2*NはLog２Nを表すものとする）のデータポイントを有し、それぞれのグループには２(Log2*N)-1-MのBデータポイントのグループが続く。また、その方法は、ａ）メモリの第１のAデータポイントに対応するデータポイントメモリインデックスの２進数の値にポインタインデックスApを設定するステップと、ｂ）メモリの第１のBデータポイントに対応するデータポイントメモリインデックスの２進数の値にポインタインデックスBpを設定するステップと、ｃ）第１の２進数マスクビット値R1を２(Log2*N)-1-M+１に設定するステップと、ｄ）第２の２進数マスクビット値R2を２(Log2*N)-1-Mに設定するステップと、ｅ）ｅ１）Apポインタインデックス値をR1に加えるステップ、ｅ２）ステップｅ１）の結果とR2との論理和をとるステップ、及びｅ３）Bpポインタインデックス値をステップｅ２）の結果に設定するステップとによって、Bpポインタインデックスをメモリの次のBデータポイントに対応するデータポイントメモリインデックスに進めるステップと、ｆ）ｆ１）Apポインタインデックス値をR1に加えるステップ、ｆ２）ステップｆ１）の結果とR2のビット逆転値との論理積をとるステップ、及びｆ３）Apポインタインデックス値をステップｆ２）の結果に設定するステップによって、Apポインタインデックスをメモリの次のAデータポイントに対応するデータポイントメモリインデックスに進めるステップとが含まれる。
【００１３】
本発明は、本発明の好適な実施例に基づいて、ステップｅ）及びｆ）を２回以上繰り返すステップ更に含む。
【００１４】
この方法は更に、本発明の好適な実施例に基づいて、Apポインタインデックスがメモリの最後のAデータポイントに対応するデータポイントメモリインデックスに等しくなり、Bpポインタインデックスがメモリの最後のBデータポイントに対応するデータポイントメモリインデックスに等しくなるまで、ステップｅ）及びｆ）を繰り返すステップを含む。
【００１５】
本明細書において、用語「データポイント」は実数及び虚数の２つのデータ値の対を指す。
【００１６】
また、本明細書における用語「データポイントメモリインデックス」は、１つのメモリスペース内において１つのデータポイントを別のデータポイントから識別するために必要な最小数のアドレスビットを指す。
【００１７】
【発明の実施の形態】
本発明の好適な実施例に基づいて動作する高速フーリエ変換（FFT）演算の改良されたインプレイスメモリポインタ管理の方法を例示する単純化されたフローチャート図２について説明する。また、本発明の好適な実施例に基づいて作成され動作する、図２に示された方法を理解するのに役立つ単純化された表である図３を説明する。図２の方法において、０からN−1の数字が付された一連のN個のデータポイントが、デジタル信号プロセッサのメモリにストアされる（ステップ１００）。メモリ内のデータポイントの配列は、図３から読み取ることが可能である。０から１５の数字が付された１６個のFFTデータポイントがストアされたメモリ１０の論理表現が図３に示されている。１６個のデータポイントが示されているが、メモリ１０は任意の数Nのデータポイントをストアしてもよい。
【００１８】
データポイントメモリインデックス１２は、各データポイントを１つのメモリスペース内において１つのデータポイントをユニークに識別するために必要な最小数のアドレス指定ビットになるように決定される（ステップ１１０）。従って、FFTが１つのメモリに連続してストアされた１６個のデータポイントを含む場合は、４ビットが必要になる。それぞれのデータポイントは通常、２つの連続するメモリアドレスにストアされた実数値及び虚数値の両方を含むため、任意のデータポイントの開始アドレスは、データポイントに対応するデータポイントメモリインデックスを２倍して、FFTデータポイントストアが開始される基本メモリアドレス１４にその積を加えることによって決定される。従って、例えば図３において、データポイントメモリインデックスが0101であるデータポイント５の開始メモリアドレスは、基本メモリアドレスFB902834に1010を加え、FB902834＋0A＝FB90283Eと求めることができる。
【００１９】
表２に示されているように、インプレイスFFTメモリ管理の特徴は、第１のステージがステージ０であるFFTの任意のステージMの任意の一連のN個のデータポイントにおいて、N/2個のAデータポイント及びN/2個のBデータポイントからなるN個のデータポイントが、Aデータポイントが前記メモリ内の２Ｍのグループにストアされるように配列される。このとき、各グループは２(Log2*N)-1-Mのデータポイントを有し、この各グループには２(Log2*N)-1-MのＢデータポイントグループが続く。従って、例えば１６個のデータポイントFFTのステージ２では、それぞれが２つのデータポイント（２(Log2*N)-1-M）の４つのAデータポイントグループ（２Ｍ）が存在し、それぞれのAデータポイントグループにはそれぞれが２つのデータポイントのBデータポイントグループが続く。
【００２０】
図２の方法では、FFTステージの開始時に、ポインタ及びマスクビットの初期化で始める。ポインタインデックスApを、メモリ１０の第１のAデータポイントに対応するデータポイントメモリインデックスの２進値に設定する。同様にポインタインデックスBpを、メモリ１０の第１のBデータポイントに対応するデータポイントメモリインデックスの２進値に等しくなるように設定する（ステップ１２０）。２進数マスクビット値R1を２(Log2*N)-1-M＋１に設定し、２進数マスクビット値R2を２(Log2*N)-1-Mに設定する（ステップ１３０）。マスクビットR1及びR2は、データポイントメモリインデックスとして同じビット数が好ましい。ステージMの第１のデータポイントグループ（A,B）は、ポインタインデックスAp及びBpをそれぞれメモリ１０のデータポイント０のメモリアドレスに加えて決定することができる。
【００２１】
ポインタインデックスBpは、以下に示すようにメモリ１０の次のBデータポイントに対応するデータポイントメモリインデックスに進めることができる。
【００２２】
１ａ）Apポインタインデックス値をR1に加える（ステップ１４０）、
２ａ）ステップ１ａ）の結果とR2の論理和をとる（ステップ１５０）、
３ａ）Bpポインタインデックス値をステップ２ａ）の結果に設定する（ステップ１６０）。
【００２３】
ポインタインデックスApは、以下に示すようにメモリ１０の次のAデータポイントに対応するデータポイントメモリインデックスに進めることができる。
【００２４】
１ｂ）Apポインタインデックス値をR1に加える（ステップ１７０）、
２ｂ）ステップ１ｂ）の結果とR2のビット逆転値の論理積をとる（ステップ１８０）、
３ｂ）Apポインタインデックス値をステップ２ｂ）の結果に設定する（ステップ１６０）。
【００２５】
次にポインタインデックスAp及びBpをそれぞれ、メモリ１０のそれぞれの次のA及びBデータポイントのデータポイントメモリインデックスに進める。
【００２６】
図２を用いて上述した論理演算は、本発明の好適な実施例に基づいて作成され動作する図２の方法を理解するために役立つ単純化された論理図である図４を参照すると良い。
【００２７】
図２の典型的な演算の方法は、以下の例を用いて説明する。上記表１を参照すると、FFTステージ２の第１の（A,B）データポイントグループは、データポイント０と２からなる。従って、図３のデータポイント０及び２に示されるデータポイントメモリインデックス値に従って、ポインタインデックスApをデータポイントメモリインデックス0000に設定し、ポインタインデックスBpを0010に設定する。２進数マスクビット値R1を、２(Log2*N)-1-M＋1(=24-1-2+1=21+1=0011)に設定し、２進数マスクビット値R2を２(Log2*N)-1-M (=0010) に設定する。
【００２８】
図３に示されるように、FFTステージ２の次の（A,B）データポイントグループは、それぞれがデータポイントメモリインデックス0001及び0011であるデータポイント１及び３からなる。ポインタインデックスBpは以下に示すように0010から0011に増分される。
【００２９】
１ａ）Apポインタインデックス値をR1に加えるステップ（=0000+0011=0011）、
２ａ）ステップ１ａ）の結果とR2の論理和をとるステップ(=0011 OR 0010=0011)、
３ａ）Bpポインタインデックス値をステップ２ａ）の結果に設定するステップ(=0011)。
【００３０】
ポインタインデックスApは以下に示すようにポイント0000から0001に増分される。
【００３１】
１ｂ）Apポインタインデックス値をR1に加えるステップ(=0000+0011=0011)、
２ｂ）ステップ１ｂの結果とR2のビット逆転値との論理積をとるステップ(=0011 AND 1101=0001)、
３ｂ）Apポインタインデックス値をステップ２ｂ）の結果に設定するステップ(=0001)。
【００３２】
図３に示されるように、FFTステージ２の次の（A,B）データポイントグループは、それぞれが0100及び0110のデータポイントメモリインデックスであるデータポイント４及び６からなる。ポインタインデックスBpは以下に示すように0011から0010に増分される。
【００３３】
１ａ）Apポインタインデックス値をR1に加えるステップ（=0001+0011=0100）、
２ａ）ステップ１ａ）の結果とR2の論理和をとるステップ(=0100 OR 0010=0110)、
３ａ）Bpポインタインデックス値をステップ２ａ）の結果に設定するステップ(=0110)。
【００３４】
ポインタインデックスApは以下に示すようにポイント0001から0100に増分される。
【００３５】
１ｂ）Apポインタインデックス値をR1に加えるステップ(=0001+0011=0100)、
２ｂ）ステップ１ｂ）の結果とR2のビット逆転値との論理積をとるステップ(=0100 AND 1101=0100)、
３ｂ）Apポインタインデックス値をステップ２ｂ）の結果に設定するステップ(=0100)。
【００３６】
従って、上記表２に示されているように、FFTの各ステージのA及びBのデータポイントの位置に用いられた方法で、図２の方法を用いてポインタインデックスAp及びBpを、メモリ１０のA及びBのデータポイントのデータポイントメモリインデックスにそれぞれ進めることが可能である。
【００３７】
本発明の別の好適な実施例に基づいて形成され動作する、２つの異なったメモリスペースに用いられるFFT入力データメモリの単純化された表を例示する図５を説明する。０から１５の数字が付された１６個のFFTデータポイントをストアしている第１のメモリスペース１６及び第２のメモリスペース１８の論理表現が図５に示されている。１６個のデータポイントは示されているが、メモリ１６及び１８は、任意の数Ｎのデータポイントを集合的にストアできるという点を理解されたい。２つの異なったメモリスペースが、８個のデータポイントをそれぞれストアするように用いられるため、それぞれのメモリスペース内において１つのデータポイントから別のデータポイントを認識するには、わずか３ビットのメモリインデックス２０で足りる。図２の方法にわずかな変更を加えて用いることができる。その変更点とは、ポインタインデックスAp及びBpをそれぞれメモリ１６及び１８の両方の第１のデータポイントのメモリアドレスに加えることによって、２つのデータポイントグループ（A,B）がポインタインデックスAp及びBpの所定値に決定されることである。従って、上記表１を参照すると、FFTステージ２のデータポイントグループ（0,2）及び（8,10）は、図５に示されるデータポイント0,2,8及び10のデータポイントメモリインデックス値に従い、ポインタインデックスApが000、ポインタインデックスBpが010になる。
【００３８】
ここに記載した装置及び方法は、特定のハードウェア及びソフトウェアを用いずに説明した。実施例の数を減らすことで過度の実験を行わないで従来の技術を用いて本発明を具現可能とし、当業者が市販のハードウェア及びソフトウェアを容易に利用できるように本発明及び装置を詳細に説明した。
【００３９】
本発明は２、３の特定の実施例を用いて説明したが、その説明は本発明の例示目的であり、記載した本発明の実施例を制限するものではないことを理解されたい。特にここには示さないが、同業者には様々な改変が可能であることは明らかであるが、これらの改変は本発明の範囲及び意図に含まれるものである。
【００４０】
【発明の効果】
本発明は、高速フーリエ変換（FFT）の演算のサポートにおける改良された「インプレイス」メモリポインタ管理の方法及び装置が提供できる。
【図面の簡単な説明】
【図１】高速フーリエ変換（FFT）バタフライ演算を簡略化した模式図を例示する。
【図２】本発明の好適な実施例に基づいて動作する、FFT演算の改良されたインプレイスメモリポインタ管理の方法を簡略化したフローチャートを例示する。
【図３】本発明の好適な実施例に基づいて形成され動作する、FFT入力データメモリの簡略化した表を例示する。
【図４】本発明の好適な実施例に基づいて形成され動作する、図２の方法を理解するのに役立つ簡略化した論理図である。
【図５】本発明の別の好適な実施例に基づいて形成され動作する、２つの異なったメモリスペースを用いるFFT入力データメモリの簡略化した表を例示する。
【符号の説明】
１０、１６ メモリ
１２、１８ データポイントメモリインデックス
１４、２０ 基本メモリアドレス
Claims (3)
- メモリのポインタを進める方法であって、
前記メモリが、第１のステージがステージ０である高速フーリエ変換（FFT）のステージMの一連のN個のデータポイントを含み、前記N個のデータポイントがN/2個のAデータポイント及びN/2個のBデータポイントを含み、前記N個のデータポイントが前記メモリ内のAデータポイントの２Ｍのグループにストアされ、前記各グループが２(Log2*N)-1-M（Log2*NはLog２Nを表すものとする）のデータポイントを有し、前記各グループに２(Log2*N)-1-MのBデータポイントのグループが続き、
ａ）前記メモリの第１のAデータポイントに対応するデータポイントメモリインデックスの２進数の値にポインタインデックスApを設定するステップと、
ｂ）前記メモリの第１のBデータポイントに対応するデータポイントメモリインデックスの２進数の値にポインタインデックスBpを設定するステップと、
ｃ）第１の２進数マスクビット値R1を２(Log2*N)-1-M+１に設定するステップと、
ｄ）第２の２進数マスクビット値R2を２(Log2*N)-1-Mに設定するステップと、
ｅ）ｅ１）Apポインタインデックス値をR1に加えるステップ、ｅ２）ステップｅ１）の結果とR2との論理和をとるステップ、及びｅ３）前記Bpポインタインデックス値をステップｅ２）の結果に設定するステップとによって、Bpポインタインデックスをメモリの次のBデータポイントに対応するデータポイントメモリインデックスに進めるステップと、
ｆ）ｆ１）Apポインタインデックス値をR1に加えるステップ、ｆ２）ステップｆ１）の結果とR2のビット逆転値との論理積をとるステップと、及びｆ３）Apポインタインデックス値をステップｆ２）の結果に設定するステップとによって、Apポインタインデックスをメモリの次のAデータポイントに対応するデータポイントメモリインデックスに進めるステップとが含まれることを特徴とする方法。 - ステップｅ）及びｆ）を２回以上繰り返すステップを更に含むことを特徴とする請求項１に記載の方法。
- 前記Apポインタインデックスが、前記メモリの最後の前記Aデータポイントに対応するデータポイントメモリインデックスに等しくなり、前記Bpポインタインデックスが前記メモリの最後の前記Bデータポイントに対応するデータポイントメモリインデックスに等しくなるまで、ステップｅ）及びｆ）を繰り返すステップを更に含むことを特徴とする請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/586,774 US6760741B1 (en) | 2000-06-05 | 2000-06-05 | FFT pointer mechanism for FFT memory management |
| US09/586774 | 2000-06-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002032359A JP2002032359A (ja) | 2002-01-31 |
| JP4159761B2 true JP4159761B2 (ja) | 2008-10-01 |
Family
ID=24347060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001169073A Expired - Lifetime JP4159761B2 (ja) | 2000-06-05 | 2001-06-05 | Ｆｆｔのためのインプレイスメモリ管理 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6760741B1 (ja) |
| EP (1) | EP1162546B1 (ja) |
| JP (1) | JP4159761B2 (ja) |
| KR (1) | KR100809783B1 (ja) |
| AT (1) | ATE324632T1 (ja) |
| DE (1) | DE60119030D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004032568A (ja) | 2002-06-28 | 2004-01-29 | Hitachi Kokusai Electric Inc | 相関検出装置およびフーリエ変換装置 |
| KR100518797B1 (ko) * | 2004-01-07 | 2005-10-05 | 삼성전자주식회사 | 처리속도가 향상된 고속 퓨리에 변환 장치 및 그의 처리방법 |
| US7555511B2 (en) * | 2004-07-02 | 2009-06-30 | Ceva D.S.P. Ltd. | Methods for addressing input data values of a Fast Fourier Transform (FFT) calculation |
| DE602007002558D1 (de) * | 2007-06-28 | 2009-11-05 | Ericsson Telefon Ab L M | Verfahren und Vorrichtung zur Transformationsberechnung |
| KR101452022B1 (ko) | 2010-11-09 | 2014-10-23 | 한국전자통신연구원 | 변조방식에 따라 고속퓨리에 변환기의 입력비트를 제공하는 수신장치 및 방법 |
| CN115001894B (zh) * | 2022-05-25 | 2023-06-30 | 北京经纬恒润科技股份有限公司 | 一种车载总线信号的存取方法和装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617720A (en) * | 1967-09-12 | 1971-11-02 | Bell Telephone Labor Inc | Fast fourier transform using hierarchical store |
| US3662161A (en) * | 1969-11-03 | 1972-05-09 | Bell Telephone Labor Inc | Global highly parallel fast fourier transform processor |
| BE757750A (fr) * | 1969-12-31 | 1971-04-01 | Thomson Csf | Perfectionnements aux dispositifs de traitement en temps reel de signaux electriques |
| US3673399A (en) * | 1970-05-28 | 1972-06-27 | Ibm | Fft processor with unique addressing |
| US3767905A (en) * | 1971-05-12 | 1973-10-23 | Solartron Electronic Group | Addressable memory fft processor with exponential term generation |
| US3871577A (en) * | 1973-12-13 | 1975-03-18 | Westinghouse Electric Corp | Method and apparatus for addressing FFT processor |
| US3965342A (en) * | 1974-11-04 | 1976-06-22 | James Nickolas Constant | Digital FFT processor using random access memory |
| JPS62175866A (ja) * | 1986-01-30 | 1987-08-01 | Nec Corp | シグナルプロセツサ |
| US5091875A (en) * | 1990-03-23 | 1992-02-25 | Texas Instruments Incorporated | Fast fourier transform (FFT) addressing apparatus and method |
| US5623621A (en) * | 1990-11-02 | 1997-04-22 | Analog Devices, Inc. | Apparatus for generating target addresses within a circular buffer including a register for storing position and size of the circular buffer |
| JPH0668123A (ja) * | 1992-05-22 | 1994-03-11 | Nec Corp | 信号処理回路 |
| US5491652A (en) * | 1994-10-21 | 1996-02-13 | United Microelectronics Corporation | Fast Fourier transform address generator |
| SE507529C2 (sv) * | 1996-10-21 | 1998-06-15 | Ericsson Telefon Ab L M | Anordning och förfarande vid beräkning av FFT |
| US5838377A (en) * | 1996-12-20 | 1998-11-17 | Analog Devices, Inc. | Video compressed circuit using recursive wavelet filtering |
| US6490672B1 (en) * | 1998-05-18 | 2002-12-03 | Globespanvirata, Inc. | Method for computing a fast fourier transform and associated circuit for addressing a data memory |
-
2000
- 2000-06-05 US US09/586,774 patent/US6760741B1/en not_active Expired - Lifetime
-
2001
- 2001-06-01 EP EP01304854A patent/EP1162546B1/en not_active Expired - Lifetime
- 2001-06-01 AT AT01304854T patent/ATE324632T1/de not_active IP Right Cessation
- 2001-06-01 DE DE60119030T patent/DE60119030D1/de not_active Expired - Lifetime
- 2001-06-05 JP JP2001169073A patent/JP4159761B2/ja not_active Expired - Lifetime
- 2001-06-05 KR KR1020010031354A patent/KR100809783B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US6760741B1 (en) | 2004-07-06 |
| JP2002032359A (ja) | 2002-01-31 |
| ATE324632T1 (de) | 2006-05-15 |
| EP1162546B1 (en) | 2006-04-26 |
| DE60119030D1 (de) | 2006-06-01 |
| EP1162546A3 (en) | 2005-01-26 |
| KR20010110204A (ko) | 2001-12-12 |
| EP1162546A2 (en) | 2001-12-12 |
| KR100809783B1 (ko) | 2008-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4717130B2 (ja) | オフセット表を使用する完全ハッシュの生成 | |
| Faloutsos | Multiattribute hashing using gray codes | |
| US6434662B1 (en) | System and method for searching an associative memory utilizing first and second hash functions | |
| JP2957703B2 (ja) | データを記憶し検索する方法及びメモリ構成体 | |
| JP4669067B2 (ja) | 動的フラグメントマッピング | |
| US20080307189A1 (en) | Data partitioning via bucketing bloom filters | |
| JPS63113727A (ja) | データベース アドレスを決定する方法及び装置 | |
| RU2004121027A (ru) | Устройство и способ перемежения для системы связи | |
| CN108304409B (zh) | 一种基于进位的Sketch数据结构的数据频度估计方法 | |
| TW202006565A (zh) | 鏈結串列搜索裝置及方法 | |
| JP4159761B2 (ja) | Ｆｆｔのためのインプレイスメモリ管理 | |
| US4916649A (en) | Method and apparatus for transforming a bit-reversed order vector into a natural order vector | |
| CN111435383A (zh) | 数据处理方法、数据处理芯片及电子设备 | |
| JP2000066872A (ja) | ビットおよびディジット逆転方法 | |
| US6640296B2 (en) | Data processing method and device for parallel stride access | |
| JP2007034878A (ja) | 情報処理方法、情報処理装置および情報処理プログラム | |
| CN1953049B (zh) | 调频合成的波形生成 | |
| US5913216A (en) | Sequential pattern memory searching and storage management technique | |
| US6988117B2 (en) | Bit-reversed indexing in a modified harvard DSP architecture | |
| EP1162547A2 (en) | In-Place Memory Management for FFT | |
| CN111045608B (zh) | 一种有效性代码的查找方法、装置、设备及可读存储介质 | |
| US6765513B2 (en) | Decoding bit streams compressed with compression techniques employing variable length codes | |
| JPS6015971B2 (ja) | 緩衝記憶装置 | |
| CN110147429B (zh) | 文本比较方法、装置、计算机设备和存储介质 | |
| JPWO2020243009A5 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20080521 |
|
| TRDD | Decision of grant or rejection written | ||
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080702 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080716 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4159761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |