JP2002032359A - Ｆｆｔのためのインプレイスメモリ管理 - Google Patents
Ｆｆｔのためのインプレイスメモリ管理Info
- Publication number
- JP2002032359A JP2002032359A JP2001169073A JP2001169073A JP2002032359A JP 2002032359 A JP2002032359 A JP 2002032359A JP 2001169073 A JP2001169073 A JP 2001169073A JP 2001169073 A JP2001169073 A JP 2001169073A JP 2002032359 A JP2002032359 A JP 2002032359A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data point
- data points
- pointer
- index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000004364 calculation method Methods 0.000 abstract description 2
- 238000007726 management method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
- G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Databases & Information Systems (AREA)
- Algebra (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Discrete Mathematics (AREA)
- Complex Calculations (AREA)
- Computer And Data Communications (AREA)
- Supplying Of Containers To The Packaging Station (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 高速フーリエ変換（FFT）の演算のサポー
トにおける改善された「インプレイス」メモリポインタ
管理の方法及び装置を提供すること。 【解決手段】 第１のステージがステージ０である高
速フーリエ変換（FFT）のステージMの一連のN個のデー
タポイントを含み、前記N個のデータポイントがN/2個の
Aデータポイント及びN/2個のBデータポイントを含み、
前記N個のデータポイントが前記メモリ内のAデータポイ
ントの２Ｍのグループにストアされ、それぞれの前記グ
ループが２(Log2*N)-1-M（Log2*ＮはLog２Nを表すもの
とする）のデータポイントを有し、前記各グループに２
(Log2*N)-I-MのBデータポイントのグループが続くメモ
リのポインタを進める方法を提供する。
トにおける改善された「インプレイス」メモリポインタ
管理の方法及び装置を提供すること。 【解決手段】 第１のステージがステージ０である高
速フーリエ変換（FFT）のステージMの一連のN個のデー
タポイントを含み、前記N個のデータポイントがN/2個の
Aデータポイント及びN/2個のBデータポイントを含み、
前記N個のデータポイントが前記メモリ内のAデータポイ
ントの２Ｍのグループにストアされ、それぞれの前記グ
ループが２(Log2*N)-1-M（Log2*ＮはLog２Nを表すもの
とする）のデータポイントを有し、前記各グループに２
(Log2*N)-I-MのBデータポイントのグループが続くメモ
リのポインタを進める方法を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的にはデジタ
ル信号プロセシング（DSP）に関連し、特に高速フーリ
エ変換（FFT）の演算のサポートにおける改良された
「インプレイス」メモリポインタ管理の方法及び装置に
関する。
ル信号プロセシング（DSP）に関連し、特に高速フーリ
エ変換（FFT）の演算のサポートにおける改良された
「インプレイス」メモリポインタ管理の方法及び装置に
関する。
【０００２】
【従来の技術】デジタル信号プロセッサ（DSP）は、高
速フーリエ変換（FFT）、デジタルフィルタリング、画
像処理、及び言語認識などのデジタル信号処理を最適化
するように設計された特殊目的のコンピュータである。
DSPアプリケーションは、リアルタイムオペレーショ
ン、高い割り込み率、及び集中的な数値演算が主な特徴
である。更に、DSPアプリケーションは、メモリアクセ
ス動作が頻繁になる傾向があり、大量のデータの入出力
が必要である。
速フーリエ変換（FFT）、デジタルフィルタリング、画
像処理、及び言語認識などのデジタル信号処理を最適化
するように設計された特殊目的のコンピュータである。
DSPアプリケーションは、リアルタイムオペレーショ
ン、高い割り込み率、及び集中的な数値演算が主な特徴
である。更に、DSPアプリケーションは、メモリアクセ
ス動作が頻繁になる傾向があり、大量のデータの入出力
が必要である。
【０００３】FFTデータは一連のＮ個のデータポイント
からなり、各データポイントは実数値と虚数値の２つの
データ値を含む。データポイントはN/2個の“A”データ
ポイント及びN/2個の“B”データポイントのグループに
分けられ、図１に示される各FFTバタフライ演算は、様
々な係数（WR,WI）を用いて１つのAデータポイント
（A R,AI）及び１つのBデータポイント（BR,BI）につい
て演算し、FFT演算の次の段階のA及びBデータポイント
となる（XR,XI）及び（YR,YI）が得られる。各FFTバタ
フライ演算のA及びBのデータポイントとしてのデータポ
イント選択は、FFTの各ステージによって異なる。
からなり、各データポイントは実数値と虚数値の２つの
データ値を含む。データポイントはN/2個の“A”データ
ポイント及びN/2個の“B”データポイントのグループに
分けられ、図１に示される各FFTバタフライ演算は、様
々な係数（WR,WI）を用いて１つのAデータポイント
（A R,AI）及び１つのBデータポイント（BR,BI）につい
て演算し、FFT演算の次の段階のA及びBデータポイント
となる（XR,XI）及び（YR,YI）が得られる。各FFTバタ
フライ演算のA及びBのデータポイントとしてのデータポ
イント選択は、FFTの各ステージによって異なる。
【０００４】以下に示す表１（FFT（A,B）グループ）
は、０から１５までの数字が付された一連の１６個のデ
ータポイントを有するFFTの各ステージに必要な（A,B）
データポイントグループを示す。
は、０から１５までの数字が付された一連の１６個のデ
ータポイントを有するFFTの各ステージに必要な（A,B）
データポイントグループを示す。
【０００５】
【表１】
【０００６】以下に示す表２（FFT A／B配置）は、１６
個のデータポイントFFTの各ステージにおけるそれぞれ
のFFTデータポイントのA／B配置を例示する。
個のデータポイントFFTの各ステージにおけるそれぞれ
のFFTデータポイントのA／B配置を例示する。
【０００７】
【表２】
【０００８】FFTの演算を実行するDSPアーキテクチャで
は、データは幾つかのステージでメモリで読み書きされ
る。DSPアーキテクチャの中には、入力データ及び出力
データのそれぞれに異なったメモリ空間を利用するもの
もある。このようなメモリ構造では、１つのFFTステー
ジの結果が、次の段階のA及びBデータポイントの選択の
順に書き込むことができ、A及びBデータポイントメモリ
アドレスへポインタを増分することができる。以下に示
す表３（A/Bソートオーダー）は、１６個のデータポイ
ントFFTの各ステージにおいてポインタが最適化された
論理FFTデータポイント順序を例示する。
は、データは幾つかのステージでメモリで読み書きされ
る。DSPアーキテクチャの中には、入力データ及び出力
データのそれぞれに異なったメモリ空間を利用するもの
もある。このようなメモリ構造では、１つのFFTステー
ジの結果が、次の段階のA及びBデータポイントの選択の
順に書き込むことができ、A及びBデータポイントメモリ
アドレスへポインタを増分することができる。以下に示
す表３（A/Bソートオーダー）は、１６個のデータポイ
ントFFTの各ステージにおいてポインタが最適化された
論理FFTデータポイント順序を例示する。
【０００９】
【表３】
【００１０】FFTに必要なメモリの量を減らすために、F
FT入力データメモリスペースがFFT演算の結果で上書き
される「インプレイス」メモリ管理方式が開発され、そ
れによってFFTの各ステージにおける結果をソートする
追加のメモリスペースが必要なくなる。残念ながら、こ
のような構造のメモリでは、ステージ０に続く各ステー
ジに、表３に示されるA/Bソートオーダーではなく、表
２に示されるデータポイントソートオーダーでメモリに
データポイントがストアされるため、A及びBデータポイ
ントメモリアドレスへポインタが前進しない。メモリア
ドレスルックアップテーブル或いはハードコードメモリ
アドレスを用いることができるが、そうすると「インプ
レイス」FFTのメモリ効率が低下する。
FT入力データメモリスペースがFFT演算の結果で上書き
される「インプレイス」メモリ管理方式が開発され、そ
れによってFFTの各ステージにおける結果をソートする
追加のメモリスペースが必要なくなる。残念ながら、こ
のような構造のメモリでは、ステージ０に続く各ステー
ジに、表３に示されるA/Bソートオーダーではなく、表
２に示されるデータポイントソートオーダーでメモリに
データポイントがストアされるため、A及びBデータポイ
ントメモリアドレスへポインタが前進しない。メモリア
ドレスルックアップテーブル或いはハードコードメモリ
アドレスを用いることができるが、そうすると「インプ
レイス」FFTのメモリ効率が低下する。
【００１１】
【発明が解決しようとする課題】本発明は、高速フーリ
エ変換（FFT）の演算のサポートにおける改良された
「インプレイス」メモリポインタ管理の方法及び装置を
提供すること。
エ変換（FFT）の演算のサポートにおける改良された
「インプレイス」メモリポインタ管理の方法及び装置を
提供すること。
【００１２】
【課題を解決するための手段】従って、本発明の好適な
実施例に基づいてメモリのポインタを進める方法を提供
する。このメモリは、第１のステージがステージ０であ
る高速フーリエ変換（FFT）のステージMの一連のN個の
データポイントを含み、このN個のデータポイントはN/2
個のAデータポイント及びN/2個のBデータポイントを含
み、N個のデータポイントがメモリ内のAデータポイント
の２Ｍのグループにストアされ、それぞれのグループは
２(Log2*N)-1-M（Log2*NはLog２Nを表すものとする）の
データポイントを有し、それぞれのグループには２
(Log2*N)-1-MのBデータポイントのグループが続く。ま
た、その方法は、ａ）メモリの第１のAデータポイント
に対応するデータポイントメモリインデックスの２進数
の値にポインタインデックスApを設定するステップと、
ｂ）メモリの第１のBデータポイントに対応するデータ
ポイントメモリインデックスの２進数の値にポインタイ
ンデックスBpを設定するステップと、ｃ）第１の２進数
マスクビット値R1を２(Log2*N)-1-M+１に設定するステ
ップと、ｄ）第２の２進数マスクビット値R2を２
(Log2*N)-1-Mに設定するステップと、ｅ）ｅ１）Apポイ
ンタインデックス値をR1に加えるステップ、ｅ２）ステ
ップｅ１）の結果とR2との論理和をとるステップ、及び
ｅ３）Bpポインタインデックス値をステップｅ２）の結
果に設定するステップとによって、Bpポインタインデッ
クスをメモリの次のBデータポイントに対応するデータ
ポイントメモリインデックスに進めるステップと、ｆ）
ｆ１）Apポインタインデックス値をR1に加えるステッ
プ、ｆ２）ステップｆ１）の結果とR2のビット逆転値と
の論理積をとるステップ、及びｆ３）Apポインタインデ
ックス値をステップｆ２）の結果に設定するステップに
よって、Apポインタインデックスをメモリの次のAデー
タポイントに対応するデータポイントメモリインデック
スに進めるステップとが含まれる。
実施例に基づいてメモリのポインタを進める方法を提供
する。このメモリは、第１のステージがステージ０であ
る高速フーリエ変換（FFT）のステージMの一連のN個の
データポイントを含み、このN個のデータポイントはN/2
個のAデータポイント及びN/2個のBデータポイントを含
み、N個のデータポイントがメモリ内のAデータポイント
の２Ｍのグループにストアされ、それぞれのグループは
２(Log2*N)-1-M（Log2*NはLog２Nを表すものとする）の
データポイントを有し、それぞれのグループには２
(Log2*N)-1-MのBデータポイントのグループが続く。ま
た、その方法は、ａ）メモリの第１のAデータポイント
に対応するデータポイントメモリインデックスの２進数
の値にポインタインデックスApを設定するステップと、
ｂ）メモリの第１のBデータポイントに対応するデータ
ポイントメモリインデックスの２進数の値にポインタイ
ンデックスBpを設定するステップと、ｃ）第１の２進数
マスクビット値R1を２(Log2*N)-1-M+１に設定するステ
ップと、ｄ）第２の２進数マスクビット値R2を２
(Log2*N)-1-Mに設定するステップと、ｅ）ｅ１）Apポイ
ンタインデックス値をR1に加えるステップ、ｅ２）ステ
ップｅ１）の結果とR2との論理和をとるステップ、及び
ｅ３）Bpポインタインデックス値をステップｅ２）の結
果に設定するステップとによって、Bpポインタインデッ
クスをメモリの次のBデータポイントに対応するデータ
ポイントメモリインデックスに進めるステップと、ｆ）
ｆ１）Apポインタインデックス値をR1に加えるステッ
プ、ｆ２）ステップｆ１）の結果とR2のビット逆転値と
の論理積をとるステップ、及びｆ３）Apポインタインデ
ックス値をステップｆ２）の結果に設定するステップに
よって、Apポインタインデックスをメモリの次のAデー
タポイントに対応するデータポイントメモリインデック
スに進めるステップとが含まれる。
【００１３】本発明は、本発明の好適な実施例に基づい
て、ステップｅ）及びｆ）を２回以上繰り返すステップ
更に含む。
て、ステップｅ）及びｆ）を２回以上繰り返すステップ
更に含む。
【００１４】この方法は更に、本発明の好適な実施例に
基づいて、Apポインタインデックスがメモリの最後のA
データポイントに対応するデータポイントメモリインデ
ックスに等しくなり、Bpポインタインデックスがメモリ
の最後のBデータポイントに対応するデータポイントメ
モリインデックスに等しくなるまで、ステップｅ）及び
ｆ）を繰り返すステップを含む。
基づいて、Apポインタインデックスがメモリの最後のA
データポイントに対応するデータポイントメモリインデ
ックスに等しくなり、Bpポインタインデックスがメモリ
の最後のBデータポイントに対応するデータポイントメ
モリインデックスに等しくなるまで、ステップｅ）及び
ｆ）を繰り返すステップを含む。
【００１５】本明細書において、用語「データポイン
ト」は実数及び虚数の２つのデータ値の対を指す。
ト」は実数及び虚数の２つのデータ値の対を指す。
【００１６】また、本明細書における用語「データポイ
ントメモリインデックス」は、１つのメモリスペース内
において１つのデータポイントを別のデータポイントか
ら識別するために必要な最小数のアドレスビットを指
す。
ントメモリインデックス」は、１つのメモリスペース内
において１つのデータポイントを別のデータポイントか
ら識別するために必要な最小数のアドレスビットを指
す。
【００１７】
【発明の実施の形態】本発明の好適な実施例に基づいて
動作する高速フーリエ変換（FFT）演算の改良されたイ
ンプレイスメモリポインタ管理の方法を例示する単純化
されたフローチャート図２について説明する。また、本
発明の好適な実施例に基づいて作成され動作する、図２
に示された方法を理解するのに役立つ単純化された表で
ある図３を説明する。図２の方法において、０からN−1
の数字が付された一連のN個のデータポイントが、デジ
タル信号プロセッサのメモリにストアされる（ステップ
１００）。メモリ内のデータポイントの配列は、図３か
ら読み取ることが可能である。０から１５の数字が付さ
れた１６個のFFTデータポイントがストアされたメモリ
１０の論理表現が図３に示されている。１６個のデータ
ポイントが示されているが、メモリ１０は任意の数Nの
データポイントをストアしてもよい。
動作する高速フーリエ変換（FFT）演算の改良されたイ
ンプレイスメモリポインタ管理の方法を例示する単純化
されたフローチャート図２について説明する。また、本
発明の好適な実施例に基づいて作成され動作する、図２
に示された方法を理解するのに役立つ単純化された表で
ある図３を説明する。図２の方法において、０からN−1
の数字が付された一連のN個のデータポイントが、デジ
タル信号プロセッサのメモリにストアされる（ステップ
１００）。メモリ内のデータポイントの配列は、図３か
ら読み取ることが可能である。０から１５の数字が付さ
れた１６個のFFTデータポイントがストアされたメモリ
１０の論理表現が図３に示されている。１６個のデータ
ポイントが示されているが、メモリ１０は任意の数Nの
データポイントをストアしてもよい。
【００１８】データポイントメモリインデックス１２
は、各データポイントを１つのメモリスペース内におい
て１つのデータポイントをユニークに識別するために必
要な最小数のアドレス指定ビットになるように決定され
る（ステップ１１０）。従って、FFTが１つのメモリに
連続してストアされた１６個のデータポイントを含む場
合は、４ビットが必要になる。それぞれのデータポイン
トは通常、２つの連続するメモリアドレスにストアされ
た実数値及び虚数値の両方を含むため、任意のデータポ
イントの開始アドレスは、データポイントに対応するデ
ータポイントメモリインデックスを２倍して、FFTデー
タポイントストアが開始される基本メモリアドレス１４
にその積を加えることによって決定される。従って、例
えば図３において、データポイントメモリインデックス
が0101であるデータポイント５の開始メモリアドレス
は、基本メモリアドレスFB902834に1010を加え、FB9028
34＋0A＝FB90283Eと求めることができる。
は、各データポイントを１つのメモリスペース内におい
て１つのデータポイントをユニークに識別するために必
要な最小数のアドレス指定ビットになるように決定され
る（ステップ１１０）。従って、FFTが１つのメモリに
連続してストアされた１６個のデータポイントを含む場
合は、４ビットが必要になる。それぞれのデータポイン
トは通常、２つの連続するメモリアドレスにストアされ
た実数値及び虚数値の両方を含むため、任意のデータポ
イントの開始アドレスは、データポイントに対応するデ
ータポイントメモリインデックスを２倍して、FFTデー
タポイントストアが開始される基本メモリアドレス１４
にその積を加えることによって決定される。従って、例
えば図３において、データポイントメモリインデックス
が0101であるデータポイント５の開始メモリアドレス
は、基本メモリアドレスFB902834に1010を加え、FB9028
34＋0A＝FB90283Eと求めることができる。
【００１９】表２に示されているように、インプレイス
FFTメモリ管理の特徴は、第１のステージがステージ０
であるFFTの任意のステージMの任意の一連のN個のデー
タポイントにおいて、N/2個のAデータポイント及びN/2
個のBデータポイントからなるN個のデータポイントが、
Aデータポイントが前記メモリ内の２Ｍのグループにス
トアされるように配列される。このとき、各グループは
２(Log2*N)-1-Mのデータポイントを有し、この各グルー
プには２(Log2*N)-1-MのＢデータポイントグループが続
く。従って、例えば１６個のデータポイントFFTのステ
ージ２では、それぞれが２つのデータポイント（２
(Log2*N)-1-M）の４つのAデータポイントグループ（２
Ｍ）が存在し、それぞれのAデータポイントグループに
はそれぞれが２つのデータポイントのBデータポイント
グループが続く。
FFTメモリ管理の特徴は、第１のステージがステージ０
であるFFTの任意のステージMの任意の一連のN個のデー
タポイントにおいて、N/2個のAデータポイント及びN/2
個のBデータポイントからなるN個のデータポイントが、
Aデータポイントが前記メモリ内の２Ｍのグループにス
トアされるように配列される。このとき、各グループは
２(Log2*N)-1-Mのデータポイントを有し、この各グルー
プには２(Log2*N)-1-MのＢデータポイントグループが続
く。従って、例えば１６個のデータポイントFFTのステ
ージ２では、それぞれが２つのデータポイント（２
(Log2*N)-1-M）の４つのAデータポイントグループ（２
Ｍ）が存在し、それぞれのAデータポイントグループに
はそれぞれが２つのデータポイントのBデータポイント
グループが続く。
【００２０】図２の方法では、FFTステージの開始時
に、ポインタ及びマスクビットの初期化で始める。ポイ
ンタインデックスApを、メモリ１０の第１のAデータポ
イントに対応するデータポイントメモリインデックスの
２進値に設定する。同様にポインタインデックスBpを、
メモリ１０の第１のBデータポイントに対応するデータ
ポイントメモリインデックスの２進値に等しくなるよう
に設定する（ステップ１２０）。２進数マスクビット値
R1を２(Log2*N)-1-M＋１に設定し、２進数マスクビット
値R2を２(Log2*N)-1-Mに設定する（ステップ１３０）。
マスクビットR1及びR2は、データポイントメモリインデ
ックスとして同じビット数が好ましい。ステージMの第
１のデータポイントグループ（A,B）は、ポインタイン
デックスAp及びBpをそれぞれメモリ１０のデータポイン
ト０のメモリアドレスに加えて決定することができる。
に、ポインタ及びマスクビットの初期化で始める。ポイ
ンタインデックスApを、メモリ１０の第１のAデータポ
イントに対応するデータポイントメモリインデックスの
２進値に設定する。同様にポインタインデックスBpを、
メモリ１０の第１のBデータポイントに対応するデータ
ポイントメモリインデックスの２進値に等しくなるよう
に設定する（ステップ１２０）。２進数マスクビット値
R1を２(Log2*N)-1-M＋１に設定し、２進数マスクビット
値R2を２(Log2*N)-1-Mに設定する（ステップ１３０）。
マスクビットR1及びR2は、データポイントメモリインデ
ックスとして同じビット数が好ましい。ステージMの第
１のデータポイントグループ（A,B）は、ポインタイン
デックスAp及びBpをそれぞれメモリ１０のデータポイン
ト０のメモリアドレスに加えて決定することができる。
【００２１】ポインタインデックスBpは、以下に示すよ
うにメモリ１０の次のBデータポイントに対応するデー
タポイントメモリインデックスに進めることができる。
うにメモリ１０の次のBデータポイントに対応するデー
タポイントメモリインデックスに進めることができる。
【００２２】１ａ）Apポインタインデックス値をR1に加
える（ステップ１４０）、 ２ａ）ステップ１ａ）の結果とR2の論理和をとる（ステ
ップ１５０）、 ３ａ）Bpポインタインデックス値をステップ２ａ）の結
果に設定する（ステップ１６０）。
える（ステップ１４０）、 ２ａ）ステップ１ａ）の結果とR2の論理和をとる（ステ
ップ１５０）、 ３ａ）Bpポインタインデックス値をステップ２ａ）の結
果に設定する（ステップ１６０）。
【００２３】ポインタインデックスApは、以下に示すよ
うにメモリ１０の次のAデータポイントに対応するデー
タポイントメモリインデックスに進めることができる。
うにメモリ１０の次のAデータポイントに対応するデー
タポイントメモリインデックスに進めることができる。
【００２４】１ｂ）Apポインタインデックス値をR1に加
える（ステップ１７０）、 ２ｂ）ステップ１ｂ）の結果とR2のビット逆転値の論理
積をとる（ステップ１８０）、 ３ｂ）Apポインタインデックス値をステップ２ｂ）の結
果に設定する（ステップ１６０）。
える（ステップ１７０）、 ２ｂ）ステップ１ｂ）の結果とR2のビット逆転値の論理
積をとる（ステップ１８０）、 ３ｂ）Apポインタインデックス値をステップ２ｂ）の結
果に設定する（ステップ１６０）。
【００２５】次にポインタインデックスAp及びBpをそれ
ぞれ、メモリ１０のそれぞれの次のA及びBデータポイン
トのデータポイントメモリインデックスに進める。
ぞれ、メモリ１０のそれぞれの次のA及びBデータポイン
トのデータポイントメモリインデックスに進める。
【００２６】図２を用いて上述した論理演算は、本発明
の好適な実施例に基づいて作成され動作する図２の方法
を理解するために役立つ単純化された論理図である図４
を参照すると良い。
の好適な実施例に基づいて作成され動作する図２の方法
を理解するために役立つ単純化された論理図である図４
を参照すると良い。
【００２７】図２の典型的な演算の方法は、以下の例を
用いて説明する。上記表１を参照すると、FFTステージ
２の第１の（A,B）データポイントグループは、データ
ポイント０と２からなる。従って、図３のデータポイン
ト０及び２に示されるデータポイントメモリインデック
ス値に従って、ポインタインデックスApをデータポイン
トメモリインデックス0000に設定し、ポインタインデッ
クスBpを0010に設定する。２進数マスクビット値R1を、
２(Log2*N)-1-M＋1(=24-1-2+1=21+1=0011)に設定し、２
進数マスクビット値R2を２(Log2*N)-1-M (=0010) に設
定する。
用いて説明する。上記表１を参照すると、FFTステージ
２の第１の（A,B）データポイントグループは、データ
ポイント０と２からなる。従って、図３のデータポイン
ト０及び２に示されるデータポイントメモリインデック
ス値に従って、ポインタインデックスApをデータポイン
トメモリインデックス0000に設定し、ポインタインデッ
クスBpを0010に設定する。２進数マスクビット値R1を、
２(Log2*N)-1-M＋1(=24-1-2+1=21+1=0011)に設定し、２
進数マスクビット値R2を２(Log2*N)-1-M (=0010) に設
定する。
【００２８】図３に示されるように、FFTステージ２の
次の（A,B）データポイントグループは、それぞれがデ
ータポイントメモリインデックス0001及び0011であるデ
ータポイント１及び３からなる。ポインタインデックス
Bpは以下に示すように0010から0011に増分される。
次の（A,B）データポイントグループは、それぞれがデ
ータポイントメモリインデックス0001及び0011であるデ
ータポイント１及び３からなる。ポインタインデックス
Bpは以下に示すように0010から0011に増分される。
【００２９】１ａ）Apポインタインデックス値をR1に加
えるステップ（=0000+0011=0011）、 ２ａ）ステップ１ａ）の結果とR2の論理和をとるステッ
プ(=0011 OR 0010=0011)、 ３ａ）Bpポインタインデックス値をステップ２ａ）の結
果に設定するステップ(=0011)。
えるステップ（=0000+0011=0011）、 ２ａ）ステップ１ａ）の結果とR2の論理和をとるステッ
プ(=0011 OR 0010=0011)、 ３ａ）Bpポインタインデックス値をステップ２ａ）の結
果に設定するステップ(=0011)。
【００３０】ポインタインデックスApは以下に示すよう
にポイント0000から0001に増分される。
にポイント0000から0001に増分される。
【００３１】１ｂ）Apポインタインデックス値をR1に加
えるステップ(=0000+0011=0011)、 ２ｂ）ステップ１ｂの結果とR2のビット逆転値との論理
積をとるステップ(=0011 AND 1101=0001)、 ３ｂ）Apポインタインデックス値をステップ２ｂ）の結
果に設定するステップ(=0001)。
えるステップ(=0000+0011=0011)、 ２ｂ）ステップ１ｂの結果とR2のビット逆転値との論理
積をとるステップ(=0011 AND 1101=0001)、 ３ｂ）Apポインタインデックス値をステップ２ｂ）の結
果に設定するステップ(=0001)。
【００３２】図３に示されるように、FFTステージ２の
次の（A,B）データポイントグループは、それぞれが010
0及び0110のデータポイントメモリインデックスである
データポイント４及び６からなる。ポインタインデック
スBpは以下に示すように0011から0010に増分される。
次の（A,B）データポイントグループは、それぞれが010
0及び0110のデータポイントメモリインデックスである
データポイント４及び６からなる。ポインタインデック
スBpは以下に示すように0011から0010に増分される。
【００３３】１ａ）Apポインタインデックス値をR1に加
えるステップ（=0001+0011=0100）、 ２ａ）ステップ１ａ）の結果とR2の論理和をとるステッ
プ(=0100 OR 0010=0110)、 ３ａ）Bpポインタインデックス値をステップ２ａ）の結
果に設定するステップ(=0110)。
えるステップ（=0001+0011=0100）、 ２ａ）ステップ１ａ）の結果とR2の論理和をとるステッ
プ(=0100 OR 0010=0110)、 ３ａ）Bpポインタインデックス値をステップ２ａ）の結
果に設定するステップ(=0110)。
【００３４】ポインタインデックスApは以下に示すよう
にポイント0001から0100に増分される。
にポイント0001から0100に増分される。
【００３５】１ｂ）Apポインタインデックス値をR1に加
えるステップ(=0001+0011=0100)、 ２ｂ）ステップ１ｂ）の結果とR2のビット逆転値との論
理積をとるステップ(=0100 AND 1101=0100)、 ３ｂ）Apポインタインデックス値をステップ２ｂ）の結
果に設定するステップ(=0100)。
えるステップ(=0001+0011=0100)、 ２ｂ）ステップ１ｂ）の結果とR2のビット逆転値との論
理積をとるステップ(=0100 AND 1101=0100)、 ３ｂ）Apポインタインデックス値をステップ２ｂ）の結
果に設定するステップ(=0100)。
【００３６】従って、上記表２に示されているように、
FFTの各ステージのA及びBのデータポイントの位置に用
いられた方法で、図２の方法を用いてポインタインデッ
クスAp及びBpを、メモリ１０のA及びBのデータポイント
のデータポイントメモリインデックスにそれぞれ進める
ことが可能である。
FFTの各ステージのA及びBのデータポイントの位置に用
いられた方法で、図２の方法を用いてポインタインデッ
クスAp及びBpを、メモリ１０のA及びBのデータポイント
のデータポイントメモリインデックスにそれぞれ進める
ことが可能である。
【００３７】本発明の別の好適な実施例に基づいて形成
され動作する、２つの異なったメモリスペースに用いら
れるFFT入力データメモリの単純化された表を例示する
図５を説明する。０から１５の数字が付された１６個の
FFTデータポイントをストアしている第１のメモリスペ
ース１６及び第２のメモリスペース１８の論理表現が図
５に示されている。１６個のデータポイントは示されて
いるが、メモリ１６及び１８は、任意の数Ｎのデータポ
イントを集合的にストアできるという点を理解された
い。２つの異なったメモリスペースが、８個のデータポ
イントをそれぞれストアするように用いられるため、そ
れぞれのメモリスペース内において１つのデータポイン
トから別のデータポイントを認識するには、わずか３ビ
ットのメモリインデックス２０で足りる。図２の方法に
わずかな変更を加えて用いることができる。その変更点
とは、ポインタインデックスAp及びBpをそれぞれメモリ
１６及び１８の両方の第１のデータポイントのメモリア
ドレスに加えることによって、２つのデータポイントグ
ループ（A,B）がポインタインデックスAp及びBpの所定
値に決定されることである。従って、上記表１を参照す
ると、FFTステージ２のデータポイントグループ（0,2）
及び（8,10）は、図５に示されるデータポイント0,2,8
及び10のデータポイントメモリインデックス値に従い、
ポインタインデックスApが000、ポインタインデックスB
pが010になる。
され動作する、２つの異なったメモリスペースに用いら
れるFFT入力データメモリの単純化された表を例示する
図５を説明する。０から１５の数字が付された１６個の
FFTデータポイントをストアしている第１のメモリスペ
ース１６及び第２のメモリスペース１８の論理表現が図
５に示されている。１６個のデータポイントは示されて
いるが、メモリ１６及び１８は、任意の数Ｎのデータポ
イントを集合的にストアできるという点を理解された
い。２つの異なったメモリスペースが、８個のデータポ
イントをそれぞれストアするように用いられるため、そ
れぞれのメモリスペース内において１つのデータポイン
トから別のデータポイントを認識するには、わずか３ビ
ットのメモリインデックス２０で足りる。図２の方法に
わずかな変更を加えて用いることができる。その変更点
とは、ポインタインデックスAp及びBpをそれぞれメモリ
１６及び１８の両方の第１のデータポイントのメモリア
ドレスに加えることによって、２つのデータポイントグ
ループ（A,B）がポインタインデックスAp及びBpの所定
値に決定されることである。従って、上記表１を参照す
ると、FFTステージ２のデータポイントグループ（0,2）
及び（8,10）は、図５に示されるデータポイント0,2,8
及び10のデータポイントメモリインデックス値に従い、
ポインタインデックスApが000、ポインタインデックスB
pが010になる。
【００３８】ここに記載した装置及び方法は、特定のハ
ードウェア及びソフトウェアを用いずに説明した。実施
例の数を減らすことで過度の実験を行わないで従来の技
術を用いて本発明を具現可能とし、当業者が市販のハー
ドウェア及びソフトウェアを容易に利用できるように本
発明及び装置を詳細に説明した。
ードウェア及びソフトウェアを用いずに説明した。実施
例の数を減らすことで過度の実験を行わないで従来の技
術を用いて本発明を具現可能とし、当業者が市販のハー
ドウェア及びソフトウェアを容易に利用できるように本
発明及び装置を詳細に説明した。
【００３９】本発明は２、３の特定の実施例を用いて説
明したが、その説明は本発明の例示目的であり、記載し
た本発明の実施例を制限するものではないことを理解さ
れたい。特にここには示さないが、同業者には様々な改
変が可能であることは明らかであるが、これらの改変は
本発明の範囲及び意図に含まれるものである。
明したが、その説明は本発明の例示目的であり、記載し
た本発明の実施例を制限するものではないことを理解さ
れたい。特にここには示さないが、同業者には様々な改
変が可能であることは明らかであるが、これらの改変は
本発明の範囲及び意図に含まれるものである。
【００４０】
【発明の効果】本発明は、高速フーリエ変換（FFT）の
演算のサポートにおける改良された「インプレイス」メ
モリポインタ管理の方法及び装置が提供できる。
演算のサポートにおける改良された「インプレイス」メ
モリポインタ管理の方法及び装置が提供できる。
【図１】高速フーリエ変換（FFT）バタフライ演算を簡
略化した模式図を例示する。
略化した模式図を例示する。
【図２】本発明の好適な実施例に基づいて動作する、FF
T演算の改良されたインプレイスメモリポインタ管理の
方法を簡略化したフローチャートを例示する。
T演算の改良されたインプレイスメモリポインタ管理の
方法を簡略化したフローチャートを例示する。
【図３】本発明の好適な実施例に基づいて形成され動作
する、FFT入力データメモリの簡略化した表を例示す
る。
する、FFT入力データメモリの簡略化した表を例示す
る。
【図４】本発明の好適な実施例に基づいて形成され動作
する、図２の方法を理解するのに役立つ簡略化した論理
図である。
する、図２の方法を理解するのに役立つ簡略化した論理
図である。
【図５】本発明の別の好適な実施例に基づいて形成され
動作する、２つの異なったメモリスペースを用いるFFT
入力データメモリの簡略化した表を例示する。
動作する、２つの異なったメモリスペースを用いるFFT
入力データメモリの簡略化した表を例示する。
１０、１６ メモリ １２、１８ データポイントメモリインデックス １４、２０ 基本メモリアドレス
Claims (3)
- 【請求項１】 メモリのポインタを進める方法であっ
て、 前記メモリが、第１のステージがステージ０である高速
フーリエ変換（FFT）のステージMの一連のN個のデータ
ポイントを含み、前記N個のデータポイントがN/2個のA
データポイント及びN/2個のBデータポイントを含み、前
記N個のデータポイントが前記メモリ内のAデータポイン
トの２Ｍのグループにストアされ、前記各グループが２
(Log2*N)-1-M（Log2*NはLog２Nを表すものとする）のデ
ータポイントを有し、前記各グループに２(Log2*N)-1-M
のBデータポイントのグループが続き、 ａ）前記メモリの第１のAデータポイントに対応するデ
ータポイントメモリインデックスの２進数の値にポイン
タインデックスApを設定するステップと、 ｂ）前記メモリの第１のBデータポイントに対応するデ
ータポイントメモリインデックスの２進数の値にポイン
タインデックスBpを設定するステップと、 ｃ）第１の２進数マスクビット値R1を２(Log2*N)-1-M+
１に設定するステップと、 ｄ）第２の２進数マスクビット値R2を２(Log2*N)-1-Mに
設定するステップと、 ｅ）ｅ１）Apポインタインデックス値をR1に加えるステ
ップ、ｅ２）ステップｅ１）の結果とR2との論理和をと
るステップ、及びｅ３）前記Bpポインタインデックス値
をステップｅ２）の結果に設定するステップとによっ
て、Bpポインタインデックスをメモリの次のBデータポ
イントに対応するデータポイントメモリインデックスに
進めるステップと、 ｆ）ｆ１）Apポインタインデックス値をR1に加えるステ
ップ、ｆ２）ステップｆ１）の結果とR2のビット逆転値
との論理積をとるステップと、及びｆ３）Apポインタイ
ンデックス値をステップｆ２）の結果に設定するステッ
プとによって、Apポインタインデックスをメモリの次の
Aデータポイントに対応するデータポイントメモリイン
デックスに進めるステップとが含まれることを特徴とす
る方法。 - 【請求項２】 ステップｅ）及びｆ）を２回以上繰
り返すステップを更に含むことを特徴とする請求項１に
記載の方法。 - 【請求項３】 前記Apポインタインデックスが、前
記メモリの最後の前記Aデータポイントに対応するデー
タポイントメモリインデックスに等しくなり、前記Bpポ
インタインデックスが前記メモリの最後の前記Bデータ
ポイントに対応するデータポイントメモリインデックス
に等しくなるまで、ステップｅ）及びｆ）を繰り返すス
テップを更に含むことを特徴とする請求項１に記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/586,774 US6760741B1 (en) | 2000-06-05 | 2000-06-05 | FFT pointer mechanism for FFT memory management |
| US09/586774 | 2000-06-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002032359A true JP2002032359A (ja) | 2002-01-31 |
| JP4159761B2 JP4159761B2 (ja) | 2008-10-01 |
Family
ID=24347060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001169073A Expired - Lifetime JP4159761B2 (ja) | 2000-06-05 | 2001-06-05 | Ｆｆｔのためのインプレイスメモリ管理 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6760741B1 (ja) |
| EP (1) | EP1162546B1 (ja) |
| JP (1) | JP4159761B2 (ja) |
| KR (1) | KR100809783B1 (ja) |
| AT (1) | ATE324632T1 (ja) |
| DE (1) | DE60119030D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7450492B2 (en) | 2002-06-28 | 2008-11-11 | Hitachi Kokusai Electric Inc. | Correlation detection apparatus and fourier transform apparatus |
| US8983005B2 (en) | 2010-11-09 | 2015-03-17 | Electronics And Telecommunications Research Institute | Receiving apparatus and method for providing input bits of fast fourier transformer according to modulation |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518797B1 (ko) * | 2004-01-07 | 2005-10-05 | 삼성전자주식회사 | 처리속도가 향상된 고속 퓨리에 변환 장치 및 그의 처리방법 |
| US7555511B2 (en) * | 2004-07-02 | 2009-06-30 | Ceva D.S.P. Ltd. | Methods for addressing input data values of a Fast Fourier Transform (FFT) calculation |
| DE602007002558D1 (de) * | 2007-06-28 | 2009-11-05 | Ericsson Telefon Ab L M | Verfahren und Vorrichtung zur Transformationsberechnung |
| CN115001894B (zh) * | 2022-05-25 | 2023-06-30 | 北京经纬恒润科技股份有限公司 | 一种车载总线信号的存取方法和装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617720A (en) * | 1967-09-12 | 1971-11-02 | Bell Telephone Labor Inc | Fast fourier transform using hierarchical store |
| US3662161A (en) * | 1969-11-03 | 1972-05-09 | Bell Telephone Labor Inc | Global highly parallel fast fourier transform processor |
| BE757750A (fr) * | 1969-12-31 | 1971-04-01 | Thomson Csf | Perfectionnements aux dispositifs de traitement en temps reel de signaux electriques |
| US3673399A (en) * | 1970-05-28 | 1972-06-27 | Ibm | Fft processor with unique addressing |
| US3767905A (en) * | 1971-05-12 | 1973-10-23 | Solartron Electronic Group | Addressable memory fft processor with exponential term generation |
| US3871577A (en) * | 1973-12-13 | 1975-03-18 | Westinghouse Electric Corp | Method and apparatus for addressing FFT processor |
| US3965342A (en) * | 1974-11-04 | 1976-06-22 | James Nickolas Constant | Digital FFT processor using random access memory |
| JPS62175866A (ja) * | 1986-01-30 | 1987-08-01 | Nec Corp | シグナルプロセツサ |
| US5091875A (en) * | 1990-03-23 | 1992-02-25 | Texas Instruments Incorporated | Fast fourier transform (FFT) addressing apparatus and method |
| US5623621A (en) * | 1990-11-02 | 1997-04-22 | Analog Devices, Inc. | Apparatus for generating target addresses within a circular buffer including a register for storing position and size of the circular buffer |
| JPH0668123A (ja) * | 1992-05-22 | 1994-03-11 | Nec Corp | 信号処理回路 |
| US5491652A (en) * | 1994-10-21 | 1996-02-13 | United Microelectronics Corporation | Fast Fourier transform address generator |
| SE507529C2 (sv) * | 1996-10-21 | 1998-06-15 | Ericsson Telefon Ab L M | Anordning och förfarande vid beräkning av FFT |
| US5838377A (en) * | 1996-12-20 | 1998-11-17 | Analog Devices, Inc. | Video compressed circuit using recursive wavelet filtering |
| US6490672B1 (en) * | 1998-05-18 | 2002-12-03 | Globespanvirata, Inc. | Method for computing a fast fourier transform and associated circuit for addressing a data memory |
-
2000
- 2000-06-05 US US09/586,774 patent/US6760741B1/en not_active Expired - Lifetime
-
2001
- 2001-06-01 EP EP01304854A patent/EP1162546B1/en not_active Expired - Lifetime
- 2001-06-01 AT AT01304854T patent/ATE324632T1/de not_active IP Right Cessation
- 2001-06-01 DE DE60119030T patent/DE60119030D1/de not_active Expired - Lifetime
- 2001-06-05 JP JP2001169073A patent/JP4159761B2/ja not_active Expired - Lifetime
- 2001-06-05 KR KR1020010031354A patent/KR100809783B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7450492B2 (en) | 2002-06-28 | 2008-11-11 | Hitachi Kokusai Electric Inc. | Correlation detection apparatus and fourier transform apparatus |
| US8983005B2 (en) | 2010-11-09 | 2015-03-17 | Electronics And Telecommunications Research Institute | Receiving apparatus and method for providing input bits of fast fourier transformer according to modulation |
Also Published As
| Publication number | Publication date |
|---|---|
| US6760741B1 (en) | 2004-07-06 |
| ATE324632T1 (de) | 2006-05-15 |
| EP1162546B1 (en) | 2006-04-26 |
| DE60119030D1 (de) | 2006-06-01 |
| EP1162546A3 (en) | 2005-01-26 |
| JP4159761B2 (ja) | 2008-10-01 |
| KR20010110204A (ko) | 2001-12-12 |
| EP1162546A2 (en) | 2001-12-12 |
| KR100809783B1 (ko) | 2008-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2957703B2 (ja) | データを記憶し検索する方法及びメモリ構成体 | |
| JP4717130B2 (ja) | オフセット表を使用する完全ハッシュの生成 | |
| US5826262A (en) | Parallel bottom-up construction of radix trees | |
| JP4669067B2 (ja) | 動的フラグメントマッピング | |
| JPS63113727A (ja) | データベース アドレスを決定する方法及び装置 | |
| CN116401258B (zh) | 数据索引方法、数据查询方法及对应装置 | |
| US4916649A (en) | Method and apparatus for transforming a bit-reversed order vector into a natural order vector | |
| JP4160564B2 (ja) | 処理速度の向上した高速フーリエ変換装置およびその処理方法 | |
| US8023401B2 (en) | Apparatus and method for fast fourier transform/inverse fast fourier transform | |
| JP2002032359A (ja) | Ｆｆｔのためのインプレイスメモリ管理 | |
| JP2000066872A (ja) | ビットおよびディジット逆転方法 | |
| EP1481319B1 (en) | Method and apparatus for parallel access to multiple memory modules | |
| JP2007034878A (ja) | 情報処理方法、情報処理装置および情報処理プログラム | |
| EP1067464A2 (en) | Method and apparatus for fast fourier transform calculation | |
| US6988117B2 (en) | Bit-reversed indexing in a modified harvard DSP architecture | |
| CN113722623A (zh) | 数据处理方法、装置、电子设备及存储介质 | |
| KR20010110203A (ko) | 고속 푸리에 변환을 위한 인-플레이스 메모리 관리방법 | |
| JPS6015971B2 (ja) | 緩衝記憶装置 | |
| US6311188B1 (en) | Method and apparatus for element selection exhausting an entire array | |
| CN114490659A (zh) | 数据写入方法、装置、数据写入设备和存储介质 | |
| CN112447166A (zh) | 一种针对目标频谱矩阵的处理方法及装置 | |
| CN117472791A (zh) | 数据存取方法和数据存取系统 | |
| JP2002530785A (ja) | ディジタル・メモリ構造と装置及びそれの管理方法 | |
| JP2005085125A (ja) | データ並び替え方法 | |
| CN111694759A (zh) | 快闪存储器管理方法及快闪存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20080521 |
|
| TRDD | Decision of grant or rejection written | ||
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080702 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080716 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4159761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |