JP4158831B2 - Ｆｅｔ増幅器、パルス変調モジュール、およびレーダ装置 - Google Patents

Description

この発明は、高周波信号を増幅するＦＥＴ増幅器、特にゲートバイアス制御信号により制御されたＦＥＴ増幅器と、該ＦＥＴ増幅器を用いて高周波信号をパルス変調するパルス変調モジュールと、該パルス変調モジュールからのパルス変調信号を外部に送信して物標の検知を行うレーダ装置に関するものである。

自車の前方に存在する他車等の物標までの距離やこの物標の速度を検知する装置として、各種方式のミリ波レーダ装置が利用されており、この中で振幅パルス変調方式を用いたものがある。振幅パルス変調方式を用いたミリ波レーダ装置では、ＯＮ／ＯＦＦ制御信号により所定周波数の高周波信号の振幅を変化させてパルス変調信号を生成し、放射する。そして、ミリ波レーダ装置は、物標からの反射信号を受信して、送信信号と受信信号との時間差により物標までの距離を検知する。このような振幅パルス変調方式を用いたミリ波レーダ装置では、ＯＮ／ＯＦＦ制御信号で高周波信号を断続させるＲＦスイッチ、または振幅を制御し増幅する増幅器が必要である。

この増幅器としては、特許文献１に記載されたような構成を備えるものが存在する。この特許文献１の回路は携帯電話用の増幅器であるが、ミリ波レーダ装置に用いる増幅器も略同様の構成をなしている。そして、この増幅器は、ＦＥＴと、負電圧発生安定化回路と、ＦＥＴの制御信号を発生するゲートバイアス制御回路とを備える。ゲートバイアス制御回路は、ゲートバイアス制御データが記憶されたＲＯＭと、ＲＯＭから出力された制御データをアナログの制御信号に変換するＤ／Ａコンバータと、Ｄ／Ａコンバータからのアナログ電圧と負電圧発生安定化回路からの負電圧とを入力し負のゲートバイアス電圧を発生する反転増幅器とを備える。そして、ＦＥＴは受信信号強度または基地局からの指令に基づいた制御によるゲートバイアス制御信号に応じて制御され、ゲートに入力された高周波信号の増幅度を変化させることで、出力電力を最適化している。

また、特許文献２には、抵抗で分圧して所望のゲートバイアス電圧を得る回路が示されている。この回路は、デプレッション型ＦＥＴのピンチオフ電圧をゲートバイアス電圧の閾値とすることで、ＦＥＴをＯＮ／ＯＦＦ動作させている。これにより、パルス変調された高周波信号を出力する。
特開平５−８３０４１号公報 特開平１１−１９５９３５号公報

デプレッション型ＦＥＴを用いてミリ波帯の信号を増幅する場合、ＦＥＴのゲートバイアス電圧は＋０．２Ｖ程度にて、最大出力が得られることが多い。
ところが、従来の増幅器ではＦＥＴのゲートバイアス電圧が常時負電圧状態であるので、ＦＥＴから十分な振幅のミリ波信号を出力することができない。

また、ＦＥＴがＯＮ状態で安定に高出力動作するためには安定な所定振幅のゲートバイアス電圧が必要である。しかし、従来の増幅器ではＤ／Ａコンバータの出力電圧で、ＦＥＴをＯＮ状態（出力振幅が大きい状態）にするための前記所定のゲートバイアス電圧を生成するため、Ｄ／Ａコンバータの電源電圧変動により影響を受けてゲートバイアス電圧が不安定になる。これにより、ＦＥＴから出力されるミリ波信号の振幅も不安定となってしまう。また、特許文献２のように、ゲートバイアス電圧を抵抗分圧により得た場合、ゲートバイアス回路に並列に接続されている容量（キャパシタ）と、分圧するための抵抗とが積分回路を構成するため、高速パルス変調に求められる急峻な波形を得ることができない。

そこで、この発明は、パルス変調信号の振幅を安定させ、且つ高出力が得られるＦＥＴ増幅器、およびこのＦＥＴ増幅器を備えた高速パルス動作が可能なパルス変調モジュール、さらには、これらＦＥＴ増幅器およびパルス変調モジュールを備えたレーダ装置を提供することにある。

この発明は、ゲートバイアス制御回路からのゲートバイアス電圧に基づいて、ゲートに入力される高周波信号を増幅するＦＥＴを備えたＦＥＴ増幅器において、ゲートバイアス制御回路を、正の直流定電圧信号を発生する定電圧回路と、Ｈｉ状態とＬｏｗ状態とをとる状態制御信号を出力する論理回路と、定電圧回路からの正の直流定電圧信号を非反転入力端子に入力するとともに論理回路からの状態制御信号を反転入力端子に入力してゲートバイアス電圧を出力する反転増幅器とを備えたことを特徴としている。

この構成では、反転増幅器から出力されるゲートバイアス電圧は、一定値である正の直流定電圧と、Ｈｉ状態とＬｏｗ状態との２値からなるゲートバイアス制御信号に対応した状態信号の所定電圧と、差分演算を決定する定数（差分演算決定定数）、すなわち反転増幅器の差動増幅器に接続された素子の素子値とにより決定される。ＦＥＴはこのゲートバイアス電圧に応じてスイッチング動作し、高周波信号の振幅をパルス状にＯＮ／ＯＦＦさせて出力する。ここで、反転増幅器の非反転入力部に正の定電圧が入力され、反転入力部にゲートバイアス制御信号に対応した所定の電圧が入力されることで、一定の正電圧に対して、ゲートバイアス制御信号のＨｉ状態、Ｌｏｗ状態に対応した電圧が差分演算決定定数に応じて差分され、ゲートバイアス電圧として出力される。この際、正の定電圧値と、ゲートバイアス制御信号の各状態に対応した電圧値と、差分演算決定定数とを所定値に設定することで、正のゲートバイアス電圧によりＦＥＴをＯＮ動作させることができる。これにより、ＦＥＴのＯＮ状態で高出力を得ることができる。

また、この発明のゲートバイアス制御回路は、論理回路からの状態制御信号がＬｏｗ状態の時に正のゲートバイアス電圧を発生し、論理回路からの状態制御信号がＨｉ状態の時に負のゲートバイアス電圧を発生することを特徴としている。

この構成では、反転増幅器に正の直流定電圧とＬｏｗ状態のゲートバイアス制御信号に対応する状態信号の所定の電圧とが入力された場合に正のゲートバイアス電圧が発生してＦＥＴがＯＮ状態となる。ここで、非反転入力部に入力される正の直流定電圧は定電圧源から入力されるので電圧が安定し、且つ、反転入力部に入力されるゲートバイアス制御信号に対応した所定の電圧は０ＶのＬｏｗ状態であるので、電源電圧変動の影響を受けず安定であるため反転増幅器から出力されるゲートバイアス電圧は安定である。このため、ＦＥＴの安定したＯＮ動作を得られる。
一方、反転増幅器に正の直流定電圧とＨｉ状態のゲートバイアス制御信号に対応した状態信号の所定の電圧とが入力された場合に、ピンチオフ電圧よりも低い負のゲートバイアス電圧が発生してＦＥＴがＯＦＦ状態となる。ここで、反転入力部に入力されるゲートバイアス制御信号に対応した所定の電圧は電源電圧変動の影響を受けて変化するため、反転増幅器から出力されるゲートバイアス電圧もこの変化に応じて変化する。しかし、ゲートバイアス電圧をＦＥＴのピンチオフ電圧よりも十分低い値に設定することで多少電源電圧が変動してもＦＥＴのＯＦＦ動作には影響を与えない。

また、この発明のパルス変調モジュールは、前述のＦＥＴ増幅器を備え、ＦＥＴに入力される高周波信号をゲートバイアス電圧に基づきパルス変調することを特徴としている。

この構成では、前述のＦＥＴ増幅器が安定且つ高速にＯＮ／ＯＦＦ動作するため、ＦＥＴに入力される高周波信号の振幅を安定してパルス状にＯＮ／ＯＦＦ制御することができ、波形鈍りや歪みのないパルス変調信号が出力される。

また、この発明のレーダ装置は、前述のパルス変調モジュールを備え、該パルス変調モジュールで高周波信号をパルス変調してなるパルス変調信号を外部に送信し、物標の反射信号を受信することで該物標の検知を行うことを特徴としている。

この構成では、前述のパルス変調モジュールを用いることで、パルス変調信号である送信信号の波形が鈍ったり歪んだりしない。

この発明によれば、ＦＥＴを正のゲートバイアス電圧印加でＯＮ状態とし、ピンチオフ電圧より低い負のゲートバイアス電圧印加でＯＦＦ状態とすることができる。これにより、ＦＥＴのＯＮ状態で高出力を得られるＦＥＴ増幅器を構成することができる。

また、この発明によれば、ＦＥＴのＯＮ状態、ＯＦＦ状態ともに安定に動作させることができるため、安定した高周波出力信号が得られるＦＥＴ増幅器を構成することができる。

また、この発明によれば、前述のＦＥＴ増幅器を用いることで、ＦＥＴに入力される高周波信号の振幅をゲートバイアス電圧により高速にＯＮ／ＯＦＦ的に制御して安定したパルス変調信号を出力するパルス変調モジュールを構成することができる。

また、この発明によれば、前述のパルス変調モジュールを用い、ＦＥＴに入力する信号を物標検知用の高周波信号とすることで、高周波信号の振幅をＯＮ／ＯＦＦ的に制御したパルス変調信号である送信信号が得られ、この送信信号を用いて物標の検知を行うことができる。これにより、高精度で且つ高速に物標検知を行うレーダ装置を構成することができる。

［図１］第１の実施形態に係るパルス変調モジュールの回路図である。
［図２］第２の実施形態に係るレーダ装置の概略構成を示すブロック図である。

符号の説明

１−定電圧回路
２−ゲートバイアス制御信号入力回路
３−インバータ回路
４−反転増幅回路
５−ＦＥＴ
６−変調信号出力端子
７−高周波信号入力回路
１０−駆動電圧入力端子
１００−信号処理回路
１０１−発振器
１０２−逓倍器
１０３−増幅器
１０３Ａ−初段増幅部
１０３Ｂ−終段増幅部
１０４−サーキュレータ
１０５−アンテナ
１０６−ミキサ

本発明の第１の実施形態に係るＦＥＴ増幅器を用いたパルス変調モジュールについて図１を参照して説明する。
図１は本実施形態に係るパルス変調モジュールの回路図である。
図１に示すように、パルス変調モジュールのデプレッション型ＦＥＴ５のゲートには、高周波信号入力回路７と、インダクタＬ１を介して反転増幅器４の出力部とに導通している。また、ＦＥＴ５のソースは接地し、ドレインは高周波信号出力回路８を介して変調信号出力端子６に導通している。

反転増幅器４は、オペアンプ（差動増幅器）ＯＰと、オペアンプＯＰの反転入力端子と出力端子との間に接続された抵抗素子Ｒ６と、反転入力端子と抵抗素子Ｒ６との接続点と前段の本発明の「論理回路」に相当するインバータ回路ＩＮＶ３の出力端子との間に接続された抵抗素子Ｒ５とからなる。そして、オペアンプＯＰの非反転入力端子が反転増幅器４の非反転入力部に相当し、抵抗素子Ｒ５のオペアンプＯＰと対向する側の端部が反転増幅器４の反転入力部に相当する。さらに、オペアンプＯＰの出力端子と抵抗素子Ｒ６との接続点が反転増幅器４の出力部に相当し、反転増幅器４の出力部は、小容量コンデンサＣ１により高周波的に接地している。

反転増幅器４の非反転入力部、すなわちオペアンプＯＰの非反転入力端子は、抵抗素子Ｒ４を介して定電圧回路１の出力部に導通している。
定電圧回路１の入力部は抵抗素子Ｒ１を介して駆動電圧入力端子１０に導通しており、定電圧回路１は、入力部と接地との間に入力部側をカソードとして接続されたツェナーダイオードＺＤと、該ツェナーダイオードＺＤに並列接続された抵抗素子Ｒ２、Ｒ３の直列回路とから構成されている。そして、抵抗素子Ｒ２と抵抗素子Ｒ３との接続点が定電圧回路１の出力部に相当する。

反転増幅器４の反転入力部はインバータ回路３の出力端子に導通し、インバータ回路３の入力端子はゲートバイアス制御信号入力回路２に導通している。

これら定電圧回路１、ゲートバイアス制御信号入力回路２、インバータ回路３、反転増幅器４、ＦＥＴ５、および変調信号出力端子６からなる回路が本発明の「ＦＥＴ増幅器」に相当する。

次に、このパルス変調モジュールの動作について説明する。
駆動電圧入力端子１０にツェナーダイオードＺＤのブレークダイン電圧ＶＺＤより高電圧の駆動電圧信号Ｖｃｃが入力されると、この駆動電圧信号Ｖｃｃは抵抗素子Ｒ１を介して定電圧回路１に入力される。定電圧回路１に駆動電圧信号Ｖｃｃが印加されると、抵抗素子Ｒ１には所望の電流が流れ、ツェナーダイオードＺＤには駆動電圧信号Ｖｃｃからの電流と抵抗素子Ｒ１の抵抗値に応じた電圧降下を引いた電流が加わる。ツェナーダイオードＺＤは、ツェナーダイオードＺＤに流れる電流が変化してもツェナーダイオードＺＤの両端の電圧が一定である特性を持っているため、この回路では、抵抗素子Ｒ２と抵抗素子Ｒ３との直列回路には正の一定電圧であるブレークダウン電圧ＶＺＤが印加される。そして、抵抗素子Ｒ２と抵抗素子Ｒ３とによりブレークダウン電圧ＶＺＤが分圧されて、定電圧回路１からは所望の正の直流定電圧信号が出力される。この正の直流定電圧信号は抵抗素子Ｒ４を介して反転増幅器４の非反転入力部、すなわちオペアンプＯＰの非反転入力端子に入力される。

ゲートバイアス制御信号入力回路２は、図示していない前段から入力されたＦＥＴ５のＯＮ／ＯＦＦ状態を制御するディジタルのゲートバイアス制御データ信号が入力され、波形成形、タイミング調整などの処理を行い、ゲートバイアス制御信号に変換してインバータ回路３に出力する。ここで、ゲートバイアス制御信号はＨｉ状態でＦＥＴ５がＯＮ状態となり、Ｌｏｗ状態でＦＥＴ５がＯＦＦ状態となるように設定されている。

インバータ回路３は論理回路であるＮＡＮＤゲートによって実現する回路構成からなり、２入力端子の双方にゲートバイアス制御信号を入力し、反転出力する。この反転出力される信号が本発明の「状態制御信号」に相当する。すなわち、インバータ回路３は、ゲートバイアス制御信号がＨｉ状態ならば０ＶのＬｏｗ状態となり、ゲートバイアス制御信号がＬｏｗ状態ならばインバータ回路３の電源電圧に応じた所定電位のＨｉ状態となる電圧を出力する。その電圧は、反転増幅器４の反転入力部に入力され、抵抗素子Ｒ５を介してオペアンプＯＰの反転入力端子に入力される。

反転増幅器４は、非反転入力部に入力された正の直流定電圧と、反転入力部に入力されたインバータ回路３からの出力電圧とにより次式に示す関係のゲートバイアス電圧を出力する。次式において、ＶＧはゲートバイアス電圧を、ＶＤは正の直流定電圧を、Ｖｃｏｎはインバータ回路３からの出力電圧を示し、Ｒ５，Ｒ６はそれぞれ抵抗素子Ｒ５，Ｒ６の抵抗値を示す。

ＶＧ＝−（Ｒ６／Ｒ５）×Ｖｃｏｎ＋ＶＤ −（１）
ここで、ＶＤは定電圧回路１の構成により設定され、Ｖｃｏｎはインバータ回路３の構成により設定される。このため、これら電圧値と抵抗素子Ｒ５，Ｒ６の抵抗値とを所定値に設定することにより、Ｈｉ状態とＬｏｗ状態とに対応したゲートバイアス電圧とを設定することができる。

例えば、正の直流定電圧値ＶＤを−０．２Ｖとし、抵抗素子Ｒ５の抵抗値を１．２ｋΩとし、抵抗素子Ｒ６の抵抗値を４７０Ωとする。そして、インバータ回路３からの出力電圧のＨｉ状態に対応する電圧値Ｖｃｏｎ（Ｈｉ）を＋５．０Ｖとし、Ｌｏｗ状態に対応する電圧値Ｖｃｏｎ（Ｌｏｗ）を０Ｖとする。これにより、式（１）に示す関係から、ゲートバイアス制御電圧のＨｉ状態の電圧値ＶＧ（Ｈｉ）は−０．２Ｖ（＝−（４７０／１２００）×０＋０．２）となり、Ｌｏｗ状態の電圧値ＶＧ（Ｌｏｗ）は約−１．７６Ｖ（＝−（４７０／１２００）×５．０−０．２）となる。

このように、前述の電圧値と抵抗値とを所望値に設定することで、ゲートバイアス制御信号がＨｉ状態のときは正のゲートバイアス電圧、ゲートバイアス制御信号がＬｏｗ状態のときは負のゲートバイアス電圧がＦＥＴ５のゲートに印加される。

ＦＥＴ５は、所定負電圧のピンチオフ電圧を閾値としてＯＮ／ＯＦＦ制御されるので、前記ゲートバイアス制御信号のＬｏｗ状態のゲートバイアス電圧をピンチオフ電圧よりも低い値に設定することにより、ＦＥＴ５をＯＦＦ状態にすることができる。例えば、前例の設定条件を用いる場合、ピンチオフ電圧が−１．５Ｖ程度のＦＥＴを用いればよい。また、逆にピンチオフ電圧が−１．５ＶのＦＥＴを用いる場合には、前例の設定条件となる素子および電圧値を用いればよい。

ＦＥＴ５のゲートには高周波信号入力回路７から高周波信号が入力されており、Ｈｉ状態のゲートバイアス制御信号が入力されている場合には、ＦＥＴ５はＯＮ動作して高周波信号を所定増幅率で増幅し高周波信号出力回路８を介して変調信号出力端子６に出力する。この際、ＦＥＴ５は正電圧領域で動作するので高い増幅率で高周波信号を増幅して出力することができる。すなわち、高出力ＦＥＴ増幅器を実現することができる。
一方、ＦＥＴ５のゲートに高周波信号入力回路７から高周波信号が入力されていても、Ｌｏｗ状態のゲートバイアス制御信号が入力されている場合にはＦＥＴ５はＯＮ動作せず、高周波信号を変調信号出力端子６に出力しない。
このように、ＦＥＴ５は、ゲートバイアス制御信号のＨｉ／Ｌｏｗ状態の変位によりＯＮ／ＯＦＦ的に高周波信号の振幅を制御することができ、高出力でパルス変調信号を変調信号出力端子６に出力することができる。

また、前述の構成では、Ｈｉ状態のゲートバイアス制御信号に対応するインバータ回路３からの出力電圧は０Ｖとなり、インバータ回路３の電源電圧の変動に影響されない。これにより、反転増幅器４の反転入力端子には０Ｖ、非反転入力端子には定電圧回路１からの定電圧が入力されるため、Ｈｉ状態のゲートバイアス電圧が安定する。この安定したゲートバイアス制御電圧がＦＥＴ５に印加されるため、ＦＥＴ５は安定してＯＮ動作し、出力されるパルス変調信号の振幅が安定する。また、Ｌｏｗ状態のゲートバイアス制御信号に対するインバータ回路３からの出力電圧は一般にインバータ回路３の電源電圧となるため、その電源電圧の変動によりインバータ回路３からの出力電圧値が若干不安定となる。このため、ゲートバイアス電圧も変化するが、Ｌｏｗ状態のゲートバイアス電圧をＦＥＴ５のピンチオフ電圧よりも十分低く設定することにより、インバータ回路３の電源電圧が多少変動しても安定してＦＥＴ５のＯＦＦ制御を行うことができる。

このように前述の構成を用いることで、安定したパルス変調信号を出力するＦＥＴ増幅器およびパルス変調モジュールを構成できる。すなわち、高出力で安定したパルス変調信号が得られるＦＥＴ増幅器およびこれを備えたパルス変調モジュールを構成することができる。

また、前述の構成では、反転増幅器４のオペアンプＯＰの出力が直接ＦＥＴのゲートに入力されるので、オペアンプのスルーレート性能に応じてＨｉ状態とＬｏｗ状態との切り替えを高速で行うことができる。これによりＦＥＴ５のＯＮ／ＯＦＦ制御が高速で行われ、出力されるパルス変調信号のパルスのエッジ部が鈍ることなく急峻になり高速パルス変調を実現することができる。

また、前述の構成では、ゲートバイアス制御信号をインバータ回路３により反転させて反転増幅器４の反転入力部へ入力する電圧を生成しているので、ゲートバイアス制御信号の状態変位方向とゲートバイアス電圧の状態変位方向とが一致する。すなわち、ゲートバイアス制御信号がＨｉ状態の時にゲートバイアス電圧が正となり、ＦＥＴ５がＯＮ状態となる。また、ゲートバイアス制御信号がＬｏｗ状態の時にゲートバイアス電圧が負となり、ＦＥＴ５がＯＦＦ状態となる。これにより、予め設定するゲートバイアス制御データのＨｉ／Ｌｏｗ状態とＦＥＴのＯＮ／ＯＦＦ制御を示すゲートバイアス電圧の正負とが一致し、パルス変調信号のＨｉ／Ｌｏｗ状態のタイミングを容易に設計することができ、取り扱いの容易なパルス変調モジュールを構成することができる。

次に、第２の実施形態に係る振幅パルス変調方式のレーダ装置について図２を参照して説明する。
図２は本実施形態に係る振幅パルス変調方式のレーダ装置の概略構成を示すブロック図である。
発振器１０１は、信号処理回路１００から入力された変調信号に従い所望の一定周波数で発振して発振信号を逓倍器１０２に出力する。逓倍器１０２は入力された発振信号を所望の送信周波数になるように逓倍して、送信周波数信号を増幅器１０３に出力する。増幅器１０３は初段増幅部１０３Ａと、終段増幅部１０３Ｂとからなる。初段増幅部１０３Ａは入力された送信周波数信号を所定の振幅レベルまで増幅して、終段増幅部１０３Ｂとミキサ１０６とに出力する。終段増幅部１０３Ｂは信号処理回路１００からのゲートバイアス制御データ信号に基づき、初段増幅部１０３Ａから入力された送信周波数信号の振幅をＯＮ／ＯＦＦ的に切り替えてパルス変調してサーキュレータ１０４に出力する。サーキュレータ１０４は入力されたパルス変調信号をアンテナ１０５に伝送し、アンテナ１０５はこのパルス変調信号を探知領域に放射する。アンテナ１０５は探知領域内の物標から反射された信号を受信して、この受信信号をサーキュレータ１０４に出力し、サーキュレータ１０４はこの受信信号をミキサ１０６に伝送する。ミキサ１０６は、サーキュレータ１０４から入力された受信信号と、増幅器１０３から入力された送信周波数信号とに基づき、受信信号の振幅に応じた検出信号を出力する。信号処理回路１００は、入力された検出信号を所望の振幅レベルまで増幅し、ＡＤ変換して検出データを上位システムに出力する。また、信号処理回路１００は自身が出力するゲートバイアス制御データ信号と入力された検出信号とから時間差を算出して検出された物標までの距離を算出し、距離算出データを上位システムに出力する。

このような振幅パルス変調方式のレーダ装置の終段増幅部１０３Ｂに前述のＦＥＴ増幅器を含むパルス変調モジュールを用いる。これにより、安定したパルス変調信号を高出力で探知領域に放射することができ、安定して物標の検知を行うことができる。

Claims (4)

1. ゲートバイアス制御回路からのゲートバイアス電圧に基づいて、ゲートに入力される高周波信号を増幅するＦＥＴを備えたＦＥＴ増幅器において、
   前記ゲートバイアス制御回路は、
   正の直流定電圧信号を発生する定電圧回路と、
   Ｈｉ状態とＬｏｗ状態とをとる状態制御信号を出力する論理回路と、
   前記定電圧回路からの正の直流定電圧信号を非反転入力部に入力し、前記論理回路からの前記状態制御信号を反転入力部に入力して、ゲートバイアス電圧を出力する反転増幅器と、を備えたことを特徴とするＦＥＴ増幅器。
2. 前記ゲートバイアス制御回路は、前記論理回路からの状態制御信号がＬｏｗ状態の時に正のゲートバイアス電圧を発生し、前記論理回路からの状態制御信号がＨｉ状態の時に負のゲートバイアス電圧を発生する請求項１に記載のＦＥＴ増幅器。
3. 請求項１または請求項２に記載のＦＥＴ増幅器を備え、前記ＦＥＴに入力される高周波信号を前記ゲートバイアス電圧に基づきパルス変調するパルス変調モジュール。
4. 請求項３に記載のパルス変調モジュールを備え、該パルス変調モジュールで高周波信号をパルス変調してなるパルス変調信号を外部に送信し、物標からの反射信号を受信することで該物標の検知を行うレーダ装置。

Images