JP5239875B2 - バイアス電流生成回路、増幅器及び通信送受信回路 - Google Patents

バイアス電流生成回路、増幅器及び通信送受信回路 Download PDF

Info

Publication number
JP5239875B2
JP5239875B2 JP2009001014A JP2009001014A JP5239875B2 JP 5239875 B2 JP5239875 B2 JP 5239875B2 JP 2009001014 A JP2009001014 A JP 2009001014A JP 2009001014 A JP2009001014 A JP 2009001014A JP 5239875 B2 JP5239875 B2 JP 5239875B2
Authority
JP
Japan
Prior art keywords
bias
circuit
bias current
transistor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009001014A
Other languages
English (en)
Other versions
JP2010161485A (ja
Inventor
恭明 萬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2009001014A priority Critical patent/JP5239875B2/ja
Publication of JP2010161485A publication Critical patent/JP2010161485A/ja
Application granted granted Critical
Publication of JP5239875B2 publication Critical patent/JP5239875B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、バイアス電流生成回路及びそれを用いた増幅器に関し、特に温度条件や製造条件による利得変動を減らすバイアス電流の補正技術に関する。
増幅器の利得は、製造時のばらつきや温度条件によって変化するが、これらによらずに一定の値に制御されることが求められる。増幅器の利得を一定に保つ方法の一つとして、増幅器のバイアスを条件にあわせて制御する方法があげられる。
図7は、従来の増幅器におけるバイアス電流制御の示す図である。
具体的には、図7に例を示すとおり、増幅器50の増幅段トランジスタ51のトランスコンダクタンス(以降gmと記す)が一定になるようにバイアス回路52に流すバイアス電流を制御する。
ここでトランジスタ51のgmは式1で表される。
Figure 0005239875
・・・(式1)
ここで、dIdはドレイン電流の微小変化、dVgはゲート電圧の微小変化をあらわす。製造時のばらつきや温度条件、バイアス(VgのDC電圧)によってgmは変化する。
次に、図8は、gmを一定にするバイアス電流を生成する従来の回路を示す図である(非特許文献1参照)。図8において、トランジスタ60のトランジスタ61に対するサイズ比をm、抵抗62の値をRとすると、トランジスタ61のgm
Figure 0005239875
・・・(式2)
で与えられる。これは、トランジスタの製造条件や温度条件によらず、gmがmとRにのみ依存し、一定とすることができることを意味する。
図9は、gmを一定にするバイアス電流を生成する従来の別の回路を示す図である(特許文献1参照)。
図9においては、一対の差動トランジスタにおいて、ゲートに電圧差を与え、そのドレイン電流差が一定値になるようにバイアス電流を制御する。
すなわち、トランジスタ70と71に流れる電流差がΔIdに等しくなるようにバイアス電流調整回路72によってテール電流源73を調整すると、
Figure 0005239875
・・・(式3)
が成り立つ。このため、ΔId及びΔVinを与えることで任意のgmとなるようなバイアス電流を生成できる。
特開2007−184688公報 Thomas H. Lee著「The Design of CMOS Radio-Frequency Integrated Circuits Second Edition」Cambridge University Press出版、第325頁から第328頁
ところで、プロセスの微細化と回路動作の高速化の要望から、増幅器のトランジスタはゲート長を小さく設計することが要求される。一方で、gmが一定となるようなバイアス電流生成回路のトランジスタのゲート長Lを、増幅器のトランジスタにあわせて小さくすると、バイアス電流生成回路の消費電流が大きくなってしまうという欠点がある。消費電流を少なくするためにゲート幅Wを小さくすると、トランジスタの面積が小さくなり、製造上のばらつき(トランジスタの閾値電圧等のミスマッチ)により、誤差が大きくなってしまう。逆に、製造上のばらつきをおさえるためにトランジスタの面積を大きくし、かつ消費電流を下げるためには、バイアス電流生成回路におけるトランジスタのゲート長Lを大きくする必要があるが、校正用のバイアス電流生成回路のトランジスタと増幅器のトランジスタで特性が違ってしまい、精度が落ちるという欠点がある。従って、図8、図9のバイアス電流生成回路では精度よくgmを一定に制御することができない。
本発明は、かかる事情に鑑み、精度良く増幅器における増幅段トランジスタのトランスコンダクタンスを一定に制御することのできるバイアス電流生成回路を提供することを目的とする。
以上の課題を解決するために、請求項1の発明は、スイッチを介して並列に接続された可変電流源及び定電源流からなり、前記スイッチがオンされて前記定電流源が接続されることで、供給する電流量を変化させるバイアス電流供給回路と、該バイアス電流供給回路からバイアス電流を供給されバイアス電圧としてのゲート電圧を発生するトランジスタを有するバイアス回路と、前記スイッチがオンの場合とオフの場合における前記バイアス回路からの前記バイアス電圧を比較して、前記各場合における前記ゲート電圧の変化量を検出する比較検出回路と、前記スイッチをオンした場合に前記トランジスタを流れる前記バイアス電流の変化量と前記トランジスタにおける前記ゲート電圧の変化量との比率が一定となるように、前記スイッチをオンしたときの前記トランジスタの前記ゲート電圧の変化量が所定の固定値と等しくなるように前記可変電流源からの前記バイアス電流を制御するバイアス制御回路と、を備えるバイアス電流生成回路を特徴とする。
また、請求項2の発明は、請求項1に記載のバイアス電流生成回路において、前記バイアス制御回路はディジタル回路によって構成されたバイアス電流生成回路を特徴とする。
また、請求項3の発明は、請求項1又は2に記載のバイアス電流生成回路と接続され、該バイアス電流生成回路によって生成されたバイアス電流を用いる増幅器を特徴とする。
また、請求項4の発明は、請求項3に記載の増幅器を備えた通信送受信回路を特徴とする。
以上のように構成したので、本発明は、バイアス電流を変化させたときのバイアス電圧の変化を検知することで、バイアス電流生成回路を接続した増幅器の増幅段トランジスタのコンダクタンスを検出するようにしたので、製造上のばらつきによって生じる個々のデバイスの特性の違いに影響されないようにすることが出来る。
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図1は、本発明のバイアス電流生成回路の動作原理の概要を説明する図である。
図1において、バイアス回路7に流れるバイアス電流は、可変電流源2(流れる電流をIdとする)と、スイッチ4を介して接続した定電流源3(ΔIdとする)とによって供給さされている。
ただし、このような構成が唯一ではなく、電流IdとId+ΔIdの両方がバイアス回路7に供給できれば良い。ここでΔIdはIdに比べて十分に小さいものとする。スイッチ4がオフのときはバイアス回路7に流れる電流はIdであり、このときのバイアス電圧をVgとする。また、スイッチ4がオンのときはバイアス回路7に流れる電流はId+ΔIdであり、このときのバイアス電圧はVg+ΔVgとなる。
次に、ゲート電圧差(バイアス電圧差)検出・比較回路5により、スイッチ4のオン・オフにともなうバイアス回路7のバイアス電圧差ΔVgを検出し、既定の固定値と比較してその大小を出力する。
次に、バイアス電流制御回路6により、スイッチ4のオン・オフによって生じるバイアス電圧差ΔVgが規定値になるべく近くなるように、可変電流源2からのバイアス電流Idを制御する。
図2は、本発明のバイアス電流生成回路を用いた増幅器の一例を示す図である。
図2において、バイアス電流生成回路1Aに、増幅器のバイアス回路20が接続される構成となっている。
バイアス回路20には、増幅段トランジスタ21が含まれており、また、バイアス電流生成回路1Aのバイアス回路としてトランジスタ15を使用している。
なお、図1と同じ構成について同じ符号を付して詳細な説明は省略する。
トランジスタ15に流れる電流は、可変電流源2とスイッチ4を介して接続する定電流源3によって決まる。
なお、スイッチ4、10、11は、図示しない制御回路によって適宜制御されるものとする。
今、可変電流源2の電流値がIdに設定されているとする。スイッチ4がオフのとき、トランジスタ15に流れる電流はIdである。このとき、トランジスタ15のゲート電圧はVgであるとする。
次にスイッチ4をオンとした場合、トランジスタ15に流れる電流はId+ΔIdとなる。このとき、ゲート電圧はVg+ΔVgとなるとする。gmの定義(式4)より、トランジスタ15にバイアス電流Idを流したときのgm
Figure 0005239875
・・・(式4)
となる。式4において、ΔIdがIdに比べて十分に小さい場合に等号が成り立つ。
次にゲート電圧差検出・比較回路5の動作を説明する。
まず、スイッチ4がオフのとき、ゲート電圧差検出・比較回路5のスイッチ10をオフとし、スイッチ11は図中上側(電圧Va)を選択するようにする。
図3は、この状態のゲート電圧差検出・比較回路5のみを抜き出した図である。
図3において、比較器13によるフィードバックがかかっているため、容量12には電圧Vg−Vaに比例した電荷がチャージされる。
次に、スイッチ4をオンとし、ゲート電圧差検出・比較回路5のスイッチ10はオフとする。このとき、スイッチ11は図中下側(電圧Va+ΔVa)を選択するようにする。
図4は、この状態のゲート電圧差検出・比較回路5のみを抜き出した図である。
先述のようにトランジスタ15のゲート電圧はVg+ΔVgとなっていることと、図3の場合においてチャージされた容量12の電荷は保存されていることより、ノード14の電圧は
Figure 0005239875
・・・(式5)
となる。これより、比較器13の出力スイッチ4のオン・オフによるΔVgとΔVaの大小の比較結果となる。
以上のように、比較器13はスイッチ10のオン時の入力電圧差と、スイッチ10のオフ時の入力電圧差との大小を比較するため、仮に比較器13自身に非理想特性としてDCオフセットが存在したとしても、結果に影響を与えないという利点がある。
次に、バイアス電流制御回路6について説明する。
先述のように、比較器13の出力結果は、スイッチ4のオン・オフによるトランジスタ15のゲート電圧差ΔVgと固定値ΔVaと比較結果である。バイアス電流制御回路6では、ΔVg=ΔVaとなるようにIdを制御する。このときトランジスタ15は
Figure 0005239875
・・・(式6)
が成り立っており、gmを一定にするバイアス電流Idが生成できていることがわかる。このバイアス電流Idを増幅器のバイアス回路20に用いれば、バイアス回路21の増幅段トランジスタ21のgmも一定とすることが出来る。
さらに、gmを一定とするような電流値はディジタル情報として保存することができるため、バイアス電流制御回路6をディジタル回路としてディジタル信号処理により実装することができ、Idの値を離散的に変化させることが出来る。また、バイアス電流制御回路6の消費電流と実装面積を小さくすることができる。また、回路のいろいろな部分でgmを一定とする電流値をディジタル制御線で設定するだけで簡単に生成することができる。
図5は、本発明に係るバイアス電流生成回路の変形例を示す図である。
図5の例において、バイアス電流生成回路1B内のトランジスタ15のゲート電圧(ノード16)を直接バイアス電圧として増幅器に供給してもよい。
以上のように、本発明のバイアス電流生成回路においては、バイアス電流を変化させたときのバイアス電圧の変化をみることでgmを検出しているため、製造上のばらつきによって生じる個々のデバイスの特性の違いに影響されない。また、gmの定義どおりにバイアスの電流差と電圧差の比が一定となるようにバイアス電流を制御するため、このバイアス電流生成回路で作った電流をもちいると、半導体プロセスの微細化にともなってトランジスタの特性が複雑に変化しても、gmが一定とすることができる。
また、gmを一定にするようなバイアス電流を受け、gmを一定にするようなバイアス電圧を精度良く生成することができる。
また、かかるバイアス電流生成回路を用いることで、製造条件や温度条件によらずに利得を安定に保つことができる増幅器を実現できる。
図6は、本発明に係る増幅器を用いた通信装置の例を示す図である。
図6に示すよう通信装置30は、アンテナ31、アンテナへの入出力をそれぞれ切り替えるスイッチ32、アンテナ31から送信される信号を増幅するための送信用のRF(Radio Frequency)部33と、アンテナ31により受信された信号を増幅するための受信用のRF部34と、受信用RF部34により増幅された信号をインターフェイス信号に、送信用RF部34で増幅されて送信されるべきインターフェイス信号をRF信号に変換する周波数変換部35と、RF信号、インターフェイス信号に対して信号処理を行うベースバンド部36等から構成されている。
また、送信側RF部33は、増幅器37等を含み、受信用RF部34は、受信したRF信号を増幅する増幅器38を含む。
増幅器37、38として、本発明のバイアス電流生成回路を用いた増幅器を用いることができ、通信装置に用いれば、内部に含まれる増幅器の利得が製造条件や温度条件によらずに一定に保たれるため、条件による半導体素子の特性変化を考慮しなくてもよく、回路構成を簡素化することができる。
本発明のバイアス電流生成回路の動作原理の概要を説明する図。 本発明のバイアス電流生成回路を用いた増幅器の一例を示す図。 ゲート電圧差検出・比較回路の詳細図(その1)。 ゲート電圧差検出・比較回路の詳細図(その2)。 本発明に係るバイアス電流生成回路の変形例を示す図。 本発明に係る増幅器を用いた通信装置の例を示す図。 従来の増幅器におけるバイアス電流制御の示す図。 mを一定にするバイアス電流を生成する従来の回路を示す図。 mを一定にするバイアス電流を生成する従来の別の回路を示す図。
1 バイアス電流生成回路、2 可変電流源、3 定電流源、4 スイッチ、5 ゲート電圧差検出・比較回路、6 バイアス電流制御回路、7 バイアス回路、10 スイッチ、11 スイッチ、12 容量、13 比較器、14 ノード、15 トランジスタ、20 (増幅器の)バイアス回路、23 ノード、24 トランジスタ、30 通信装置、31 アンテナ、32 スイッチ、33 送信側RF部、34 受信用RF部、34 送信用RF部、35 周波数変換部、36 ベースバンド部、37、38 増幅器、50 増幅器、51 トランジスタ、51 増幅段トランジスタ、52 バイアス回路、60 トランジスタ、61 トランジスタ、62 抵抗、70 トランジスタ、72 バイアス電流調整回路、73 テール電流源

Claims (4)

  1. スイッチを介して並列に接続された可変電流源及び定電源流からなり、前記スイッチがオンされて前記定電流源が接続されることで、供給する電流量を変化させるバイアス電流供給回路と、
    該バイアス電流供給回路からバイアス電流を供給されバイアス電圧としてのゲート電圧を発生するトランジスタを有するバイアス回路と、
    前記スイッチがオンの場合とオフの場合における前記バイアス回路からの前記バイアス電圧を比較して、前記各場合における前記ゲート電圧の変化量を検出する比較検出回路と、
    前記スイッチをオンした場合に前記トランジスタを流れる前記バイアス電流の変化量と前記トランジスタにおける前記ゲート電圧の変化量との比率が一定となるように、前記スイッチをオンしたときの前記トランジスタの前記ゲート電圧の変化量が所定の固定値と等しくなるように前記可変電流源からの前記バイアス電流を制御するバイアス制御回路と、を備えることを特徴とするバイアス電流生成回路。
  2. 請求項1に記載のバイアス電流生成回路において、前記バイアス制御回路はディジタル回路によって構成されたことを特徴とするバイアス電流生成回路。
  3. 請求項1又は2に記載のバイアス電流生成回路と接続され、該バイアス電流生成回路によって生成されたバイアス電流を用いることを特徴とする増幅器。
  4. 請求項3に記載の増幅器を備えたことを特徴とする通信送受信回路。
JP2009001014A 2009-01-06 2009-01-06 バイアス電流生成回路、増幅器及び通信送受信回路 Expired - Fee Related JP5239875B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009001014A JP5239875B2 (ja) 2009-01-06 2009-01-06 バイアス電流生成回路、増幅器及び通信送受信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009001014A JP5239875B2 (ja) 2009-01-06 2009-01-06 バイアス電流生成回路、増幅器及び通信送受信回路

Publications (2)

Publication Number Publication Date
JP2010161485A JP2010161485A (ja) 2010-07-22
JP5239875B2 true JP5239875B2 (ja) 2013-07-17

Family

ID=42578342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009001014A Expired - Fee Related JP5239875B2 (ja) 2009-01-06 2009-01-06 バイアス電流生成回路、増幅器及び通信送受信回路

Country Status (1)

Country Link
JP (1) JP5239875B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5694035B2 (ja) * 2011-03-31 2015-04-01 富士通株式会社 電力増幅器および通信装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2620836B1 (fr) * 1987-09-21 1990-01-19 Thomson Semiconducteurs Source d e courant ajustable et convertisseur numerique/analogique a auto-calibration utilisant une telle source
JP2003273657A (ja) * 2002-03-18 2003-09-26 Mitsubishi Electric Corp バイアス回路及びadコンバータ
JP2006135377A (ja) * 2004-11-02 2006-05-25 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JP2010161485A (ja) 2010-07-22

Similar Documents

Publication Publication Date Title
JP5854372B2 (ja) 電力増幅モジュール
US8093952B2 (en) Method and system for precise current matching in deep sub-micron technology
JP5821876B2 (ja) 電力増幅モジュール
US8319553B1 (en) Apparatus and methods for biasing amplifiers
US20110316632A1 (en) Optical communication device
JP2006345018A (ja) 抵抗回路
WO2016152267A1 (ja) 増幅器および電子回路
US11073853B2 (en) Power supply with low variation of total radiated power
JP2005151331A (ja) 信号強度検波回路およびそれを用いた増幅率制御システム。
KR101214752B1 (ko) 바이어스 제어 장치
US20110133837A1 (en) Variable gain amplifier
JP2011091572A (ja) 可変利得増幅回路
JP6288607B2 (ja) 電力増幅モジュール
EP3168988B1 (en) Amplifier system and method for controlling amplifier
JP4719044B2 (ja) 増幅回路
US8816774B2 (en) Power amplifier system
JP5239875B2 (ja) バイアス電流生成回路、増幅器及び通信送受信回路
JP6094783B2 (ja) バイアス制御回路及び電力増幅モジュール
KR101376898B1 (ko) 바이어스 제어 장치
JP2007150433A (ja) 可変利得増幅器およびそれを用いた送受信装置
JP2008165686A (ja) 可変レギュレータ及びこの可変レギュレータを用いた電力増幅装置
JP2009267558A (ja) 増幅回路
JP5694035B2 (ja) 電力増幅器および通信装置
JP2007318723A (ja) 電力増幅器
US20080068087A1 (en) Automatic-gain control circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5239875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees