JP4151426B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4151426B2 JP4151426B2 JP2003028697A JP2003028697A JP4151426B2 JP 4151426 B2 JP4151426 B2 JP 4151426B2 JP 2003028697 A JP2003028697 A JP 2003028697A JP 2003028697 A JP2003028697 A JP 2003028697A JP 4151426 B2 JP4151426 B2 JP 4151426B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip capacitor
- lead frame
- chip
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源端子のリードフレームと接地端子のリードフレームの間に搭載されるチップコンデンサを備え、当該チップコンデンサが樹脂によってモールドされる半導体装置に関する。
【０００２】
【従来の技術】
電磁ノイズ除去のため、コンデンサが電源端子と接地端子の間に接続されたプリント基板が、例えば、実開平４−６３６７２号公報（特許文献１）に開示されている。
【０００３】
図６に、小型化のため上記と同じ電磁ノイズ除去のためのチップコンデンサが電源端子のリードフレームと接地端子のリードフレームの間に直接搭載され、全体が樹脂によってモールドされた半導体装置を示す。図６は半導体装置１００の平面透視図であり、図では以下で説明する要部が実線で示されており、他の部分が点線で示されている。
【０００４】
図６において、符号４は半導体装置１００の主要部であるＩＣチップであり、ヒートシンク８上に搭載されている。図６の半導体装置１００には８本のリードフレームがあるが、実線で示した符号１のリードフレームは電源端子であり、符号２のリードフレームは接地（ＧＮＤ）端子である。電源端子のリードフレーム１と接地端子のリードフレーム２の間には、電磁ノイズ除去のためのチップコンデンサ３が搭載されている。符号５は、ＩＣチップ４とリードフレームを接続するワイヤボンディングのワイヤである。半導体装置１００では、ＩＣチップ４とチップコンデンサ３が図中の一点差線で示す樹脂９によってモールド封止されている。
【０００５】
【特許文献１】
実開平４−６３６７２号公報
【０００６】
【発明が解決しようとする課題】
図６に示す半導体装置１００では、小型化のため、電磁ノイズ除去のためのチップコンデンサ３が変形しやすいリードフレーム１，２の上に直接搭載されている。従って、リードフレーム１，２やモールド樹脂９を介してチップコンデンサ３に過大な応力が加わると、チップコンデンサ３が応力変形してショート故障を起こすことが考えられる。この場合には、チップコンデンサ３が電源とグランド（ＧＮＤ）間に接続されているため、過電流が流れてチップコンデンサ３が発熱し、最悪の場合にはモールド樹脂９が焼損する可能性もある。
【０００７】
そこで本発明は、リードフレームにチップコンデンサを直接搭載した小型の半導体装置であって、チップコンデンサのショート故障の際、モールド樹脂の焼損の可能性を抑制した、フェールセーフ機能を有する半導体装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明は、電源端子のリードフレームと接地端子のリードフレームの間に搭載されるチップコンデンサを備え、当該チップコンデンサが樹脂によってモールドされる半導体装置において、前記電源端子と接地端子の間で、前記チップコンデンサと直列に過電流反応部が設けられ、チップコンデンサのショート故障によって過電流が流れた際に、前記過電流反応部が断線されることを特徴としている。
【０００９】
これによれば、リードフレーム上に搭載されたチップコンデンサに過大な応力が加わり、チップコンデンサがショート故障を起こした場合には、電源端子と接地端子を短絡する過電流が流れる。この過電流が流れた際には、チップコンデンサと直列に接続された過電流反応部が、過電流により断線される。この断線によって過電流の流れは遮断されるため、チップコンデンサが発熱してモールド樹脂が焼損するといった事態を避けることができる。従って、本発明の半導体装置は、リードフレームにチップコンデンサを直接搭載した小型の半導体装置であって、チップコンデンサのショート故障の際、モールド樹脂の焼損の可能性が抑制された、フェールセーフ機能を有する半導体装置とすることができる。
【００１０】
請求項２に記載の発明は、前記過電流反応部が、前記電源端子もしくは接地端子のリードフレームの一部において断面を小さくした断面縮小部であることを特徴としている。
【００１１】
これによれば、断面縮小部の断面積を適宜設定することにより、チップコンデンサのショート故障によって過電流が流れた際に、過電流による発熱で断面縮小部を溶かして、断線させることができる。これによって、チップコンデンサが搭載されるリードフレームの一部に断面縮小部が設けられた上記半導体装置を、チップコンデンサのショート故障の際にフェールセーフ機能が働く半導体装置とすることができる。
【００１２】
請求項３に記載の発明は、前記過電流反応部が、前記電源端子もしくは接地端子のリードフレームの一部において切断部が形成され、当該切断部がワイヤボンディングによるワイヤで接続されたワイヤ接続部であることを特徴としている。また、請求項４に記載の発明は、前記過電流反応部が、前記電源端子もしくは接地端子のリードフレームの一部において切断部が形成され、当該切断部がチップ抵抗により接続されたチップ抵抗接続部であることを特徴としている。
【００１３】
ワイヤボンディングによるワイヤによっても、断面積を適宜設定することにより、チップコンデンサのショート故障によって過電流が流れた際に、過電流による発熱でワイヤを溶かして、断線させることができる。また、チップ抵抗（抵抗値はほぼ０Ω）によっても、小さな電流容量のチップ抵抗を採用することで、チップコンデンサのショート故障の際に、過電流による発熱で断線させることができる。従って、リードフレームの切断部をワイヤボンディングによるワイヤもしくはチップ抵抗によって接続した上記半導体装置についても、チップコンデンサのショート故障の際にフェールセーフ機能が働く半導体装置とすることができる。
【００１４】
請求項５に記載の発明は、電源端子のリードフレームと接地端子のリードフレームの間に搭載されるチップコンデンサを備え、当該チップコンデンサが樹脂によってモールドされる半導体装置において、前記チップコンデンサを２個以上とし、各チップコンデンサが直列接続となるようにリードフレーム上に搭載されることを特徴としている。
【００１５】
これによれば、２個以上のチップコンデンサが直列接続でリードフレーム上に搭載されるため、１個のチップコンデンサがショート故障を起こしても、他のチップコンデンサが正常であれば、電源端子と接地端子の間に短絡電流が流れることはない。従って、本発明の半導体装置では、過電流によりチップコンデンサが発熱し、モールド樹脂が焼損する確率が低減される。このようにして、本発明の半導体装置は、リードフレームにチップコンデンサを直接搭載した小型の半導体装置であって、チップコンデンサのショート故障の際、モールド樹脂の焼損の確率が低減された、フェールセーフ機能を有する半導体装置とすることができる。
【００１６】
請求項６に記載の発明は、電源端子のリードフレームと接地端子のリードフレームの間に搭載されるチップコンデンサを備え、当該チップコンデンサが樹脂によってモールドされる半導体装置において、前記チップコンデンサの周囲おいて、前記樹脂を他の部分より薄くモールドしてなることを特徴としている。
【００１７】
これによれば、チップコンデンサがショート故障を起こして過電流が流れた場合、チップコンデンサの周囲の樹脂が他の部分より薄くモールドされているため、モールド樹脂の焼損の周囲への拡大が抑制される。従って、本発明の半導体装置は、リードフレームにチップコンデンサを直接搭載した小型の半導体装置であって、チップコンデンサのショート故障の際、モールド樹脂の焼損の周囲への拡大が抑制された、フェールセーフ機能を有する半導体装置とすることができる。
【００１８】
請求項７に記載のように、本発明は、前記チップコンデンサが電磁ノイズ除去のためのチップコンデンサである場合に好適である。
【００１９】
樹脂によってモールドされた半導体装置では、半導体装置を駆動するための電源からも、リードフレームを介して有害な電磁ノイズが入射してくる。このような電源からの電磁ノイズは、電源端子と接地端子の間にコンデンサを入れて除去する必要がある。従って、本発明の半導体装置における前記チップコンデンサを電磁ノイズ除去に用いることで、小型の半導体装置であって、電源からの電磁ノイズの影響が抑制された半導体装置とすることができる。さらに、チップコンデンサのショート故障に際しては、前記のようにフェールセーフ機能を有する半導体装置とすることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を、図に基づいて説明する。
【００２１】
（第１の実施形態）
図１に、本実施形態における半導体装置１０１を示す。図１は、半導体装置１０１の平面透視図であり、図６に示す従来の半導体装置１００の場合と同様に、以下で説明する要部が実線で示されており、他の部分が点線で示されている。また、図１の半導体装置１０１では、図６の従来の半導体装置１００と同様の部分については同一の符号が付してあり、その説明は省略する。
【００２２】
図１の半導体装置１０１は、図６の半導体装置１００と同様、チップコンデンサ３が電源端子のリードフレーム１１と接地端子のリードフレーム２１の間に直接搭載され、全体が樹脂によってモールドされた小型の半導体装置である。一方、図１の半導体装置１０１では、電源端子と接地端子の間でチップコンデンサ３と直列に、過電流が流れた場合に断線される過電流反応部が設けられている点で、図６に示す従来の半導体装置１００と異なっている。図１の半導体装置１０１における上記の過電流反応部は、電源端子と接地端子のリードフレーム１１，２１の一部を幅細に形成し、かつ中央部に４つの穴を配置して断面を小さくした断面縮小部１１ｈ，２１ｈが、それに対応している。断面縮小部１１ｈ，２１ｈの断面積は、過電流が流れた際に、過電流による発熱で断面縮小部１１ｈ，２１ｈが溶けて断線するように、所定の値（溶断許容電流：数十Ａ以上）に設定されている。尚、図１の半導体装置１０１では、電源端子と接地端子の両方のリードフレーム１１，２１に断面縮小部１１ｈ，２１ｈが形成されているが、電源端子と接地端子のどちらか一方のリードフレームにのみ断面縮小部を形成してもよい。また、図１の半導体装置１０１では、リードフレームの幅とその中央部に形成した穴により、断面縮小部１１ｈ，２１ｈの断面積を縮小しているが、幅と穴のどちらか一方のみを用いて断面積を縮小してもよい。また、穴の代わりに、溝を用いてもよい。
【００２３】
図１の半導体装置１０１では、リードフレーム１１，２１上に搭載されたチップコンデンサ３に過大な応力が加わり、チップコンデンサ３がショート故障を起こした場合には、電源端子と接地端子を短絡する過電流が流れる。この過電流が流れた際には、チップコンデンサ３と直列に接続された断面縮小部１１ｈ，２１ｈが、過電流により溶けて断線される。この断線によって過電流の流れは遮断されるため、チップコンデンサ３が発熱してモールド樹脂９が焼損するといった事態を避けることができる。従って、図１の半導体装置１０１は、モールド樹脂９の焼損の可能性が抑制された半導体装置となっている。このように、図１の半導体装置１０１は、リードフレームにチップコンデンサ３を直接搭載した小型の半導体装置であって、チップコンデンサ３のショート故障による過電流に対して、フェールセーフ機能を有した半導体装置とすることができる。
【００２４】
図１の半導体装置１０１に搭載されたチップコンデンサ３は、電磁ノイズ除去のためのコンデンサとして好適である。半導体装置１０１では、半導体装置１０１を駆動するための電源からも、リードフレーム１１を介して、有害な電磁ノイズが入射してくる。このような電源からの電磁ノイズは、電源端子と接地端子の間にコンデンサを入れて除去する必要がある。従って、図１の半導体装置１０１において、電源端子のリードフレーム１１と接地端子のリードフレーム２１の間に搭載されたチップコンデンサ３を、電磁ノイズ除去に用いることができる。図１の半導体装置１０１は、小さなチップコンデンサ３をリードフレーム上に直接搭載するため、従来技術に記載した特許文献１に開示されているプリント基板にコンデンサを搭載する場合に較べ、小型にすることができる。また、小型にすることで、端子からチップコンデンサ３までのリードフレーム１１，２１の配線距離も短くなる。従って、チップコンデンサ３に直列に加わる配線のＬ成分も小さくすることができ、ＩＣチップ４のＥＭＣ（Electro Magnetic Compatibility）ノイズ誤動作対策として、チップコンデンサ４を効果的に動作させることができる。
【００２５】
（第２の実施形態）
第１実施形態では、チップコンデンサのショート故障に際して断線される過電流反応部が、リードフレームの一部において断面を小さくした断面縮小部からなる半導体装置を示した。本実施形態は、過電流反応部が、ワイヤボンディングによるワイヤ接続部からなる半導体装置に関する。以下、本実施形態を図に基づいて説明する。
【００２６】
図２は、本実施形態の半導体装置１０２の平面透視図である。図の記載方法は前記と同様であり、その説明は省略する。
【００２７】
図１の半導体装置１０１では、チップコンデンサ３のショート故障に際して断線される過電流反応部が、リードフレーム１１，２１の一部において断面を小さくした断面縮小部１１ｈ、２１ｈからなる半導体装置であった。一方、本実施形態の図２に示す半導体装置１０２は、同様の機能を有する過電流反応部が、ワイヤボンディングによるワイヤ接続部からなる点で、図１の半導体装置１０１と異なっている。
【００２８】
図２に示す半導体装置１０２では、チップコンデンサ３を電源−ＧＮＤ間に接続するに際して、電源端子のリードフレーム１２と接地端子のリードフレーム２２だけでなく、ダミー端子のリードフレーム１２ｄも用いられている。チップコンデンサ３は、ダミー端子のリードフレーム１２ｄと接地端子のリードフレーム２２の間に搭載されている。電源端子のリードフレーム１２とダミー端子のリードフレーム１２ｄの間は、ワイヤボンディングによるワイヤ５ｈによって接続されている。このワイヤ接続部が、上記の過電流反応部に対応している。言い換えれば、図２の半導体装置１０２では、電源端子もしくは接地端子のリードフレームの一部において切断部１２ｓが形成され、この切断部１２ｓをワイヤボンディングによるワイヤ５ｈで接続したワイヤ接続部が、過電流反応部となっている。
【００２９】
図２に示すワイヤ５ｈにはアルミニウム（Ａｌ）線や金（Ａｕ）線が用いられるが、過電流が流れた際に、過電流による発熱で溶けて断線するように、所定の径のワイヤが用いられる。例えば、直径が１５０μｍで長さが４ｍｍのＡｌ線では、１５アンペアの電流が流れた場合、約１秒で溶断される。
尚、図２の半導体装置１０２では、チップコンデンサ３に対して電源端子側にワイヤ接続部が形成されているが、チップコンデンサ３に対して接地端子側にワイヤ接続部を形成してもよいし、両側に形成してもよい。
【００３０】
以上のように、ワイヤボンディングによるワイヤによっても、ワイヤの断面積を適宜設定することにより、チップコンデンサのショート故障によって過電流が流れた際に、過電流による発熱でワイヤを溶かして、断線させることができる。従って、図２に示すように、リードフレームの切断部１２ｓをワイヤボンディングによるワイヤ５ｈによって接続した半導体装置１０２についても、チップコンデンサ３のショート故障の際にフェールセーフ機能が働く半導体装置とすることができる。
【００３１】
（第３の実施形態）
第２実施形態では、チップコンデンサのショート故障に際して断線される過電流反応部が、ワイヤボンディングによるワイヤ接続部からなる半導体装置を示した。本実施形態は、過電流反応部が、チップ抵抗接続部からなる半導体装置に関する。以下、本実施形態を図に基づいて説明する。
【００３２】
図３は、本実施形態の半導体装置１０３の平面透視図である。図の記載方法は前記と同様であり、その説明は省略する。
【００３３】
図３の半導体装置１０３においても、図２の半導体装置１０２と同様に、チップコンデンサ３を電源−ＧＮＤ間に接続するに際して、電源端子のリードフレーム１３と接地端子のリードフレーム２３だけでなく、ダミー端子のリードフレーム１３ｄが用いられている。図２の半導体装置１０２では、電源端子のリードフレーム１２とダミー端子のリードフレーム１２ｄの間がワイヤ５ｈによって接続され、これがチップコンデンサ３のショート故障に際して断線される過電流反応部となっていた。一方、図３の半導体装置１０３においては、電源端子のリードフレーム１３とダミー端子のリードフレーム１３の間がチップ抵抗６ｈによって接続され、これがチップコンデンサ３のショート故障に際して断線される過電流反応部となっている。言い換えれば、図３の半導体装置１０３では、電源端子もしくは接地端子のリードフレームの一部において切断部１３ｓが形成され、この切断部１３ｓをチップ抵抗６ｈで接続したチップ抵抗接続部が、過電流反応部となっている。
【００３４】
図３に示すチップ抵抗６ｈとして、例えば、抵抗値がほぼ０Ωで、絶対最大定格電流容量が１０アンペア（１秒以下）のチップ抵抗を用いることができる。このチップ抵抗に１０Ａ（１秒以下）以上の過電流が流れると、過電流による発熱でチップ抵抗が溶断する。
尚、図３の半導体装置１０３では、チップコンデンサ３に対して電源端子側にチップ抵抗接続部が形成されているが、チップコンデンサ３に対して接地端子側にチップ抵抗接続部を形成してもよいし、両側に形成してもよい。
【００３５】
以上のように、チップ抵抗によっても、抵抗値がほぼ０Ωで、所定の絶対最大定格電流容量を有するチップ抵抗を用いることで、チップコンデンサのショート故障によって過電流が流れた際に、チップ抵抗接続部を断線させることができる。従って、図３に示すように、リードフレームの切断部１３ｓをチップ抵抗６ｈによって接続した半導体装置１０３についても、チップコンデンサ３のショート故障の際にフェールセーフ機能が働く小型の半導体装置とすることができる。
【００３６】
（第４の実施形態）
第１〜３実施形態では、チップコンデンサのショート故障に際して断線される過電流反応部が形成された半導体装置を示した。本実施形態は、２個以上のチップコンデンサが直列接続となるようにリードフレーム上に搭載されてなる半導体装置に関する。以下、本実施形態を図に基づいて説明する。
【００３７】
図４は、本実施形態の半導体装置１０４の平面透視図である。図の記載方法は前記と同様であり、その説明は省略する。
【００３８】
図４の半導体装置１０４においても、図２，３の半導体装置１０２，１０３と同様に、チップコンデンサ３を電源−ＧＮＤ間に接続するに際して、電源端子のリードフレーム１４と接地端子のリードフレーム２４だけでなく、ダミー端子のリードフレーム１４ｄが用いられている。前記の図１〜３の半導体装置１０１〜１０３では、電源端子と接地端子の間でチップコンデンサ３と直列に過電流反応部が設けられ、チップコンデンサ３のショート故障によって過電流が流れた際に、過電流反応部が断線される構造となっていた。一方、図４の半導体装置１０４においては、電源端子と接地端子の間で同じ機能を有する２個のチップコンデンサ３，３ｈが、直列接続でリードフレーム１４，１４ｄ，２４上に搭載されている。このため、チップコンデンサ３，３ｈのうちどちらか１個のチップコンデンサがショート故障を起こしても、他のチップコンデンサが正常であれば、電源端子と接地端子の間に短絡電流が流れることはない。また、正常なチップコンデンサの両端にかかる電圧が耐圧以下であれば、残った正常なコンデンサが故障することもない。従って、図４の半導体装置１０４では、電源端子と接地端子の間で１個のチップコンデンサを搭載する場合に較べて、過電流によりチップコンデンサが発熱してモールド樹脂が焼損する確率が低減されている。このように、図４の半導体装置１０４は、リードフレーム上にチップコンデンサを直接搭載した小型の半導体装置であって、チップコンデンサのショート故障に際してフェールセーフ機能を有する半導体装置となっている。尚、図４の半導体装置１０４では２個のチップコンデンサが直列接続されているが、チップコンデンサを３固以上直列接続してもよい。直列接続するチップコンデンサの数を増やすほど、半導体装置のフェールセーフ機能は高められる。
【００３９】
（第５の実施形態）
第１〜３実施形態の半導体装置は、チップコンデンサのショート故障に対して、過電流反応部を形成してフェールセーフ機能を持たせた半導体装置であった。また、第４実施形態の半導体装置は、２個以上のチップコンデンサを直列接続してフェールセーフ機能を持たせた半導体装置であった。本実施形態は、チップコンデンサの周囲おいて、樹脂を他の部分より薄くモールドしてなる半導体装置に関する。以下、本実施形態を図に基づいて説明する。
【００４０】
図５に、本実施形態の半導体装置１０５を示す。図５（ａ）は、半導体装置１０５の平面透視図であり、図５（ｂ）は、図５（ａ）の一点差線Ａ−Ａにおける断面図である。
【００４１】
図５（ａ），（ｂ）に示す半導体装置１０５は、リードフレーム上へのチップコンデンサの搭載に関しては、図６に示した従来の半導体装置１００と同様である。一方、図５（ａ），（ｂ）の半導体装置１０５では、矢印９ｈで示したように、チップコンデンサ３の周囲おいて、樹脂９が他の部分より薄くモールドされている点が、図６の半導体装置１００と異なっている。
【００４２】
図５（ａ），（ｂ）に示す半導体装置１０５では、チップコンデンサ３の周囲が他より薄くモールドされているため、チップコンデンサ３がショート故障を起こして過電流が流れた場合、モールド樹脂の焼損の周囲への拡大が抑制される。従って、図５（ａ），（ｂ）に示す半導体装置１０５は、モールド樹脂の焼損の周囲への拡大が抑制された、フェールセーフ機能を有する半導体装置とすることができる。
【図面の簡単な説明】
【図１】本発明における第１実施形態の半導体装置の平面透視図である。
【図２】本発明における第２実施形態の半導体装置の平面透視図である。
【図３】本発明における第３実施形態の半導体装置の平面透視図である。
【図４】本発明における第４実施形態の半導体装置の平面透視図である。
【図５】本発明における第５実施形態の半導体装置で、（ａ）は半導体装置の平面透視図であり、（ｂ）は（ａ）の一点差線Ａ−Ａにおける断面図である。
【図６】従来の半導体装置の平面透視図である。
【符号の説明】
１，２，１１〜１４，１２ｄ〜１４ｄ，２１〜２４ リードフレーム
１１ｈ，２１ｈ 断面縮小部（過電流反応部）
１２ｓ〜１４ｓ 切断部
３，３ｈ チップコンデンサ
４ ＩＣチップ
５，５ｈ ワイヤ
６ｈ チップ抵抗
８ ヒートシンク
９ 樹脂
９ｈ 薄くモールドされた樹脂部
１００〜１０５ 半導体装置
【発明の属する技術分野】
本発明は、電源端子のリードフレームと接地端子のリードフレームの間に搭載されるチップコンデンサを備え、当該チップコンデンサが樹脂によってモールドされる半導体装置に関する。
【０００２】
【従来の技術】
電磁ノイズ除去のため、コンデンサが電源端子と接地端子の間に接続されたプリント基板が、例えば、実開平４−６３６７２号公報（特許文献１）に開示されている。
【０００３】
図６に、小型化のため上記と同じ電磁ノイズ除去のためのチップコンデンサが電源端子のリードフレームと接地端子のリードフレームの間に直接搭載され、全体が樹脂によってモールドされた半導体装置を示す。図６は半導体装置１００の平面透視図であり、図では以下で説明する要部が実線で示されており、他の部分が点線で示されている。
【０００４】
図６において、符号４は半導体装置１００の主要部であるＩＣチップであり、ヒートシンク８上に搭載されている。図６の半導体装置１００には８本のリードフレームがあるが、実線で示した符号１のリードフレームは電源端子であり、符号２のリードフレームは接地（ＧＮＤ）端子である。電源端子のリードフレーム１と接地端子のリードフレーム２の間には、電磁ノイズ除去のためのチップコンデンサ３が搭載されている。符号５は、ＩＣチップ４とリードフレームを接続するワイヤボンディングのワイヤである。半導体装置１００では、ＩＣチップ４とチップコンデンサ３が図中の一点差線で示す樹脂９によってモールド封止されている。
【０００５】
【特許文献１】
実開平４−６３６７２号公報
【０００６】
【発明が解決しようとする課題】
図６に示す半導体装置１００では、小型化のため、電磁ノイズ除去のためのチップコンデンサ３が変形しやすいリードフレーム１，２の上に直接搭載されている。従って、リードフレーム１，２やモールド樹脂９を介してチップコンデンサ３に過大な応力が加わると、チップコンデンサ３が応力変形してショート故障を起こすことが考えられる。この場合には、チップコンデンサ３が電源とグランド（ＧＮＤ）間に接続されているため、過電流が流れてチップコンデンサ３が発熱し、最悪の場合にはモールド樹脂９が焼損する可能性もある。
【０００７】
そこで本発明は、リードフレームにチップコンデンサを直接搭載した小型の半導体装置であって、チップコンデンサのショート故障の際、モールド樹脂の焼損の可能性を抑制した、フェールセーフ機能を有する半導体装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明は、電源端子のリードフレームと接地端子のリードフレームの間に搭載されるチップコンデンサを備え、当該チップコンデンサが樹脂によってモールドされる半導体装置において、前記電源端子と接地端子の間で、前記チップコンデンサと直列に過電流反応部が設けられ、チップコンデンサのショート故障によって過電流が流れた際に、前記過電流反応部が断線されることを特徴としている。
【０００９】
これによれば、リードフレーム上に搭載されたチップコンデンサに過大な応力が加わり、チップコンデンサがショート故障を起こした場合には、電源端子と接地端子を短絡する過電流が流れる。この過電流が流れた際には、チップコンデンサと直列に接続された過電流反応部が、過電流により断線される。この断線によって過電流の流れは遮断されるため、チップコンデンサが発熱してモールド樹脂が焼損するといった事態を避けることができる。従って、本発明の半導体装置は、リードフレームにチップコンデンサを直接搭載した小型の半導体装置であって、チップコンデンサのショート故障の際、モールド樹脂の焼損の可能性が抑制された、フェールセーフ機能を有する半導体装置とすることができる。
【００１０】
請求項２に記載の発明は、前記過電流反応部が、前記電源端子もしくは接地端子のリードフレームの一部において断面を小さくした断面縮小部であることを特徴としている。
【００１１】
これによれば、断面縮小部の断面積を適宜設定することにより、チップコンデンサのショート故障によって過電流が流れた際に、過電流による発熱で断面縮小部を溶かして、断線させることができる。これによって、チップコンデンサが搭載されるリードフレームの一部に断面縮小部が設けられた上記半導体装置を、チップコンデンサのショート故障の際にフェールセーフ機能が働く半導体装置とすることができる。
【００１２】
請求項３に記載の発明は、前記過電流反応部が、前記電源端子もしくは接地端子のリードフレームの一部において切断部が形成され、当該切断部がワイヤボンディングによるワイヤで接続されたワイヤ接続部であることを特徴としている。また、請求項４に記載の発明は、前記過電流反応部が、前記電源端子もしくは接地端子のリードフレームの一部において切断部が形成され、当該切断部がチップ抵抗により接続されたチップ抵抗接続部であることを特徴としている。
【００１３】
ワイヤボンディングによるワイヤによっても、断面積を適宜設定することにより、チップコンデンサのショート故障によって過電流が流れた際に、過電流による発熱でワイヤを溶かして、断線させることができる。また、チップ抵抗（抵抗値はほぼ０Ω）によっても、小さな電流容量のチップ抵抗を採用することで、チップコンデンサのショート故障の際に、過電流による発熱で断線させることができる。従って、リードフレームの切断部をワイヤボンディングによるワイヤもしくはチップ抵抗によって接続した上記半導体装置についても、チップコンデンサのショート故障の際にフェールセーフ機能が働く半導体装置とすることができる。
【００１４】
請求項５に記載の発明は、電源端子のリードフレームと接地端子のリードフレームの間に搭載されるチップコンデンサを備え、当該チップコンデンサが樹脂によってモールドされる半導体装置において、前記チップコンデンサを２個以上とし、各チップコンデンサが直列接続となるようにリードフレーム上に搭載されることを特徴としている。
【００１５】
これによれば、２個以上のチップコンデンサが直列接続でリードフレーム上に搭載されるため、１個のチップコンデンサがショート故障を起こしても、他のチップコンデンサが正常であれば、電源端子と接地端子の間に短絡電流が流れることはない。従って、本発明の半導体装置では、過電流によりチップコンデンサが発熱し、モールド樹脂が焼損する確率が低減される。このようにして、本発明の半導体装置は、リードフレームにチップコンデンサを直接搭載した小型の半導体装置であって、チップコンデンサのショート故障の際、モールド樹脂の焼損の確率が低減された、フェールセーフ機能を有する半導体装置とすることができる。
【００１６】
請求項６に記載の発明は、電源端子のリードフレームと接地端子のリードフレームの間に搭載されるチップコンデンサを備え、当該チップコンデンサが樹脂によってモールドされる半導体装置において、前記チップコンデンサの周囲おいて、前記樹脂を他の部分より薄くモールドしてなることを特徴としている。
【００１７】
これによれば、チップコンデンサがショート故障を起こして過電流が流れた場合、チップコンデンサの周囲の樹脂が他の部分より薄くモールドされているため、モールド樹脂の焼損の周囲への拡大が抑制される。従って、本発明の半導体装置は、リードフレームにチップコンデンサを直接搭載した小型の半導体装置であって、チップコンデンサのショート故障の際、モールド樹脂の焼損の周囲への拡大が抑制された、フェールセーフ機能を有する半導体装置とすることができる。
【００１８】
請求項７に記載のように、本発明は、前記チップコンデンサが電磁ノイズ除去のためのチップコンデンサである場合に好適である。
【００１９】
樹脂によってモールドされた半導体装置では、半導体装置を駆動するための電源からも、リードフレームを介して有害な電磁ノイズが入射してくる。このような電源からの電磁ノイズは、電源端子と接地端子の間にコンデンサを入れて除去する必要がある。従って、本発明の半導体装置における前記チップコンデンサを電磁ノイズ除去に用いることで、小型の半導体装置であって、電源からの電磁ノイズの影響が抑制された半導体装置とすることができる。さらに、チップコンデンサのショート故障に際しては、前記のようにフェールセーフ機能を有する半導体装置とすることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を、図に基づいて説明する。
【００２１】
（第１の実施形態）
図１に、本実施形態における半導体装置１０１を示す。図１は、半導体装置１０１の平面透視図であり、図６に示す従来の半導体装置１００の場合と同様に、以下で説明する要部が実線で示されており、他の部分が点線で示されている。また、図１の半導体装置１０１では、図６の従来の半導体装置１００と同様の部分については同一の符号が付してあり、その説明は省略する。
【００２２】
図１の半導体装置１０１は、図６の半導体装置１００と同様、チップコンデンサ３が電源端子のリードフレーム１１と接地端子のリードフレーム２１の間に直接搭載され、全体が樹脂によってモールドされた小型の半導体装置である。一方、図１の半導体装置１０１では、電源端子と接地端子の間でチップコンデンサ３と直列に、過電流が流れた場合に断線される過電流反応部が設けられている点で、図６に示す従来の半導体装置１００と異なっている。図１の半導体装置１０１における上記の過電流反応部は、電源端子と接地端子のリードフレーム１１，２１の一部を幅細に形成し、かつ中央部に４つの穴を配置して断面を小さくした断面縮小部１１ｈ，２１ｈが、それに対応している。断面縮小部１１ｈ，２１ｈの断面積は、過電流が流れた際に、過電流による発熱で断面縮小部１１ｈ，２１ｈが溶けて断線するように、所定の値（溶断許容電流：数十Ａ以上）に設定されている。尚、図１の半導体装置１０１では、電源端子と接地端子の両方のリードフレーム１１，２１に断面縮小部１１ｈ，２１ｈが形成されているが、電源端子と接地端子のどちらか一方のリードフレームにのみ断面縮小部を形成してもよい。また、図１の半導体装置１０１では、リードフレームの幅とその中央部に形成した穴により、断面縮小部１１ｈ，２１ｈの断面積を縮小しているが、幅と穴のどちらか一方のみを用いて断面積を縮小してもよい。また、穴の代わりに、溝を用いてもよい。
【００２３】
図１の半導体装置１０１では、リードフレーム１１，２１上に搭載されたチップコンデンサ３に過大な応力が加わり、チップコンデンサ３がショート故障を起こした場合には、電源端子と接地端子を短絡する過電流が流れる。この過電流が流れた際には、チップコンデンサ３と直列に接続された断面縮小部１１ｈ，２１ｈが、過電流により溶けて断線される。この断線によって過電流の流れは遮断されるため、チップコンデンサ３が発熱してモールド樹脂９が焼損するといった事態を避けることができる。従って、図１の半導体装置１０１は、モールド樹脂９の焼損の可能性が抑制された半導体装置となっている。このように、図１の半導体装置１０１は、リードフレームにチップコンデンサ３を直接搭載した小型の半導体装置であって、チップコンデンサ３のショート故障による過電流に対して、フェールセーフ機能を有した半導体装置とすることができる。
【００２４】
図１の半導体装置１０１に搭載されたチップコンデンサ３は、電磁ノイズ除去のためのコンデンサとして好適である。半導体装置１０１では、半導体装置１０１を駆動するための電源からも、リードフレーム１１を介して、有害な電磁ノイズが入射してくる。このような電源からの電磁ノイズは、電源端子と接地端子の間にコンデンサを入れて除去する必要がある。従って、図１の半導体装置１０１において、電源端子のリードフレーム１１と接地端子のリードフレーム２１の間に搭載されたチップコンデンサ３を、電磁ノイズ除去に用いることができる。図１の半導体装置１０１は、小さなチップコンデンサ３をリードフレーム上に直接搭載するため、従来技術に記載した特許文献１に開示されているプリント基板にコンデンサを搭載する場合に較べ、小型にすることができる。また、小型にすることで、端子からチップコンデンサ３までのリードフレーム１１，２１の配線距離も短くなる。従って、チップコンデンサ３に直列に加わる配線のＬ成分も小さくすることができ、ＩＣチップ４のＥＭＣ（Electro Magnetic Compatibility）ノイズ誤動作対策として、チップコンデンサ４を効果的に動作させることができる。
【００２５】
（第２の実施形態）
第１実施形態では、チップコンデンサのショート故障に際して断線される過電流反応部が、リードフレームの一部において断面を小さくした断面縮小部からなる半導体装置を示した。本実施形態は、過電流反応部が、ワイヤボンディングによるワイヤ接続部からなる半導体装置に関する。以下、本実施形態を図に基づいて説明する。
【００２６】
図２は、本実施形態の半導体装置１０２の平面透視図である。図の記載方法は前記と同様であり、その説明は省略する。
【００２７】
図１の半導体装置１０１では、チップコンデンサ３のショート故障に際して断線される過電流反応部が、リードフレーム１１，２１の一部において断面を小さくした断面縮小部１１ｈ、２１ｈからなる半導体装置であった。一方、本実施形態の図２に示す半導体装置１０２は、同様の機能を有する過電流反応部が、ワイヤボンディングによるワイヤ接続部からなる点で、図１の半導体装置１０１と異なっている。
【００２８】
図２に示す半導体装置１０２では、チップコンデンサ３を電源−ＧＮＤ間に接続するに際して、電源端子のリードフレーム１２と接地端子のリードフレーム２２だけでなく、ダミー端子のリードフレーム１２ｄも用いられている。チップコンデンサ３は、ダミー端子のリードフレーム１２ｄと接地端子のリードフレーム２２の間に搭載されている。電源端子のリードフレーム１２とダミー端子のリードフレーム１２ｄの間は、ワイヤボンディングによるワイヤ５ｈによって接続されている。このワイヤ接続部が、上記の過電流反応部に対応している。言い換えれば、図２の半導体装置１０２では、電源端子もしくは接地端子のリードフレームの一部において切断部１２ｓが形成され、この切断部１２ｓをワイヤボンディングによるワイヤ５ｈで接続したワイヤ接続部が、過電流反応部となっている。
【００２９】
図２に示すワイヤ５ｈにはアルミニウム（Ａｌ）線や金（Ａｕ）線が用いられるが、過電流が流れた際に、過電流による発熱で溶けて断線するように、所定の径のワイヤが用いられる。例えば、直径が１５０μｍで長さが４ｍｍのＡｌ線では、１５アンペアの電流が流れた場合、約１秒で溶断される。
尚、図２の半導体装置１０２では、チップコンデンサ３に対して電源端子側にワイヤ接続部が形成されているが、チップコンデンサ３に対して接地端子側にワイヤ接続部を形成してもよいし、両側に形成してもよい。
【００３０】
以上のように、ワイヤボンディングによるワイヤによっても、ワイヤの断面積を適宜設定することにより、チップコンデンサのショート故障によって過電流が流れた際に、過電流による発熱でワイヤを溶かして、断線させることができる。従って、図２に示すように、リードフレームの切断部１２ｓをワイヤボンディングによるワイヤ５ｈによって接続した半導体装置１０２についても、チップコンデンサ３のショート故障の際にフェールセーフ機能が働く半導体装置とすることができる。
【００３１】
（第３の実施形態）
第２実施形態では、チップコンデンサのショート故障に際して断線される過電流反応部が、ワイヤボンディングによるワイヤ接続部からなる半導体装置を示した。本実施形態は、過電流反応部が、チップ抵抗接続部からなる半導体装置に関する。以下、本実施形態を図に基づいて説明する。
【００３２】
図３は、本実施形態の半導体装置１０３の平面透視図である。図の記載方法は前記と同様であり、その説明は省略する。
【００３３】
図３の半導体装置１０３においても、図２の半導体装置１０２と同様に、チップコンデンサ３を電源−ＧＮＤ間に接続するに際して、電源端子のリードフレーム１３と接地端子のリードフレーム２３だけでなく、ダミー端子のリードフレーム１３ｄが用いられている。図２の半導体装置１０２では、電源端子のリードフレーム１２とダミー端子のリードフレーム１２ｄの間がワイヤ５ｈによって接続され、これがチップコンデンサ３のショート故障に際して断線される過電流反応部となっていた。一方、図３の半導体装置１０３においては、電源端子のリードフレーム１３とダミー端子のリードフレーム１３の間がチップ抵抗６ｈによって接続され、これがチップコンデンサ３のショート故障に際して断線される過電流反応部となっている。言い換えれば、図３の半導体装置１０３では、電源端子もしくは接地端子のリードフレームの一部において切断部１３ｓが形成され、この切断部１３ｓをチップ抵抗６ｈで接続したチップ抵抗接続部が、過電流反応部となっている。
【００３４】
図３に示すチップ抵抗６ｈとして、例えば、抵抗値がほぼ０Ωで、絶対最大定格電流容量が１０アンペア（１秒以下）のチップ抵抗を用いることができる。このチップ抵抗に１０Ａ（１秒以下）以上の過電流が流れると、過電流による発熱でチップ抵抗が溶断する。
尚、図３の半導体装置１０３では、チップコンデンサ３に対して電源端子側にチップ抵抗接続部が形成されているが、チップコンデンサ３に対して接地端子側にチップ抵抗接続部を形成してもよいし、両側に形成してもよい。
【００３５】
以上のように、チップ抵抗によっても、抵抗値がほぼ０Ωで、所定の絶対最大定格電流容量を有するチップ抵抗を用いることで、チップコンデンサのショート故障によって過電流が流れた際に、チップ抵抗接続部を断線させることができる。従って、図３に示すように、リードフレームの切断部１３ｓをチップ抵抗６ｈによって接続した半導体装置１０３についても、チップコンデンサ３のショート故障の際にフェールセーフ機能が働く小型の半導体装置とすることができる。
【００３６】
（第４の実施形態）
第１〜３実施形態では、チップコンデンサのショート故障に際して断線される過電流反応部が形成された半導体装置を示した。本実施形態は、２個以上のチップコンデンサが直列接続となるようにリードフレーム上に搭載されてなる半導体装置に関する。以下、本実施形態を図に基づいて説明する。
【００３７】
図４は、本実施形態の半導体装置１０４の平面透視図である。図の記載方法は前記と同様であり、その説明は省略する。
【００３８】
図４の半導体装置１０４においても、図２，３の半導体装置１０２，１０３と同様に、チップコンデンサ３を電源−ＧＮＤ間に接続するに際して、電源端子のリードフレーム１４と接地端子のリードフレーム２４だけでなく、ダミー端子のリードフレーム１４ｄが用いられている。前記の図１〜３の半導体装置１０１〜１０３では、電源端子と接地端子の間でチップコンデンサ３と直列に過電流反応部が設けられ、チップコンデンサ３のショート故障によって過電流が流れた際に、過電流反応部が断線される構造となっていた。一方、図４の半導体装置１０４においては、電源端子と接地端子の間で同じ機能を有する２個のチップコンデンサ３，３ｈが、直列接続でリードフレーム１４，１４ｄ，２４上に搭載されている。このため、チップコンデンサ３，３ｈのうちどちらか１個のチップコンデンサがショート故障を起こしても、他のチップコンデンサが正常であれば、電源端子と接地端子の間に短絡電流が流れることはない。また、正常なチップコンデンサの両端にかかる電圧が耐圧以下であれば、残った正常なコンデンサが故障することもない。従って、図４の半導体装置１０４では、電源端子と接地端子の間で１個のチップコンデンサを搭載する場合に較べて、過電流によりチップコンデンサが発熱してモールド樹脂が焼損する確率が低減されている。このように、図４の半導体装置１０４は、リードフレーム上にチップコンデンサを直接搭載した小型の半導体装置であって、チップコンデンサのショート故障に際してフェールセーフ機能を有する半導体装置となっている。尚、図４の半導体装置１０４では２個のチップコンデンサが直列接続されているが、チップコンデンサを３固以上直列接続してもよい。直列接続するチップコンデンサの数を増やすほど、半導体装置のフェールセーフ機能は高められる。
【００３９】
（第５の実施形態）
第１〜３実施形態の半導体装置は、チップコンデンサのショート故障に対して、過電流反応部を形成してフェールセーフ機能を持たせた半導体装置であった。また、第４実施形態の半導体装置は、２個以上のチップコンデンサを直列接続してフェールセーフ機能を持たせた半導体装置であった。本実施形態は、チップコンデンサの周囲おいて、樹脂を他の部分より薄くモールドしてなる半導体装置に関する。以下、本実施形態を図に基づいて説明する。
【００４０】
図５に、本実施形態の半導体装置１０５を示す。図５（ａ）は、半導体装置１０５の平面透視図であり、図５（ｂ）は、図５（ａ）の一点差線Ａ−Ａにおける断面図である。
【００４１】
図５（ａ），（ｂ）に示す半導体装置１０５は、リードフレーム上へのチップコンデンサの搭載に関しては、図６に示した従来の半導体装置１００と同様である。一方、図５（ａ），（ｂ）の半導体装置１０５では、矢印９ｈで示したように、チップコンデンサ３の周囲おいて、樹脂９が他の部分より薄くモールドされている点が、図６の半導体装置１００と異なっている。
【００４２】
図５（ａ），（ｂ）に示す半導体装置１０５では、チップコンデンサ３の周囲が他より薄くモールドされているため、チップコンデンサ３がショート故障を起こして過電流が流れた場合、モールド樹脂の焼損の周囲への拡大が抑制される。従って、図５（ａ），（ｂ）に示す半導体装置１０５は、モールド樹脂の焼損の周囲への拡大が抑制された、フェールセーフ機能を有する半導体装置とすることができる。
【図面の簡単な説明】
【図１】本発明における第１実施形態の半導体装置の平面透視図である。
【図２】本発明における第２実施形態の半導体装置の平面透視図である。
【図３】本発明における第３実施形態の半導体装置の平面透視図である。
【図４】本発明における第４実施形態の半導体装置の平面透視図である。
【図５】本発明における第５実施形態の半導体装置で、（ａ）は半導体装置の平面透視図であり、（ｂ）は（ａ）の一点差線Ａ−Ａにおける断面図である。
【図６】従来の半導体装置の平面透視図である。
【符号の説明】
１，２，１１〜１４，１２ｄ〜１４ｄ，２１〜２４ リードフレーム
１１ｈ，２１ｈ 断面縮小部（過電流反応部）
１２ｓ〜１４ｓ 切断部
３，３ｈ チップコンデンサ
４ ＩＣチップ
５，５ｈ ワイヤ
６ｈ チップ抵抗
８ ヒートシンク
９ 樹脂
９ｈ 薄くモールドされた樹脂部
１００〜１０５ 半導体装置
Claims (7)
- 電源端子のリードフレームと接地端子のリードフレームの間に搭載されるチップコンデンサを備え、当該チップコンデンサが樹脂によってモールドされる半導体装置において、
前記電源端子と接地端子の間で、前記チップコンデンサと直列に過電流反応部が設けられ、チップコンデンサのショート故障によって過電流が流れた際に、前記過電流反応部が断線されることを特徴とする半導体装置。 - 前記過電流反応部が、前記電源端子もしくは接地端子のリードフレームの一部において断面を小さくした断面縮小部であることを特徴とする請求項１に記載の半導体装置。
- 前記過電流反応部が、前記電源端子もしくは接地端子のリードフレームの一部において切断部が形成され、当該切断部がワイヤボンディングによるワイヤで接続されたワイヤ接続部であることを特徴とする請求項１に記載の半導体装置。
- 前記過電流反応部が、前記電源端子もしくは接地端子のリードフレームの一部において切断部が形成され、当該切断部がチップ抵抗により接続されたチップ抵抗接続部であることを特徴とする請求項１に記載の半導体装置。
- 電源端子のリードフレームと接地端子のリードフレームの間に搭載されるチップコンデンサを備え、当該チップコンデンサが樹脂によってモールドされる半導体装置において、
前記チップコンデンサを２個以上とし、各チップコンデンサが直列接続となるようにリードフレーム上に搭載されることを特徴とする半導体装置。 - 電源端子のリードフレームと接地端子のリードフレームの間に搭載されるチップコンデンサを備え、当該チップコンデンサが樹脂によってモールドされる半導体装置において、
前記チップコンデンサの周囲おいて、前記樹脂を他の部分より薄くモールドしてなることを特徴とする半導体装置。 - 前記チップコンデンサが、電磁ノイズ除去に用いられることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003028697A JP4151426B2 (ja) | 2003-02-05 | 2003-02-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003028697A JP4151426B2 (ja) | 2003-02-05 | 2003-02-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004241579A JP2004241579A (ja) | 2004-08-26 |
| JP4151426B2 true JP4151426B2 (ja) | 2008-09-17 |
Family
ID=32956089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003028697A Expired - Fee Related JP4151426B2 (ja) | 2003-02-05 | 2003-02-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4151426B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4899318B2 (ja) * | 2005-02-21 | 2012-03-21 | 富士ゼロックス株式会社 | 半導体レーザ駆動回路、およびそれを用いた光伝送装置、レーザプリンタおよびレーザ書込み装置 |
| ATE554642T1 (de) | 2009-09-22 | 2012-05-15 | Micronas Gmbh | Integration von smd-bauteilen in ein ic-gehäuse |
| US8941221B2 (en) * | 2011-09-30 | 2015-01-27 | Mediatek Inc. | Semiconductor package |
| US10211134B2 (en) | 2011-09-30 | 2019-02-19 | Mediatek Inc. | Semiconductor package |
| US9852966B2 (en) | 2011-09-30 | 2017-12-26 | Mediatek Inc. | Semiconductor package |
| JP2013251095A (ja) * | 2012-05-31 | 2013-12-12 | Bosch Corp | ヒューズ及びヒューズの設置方法 |
| JP5781185B1 (ja) * | 2014-03-25 | 2015-09-16 | 三菱電機株式会社 | 樹脂封止型半導体装置 |
| CN114664771A (zh) * | 2022-02-14 | 2022-06-24 | 致瞻科技(上海)有限公司 | 新型半导体电容封装结构及其封装方法 |
-
2003
- 2003-02-05 JP JP2003028697A patent/JP4151426B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004241579A (ja) | 2004-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7230324B2 (en) | Strobe light control circuit and IGBT device | |
| JPH08242046A (ja) | 温度ヒューズ付き半導体装置の構造 | |
| JP4151426B2 (ja) | 半導体装置 | |
| JP2015035515A (ja) | 半導体装置 | |
| JPWO2019043806A1 (ja) | 電力変換装置 | |
| US6215174B1 (en) | Lead frame, mold for producing a resin-sealed semiconductor device, resin-sealed semiconductor device using such a lead frame | |
| EP2957762B1 (en) | Control apparatus | |
| JP2006128236A (ja) | 光半導体モジュール | |
| JP6359324B2 (ja) | 制御装置 | |
| JP2008118010A (ja) | 半導体装置 | |
| JP5298473B2 (ja) | 半導体装置 | |
| JP6869309B2 (ja) | 電力変換装置および電力変換装置一体型回転電機 | |
| JP4457633B2 (ja) | ヒューズ機能付きコンデンサモジュール | |
| JP2007317970A (ja) | ヒューズ付半導体装置 | |
| JP2005235680A (ja) | チップ型ヒューズおよびその製造方法 | |
| WO2018193581A1 (ja) | 電力変換装置 | |
| JP7329578B2 (ja) | 電力用半導体装置 | |
| JP2009027066A (ja) | モジュール構造 | |
| JPH11204598A (ja) | ハイブリッドｉｃ | |
| JP2001237513A (ja) | タンタルコンデンサにおけるプリント基板との接続装置 | |
| JP6452949B2 (ja) | 制御装置 | |
| JP4296916B2 (ja) | 半導体装置 | |
| JPH11186488A (ja) | パワートランジスタを有する半導体集積回路 | |
| JPH11145330A (ja) | 回路基板 | |
| JPH05259211A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4151426 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |