JP4149709B2 - Control device for voltage source inverter - Google Patents

Description

【００１２】
さらに、ベクトルにおける直交座標と極座標との関係式
【数２】

およびΔｉ_x ，Δｉ_y の符号から、偏差ベクトルの角度θ_{Δ i} を求める。
【００１３】
上記の（１）式の変換によれば、偏差ベクトルがＵ軸の正方向を向いている時、θ_{Δ i} ＝０である。
【００１４】
１０はスイッチングシーケンス回路、１１はシーケンス起動回路である。
【００１５】
スイッチングシーケンス回路１０は、電流偏差ベクトルの角度θ_{Δ i} と、シーケンス起動回路１１が出力するシーケンス起動信号とに基づいて動作し、スイッチング指令ベクトルＳ_k を出力する。
【００１６】
スイッチング指令ベクトルＳ_k は、３相のスイッチング指令ｓｗｕ，ｓｗｖ，ｓｗｗを成分とするベクトルでＳ_k ＝（ｓｗｕ，ｓｗｖ，ｓｗｗ）である。
【００１７】
スイッチング指令ｓｗｕ，ｓｗｖ，ｓｗｗは、“１”または“ゼロ”の値をとり、“１”はインバータ３の正側素子をオン（インバータ３の負側素子はオフ）、“ゼロ”はインバータ３の正側素子をオフ（インバータ３の負側素子をオン）させるという意味である。
【００１８】
また、Ｓ_k のｋは、（ｓｗｕ，ｓｗｖ，ｓｗｗ）の値をそのまま書き並べて得られる二進数を、１０進数に変換した値である。
【００１９】
（ｓｗｕ，ｓｗｖ，ｓｗｗ）＝（１，０，０）の時、そのまま書き並べると二進数“１００”であり、１０進数に変換すると“４”であるから、Ｓ４は（ｓｗｕ，ｓｗｖ，ｓｗｗ）＝（１，０，０）を意味する。
【００２０】
ｋの値としては、０〜７を取り得、スイッチング指令ベクトルＳ０〜Ｓ７が存在する。
【００２１】
スイッチング指令Ｓ_k でインバータ３を運転した時の出力電圧ベクトルを、Ｖ_k で表わす。
【００２２】
インバータ３の直流電圧がＥｄの時の電圧ベクトルＶ_k は、表１の値をとり、図示すると図２２のようになる。
【００２３】
電圧ベクトルＶ０，Ｖ７は、３相全てが同電位で、どの線間をとっても電圧がゼロであるので、「ゼロ電圧ベクトル」と称し、それ以外の電圧ベクトルＶ１〜Ｖ６は大きさを持つので、「非ゼロ電圧ベクトル」と称する。
【００２４】
また、電圧ベクトルＶ０，Ｖ７、スイッチングベクトルＳ０，Ｓ７を引っくるめて「ゼロベクトル」、その他のＶ１〜Ｖ６、Ｓ１〜Ｓ６を「非ゼロベクトル」と称することがある。
【００２５】
また、Ｓ０〜Ｓ７とＶ０〜Ｖ７とは一対一で対応するので、Ｓ０〜Ｓ７について、電圧ベクトルであるかのような言い方をする場合がある。
【００２６】
【表１】

【００２７】
１２は、スイッチングシーケンス回路１０から出力されるＰＷＭ信号Ｓ_k （ｎ）から、インバータ３を構成する６個のスイッチング素子ＳＵ，ＳＶ，ＳＷ、ＳＸ，ＳＹ，ＳＺに与える信号を得るために、適宜、信号反転、デッドタイム処理等を行なう論理回路である。
【００２８】
１３は、論理回路１２から与えられた信号を絶縁増幅して、スイッチング素子ＳＵ，ＳＶ，ＳＷ、ＳＸ，ＳＹ，ＳＺに供給するゲート回路である。
【００２９】
【表２】

【００３０】
【表３】

【００３１】
電流瞬時値制御型のＰＷＭ方式では、交流の電流と電流基準とを瞬時値レベルで比較し、交流の電流が電流基準の値に従うように、インバータ３の出力電圧を制御する。
【００３２】
非ゼロベクトルを出力している時の電流変化方向は、非ゼロベクトルの角度から所定の角度範囲内に収まるので、所望の電流変化を引き起こす非ゼロベクトルを選択することは容易である。
【００３３】
しかしながら、ゼロベクトル出力中の電流変化方向は、負荷の誘起電圧に依存するため確定しない。
【００３４】
従来例以前の電流制御型のＰＷＭ制御方式では、誘起電圧を直接・間接に検出する等により、所望の電流変化を生じさせるために、ゼロベクトルを利用しようとしている。
【００３５】
従来例の“特開平１０−１７４４５３号”の原理的特徴は、このゼロベクトルの取り扱いにある。
【００３６】
この“特開平１０−１７４４５３号”では、電流偏差を小さくするためには、非ゼロベクトルのみを用いる。
【００３７】
電流偏差が十分に小さくなったら、ゼロベクトルへ移行して放置するのみである。
【００３８】
電流がゼロベクトルで、どの方向へ変化しようが構わない。
【００３９】
電流偏差の大きさを監視して、所定の大きさまで電流偏差が増加したら、再び非ゼロベクトルのみで、電流偏差が小さくなるように制御する。
【００４０】
このような制御を繰り返し行なうと、ゼロベクトル出力中には電流偏差が増加し、非ゼロベクトル出力中に電流偏差が小さくなるという形で、定常状態が成立する。
【００４１】
ゼロベクトル出力期間を、電流偏差の大きさで決める代わりに、非ゼロベクトル出力期間・ゼロベクトル出力期間を含めた周期が一定となるように制御すれば、変調周波数一定の制御を行なうことが可能となる。
【００４２】
電流偏差を小さくするための制御は、第１の非ゼロベクトル→第２の非ゼロベクトル→ゼロベクトルという一連のシーケンスで行ない、これをスイッチングシーケンス回路１０で行なう。
【００４３】
ゼロベクトル出力期間の制御は、シーケンス起動回路１１で行なう。
【００４４】
スイッチングシーケンス回路１０の詳細な構成例を、図２３に示す。
【００４５】
図２３において、６０は電流偏差ベクトル角θΔi 、ＰＷＭ信号として出力中のスイッチング指令ベクトルＳ_k （ｎ）、およびＳ_k （ｎ）の前にＰＷＭ信号として用いていたベクトルＳ_k （ｎ−１）を入力し、次回出力変更時に選択すべきベクトルＳ_k （ｎ＋１）を出力するベクトル選択テーブルである。
【００４６】
ベクトル選択テーブル６０の内容を、表２および表３に示す。
【００４７】
表２はスイッチング指令Ｓ_k （ｎ）がゼロベクトルの時に、表３はスイッチング指令Ｓ_k （ｎ）が非ゼロベクトルの時に用いられるテーブルである。
【００４８】
ゼロベクトルからの電圧ベクトル選択方法の一例を、図２４に示す。
【００４９】
出力中のゼロベクトルが、ｖ０である場合は図２４の（ａ）にしたがい、ｖ７である場合は図２４の（ｂ）にしたがう。
【００５０】
出力中のゼロベクトルがｖ０で、偏差ベクトルの角度θΔi ＝π／６であれば、１相のみのスイッチングで移行できる非ゼロベクトルＶ４，Ｖ２，Ｖ１の中から、偏差ベクトルと最も近い角度を持つ非ゼロベクトルＶ４が選択される。
【００５１】
以上を、スイッチング指令についてテーブル化したのが、表２である。
【００５２】
非ゼロベクトルからの電圧ベクトル選択方法としては、
（１）偏差ベクトルΔｉとの角度差が最も少ない電圧ベクトルが出力中の電圧ベクトルであれば、出力中のベクトルと同じベクトルを選択する
（２）偏差ベクトルΔｉとの角度差が最も少ない電圧ベクトルが出力中の電圧ベクトルのどちらか隣のベクトルに移っていれば、そのベクトルへ移行する
（３）出力中のベクトルと偏差ベクトルΔｉとの角度差が±９０度以上であれば、ゼロベクトルを選択する
である。
【００５３】
Ｖ４からの移行の場合の選択方法の一例を、図２５に示す。
【００５４】
上記（３）の場合に、ゼロベクトルＶ０，ｖ７のいずれを選択すべきかは、Ｓ_k （ｎ−１）からＳ_k （ｎ）への移行に際して行なったスイッチングにより決定する。
【００５５】
例えば、Ｓ_k （ｎ）が同じＳ４であっても、Ｓ_k （ｎ−１）がＳ５、Ｓ６等であれば、正側をオフしてＳ４へ移行しているから、Ｓ_k （ｎ＋１）としても同じく正側をオフするＳ０が選択される。
【００５６】
しかしながら、Ｓ_k （ｎ−１）がＳ０であれば、Ｓ_k （ｎ＋１）としてはＳ７が選択される。
【００５７】
この場合には、Ｓ４からＳ７への移行によって、２相が同時にスイッチングすることになる。
【００５８】
以上が、表３のベクトル選択論理である。
【００５９】
上記（２）の通り、非ゼロベクトルから非ゼロベクトルへの移行は、隣のベクトルにしか行なわれないから、Ｓ_k （ｎ）が非ゼロベクトルＳ４である時にＳ_k （ｎ−１）として用いられていた可能性のある非ゼロベクトルは、Ｓ５、Ｓ６のみである。
【００６０】
また、表２から同じく、Ｓ_k （ｎ−１）として用いられていた可能性のあるゼロベクトルは、Ｓ０のみである。
【００６１】
従って、ルックアップテーブルのアドレス信号として用いられていても、実際にはあり得ない組合せもある。
【００６２】
ルックアップテーブルには、そのようなアドレスにもデータが書き込まれている。
【００６３】
表３では、あり得ないＳ_k （ｎ−１）の値については、「他」として表記している。
【００６４】
ベクトル選択テーブル６０には、表２および表３に示す内容が、一括して収められている。
【００６５】
６１，６２は、ラッチ回路であり、クロックパルスの立ち上がりタイミングに、データ入力で出力を書き換える。
【００６６】
ラッチ回路６１のデータ入力には、ベクトル選択テーブル６０からの出力信号Ｓ_k （ｎ＋１）が、ラッチ回路６２のデータ入力には、ラッチ回路６１からの出力信号Ｓ_k （ｎ）が、それぞれ与えられる。
【００６７】
ラッチ回路６１からの出力Ｓ_k （ｎ）、ラッチ回路６２からの出力Ｓ_k （ｎ−１）は、表２および表３の選択を行なうためのアドレス信号として、ベクトル選択テーブル６０にフィードバックされる。
【００６８】
シーケンス起動回路１１からのシーケンス起動指令は、アンド回路６５に与えられる。
【００６９】
アンド回路６５への他方の入力信号としては、不一致検出器６６からの出力が与えられる。
【００７０】
不一致検出器６６は、ＰＷＭ信号として出力中のスイッチング指令Ｓ_k （ｎ）と、ベクトル選択テーブルの出力Ｓ_k （ｎ＋１）とが同じであるか否かをチェックし、異なる信号である場合に論理値“１”を出力する。
【００７１】
アンド回路６５からの出力信号は、オア回路６７に与えられる。
【００７２】
オア回路６７には、アンド回路６８からの出力信号も与えられている。
【００７３】
アンド回路６８は、ゼロベクトル検出器６９からの出力信号と、上記不一致検出回路６６からの出力信号とのアンドをとる。
【００７４】
ゼロベクトル検出器６９は、ラッチ回路６２からの出力がＳ０、Ｓ７のいずれかであれば、論理値“１”を出力する。
【００７５】
ゼロベクトル検出器７０は、ベクトル選択テーブル６０からの出力信号Ｓ_k （ｎ＋１）がゼロベクトルである場合に、論理値“１”を出力する。
【００７６】
アンド回路６５、アンド回路６８、ゼロベクトル検出器７０からの出力信号は、オア回路６７にて論理和をとられ、その結果がアンド回路７１の一方の入力信号として与えられる。
【００７７】
アンド回路７１への他方の入力端子には、図示しないクロック発生器からクロックパルスが与えられている。
【００７８】
アンド回路７１からの出力は、ラッチ回路６１，６２のクロック入力端子に与えられる。
【００７９】
以上により、アンド回路７１がラッチ回路６１，６２に対してラッチタイミング信号を出力するのは、
１）ベクトル選択テーブル６０からの出力Ｓ_k （ｎ＋１）と、ＰＷＭ信号として出力中のＳ_k （ｎ）とが異なる信号であり、かつシーケンス起動指令が与えられた時
２）ベクトル選択テーブル６０からの出力Ｓ_k （ｎ＋１）がゼロベクトルである時
３）ベクトル選択テーブル６０からの出力Ｓ_k （ｎ＋１）と、ＰＷＭ信号として出力中のＳ_k （ｎ）とが異なる信号であり、かつラッチ回路６２からの出力Ｓ_k （ｎ−１）がゼロベクトルである時
である。
【００８０】
シーケンス起動回路１１の詳細な構成例を、図２６に示す。
【００８１】
シーケンス起動回路１１は、電流偏差が所定許容誤差範囲に入っているか否か値を検出し、入っていなければスイッチングシーケンス回路１０への起動信号を出力する許容誤差コンパレータと、スイッチング素子のスイッチング周波数が所定変調周波数となるように、スイッチングシーケンス回路１０への起動信号を出力する変調周波数制御回路とから成っている。
【００８２】
許容誤差コンパレータ４０は、“特開２００１−０７８４６５号”に基づいており、コンパレータ４１ｕ〜４１ｗと、コンパレータ４１ｘ〜４１ｚのそれぞれの一方の入力として与える許容誤差設定値４２、倍率器４３、アンド回路４４ｕ〜４４ｚ、ＮＯＴ回路４５ｕ，４５ｖ，４５ｗ、オア回路４６、アンド回路４７、乗算器４８ｕ，４８ｖ，４８ｗ、加算器４９、コンパレータ５０、乗算器５１から構成されている。
【００８３】
コンパレータ４１ｕ〜４１ｗは、許容誤差設定値４２、倍率器４３で与えられる比較レベルＨ／２と入力とを比較し、その結果、入力が比較レベルを上回っていたら、“１”を出力する。
【００８４】
コンパレータ４１ｘ〜４１ｚは、入力が比較レベル−Ｈ／２を下回っていたら“１”を出力する。
【００８５】
図２７は、許容誤差コンパレータ４０の許容誤差領域を説明するための図である。
【００８６】
図２７のＵＶＷ座標は、電流基準を座標の原点としている。
【００８７】
Ｕ相、Ｖ相、Ｗ相それぞれの点線は、電流偏差の成分ゼロの座標を示し、その両側のハッチング付きの線は、各相毎に持つ幅Ｈの帯状の許容誤差領域を示す。
【００８８】
インバータ出力電圧が非ゼロベクトルの場合、電流ｉ_u はｓｗｕ＝０で減少し、ｓｗｕ＝１で増加する。
【００８９】
図２７において、ｓｗｕ＝０で電流ｉ_u が減少して、電流ｉ_u がＵ相の帯状領域より下側になると、ｉ_u ＜ｉ_u ^* −Ｈ／２、すなわちＨ／２＜Δｉ_u （＝ｉ_u ^* −ｉ_u ）であるので、コンパレータ４１ｕからの出力が“１”となる。
【００９０】
ｓｗｕ＝０から、ＮＯＴ回路４５Ｕからの出力も“１”であるので、アンド回路４４Ｕからの出力が“１”となって、電流偏差が許容誤差領域に収まらなくなったことを示す。
【００９１】
しかしながら、ｓｗｕ＝０の時に、ｓｗｖ，ｓｗｗもゼロであると、全ての線間電圧がゼロであるので、電流変化方向は誘起電圧の位相で決まる。
【００９２】
従って、誘起電圧の位相によっては、ｓｗｕ＝０でも、電流ｉ_u は増加する。
【００９３】
この時に、Δｉ_u ＜−Ｈ／２となって、コンパレータ４１ｘが“１”を出力しても、アンド回路４４ｘからの出力は“１”とはならない。
【００９４】
一方のコンパレータ４１ｕからの出力は、ゼロであるので、アンド回路４４ｕからの出力も“１”とはならない。
【００９５】
こうなると、電流ｉ_u がどれのみ増加しても、Ｕ相のアンド回路４４ｕ，４４ｘは反応しない。
【００９６】
ただし、この時、ｉ_v ，ｉ_w のいずれかの電流は減少しているので、その相の電流偏差がＨ／２よりも大きくなって、その相のアンド回路（４４ｖ，４４ｗのいずれか）が“１”を出力して、許容誤差領域に収まらなくなったことを示す。
【００９７】
このように、３相の帯状領域が交差してできる六角形の内部が許容誤差領域となる場合と、六角形の外部の小三角形まで含んだ星型領域が許容誤差領域となる場合とがある。
【００９８】
すなわち、オア回路４６からの出力信号が示す許容誤差領域の広さは変化する。
【００９９】
基準となる許容誤差領域の広さが変化するのでは、電流偏差の大きさを一定に制御することができない。
【０１００】
そこで、許容誤差領域の大きさを一定とするために、半径Ｈの円形領域を用いる。
【０１０１】
乗算器４８ｕ，４８ｖ，４８ｗで各相電流偏差を二乗し、加算器４９で加算して、電流偏差ベクトルの長さの二乗を求め、乗算器５１から出力される許容誤差Ｈの二乗とコンパレータ５０で比較して、電流偏差が円形領域に含まれているか否かを判定する。
【０１０２】
円形領域の内部に含まれていれば、オア回路４６が“１”を出力していても、許容するためにアンド回路４７を用いる。
【０１０３】
電流偏差が円形領域に収まらず、かつ３相のうちのいずれかの相において電流偏差が帯状領域に収まらず、スイッチング条件も合致している時に、許容誤差コンパレータによるシーケンス起動指令が、アンド回路４７から出力される。
【０１０４】
ここで、許容誤差領域を円形領域のみとすると、特定相のスイッチング信号のみが高速に変化し、スイッチング損失で素子を破壊する可能性がある。
【０１０５】
３相の帯状領域が交差してできる六角形や星型の領域は、円形領域に含まれてしまい、許容誤差領域としては機能しないが、円形領域の外に延びた帯状領域の幅Ｈは、スイッチング周波数の上限を制限するために機能している。
【０１０６】
これにより、スイッチング素子を、スイッチング損失による破壊から保護することができる。
【０１０７】
変調周波数制御回路５２は、カウンタ５３、コンパレータ５４、周期設定値５５、アンド回路５６、ゼロベクトル検出器５７、立ち下がり検出器５８から構成されている。
【０１０８】
カウンタ５３は、図示しないクロック発生器から与えられるクロックパルスをカウントし、カウント値をコンパレータ５４に対して出力する。
【０１０９】
コンパレータ５４は、カウント値と周期設定値５５とを比較し、その結果、カウント値が周期設定値を上回ると、論理値“１”を出力する。
【０１１０】
コンパレータ５４からの出力は、アンド回路５６に入力される。
【０１１１】
ゼロベクトル検出器５７は、ＰＷＭ信号として出力中のＳ_k （ｎ）の成分ｓｗｕ，ｓｗｖ，ｓｗｗをチェックし、３相とも“０”であるか、あるいは３相とも“１”である時に、論理値“１”を出力する。
【０１１２】
ゼロベクトル検出器５７からの出力は、アンド回路５６にてコンパレータ５４からの出力とアンドをとられ、変調周波数によるシーケンス起動指令として、オア回路５９に出力される。
【０１１３】
また、ゼロベクトル検出器５７からの出力は、立ち下がり検出器５８に与えられる。
【０１１４】
立ち下がり検出器５８は、Ｓ_k （ｎ）のゼロベクトルから非ゼロベクトルへの変化タイミングで、カウンタ５３に対してカウント値のクリア信号を出力する。
【０１１５】
これにより、コンパレータ５４、アンド回路５６からの出力もゼロに戻る。
【０１１６】
アンド回路５６は、前回のスイッチングシーケンスが終了するまで、シーケンス起動指令を待つために設けられている。
【０１１７】
変調周波数制御回路からの出力のみでスイッチングシーケンスを動かすと、電動機の回転数上昇と共に電流偏差が大きくなる。
【０１１８】
これは、スイッチングシーケンスが終了して、次回のスイッチングシーケンスを開始するまでの期間、すなわちゼロベクトルを出力している期間が、短くなることを意味する。
【０１１９】
従来例の場合、後述するように、スイッチングシーケンスに問題点があり、生成されるスイッチング信号のパルス間隔がまちまちで、高回転数ではスイッチングシーケンスが終了しないうちに、次のシーケンス起動指令が与えられることがある。
【０１２０】
スイッチングシーケンス回路１０は、シーケンス起動指令が与えられた場合には、ベクトル選択テーブル６０からの出力Ｓ_k （ｎ＋１）が、スイッチング信号Ｓ_k （ｎ）と異なっていさえすれば、スイッチング信号をＳ_k （ｎ＋１）の値に書き換えてしまう。
【０１２１】
スイッチングシーケンスが終了しないうちに、次のシーケンス起動指令が与えられると、スイッチングシーケンスが乱れ、電流波形が悪化してしまう。
【０１２２】
アンド回路５６は、前回のスイッチングシーケンス終了まで、シーケンス起動指令の出力を遅延するもので、これにより、変調周波数制御回路からの出力のみでの動作周波数範囲を広げることができる。
【０１２３】
アンド回路５６からの出力は、オア回路５９で許容誤差コンパレータ４０出力との論理和をとった後に、最終の起動指令としてスイッチングシーケンス回路１０に与えられる。
【０１２４】
並列動作で、電流偏差が小さく許容誤差コンパレータ４０の比較レベルに達しない場合には、変調周波数制御回路５２のみがスイッチングシーケンス回路１０に起動指令を与え、変調周波数が一定に制御される。
【０１２５】
許容誤差コンパレータ４０の比較レベルよりも電流偏差が大きい場合には、許容誤差コンパレータ側から起動指令が出される毎に、変調周波数制御回路のカウンタ５３がクリアされる。
【０１２６】
従って、周期設定値５５よりも短い周期で、許容誤差コンパレータ側から起動指令が出力され続けると、変調周波数制御回路側からの起動指令は出力されなくなる。
【０１２７】
すなわち、並列動作時、変調周波数制御回路は、スイッチング周波数の下限リミットの機能を果たす。
【０１２８】
“特開平１０−１７４４５３号”では、運転周波数の変化に応じて、パルス波形が自動的かつ安定に変化してゆくので、電動機の静止状態における変調周波数一定のＰＷＭ制御による運転から、定出力範囲の方形波１パルス運転まで、可変速駆動の広い運転周波数範囲を、本ＰＷＭ方式のみでカバーすることができる、ＰＩ制御・デッドタイム補償・誘起電圧補償等の調整の必要な制御が不要、直流電圧変動・負荷電動機の定数変化に強い、非正弦波電流駆動が可能、電動機負荷のみにとどまらず、電圧形インバータ全般に適用可能である、等の特徴を有している。
【０１２９】
【発明が解決しようとする課題】
しかしながら、前述したような従来の電圧形インバータの制御装置においては、以下のような課題がある。
【０１３０】
［第１の課題］
図２８に、従来例によるシミュレーション波形の一例を示す。
【０１３１】
電流基準ｉ_u ^*、電流ｉ_u 、変調周波数制御回路からの出力ＴＲ、許容誤差コンパレータからの出力ＥＲ、アンド回路７１からの出力（ラッチ回路６１，６２の動作クロック）ＲＥＳ、スイッチング信号ｓｗｕ，ｓｗｖ，ｓｗｗ、線間電圧波形Ｖｕｖを示している。
【０１３２】
図２８の電流波形は、電流リップルの大きさが不均一で、スイッチング信号のパルス幅もまちまちである。
【０１３３】
これらの原因について、図２９および図３０に基づいて説明する。
【０１３４】
図２９は、図３０の動作説明に用いるベクトルの関係を示す図である。
【０１３５】
ｅで示したベクトルは誘起電圧、ｖ４、ｖ５は既に説明した非ゼロ電圧ベクトル、ｖ０，ｖ７はゼロ電圧ベクトルである。
【０１３６】
インバータ３が、電圧Ｖ_k を出力している時、インバータ３の負荷である誘起電動機４の電圧方程式は、
【数３】

であり、抵抗分を無視して変形すると
【０１３７】
【数４】

である。
【０１３８】
この式から、電流はベクトル（Ｖ_k −ｅ）と同一方向に変化し、｜Ｖ_k −ｅ｜／Ｌの速度で変化する。
【０１３９】
すなわち、インバータ３が電圧ｖ４，ｖ５を出力している時、電流は、図２９に示すそれぞれ（ｖ４−ｅ），（ｖ５−ｅ）の方向に変化する。
【０１４０】
ゼロ電圧ベクトルｖ０、ｖ７の出力中の電流は、−ｅ方向に変化する。
【０１４１】
図３０は、電流偏差の符号を逆にしたベクトル−Δｉの軌跡を示す図である。
【０１４２】
電流偏差ベクトルの後端が図３０の太線上を動き、電流偏差ベクトルの先端は常に座標の原点にある。
【０１４３】
言い換えれば、電流基準を原点とする座標空間（以後、電流基準座標と呼ぶ）における電流の軌跡である。
【０１４４】
本発明の説明で、電流の軌跡という言葉は、全て電流基準座標上における軌跡を指すものとする。
【０１４５】
図３０では、説明の簡単のために、電流基準、誘起電圧は一定として、図２９に示す電流変化方向を用いて電流軌跡を描いている。
【０１４６】
円は、許容誤差領域の境界である。
【０１４７】
また、ベクトル選択テーブル６０が出力する信号を切り替える境界の電流偏差ベクトルの角度を点線で示しており、その角度の値０〜１１π／６を付している。
【０１４８】
以下、許容誤差一定の起動指令により、スイッチングシーケンスが動いており、電流が座標の原点にある「電流偏差が０」の時刻ｔ０で、スイッチングシーケンス回路がゼロベクトルＳ_k （ｎ）＝Ｓ７を出力したところから、電流軌跡を追いながらスイッチングシーケンスの動作について説明する。
【０１４９】
電流ベクトルは、電圧（ｖ７−ｅ）＝−ｅによって、図３０のｔ１方向に変化する。
【０１５０】
電流偏差ベクトルΔｉ（＝ｉ^* −ｉ）は、電流ベクトルの先端から座標の原点（電流基準ベクトルの先端）へと伸びているから、時刻ｔ０からｔ１の間、その角度θΔｉは、５π／３＜θΔｉ＜１１π／６である。
【０１５１】
この角度と、Ｓ_k （ｎ）＝Ｓ７であることから、ベクトル選択テーブル６０は、表２に基づいて、Ｓ_k （ｎ＋１）＝Ｓ５を出力している。
【０１５２】
時刻ｔ１で、許容誤差領域の境界に達して、シーケンス起動回路１１から起動信号が与えられる。
【０１５３】
Ｓ_k （ｎ）＝Ｓ７，Ｓ_k （ｎ＋１）＝Ｓ５で、不一致検出回路６６が論理値“１”を出力しているので、アンド回路６５、オア回路６７を介して、アンド回路７１に論理値“１”が与えられ、クロックパルスによってラッチ回路６１，６２が動作して、Ｓ_k （ｎ）＝Ｓ５、Ｓ_k （ｎ−１）＝Ｓ７となる。
【０１５４】
ゼロベクトルから、第１の非ゼロベクトルＳ５に変化したことにより、電流は（ｖ５−ｅ）で変化するようになり、ｔ２における位置まで変化していく。
【０１５５】
この間、５π／３＜θΔｉ＜１１π／６であるので、ベクトル選択テーブル６０は、表３からＳ５を出力している。
【０１５６】
Ｓ_k （ｎ）＝Ｓ_k （ｎ＋１）で、Ｓ_k （ｎ＋１）がゼロベクトルでもないことから、オア回路６７からの出力が“ゼロ”であり、ラッチ回路６１，６２にはクロックパルスが与えられない。
【０１５７】
時刻ｔ２にて、電流ベクトルが点線に達して、１１π／６＜θΔｉ＜２πの領域に入ると、Ｓ_k （ｎ＋１）はＳ４となり、不一致検出回路６６からの出力が“１”に変わる。
【０１５８】
Ｓ_k （ｎ−１）がＳ７で、ゼロベクトル検出器６９からの出力も“１”であるので、アンド回路６８を介してオア回路６７からの出力が“１”となり、ラッチ回路６１，６２に動作クロックが与えられる。
【０１５９】
Ｓ_k （ｎ）＝Ｓ４、Ｓ_k （ｎ−１）＝Ｓ５と変わる。
【０１６０】
時刻ｔ２以降、第２の非ゼロベクトルＳ４により、電流は（ｖ４−ｅ）でｔ３の位置まで変化してゆく。
【０１６１】
θΔｉが、１１π／６よりも小さい領域に戻ると、Ｓ_k （ｎ＋１）＝Ｓ５となる。
【０１６２】
さらに、途中で点線を超えて、θΔｉは５π／３よりも小さくなるが、表３より、Ｓ_k （ｎ＋１）はＳ５のままである。
【０１６３】
この間、不一致検出回路６６は“１”を出力しているが、Ｓ_k （ｎ−１）、Ｓ_k （ｎ＋１）が共に非ゼロベクトルであるので、シーケンス起動指令が与えられない限り、ラッチ回路６１，６２にはクロックが与えられない。
【０１６４】
時刻ｔ３にて、θΔｉが３π／２よりも小さい領域に入って、Ｓ_k （ｎ＋１）＝Ｓ０となると、ゼロベクトル検出回路７０からの出力が“１”となり、オア回路６７、アンド回路７１を介して、ラッチ回路６１，６２に動作クロックが与えられる。
【０１６５】
Ｓ_k （ｎ）＝Ｓ０、Ｓ_k （ｎ−１）＝Ｓ４に変わる。
【０１６６】
時刻ｔ３以降、電流は、時刻ｔ０〜ｔ１間と同様に、ベクトル−ｅで変化する。
【０１６７】
θΔｉは、直ぐに３π／２よりも大きい領域に戻る。
【０１６８】
ベクトル選択テーブル６０は、表２に基づいて、Ｓ_k （ｎ＋１）＝Ｓ１を出力する。
【０１６９】
これで、不一致検出回路６６は“１”を出力するが、Ｓ_k （ｎ−１）、Ｓ_k （ｎ＋１）が共に非ゼロベクトルであるので、シーケンス起動指令が与えられない限り、ラッチ回路６１，６２にはクロックが与えられない。
【０１７０】
時刻ｔ４にて、電流ベクトルが許容誤差領域から出ると、シーケンス起動回路１０から起動指令が与えられ、ラッチ回路６１，６２が動作する。
【０１７１】
Ｓ_k （ｎ）＝Ｓ１、Ｓ_k （ｎ−１）＝Ｓ０となり、ベクトル選択テーブル６０は、表３により、Ｓ_k （ｎ＋１）＝Ｓ５を出力する。
【０１７２】
不一致検出回路６６、ゼロベクトル検出器６９が共に“１”を出力するので、アンド回路６８からの出力が“１”となり、次のクロックｔ５にてラッチ回路６１，６２が動作し、Ｓ_k （ｎ）＝Ｓ５、Ｓ_k （ｎ−１）＝Ｓ１となる。
【０１７３】
Ｓ_k （ｎ）＝Ｓ１は、１クロックの間のみで直ぐにＳ_k （ｎ）＝Ｓ５に変化する。
【０１７４】
以後、電流は（ｖ５−ｅ）で変化する。
【０１７５】
Ｓ_k （ｎ−１）が非ゼロベクトルであるので、起動指令が与えられるか、あるいはＳ_k （ｎ＋１）がゼロベクトルを出力するまで、ラッチ回路６１，６２は動作しない。
【０１７６】
時刻ｔ６にて、θΔｉがπ／６のラインを超えると、表３から、Ｓ_k （ｎ＋１）＝Ｓ７を出力する。
【０１７７】
以上、ｔ０〜ｔ６の２回のスイッチングシーケンスで、スイッチングシーケンス回路からの出力Ｓ_k （ｎ）は、
Ｓ７→Ｓ５→Ｓ４→Ｓ０→Ｓ１→Ｓ５→Ｓ７
と、インバータ３の３相とも正側素子をオンしている状態（Ｓ７）から、１相ずつ順に負側素子をオンしてＳ０まで移行し、次に１相ずつ正側素子をオンしてＳ７の状態まで戻って、３相全てについて１つのパルスを出力して元の状態に戻った。
【０１７８】
これは、三角波比較ＰＷＭの三角波一周期分に相当する。
【０１７９】
図３０の電流軌跡には、シーケンス終了時点での軌跡がｔ３とｔ６とで２度現われているが、時刻ｔ６よりも時刻ｔ３における電流偏差の方がかなり大きい。
【０１８０】
すなわち、時刻ｔ１から時刻ｔ３までの非ゼロ電圧ベクトルは、時刻ｔ４から時刻ｔ６までの非ゼロ電圧ベクトルほどには、電流偏差を小さくすることに役立っていない。
【０１８１】
スイッチング回数の割に電流リップルが大きいのは、このためである。
【０１８２】
また、電流リップルが均一でないのも、時刻ｔ３時点での電流の位置のばらつきが大きいためである。
【０１８３】
［第２の課題］
従来例のＰＷＭ制御論理には、逆パルスが出易い部分がある。
【０１８４】
図３０のｔ０〜ｔ６におけるＰＷＭ信号_k （ｎ）は、
Ｓ７→Ｓ５→Ｓ４→Ｓ０→Ｓ１→Ｓ５→Ｓ７
と、変化している。
【０１８５】
このスイッチング順序を、各相毎ＰＷＭ信号に直した波形、および各相ＰＷＭ信号の差をとって描いた線間電圧波形の一例を、図３１に示す。
【０１８６】
各相信号は、どれも１パルスであるが、線間電圧波形では２つのパルスが現われる。
【０１８７】
ここで、線間電圧Ｖｕｖ、Ｖｖｗでは、２つのパルスが同じ極性なのに、線間電圧波形Ｖｗｕのみは違った極性となっている。
【０１８８】
線間電圧の基本波の符号が変化するところでは、このようなパルスが出現して当然であるが、基本波の符号が変わらないのに出現するのは、高調波を増加させるのみである。
【０１８９】
この逆方向に出現するパルスを、以降逆パルスと称する。
【０１９０】
図２８に示す従来例によるシミュレーション波形にも、逆パルスが現われている。
【０１９１】
ＰＷＭ制御回路からの出力では、逆パルスの幅が狭くても、スイッチング素子に与える前に最小幅回路等でパルス幅を広げられることがあるので、たとえ幅が狭くても、逆パルスは極力出現しないようにしなければならない。
【０１９２】
逆パルスの原因は、従来例のスイッチングシーケンスで、第１の非ゼロベクトルを選択する時、ゼロベクトルから１相のスイッチングで移行できる非ゼロベクトルの中からしか選べないという制約を設けていることにある。
【０１９３】
Ｓ１を出力する必要はなかったのに、スイッチングシーケンスの制約から、１サンプリングの間のみ出力されてしまうのである。
【０１９４】
［第３の課題］
シーケンス起動回路１１は、許容誤差一定コンパレータ４０が出力するシーケンス起動指令と、変調周波数制御回路５２が出力するシーケンス起動指令とを、オア回路５９にて論理加算して出力している。
【０１９５】
まず、このシーケンス起動回路１１によるパルスモードの変化について説明する。
【０１９６】
負荷電動機の回転数が低ければ、変調周波数一定の制御で電流偏差が許容誤差円の中に制御できるので、許容誤差コンパレータ側からシーケンス起動指令が出力されることはない。
【０１９７】
回転数が上昇すると、誘起電圧が高くなり、電流変化が速くなるので、電流偏差が大きくなる。
【０１９８】
この電流偏差が、許容誤差円に達する回転数以上では、許容誤差コンパレータ４０側からシーケンス起動指令が出力されるようになり、電流偏差が許容誤差円内に収まるように制御される。
【０１９９】
この時、変調周波数制御回路５２からのシーケンス起動指令が出力され続けていると、スイッチングシーケンス回路１０は、両者からシーケンス起動指令を与えられ、許容誤差コンパレータ４０単独で動作している時よりもパルス数が増加する。
【０２００】
そこで、これを避けるために、ゼロベクトルから非ゼロベクトルへの変化タイミング（スイッチングシーケンスの開始タイミング）で、変調周波数制御回路のカウンタ５３をクリアする。
【０２０１】
これにより、許容誤差コンパレータ側からの起動指令の周波数が、変調周波数制御回路４１側の起動指令の周波数よりも高い場合には、変調周波数側からの起動指令は出力されなくなる。
【０２０２】
以上によって、回転数が高くなると、許容誤差コンパレータ４０のみが起動指令を出力するようになる。
【０２０３】
許容誤差コンパレータ側の起動指令によるＰＷＭでは、電流偏差を許容誤差範囲に収めようとしてＰＷＭ制御がなされる。
【０２０４】
回転数が上昇し、誘起電圧による電流変化が速くなると、スイッチング周波数も高くなる。
【０２０５】
ところが、さらに回転数が高くなると、電動機端子電圧と誘起電圧との差が少なくなるので、端子電圧による電流変化が遅くなって、電流が電流基準の変化に追従できなくなる。
【０２０６】
このため、電流偏差は非常に長く、ベクトルとなって許容誤差円の中に収まることがなくなる。
【０２０７】
電流偏差の角度変化は、ゆるやかになる。
【０２０８】
ゼロベクトルには移行しなくなり、隣の非ゼロベクトルとの間でスイッチングするのみとなる。
【０２０９】
スイッチング周波数は、ますます下がり、パルス数が少なくなる。
【０２１０】
ここで、変調周波数制御回路で、変調周波数が２ｋＨｚとなるように周期を設定している時、電動機の運転周波数が５０Ｈｚで、ＰＷＭのパルス数が５パルスであるとする。
【０２１１】
これならば、変調周波数制御回路側の周波数が高いのであるが、変調周波数制御回路側からの起動指令が出力されることはない。
【０２１２】
変調周波数制御回路のコンパレータ５４からの出力が“１”となっても、ゼロベクトルが出力されないと、アンド回路５６からの出力が“１”にならないからである。
【０２１３】
このため、高回転、少パルス時には、許容誤差コンパレータ側からの起動指令のみで、スイッチングシーケンスが動くことになる。
【０２１４】
このように、許容誤差コンパレータに基づくＰＷＭでは、電流指令の大きさ、周波数によって、自動的にパルス数が変化する。
【０２１５】
特に、パルス数が少ない領域では、５パルス、７パルスのように、電流指令の周波数に同期したパルス波形が得られる。
【０２１６】
線間５パルスの場合の、電流基準座標における電流の軌跡を図３２、Ｕ相電流と各相ＰＷＭ信号、線間電圧の時間波形を図３３にそれぞれ示す。
【０２１７】
負荷電動機の誘起電圧が高い高回転では、図３２に示すように、電流を円形の許容誤差領域に収めることができなくなる。
【０２１８】
そのために、ＰＷＭは、スイッチング条件を加味した帯状領域に基づいて行なわれる。
【０２１９】
図３２および図３３に示すように、いずれかの相の電流偏差がゼロ近くになっている短期間に、許容誤差コンパレータ側からの起動による数回のスイッチングが集中して行なわれ、その後電流の変化方向が変わって、スイッチングしていた相の電流偏差は、それまでとは逆の方向に変化するようになる。
【０２２０】
図３３の時刻ｔ１、ｔ３、ｔ５では、ｓｗｕ＝０であることによって、電流ｉ_u が許容誤差幅の負側の境界に達して、Δｉ_u （ｉ_u ^*−ｉ_u ）＞Ｈ／２となる。
【０２２１】
この時には、ＡＮＤ回路４４ｕが“１”を出力するので、起動指令でスイッチングシーケンス回路を動作させる。
【０２２２】
これにより、ｓｗｕ＝１に変わる。
【０２２３】
同様に、時刻ｔ２、ｔ４では、ｓｗｕ＝１であることによって、電流ｉ_u が正側境界に達して、アンド回路４４ｘが“１”を出力して、スイッチングシーケンス回路を動作させ、これによりｓｗｕ＝０に変わる。
【０２２４】
ところが、ｔ５後しばらくすると、電流変化方向が変わり、ｓｗｕ＝１であるのに電流ｉ_u が減少し始める。
【０２２５】
電流ｉ_u が、負側境界に達してΔｉ_u ＞Ｈ／２となり、コンパレータ４１ｕからの出力が“１”に変わっても、ｓｗｕ＝１であるため、ＡＮＤ回路４４ｕからの出力は“１”とはならない。
【０２２６】
他の相についても、同様な状態になっており、電流偏差のどの相の成分も帯状領域に入ってもいないのに、許容誤差コンパレータは起動指令を出力しなくなる。
【０２２７】
そして、この起動指令を出力しない期間は、偏差ベクトルの角度で６０度弱つづく。
【０２２８】
その後は、前記と同様の一連のスイッチングが、他の相で行なわれる。
【０２２９】
このように、全てのスイッチングが、帯状領域の幅Ｈに基づいて行なわれるので、パルスの最小幅も幅Ｈで決まる。
【０２３０】
７パルスから５パルスへとか、５パルスから３パルスへとかのように、パルス数が減少する時には、２つのパルスが消失するが、そのいずれのパルスも、幅Ｈによって決まる最小幅を持っている。
【０２３１】
この幅が広ければ、パルス数変化時の電圧の低次高調波成分の変化が大きく、電流波形がパルス数の影響を強く受ける。
【０２３２】
また、消失した２つのパルスによる電圧変化を補なうため、他の全てのパルスの幅が変化するために、パルス数にヒステリシスを持ってしまう。
【０２３３】
このパルス数変化時の電圧変化、パルス数のヒステリシスのいずれも問題である。
【０２３４】
パルスの幅が充分に狭くなった後に消失すれば、消失による電圧変化は小さくなり、他のパルスの幅の変化も小さくて済む。
【０２３５】
その結果として、パルス数のヒステリシスも小さくなる。
【０２３６】
従って、許容誤差領域の幅Ｈを小さくすれば、パルス幅を狭くすることはできる。
【０２３７】
しかしながら、これでは、全てのパルスの幅が狭くなり、パルス数が一挙に増加してしまうので好ましくない。
【０２３８】
本発明の目的は、電流リップルの大きさを、より均一でかつ小さくすることが可能な電圧形インバータの制御装置を提供することにある。
【０２３９】
また、本発明の目的は、逆パルスを従来よりも少なくすることが可能な電圧形インバータの制御装置を提供することにある。
【０２４０】
さらに、本発明の目的は、高回転・少パルス時のパルス数切り替わり時の電圧変化を従来よりも低減することが可能な電圧形インバータの制御装置を提供することにある。
【０２４１】
【課題を解決するための手段】
上記の目的を達成するために、複数の自己消弧形スイッチング素子を用いて構成される電圧形インバータの制御装置において、
請求項１に対応する発明では、インバータ出力電流の基準ベクトルと検出ベクトルとの偏差のベクトルの角度に基づいて、電圧ベクトルを選択する電圧ベクトル選択手段と、偏差ベクトルの角度とベクトル長の増減とに基づいて、電圧ベクトル選択手段により選択された電圧ベクトルに対応したスイッチング信号の出力タイミングを制御するタイミング制御手段とを備え、スイッチング信号に基づいて自己消弧素子を制御するようにしている。
【０２４２】
従って、請求項１に対応する発明の電圧形インバータの制御装置においては、以上のような手段を講じることにより、電流リップルの大きさを、より均一でかつ小さくすることができる。
【０２４３】
また、請求項２に対応する発明では、インバータ出力電流の基準ベクトルと検出ベクトルとの偏差のベクトルの、角度を検出する角度検出手段およびベクトル長の増減を検出する増減検出手段と、起動指令により起動され、角度検出手段と増減検出手段とにより検出された偏差ベクトルの角度とベクトル長の増減とに基づいて、非ゼロベクトルのスイッチング信号を出力、および切り替え制御し、かつ所定の終了条件が成立するとゼロベクトルのスイッチング信号を出力して一連のシーケンスを終了するスイッチングシーケンス発生手段と、スイッチングシーケンス発生手段に対して起動指令を出力するシーケンス起動手段とを備え、シーケンス起動手段からの起動指令の与え方に応じて、ＰＷＭ制御としての動作モードを制御するようにしている。
【０２４４】
従って、請求項２に対応する発明の電圧形インバータの制御装置においては、以上のような手段を講じることにより、電流リップルの大きさを、より均一でかつ小さくすることができる。
【０２４５】
さらに、請求項３に対応する発明では、インバータ出力電流の基準ベクトルと検出ベクトルとの偏差のベクトルの、角度を検出する角度検出手段およびベクトル長の増減を検出する増減検出手段と、起動指令により起動され、角度検出手段と増減検出手段とにより検出された偏差ベクトルの角度とベクトル長の増減とに基づいて、非ゼロベクトルのスイッチング信号を出力、および切り替え制御し、かつ所定の終了条件が成立するとゼロベクトルのスイッチング信号を出力して一連のシーケンスを終了するスイッチングシーケンス発生手段と、電流偏差の状態とスイッチング信号との組合せ、あるいは所定周期に基づいて、スイッチングシーケンス発生手段に対して起動指令を出力するシーケンス起動手段とを備え、スイッチング信号に基づいて、自己消弧形スイッチング素子を制御するようにしている。
【０２４６】
従って、請求項３に対応する発明の電圧形インバータの制御装置においては、以上のような手段を講じることにより、電流リップルの大きさを、より均一でかつ小さくすることができる。
【０２４７】
一方、請求項４に対応する発明では、上記請求項２または請求項３に対応する発明の電圧形インバータの制御装置において、スイッチングシーケンス発生手段としては、スイッチング信号の出力履歴を保持する履歴保持部と、ゼロベクトルのスイッチング信号を出力している時は、スイッチング信号の出力履歴と偏差ベクトルの角度とに基づいて、六つの非ゼロベクトルのうちの１つを選択し、また非ゼロベクトルのスイッチング信号を出力している時は、偏差ベクトルと最も角度差の少ない非ゼロベクトルが出力中の非ゼロベクトルあるいはそれに隣接した非ゼロベクトルである場合には、当該最も角度差の少ない非ゼロベクトルを選択し、偏差ベクトルと最も角度差の少ない非ゼロベクトルが上記のいずれでもない場合には、２つのゼロベクトルのうちのいずれかを履歴保持部により保持されている出力履歴から選択するベクトル選択部と、ベクトル選択部からの出力信号と履歴保持部により保持されている出力履歴と外部からの起動指令とベクトル長の増減検出結果とに基づいて、スイッチング信号をその時点でベクトル選択部が出力するベクトルに対応した信号に変更するか否かを制御する論理演算部とから成っている。
【０２４８】
従って、請求項４に対応する発明の電圧形インバータの制御装置においては、以上のような手段を講じることにより、電流リップルの大きさを、さらにより均一でかつ小さくすることができる。
【０２４９】
また、請求項５に対応する発明では、上記請求項２または請求項３に対応する発明の電圧形インバータの制御装置において、スイッチングシーケンス発生手段としては、スイッチング信号の出力履歴を保持する履歴保持部と、履歴保持部が出力する履歴信号と偏差ベクトルの角度とに基づいて、電圧ベクトルを選択するベクトル選択部と、ベクトル選択部からの出力がゼロベクトルである場合には、直ちにあるいは電流偏差ベクトルの増加を増減検出信号が示した時点で、またベクトル選択部からの出力がゼロベクトルでない場合には、出力履歴保持部により保持されている前回値がゼロベクトルで、出力中のスイッチング信号のベクトルとベクトル選択部が出力するベクトルとが異なり、さらに電流偏差ベクトルの増加を増減検出信号が示した時点で、あるいは出力中のスイッチング信号のベクトルとベクトル選択部が出力するベクトルとが異なりかつ外部から起動指令が与えられた時点で、当該時点でのベクトル選択部が出力するベクトルに対応したスイッチング信号を出力する論理演算部とから成っている。
【０２５０】
従って、請求項５に対応する発明の電圧形インバータの制御装置においては、以上のような手段を講じることにより、電流リップルの大きさを、さらにより均一でかつ小さくすることができる。
【０２５１】
以上により、電流リップルの大きさを、より均一でかつ小さくすることが可能な電圧形インバータの制御装置を得ることができる。
【０２５２】
一方、請求項６に対応する発明では、上記請求項２に対応する発明の電圧形インバータの制御装置において、スイッチングシーケンス発生手段としては、スイッチングシーケンス発生手段の出力がゼロベクトルで、出力履歴保持部が保持する前回値からゼロベクトルへの移行に際して、１相のスイッチングしか必要としなかった場合には、前回値の非ゼロベクトルおよびそれに隣接した２つの非ゼロベクトルの３つベクトルの中から、また２相のスイッチングを必要とした場合には、隣接した２つの非ゼロベクトルの中から、偏差ベクトルの角度に基づいてベクトルを選択するベクトル選択部を有するものとしている。
【０２５３】
従って、請求項６に対応する発明の電圧形インバータの制御装置においては、以上のような手段を講じることにより、逆パルスを従来よりも少なくすることができる。
【０２５４】
また、請求項７に対応する発明では、上記請求項４または請求項５に対応する発明の電圧形インバータの制御装置において、スイッチングシーケンス発生手段としては、ベクトル選択部がゼロベクトルを出力している場合には、直ちにあるいは偏差ベクトルの増加を増減検出信号が示した時点で、出力履歴保持部により保持されている前回値がゼロベクトルでかつゼロベクトルから出力中のスイッチング信号に移行するに際して、１相のスイッチングしか必要としなかった場合には、ベクトル選択部が出力するベクトルが出力中のスイッチング信号によるベクトルと一致しなくなりかつ偏差ベクトルの増加を増減検出信号が示した時点で、またそれ以外の場合には、ベクトル選択部が出力するベクトルが出力中のスイッチング信号によるベクトルとベクトル選択部が出力するベクトルとが一致しなくなりかつ外部から起動指令が与えられた時点で、当該時点でのベクトル選択部からの出力に対応したスイッチング信号を出力する論理演算部を有するものとしている。
【０２５５】
従って、請求項７に対応する発明の電圧形インバータの制御装置においては、以上のような手段を講じることにより、逆パルスを従来よりもさらに少なくすることができる。
【０２５６】
さらに、請求項８に対応する発明では、上記請求項２または請求項３に対応する発明の電圧形インバータの制御装置において、スイッチングシーケンス発生手段としては、スイッチング信号の出力履歴を保持する履歴保持部と、ゼロベクトルのスイッチング信号を出力している時は、スイッチング信号の出力履歴と偏差ベクトルの角度とに基づいて、六つの非ゼロベクトルのうちの１つを選択し、また非ゼロベクトルのスイッチング信号を出力している時は、偏差ベクトルと最も角度差の少ない非ゼロベクトルが出力中の非ゼロベクトルあるいはそれに隣接した非ゼロベクトルである場合には、当該最も角度差の少ない非ゼロベクトルを選択し、偏差ベクトルと最も角度差の少ない非ゼロベクトルが前記のいずれでもない場合には、２つのゼロベクトルのうちのいずれかを履歴保持部により保持されている出力履歴から選択するベクトル選択部と、ベクトル選択部からの出力がゼロベクトルである場合には、直ちにあるいは電流偏差ベクトルの増加を増減検出信号が示した時点で、またベクトル選択部からの出力がゼロベクトルでない場合には、出力履歴保持部により保持されている前回値がゼロベクトルで、出力中のスイッチング信号のベクトルとベクトル選択部が出力するベクトルとが異なり、さらに電流偏差ベクトルの増加を増減検出信号が示した時点で、あるいは出力中のスイッチング信号のベクトルとベクトル選択部が出力するベクトルとが異なりかつ外部から起動指令が与えられた時点で、当該時点でのベクトル選択部が出力するベクトルに対応したスイッチング信号を出力する論理演算部とから成っている。
【０２５７】
従って、請求項８に対応する発明の電圧形インバータの制御装置においては、以上のような手段を講じることにより、逆パルスを従来よりもさらに少なくすることができる。
【０２５８】
以上により、逆パルスを従来よりも少なくすることが可能な電圧形インバータの制御装置を得ることができる。
【０２５９】
一方、請求項９に対応する発明では、上記請求項２または請求項３に対応する発明の電圧形インバータの制御装置において、シーケンス起動手段としては、各相の電流偏差の所定量±Ｈ／２とスイッチング信号の符号とに基づく第１の許容誤差領域と、電流偏差ベクトルの長さの所定量Ｈに基づく第２の許容誤差領域との論理和で得られる領域に、電流偏差が含まれているか否かの比較結果に基づいて、第１の起動指令を出力する許容誤差比較判定部と、時間を測定して所定時間が経過する毎に信号を出力し、許容誤差比較判定部からの第１の起動指令により初期化されるタイマーと、タイマーからの出力信号によりセットされて第２の起動信号を保持し、スイッチングシーケンス発生手段がスイッチング信号を変更する度にリセットされるフリップフロップとから成り、第１の起動指令と第２の起動指令との論理和で、スイッチングシーケンス発生手段に対して起動指令を与えるようにしている。
【０２６０】
従って、請求項９に対応する発明の電圧形インバータの制御装置においては、以上のような手段を講じることにより、高回転・少パルス時のパルス数切り替わり時の電圧変化を従来よりも低減することができる。
【０２６１】
また、請求項１０に対応する発明では、上記請求項２または請求項３に対応する発明の電圧形インバータの制御装置において、シーケンス起動手段としては、各相の電流偏差の所定量±Ｈ／２とスイッチング信号の符号とに基づく第１の許容誤差領域と、電流偏差ベクトルの長さの所定量Ｈに基づく第２の許容誤差領域との論理和で得られる領域に、電流偏差が含まれているか否かの比較結果に基づいて、第１の起動指令を出力する許容誤差比較判定部と、時間を測定して所定時間が経過する毎に信号を出力し、許容誤差比較判定部からの第１の起動指令、および第２の起動指令の立ち下がりタイミング検出信号で初期化されるタイマーと、タイマーからの出力信号によりセットされて前記第２の起動信号を保持し、スイッチングシーケンス発生手段がスイッチング信号を変更する度にリセットされるフリップフロップおよび第２の起動指令の立ち下がりタイミングを検出する立ち下がり検出部とから成り、第１の起動指令と第２の起動指令との論理和で、スイッチングシーケンス発生手段に対して起動指令を与えるようにしている。
【０２６２】
従って、請求項１０に対応する発明の電圧形インバータの制御装置においては、以上のような手段を講じることにより、高回転・少パルス時のパルス数切り替わり時の電圧変化を従来よりも低減することができる。
【０２６３】
以上により、高回転・少パルス時のパルス数切り替わり時の電圧変化を従来よりも低減することが可能な電圧形インバータの制御装置を得ることができる。
【０２６４】
【発明の実施の形態】
最初に、本発明の実施の形態を説明するに先立って、本発明の考え方について説明する。
【０２６５】
まず、第１の発明の考え方について述べる。
【０２６６】
前記図３０の時刻ｔ２でＳ５を出力し続けていれば、しばらくの間は電流偏差は減少し続けたのに、時刻ｔ２でＳ４に切り替えたために、電流変化が望ましい方向からそれている。
【０２６７】
その後の時刻ｔ２〜ｔ３間では、Ｓ４からゼロベクトルへ移行するタイミングを変えても、電流偏差をあまり小さくすることはできない。
【０２６８】
この電流偏差を効果的に小さくするためには、第１の非ゼロベクトル（Ｓ５）から第２の非ゼロベクトル（Ｓ４）への移行タイミングを変えなければならない。
【０２６９】
そして、この第１の非ゼロベクトルから第２の非ゼロベクトルへの移行タイミング決定の判定基準として、「電流偏差ベクトルの長さの変化」に着目する。
【０２７０】
すなわち、時刻ｔ２では、第１の非ゼロベクトルによって偏差ベクトルが短くなっているので、第２の非ゼロベクトルに移行する必要はない。
【０２７１】
偏差ベクトルの最短点を電流が行きすぎて、偏差ベクトルが長くなり始めた時点で、第２の非ゼロベクトルに切り替えればよい。
【０２７２】
このために、Ｓ_k （ｎ＋１）の選択は、従来と同様にθΔｉによって行なうが、Ｓ_k （ｎ＋１）の値でＳ_k （ｎ）を書き換えるタイミングは、電流偏差ベクトルの長さの増減によって決定することにする。
【０２７３】
図３４は、これによって電流基準座標における電流の軌跡がどのように変わるかを説明するための図であり、時刻ｔ０から時刻ｔ１までは、前記図３０と同じである。
【０２７４】
Ｓ５からＳ４に切り替わる時点ｔ２を、電流偏差ベクトルの最短点に変更している。
【０２７５】
この時点は、時刻ｔ１以降の電流の軌跡の直線に、座標の原点から垂線を落とすことにより、作図で求められる。
【０２７６】
最短点ｔ２での偏差ベクトルの角度は、０＜θΔｉ＜π／６であるから、表３よりＳ４に移行し、Ｓ_k （ｎ）＝Ｓ４、Ｓ_k （ｎ−１）＝５となる。
【０２７７】
第２の非ゼロベクトルＳ４は、出力中の電圧ベクトルと電流偏差ベクトルとのなす角度が±９０度以上離れるまで、出力され続ける。
【０２７８】
ｖ４の角度は０度であるので、図３４ではθΔｉが３π／２となる時刻ｔ３にて角度差が９０度となり、ゼロベクトルｖ０に移行する。
【０２７９】
許容誤差領域の境界に達する時刻ｔ４まで、−ｅによって電流変化する。
【０２８０】
時刻ｔ４における偏差ベクトルの角度は、５π／３＜θΔｉ＜１１π／６であり、表２から、第１の非ゼロベクトルとしてＳ４が選ばれる。
【０２８１】
Ｓ４も、電流偏差ベクトルが最短となる時刻ｔ５まで出力された後、第２の非ゼロベクトルＳ５に切り替えられる。
【０２８２】
時刻ｔ６にて、ゼロベクトルに移行して、１パルス分（三角波１周期相当分）のスイッチングを終了する。
【０２８３】
図３４に示すようなスイッチングシーケンスを実現するための移行タイミングを得る最も直接的な手段としては、制御サンプリング毎に、電流偏差ベクトルの長さを求め、記憶し、前回記憶した電流偏差ベクトルの長さと比較することである。
【０２８４】
同じ移行タイミングは、電流の軌跡と電流偏差ベクトルとのなす角に基づいても検出することができる。
【０２８５】
電流が基準に近づく過程では、電流の軌跡と電流偏差ベクトルとのなす角は９０度以下であり、最短ポイントで９０度となり、電流が遠ざかり始めると９０度以上となる。
【０２８６】
電流偏差ベクトルの角度は既に求めて使用しているので、電流の軌跡の角度、すなわち電流ベクトルの前回値と今回値との差分を求め、その角度を検出して電流偏差ベクトルとの差をとればよい。
【０２８７】
電流ベクトルも検出しているから、演算のみの問題である。
【０２８８】
同じ移行タイミングは、電流偏差ベクトルの角度変化量からも検出できる。
【０２８９】
図３４において、時刻ｔ１から時刻ｔ２の間、電流は直線上を一定速度で移動している。
【０２９０】
その時の電流偏差ベクトルの角度変化は、電流偏差ベクトルの長さが短いほど大きくなる。
【０２９１】
従って、制御サンプリング毎に検出する電流偏差ベクトルの角度θΔｉの前回値との差分Δθをも求めて記憶しておき、この差分Δθが前回値よりも小さくなったら、移行タイミングとすればよい。
【０２９２】
次に、第２の発明の考え方について述べる。
【０２９３】
前記図２２の電圧ベクトルで見ると、Ｖ４とＶ１とは１２０度角度が離れている。
【０２９４】
従来例では、（ゼロベクトル）→第１の非ゼロベクトル→第２の非ゼロベクトル→ゼロベクトルというスイッチングシーケンスの中では、図２２で隣り合った２つの非ゼロ電圧ベクトルとゼロ電圧ベクトルとのみを用いるという制約を設けているが、１つのスイッチングシーケンスと次のスイッチングシーケンスとの間には制約を設けていない。
【０２９５】
このために、１２０度離れたベクトルが出現していたのである。
【０２９６】
そこで、継続するＰＷＭシーケンス間でも、ゼロベクトルから非ゼロベクトルへ移行するスイッチングシーケンスの開始時点において、前回のシーケンスの第２の非ゼロベクトル、あるいはそれに隣接した非ゼロベクトルの中からしかベクトルを選択できないという制約を設ける。
【０２９７】
ただし、前回出力していた非ゼロベクトルに隣接した非ゼロベクトルに移行する場合には、２相のスイッチングが必要になる。
【０２９８】
例えば、Ｓ４からＳ０に移行してシーケンスを終了している場合に、次のシーケンスをＳ６で開始する場合には、Ｕ相、Ｖ相の２相が同時スイッチングする。
【０２９９】
この時、前記図２３の回路では、Ｓ_k （ｎ−１）がゼロベクトルであるかどうかのみで、第１、第２いずれの非ゼロベクトルであるかを識別しているため、Ｓ６が第１の非ゼロベクトルとして扱われてしまう。
【０３００】
このままでは、Ｓ６に隣接するＳ４、Ｓ２のいずれかのベクトルに、さらに移行してしまう可能性がある。
【０３０１】
従来例では、シーケンス開始時は、必ず１相スイッチングで移行できるベクトルしか選択しないので、図２３に示すような回路でよかったが、２相の同時スイッチングを行なう場合には、ゼロベクトルから直ぐに第２の非ゼロベクトルへ移行したものとして扱うべきである。
【０３０２】
このために、前記ゼロベクトル検出器６９の代わりに、Ｓ_k （ｎ−１）がゼロベクトルであり、かつＳ_k （ｎ）が、Ｓ_k （ｎ−１）から１相のスイッチングで移行できるベクトルである時にのみ、第１の非ゼロベクトルとする識別回路を設ける。
【０３０３】
次に、第３の発明の考え方について述べる。
【０３０４】
本発明では、パルスの位置を電圧の基本波成分への影響が少ない端部へ移動すること、併せて、狭幅のパルスを出力可能とすることを合わせて行なう。
【０３０５】
このために、許容誤差幅のみでなく、タイマーを併用して起動指令を出力させる。
【０３０６】
許容誤差領域によるＰＷＭでは、電流偏差の変化速度が変わると、それに合わせてパルス幅を変化させて、電流偏差を同一の領域に収める。
【０３０７】
電流変化速度の遅い非ゼロベクトルは長時間出力され、電流変化速度の速い非ゼロベクトルは短時間しか出力されない。
【０３０８】
図３３を見ると、時刻ｔ１〜時刻ｔ２間、時刻ｔ３〜時刻ｔ４間は広く、時刻ｔ２〜時刻ｔ３間、時刻ｔ４〜時刻ｔ５間は狭い。
【０３０９】
また、時刻ｔ１〜時刻ｔ２間と時刻ｔ３〜時刻ｔ４間とを見比べると、時刻ｔ３〜時刻ｔ４間の方が広い。
【０３１０】
一方、時刻ｔ１〜時刻ｔ３間と時刻ｔ３〜時刻ｔ５間とを比べると、広さは余り変わらない。
【０３１１】
この間、電流偏差は、図３２に示すように、一定の許容誤差幅の間を行き来している。
【０３１２】
上記のパルス幅の関係は、許容誤差幅の行きと帰りとで費やす時間は違うが、往復の時間はそれほど変わらないということを示している。
【０３１３】
そこで、タイマーで、スイッチングしてからの時間を測定し、所定時間が経過したら起動指令を出力させることにする。
【０３１４】
タイマーの所定時間を、時刻ｔ１〜時刻ｔ２の時間よりも長く、時刻ｔ３〜時刻ｔ４の時間よりも短く設定してあれば、時刻ｔ１から時刻ｔ３までのスイッチングはそのままで、時刻ｔ４のみが時刻ｔ３に近づき、時刻ｔ３〜時刻ｔ４の時間が短縮される。
【０３１５】
時刻ｔ４のスイッチングは、電流偏差が許容誤差のみ変化する前に行なわれることになるので、反対側に戻るまでの時間ｔ４〜ｔ５も短縮される。
【０３１６】
これによって、時刻ｔ４〜時刻ｔ５間のパルスを前方に移動して時刻ｔ３に近づけ、かつ時刻ｔ４〜時刻ｔ５の時間を短くすることができる。
【０３１７】
パルスが前方に移動すると、電圧の基本波成分への影響が小さくなる。
【０３１８】
パルス幅も狭くなるので、時刻ｔ４〜時刻ｔ５のパルスが消失した時の電圧への影響は、双方の効果により軽減される。
【０３１９】
許容誤差幅Ｈを狭くすると、スイッチング回数が一挙に増加してしまうが、この方法によれば、消失に近づいているパルスの幅のみを選択的に狭くすることができるので、スイッチング回数の増加は僅かである。
【０３２０】
このタイマーは、新たに追加しても構わないが、変調周波数制御回路のタイマーで兼ねることができる。
【０３２１】
変調周波数制御回路は、電動機の制御で言えば、低回転数領域で動作し、ある程度回転数が高くなると動作しなくなり、代わりに許容誤差コンパレータ側が動作するようになる。
【０３２２】
さらに回転数が高くなって、パルス数が少なくなる領域で、新しいタイマーは用いられる。
【０３２３】
２つのタイマーが同時に動作する必要はない。
【０３２４】
ただし、１つのタイマーで兼ねる場合には、高回転でも変調周波数制御回路側からの起動信号が出力できるようにするために、アンド回路５６を省略しなければならない。
【０３２５】
アンド回路５６は、変調周波数一定の制御時の高回転における電流波形の悪化を避けるために設けられているので、高回転では許容誤差一定の制御に切り替えてしまうようにすれば、省略することができる。
【０３２６】
今回同時に提案している第１の発明によって、電流波形が著しく改善されるので、アンド回路５６を省いても、前述した従来例よりも高い回転数まで、変調周波数一定の制御で電流制御を行なうことが可能となる。
【０３２７】
また、スイッチング信号の変化毎にタイマーをクリアすると、変調周波数一定のＰＷＭができなくなるので、タイマー出力を従来のレベルからパルスに変更し、当該パルスでフリップフロップをセットさせることにし、フリップフロップ出力をタイマー側からの起動指令とする。
【０３２８】
スイッチング信号の変化毎には、タイマーをクリアする代わりに、フリップフロップをリセットさせる。
【０３２９】
前述した従来例では、変調周波数制御回路のカウンタを、スイッチングシーケンスの開始タイミング（ゼロベクトルから非ゼロベクトルへの変化タイミング）でクリアしているが、この方法では高回転でクリア信号が出ない。
【０３３０】
前述した従来例では、低回転域でしか変調周波数制御を使用しなかったので、これでよかったのであるが、本発明では、高回転でもタイマーをクリアする必要がある。
【０３３１】
このため、許容誤差コンパレータ側の起動指令によるタイマークリア、または許容誤差コンパレータ側の起動指令とタイマー側の起動指令（フリップフロップ出力）との論理和によるクリアに変更する。
【０３３２】
以下、上記のような考え方に基づく本発明の実施の形態について、図面を参照して詳細に説明する。
【０３３３】
（第１の実施の形態）
図１は、本実施の形態による電圧形インバータの制御装置を適用した誘導電動機の電流制御装置の構成例を示すブロック図であり、前述した従来例と同一構成要素には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。
【０３３４】
図１において、ベクトル角検出器８は、前述した従来例のように、電流偏差成分から演算で求めてもよいのであるが、正弦波関数の演算は、マイコンの負担が大きく、他の処理を行なう時間が犠牲になる。
【０３３５】
図２は、高速に角度を検出するためのベクトル角検出器８の構成例を示すブロック図である。
【０３３６】
図２に示すように、コンパレータ２０ｕ，２０ｖ，２０ｗ，２０ｕｗ，２０ｖｕ，２０ｗｕと、減算器２１ｕｗ，２１ｖｕ，２１ｗｕと、論理回路２２とから構成されている。
【０３３７】
コンパレータ２０ｕ，２０ｖ，２０ｗは、それぞれ相電流の偏差Δｉ_u ，Δｉ_v ，Δｉ_w をゼロレベルと比較して、ゼロよりも大きければ論理値“１”を出力する。
【０３３８】
一方、コンパレータ２０ｕｗ，２０ｖｕ，２０ｗｕは、それぞれ減算器２１ｕｗ，２１ｖｕ，２１ｗｖで相電流の差を取った結果Δｉ_u −Δｉ_w 、Δｉ_v −Δｉ_u 、Δｉ_w −Δｉ_v をゼロと比較して、ゼロよりも大きければ、論理値“１”を出力する。
【０３３９】
これにより、コンパレータ２０ｕｗ，２０ｖｕ，２０ｗｕは、それぞれΔｉ_u ＞Δｉ_w 、Δｉ_v ＞Δｉ_u 、Δｉ_w ＞Δｉ_v の時に、論理値“１”を出力する。
【０３４０】
このコンパレータ出力と電流偏差ベクトルの角度との関係を、図３に示す。
【０３４１】
電流偏差ベクトルの３相成分が最上段の波形である時、その角度θΔｉは、コンパレータ２０ｕ，２０ｖ，２０ｗ，２０ｕｗ，２０ｖｕ，２０ｗｕからの出力の組合せから、図３の関係に基づいて求めることができる。
【０３４２】
図２の論理回路２２は、当該演算を行なうものであり、下記の式に基づいて、ＱＮ＝Ｑ０〜Ｑ１１の１２ｂｉｔ信号を出力する。
【０３４３】
ＱＮのＮは、図３において角度範囲の上に記した０〜１１の値である。
【０３４４】
下記の式のＵＧＯは、Δｉ_u ＞０の時に“１”となるコンパレータ２０ｕからの出力信号で、ＶＧＯ、ＷＧＯも同様に、コンパレータ２０ｖ，２０ｗからの出力信号、ＵＧＷはΔｉ_u ＞Δｉ_w の時に“１”となるコンパレータ２０ｕｗからの出力信号で、ＶＧＵ、ＷＧＶも同様に、コンパレータ２０ｖｕ，２０ｗｖからの出力信号である。
【０３４５】
Ｑ０＝ＵＧ０^* ／ＶＧ０^* ／ＷＧ０^* ／ＵＧＷ^* ／ＶＧＵ^* ／ＷＧＶ
Ｑ１＝ＵＧ０^* ＶＧ０^* ／ＷＧ０^* ＵＧＷ^* ／ＶＧＵ^* ／ＷＧＶ
Ｑ２＝ＵＧ０^* ＶＧ０^* ／ＷＧ０^* ＵＧＷ^* ＶＧＵ^* ／ＷＧＶ
Ｑ３＝／ＵＧ０^* ＶＧ０^* ／ＷＧ０^* ＵＧＷ^* ＶＧＵ^* ／ＷＧＶ
Ｑ４＝／ＵＧ０^* ＶＧ０^* ／ＷＧ０^* ／ＵＧＷ^* ＶＧＵ^* ／ＷＧＶ
Ｑ５＝／ＵＧ０^* ＶＧ０^* ／ＷＧ０^* ／ＵＧＷ^* ＶＧＵ^* ／ＷＧＶ
Ｑ６＝／ＵＧ０^* ＶＧ０^* ＷＧ０^* ／ＵＧＷ^* ＶＧＵ^* ＷＧＶ
Ｑ７＝／ＵＧ０^* ／ＶＧ０^* ＷＧ０^* ／ＵＧＷ^* ＶＧＵ^* ＷＧＶ
Ｑ８＝／ＵＧ０^* ／ＶＧ０^* ＷＧ０^* ／ＵＧＷ^* ／ＶＧＵ^* ＷＧＶ
Ｑ９＝ＵＧ０^* ／ＶＧ０^* ＷＧ０^* ／ＵＧＷ^* ／ＶＧＵ^* ＷＧＶ
Ｑ１０＝ＵＧ０^* ／ＶＧ０^* ＷＧ０^* ＵＧＷ^* ／ＶＧＵ^* ＷＧＶ
Ｑ１１＝ＵＧ０^* ／ＶＧ０^* ＷＧ０^* ＵＧＷ^* ／ＶＧＵ^* ＷＧＶ
また、論理回路２２は、下記の式のＬＥ信号も出力する。
【０３４６】
ＬＥ＝Ｑ０＋Ｑ１＋Ｑ２＋Ｑ３＋Ｑ４＋Ｑ５＋Ｑ６＋Ｑ７＋Ｑ８＋Ｑ９＋Ｑ１０＋Ｑ１１
上記の式から、電気角θΔｉが０〜π／６の時には、Ｑ０のみが“１”となる。
【０３４７】
また、他も同様であり、１２個の出力信号のうち１個のみが論理値“１”を出力する。
【０３４８】
ここで、論理回路２２には、６個の信号が入力されているので、その組合せによる状態数は６４である。
【０３４９】
これに対して、電気角検出として有効なのは、１２状態でしかない。
【０３５０】
ＬＥ信号は、論理回路２２からの出力信号が有効なデータである時にのみ“１”を出力して、電流検出の誤差、電流検出信号に乗ったノイズ等により、論理回路２２が不正なデータを出力した時に、そのデータを捨てるために用いられる。
【０３５１】
エンコーダ２３は、１２ビットの信号Ｑ０〜Ｑ１１から電気角に応じた４ビットの電気角信号θΔｉ＝０〜１１を出力する。
【０３５２】
ラッチ回路２４は、エンコーダ２３からの出力を、クロックパルスによってラッチする。
【０３５３】
アンド回路２５は、論理回路２２から出力されるＬＥ信号と、図示しないクロックパルス発生器から与えられるクロックとのアンドをとり、ラッチ回路２４にクロックを与える。
【０３５４】
ベクトル角検出器８として、図２の方式をソフト化すれば、高速に検出できるので、マイコンの負担を軽くすることができる。
【０３５５】
ハード化してしまえば、さらに高速に検出できるので、制御サンプリングを速くして、パルス幅制御の分解能を高くすることができる。
【０３５６】
増減検出回路９の構成例を、図４に示す。
【０３５７】
図４において、乗算器３０ｕ，３０ｖ，３０ｗで電流偏差の各相成分Δｉ_u ，Δｉ_v ，Δｉ_w の二乗を求め、加算器３１にて３相分を加算すると、電流偏差ベクトルの長さの二乗が求められる。
【０３５８】
ラッチ回路３２にて、加算器３１からの出力をラッチし、コンパレータ３３に与える。
【０３５９】
コンパレータ３３への他方の入力としては、加算器３１からの出力が与えられているので、コンパレータ３３は、電流偏差ベクトルの長さの二乗を前回値と比較して、増減検出信号ＩＮＣを出力する。
【０３６０】
この増減検出信号ＩＮＣは、ベクトル長が増加していれば、“１”の論理値信号である。
【０３６１】
【表４】

【０３６２】
偏差ベクトル角θ_{Δ i} とベクトル長増加信号Ｉｎｃは、スイッチングシーケンス回路１０ａに入力される。
【０３６３】
スイッチングシーケンス回路１０ａは、電流偏差ベクトル角θ_{Δ i} に基づいて、電圧ベクトルを選択するという点では、前述した従来例と同様であるが、選択した電圧ベクトルへの移行タイミングの決定にベクトル長増加信号Ｉｎｃを用いる点（第１の発明に相当）が大きく異なっている。
【０３６４】
また、逆パルスが出現し難くなるように、ベクトル選択テーブルも改められている（第２の発明に相当）。
【０３６５】
なお、スイッチングシーケンス回路１０ａの詳細な動作は、全体の構成要素について説明した後に述べる。
【０３６６】
電流偏差ベクトルは、シーケンス起動回路１１ａにも入力される。
【０３６７】
シーケンス起動回路１１ａの詳細な構成例を、図５に示す。
【０３６８】
図５において、許容誤差コンパレータ４０の構成は、前述した従来例と全く同じである。
【０３６９】
変調周波数制御回路５２ａは、タイマーカウンタ５３ａと、周期設定値５５と、ＲＳフリップフロップ６３とから構成されている。
【０３７０】
タイマーカウンタ５３ａは、図示しないクロック発生器から与えられるクロックパルスで動作して、ゼロから周期設定値５５まで繰り返しカウントを行ない、周期設定値に達した時点でパルスを出力する。
【０３７１】
許容誤差コンパレータ４０からの出力“１”で、タイマーカウンタ５３ａはクリアされ、ゼロからカウントし始める。
【０３７２】
ＲＳフリップフロップ６３は、タイマーカウンタ５３ａからの出力パルスでセットされ、スイッチングシーケンス回路１０ａからフィードバックされるスイッチング動作信号によってリセットされる。
【０３７３】
許容誤差コンパレータ４０からの出力信号ＥＲと、変調周波数制御回路５２ａからの出力ＴＲとは、オア回路５９にて論理和をとられ、起動指令として、スイッチングシーケンス回路１０ａに与えられる。
【０３７４】
スイッチングシーケンス回路１０ａの詳細な構成例を、図６に示す。
【０３７５】
図６において、６１，６２、６５〜６７、７０，７１は、前述した従来例と同一構成要素であるので、ここではその説明を省略する。
【０３７６】
６０ａは、ベクトル選択テーブルであるが、テーブルの内容が、前述した従来例とは異なる。
【０３７７】
前述した従来例の図２４に相当するゼロベクトルからの選択論理の一例を、図７に示す。
【０３７８】
図７（ａ）は前回のシーケンスがｖ４→ｖ０で終了していた場合に用い、図７（ｂ）は前回のシーケンスがｖ４→ｖ７で終了していた場合に用いる。
【０３７９】
ゼロベクトル移行前に出力していた非ゼロベクトル、およびその両側に隣接する２つの非ゼロベクトルの、合計３つのベクトルが選択候補である。
【０３８０】
（１）前回のシーケンスで、第２の非ゼロベクトルからゼロベクトルへ移行していた時、すなわち１相のスイッチングでゼロベクトルへ移行していた時には、電流偏差ベクトルと元の非ゼロベクトルとの角度差が±６０度以内なら、元の非ゼロベクトルを選択し、それ以外の時には、元の非ゼロベクトルに隣接した２つの非ゼロベクトルのうち、電流偏差ベクトルとの角度差の少ない非ゼロベクトルを選択する。
【０３８１】
図７（ａ）に、この関係を図示する。
【０３８２】
（２）前回のシーケンスで、第１の非ゼロベクトルからゼロベクトルへ移行していた時、すなわち２相の同時スイッチングでゼロベクトルへ移行していた場合には、元の非ゼロベクトルに隣接した２つの非ゼロベクトルのうち、電流偏差ベクトルとの角度差の少ない非ゼロベクトルを選択する。
【０３８３】
図７（ｂ）に、この関係を図示する。
【０３８４】
上記のうち、（１）のｖ０→ｖ５、ｖ０→ｖ６のベクトル移行では、２相の同時スイッチングが行なわれる。
【０３８５】
上記（２）は、あるスイッチングシーケンスで２相の同時スイッチングが行なわれた場合、直後のスイッチングシーケンスでは２相の同時スイッチングを許可しないという制約を持たせるための論理である。
【０３８６】
前述した第２の発明の考え方では、単に、ゼロベクトルから非ゼロベクトルへ移行する時には、前回のシーケンスでゼロベクトルへ移行する前に使用していた非ゼロベクトルと、その両隣の非ゼロベクトルの中から選択する、と説明した。
【０３８７】
しかしながら、これのみでは、２相の同時スイッチングが頻繁に生じ易くなり、前述した従来例にはない新たな問題を生じる可能性がある。
【０３８８】
このため、上記のように、元の非ゼロベクトルに戻ることを許可する場合と、禁止する場合とに分けている。
【０３８９】
これらの詳細については、作用のところで説明する。
【０３９０】
非ゼロベクトルからの移行に関しては、前述した従来例と同じである。
【０３９１】
以上を一括して、表４に示す。
【０３９２】
ベクトル選択テーブル６０ａは、Ｓ_k （ｎ）、Ｓ_k （ｎ−１）、θΔｉでアドレスされ、該当するＳ_k （ｎ＋１）の値を出力する。
【０３９３】
本実施の形態のベクトル角検出器８は、０〜１１でθΔｉの領域信号を出力するので、表４もそれに対応させて、電流偏差の角度範囲毎に１２列で示している。
【０３９４】
６８ａは、前述した従来例の６８では２入力であったアンド回路を３入力とし、電流増減検出信号ＩＮＣを入力信号として追加している。
【０３９５】
６９ａは、従来例のゼロベクトル検出器６９に代わるもので、出力中のスイッチング信号Ｓ_k （ｎ）が、第１の非ゼロベクトルであるか否かを検出するための論理回路である。
【０３９６】
この第１の非ゼロベクトル検出の論理回路の詳細な構成例を、図８に示す。
【０３９７】
図８において、８０〜８３、８５〜８９、９１はアンド回路、８４，９０，９２はオア回路である。
【０３９８】
アンド回路８０〜８３、８５〜８９、９１の入力端子の円は、ローレベルアクティブであることを示す。
【０３９９】
アンド回路８０は、Ｓ_k （ｎ−１）＝Ｓ７の時にのみ、“１”を出力する。
【０４００】
アンド回路８１，８２，８３は、それぞれＳ_k （ｎ）がＳ６，Ｓ５，Ｓ３の時に、“１”を出力する。
【０４０１】
オア回路８４にて、アンド回路８１，８２，８３からの出力のアンドをとり、オア回路８４からの出力とアンド回路８０からの出力とのアンドを、アンド回路８５にてとる。
【０４０２】
これにより、アンド回路８５は、現在、スイッチングシーケンス回路１０ａが非ゼロベクトルＳ６，Ｓ５，Ｓ３のいずれかを出力しており、それ以前にはゼロベクトルＳ７を出力していた場合にのみ、“１”を出力する。
【０４０３】
すなわち、ゼロベクトルＳ７から１相のみのスイッチングで移行できる非ゼロベクトルＳ６，Ｓ５，Ｓ３のいずれかへ移行した時にのみ、論理値“１”を出力する。
【０４０４】
同様に、アンド回路９１は、ゼロベクトルＳ０から１相のみのスイッチングで移行できる非ゼロベクトルＳ４，Ｓ２，Ｓ１のいずれかへ移行した時にのみ、論理値“１”を出力する。
【０４０５】
アンド回路８５，９１からの出力は、オア回路９２にて論理和をとって、論理回路６９ａからの出力信号とする。
【０４０６】
なお、本発明のＰＷＭ制御回路には、さまざまな用途に対応するための変更可能な設定として、変調周波数制御回路の周期設定値と、許容誤差の設定値とがあるが、これらは図示しない上位制御回路から設定されるものとする。
【０４０７】
次に、以上のように構成した本実施の形態による電圧形インバータの制御装置の作用について説明する。
【０４０８】
（第１の発明に対応する実施の形態の作用）
前記第１の発明の考え方の箇所で説明したのと同様に、電流が図９の電流基準座標の原点にある時刻ｔ０で、スイッチングシーケンス回路がゼロベクトルＳ_k （ｎ）＝Ｓ７を出力したところから、電流軌跡を追いながらスイッチングシーケンスの作用を説明する。
【０４０９】
電圧ベクトルの関係も、図２９に示す通りであるとする。
【０４１０】
時刻ｔ０からｔ１までは、図３０と同じで、電流は（ｖ７−ｅ）＝−ｅによって変化する。
【０４１１】
偏差ベクトル角は、図９からその間５π／３＜θΔｉ＜１１π／６である。
【０４１２】
Ｓ_k （ｎ−１）＝Ｓ５であるとすると、ベクトル選択テーブル６０ａは、表４に基づいて、Ｓ_k （ｎ＋１）＝Ｓ５を出力している。
【０４１３】
Ｓ_k （ｎ＋１）がゼロベクトルでないので、ゼロベクトル検出器７０からの出力は０、Ｓ_k （ｎ−１）がゼロベクトルでないので、論理回路６９ａからの出力もゼロである。
【０４１４】
このため、オア回路６７の残る入力信号、アンド回路６５からの出力が“１”にならないと、ラッチ回路６１，６２は動作しない。
【０４１５】
アンド回路６５への一方の入力である不一致検出回路６６からの出力は、Ｓ_k （ｎ）＝Ｓ７、Ｓ_k （ｎ＋１）＝Ｓ５から“１”であるので、他方の入力である起動指令が“１”となればよい。
【０４１６】
時刻ｔ１にて、シーケンス起動回路１１ａの許容誤差コンパレータ側が起動指令を出力すると、オア回路６４、アンド回路６５、オア回路６７、アンド回路７１を介して、ラッチ回路６１，６２が動作し、Ｓ_k （ｎ）＝Ｓ５、Ｓ_k （ｎ−１）＝Ｓ７となって、スイッチングシーケンスが開始される。
【０４１７】
スイッチングシーケンス回路１０ａは、第１の非ゼロベクトルとしてＳ５を出力する。
【０４１８】
この時点ｔ１で、偏差ベクトル角は急には変化できないので、π／３＜θΔｉ＜１１π／６の範囲にあり、ベクトル選択テーブル６０ａは、表４よりＳ_k （ｎ＋１）＝Ｓ５を出力している。
【０４１９】
Ｓ_k （ｎ＋１）＝Ｓ_k （ｎ）であるので、不一致検出回路６６からの出力は“０”となり、アンド回路６５によって外部からの起動指令は受付けられなくなる。
【０４２０】
一方、Ｓ_k （ｎ−１）＝Ｓ７、Ｓ_k （ｎ）＝Ｓ５であるので、論理回路６９ａは、第１の非ゼロベクトルの識別信号として、論理値“１”を出力する。
【０４２１】
電流は、第１の非ゼロベクトルによって決まる電圧（ｖ５−ｅ）によって、図９の時刻ｔ１〜時刻ｔ２間の軌跡に従って変化する。
【０４２２】
途中で点線を超え、偏差ベクトル角が１１π／６＜θΔｉ＜２πの領域に入ると、ベクトル選択テーブル６０ａからの出力がＳ５からＳ４に変化し、不一致検出回路６６は、“１”を出力する。
【０４２３】
この時点で、アンド回路６８ａの３入力のうち、２つは既に“１”となっているが、残る１入力は、増減検出信号ＩＮＣで電流偏差がまだ短くなっているため、ゼロである。
【０４２４】
時刻ｔ２で、電流偏差が増加に転じてＩＮＣが“１”になると、アンド回路６８ａが“１”を出力して、ラッチ回路６１，６２が動作する。
【０４２５】
この時点で、偏差ベクトル角は０＜θΔｉ＜π／６の領域にあり、表４よりベクトル選択テーブル６０ａが出力するＳ_k （ｎ＋１）はＳ４であるので、Ｓ_k （ｎ）＝Ｓ４、Ｓ_k （ｎ−１）＝Ｓ５となる。
【０４２６】
スイッチングシーケンス回路は、第２の非ゼロベクトルＳ４を出力する。
【０４２７】
偏差ベクトル角は、０＜θΔｉ＜π／６の範囲にあるので、表４よりＳ_k （ｎ＋１）＝Ｓ４で不変である。
【０４２８】
電流は、非ゼロベクトルＳ４によって決まる電圧（Ｖ４−ｅ）によって、図９の時刻ｔ２〜時刻ｔ３間の軌跡に従って変化する。
【０４２９】
時刻ｔ２において、Ｓ_k （ｎ＋１）＝Ｓ_k （ｎ）であるので、不一致検出回路６６からの出力は“０”、Ｓ_k （ｎ−１）＝Ｓ５であるので、論理回路６９ａからの出力も“０”、Ｓ_k （ｎ＋１）＝Ｓ４であるので、ゼロベクトル検出回路７０からの出力も“０”である。
【０４３０】
論理回路６９ａからの出力が“０”となると、外部からシーケンス起動指令が与えられない限り、ゼロベクトル検出回路７０が“１”を出力するまでの間、スイッチングシーケンス回路１０ａは、第２の非ゼロベクトルを出力し続ける。
【０４３１】
（Ｖ４−ｅ）による電流変化で、電流偏差ベクトルの角度は、０＜θΔｉ＜π／６の領域から１１π／６＜θΔｉ＜２πの領域、５π／３＜θΔｉ＜１１π／６の領域、３π／２＜θΔｉ＜５π／３の領域へと移っていく。
【０４３２】
この途中で、ベクトル選択テーブル６０ａからの出力は、Ｓ４からＳ５に変化する。
【０４３３】
これにより、不一致検出回路６６からの出力は“１”となるが、電流偏差が許容誤差円の中に入っており、起動指令が与えられないので、ラッチ回路６１，６２が動作することはない。
【０４３４】
時刻ｔ３にて、偏差ベクトル角が３π／２よりも小さくなると、ベクトル選択テーブル６０ａは、表４よりＳ０を出力する。
【０４３５】
これにより、ゼロベクトル検出器７０が“１”を出力して、オア回路６７、アンド回路７１を介して、ラッチ回路６１，６２が動作し、Ｓ_k （ｎ）＝Ｓ０、Ｓ_k （ｎ−１）＝Ｓ４となる。
【０４３６】
ベクトル選択テーブル６０ａは、表４よりＳ５を出力する。
【０４３７】
Ｓ_k （ｎ＋１）＝Ｓ５であるので、ゼロベクトル検出器７０からの出力は“０”、Ｓ_k （ｎ−１）＝Ｓ４であるので、論理回路６９ａからの出力もゼロである。
【０４３８】
不一致検出回路６６のみが、“１”を出力する。
【０４３９】
スイッチングシーケンス回路１０ａは、ゼロベクトルＳ０を出力してシーケンスを終了する。
【０４４０】
この後、スイッチングシーケンスが開始されるのは、電流偏差の大きさが許容誤差円に達する時刻ｔ４においてである。
【０４４１】
時刻ｔ４において、電流偏差ベクトルの角度が５π／３＜θΔｉ＜１１π／６の領域に入っており、表４よりベクトル選択テーブル６０ａがＳ４を出力しているので、スイッチングシーケンスは、第１の非ゼロベクトルとしてＳ４を出力して開始される。
【０４４２】
Ｓ４も、電流偏差ベクトルが最短となる時刻ｔ５まで出力された後、第２の非ゼロベクトルＳ５に切り替えられる。
【０４４３】
時刻ｔ６にて、ゼロベクトルに移行して、三角波１周期相当分のスイッチングを終了する。
【０４４４】
以上、本実施の形態によって得られた図９の電流軌跡を、従来の図３０と比較する。
【０４４５】
いずれも、許容誤差一定の制御であるので、電流リップルの大きさは同じのはずである。
【０４４６】
しかしながら、図９では、三角波半周期相当のスイッチング毎に電流が原点付近に戻っている。
【０４４７】
時刻ｔ１〜時刻ｔ３間の非ゼロ電圧ベクトルで、電流偏差を効果的に小さくできるようになるので、時刻ｔ３での電流偏差が、図３０よりも小さくなっているのである。
【０４４８】
この結果、ゼロベクトルＳ０を出力しているｔ３〜ｔ４の電流軌跡は、図９の方が長くなっている。
【０４４９】
最初の時刻ｔ０〜ｔ１間の長さは同じであるので、三角波一周期相当のスイッチングを行なう期間において、ゼロベクトルを出力している期間が長くなったことになる。
【０４５０】
すなわち、電流リップルを同じ大きさに制御する時のスイッチングの周期が長くなっている。
【０４５１】
従って、同一スイッチング周波数であれば、図９の方が電流リップルは小さくなる。
【０４５２】
また、各スイッチングシーケンスの最後で、ほぼ原点近くまで戻ることから、時刻ｔ６以降の次のサイクルでも、ほぼ同様な軌跡を描くことが期待でき、電流リップルの均一度を高めることができる。
【０４５３】
（変形例１）
電流偏差ベクトルの最短ポイントのタイミングは、電流基準座標における電流の変化方向と電流偏差ベクトルとのなす角からも検出することができる。
【０４５４】
図９から、電流の変化方向と偏差ベクトルのなす角は、最短ポイントでは９０度となり、電流が基準に近づく過程では９０度よりも小さく、遠ざかり始めると９０度よりも大きい。
【０４５５】
電流基準座標における電流の変化方向は、電流偏差の逆方向ベクトルの今回値−Δｉｎ＝−（ｉｎ^* −ｉｎ）から、前回値−Δｉｎ−１＝−（ｉｎ−１^* −ｉｎ−１）を減じて得られるベクトル、Δｉｎ−１−Δｉｎの角度を求めればよい。
【０４５６】
本実施の形態では、電流偏差ベクトルの角度を電気角３０度毎の領域信号として求めているが、本変形例では、電気角をより細かく検出できることが必要になる。
【０４５７】
このため、電流の変化方向、電流偏差ベクトルの角度とも、前述した従来例の角度検出方式に従って、ベクトルの成分の符号と（２）式とから演算で求める。
【０４５８】
本変形例では、電流変化方向を求める演算が必要となる代わりに、電流偏差ベクトルの長さを求める演算が不要となる。
【０４５９】
得られるタイミングは、本実施の形態と同じである。
【０４６０】
（変形例２）
同じ移行タイミングは、電流偏差ベクトルの角度変化量からも検出することができる。
【０４６１】
図９において、時刻ｔ１から時刻ｔ２の間、電流は直線上を一定速度で移動している。
【０４６２】
その時の電流偏差ベクトルの角度変化は、電流偏差ベクトルの長さが短いほど大きくなる。
【０４６３】
従って、制御サンプリング毎に検出する電流偏差ベクトルの角度θΔｉの前回値との差分Δθをも求めて記憶しておき、Δθが前回値よりも小さくなったら、移行タイミングとすればよい。
【０４６４】
本変形例も、電流偏差ベクトルの長さに関連した演算なしで、本実施の形態と同一のタイミングを得ることができる。
【０４６５】
代わりに、電流偏差ベクトルの角度変化量の演算が必要となるが、前述した従来例のように、（２）式に基づいて偏差ベクトル角を高い分解能で検出している場合、その検出結果を保存しておき、次の制御タイミングでの検出結果と比較するのみで、移行タイミングを検出することができる。
【０４６６】
（変形例３）
本実施の形態では、第１の非ゼロベクトルから第２の非ゼロベクトルへの移行時のみ、ベクトルの長さの増減からタイミングを決めているが、第２の非ゼロベクトルからゼロベクトルへの移行時も、ベクトルの長さの増減でタイミングを決めてよい。
【０４６７】
このためには、図６におけるゼロベクトル検出器７０とオア回路６７との間にアンド回路を追加し、増減検出信号ＩＮＣによってゼロベクトル検出器７０からの出力信号をゲートすればよい。
【０４６８】
第２の非ゼロベクトルと偏差ベクトルとの角度差でゼロベクトルに移行させる実施の形態の方法は、電流偏差の最短点よりも若干早めにゼロベクトルへ移行する傾向があるので、理論的には本変形例の方が、より電流偏差を小さくすることができる。
【０４６９】
（第２の発明に対応する実施の形態の作用）
図３０の場合について、スイッチングシーケンスを最初から行なうと、前記第１の発明の考え方の箇所で説明したように図９となり、逆パルスが出現しなくなってしまうので、何らかの原因で、電流が図３０における時刻ｔ３の位置まで変化して、ゼロベクトルに移行したとして、その後の作用を図１０に基づいて説明する。
【０４７０】
図１０の軌跡において、時刻ｔ０を付した位置は、図３０では時刻ｔ３を付した位置に相当する。
【０４７１】
図１０の時刻ｔ０において、第２の非ゼロベクトルＳ４からゼロベクトルＳ０へ移行すると、電流はｖ０−ｅ＝−ｅにて変化し、時刻ｔ１にて許容誤差円の境界に達する。
【０４７２】
表４で、Ｓ_k （ｎ）＝Ｓ０、Ｓ_k （ｎ−１）＝Ｓ４の行を見ると、ベクトル選択テーブル６０ａは、電気角に応じて元の非ゼロベクトルＳ４あるいは当該元の非ゼロベクトルＳ４に隣接する非ゼロベクトルＳ５，Ｓ６を出力する。
【０４７３】
時刻ｔ１での電流偏差ベクトルの角度は、３π／２＜θΔｉ＜５π／３の領域にあるので、表４よりベクトル選択テーブル６０ａは、Ｓ_k （ｎ＋１）としてＳ５を出力している。
【０４７４】
従って、時刻ｔ１にて直ぐにＳ_k （ｎ）＝Ｓ５に移行する。
【０４７５】
Ｓ_k （ｎ−１）はＳ０になるが、ベクトル選択テーブル６０ａからの出力は、表４よりＳ_k （ｎ＋１）＝Ｓ５のままである。
【０４７６】
従って、不一致検出回路６６からの出力は“０”、ゼロベクトル検出器７０からの出力は“０”である。
【０４７７】
また、Ｓ_k （ｎ−１）＝Ｓ０であるので、図８のアンド回路８６は“１”を出力するが、Ｓ_k （ｎ）＝５であるので、アンド回路８７〜８９は全て“０”を出力している。
【０４７８】
従って、論理回路６９ａからの出力もゼロである。
【０４７９】
すなわち、出力中のＳ_k （ｎ）＝Ｓ５は、第１の非ゼロベクトルではないという信号を出力している。
【０４８０】
これらにより、オア回路６７への入力は全てゼロである。
【０４８１】
電流は、ｖ５−ｅで図１０の時刻ｔ２の位置まで変化してゆく。
【０４８２】
途中、図１０で点線を付したベクトル選択の境界を超え、３π／２＜θΔｉ＜５π／３の領域から、５π／３＜θΔｉ＜１１π／６の領域、１１π／６＜θΔｉ＜２πの領域、０＜θΔｉ＜π／６の領域へと移ってゆく。
【０４８３】
５π／３＜θΔｉ＜１１π／６の領域から１１π／６＜θΔｉ＜２πの領域へ移った時に、ベクトル選択テーブル６０ａからの出力がＳ４に変化する。
【０４８４】
これにより、不一致検出回路６６は“１”を出力するが、電流偏差が許容誤差円の中にあり、シーケンス起動指令が与えられないので、ラッチ回路６１，６２は動作せず、電流はそのまま変化を続ける。
【０４８５】
時刻ｔ２にて、π／６＜θΔｉ＜π／３の領域まで移ると、ベクトル選択テーブル６０ａがＳ７を出力し、ゼロベクトル検出器７０が“１”を出力する。
【０４８６】
これにより、ラッチ回路６１，６２が動作し、Ｓ_k （ｎ）＝Ｓ７、Ｓ_k （ｎ−１）＝Ｓ５となる。
【０４８７】
電流は、Ｖ７−ｅ＝−ｅにて変化し、時刻ｔ３にて許容誤差円の境界に達する。
【０４８８】
以後、第１の発明に対応する実施の形態の作用の箇所で既に説明したように、スイッチングシーケンスが動作し、電流は、図１０の時刻ｔ８における位置まで変化してゆく。
【０４８９】
何らかの原因で、電流偏差が図１０の時刻ｔ０のように、比較的誤差の大きいところでスイッチングシーケンスが終了した場合、前述した従来例では、スイッチング回数の少ないベクトル移行を優先するという余計な制限を加えていたために、必要のない逆パルスを出力していたが、本第２の発明に対応する作用によれば、２相の同時スイッチングによって、逆パルスを出力することなく、電流偏差を座標の原点（基準）の近くまで引き戻し、次のスイッチングシーケンスでは、正常な動作に復することができる。
【０４９０】
図１０では、前記第２の発明の考え方の箇所で説明した第１の非ゼロベクトルの選択方法のうち、図７の（ａ）で示した方法しか使用されていない。
【０４９１】
ここで、図７（ｂ）の選択方法の必要性について、図１１および図１２を用いて説明する。
【０４９２】
図１１は、負荷の誘起電圧ベクトルｅとインバータの電圧ベクトルｖ４との角度が近接している場合の電圧の関係図である。
【０４９３】
図１１に示すように、誘起電圧がインバータの出力可能な非ゼロ電圧ベクトルのいずれかと近い角度を持っている時には、インバータの３相出力のうちの２相のパルスがほとんど同じ幅となる。
【０４９４】
第１の非ゼロベクトルによって、電流が電流基準へ向かってほとんど直進し、僅かにそばを通り抜けた場合、電流偏差ベクトルの長さが非常に短いために、偏差ベクトルは短時間に急回転する。
【０４９５】
もしも、制御サンプリングの１サイクルの間に、出力電圧ベクトルと偏差ベクトルとの角度差が±３０度以内から±９０度以上に急変すると、第２の非ゼロベクトルを介さず、直接ゼロベクトルへ移行することになる。
【０４９６】
このような場合の現象について、図１１に示す電圧関係を用いて、図１２に示す電流軌跡（電流基準座標における電流軌跡）を追いながら説明する。
【０４９７】
まず、ゼロベクトルから非ゼロベクトルへ移行する時、「前回のシーケンスでゼロベクトルへ移行する前に出力していた非ゼロベクトルとその両隣の非ゼロベクトルの中から、単に電流偏差ベクトルと最も近い角度をもつベクトルを選択する」という論理を用いてみる。
【０４９８】
図１２の時刻ｔ０において、ゼロベクトルＳ０を出力し、電圧Ｖ０−ｅによって時刻ｔ１まで電流偏差が増加し、時刻ｔ１にてＳ_k （ｎ）＝Ｓ０から非ゼロベクトルＳ４に変化したとする。
【０４９９】
この後、ｖ４−ｅで電流は変化するが、サンプリング時間との関係で時刻ｔ２では、電流偏差ベクトルの角度θΔｉが３π／２よりも小さくなり、非ゼロベクトルｖ４との角度差が９０度以上になるものとする。
【０５００】
偏差ベクトルの角度から、第２の非ゼロベクトルには移行せず、直接ゼロベクトルへ移行する。
【０５０１】
Ｓ_k （ｎ−１）＝Ｓ０であることから、時刻ｔ２ではＳ７に変わる。
【０５０２】
ここで、２相の同時スイッチングが行なわれる。
【０５０３】
その後、ｖ７−ｅにより電流が変化して、時刻ｔ３で許容誤差円に達する。
【０５０４】
ここで、電流偏差ベクトルの角度θΔｉは、１１π／６＜θΔｉ＜２πであるので、先の電流偏差の角度のみから非ゼロベクトルを決定するという論理によれば、ｖ４が選ばれる。
【０５０５】
ここでも、２相の同時スイッチングが行なわれる。
【０５０６】
２相の同時スイッチングを行なった非ゼロベクトルは、第２の非ゼロベクトルとして扱うことにするので、電流偏差ベクトルの角度θΔｉが３π／２よりも小さくなる時刻ｔ４まで、電流はｖ４−ｅで変化する。
【０５０７】
Ｓ_k （ｎ−１）＝Ｓ７、Ｓ_k （ｎ）＝Ｓ４であるので、時刻ｔ４にてＳ_k （ｎ）はＳ０に変化する。
【０５０８】
ここでは、１相のみのスイッチングが行なわれる。
【０５０９】
時刻ｔ５までｖ０−ｅにて電流変化し、再び非ゼロベクトルに移行するが、この時も、電流偏差ベクトルの角度のみから、元の非ゼロベクトルＳ４が選ばれる。
【０５１０】
この後、ｖ４−ｅで電流変化する。
【０５１１】
時刻ｔ６において、電流偏差の最短点を行きすぎたことを検出できたとすると、図１２に示すように第２の非ゼロベクトルｖ５に変化し、ｖ５−ｅにて時刻ｔ７まで変化した後にゼロベクトルへ移行する。
【０５１２】
しかしながら、サンプリングの関係で、時刻ｔ６においてｖ５に変化することができないままに、電流偏差ベクトルの角度θΔｉが３π／２よりも小さくなってしまった場合には、また２相の同時スイッチングが行なわれてしまうことになり、図１２よりも電流偏差はさらに増加する。
【０５１３】
図１２では、非ゼロベクトルとしてｖ４のみしか用いないスイッチングシーケンスが何度も繰り返され、スイッチングシーケンスの終了時点ｔ２、ｔ４、ｔ６における電流偏差が少しずつ大きくなっている。
【０５１４】
しかも、２相の同時スイッチングが繰り返し行われて、スイッチング周波数は高くなっている。
【０５１５】
以上のような問題点を回避するために、第２の発明に対応する実施の形態の作用では、
（１）前回のシーケンスで、第２の非ゼロベクトルからゼロベクトルへ移行していた時、すなわち１相のスイッチングでゼロベクトルへ移行していた時には、電流偏差ベクトルと元の非ゼロベクトルとの角度差が±６０度以内ならば元の非ゼロベクトルを選択し、それ以外の時には、元の非ゼロベクトルに隣接した２つの非ゼロベクトルのうち、電流偏差ベクトルとの角度差の少ない非ゼロベクトルを選択する
（２）前回のシーケンスで、第１の非ゼロベクトルからゼロベクトルへ移行していた時、すなわち２相の同時スイッチングでゼロベクトルへ移行していた場合には、元の非ゼロベクトルに隣接した２つの非ゼロベクトルのうち、電流偏差ベクトルとの角度差の少ない非ゼロベクトルを選択する
ようにしている。
【０５１６】
本第２の発明に対応する実施の形態の作用における非ゼロベクトルからのスイッチングでは、本来、１相ずつ順番にスイッチングしてベクトル移行することを意図しており、２相の同時スイッチングが行なわれるのは、制御サンプリング間の電流偏差の角度変化が大きすぎた場合のみである。
【０５１７】
上記（２）は、本来、前回の第２の非ゼロベクトルを基に、次のスイッチングシーケンスの第１の非ゼロベクトルを選択すべきであるが、意図しない２相同時スイッチングが生じたためにそれができない場合には、前回の第１の非ゼロベクトルに隣接する２つのベクトルのうちのいずれかを選択する。
【０５１８】
この２つのベクトルのいずれかが、本来第２の非ゼロベクトルとして出力するはずのベクトルだからであり、そのいずれであるかを電流偏差ベクトルの角度で判定する。
【０５１９】
すなわち、図１２の時刻ｔ２では、第１の非ゼロベクトルＳ４からゼロベクトルＳ７で移行しているので、上記（２）に相当する。
【０５２０】
従って、時刻ｔ３では、Ｓ４ではなくＳ５が選択され、時刻ｔ′４の位置まで変化したところで、電流偏差が増加に転じることから第２の非ゼロベクトルＳ４に変化し、時刻ｔ′５までｖ４−ｅによって電流は変化していく。
【０５２１】
時刻ｔ′５の時点での電流偏差は、既に時刻ｔ４、ｔ６時点での電流偏差よりも小さく、しかもスイッチング回数は２回でしかない。
【０５２２】
ゼロベクトルから非ゼロベクトルへの移行時の選択を、上記（１）、（２）のように場合分けすることによって、少ないスイッチング回数で電流偏差を効果的に小さくすることができる。
【０５２３】
第１の非ゼロベクトルからゼロベクトルへの２相同時スイッチングは、許容誤差円を非常に小さく設定した場合や、負荷電動機の運転周波数が低いところで変調周波数一定の制御を行なっている場合等、非常に狭い幅のパルス幅制御が要求されているのに対し、それのみの制御分解能を制御回路が持たない場合に多く生じる。
【０５２４】
このような場合にも、本第２の発明に対応する実施の形態の作用によれば、図１２の時刻ｔ３〜時刻ｔ６間のような異常なパルスを発生してスイッチング周波数が高くなり、しかも電流偏差を小さく制御できない、という不都合を避けることができる。
【０５２５】
従って、本第２の発明に対応する実施の形態の作用により、同一制御サンプリングでより小さな許容誤差円まで逆パルスを出さない、あるいは電動機のより低回転数まで逆パルスを出さないＰＷＭ制御を行なうことが可能となる。
【０５２６】
（第３の発明に対応する実施の形態の作用）
第３の発明に対応する実施の形態の作用について、図５および図６の回路構成図、図１３のベクトル軌跡と、それに対応する図１４の時間波形を参照しながら説明する。
【０５２７】
図１４では、電流基準ｉ_u ^*、電流ｉ_u 、タイマーカウンタ５３ａのカウント値、変調周波数制御回路からの出力ＴＲ、許容誤差コンパレータからの出力ＥＲ、フリップフロップ６３のリセット入力ＲＥＳ、スイッチング信号ｓｗｕ，ｓｗｖ，ｓｗｗ、線間電圧波形Ｖｕｖの波形を示している。
【０５２８】
ＲＥＳは、スイッチングシーケンスからの出力Ｓ_k （ｎ）が変化する毎に、“１”となる信号である。
【０５２９】
高回転・少パルス数領域では、図１３に示すように、電流偏差ベクトルの長さが、常に許容誤差円の半径よりも大きいという状態になっている。
【０５３０】
このため、図５のコンパレータ５０が常に“１”を出力しているので、帯状領域の判定を行なうオア回路４６が“１”を出力しさえすれば、許容誤差コンパレータ側の起動指令ＥＲが出力される。
【０５３１】
タイマーカウンタ５３ａは、ゼロから周期設定値５５まで繰り返しカウントを行ない、周期設定値に達する度に“１”のパルスを出力する。
【０５３２】
タイマーカウンタ５３ａからの出力によりセットされるフリップフロップ６３からの出力（変調周波数一定の起動指令）ＴＲは、オア回路５９で許容誤差コンパレータ側の起動指令ＥＲとの論理和をとられ、起動指令としてスイッチングシーケンス回路１０ａへ出力される。
【０５３３】
タイマーカウンタ５３ａは、アンド回路４７からの出力によりゼロクリアされる。
【０５３４】
図１４において、時刻ｔ１では、ＰＷＭ信号がｓｗｕ＝０，ｓｗｖ＝０，ｓｗｗ＝１（Ｓ_k （ｎ）＝Ｓ１）である時に、Ｕ相電流が電流基準に達している。
【０５３５】
この時、図１３から、偏差ベクトルの角度θΔｉが３π／２よりも大きくなるので、ベクトル選択テーブル６０ａからの出力がＳ１からＳ５に変わる。
【０５３６】
Ｓ_k （ｎ）＝Ｓ１、Ｓ_k （ｎ＋１）＝Ｓ５となるので、不一致検出回路６６が“１”を出力する。
【０５３７】
図１４に示すように、時刻ｔ１では、タイマー側からの起動指令ＴＲが既に“１”になっているので、不一致検出回路６６が“１”を出力すると、オア回路６７ａ、アンド回路７１を介して、ラッチ回路６１，６２が動作し、Ｓ_k （ｎ）＝Ｓ５、Ｓ_k （ｎ−１）＝Ｓ１となる。
【０５３８】
これにより、フリップフロップ６３がリセットされて、ＴＲはゼロとなる。
【０５３９】
この時、タイマー５３ａはクリアされない。
【０５４０】
表４から、Ｓ_k （ｎ）の値がＳ１からＳ５に変わった時点では、ベクトル選択テーブル６０ａからの出力Ｓ_k （ｎ＋１）はＳ５のままであるので、不一致検出回路６６からの出力はいったん“０”に変わる。
【０５４１】
しかしながら、電流変化方向が変わるために、偏差ベクトルの角度は直ぐに３π／２よりも小さくなる。
【０５４２】
Ｓ_k （ｎ＋１）はＳ１となって、不一致検出回路６６からの出力は“１”に戻る。
【０５４３】
時刻ｔ２にて、電流ｉ_u が許容誤差幅に達して（ｉ_u ＞ｉ_u ^*＋Ｈ／２）となると、許容誤差コンパレータ側のオア回路４６からの出力が“１”となり、許容誤差コンパレータ側からの起動指令ＥＲが出力される。
【０５４４】
これにより、Ｓ_k （ｎ）＝Ｓ１、Ｓ_k （ｎ−１）＝Ｓ５となる。
【０５４５】
この時には、フリップフロップ６３がリセットされると同時に、タイマーカウンタ５３ａがクリアされる。
【０５４６】
以下、時刻ｔ５までは、タイマーカウンタ５３ａが設定周期までカウントしないうちに、電流偏差が許容誤差幅に達して起動指令ＥＲが出力され、Ｓ１とＳ５とが交互に出力され、その都度タイマーカウンタ５３ａがクリアされている。
【０５４７】
しかしながら、ｓｗｕ＝１の期間の電流変化は、徐々にゆるやかになっており、時刻ｔ６で、電流偏差が許容誤差の境界に達しないうちに、タイマーカウンタ５３ａが設定周期までのカウントを終了する。
【０５４８】
これにより、タイマー側からの起動指令ＴＲが出力される。
【０５４９】
時刻ｔ７で、電流偏差が許容誤差領域の反対側の境界に戻り、Ｓ_k （ｎ）＝Ｓ５、Ｓ_k （ｎ＋１）＝Ｓ５となる。
【０５５０】
時刻ｔ７以後、しばらくすると電流変化方向が変わる。
【０５５１】
Ｕ相電流が帯状領域から出てしまっても、電流偏差の符号がこれまでと逆であるので、起動指令ＥＲは出力されない。
【０５５２】
こうなると、タイマーカウンタ５３ａがクリアされない期間が長く続くので、タイマーカウンタ５３ａは確実に周期設定値までカウントを続けることになる。
【０５５３】
時刻ｔ８にて、タイマー側からの起動指令ＴＲが出力されるが、Ｓ_k （ｎ）＝Ｓ５、Ｓ_k （ｎ＋１）＝Ｓ５で、不一致検出回路６６からの出力がゼロであるので、ラッチ回路６１，６２は動作しない。
【０５５４】
偏差ベクトルの角度が、１１π／６よりも大きくなった時刻ｔ９で、時刻ｔ１と同様に、ラッチ回路６１，６２が動作し、Ｓ_k （ｎ）＝Ｓ４、Ｓ_k （ｎ−１）＝Ｓ５となる。
【０５５５】
以後、同様にしてＰＷＭが行なわれる。
【０５５６】
以上のように、本第３の発明に対応する実施の形態の作用により、時刻ｔ２から時刻ｔ５までは、前述した従来例と同様に、許容誤差に基づいてスイッチングされるが、時刻ｔ６では、タイマーによるスイッチングが行なわれる。
【０５５７】
時刻ｔ６では、電流偏差は許容誤差の境界に達していない。
【０５５８】
このため、電流が許容誤差領域の反対側の境界に戻るまでの時間ｔ６〜時刻ｔ７も短くなり、許容誤差による場合よりもパルス幅が狭くなる。
【０５５９】
線間電圧波形で見ると、時刻ｔ６〜時刻ｔ７のパルスは最内に位置し、パルス数が減少する時に消失するパルスである。
【０５６０】
当該パルスを前方に移動することによって、このパルスの線間電圧の基本波成分への影響を小さくし、パルス幅を狭くすることによってパルスが消失する時の電圧変化量を小さくしている。
【０５６１】
このシミュレーション波形を、図１５に示す。
【０５６２】
図１５では、図１４に示す信号の他に、電流偏差ベクトルの角度θΔｉの波形も示している。
【０５６３】
ベクトル選択テーブル６０ａからの出力変化を待つ時間が長いため、変調制御回路からの出力（フリップフロップ６３からの出力）ＴＲには、“１”の期間が多い。
【０５６４】
この方式では、時刻ｔ１でのような電気角６０度毎の一連のスイッチングの最初のタイミングでは、タイマーをクリアしない。
【０５６５】
このため、変調制御回路からの出力ＴＲがリセットされてゼロに戻った直後に、タイマーカウンタ５３ａが設定周期に達して、変調制御回路からの出力ＴＲが再度“１”になる場合がある。
【０５６６】
このため、電気角６０度毎の最初のパルスは、必ずしもＨ／２で決まる幅ではなく、非常に幅の狭いパルスが出力され得る。
【０５６７】
この狭幅パルスは、電気角６０度毎の最初のタイミングで、タイマーをクリアしていないことで生じるものである。
【０５６８】
狭幅パルスの前端は偏差ベクトルの角度で、後端はタイマーで、いずれも許容誤差と関係なくタイミングが定まることから、パルス数のヒステリシスの軽減に役立つ。
【０５６９】
この方式では、タイマーカウンタ５３ａが設定周期に達して、変調制御回路からの出力ＴＲを出力する場合にも、非ゼロベクトルの移行（スイッチング）が無条件に行なわれるわけではない。
【０５７０】
電流偏差ベクトルの角度により、ベクトル選択テーブル６０ａからの出力変化が生じたこと、すなわち電流偏差を小さくするのに最も有効なベクトルが変化したことを確認し、必要な場合には変化を待ってから、移行が行なわれる。
【０５７１】
従って、このような高回転少パルス数領域で、タイマーによりパルス幅が変化する場合にも、電流波形は極めて安定である。
【０５７２】
前述した従来例では、許容誤差の設定Ｈでパルスの最小幅が決まるので、本第３の発明に対応する実施の形態の作用のようには、電流の微調整を行なうことができない。
【０５７３】
また、パルスを電圧波形の端部に位置させる限界も、許容誤差の設定で決まっていたことから、パルス数による電圧の基本波成分の変化も、本第３の発明に対応する実施の形態の作用の場合よりは大きい。
【０５７４】
本第３の発明に対応する実施の形態の作用により、スイッチング回数の異常な増加をさけながら、非常に幅の狭いパルスを出力することが可能となる。
【０５７５】
同時に、電圧波形の端部でスイッチングを集中して行なうことで、低次高調波の低減に効果的で、基本波成分への影響が軽微なＰＷＭ波形を得ることができ、パルス数変化時の電圧変化を軽減することが可能となる。
【０５７６】
（変形例）
図１６に、シーケンス起動回路の変形例を示す。
【０５７７】
すなわち、前記図５の回路に、立ち下がり検出回路８０を付加した構成としている。
【０５７８】
図５の回路では、変調制御回路からの出力ＴＲがゼロに戻った直後に、タイマーカウンタ５３ａが設定周期に達して後、再び変調制御回路からの出力ＴＲを“１”にする場合があったが、図１６に示す回路では、フリップフロップ６３がリセットされると同時に、立ち下がり検出回路がパルスを出力して、タイマーカウンタ５３ａをクリアする。
【０５７９】
変調制御回路からの出力ＴＲＴＲがゼロになった直後に、再度“１”になるということがなくなり、設定周期の時間が確保される。
【０５８０】
実際の動作としては、電気角６０度毎の最初のパルスの幅がＨ／２に等しくなることが多い。
【０５８１】
このシミュレーション波形を、図１７に示す。
【０５８２】
図１５より、パルス幅の揃ったほぼ同一の繰り返し波形が得られる。
【０５８３】
図１６の回路でも、前述した従来例よりは、狭い幅のパルスを出力することができ、しかも図１５の回路よりも安定なＰＷＭ波形を得ることができる。
【０５８４】
（変形例）
前記第３の発明の考え方の箇所で説明したように、変調周波数制御用と高回転・少パルス時用とに、それぞれタイマーを持っても構わない。
【０５８５】
この場合には、異なる周期設定値を持ったもう１個のタイマーカウンタからの出力と、２つのタイマーカウンタからの出力とを切り替える切替器を設ければよい。
【０５８６】
この切替器への切り換え信号は、上位制御回路から与える。
【０５８７】
通常は、変調周波数制御用のタイマーカウンタを用い、高回転・少パルス時のみ専用のタイマーカウンタに切り替える。
【０５８８】
タイマーカウンタのクリア信号も、変調周波数制御用の場合と同様に、ＥＲを用いればよい。
【０５８９】
上述したように、第１乃至第３の発明に対応する実施の形態による電圧形インバータの制御装置では、以下のような効果を得ることができる。
【０５９０】
（第１の発明に対応する実施の形態の効果）
本第１の発明に対応する実施の形態によるシミュレーション結果を、図１８〜図２０に示す。
【０５９１】
図１８は、前述した従来例のシミュレーション結果（図２８）と同一条件で、許容誤差一定の制御を行なっている。
【０５９２】
前述した従来例の図２８では、パルスの配置が不均一で、パルス幅の変化の仕方も一様でないのに対して、本第１の発明に対応する実施の形態の図１８では、パルスが均等に配置されるようになり、パルス幅も位相に応じて連続的に変化させることができる。
【０５９３】
また、線間電圧波形で対になるパルスの幅も、図１８の方が揃っている。
【０５９４】
この結果、電流基準の一周期当たりのスイッチング信号のパルス数が、図２８では７０パルス弱であったのに対して、図１８では４５パルス程度と格段に少ないパルス数で済むようになる。
【０５９５】
さらに、パルス幅が揃ったことにより、従来よりも高い運転周波数まで変調周波数一定の制御を行なうことができる。
【０５９６】
これらは、前述した従来例では、２度のスイッチングシーケンスの最初と２度目とで、ゼロベクトル移行時のベクトル空間における電流偏差の位置がばらばらであったのに対して、本第１の発明に対応する実施の形態によって、それぞれのスイッチングシーケンスにおいて、電流偏差がベクトル空間でほぼ同じ位置を占めてからゼロベクトルに移行するようになることの効果である。
【０５９７】
本第１の発明に対応する実施の形態のスイッチングシーケンス回路は、偏差ベクトルの角度に基づいて次に移行すべきスイッチング信号を選択し、偏差ベクトルが出力中のスイッチング信号による極小値を過ぎたことを検出して、先に選択したスイッチング信号に出力を切り替える。
【０５９８】
電流偏差ベクトルの角度、ベクトル長の極小値は、いずれも電流偏差の相対量であり、電流偏差の大きさそのものではない。
【０５９９】
この２つの量に基づいて、非ゼロベクトルを選択し、スイッチングして、必ず電流偏差が減少する方向に電流を変化させる、というのみである。
【０６００】
従って、ＰＷＭ制御動作の態様は、外部からの起動指令の与え方次第でどうにでもなる。
【０６０１】
電流偏差を許容誤差範囲に収めたければ、電流偏差が許容誤差よりも大きくなった時点で起動指令を与えればよいし、スイッチング周波数を所定周波数としたい場合には、一定周期で起動指令を与えればよい。
【０６０２】
スイッチングシーケンスが終了しないうち、すなわち非ゼロベクトル出力中に起動指令が与えられた場合には、その時点での電流偏差ベクトルの角度から、隣合った非ゼロベクトル間でのＰＷＭや、次々に隣の非ゼロベクトルに移行させるので、
（ａ）電流基準や負荷の急変により、電流偏差が許容誤差に収まらなくなる過渡状態時には、許容誤差による起動指令が出力されている間、電流偏差ベクトルの角度に基づいて必要な非ゼロベクトルを出力し続けるので、電流を急速に基準に追従させることが可能となる。
【０６０３】
（ｂ）電動機の高回転時のように、負荷の誘起電圧が高く、電流偏差が許容誤差に収まらなくなる場合には、隣り合った非ゼロベクトル間のスイッチングで、少パルスのＰＷＭや１パルス方形波を実現することが可能となる。
【０６０４】
ｄｐ軸電流制御と三角波比較ＰＷＭとの組合せでは、正弦波電流の制御しか行なえないのに対して、本第１の発明に対応する実施の形態によれば、１２０度方形波の電流制御も、上記（ａ）から可能となる。
【０６０５】
（第２の発明に対応する実施の形態の効果）
線間電圧の基本波の符号が変わるゼロボルト付近では、低電圧を出力するために、線間電圧に非常に幅の狭いパルスを出力しなければならない。
【０６０６】
この時、必要なパルス幅の相による違いは非常にわずかでしかなく、制御が難しい。
【０６０７】
このため、図２８では、線間電圧波形に逆パルスが多数出現している。
【０６０８】
これに対して、図１８では、線間電圧ゼロボルト付近でも、逆パルスが出ていない。
【０６０９】
これは、２つの相のスイッチング信号が全く同じ幅となり、線間電圧にパルスとして現われなくなったためで、本第２の発明に対応する実施の形態により、ゼロベクトルから第２の非ゼロベクトルへ直接移行したことの効果である。
【０６１０】
図１９は許容誤差一定の起動指令と変調周波数一定の起動指令とが混在する周波数、図２０は変調周波数一定の起動指令のみによって動作する周波数まで、電流基準の周波数を下げた場合のシミュレーション結果である。
【０６１１】
本第２の発明に対応する実施の形態により、このような低周波数でも逆パルスが出なくなっている。
【０６１２】
（第３の発明に対応する実施の形態の効果）
高回転少パルス時において、前述した従来例（図３２、図３３）では、許容誤差で決まる幅よりも狭い幅のパルスは出力できないため、パルス数による電圧の基本波成分の変化が大きい。
【０６１３】
また、同じ原因で、パルス数にヒステリシスを持ってしまっている。
【０６１４】
このため、負荷の状態が同じであり、電流基準も同じであるのに、パルス数によって電流波形が異なるという結果を生じている。
【０６１５】
これに対して、本第３の発明に対応する実施の形態では、図１３乃至図１７を用いて説明したように、パルス数の減少時に消失するであろう電圧波形の内側のパルスのみについて、選択的にその幅を狭め、かつその位置を前方にずらして、スイッチング回数の大幅な増加なしに、パルス数切り替わり時の電圧変化を小さくすることができる。
【０６１６】
従って、パルス数切り替わり時の電流波形の相違が小さく、パルス数のヒステリシスも小さい。
【０６１７】
電流瞬時値比較に基づくので、このような少パルス時にも、電流波形は極めて安定している。
【０６１８】
図１８乃至図２０から、許容誤差一定の制御と変調周波数一定の制御とが自動的に切り替わることがわかる。
【０６１９】
特に、図１９では、２つの制御モードがランダムに切り替わっているにもかかわらず、パルス幅の急峻な変化がなく、電流も一様に制御される。
【０６２０】
本第１の発明に対応する実施の形態（図５）のシーケンス起動回路によって、変調周波数一定から許容誤差一定の制御へと自動的に切り替わり、かつ許容誤差一定の制御内でも、通常のＰＷＭ波形から高回転少パルス時の７パルス、５パルス、３パルス等の波形、さらには方形波と、自動的にパルス数を変化させ、しかもパルス数変化時の電圧変化の少ないＰＷＭ制御を行なうことができる。
【０６２１】
（その他の実施の形態）
尚、本発明は、上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形して実施することが可能である。
上記各実施の形態では、電動機の電流制御を例にとって説明してきたが、本発明は電動機制御用のインバータに限定されるものではない。
【０６２２】
すなわち、誘起電圧検出を必要としないことから、電流瞬時値制御を行なう電圧形インバータ全般に適用することができるＰＷＭ制御である。
【０６２３】
また、各実施の形態は可能な限り適宜組合わせて実施してもよく、その場合には組合わせた作用効果を得ることができる。
さらに、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組合わせにより、種々の発明を抽出することができる。
例えば、実施の形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、この構成要件が削除された構成を発明として抽出することができる。
【０６２４】
【発明の効果】
以上説明したように、本発明の電圧形インバータの制御装置によれば、電流リップルの大きさを、より均一でかつ小さくすることが可能となる。
【０６２５】
また、本発明の電圧形インバータの制御装置によれば、逆パルスを従来よりも少なくすることが可能となる。
【０６２６】
さらに、本発明の電圧形インバータの制御装置によれば、高回転・少パルス時のパルス数切り替わり時の電圧変化を従来よりも低減することが可能となる。
【０６２７】
以上により、以下のような種々の波及効果を得ることができる。
【０６２８】
（ａ）パルスモードが、自動的かつ連続的に変化して、インバータの運転周波数範囲の全てをカバーすることができる。
【０６２９】
（ｂ）電流応答を速くすることができる。
【０６３０】
定常状態では、変調周波数一定の制御を行なっている場合にも、電流偏差が大きくなると、許容誤差一定の制御に移行して、高速に電流を追従させることができる。
【０６３１】
従って、ＧＴＯインバータ等で、スイッチング素子が低速なため、数百Ｈｚの変調周波数で使用している場合にも、高速な電流制御を行なうことが可能となる。
【０６３２】
（ｃ）直流電圧変動・負荷の定数変化に強い。
【０６３３】
電気自動車等のような、電圧変動の大きなバッテリを電源として用いる制御装置に適する。
【０６３４】
（ｄ）ＰＩ制御、デッドタイム補償、誘起電圧補償等の調整の必要な補償制御を不要とすることができる。
【０６３５】
よって、調整レスにより、装置を安価に実現することができる。
【０６３６】
（ｅ）非正弦波電流制御を行なうことが可能となる。
【０６３７】
方形波電流制御による高トルク出力が可能となる。
【図面の簡単な説明】
【図１】本発明による電圧形インバータの制御装置を適用した誘導電動機の電流制御装置の一実施の形態を示すブロック図。
【図２】同一実施の形態におけるベクトル角検出器８の構成例を示すブロック図。
【図３】同一実施の形態におけるコンパレータ出力と電流偏差ベクトルの角度との関係を示す図。
【図４】同一実施の形態における増減検出回路９の構成例を示すブロック図。
【図５】同一実施の形態におけるシーケンス起動回路１１ａの詳細な構成例を示すブロック図。
【図６】同一実施の形態におけるスイッチングシーケンス回路１０ａの詳細な構成例を示すブロック図。
【図７】同一実施の形態におけるゼロベクトルからの選択論理の一例を示す図。
【図８】同一実施の形態における第１の非ゼロベクトル検出の論理回路の詳細な構成例を示すブロック図。
【図９】第１の発明に対応する実施の形態の作用を説明するための図。
【図１０】第２の発明に対応する実施の形態の作用を説明するための図。
【図１１】図１２の電流基準座標における電流軌跡を描くための電圧ベクトルの関係を示す図。
【図１２】第２の発明に対応する実施の形態の非ゼロベクトルの選択方法の必要性を示すための補足説明図。
【図１３】第３の発明に対応する実施の形態の作用を説明するための電流基準座標における電流軌跡図。
【図１４】図１３に対応する時間波形を示す図。
【図１５】第３の発明に対応する実施の形態の作用と効果を説明するためのシミュレーション結果を示す図。
【図１６】シーケンス起動回路の変形例を示す構成図。
【図１７】第３の発明に対応する実施の形態の変形例の作用と効果を説明するためのシミュレーション結果を示す図。
【図１８】第１および第２の発明に対応する実施の形態の効果を説明するためのシミュレーション結果を示す図。
【図１９】第１および第２の発明に対応する実施の形態の効果を説明するためのシミュレーション結果を示す図。
【図２０】第１および第２の発明に対応する実施の形態の効果を説明するためのシミュレーション結果を示す図。
【図２１】従来のＰＷＭ制御装置による誘導電動機の電流制御装置の構成例を示すブロック図。
【図２２】インバータの出力可能な電圧ベクトルの説明図。
【図２３】従来のスイッチングシーケンス回路１０の詳細な構成例を示すブロック図。
【図２４】従来のゼロベクトルからの電圧ベクトル選択方法の一例を説明するための図。
【図２５】従来の非ゼロベクトルからの電圧ベクトル選択方法の一例を説明するための図。
【図２６】従来のシーケンス起動回路１１の詳細な構成例を示すブロック図。
【図２７】許容誤差コンパレータ４０の許容誤差領域を説明するための図。
【図２８】第１、第２の課題を説明するための従来例によるシミュレーション波形を示す図。
【図２９】図３０の動作説明に用いる電圧ベクトルの関係を示す図。
【図３０】第１の課題を説明するための従来例による電流軌跡（電流基準座標）を示す図。
【図３１】第２の課題の逆パルスを説明するためのパルス波形図。
【図３２】第３の課題を説明するための従来例による電流軌跡（電流基準座標）を示す図。
【図３３】図３２に対応する時間波形を示す図。
【図３４】第１の発明の考え方を説明するための電流軌跡（電流基準座標）を示す図。
【符号の説明】
１…直流電源、
２…平滑コンデンサ、
３…インバータ、
４…誘導電動機、
５Ｕ，５Ｖ，５Ｗ…ホールＣＴ、
６…電流検出器、
７…ベクトル減算器、
８…ベクトル角検出器、
９…ベクトル長増減検出回路、
１０…スイッチングシーケンス回路、
１０ａ…スイッチングシーケンス回路、
１１…シーケンス起動回路、
１１ａ…シーケンス起動回路、
１２…論理回路、
１３…ゲート回路、
２０ｕ，２０ｖ，２０ｗ，２０ｕｗ、２０ｖｕ、２０ｗｖ…コンパレータ、
２１ｕｗ、２１ｖｕ、２１ｗｖ…減算器、
２２…論理回路、
２３…エンコーダ、
２４…ラッチ回路、
２５…アンド回路、
４０…許容誤差コンパレータ、
４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｗ…コンパレータ、
４２…許容誤差設定値、
４３…倍率器、
４４ｕ，４４ｖ，４４ｗ，４４ｘ，４４ｙ，４４ｗ…アンド回路、
４５ｕ，４５ｖ，４５ｗ…ＮＯＴ回路、
４６…オア回路、
４７…アンド回路、
４８ｕ，４８ｖ，４８ｗ…乗算器、
４９…加算器、
５０…コンパレータ、
５１…乗算器、
５２…変調周波数制御回路、
５３…カウンタ、
５４…コンパレータ、
５５…周期設定値、
５６…アンド回路、
５７…ゼロベクトル検出器、
５８…立ち下がり検出回路、
５９…オア回路、
６０…ベクトル選択テーブル、
６１…ラッチ回路、
６２…ラッチ回路、
６５…アンド回路、
６６…不一致検出器、
６７…オア回路、
６８…アンド回路、
６９…ゼロベクトル検出器、
７０…ゼロベクトル検出器、
７１…アンド回路。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a control device that controls a voltage source inverter by a pulse width modulation (PWM) control method, and more particularly, an instantaneous current value control type that generates a PWM signal based on a control operation to follow a current instantaneous value to a reference value. The present invention relates to a voltage source inverter control device using a PWM control system.
[0002]
[Prior art]
As a conventional example, FIG. 21 shows a configuration example of a current control device for an induction motor based on a PWM control device based on “JP-A-10-174453” and partially using “JP-A-2001-078465”.
[0003]
In FIG. 21, 1 is a DC power supply, 2 is a smoothing capacitor that smoothes the output voltage of the DC power supply, and 3 is an inverter that converts the DC voltage output from the DC power supply 1 into a three-phase AC voltage.
[0004]
The inverter 3 includes upper self-extinguishing switching elements SU, SV, SW of U, V, W phases, lower self-extinguishing switching elements SX, SY, SZ, and self-extinguishing switching elements SX, The diodes are connected to SY and SZ in antiparallel.
[0005]
4 is an induction motor, 5U, 5V, 5W is a hall CT for detecting the output current of the inverter 3, and 6 is an analog or digital current by scaling the output signal from the hall CT 5U, 5V, 5W to a level used in the control circuit. Detection value i_u, I_v, I_wIs a current detector.
[0006]
In FIG. 21, the three-phase current detection value i_u, I_v, I_wAre collectively expressed as a vector i.
[0007]
7 is a current reference vector i to be passed through the induction motor 4.^* Is a vector subtractor that subtracts the current detection vector i output from the current detector 6 and outputs a current deviation vector Δi, and performs the following equation (1).
[0008]
This vector subtractor 7 is a set of three subtractors for subtracting phase current detection from the phase current reference.
[0009]
Δi_u= I_u ^*-I_u
Δi_v= I_v ^*-I_v  ……………………………………………… (1)
Δi_w= I_w ^*-I_w
8 represents the angle θ from the deviation vector Δi._{Δ i} Is a vector angle detector for obtaining
[0010]
This vector angle detector 8 has U, V and W coordinate components Δi of the deviation vector._u, Δi_v, Δi_w In accordance with the following equation (2), three-phase to two-phase conversion is performed, and a component Δi of an xy coordinate of two orthogonal phases_x, Δi_yConvert to
[0011]
[Expression 1]

[0012]
Furthermore, the relational expression between Cartesian and polar coordinates in the vector
[Expression 2]

And Δi_x, Δi_yThe angle θ of the deviation vector from the sign of_{Δ i} Ask for.
[0013]
According to the conversion of the above equation (1), when the deviation vector is oriented in the positive direction of the U axis, θ_{Δ i} = 0.
[0014]
10 is a switching sequence circuit, and 11 is a sequence starting circuit.
[0015]
The switching sequence circuit 10 calculates the angle θ of the current deviation vector._{Δ i} And the sequence start signal output from the sequence start circuit 11 and the switching command vector S_kIs output.
[0016]
Switching command vector S_kIs a vector having three-phase switching commands swu, swv, sww as components, and S_k= (Swu, swv, sww).
[0017]
The switching commands swu, swv, sww take a value of “1” or “zero”, “1” turns on the positive side element of the inverter 3 (negative side element of the inverter 3 is off), and “zero” means the inverter 3 This means that the positive side element is turned off (the negative side element of the inverter 3 is turned on).
[0018]
S_kK is a value obtained by converting a binary number obtained by directly writing and arranging the values of (swu, swv, sww) into a decimal number.
[0019]
When (swu, swv, sww) = (1, 0, 0), the binary number “100” is written as it is and the converted value is “4” when converted to a decimal number. Therefore, S4 is (suu, swv, sww). ) = (1, 0, 0).
[0020]
The value of k can be 0 to 7, and there are switching command vectors S0 to S7.
[0021]
Switching command S_kThe output voltage vector when the inverter 3 is operated with_kIt expresses by.
[0022]
Voltage vector V when the DC voltage of the inverter 3 is Ed_kTakes the values in Table 1 and is shown in FIG.
[0023]
Since the voltage vectors V0 and V7 have the same potential in all three phases and the voltage is zero regardless of which line is taken, they are called “zero voltage vectors”, and the other voltage vectors V1 to V6 have magnitudes. This is referred to as a “non-zero voltage vector”.
[0024]
Further, the voltage vectors V0 and V7 and the switching vectors S0 and S7 may be referred to as “zero vectors”, and the other V1 to V6 and S1 to S6 may be referred to as “non-zero vectors”.
[0025]
Further, since S0 to S7 and V0 to V7 correspond one-to-one, S0 to S7 may be expressed as if they are voltage vectors.
[0026]
[Table 1]

[0027]
12 is a PWM signal S output from the switching sequence circuit 10;_kFrom (n), in order to obtain signals to be supplied to the six switching elements SU, SV, SW, SX, SY, and SZ constituting the inverter 3, the logic circuit performs signal inversion, dead time processing, and the like as appropriate.
[0028]
A gate circuit 13 insulates and amplifies a signal supplied from the logic circuit 12 and supplies the amplified signal to the switching elements SU, SV, SW, SX, SY, and SZ.
[0029]
[Table 2]

[0030]
[Table 3]

[0031]
In the instantaneous current value control type PWM method, an alternating current and a current reference are compared at an instantaneous value level, and the output voltage of the inverter 3 is controlled so that the alternating current follows the value of the current reference.
[0032]
Since the current change direction when outputting the non-zero vector falls within a predetermined angle range from the angle of the non-zero vector, it is easy to select a non-zero vector that causes a desired current change.
[0033]
However, the direction of current change during zero vector output is not determined because it depends on the induced voltage of the load.
[0034]
In the current control type PWM control system before the conventional example, a zero vector is used to generate a desired current change by directly or indirectly detecting the induced voltage.
[0035]
The principle feature of “JP-A-10-174453” of the conventional example is the handling of this zero vector.
[0036]
In this "Japanese Patent Laid-Open No. 10-174453", only non-zero vectors are used to reduce the current deviation.
[0037]
When the current deviation becomes sufficiently small, it is only left to move to the zero vector.
[0038]
It does not matter which direction the current is zero vector and changes.
[0039]
The magnitude of the current deviation is monitored, and when the current deviation increases to a predetermined magnitude, control is performed again so that the current deviation is reduced only with the non-zero vector.
[0040]
When such control is repeated, the steady state is established in such a manner that the current deviation increases during zero vector output and the current deviation decreases during non-zero vector output.
[0041]
Instead of determining the zero vector output period based on the magnitude of the current deviation, if the period including the non-zero vector output period and the zero vector output period is controlled to be constant, it is possible to perform control with a constant modulation frequency. It becomes.
[0042]
Control for reducing the current deviation is performed by a series of sequence of the first non-zero vector → the second non-zero vector → the zero vector, and this is performed by the switching sequence circuit 10.
[0043]
The sequence starting circuit 11 controls the zero vector output period.
[0044]
A detailed configuration example of the switching sequence circuit 10 is shown in FIG.
[0045]
In FIG. 23, reference numeral 60 denotes a current deviation vector angle θΔi, a switching command vector S being output as a PWM signal._k(N) and S_kVector S used as PWM signal before (n)_k(N-1) is input, and the vector S to be selected at the next output change_kIt is a vector selection table which outputs (n + 1).
[0046]
The contents of the vector selection table 60 are shown in Tables 2 and 3.
[0047]
Table 2 shows switching command S_kTable 3 shows the switching command S when (n) is a zero vector._kThis is a table used when (n) is a non-zero vector.
[0048]
An example of the voltage vector selection method from the zero vector is shown in FIG.
[0049]
When the zero vector in the output is v0, the process follows (a) of FIG. 24, and when it is v7, the process follows (b) of FIG.
[0050]
If the zero vector in the output is v0 and the angle of the deviation vector θΔi = π / 6, it has the closest angle to the deviation vector from among the non-zero vectors V4, V2, and V1 that can be shifted by switching only one phase. A non-zero vector V4 is selected.
[0051]
Table 2 is a table showing the above switching commands.
[0052]
As a voltage vector selection method from non-zero vectors,
(1) If the voltage vector having the smallest angle difference from the deviation vector Δi is the voltage vector being output, the same vector as the vector being output is selected.
(2) If the voltage vector having the smallest angle difference from the deviation vector Δi has moved to one of the adjacent vectors of the output voltage vector, the vector is shifted to that vector.
(3) If the angle difference between the vector being output and the deviation vector Δi is ± 90 degrees or more, the zero vector is selected.
It is.
[0053]
An example of the selection method in the case of migration from V4 is shown in FIG.
[0054]
In the case of (3) above, which of the zero vectors V0 and v7 should be selected depends on S_k(N-1) to S_kIt is determined by the switching performed when shifting to (n).
[0055]
For example, S_kEven if (n) is the same S4, S_kIf (n-1) is S5, S6, etc., the positive side is turned off and the process proceeds to S4._kS0 that turns off the positive side is also selected as (n + 1).
[0056]
However, S_kIf (n-1) is S0, then S_kS7 is selected as (n + 1).
[0057]
In this case, the two phases are switched simultaneously by the transition from S4 to S7.
[0058]
The above is the vector selection logic of Table 3.
[0059]
As described in (2) above, the transition from a non-zero vector to a non-zero vector can be performed only on the adjacent vector._kS when (n) is a non-zero vector S4_kThe only non-zero vectors that may have been used as (n-1) are S5 and S6.
[0060]
Also from Table 2, S_kThe only zero vector that may have been used as (n-1) is S0.
[0061]
Therefore, there are combinations that are not actually possible even if they are used as address signals for the lookup table.
[0062]
Data is also written to such an address in the lookup table.
[0063]
In Table 3, the impossible S_kThe value of (n−1) is described as “other”.
[0064]
In the vector selection table 60, the contents shown in Tables 2 and 3 are collectively stored.
[0065]
Reference numerals 61 and 62 denote latch circuits, which rewrite output by data input at the rising timing of the clock pulse.
[0066]
The data input to the latch circuit 61 is the output signal S from the vector selection table 60._k(N + 1) is an output signal S from the latch circuit 61 at the data input of the latch circuit 62._k(N) is given respectively.
[0067]
Output S from latch circuit 61_k(N) Output S from the latch circuit 62_k(N-1) is fed back to the vector selection table 60 as an address signal for selecting Table 2 and Table 3.
[0068]
The sequence start command from the sequence start circuit 11 is given to the AND circuit 65.
[0069]
As the other input signal to the AND circuit 65, an output from the mismatch detector 66 is given.
[0070]
The mismatch detector 66 outputs a switching command S being output as a PWM signal._k (N) and the output S of the vector selection table_kIt is checked whether or not (n + 1) is the same, and when the signals are different, a logical value “1” is output.
[0071]
An output signal from the AND circuit 65 is supplied to an OR circuit 67.
[0072]
An output signal from the AND circuit 68 is also supplied to the OR circuit 67.
[0073]
The AND circuit 68 ANDs the output signal from the zero vector detector 69 and the output signal from the mismatch detection circuit 66.
[0074]
The zero vector detector 69 outputs a logical value “1” if the output from the latch circuit 62 is either S0 or S7.
[0075]
The zero vector detector 70 outputs the output signal S from the vector selection table 60._kWhen (n + 1) is a zero vector, a logical value “1” is output.
[0076]
The output signals from the AND circuit 65, the AND circuit 68, and the zero vector detector 70 are ORed by the OR circuit 67, and the result is given as one input signal of the AND circuit 71.
[0077]
The other input terminal to the AND circuit 71 is supplied with a clock pulse from a clock generator (not shown).
[0078]
An output from the AND circuit 71 is given to clock input terminals of the latch circuits 61 and 62.
[0079]
As described above, the AND circuit 71 outputs the latch timing signal to the latch circuits 61 and 62.
1) Output S from vector selection table 60_k(N + 1) and S being output as a PWM signal_kWhen (n) is a different signal and a sequence start command is given
2) Output S from vector selection table 60_kWhen (n + 1) is a zero vector
3) Output S from vector selection table 60_k(N + 1) and S being output as a PWM signal_k(N) is a different signal and the output S from the latch circuit 62_kWhen (n-1) is a zero vector
It is.
[0080]
A detailed configuration example of the sequence activation circuit 11 is shown in FIG.
[0081]
The sequence activation circuit 11 detects whether or not the current deviation is within a predetermined allowable error range, and if not, an allowable error comparator that outputs an activation signal to the switching sequence circuit 10 and a switching frequency of the switching element. A modulation frequency control circuit that outputs a start signal to the switching sequence circuit 10 so as to obtain a predetermined modulation frequency.
[0082]
The allowable error comparator 40 is based on “Japanese Patent Laid-Open No. 2001-078465”, and an allowable error setting value 42, a multiplier 43, and an AND circuit 44u that are given as one input of each of the comparators 41u to 41w and the comparators 41x to 41z. To 44z, NOT circuits 45u, 45v, 45w, an OR circuit 46, an AND circuit 47, multipliers 48u, 48v, 48w, an adder 49, a comparator 50, and a multiplier 51.
[0083]
The comparators 41u to 41w compare the allowable error set value 42 and the comparison level H / 2 given by the multiplier 43 with the input, and if the input exceeds the comparison level, the comparator 41u to 41w outputs “1”.
[0084]
The comparators 41x to 41z output “1” when the input is below the comparison level −H / 2.
[0085]
FIG. 27 is a diagram for explaining an allowable error area of the allowable error comparator 40.
[0086]
In the UVW coordinates of FIG. 27, the current reference is the origin of the coordinates.
[0087]
The dotted lines of the U-phase, V-phase, and W-phase indicate the coordinates of the zero component of the current deviation, and the hatched lines on both sides indicate the band-like allowable error region having the width H for each phase.
[0088]
If the inverter output voltage is a non-zero vector, the current i_uDecreases with swu = 0 and increases with swu = 1.
[0089]
In FIG. 27, current i at swu = 0._uDecreases and the current i_uIs below the U-phase band region, i_u<I_u ^* -H / 2, ie H / 2 <Δi_u(= I_u ^* -I_u), The output from the comparator 41u is “1”.
[0090]
Since swu = 0, the output from the NOT circuit 45U is also "1", so the output from the AND circuit 44U is "1", indicating that the current deviation does not fit in the allowable error region.
[0091]
However, when swu = 0, if swv and sww are also zero, all line voltages are zero, so the direction of current change is determined by the phase of the induced voltage.
[0092]
Therefore, depending on the phase of the induced voltage, even if swu = 0, the current i_uWill increase.
[0093]
At this time, Δi_uEven if <−H / 2, and the comparator 41x outputs “1”, the output from the AND circuit 44x does not become “1”.
[0094]
Since the output from one comparator 41u is zero, the output from the AND circuit 44u is not "1".
[0095]
When this happens, the current i_uHowever, the U-phase AND circuits 44u and 44x do not react.
[0096]
However, at this time i_v, I_wSince the current of either of the currents decreases, the current deviation of the phase becomes larger than H / 2, and the AND circuit (44v, 44w) of the phase outputs “1”, which is allowed. Indicates that it is no longer within the error area.
[0097]
As described above, there are a case where the inside of the hexagon formed by the intersection of the three-phase belt-like regions is an allowable error region, and a case where a star region including a small triangle outside the hexagon is the allowable error region. .
[0098]
In other words, the allowable error area indicated by the output signal from the OR circuit 46 changes.
[0099]
If the size of the reference allowable error region changes, the magnitude of the current deviation cannot be controlled to be constant.
[0100]
Therefore, in order to make the size of the allowable error area constant, a circular area having a radius H is used.
[0101]
Each phase current deviation is squared by the multipliers 48u, 48v, 48w, and added by the adder 49 to obtain the square of the length of the current deviation vector, and the square of the allowable error H output from the multiplier 51 and the comparator 50. To determine whether the current deviation is included in the circular area.
[0102]
If included in the circular area, the AND circuit 47 is used to allow even if the OR circuit 46 outputs “1”.
[0103]
When the current deviation does not fall within the circular area, and the current deviation does not fall within the band-like area in any one of the three phases and the switching condition is met, the sequence start command by the tolerance error comparator is issued by the AND circuit 47. Is output from.
[0104]
Here, if the allowable error region is only a circular region, only the switching signal of a specific phase changes at high speed, and there is a possibility that the element is destroyed due to switching loss.
[0105]
A hexagonal or star-shaped region formed by the intersection of three-phase belt-shaped regions is included in the circular region and does not function as a tolerance region, but the width H of the belt-shaped region extending outside the circular region is It functions to limit the upper limit of the switching frequency.
[0106]
Thereby, a switching element can be protected from destruction by switching loss.
[0107]
The modulation frequency control circuit 52 includes a counter 53, a comparator 54, a cycle setting value 55, an AND circuit 56, a zero vector detector 57, and a falling detector 58.
[0108]
The counter 53 counts clock pulses given from a clock generator (not shown) and outputs a count value to the comparator 54.
[0109]
The comparator 54 compares the count value with the cycle setting value 55 and, as a result, outputs a logical value “1” when the count value exceeds the cycle setting value.
[0110]
The output from the comparator 54 is input to the AND circuit 56.
[0111]
The zero vector detector 57 outputs S as a PWM signal._kThe components swu, swv, and sww of (n) are checked, and when the three phases are “0” or all the three phases are “1”, the logical value “1” is output.
[0112]
The output from the zero vector detector 57 is ANDed with the output from the comparator 54 in the AND circuit 56, and is output to the OR circuit 59 as a sequence activation command based on the modulation frequency.
[0113]
The output from the zero vector detector 57 is given to the falling detector 58.
[0114]
The falling detector 58 is S_kA count value clear signal is output to the counter 53 at the change timing of the zero vector to the non-zero vector in (n).
[0115]
As a result, the outputs from the comparator 54 and the AND circuit 56 also return to zero.
[0116]
The AND circuit 56 is provided to wait for a sequence activation command until the previous switching sequence is completed.
[0117]
If the switching sequence is moved only by the output from the modulation frequency control circuit, the current deviation increases as the motor speed increases.
[0118]
This means that the period from the end of the switching sequence to the start of the next switching sequence, that is, the period during which the zero vector is output, is shortened.
[0119]
In the case of the conventional example, as will be described later, there is a problem in the switching sequence, the pulse interval of the generated switching signal varies, and the next sequence start command is given before the switching sequence is completed at a high rotational speed. Sometimes.
[0120]
The switching sequence circuit 10 outputs the output S from the vector selection table 60 when a sequence activation command is given._k(N + 1) is the switching signal S_kAs long as it is different from (n), the switching signal is S_kIt will be rewritten to the value of (n + 1).
[0121]
If the next sequence activation command is given before the switching sequence is completed, the switching sequence is disturbed and the current waveform is deteriorated.
[0122]
The AND circuit 56 delays the output of the sequence start command until the end of the previous switching sequence, and thereby, the operating frequency range only by the output from the modulation frequency control circuit can be expanded.
[0123]
The output from the AND circuit 56 is logically summed with the output of the allowable error comparator 40 by the OR circuit 59 and then given to the switching sequence circuit 10 as a final start command.
[0124]
In the parallel operation, when the current deviation is small and the comparison level of the allowable error comparator 40 is not reached, only the modulation frequency control circuit 52 gives a start command to the switching sequence circuit 10 and the modulation frequency is controlled to be constant.
[0125]
When the current deviation is larger than the comparison level of the allowable error comparator 40, the counter 53 of the modulation frequency control circuit is cleared every time a start command is issued from the allowable error comparator side.
[0126]
Therefore, if the start command is continuously output from the allowable error comparator side at a cycle shorter than the cycle set value 55, the start command from the modulation frequency control circuit side is not output.
[0127]
That is, during parallel operation, the modulation frequency control circuit functions as a lower limit for the switching frequency.
[0128]
In “Japanese Patent Laid-Open No. 10-174453”, the pulse waveform changes automatically and stably according to the change of the operating frequency, so that the constant output range from the operation by the PWM control with the constant modulation frequency in the stationary state of the motor. This PWM method can cover a wide operating frequency range of variable speed drive up to 1-pulse square wave operation, and control that requires adjustment such as PI control, dead time compensation, and induced voltage compensation is unnecessary. It has characteristics such as being resistant to voltage fluctuations and constant changes of load motors, capable of non-sinusoidal current drive, and applicable not only to motor loads but also to voltage source inverters in general.
[0129]
[Problems to be solved by the invention]
However, the conventional voltage source inverter control apparatus as described above has the following problems.
[0130]
[First issue]
FIG. 28 shows an example of a simulation waveform according to a conventional example.
[0131]
Current reference i_u ^*, Current i_u, Output TR from the modulation frequency control circuit, output ER from the tolerance comparator, output from the AND circuit 71 (operation clock of the latch circuits 61 and 62) RES, switching signals swu, swv, sww, and line voltage waveform Vuv. Show.
[0132]
In the current waveform of FIG. 28, the magnitude of the current ripple is non-uniform, and the pulse width of the switching signal varies.
[0133]
These causes will be described with reference to FIGS. 29 and 30. FIG.
[0134]
FIG. 29 is a diagram showing the relationship of vectors used for explaining the operation of FIG.
[0135]
A vector indicated by e is an induced voltage, v4 and v5 are non-zero voltage vectors already described, and v0 and v7 are zero voltage vectors.
[0136]
Inverter 3 has voltage V_k, The voltage equation of the induction motor 4 that is the load of the inverter 3 is
[Equation 3]

And if you ignore the resistance and transform
[0137]
[Expression 4]

It is.
[0138]
From this equation, the current is a vector (V_k-E) change in the same direction as | V_kIt changes at a speed of −e | / L.
[0139]
That is, when the inverter 3 outputs the voltages v4 and v5, the current changes in the directions (v4-e) and (v5-e) shown in FIG.
[0140]
The current in the output of the zero voltage vectors v0 and v7 changes in the -e direction.
[0141]
FIG. 30 is a diagram illustrating a locus of a vector −Δi in which the sign of the current deviation is reversed.
[0142]
The rear end of the current deviation vector moves on the thick line in FIG. 30, and the front end of the current deviation vector is always at the origin of coordinates.
[0143]
In other words, it is a current locus in a coordinate space (hereinafter referred to as current reference coordinates) having the current reference as the origin.
[0144]
In the description of the present invention, the term current trajectory shall all refer to a trajectory on the current reference coordinates.
[0145]
In FIG. 30, for the sake of simplicity, the current reference and the induced voltage are assumed to be constant, and the current locus is drawn using the current change direction shown in FIG.
[0146]
The circle is the boundary of the tolerance area.
[0147]
Further, the angle of the current deviation vector at the boundary where the signal output by the vector selection table 60 is switched is indicated by a dotted line, and the value of the angle is 0 to 11π / 6.
[0148]
Hereinafter, the switching sequence is moved by a start command with a constant tolerance error, and at time t0 when the current is at the origin of the coordinates, the switching sequence circuit detects that the zero vector S_kThe operation of the switching sequence will be described while following the current locus from the point where (n) = S7 is output.
[0149]
The current vector changes in the t1 direction in FIG. 30 according to the voltage (v7−e) = − e.
[0150]
Current deviation vector Δi (= i^* -I) extends from the front end of the current vector to the origin of the coordinates (the front end of the current reference vector), so that the angle θΔi is 5π / 3 <θΔi <11π / 6 from time t0 to t1. .
[0151]
This angle and S_kSince (n) = S7, the vector selection table 60 is based on Table 2 with S_k(N + 1) = S5 is output.
[0152]
At time t1, the boundary of the allowable error region is reached and a start signal is given from the sequence start circuit 11.
[0153]
S_k(N) = S7, S_kSince (n + 1) = S5 and the mismatch detection circuit 66 outputs the logical value “1”, the logical value “1” is given to the AND circuit 71 via the AND circuit 65 and the OR circuit 67, and the clock pulse Causes the latch circuits 61 and 62 to operate, and S_k(N) = S5, S_k(N-1) = S7.
[0154]
Due to the change from the zero vector to the first non-zero vector S5, the current changes at (v5-e) and changes to the position at t2.
[0155]
During this time, since 5π / 3 <θΔi <11π / 6, the vector selection table 60 outputs S5 from Table 3.
[0156]
S_k(N) = S_k(N + 1) and S_kSince (n + 1) is not a zero vector, the output from the OR circuit 67 is “zero”, and no clock pulse is applied to the latch circuits 61 and 62.
[0157]
When the current vector reaches the dotted line at time t2 and enters the region of 11π / 6 <θΔi <2π, S_k(N + 1) becomes S4, and the output from the mismatch detection circuit 66 changes to “1”.
[0158]
S_kSince (n-1) is S7 and the output from the zero vector detector 69 is also "1", the output from the OR circuit 67 becomes "1" via the AND circuit 68, and the latch circuits 61 and 62 operate. A clock is given.
[0159]
S_k(N) = S4, S_k(N-1) = S5
[0160]
After time t2, due to the second non-zero vector S4, the current changes to the position of t3 at (v4-e).
[0161]
When θΔi returns to a region smaller than 11π / 6, S_k(N + 1) = S5.
[0162]
Further, beyond the dotted line in the middle, θΔi is smaller than 5π / 3._k(N + 1) remains S5.
[0163]
During this time, the mismatch detection circuit 66 outputs “1”, but S_k(N-1), S_kSince both (n + 1) are non-zero vectors, no clock is supplied to the latch circuits 61 and 62 unless a sequence activation command is given.
[0164]
At time t3, θΔi enters an area smaller than 3π / 2, and S_kWhen (n + 1) = S0, the output from the zero vector detection circuit 70 becomes “1”, and the operation clock is supplied to the latch circuits 61 and 62 via the OR circuit 67 and the AND circuit 71.
[0165]
S_k(N) = S0, S_k(N-1) = changes to S4.
[0166]
After the time t3, the current changes with the vector −e as in the time t0 to t1.
[0167]
θΔi immediately returns to a region larger than 3π / 2.
[0168]
The vector selection table 60 is based on Table 2 and S_k(N + 1) = S1 is output.
[0169]
Thus, the mismatch detection circuit 66 outputs “1”, but S_k(N-1), S_kSince both (n + 1) are non-zero vectors, no clock is supplied to the latch circuits 61 and 62 unless a sequence activation command is given.
[0170]
When the current vector goes out of the allowable error region at time t4, a start command is given from the sequence start circuit 10, and the latch circuits 61 and 62 operate.
[0171]
S_k(N) = S1, S_k(N-1) = S0, and the vector selection table 60 is obtained from Table 3 according to S3._k(N + 1) = S5 is output.
[0172]
Since both the mismatch detection circuit 66 and the zero vector detector 69 output “1”, the output from the AND circuit 68 becomes “1”, the latch circuits 61 and 62 operate at the next clock t5, and S_k(N) = S5, S_k(N-1) = S1.
[0173]
S_k(N) = S1 is immediately S during only one clock_k(N) = S5
[0174]
Thereafter, the current changes at (v5-e).
[0175]
S_kSince (n-1) is a non-zero vector, a start command is given or S_kThe latch circuits 61 and 62 do not operate until (n + 1) outputs a zero vector.
[0176]
When θΔi exceeds the line of π / 6 at time t6, from Table 3, S_k(N + 1) = S7 is output.
[0177]
As described above, the output S from the switching sequence circuit in the two switching sequences t0 to t6._k(N)
S7 → S5 → S4 → S0 → S1 → S5 → S7
Then, from the state where the positive side element is turned on for all three phases of the inverter 3 (S7), the negative side element is turned on one by one in turn and the process proceeds to S0. Returning to the state of S7, one pulse was output for all three phases to return to the original state.
[0178]
This corresponds to one period of the triangular wave of the triangular wave comparison PWM.
[0179]
In the current locus in FIG. 30, the locus at the end of the sequence appears twice at t3 and t6, but the current deviation at time t3 is considerably larger than at time t6.
[0180]
That is, the non-zero voltage vector from time t1 to time t3 is not as useful for reducing the current deviation as the non-zero voltage vector from time t4 to time t6.
[0181]
This is why the current ripple is large for the number of switching times.
[0182]
Also, the current ripple is not uniform because the variation in current position at time t3 is large.
[0183]
[Second problem]
The conventional PWM control logic has a portion where reverse pulses are likely to occur.
[0184]
PWM signal at t0 to t6 in FIG._k(N)
S7 → S5 → S4 → S0 → S1 → S5 → S7
It has changed.
[0185]
FIG. 31 shows an example of a waveform obtained by converting this switching order to a PWM signal for each phase and a line voltage waveform drawn by taking the difference between the PWM signals for each phase.
[0186]
Each phase signal is one pulse, but two pulses appear in the line voltage waveform.
[0187]
Here, in the line voltages Vuv and Vvw, the two pulses have the same polarity, but only the line voltage waveform Vwu has a different polarity.
[0188]
It is natural that such a pulse appears where the sign of the fundamental wave of the line voltage changes, but it appears only when the harmonics are increased even though the sign of the fundamental wave remains unchanged.
[0189]
This pulse appearing in the reverse direction is hereinafter referred to as a reverse pulse.
[0190]
A reverse pulse also appears in the simulation waveform according to the conventional example shown in FIG.
[0191]
In the output from the PWM control circuit, even if the width of the reverse pulse is narrow, the pulse width may be widened with a minimum width circuit before applying it to the switching element, so even if the width is narrow, the reverse pulse appears as much as possible. You must not do it.
[0192]
The cause of the reverse pulse is that when the first non-zero vector is selected in the conventional switching sequence, there is a restriction that only the non-zero vector that can be shifted from the zero vector by one-phase switching can be selected. It is in.
[0193]
Although it is not necessary to output S1, it is output only during one sampling due to the restriction of the switching sequence.
[0194]
[Third issue]
The sequence activation circuit 11 logically adds and outputs the sequence activation command output from the constant tolerance error comparator 40 and the sequence activation command output from the modulation frequency control circuit 52 by the OR circuit 59.
[0195]
First, the change of the pulse mode by the sequence starting circuit 11 will be described.
[0196]
If the rotational speed of the load motor is low, the current deviation can be controlled within the allowable error circle by controlling the modulation frequency to be constant, so that the sequence start command is not output from the allowable error comparator side.
[0197]
As the rotational speed increases, the induced voltage increases and the current change becomes faster, so that the current deviation increases.
[0198]
When the current deviation is equal to or higher than the number of revolutions that reaches the allowable error circle, a sequence start command is output from the allowable error comparator 40 side, and the current deviation is controlled to be within the allowable error circle.
[0199]
At this time, if the sequence start command from the modulation frequency control circuit 52 continues to be output, the switching sequence circuit 10 is given a sequence start command from both, and is pulsed more than when the allowable error comparator 40 is operating alone. The number increases.
[0200]
In order to avoid this, the counter 53 of the modulation frequency control circuit is cleared at the change timing from the zero vector to the non-zero vector (switching sequence start timing).
[0201]
Thereby, when the frequency of the start command from the allowable error comparator side is higher than the frequency of the start command on the modulation frequency control circuit 41 side, the start command from the modulation frequency side is not output.
[0202]
As described above, when the rotational speed increases, only the allowable error comparator 40 outputs a start command.
[0203]
In the PWM by the start command on the allowable error comparator side, PWM control is performed so as to keep the current deviation within the allowable error range.
[0204]
As the rotational speed increases and the current change due to the induced voltage becomes faster, the switching frequency also increases.
[0205]
However, when the rotational speed is further increased, the difference between the motor terminal voltage and the induced voltage is reduced, so that the current change due to the terminal voltage is delayed, and the current cannot follow the change in the current reference.
[0206]
For this reason, the current deviation is very long and does not fall within the allowable error circle as a vector.
[0207]
The angle change of the current deviation becomes gentle.
[0208]
There is no transition to a zero vector, and only switching between adjacent non-zero vectors is performed.
[0209]
The switching frequency decreases further and the number of pulses decreases.
[0210]
Here, when the period is set so that the modulation frequency is 2 kHz in the modulation frequency control circuit, it is assumed that the operating frequency of the motor is 50 Hz and the number of PWM pulses is 5.
[0211]
In this case, although the frequency on the modulation frequency control circuit side is high, the start command from the modulation frequency control circuit side is not output.
[0212]
This is because even if the output from the comparator 54 of the modulation frequency control circuit becomes “1”, the output from the AND circuit 56 does not become “1” unless the zero vector is output.
[0213]
For this reason, at the time of high rotation and a small number of pulses, the switching sequence moves only with the start command from the allowable error comparator side.
[0214]
As described above, in PWM based on the allowable error comparator, the number of pulses automatically changes depending on the magnitude and frequency of the current command.
[0215]
In particular, in a region where the number of pulses is small, a pulse waveform synchronized with the frequency of the current command, such as 5 pulses and 7 pulses, can be obtained.
[0216]
FIG. 32 shows the current trajectory in the current reference coordinate in the case of 5 pulses between lines, and FIG. 33 shows the U-phase current and each phase PWM signal, and the time waveform of the line voltage.
[0217]
At a high rotation speed with a high induced voltage of the load motor, as shown in FIG. 32, the current cannot be contained in a circular allowable error region.
[0218]
Therefore, PWM is performed based on a band-like region that takes into account switching conditions.
[0219]
As shown in FIG. 32 and FIG. 33, several switching operations by activation from the tolerance comparator side are concentrated in a short period when the current deviation of any phase is close to zero, and then the current The change direction changes, and the current deviation of the switching phase changes in the opposite direction.
[0220]
At times t1, t3, and t5 in FIG. 33, since swu = 0, the current i_uReaches the negative boundary of the tolerance, and Δi_u(I_u ^*-I_u)> H / 2.
[0221]
At this time, since the AND circuit 44u outputs “1”, the switching sequence circuit is operated by the start command.
[0222]
As a result, swu = 1.
[0223]
Similarly, at times t2 and t4, the current i_uReaches the positive boundary, and the AND circuit 44x outputs “1” to operate the switching sequence circuit, thereby changing suu = 0.
[0224]
However, after a while after t5, the current change direction changes, and even though suu = 1, the current i_uBegins to decrease.
[0225]
Current i_uReaches the negative boundary and Δi_uEven if the output from the comparator 41u changes to “1” because shu = 1, the output from the AND circuit 44u does not become “1”.
[0226]
The other phases are in the same state, and the component of any phase of the current deviation does not enter the band region, but the allowable error comparator does not output the start command.
[0227]
The period during which this start command is not output continues with a deviation vector angle of less than 60 degrees.
[0228]
Thereafter, a series of switching similar to the above is performed in the other phases.
[0229]
As described above, since all switching is performed based on the width H of the band-like region, the minimum width of the pulse is also determined by the width H.
[0230]
When the number of pulses decreases, such as from 7 pulses to 5 pulses or from 5 pulses to 3 pulses, two pulses disappear, but each of these pulses has a minimum width determined by the width H. .
[0231]
If this width is wide, the change in the low-order harmonic component of the voltage when the number of pulses changes is large, and the current waveform is strongly influenced by the number of pulses.
[0232]
In addition, in order to compensate for the voltage change due to the two lost pulses, the widths of all other pulses change, so the number of pulses has hysteresis.
[0233]
Both the voltage change at the time of changing the number of pulses and the hysteresis of the number of pulses are problematic.
[0234]
If the pulse width disappears after the pulse width becomes sufficiently narrow, the voltage change due to the disappearance becomes small, and the change in the width of other pulses can be small.
[0235]
As a result, the hysteresis of the pulse number is also reduced.
[0236]
Therefore, if the width H of the allowable error region is reduced, the pulse width can be reduced.
[0237]
However, this is not preferable because the width of all the pulses becomes narrow and the number of pulses increases at once.
[0238]
An object of the present invention is to provide a control device for a voltage source inverter that can make the magnitude of current ripple more uniform and smaller.
[0239]
It is another object of the present invention to provide a control device for a voltage source inverter that can reduce the number of reverse pulses as compared with the prior art.
[0240]
Furthermore, an object of the present invention is to provide a voltage source inverter control device capable of reducing the voltage change at the time of switching the number of pulses at the time of high rotation and a small number of pulses.
[0241]
[Means for Solving the Problems]
In order to achieve the above object, in a control apparatus for a voltage source inverter configured using a plurality of self-extinguishing switching elements,
In the invention corresponding to claim 1, the voltage vector selection means for selecting the voltage vector based on the angle of the deviation vector between the reference vector of the inverter output current and the detection vector, the angle of the deviation vector and the increase / decrease of the vector length, And a timing control means for controlling the output timing of the switching signal corresponding to the voltage vector selected by the voltage vector selection means, and the self-extinguishing element is controlled based on the switching signal.
[0242]
Therefore, in the voltage source inverter control apparatus according to the first aspect of the present invention, the current ripple can be made more uniform and smaller by taking the above-described means.
[0243]
In the invention corresponding to claim 2, the angle detection means for detecting the angle and the increase / decrease detection means for detecting the increase / decrease in vector length of the deviation vector between the reference vector and the detection vector of the inverter output current, and the start command Based on the angle of the deviation vector detected by the angle detection means and the increase / decrease detection means and the increase / decrease of the vector length, the switching signal of the non-zero vector is output and switched, and a predetermined termination condition is satisfied Then, a switching sequence generating means for outputting a zero vector switching signal to end a series of sequences and a sequence starting means for outputting a starting command to the switching sequence generating means are provided, and the starting instruction is given from the sequence starting means. Depending on the direction, the operation mode as PWM control should be controlled. There.
[0244]
Therefore, in the control apparatus for the voltage source inverter of the invention corresponding to claim 2, the magnitude of the current ripple can be made more uniform and small by taking the above-described means.
[0245]
Furthermore, in the invention corresponding to claim 3, the angle detection means for detecting the angle and the increase / decrease detection means for detecting the increase / decrease in vector length of the deviation vector between the reference vector and the detection vector of the inverter output current, and the start command Based on the angle of the deviation vector detected by the angle detection means and the increase / decrease detection means and the increase / decrease of the vector length, the switching signal of the non-zero vector is output and switched, and a predetermined termination condition is satisfied Then, a switching sequence generating means for outputting a zero vector switching signal and ending the series of sequences, a combination of the current deviation state and the switching signal, or a start command to the switching sequence generating means based on a predetermined period. Sequence starting means for outputting, based on the switching signal. Te, so as to control the self-turn-off switching element.
[0246]
Therefore, in the control apparatus for a voltage source inverter of the invention corresponding to claim 3, the magnitude of the current ripple can be made more uniform and small by taking the above-described means.
[0247]
On the other hand, in the invention corresponding to claim 4, in the control apparatus for the voltage source inverter of the invention corresponding to claim 2 or claim 3, the history holding unit for holding the output history of the switching signal as the switching sequence generating means When a zero vector switching signal is output, one of six non-zero vectors is selected based on the switching signal output history and the angle of the deviation vector. When outputting a signal, if the non-zero vector with the smallest angular difference and the deviation vector is the non-zero vector being output or a non-zero vector adjacent to it, the non-zero vector with the smallest angular difference is selected. If you select and the non-zero vector with the least angular difference from the deviation vector is none of the above, then two zeros A vector selection unit for selecting one of the vectors from the output history held by the history holding unit, an output signal from the vector selection unit, an output history held by the history holding unit, and an external start command, Based on the detection result of the increase / decrease in vector length, it comprises a logic operation unit that controls whether or not the switching signal is changed to a signal corresponding to the vector output by the vector selection unit at that time.
[0248]
Therefore, in the control apparatus for a voltage source inverter of the invention corresponding to claim 4, by taking the above-described means, the magnitude of the current ripple can be made even more uniform and small.
[0249]
According to a fifth aspect of the present invention, in the voltage source inverter control apparatus according to the second or third aspect of the present invention, the switching sequence generating means is a history holding unit for holding an output history of the switching signal. And a vector selection unit for selecting a voltage vector based on the history signal output from the history holding unit and the angle of the deviation vector, and if the output from the vector selection unit is a zero vector, immediately or current deviation vector When the increase / decrease detection signal indicates an increase in the output, and if the output from the vector selection unit is not a zero vector, the previous value held by the output history holding unit is the zero vector, and the vector of the switching signal being output Is different from the vector output by the vector selector, and the increase / decrease detection signal indicates an increase in the current deviation vector. At the time when the vector of the switching signal being output is different from the vector output by the vector selection unit and a start command is given from the outside, switching corresponding to the vector output by the vector selection unit at that time It consists of a logic unit that outputs signals.
[0250]
Therefore, in the voltage source inverter control apparatus according to the fifth aspect of the present invention, the current ripple can be made even more uniform and smaller by taking the above-described means.
[0251]
As described above, it is possible to obtain a control apparatus for a voltage source inverter that can make the magnitude of the current ripple more uniform and smaller.
[0252]
On the other hand, in the invention corresponding to claim 6, in the control apparatus for the voltage source inverter of the invention corresponding to claim 2, the switching sequence generating means is an output history holding unit with the output of the switching sequence generating means being a zero vector. When only one-phase switching is required in the transition from the previous value held by N to the zero vector, from among the non-zero vector of the previous value and the two non-zero vectors adjacent thereto, When two-phase switching is required, a vector selection unit that selects a vector from two adjacent non-zero vectors based on the angle of the deviation vector is provided.
[0253]
Therefore, in the control apparatus for a voltage source inverter of the invention corresponding to claim 6, the reverse pulse can be reduced as compared with the prior art by taking the above-described means.
[0254]
According to a seventh aspect of the present invention, in the voltage source inverter control apparatus according to the fourth or fifth aspect of the present invention, the vector selection unit outputs a zero vector as the switching sequence generating means. In this case, immediately or at the time when the increase / decrease detection signal indicates an increase in the deviation vector, the previous value held by the output history holding unit is the zero vector, and the transition from the zero vector to the switching signal being output is 1 When only phase switching is required, when the vector output from the vector selection unit no longer matches the vector generated by the switching signal being output and the increase / decrease detection signal indicates an increase in the deviation vector, In this case, the vector output from the vector selector is vectorized by the switching signal being output. And a logic operation unit that outputs a switching signal corresponding to the output from the vector selection unit at the time when an activation command is given from the outside when the vector and the vector output by the vector selection unit do not match It is said.
[0255]
Therefore, in the control apparatus for the voltage source inverter of the invention corresponding to claim 7, by taking the above-described means, the number of reverse pulses can be further reduced as compared with the conventional case.
[0256]
  Furthermore, in the invention corresponding to claim 8, in the control apparatus for the voltage source inverter of the invention corresponding to claim 2 or claim 3, as the switching sequence generating means,One of the six non-zero vectors based on the history of the switching signal and the angle of the deviation vector when the history holding unit for holding the output history of the switching signal and the switching signal of the zero vector are being output. When a non-zero vector switching signal is output, and the non-zero vector with the smallest angular difference from the deviation vector is the non-zero vector being output or its adjacent non-zero vector When the non-zero vector with the smallest angular difference is selected and the deviation vector and the non-zero vector with the smallest angular difference are neither of the above, one of the two zero vectors is held by the history holding unit Select from the output historyA vector selector,If the output from the vector selection unit is a zero vector, the output history is maintained immediately or when the increase / decrease detection signal indicates an increase in the current deviation vector, and if the output from the vector selection unit is not a zero vector The previous value held by the unit is a zero vector, the vector of the switching signal being output is different from the vector output by the vector selection unit, and when the increase / decrease detection signal indicates an increase in the current deviation vector, or output When the vector of the switching signal is different from the vector output by the vector selection unit and a start command is given from the outside, a switching signal corresponding to the vector output by the vector selection unit at that time is outputLogical operation partConsists of.
[0257]
Therefore, in the control apparatus for a voltage source inverter of the invention corresponding to claim 8, by taking the above-described means, the number of reverse pulses can be further reduced as compared with the prior art.
[0258]
As described above, it is possible to obtain a control device for a voltage source inverter that can reduce the number of reverse pulses as compared with the prior art.
[0259]
On the other hand, in the invention corresponding to claim 9, in the control device for the voltage source inverter of the invention corresponding to claim 2 or claim 3, the sequence starting means is a predetermined amount ± H / 2 of the current deviation of each phase. Current deviation is included in the area obtained by the logical sum of the first allowable error area based on the switching signal and the sign of the switching signal and the second allowable error area based on the predetermined amount H of the length of the current deviation vector. Based on the comparison result of whether or not there is an allowable error comparison and determination unit that outputs a first activation command, and outputs a signal every time a predetermined time elapses after measuring the time, A timer that is initialized by a start command of 1 and an output signal from the timer are set to hold the second start signal and are reset each time the switching sequence generator changes the switching signal. It consists of a flip-flop, a logical sum of the first start command and the second start command, and to give a start command to the switching sequence generator.
[0260]
Therefore, in the control apparatus for the voltage source inverter of the invention corresponding to claim 9, by taking the above-described means, the voltage change at the time of switching the number of pulses at the time of high rotation and small pulses can be reduced as compared with the prior art. Can do.
[0261]
Further, in the invention corresponding to claim 10, in the control device for the voltage source inverter of the invention corresponding to claim 2 or claim 3, the sequence starting means is a predetermined amount ± H / 2 of the current deviation of each phase. Current deviation is included in the area obtained by the logical sum of the first allowable error area based on the switching signal and the sign of the switching signal and the second allowable error area based on the predetermined amount H of the length of the current deviation vector. Based on the comparison result of whether or not there is an allowable error comparison and determination unit that outputs a first activation command, and outputs a signal every time a predetermined time elapses after measuring the time, A timer that is initialized by a start timing detection signal of 1 and a fall timing detection signal of the second start command, and an output signal from the timer to hold the second start signal, and a switching sequence A flip-flop that is reset every time the generating means changes the switching signal and a falling detection unit that detects the falling timing of the second start command, and the logic of the first start command and the second start command In sum, an activation command is given to the switching sequence generating means.
[0262]
Therefore, in the control apparatus for the voltage source inverter of the invention corresponding to claim 10, by taking the above-mentioned means, the voltage change at the time of switching the number of pulses at the time of high rotation and small pulses can be reduced as compared with the conventional case. Can do.
[0263]
As described above, it is possible to obtain a control device for a voltage source inverter capable of reducing the voltage change at the time of switching the number of pulses at the time of high rotation and a small number of pulses.
[0264]
DETAILED DESCRIPTION OF THE INVENTION
First, prior to describing embodiments of the present invention, the concept of the present invention will be described.
[0265]
First, the concept of the first invention will be described.
[0266]
If S5 continues to be output at time t2 in FIG. 30, the current deviation continued to decrease for a while, but the current change deviated from the desired direction because it was switched to S4 at time t2.
[0267]
Between the subsequent times t2 and t3, the current deviation cannot be made very small even if the timing of shifting from S4 to the zero vector is changed.
[0268]
In order to effectively reduce this current deviation, the transition timing from the first non-zero vector (S5) to the second non-zero vector (S4) must be changed.
[0269]
Then, as a criterion for determining the transition timing from the first non-zero vector to the second non-zero vector, attention is paid to “change in the length of the current deviation vector”.
[0270]
That is, at time t2, since the deviation vector is shortened by the first non-zero vector, it is not necessary to shift to the second non-zero vector.
[0271]
When the current goes too much through the shortest point of the deviation vector and the deviation vector starts to become longer, it may be switched to the second non-zero vector.
[0272]
For this, S_kThe selection of (n + 1) is performed by θΔi as in the conventional case, but S_kS with a value of (n + 1)_kThe timing for rewriting (n) is determined by increasing or decreasing the length of the current deviation vector.
[0273]
FIG. 34 is a diagram for explaining how the current trajectory changes in the current reference coordinates due to this, and the time from time t0 to time t1 is the same as FIG.
[0274]
The time point t2 when switching from S5 to S4 is changed to the shortest point of the current deviation vector.
[0275]
This point in time is obtained by drawing by dropping a perpendicular line from the origin of the coordinates on the straight line of the current locus after time t1.
[0276]
Since the angle of the deviation vector at the shortest point t2 is 0 <θΔi <π / 6, the process proceeds to S4 from Table 3, and S_k(N) = S4, S_k(N-1) = 5.
[0277]
The second non-zero vector S4 continues to be output until the angle formed by the voltage vector being output and the current deviation vector is more than ± 90 degrees apart.
[0278]
Since the angle of v4 is 0 degree, in FIG. 34, the angle difference becomes 90 degrees at time t3 when θΔi becomes 3π / 2, and shifts to the zero vector v0.
[0279]
The current changes by -e until time t4 when the boundary of the allowable error region is reached.
[0280]
The angle of the deviation vector at time t4 is 5π / 3 <θΔi <11π / 6, and from Table 2, S4 is selected as the first non-zero vector.
[0281]
S4 is also output until time t5 when the current deviation vector is the shortest, and then switched to the second non-zero vector S5.
[0282]
At time t6, the transition is made to the zero vector, and switching for one pulse (corresponding to one period of the triangular wave) is completed.
[0283]
As the most direct means of obtaining the transition timing for realizing the switching sequence as shown in FIG. 34, the length of the current deviation vector is obtained and stored for each control sampling, and the length of the current deviation vector stored last time is obtained. To compare with.
[0284]
The same transition timing can also be detected based on the angle formed by the current locus and the current deviation vector.
[0285]
In the process in which the current approaches the reference, the angle formed by the current locus and the current deviation vector is 90 degrees or less, 90 degrees at the shortest point, and 90 degrees or more when the current starts to move away.
[0286]
Since the angle of the current deviation vector has already been obtained and used, the angle of the current locus, that is, the difference between the previous value and the current value of the current vector is obtained, and the angle is detected to obtain the difference from the current deviation vector. That's fine.
[0287]
Since the current vector is also detected, it is a problem only for calculation.
[0288]
The same transition timing can also be detected from the angle change amount of the current deviation vector.
[0289]
In FIG. 34, from time t1 to time t2, the current moves on the straight line at a constant speed.
[0290]
The angle change of the current deviation vector at that time becomes larger as the length of the current deviation vector is shorter.
[0291]
Therefore, the difference Δθ from the previous value of the angle θΔi of the current deviation vector detected for each control sampling is also obtained and stored, and when this difference Δθ becomes smaller than the previous value, the transition timing may be set.
[0292]
Next, the concept of the second invention will be described.
[0293]
In the voltage vector of FIG. 22, V4 and V1 are 120 degrees apart.
[0294]
In the conventional example, in the switching sequence of (zero vector) → first non-zero vector → second non-zero vector → zero vector, only two non-zero voltage vectors and zero voltage vectors adjacent in FIG. However, there is no restriction between one switching sequence and the next switching sequence.
[0295]
For this reason, vectors 120 degrees apart appeared.
[0296]
Therefore, even during the continuing PWM sequence, at the start of the switching sequence for shifting from the zero vector to the non-zero vector, the vector is selected only from the second non-zero vector of the previous sequence or the non-zero vector adjacent thereto. Set a restriction that it is not possible.
[0297]
However, when shifting to a non-zero vector adjacent to the previously output non-zero vector, two-phase switching is required.
[0298]
For example, when the sequence is ended from S4 to S0, when the next sequence is started in S6, two phases of the U phase and the V phase are simultaneously switched.
[0299]
At this time, in the circuit of FIG._kOnly whether (n-1) is a zero vector identifies whether it is the first or second non-zero vector, and therefore S6 is treated as the first non-zero vector.
[0300]
If this is the case, there is a possibility of further shifting to one of the vectors S4 and S2 adjacent to S6.
[0301]
In the conventional example, only a vector that can be shifted by one-phase switching is always selected at the start of the sequence. Therefore, a circuit as shown in FIG. 23 is sufficient. However, in the case of performing two-phase simultaneous switching, the second vector immediately starts from the zero vector. Should be treated as a transition to a non-zero vector.
[0302]
For this purpose, instead of the zero vector detector 69, S_k(N-1) is a zero vector and S_k(N) is S_kAn identification circuit for providing a first non-zero vector is provided only when the vector can be shifted from (n-1) by one-phase switching.
[0303]
Next, the concept of the third invention will be described.
[0304]
In the present invention, the position of the pulse is moved to an end portion where the influence on the fundamental wave component of the voltage is small, and at the same time, a narrow-width pulse can be output.
[0305]
For this purpose, not only the allowable error width but also a timer is used together to output a start command.
[0306]
In the PWM using the allowable error region, when the change rate of the current deviation is changed, the pulse width is changed in accordance with the change rate so that the current deviation is stored in the same region.
[0307]
A non-zero vector with a slow current change rate is output for a long time, and a non-zero vector with a fast current change rate is output only for a short time.
[0308]
Referring to FIG. 33, the time t1 to the time t2, the time t3 to the time t4 are wide, the time t2 to the time t3, and the time t4 to the time t5 are narrow.
[0309]
Moreover, when comparing the time t1 to the time t2 and the time t3 to the time t4, the time t3 to the time t4 is wider.
[0310]
On the other hand, when the time t1 to the time t3 are compared with the time t3 to the time t5, the area does not change much.
[0311]
During this time, the current deviation goes back and forth between a certain allowable error width, as shown in FIG.
[0312]
The above relationship between the pulse widths indicates that the time spent on the return and the return on the allowable error width are different, but the round trip time does not change much.
[0313]
Therefore, the time after switching is measured with a timer, and a start command is output when a predetermined time has elapsed.
[0314]
If the predetermined time of the timer is set to be longer than the time from time t1 to time t2 and shorter than the time from time t3 to time t4, the switching from time t1 to time t3 is not changed, and only time t4 is the time. As time approaches t3, the time from time t3 to time t4 is shortened.
[0315]
Since the switching at time t4 is performed before the current deviation changes only in the allowable error, the time t4 to t5 until returning to the opposite side is also shortened.
[0316]
Thereby, the pulse between time t4 and time t5 can be moved forward to approach time t3, and the time from time t4 to time t5 can be shortened.
[0317]
When the pulse moves forward, the influence of the voltage on the fundamental wave component is reduced.
[0318]
Since the pulse width is also narrowed, the influence on the voltage when the pulse from time t4 to time t5 disappears is reduced by both effects.
[0319]
If the allowable error width H is narrowed, the number of times of switching increases at once. However, according to this method, only the width of a pulse approaching erasure can be selectively narrowed. There are few.
[0320]
Although this timer may be newly added, it can also serve as the timer of the modulation frequency control circuit.
[0321]
In terms of motor control, the modulation frequency control circuit operates in a low rotation speed region and does not operate when the rotation speed increases to some extent, and the allowable error comparator side operates instead.
[0322]
Further, a new timer is used in a region where the number of rotations is increased and the number of pulses is decreased.
[0323]
It is not necessary for the two timers to operate simultaneously.
[0324]
However, in the case where one timer is also used, the AND circuit 56 must be omitted in order to enable the start signal from the modulation frequency control circuit side to be output even at a high speed.
[0325]
Since the AND circuit 56 is provided in order to avoid deterioration of the current waveform at high rotation at the time of control with a constant modulation frequency, it can be omitted if switching to control with constant tolerance at high rotation. it can.
[0326]
Since the current waveform is remarkably improved by the first invention proposed at the same time, even if the AND circuit 56 is omitted, the current control is performed with a constant modulation frequency up to a higher rotational speed than the conventional example described above. It becomes possible.
[0327]
Also, if the timer is cleared every time the switching signal changes, PWM with a constant modulation frequency cannot be performed. Therefore, the timer output is changed from the conventional level to a pulse, and the flip-flop is set with the pulse. The start command is from the timer side.
[0328]
Every time the switching signal changes, the flip-flop is reset instead of clearing the timer.
[0329]
In the above-described conventional example, the counter of the modulation frequency control circuit is cleared at the start timing of the switching sequence (change timing from zero vector to non-zero vector), but this method does not output a clear signal at high speed.
[0330]
In the above-described conventional example, the modulation frequency control is used only in the low rotation range, which is sufficient. However, in the present invention, it is necessary to clear the timer even at high rotation.
[0331]
For this reason, it is changed to the timer clear by the start command on the allowable error comparator side or the clear by the logical sum of the start command on the allowable error comparator side and the start command (flip-flop output) on the timer side.
[0332]
Hereinafter, embodiments of the present invention based on the above-described concept will be described in detail with reference to the drawings.
[0333]
(First embodiment)
FIG. 1 is a block diagram showing a configuration example of a current control device for an induction motor to which a control device for a voltage source inverter according to this embodiment is applied. The same reference numerals are given to the same components as those in the conventional example described above. The description is omitted, and only different parts are described here.
[0334]
In FIG. 1, the vector angle detector 8 may be obtained by calculation from the current deviation component as in the above-described conventional example. However, the calculation of the sine wave function is a burden on the microcomputer, and other processing is performed. Time to do is sacrificed.
[0335]
FIG. 2 is a block diagram showing a configuration example of the vector angle detector 8 for detecting an angle at high speed.
[0336]
As shown in FIG. 2, it is composed of comparators 20 u, 20 v, 20 w, 20 uw, 20 vu, 20 wu, subtractors 21 uw, 21 vu, 21 wu, and a logic circuit 22.
[0337]
The comparators 20u, 20v, and 20w are respectively phase error deviations Δi._u, Δi_v, Δi_wIs compared with the zero level, and if it is greater than zero, a logical value “1” is output.
[0338]
On the other hand, the comparators 20uw, 20vu, and 20wu are the results Δi obtained by calculating the phase current differences in the subtracters 21uw, 21vu, and 21wv, respectively._u-Δi_w, Δi_v-Δi_u, Δi_w-Δi_vIs compared with zero, and if it is greater than zero, a logical value “1” is output.
[0339]
As a result, the comparators 20uw, 20vu, and 20wu have Δi_u> Δi_w, Δi_v> Δi_u, Δi_w> Δi_vAt this time, a logical value “1” is output.
[0340]
The relationship between the comparator output and the angle of the current deviation vector is shown in FIG.
[0341]
When the three-phase component of the current deviation vector is the top waveform, the angle θΔi can be obtained from the combination of outputs from the comparators 20u, 20v, 20w, 20uw, 20vu, and 20wu based on the relationship shown in FIG. it can.
[0342]
The logic circuit 22 shown in FIG. 2 performs the calculation, and outputs a 12-bit signal of QN = Q0 to Q11 based on the following equation.
[0343]
N of QN is a value of 0 to 11 written above the angle range in FIG.
[0344]
The UGO in the following equation is Δi_uSimilarly, VGO and WGO are output signals from the comparators 20u that become “1” when> 0, and the output signals from the comparators 20v and 20w and UGW are Δi._u> Δi_wSimilarly, VGU and WGV are output signals from the comparators 20vu and 20wv.
[0345]
Q0 = UG0^* / VG0^* / WG0^* / UGW^* / VGU^* / WGV
Q1 = UG0^* VG0^* / WG0^* UGW^* / VGU^* / WGV
Q2 = UG0^* VG0^* / WG0^* UGW^* VGU^* / WGV
Q3 = / UG0^* VG0^* / WG0^* UGW^* VGU^* / WGV
Q4 = / UG0^* VG0^* / WG0^* / UGW^* VGU^* / WGV
Q5 = / UG0^* VG0^* / WG0^* / UGW^* VGU^* / WGV
Q6 = / UG0^* VG0^* WG0^* / UGW^* VGU^* WGV
Q7 = / UG0^* / VG0^* WG0^* / UGW^* VGU^* WGV
Q8 = / UG0^* / VG0^* WG0^* / UGW^* / VGU^*WGV
Q9 = UG0^* / VG0^* WG0^* / UGW^* / VGU^* WGV
Q10 = UG0^* / VG0^* WG0^* UGW^* / VGU^* WGV
Q11 = UG0^* / VG0^* WG0^* UGW^* / VGU^* WGV
The logic circuit 22 also outputs a LE signal of the following formula.
[0346]
LE = Q0 + Q1 + Q2 + Q3 + Q4 + Q5 + Q6 + Q7 + Q8 + Q9 + Q10 + Q11
From the above equation, when the electrical angle θΔi is 0 to π / 6, only Q0 is “1”.
[0347]
The other is the same, and only one of the twelve output signals outputs a logical value “1”.
[0348]
Here, since six signals are input to the logic circuit 22, the number of states by the combination is 64.
[0349]
On the other hand, only 12 states are effective as electrical angle detection.
[0350]
The LE signal outputs “1” only when the output signal from the logic circuit 22 is valid data, and the logic circuit 22 outputs incorrect data due to current detection error, noise on the current detection signal, or the like. Used to discard the data when it is output.
[0351]
The encoder 23 outputs a 4-bit electrical angle signal θΔi = 0 to 11 corresponding to the electrical angle from the 12-bit signals Q0 to Q11.
[0352]
The latch circuit 24 latches the output from the encoder 23 with a clock pulse.
[0353]
The AND circuit 25 ANDs the LE signal output from the logic circuit 22 and a clock provided from a clock pulse generator (not shown) and supplies the clock to the latch circuit 24.
[0354]
If the method of FIG. 2 is softwareized as the vector angle detector 8, detection can be performed at high speed, and the burden on the microcomputer can be reduced.
[0355]
If hardware is used, detection can be performed at a higher speed, so that the control sampling can be speeded up and the resolution of the pulse width control can be increased.
[0356]
An example of the configuration of the increase / decrease detection circuit 9 is shown in FIG.
[0357]
In FIG. 4, each phase component Δi of the current deviation by the multipliers 30u, 30v, 30w._u, Δi_v, Δi_w, And the adder 31 adds the three phases, and the square of the length of the current deviation vector is obtained.
[0358]
The latch circuit 32 latches the output from the adder 31 and supplies it to the comparator 33.
[0359]
Since the output from the adder 31 is given as the other input to the comparator 33, the comparator 33 compares the square of the length of the current deviation vector with the previous value, and outputs an increase / decrease detection signal INC. .
[0360]
This increase / decrease detection signal INC is a logical value signal of “1” if the vector length is increased.
[0361]
[Table 4]

[0362]
Deviation vector angle θ_{Δ i} The vector length increase signal Inc is input to the switching sequence circuit 10a.
[0363]
The switching sequence circuit 10a has a current deviation vector angle θ_{Δ i} The point that the voltage vector is selected based on the above is similar to the above-described conventional example, but the vector length increase signal Inc is used to determine the transition timing to the selected voltage vector (corresponding to the first invention). Are very different.
[0364]
Also, the vector selection table has been revised so that reverse pulses are less likely to appear (corresponding to the second invention).
[0365]
The detailed operation of the switching sequence circuit 10a will be described after describing the entire components.
[0366]
The current deviation vector is also input to the sequence activation circuit 11a.
[0367]
A detailed configuration example of the sequence activation circuit 11a is shown in FIG.
[0368]
In FIG. 5, the configuration of the allowable error comparator 40 is exactly the same as the conventional example described above.
[0369]
The modulation frequency control circuit 52a includes a timer counter 53a, a cycle setting value 55, and an RS flip-flop 63.
[0370]
The timer counter 53a operates with a clock pulse supplied from a clock generator (not shown), repeatedly counts from zero to the cycle set value 55, and outputs a pulse when the cycle set value is reached.
[0371]
At the output “1” from the allowable error comparator 40, the timer counter 53a is cleared and starts counting from zero.
[0372]
The RS flip-flop 63 is set by an output pulse from the timer counter 53a, and is reset by a switching operation signal fed back from the switching sequence circuit 10a.
[0373]
The output signal ER from the allowable error comparator 40 and the output TR from the modulation frequency control circuit 52a are ORed by the OR circuit 59 and given to the switching sequence circuit 10a as an activation command.
[0374]
A detailed configuration example of the switching sequence circuit 10a is shown in FIG.
[0375]
In FIG. 6, 61, 62, 65-67, 70, 71 are the same constituent elements as those of the above-described conventional example, and therefore the description thereof is omitted here.
[0376]
Reference numeral 60a denotes a vector selection table, but the contents of the table are different from the conventional example described above.
[0377]
FIG. 7 shows an example of selection logic from the zero vector corresponding to FIG. 24 of the conventional example described above.
[0378]
FIG. 7A is used when the previous sequence ends with v4 → v0, and FIG. 7B is used when the previous sequence ends with v4 → v7.
[0379]
A total of three vectors, that is, the non-zero vector output before the zero vector shift and two non-zero vectors adjacent to both sides thereof, are selection candidates.
[0380]
(1) When shifting from the second non-zero vector to the zero vector in the previous sequence, that is, when shifting to the zero vector by one-phase switching, the current deviation vector and the original non-zero vector If the angle difference is within ± 60 degrees, the original non-zero vector is selected. Otherwise, the non-zero of the two non-zero vectors adjacent to the original non-zero vector has a small angle difference from the current deviation vector. Select a vector.
[0381]
FIG. 7A illustrates this relationship.
[0382]
(2) In the previous sequence, when the transition was made from the first non-zero vector to the zero vector, that is, when the transition was made to the zero vector by two-phase simultaneous switching, it was adjacent to the original non-zero vector. Of the two non-zero vectors, a non-zero vector having a small angle difference from the current deviation vector is selected.
[0383]
FIG. 7B illustrates this relationship.
[0384]
Among the above, in (1) v0 → v5 and v0 → v6 vector transition, two-phase simultaneous switching is performed.
[0385]
The above (2) is a logic for giving a restriction that when two-phase simultaneous switching is performed in a certain switching sequence, two-phase simultaneous switching is not permitted in the immediately following switching sequence.
[0386]
In the concept of the second invention described above, when shifting from a zero vector to a non-zero vector, the non-zero vector used before shifting to the zero vector in the previous sequence and the non-zero vector on both sides of the non-zero vector are used. He explained that he would choose from among them.
[0387]
However, with this alone, two-phase simultaneous switching is likely to occur frequently, which may cause a new problem that does not exist in the above-described conventional example.
[0388]
For this reason, as described above, the case where the return to the original non-zero vector is permitted and the case where the return is prohibited are divided.
[0389]
These details will be described in the operation.
[0390]
The transition from the non-zero vector is the same as the conventional example described above.
[0390]
The above is collectively shown in Table 4.
[0392]
The vector selection table 60a is S_k(N), S_k(N−1), addressed by θΔi and corresponding S_kThe value of (n + 1) is output.
[0393]
Since the vector angle detector 8 of the present embodiment outputs a region signal of θΔi from 0 to 11, Table 4 is also shown in 12 columns for each current deviation angle range correspondingly.
[0394]
In 68a, the AND circuit, which was two inputs in the conventional example 68 described above, has three inputs, and a current increase / decrease detection signal INC is added as an input signal.
[0395]
69a is an alternative to the conventional zero vector detector 69, and is the switching signal S being output._k(N) is a logic circuit for detecting whether or not it is the first non-zero vector.
[0396]
A detailed configuration example of the first non-zero vector detection logic circuit is shown in FIG.
[0397]
In FIG. 8, 80 to 83, 85 to 89 and 91 are AND circuits, and 84, 90 and 92 are OR circuits.
[0398]
The circles of the input terminals of the AND circuits 80 to 83, 85 to 89, and 91 indicate that they are active at a low level.
[0399]
The AND circuit 80 has S_kOnly when (n−1) = S7, “1” is output.
[0400]
The AND circuits 81, 82, 83 are respectively S_kWhen (n) is S6, S5, S3, "1" is output.
[0401]
The OR circuit 84 takes the AND of the outputs from the AND circuits 81, 82, 83, and the AND circuit 85 takes the AND of the output from the OR circuit 84 and the output from the AND circuit 80.
[0402]
As a result, the AND circuit 85 is "1" only when the switching sequence circuit 10a currently outputs any one of the non-zero vectors S6, S5, and S3 and outputs the zero vector S7 before that. "Is output.
[0403]
That is, the logical value “1” is output only when the transition is made from the zero vector S7 to any one of the non-zero vectors S6, S5, and S3 that can be shifted by switching of only one phase.
[0404]
Similarly, the AND circuit 91 outputs a logical value “1” only when transitioning from the zero vector S0 to any one of the non-zero vectors S4, S2, and S1 that can be shifted by switching only one phase.
[0405]
The outputs from the AND circuits 85 and 91 are ORed by the OR circuit 92 to obtain an output signal from the logic circuit 69a.
[0406]
In the PWM control circuit of the present invention, there are a changeable setting for adapting to various applications, a period setting value of the modulation frequency control circuit and a setting value of an allowable error. It is set from the control circuit.
[0407]
Next, the operation of the control apparatus for the voltage source inverter according to the present embodiment configured as described above will be described.
[0408]
(Operation of the embodiment corresponding to the first invention)
As described in the concept of the first aspect of the invention, at time t0 when the current is at the origin of the current reference coordinates in FIG._kFrom the output of (n) = S7, the operation of the switching sequence will be described while following the current locus.
[0409]
The relationship between the voltage vectors is also as shown in FIG.
[0410]
From time t0 to t1, the current is the same as in FIG. 30, and the current changes according to (v7−e) = − e.
[0411]
From FIG. 9, the deviation vector angle is 5π / 3 <θΔi <11π / 6.
[0412]
S_kAssuming that (n−1) = S5, the vector selection table 60a is based on Table 4 with S_k(N + 1) = S5 is output.
[0413]
S_kSince (n + 1) is not a zero vector, the output from the zero vector detector 70 is 0, S_kSince (n-1) is not a zero vector, the output from the logic circuit 69a is also zero.
[0414]
Therefore, the latch circuits 61 and 62 do not operate unless the remaining input signal of the OR circuit 67 and the output from the AND circuit 65 become “1”.
[0415]
The output from the mismatch detection circuit 66, which is one input to the AND circuit 65, is S_k(N) = S7, S_kSince (n + 1) = S5 is “1”, the start command as the other input may be “1”.
[0416]
When the allowable error comparator side of the sequence activation circuit 11a outputs an activation command at time t1, the latch circuits 61 and 62 operate via the OR circuit 64, the AND circuit 65, the OR circuit 67, and the AND circuit 71, and S_k(N) = S5, S_k(N-1) = S7 and the switching sequence is started.
[0417]
The switching sequence circuit 10a outputs S5 as the first non-zero vector.
[0418]
At this time t1, the deviation vector angle cannot be changed abruptly, so it is in the range of π / 3 <θΔi <11π / 6._k(N + 1) = S5 is output.
[0419]
S_k(N + 1) = S_kSince (n), the output from the mismatch detection circuit 66 is “0” and the AND circuit 65 does not accept an activation command from the outside.
[0420]
On the other hand, S_k(N-1) = S7, S_kSince (n) = S5, the logic circuit 69a outputs a logical value “1” as the identification signal of the first non-zero vector.
[0421]
The current changes according to the locus between time t1 and time t2 in FIG. 9 by the voltage (v5-e) determined by the first non-zero vector.
[0422]
When the dotted line is exceeded and the deviation vector angle enters the region of 11π / 6 <θΔi <2π, the output from the vector selection table 60a changes from S5 to S4, and the mismatch detection circuit 66 outputs “1”. .
[0423]
At this time, two of the three inputs of the AND circuit 68a are already “1”, but the remaining one input is zero because the current deviation is still shortened by the increase / decrease detection signal INC.
[0424]
When the current deviation starts to increase and INC becomes “1” at time t2, the AND circuit 68a outputs “1”, and the latch circuits 61 and 62 operate.
[0425]
At this time, the deviation vector angle is in the region of 0 <θΔi <π / 6, and S4 output from the vector selection table 60a from Table 4_kSince (n + 1) is S4, S_k(N) = S4, S_k(N-1) = S5.
[0426]
The switching sequence circuit outputs a second non-zero vector S4.
[0427]
Since the deviation vector angle is in the range of 0 <θΔi <π / 6, from Table 4, S_k(N + 1) = S4 is unchanged.
[0428]
The current changes according to the locus between time t2 and time t3 in FIG. 9 by the voltage (V4-e) determined by the non-zero vector S4.
[0429]
At time t2, S_k(N + 1) = S_k(N), the output from the mismatch detection circuit 66 is “0”, S_kSince (n−1) = S5, the output from the logic circuit 69a is also “0”, S_kSince (n + 1) = S4, the output from the zero vector detection circuit 70 is also “0”.
[0430]
When the output from the logic circuit 69a becomes “0”, the switching sequence circuit 10a is in the second non-period until the zero vector detection circuit 70 outputs “1” unless a sequence start command is given from the outside. Continue to output zero vector.
[0431]
With the current change due to (V4-e), the angle of the current deviation vector varies from the region of 0 <θΔi <π / 6 to the region of 11π / 6 <θΔi <2π, 5π / 3 <θΔi <11π / 6, 3π / 2 <θΔi <5π / 3.
[0432]
In the middle of this, the output from the vector selection table 60a changes from S4 to S5.
[0433]
As a result, the output from the mismatch detection circuit 66 becomes “1”, but the current deviation is in the allowable error circle, and no start command is given, so the latch circuits 61 and 62 do not operate. .
[0434]
When the deviation vector angle becomes smaller than 3π / 2 at time t3, the vector selection table 60a outputs S0 from Table 4.
[0435]
As a result, the zero vector detector 70 outputs “1”, the latch circuits 61 and 62 operate via the OR circuit 67 and the AND circuit 71, and S_k(N) = S0, S_k(N-1) = S4.
[0436]
The vector selection table 60a outputs S5 from Table 4.
[0437]
S_kSince (n + 1) = S5, the output from the zero vector detector 70 is “0”, S_kSince (n−1) = S4, the output from the logic circuit 69a is also zero.
[0438]
Only the mismatch detection circuit 66 outputs “1”.
[0439]
The switching sequence circuit 10a outputs a zero vector S0 and ends the sequence.
[0440]
Thereafter, the switching sequence is started at time t4 when the magnitude of the current deviation reaches the allowable error circle.
[0441]
At time t4, the angle of the current deviation vector is in the region of 5π / 3 <θΔi <11π / 6, and the vector selection table 60a outputs S4 from Table 4, so that the switching sequence is the first non-switching sequence. It starts by outputting S4 as a zero vector.
[0442]
S4 is also output until time t5 when the current deviation vector is the shortest, and then switched to the second non-zero vector S5.
[0443]
At time t6, the transition is made to the zero vector, and the switching corresponding to one period of the triangular wave is finished.
[0444]
The current locus of FIG. 9 obtained by the present embodiment is compared with the conventional FIG.
[0445]
In either case, since the control is performed with a constant tolerance, the magnitude of the current ripple should be the same.
[0446]
However, in FIG. 9, the current returns to the vicinity of the origin at every switching corresponding to the half cycle of the triangular wave.
[0447]
Since the current deviation can be effectively reduced by a non-zero voltage vector between time t1 and time t3, the current deviation at time t3 is smaller than that in FIG.
[0448]
As a result, the current locus from t3 to t4 outputting the zero vector S0 is longer in FIG.
[0449]
Since the length between the first times t0 and t1 is the same, the period during which the zero vector is output becomes longer in the period in which switching corresponding to one period of the triangular wave is performed.
[0450]
That is, the switching period when the current ripple is controlled to the same magnitude is long.
[0451]
Therefore, if the switching frequency is the same, the current ripple is smaller in FIG.
[0452]
In addition, since it returns almost to the origin at the end of each switching sequence, it can be expected to draw a substantially similar locus in the next cycle after time t6, and the uniformity of current ripple can be improved.
[0453]
(Modification 1)
The timing of the shortest point of the current deviation vector can also be detected from the angle formed by the current deviation direction in the current reference coordinates and the current deviation vector.
[0454]
From FIG. 9, the angle formed by the current change direction and the deviation vector is 90 degrees at the shortest point, smaller than 90 degrees when the current approaches the reference, and larger than 90 degrees when starting to move away.
[0455]
The change direction of the current in the current reference coordinate is the current value of the reverse vector of the current deviation −Δin = − (in^* −in), the previous value −Δin−1 = − (in−1)^* The vector obtained by subtracting -in-1), the angle of Δin-1-Δin, may be obtained.
[0456]
In this embodiment, the angle of the current deviation vector is obtained as a region signal for every 30 electrical angles. However, in this modification, it is necessary to be able to detect the electrical angle more finely.
[0457]
For this reason, both the direction of current change and the angle of the current deviation vector are obtained by calculation from the sign of the vector component and equation (2) according to the above-described conventional angle detection method.
[0458]
In this modification, an operation for obtaining the length of the current deviation vector is not required instead of an operation for obtaining the current change direction.
[0459]
The obtained timing is the same as in this embodiment.
[0460]
(Modification 2)
The same transition timing can also be detected from the angle change amount of the current deviation vector.
[0461]
In FIG. 9, from time t1 to time t2, the current moves on the straight line at a constant speed.
[0462]
The angle change of the current deviation vector at that time becomes larger as the length of the current deviation vector is shorter.
[0463]
Therefore, the difference Δθ from the previous value of the angle θΔi of the current deviation vector detected every control sampling is also obtained and stored, and when Δθ becomes smaller than the previous value, the transition timing may be set.
[0464]
This modification can also obtain the same timing as that of the present embodiment without calculation related to the length of the current deviation vector.
[0465]
Instead, it is necessary to calculate the amount of change in the angle of the current deviation vector. When the deviation vector angle is detected with high resolution based on the equation (2) as in the above-described conventional example, the detection result is The transition timing can be detected simply by storing it and comparing it with the detection result at the next control timing.
[0466]
(Modification 3)
In the present embodiment, the timing is determined from the increase / decrease of the vector length only at the time of transition from the first non-zero vector to the second non-zero vector, but from the second non-zero vector to the zero vector. Also during the transition, the timing may be determined by increasing or decreasing the vector length.
[0467]
For this purpose, an AND circuit is added between the zero vector detector 70 and the OR circuit 67 in FIG. 6 and the output signal from the zero vector detector 70 is gated by the increase / decrease detection signal INC.
[0468]
Since the method of the embodiment for shifting to the zero vector by the angle difference between the second non-zero vector and the deviation vector tends to shift to the zero vector slightly earlier than the shortest point of the current deviation, theoretically In this modification, the current deviation can be further reduced.
[0469]
(Operation of the embodiment corresponding to the second invention)
In the case of FIG. 30, if the switching sequence is performed from the beginning, it becomes FIG. 9 as described in the concept of the first aspect of the invention, and the reverse pulse does not appear. Assuming that the position has changed to the position of time t3 in FIG.
[0470]
In the trajectory of FIG. 10, the position given time t0 corresponds to the position given time t3 in FIG.
[0471]
When the second non-zero vector S4 shifts to the zero vector S0 at time t0 in FIG. 10, the current changes at v0−e = −e and reaches the boundary of the allowable error circle at time t1.
[0472]
In Table 4, S_k(N) = S0, S_kLooking at the row of (n−1) = S4, the vector selection table 60a outputs the original non-zero vector S4 or the non-zero vectors S5 and S6 adjacent to the original non-zero vector S4 according to the electrical angle. .
[0473]
Since the angle of the current deviation vector at time t1 is in the region of 3π / 2 <θΔi <5π / 3, the vector selection table 60a from Table 4 shows that S_kS5 is output as (n + 1).
[0474]
Therefore, immediately at time t1, S_k(N) = Transition to S5.
[0475]
S_k(N-1) becomes S0, but the output from the vector selection table 60a is S4 from Table 4._k(N + 1) = S5 remains.
[0476]
Therefore, the output from the mismatch detection circuit 66 is “0”, and the output from the zero vector detector 70 is “0”.
[0477]
S_kSince (n−1) = S0, the AND circuit 86 in FIG. 8 outputs “1”, but S_kSince (n) = 5, the AND circuits 87 to 89 all output “0”.
[0478]
Therefore, the output from the logic circuit 69a is also zero.
[0479]
That is, S being output_k(N) = S5 outputs a signal that it is not the first non-zero vector.
[0480]
As a result, the inputs to the OR circuit 67 are all zero.
[0481]
The current changes to the position of time t2 in FIG. 10 by v5-e.
[0482]
In the middle, the vector selection boundary indicated by the dotted line in FIG. 10 is exceeded, the region from 3π / 2 <θΔi <5π / 3, the region from 5π / 3 <θΔi <11π / 6, and the region from 11π / 6 <θΔi <2π. , 0 <θΔi <π / 6.
[0483]
When moving from the region of 5π / 3 <θΔi <11π / 6 to the region of 11π / 6 <θΔi <2π, the output from the vector selection table 60a changes to S4.
[0484]
As a result, the mismatch detection circuit 66 outputs “1”, but the current deviation is within the allowable error circle and the sequence start command is not given, so the latch circuits 61 and 62 do not operate and the current remains unchanged. Continue.
[0485]
When moving to the region of π / 6 <θΔi <π / 3 at time t2, the vector selection table 60a outputs S7, and the zero vector detector 70 outputs “1”.
[0486]
As a result, the latch circuits 61 and 62 operate, and S_k(N) = S7, S_k(N-1) = S5.
[0487]
The current changes at V7−e = −e, and reaches the boundary of the allowable error circle at time t3.
[0488]
Thereafter, as already described in the operation of the embodiment corresponding to the first invention, the switching sequence operates and the current changes to the position at time t8 in FIG.
[0489]
For some reason, when the switching sequence ends at a relatively large error, such as at time t0 in FIG. 10, in the above-described conventional example, an additional restriction is given that priority is given to vector transition with a small number of times of switching. However, according to the operation corresponding to the second aspect of the present invention, the current deviation can be obtained by the coordinate origin without outputting the reverse pulse by the simultaneous switching of the two phases. In the next switching sequence, the normal operation can be restored.
[0490]
In FIG. 10, only the method shown in FIG. 7A is used among the first non-zero vector selection methods described in the concept of the second aspect of the invention.
[0491]
Here, the necessity of the selection method of FIG. 7B will be described with reference to FIGS.
[0492]
FIG. 11 is a relationship diagram of voltages when the angle between the induced voltage vector e of the load and the voltage vector v4 of the inverter is close.
[0493]
As shown in FIG. 11, when the induced voltage has an angle close to any of the non-zero voltage vectors that can be output from the inverter, the two-phase pulses of the three-phase output of the inverter have almost the same width.
[0494]
With the first non-zero vector, if the current travels almost straight to the current reference and passes slightly, the deviation vector will rotate rapidly in a short time because the length of the current deviation vector is very short.
[0495]
If the angle difference between the output voltage vector and the deviation vector suddenly changes from within ± 30 degrees to more than ± 90 degrees during one cycle of control sampling, it goes directly to the zero vector without passing through the second non-zero vector. Will do.
[0496]
The phenomenon in such a case will be described using the voltage relationship shown in FIG. 11 while following the current locus shown in FIG. 12 (current locus in the current reference coordinates).
[0497]
First, when transitioning from a zero vector to a non-zero vector, “The closest to the current deviation vector is the non-zero vector that was output before the transition to the zero vector in the previous sequence and the non-zero vector on both sides. Let's use the logic of “selecting a vector with an angle”.
[0498]
At time t0 in FIG. 12, the zero vector S0 is output, and the current deviation increases until time t1 due to the voltage V0-e._kIt is assumed that (n) = S0 changes to a non-zero vector S4.
[0499]
Thereafter, the current changes at v4-e, but at time t2, the angle θΔi of the current deviation vector becomes smaller than 3π / 2 at the time t2, and the angle difference from the non-zero vector v4 is 90 degrees or more. Shall be.
[0500]
From the angle of the deviation vector, it does not shift to the second non-zero vector, but shifts directly to the zero vector.
[0501]
S_kSince (n−1) = S0, the process changes to S7 at time t2.
[0502]
Here, two-phase simultaneous switching is performed.
[0503]
Thereafter, the current changes due to v7-e and reaches the allowable error circle at time t3.
[0504]
Here, since the angle θΔi of the current deviation vector is 11π / 6 <θΔi <2π, v4 is selected according to the logic of determining the non-zero vector only from the previous current deviation angle.
[0505]
Again, two-phase simultaneous switching is performed.
[0506]
Since the non-zero vector subjected to the two-phase simultaneous switching is treated as the second non-zero vector, the current is v4-e until time t4 when the angle θΔi of the current deviation vector becomes smaller than 3π / 2. Change.
[0507]
S_k(N-1) = S7, S_kSince (n) = S4, S at time t4._k(N) changes to S0.
[0508]
Here, switching of only one phase is performed.
[0509]
Until time t5, the current changes at v0-e and shifts to the non-zero vector again. At this time, the original non-zero vector S4 is selected only from the angle of the current deviation vector.
[0510]
Thereafter, the current changes at v4-e.
[0511]
If it is detected that the shortest point of the current deviation has been exceeded at time t6, it changes to the second non-zero vector v5 as shown in FIG. 12, and after changing to time t7 at v5-e, the zero vector Migrate to
[0512]
However, if the angle θΔi of the current deviation vector becomes smaller than 3π / 2 without being able to change to v5 at time t6 due to sampling, two-phase simultaneous switching is performed again. As a result, the current deviation further increases as compared with FIG.
[0513]
In FIG. 12, the switching sequence using only v4 as a non-zero vector is repeated many times, and the current deviations at the end points t2, t4, and t6 of the switching sequence increase little by little.
[0514]
Moreover, two-phase simultaneous switching is repeatedly performed, and the switching frequency is increased.
[0515]
In order to avoid the above problems, in the operation of the embodiment corresponding to the second invention,
(1) When shifting from the second non-zero vector to the zero vector in the previous sequence, that is, when shifting to the zero vector by one-phase switching, the current deviation vector and the original non-zero vector If the angle difference is within ± 60 degrees, the original non-zero vector is selected. Otherwise, the non-zero vector having a small angle difference from the current deviation vector among the two non-zero vectors adjacent to the original non-zero vector is selected. Select vector
(2) In the previous sequence, when the transition was made from the first non-zero vector to the zero vector, that is, when the transition was made to the zero vector by two-phase simultaneous switching, it was adjacent to the original non-zero vector Select a non-zero vector with a small angle difference from the current deviation vector, from two non-zero vectors
I am doing so.
[0516]
In switching from a non-zero vector in the operation of the embodiment corresponding to the second aspect of the invention, it is originally intended to switch one vector at a time in order and shift to the vector, and two-phase simultaneous switching is performed. This is only when the angular variation of the current deviation between control samplings is too large.
[0517]
In the above (2), the first non-zero vector of the next switching sequence should be selected based on the previous second non-zero vector. If it is not possible, select one of the two vectors adjacent to the previous first non-zero vector.
[0518]
This is because one of these two vectors is a vector that should be output as the second non-zero vector, and it is determined by the angle of the current deviation vector.
[0519]
That is, at time t2 in FIG. 12, the transition is from the first non-zero vector S4 to the zero vector S7, which corresponds to (2) above.
[0520]
Therefore, at time t3, S5 is selected instead of S4, and when the position changes to the position of time t′4, the current deviation starts to increase, so that the second non-zero vector S4 is changed and v4 until time t′5. The current changes with -e.
[0521]
The current deviation at time t′5 is already smaller than the current deviation at time t4 and t6, and the number of switching is only two.
[0522]
By making the selection at the time of transition from the zero vector to the non-zero vector as shown in the above (1) and (2), the current deviation can be effectively reduced with a small number of switching times.
[0523]
Two-phase simultaneous switching from the first non-zero vector to the zero vector is very useful when the tolerance circle is set very small, or when the control of the modulation frequency is constant when the operating frequency of the load motor is low. This is often the case when the control circuit does not have the control resolution of the narrow pulse width control.
[0524]
Even in such a case, according to the operation of the embodiment corresponding to the second invention, an abnormal pulse is generated between time t3 and time t6 in FIG. The inconvenience that the current deviation cannot be controlled small can be avoided.
[0525]
Therefore, by the operation of the embodiment corresponding to the second invention, PWM control is performed so that no reverse pulse is output to a smaller tolerance circle with the same control sampling, or no reverse pulse is output to a lower rotational speed of the motor. It becomes possible.
[0526]
(Operation of the embodiment corresponding to the third invention)
The operation of the embodiment corresponding to the third invention will be described with reference to the circuit configuration diagrams of FIGS. 5 and 6, the vector locus of FIG. 13, and the corresponding time waveform of FIG.
[0527]
In FIG. 14, the current reference i_u ^*, Current i_u , The count value of the timer counter 53a, the output TR from the modulation frequency control circuit, the output ER from the allowable error comparator, the reset input RES of the flip-flop 63, the switching signals swu, swv, sww, and the waveform of the line voltage waveform Vuv. ing.
[0528]
RES is the output S from the switching sequence._kThis signal is “1” every time (n) changes.
[0529]
In the high rotation / low pulse number region, as shown in FIG. 13, the length of the current deviation vector is always larger than the radius of the allowable error circle.
[0530]
Therefore, since the comparator 50 in FIG. 5 always outputs “1”, the start command ER on the allowable error comparator side is output as long as the OR circuit 46 for determining the band-like region outputs “1”. Is done.
[0531]
The timer counter 53a repeatedly counts from zero to the cycle set value 55, and outputs a “1” pulse each time the cycle set value is reached.
[0532]
The output from the flip-flop 63 (start command with constant modulation frequency) TR set by the output from the timer counter 53a is ORed with the start command ER on the allowable error comparator side by the OR circuit 59 and used as a start command. It is output to the switching sequence circuit 10a.
[0533]
The timer counter 53a is cleared to zero by the output from the AND circuit 47.
[0534]
In FIG. 14, at time t1, the PWM signal is swu = 0, swv = 0, sww = 1 (S_kWhen (n) = S1), the U-phase current has reached the current reference.
[0535]
At this time, since the angle θΔi of the deviation vector is larger than 3π / 2 from FIG. 13, the output from the vector selection table 60a changes from S1 to S5.
[0536]
S_k(N) = S1, S_kSince (n + 1) = S5, the mismatch detection circuit 66 outputs “1”.
[0537]
As shown in FIG. 14, since the start command TR from the timer side is already “1” at time t1, when the mismatch detection circuit 66 outputs “1”, the OR circuit 67a and the AND circuit 71 are used. Thus, the latch circuits 61 and 62 operate and S_k(N) = S5, S_k(N-1) = S1.
[0538]
As a result, the flip-flop 63 is reset and TR becomes zero.
[0539]
At this time, the timer 53a is not cleared.
[0540]
From Table 4, S_kWhen the value of (n) changes from S1 to S5, the output S from the vector selection table 60a._kSince (n + 1) remains at S5, the output from the mismatch detection circuit 66 temporarily changes to “0”.
[0541]
However, since the direction of current change changes, the angle of the deviation vector immediately becomes smaller than 3π / 2.
[0542]
S_k(N + 1) becomes S1, and the output from the mismatch detection circuit 66 returns to "1".
[0543]
At time t2, current i_uReaches the tolerance (i_u> I_u ^*When + H / 2), the output from the OR circuit 46 on the allowable error comparator side is “1”, and the start command ER is output from the allowable error comparator side.
[0544]
As a result, S_k(N) = S1, S_k(N-1) = S5.
[0545]
At this time, the flip-flop 63 is reset and the timer counter 53a is cleared at the same time.
[0546]
Thereafter, until time t5, before the timer counter 53a counts up to the set cycle, the current deviation reaches the allowable error width and the start command ER is output, and S1 and S5 are output alternately, each time the timer counter 53a. Is cleared.
[0547]
However, the current change during the period of swu = 1 is gradually gradual. At time t6, the timer counter 53a finishes counting up to the set cycle before the current deviation reaches the allowable error boundary.
[0548]
Thereby, the start command TR from the timer side is output.
[0549]
At time t7, the current deviation returns to the boundary on the opposite side of the allowable error region, and S_k(N) = S5, S_k(N + 1) = S5.
[0550]
After time t7, the current change direction changes after a while.
[0551]
Even if the U-phase current comes out of the band-like region, the activation command ER is not output because the sign of the current deviation is opposite to that of the conventional one.
[0552]
In this case, since the period in which the timer counter 53a is not cleared continues for a long time, the timer counter 53a reliably continues counting to the cycle set value.
[0553]
At time t8, a start command TR is output from the timer side._k(N) = S5, S_kSince (n + 1) = S5 and the output from the mismatch detection circuit 66 is zero, the latch circuits 61 and 62 do not operate.
[0554]
At time t9 when the angle of the deviation vector becomes larger than 11π / 6, the latch circuits 61 and 62 operate in the same manner as at time t1, and S_k(N) = S4, S_k(N-1) = S5.
[0555]
Thereafter, PWM is performed in the same manner.
[0556]
As described above, due to the operation of the embodiment corresponding to the third invention, switching from time t2 to time t5 is performed based on the allowable error, similar to the conventional example described above, but at time t6, Switching by a timer is performed.
[0557]
At time t6, the current deviation does not reach the allowable error boundary.
[0558]
For this reason, the time t6 to the time t7 until the current returns to the boundary on the opposite side of the allowable error region is also shortened, and the pulse width is narrower than that due to the allowable error.
[0559]
Looking at the line voltage waveform, the pulse from time t6 to time t7 is located in the innermost position and disappears when the number of pulses decreases.
[0560]
By moving the pulse forward, the influence of the pulse line voltage on the fundamental wave component is reduced, and by reducing the pulse width, the amount of voltage change when the pulse disappears is reduced.
[0561]
This simulation waveform is shown in FIG.
[0562]
In FIG. 15, in addition to the signals shown in FIG. 14, the waveform of the current deviation vector angle θΔi is also shown.
[0563]
Since it takes a long time to wait for an output change from the vector selection table 60a, the output (output from the flip-flop 63) TR from the modulation control circuit has many periods of “1”.
[0564]
In this method, the timer is not cleared at the first timing of a series of switching every electrical angle of 60 degrees as at time t1.
[0565]
Therefore, immediately after the output TR from the modulation control circuit is reset and returns to zero, the timer counter 53a may reach the set period, and the output TR from the modulation control circuit may become “1” again.
[0566]
For this reason, the first pulse every 60 electrical angles does not necessarily have a width determined by H / 2, and a very narrow pulse can be output.
[0567]
This narrow pulse is generated by not clearing the timer at the first timing every 60 degrees of electrical angle.
[0568]
Since the front end of the narrow pulse is the angle of the deviation vector and the rear end is a timer, the timing is determined regardless of the allowable error, which helps to reduce the hysteresis of the number of pulses.
[0569]
In this method, even when the timer counter 53a reaches the set period and outputs the output TR from the modulation control circuit, the transition (switching) of the non-zero vector is not unconditionally performed.
[0570]
Confirm that the output change from the vector selection table 60a has occurred according to the angle of the current deviation vector, that is, the most effective vector for reducing the current deviation has changed, and wait for the change if necessary. The transition is done.
[0571]
Therefore, the current waveform is extremely stable even when the pulse width is changed by the timer in such a high rotation and low pulse number region.
[0572]
In the above-described conventional example, since the minimum pulse width is determined by the allowable error setting H, the current cannot be finely adjusted as in the case of the embodiment corresponding to the third invention.
[0573]
In addition, since the limit for positioning the pulse at the end of the voltage waveform is also determined by the setting of the allowable error, the change in the fundamental wave component of the voltage depending on the number of pulses is also the same as in the third embodiment of the present invention. Greater than the action case.
[0574]
With the operation of the embodiment corresponding to the third aspect of the invention, it is possible to output a very narrow pulse while avoiding an abnormal increase in the number of switching times.
[0575]
At the same time, by concentrating switching at the end of the voltage waveform, it is effective in reducing low-order harmonics and can obtain a PWM waveform with minimal influence on the fundamental wave component. It becomes possible to reduce the voltage change.
[0576]
(Modification)
FIG. 16 shows a modification of the sequence activation circuit.
[0577]
That is, the falling detection circuit 80 is added to the circuit of FIG.
[0578]
In the circuit of FIG. 5, immediately after the output TR from the modulation control circuit returns to zero, the output TR from the modulation control circuit may be set to “1” again after the timer counter 53a reaches the set cycle. However, in the circuit shown in FIG. 16, at the same time as the flip-flop 63 is reset, the falling detection circuit outputs a pulse to clear the timer counter 53a.
[0579]
Immediately after the output TRTR from the modulation control circuit becomes zero, it does not become “1” again, and the set period time is secured.
[0580]
In actual operation, the width of the first pulse every 60 degrees of electrical angle is often equal to H / 2.
[0581]
This simulation waveform is shown in FIG.
[0582]
From FIG. 15, substantially the same repetitive waveform with a uniform pulse width is obtained.
[0583]
In the circuit of FIG. 16 as well, a pulse having a narrower width can be output than in the conventional example described above, and a more stable PWM waveform can be obtained than in the circuit of FIG.
[0584]
(Modification)
As described in the concept of the third aspect of the invention, a timer may be provided for each of the modulation frequency control and at the time of high rotation / low pulse.
[0585]
In this case, it is only necessary to provide a switch for switching between the output from the other timer counter having different period setting values and the output from the two timer counters.
[0586]
The switching signal to this switch is given from the host control circuit.
[0587]
Normally, a timer counter for controlling the modulation frequency is used, and the timer is switched to a dedicated timer counter only at the time of high rotation and small pulses.
[0588]
As for the clear signal of the timer counter, ER may be used as in the case of modulation frequency control.
[0589]
As described above, the voltage source inverter control apparatus according to the embodiments corresponding to the first to third inventions can obtain the following effects.
[0590]
(Effect of the embodiment corresponding to the first invention)
The simulation results according to the embodiment corresponding to the first invention are shown in FIGS.
[0591]
In FIG. 18, control with a constant allowable error is performed under the same conditions as the simulation result (FIG. 28) of the conventional example described above.
[0592]
In FIG. 28 of the conventional example described above, the arrangement of the pulses is not uniform and the way of changing the pulse width is not uniform, whereas in FIG. 18 of the embodiment corresponding to the first invention, the pulses are not arranged. Evenly arranged, the pulse width can be continuously changed according to the phase.
[0593]
Further, the widths of the pulses paired in the line voltage waveform are also aligned in FIG.
[0594]
As a result, the number of pulses of the switching signal per cycle of the current reference is less than 70 pulses in FIG. 28, whereas the number of pulses is about 45 pulses in FIG.
[0595]
Furthermore, since the pulse widths are uniform, it is possible to perform control with a constant modulation frequency up to a higher operating frequency than in the past.
[0596]
In the conventional example described above, the position of the current deviation in the vector space at the time of the zero vector transition was different between the first and second times of the two switching sequences. According to the corresponding embodiment, in each switching sequence, the current deviation occupies almost the same position in the vector space and then shifts to the zero vector.
[0597]
The switching sequence circuit of the embodiment corresponding to the first invention selects a switching signal to be shifted next based on the angle of the deviation vector, and the deviation vector has passed the minimum value due to the switching signal being output. And the output is switched to the previously selected switching signal.
[0598]
The current deviation vector angle and the minimum vector length are both relative amounts of the current deviation, not the magnitude of the current deviation itself.
[0599]
Based on these two quantities, a non-zero vector is selected and switched, and the current is always changed in a direction in which the current deviation decreases.
[0600]
Therefore, the mode of the PWM control operation does not depend on how the start command is given from the outside.
[0601]
To keep the current deviation within the allowable error range, it is only necessary to give a start command when the current deviation is larger than the allowable error. When the switching frequency is to be set to a predetermined frequency, the start command is given at a constant cycle. Good.
[0602]
If the start command is given before the switching sequence is completed, that is, when a non-zero vector is output, the PWM between adjacent non-zero vectors and the adjacent ones are determined from the current deviation vector angle. To shift to a non-zero vector of
(A) In a transient state where the current deviation does not fall within the allowable error due to a sudden change in the current reference or load, the necessary non-zero vector is output based on the angle of the current deviation vector while the start command is output due to the allowable error Thus, the current can be made to follow the reference rapidly.
[0603]
(B) When the induced voltage of the load is high and the current deviation does not fall within the allowable error, such as when the motor is rotating at high speed, switching between adjacent non-zero vectors allows switching of a small pulse PWM or one-pulse square. Waves can be realized.
[0604]
In the combination of the dp-axis current control and the triangular wave comparison PWM, only the sine wave current can be controlled. On the other hand, according to the embodiment corresponding to the first invention, the 120-degree square wave current control is also performed. It becomes possible from the above (a).
[0605]
(Effects of the embodiment corresponding to the second invention)
In the vicinity of zero volts where the sign of the fundamental wave of the line voltage changes, in order to output a low voltage, a very narrow pulse must be output as the line voltage.
[0606]
At this time, the difference due to the phase of the required pulse width is very small and control is difficult.
[0607]
For this reason, in FIG. 28, many reverse pulses appear in the line voltage waveform.
[0608]
On the other hand, in FIG. 18, no reverse pulse is generated even near the line voltage of zero volts.
[0609]
This is because the switching signals of the two phases have exactly the same width and do not appear as a pulse in the line voltage. According to the embodiment corresponding to the second aspect of the invention, the zero vector directly changes to the second non-zero vector. This is the effect of the transition.
[0610]
FIG. 19 shows a simulation result when the current reference frequency is lowered to a frequency in which a start command with a constant tolerance and a start command with a constant modulation frequency are mixed, and FIG. is there.
[0611]
According to the embodiment corresponding to the second aspect of the invention, reverse pulses are not generated even at such a low frequency.
[0612]
(Effect of the embodiment corresponding to the third invention)
In the above-described conventional example (FIGS. 32 and 33), when the number of pulses is high, the pulse having a width narrower than the width determined by the allowable error cannot be output. Therefore, the change in the fundamental wave component of the voltage due to the number of pulses is large.
[0613]
For the same reason, the number of pulses has hysteresis.
[0614]
For this reason, although the state of the load is the same and the current reference is the same, the result is that the current waveform varies depending on the number of pulses.
[0615]
On the other hand, in the embodiment corresponding to the third invention, as described with reference to FIGS. 13 to 17, only the pulses inside the voltage waveform that will disappear when the number of pulses decreases, By selectively narrowing the width and shifting the position forward, the voltage change at the time of switching the number of pulses can be reduced without a significant increase in the number of switching times.
[0616]
Therefore, the difference in the current waveform when switching the number of pulses is small, and the hysteresis of the number of pulses is also small.
[0617]
Based on the instantaneous current value comparison, the current waveform is extremely stable even at such a small pulse.
[0618]
From FIG. 18 to FIG. 20, it can be seen that control with constant tolerance and control with constant modulation frequency are automatically switched.
[0619]
In particular, in FIG. 19, although the two control modes are switched at random, there is no sharp change in the pulse width, and the current is also controlled uniformly.
[0620]
The sequence activation circuit of the embodiment corresponding to the first invention (FIG. 5) automatically switches from constant modulation frequency to constant tolerance error control, and a normal PWM waveform even within constant tolerance error control. PWM control can be performed by automatically changing the number of pulses from 7 to 5, 5 pulses, 3 pulses, etc., and square waves at high rotation and small pulses, and with little voltage change when the number of pulses changes. it can.
[0621]
(Other embodiments)
The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention at the stage of implementation.
In each of the above embodiments, the current control of the motor has been described as an example, but the present invention is not limited to the inverter for controlling the motor.
[0622]
In other words, since the induced voltage detection is not required, the PWM control can be applied to all voltage source inverters that perform instantaneous current value control.
[0623]
In addition, the embodiments may be implemented in appropriate combinations as much as possible, and in that case, combined effects can be obtained.
Further, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements.
For example, even if some constituent requirements are deleted from all the constituent requirements shown in the embodiment, the problem (at least one of them) described in the column of the problem to be solved by the invention can be solved, and the effect of the invention can be solved. When (at least one of) the effects described in the column can be obtained, a configuration in which this configuration requirement is deleted can be extracted as an invention.
[0624]
【The invention's effect】
As described above, according to the control device for a voltage source inverter of the present invention, the magnitude of the current ripple can be made more uniform and small.
[0625]
In addition, according to the control apparatus for a voltage source inverter of the present invention, it is possible to reduce the number of reverse pulses as compared with the prior art.
[0626]
Furthermore, according to the control device for the voltage source inverter of the present invention, it is possible to reduce the voltage change at the time of switching the number of pulses at the time of high rotation and small pulses as compared with the prior art.
[0627]
As described above, the following various ripple effects can be obtained.
[0628]
(A) The pulse mode can be changed automatically and continuously to cover the entire operating frequency range of the inverter.
[0629]
(B) The current response can be made faster.
[0630]
In a steady state, even when control with a constant modulation frequency is performed, if the current deviation increases, the control can be shifted to control with a constant tolerance and the current can be followed at high speed.
[0631]
Therefore, since the switching element is low speed in a GTO inverter or the like, high-speed current control can be performed even when used at a modulation frequency of several hundred Hz.
[0632]
(C) Strong against DC voltage fluctuations and load constant changes.
[0633]
It is suitable for a control device using a battery with large voltage fluctuation as a power source, such as an electric vehicle.
[0634]
(D) Compensation control requiring adjustment such as PI control, dead time compensation, and induced voltage compensation can be eliminated.
[0635]
Therefore, the apparatus can be realized at low cost without adjustment.
[0636]
(E) Non-sinusoidal current control can be performed.
[0637]
High torque output by square wave current control becomes possible.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a current control device for an induction motor to which a voltage source inverter control device according to the present invention is applied.
FIG. 2 is a block diagram showing a configuration example of a vector angle detector 8 in the same embodiment.
FIG. 3 is a diagram showing a relationship between a comparator output and an angle of a current deviation vector in the same embodiment.
FIG. 4 is a block diagram showing a configuration example of an increase / decrease detection circuit 9 in the same embodiment.
FIG. 5 is a block diagram showing a detailed configuration example of a sequence activation circuit 11a in the same embodiment.
FIG. 6 is a block diagram showing a detailed configuration example of a switching sequence circuit 10a in the same embodiment.
FIG. 7 is a diagram showing an example of selection logic from a zero vector in the same embodiment.
FIG. 8 is a block diagram showing a detailed configuration example of a first non-zero vector detection logic circuit in the same embodiment;
FIG. 9 is a view for explaining the operation of the embodiment corresponding to the first invention.
FIG. 10 is a diagram for explaining the operation of the embodiment corresponding to the second invention.
11 is a diagram showing a relationship of voltage vectors for drawing a current locus in the current reference coordinates of FIG.
FIG. 12 is a supplementary explanatory diagram for illustrating the necessity of the non-zero vector selection method according to the embodiment corresponding to the second invention.
FIG. 13 is a current locus diagram in current reference coordinates for explaining the operation of the embodiment corresponding to the third invention.
14 is a diagram showing a time waveform corresponding to FIG.
FIG. 15 is a diagram showing simulation results for explaining the operation and effect of the embodiment corresponding to the third invention.
FIG. 16 is a configuration diagram showing a modification of the sequence activation circuit.
FIG. 17 is a diagram showing a simulation result for explaining the operation and effect of a modification of the embodiment corresponding to the third invention.
FIG. 18 is a diagram showing simulation results for explaining the effects of the embodiments corresponding to the first and second inventions.
FIG. 19 is a diagram showing simulation results for explaining the effects of the embodiments corresponding to the first and second inventions.
FIG. 20 is a diagram showing simulation results for explaining the effects of the embodiments corresponding to the first and second inventions.
FIG. 21 is a block diagram showing a configuration example of a current control device for an induction motor using a conventional PWM control device.
FIG. 22 is an explanatory diagram of a voltage vector that can be output from the inverter;
FIG. 23 is a block diagram showing a detailed configuration example of a conventional switching sequence circuit 10;
FIG. 24 is a diagram for explaining an example of a conventional method for selecting a voltage vector from a zero vector.
FIG. 25 is a diagram for explaining an example of a voltage vector selection method from a conventional non-zero vector.
FIG. 26 is a block diagram showing a detailed configuration example of a conventional sequence activation circuit 11;
FIG. 27 is a diagram for explaining an allowable error area of the allowable error comparator 40;
FIG. 28 is a diagram showing simulation waveforms according to a conventional example for explaining the first and second problems.
29 is a diagram showing a relationship of voltage vectors used for explaining the operation of FIG. 30;
FIG. 30 is a diagram showing a current locus (current reference coordinates) according to a conventional example for explaining the first problem.
FIG. 31 is a pulse waveform diagram for explaining a reverse pulse of the second problem.
FIG. 32 is a diagram showing a current locus (current reference coordinates) according to a conventional example for explaining the third problem;
33 shows a time waveform corresponding to FIG. 32. FIG.
FIG. 34 is a diagram showing a current locus (current reference coordinates) for explaining the concept of the first invention.
[Explanation of symbols]
1 ... DC power supply,
2 ... smoothing capacitor,
3 ... Inverter,
4 ... induction motor,
5U, 5V, 5W ... Hall CT,
6 ... current detector,
7 ... Vector subtractor,
8 ... Vector angle detector,
9: Vector length increase / decrease detection circuit,
10: Switching sequence circuit,
10a ... switching sequence circuit,
11 ... Sequence starting circuit,
11a ... Sequence starting circuit,
12 ... logic circuit,
13 ... Gate circuit,
20u, 20v, 20w, 20uw, 20vu, 20wv ... comparator,
21uw, 21vu, 21wv ... subtractor,
22: logic circuit,
23. Encoder,
24 ... Latch circuit,
25 ... AND circuit,
40: Tolerance comparator,
41u, 41v, 41w, 41x, 41y, 41w ... comparators
42: Allowable error setting value,
43 ... multiplier
44u, 44v, 44w, 44x, 44y, 44w ... AND circuit,
45u, 45v, 45w ... NOT circuit,
46: OR circuit,
47 ... AND circuit,
48u, 48v, 48w ... multiplier,
49 ... adder,
50 ... comparator,
51 ... multiplier,
52. Modulation frequency control circuit,
53 ... Counter,
54 ... Comparator,
55: Period setting value,
56 ... AND circuit,
57 ... Zero vector detector,
58. Falling detection circuit,
59 ... OR circuit,
60 ... Vector selection table,
61 ... Latch circuit,
62 ... Latch circuit,
65 ... AND circuit,
66 ... mismatch detector,
67 ... OR circuit,
68 ... AND circuit,
69 ... Zero vector detector,
70: Zero vector detector,
71: AND circuit.

Claims (10)

In a control device for a voltage source inverter configured using a plurality of self-extinguishing switching elements,
Voltage vector selection means for selecting a voltage vector based on the angle of the deviation vector between the reference vector of the inverter output current and the detection vector;
Timing control means for controlling the output timing of the switching signal corresponding to the voltage vector selected by the voltage vector selection means based on the angle of the deviation vector and the increase / decrease of the vector length;
A control apparatus for a voltage source inverter, wherein the self-extinguishing element is controlled based on the switching signal. In a control device for a voltage source inverter configured using a plurality of self-extinguishing switching elements,
An angle detection means for detecting an angle of a deviation vector between a reference vector of the inverter output current and a detection vector, and an increase / decrease detection means for detecting increase / decrease in vector length,
Based on the deviation vector angle and the vector length increase / decrease detected by the angle detection means and the increase / decrease detection means, a non-zero vector switching signal is output and switched, and predetermined control is performed. A switching sequence generating means for outputting a zero vector switching signal to end a series of sequences when an end condition is satisfied;
Sequence starting means for outputting a start command to the switching sequence generating means,
A control apparatus for a voltage source inverter, wherein an operation mode as PWM control is controlled in accordance with a method of giving a start command from the sequence starting means. In a control device for a voltage source inverter configured using a plurality of self-extinguishing switching elements,
An angle detection means for detecting an angle of a deviation vector between a reference vector of the inverter output current and a detection vector, and an increase / decrease detection means for detecting increase / decrease in vector length,
Based on the deviation vector angle and the vector length increase / decrease detected by the angle detection means and the increase / decrease detection means, a non-zero vector switching signal is output and switched, and predetermined control is performed. A switching sequence generating means for outputting a zero vector switching signal to end a series of sequences when an end condition is satisfied;
A sequence starting means for outputting a start command to the switching sequence generating means based on a combination of the state of the current deviation and the switching signal or a predetermined period;
A control device for a voltage source inverter, characterized in that the self-extinguishing type switching element is controlled based on the switching signal. In the control apparatus of the voltage source inverter according to claim 2 or 3,
As the switching sequence generating means,
A history holding unit for holding an output history of the switching signal;
When outputting the switching signal of the zero vector, one of six non-zero vectors is selected based on the output history of the switching signal and the angle of the deviation vector, and the non-zero vector When the non-zero vector having the smallest angular difference with the deviation vector is the non-zero vector being output or the non-zero vector adjacent thereto, the non-zero vector having the smallest angular difference is output. If a zero vector is selected and the non-zero vector with the smallest angular difference from the deviation vector is none of the above, one of the two zero vectors is selected from the output history held by the history holding unit. A vector selector to select;
Based on the output signal from the vector selection unit, the output history held by the history holding unit, the start command from the outside, and the detection result of increase / decrease in the vector length, the switching signal is sent to the vector selection unit at that time A logic operation unit for controlling whether to change to a signal corresponding to the vector output by
A voltage source inverter control device comprising: In the control apparatus of the voltage source inverter according to claim 2 or 3,
As the switching sequence generating means,
A history holding unit for holding an output history of the switching signal;
A vector selection unit that selects a voltage vector based on a history signal output by the history holding unit and an angle of the deviation vector;
When the output from the vector selection unit is a zero vector, immediately or when the increase / decrease detection signal indicates an increase in the current deviation vector, and when the output from the vector selection unit is not a zero vector, When the previous value held by the output history holding unit is a zero vector, the vector of the switching signal being output is different from the vector output by the vector selection unit, and the increase / decrease detection signal indicates an increase in the current deviation vector Or when the vector of the switching signal being output is different from the vector output by the vector selection unit and a start command is given from the outside, switching corresponding to the vector output by the vector selection unit at that time A logical operation unit for outputting a signal;
A voltage source inverter control device comprising: In the control apparatus of the voltage source inverter according to claim 2,
As the switching sequence generating means,
When the output of the switching sequence generation means is a zero vector and only one phase switching is required when shifting from the previous value held by the output history holding unit to the zero vector, the non-zero vector of the previous value and A vector based on the angle of the deviation vector from among the three vectors of the two non-zero vectors adjacent to it and, if two-phase switching is required, from the two adjacent non-zero vectors. A control device for a voltage source inverter, characterized by having a vector selection unit for selecting. In the control apparatus of the voltage source inverter according to claim 4 or 5,
As the switching sequence generating means,
When the vector selection unit outputs a zero vector, the previous value held by the output history holding unit is the zero vector immediately or at the time when the increase / decrease detection signal indicates an increase in the deviation vector. When only one-phase switching is required when shifting from the zero vector to the switching signal being output, the vector output by the vector selection unit does not match the vector by the switching signal being output and the deviation vector When the increase / decrease detection signal indicates an increase, or otherwise, the vector output by the vector selection unit does not match the vector output by the switching signal being output and the vector output by the vector selection unit And when the start command is given from the outside, the vector selection at that time Controller of the voltage inverter, characterized in that it comprises a logical operation unit for outputting a switching signal corresponding to the output from. In the control apparatus of the voltage source inverter according to claim 2 or 3,
As the switching sequence generating means,
A history holding unit for holding the output history of the switching signal;
When outputting the switching signal of the zero vector, one of six non-zero vectors is selected based on the output history of the switching signal and the angle of the deviation vector, and the non-zero vector When the non-zero vector having the smallest angular difference with the deviation vector is the non-zero vector being output or the non-zero vector adjacent thereto, the non-zero vector having the smallest angular difference is output. If a zero vector is selected and the non-zero vector with the smallest angular difference from the deviation vector is none of the above, one of the two zero vectors is selected from the output history held by the history holding unit. A vector selector to select;
When the output from the vector selection unit is a zero vector, immediately or when the increase / decrease detection signal indicates an increase in the current deviation vector, and when the output from the vector selection unit is not a zero vector, When the previous value held by the output history holding unit is a zero vector, the vector of the switching signal being output is different from the vector output by the vector selection unit, and the increase / decrease detection signal indicates an increase in the current deviation vector Or when the vector of the switching signal being output is different from the vector output by the vector selection unit and a start command is given from the outside, switching corresponding to the vector output by the vector selection unit at that time A logical operation unit for outputting a signal ;
To consist of the control device of the voltage source inverter, wherein. In the control apparatus of the voltage source inverter according to claim 2 or 3,
As the sequence starting means,
The logic of the first allowable error region based on the predetermined amount ± H / 2 of the current deviation of each phase and the sign of the switching signal, and the second allowable error region based on the predetermined amount H of the length of the current deviation vector Based on the comparison result whether or not the current deviation is included in the area obtained by the sum, an allowable error comparison determination unit that outputs the first start command;
A timer that measures time and outputs a signal every time a predetermined time elapses, and is initialized by a first activation command from the allowable error comparison determination unit;
A flip-flop that is set by an output signal from the timer and holds a second activation signal and is reset each time the switching sequence generator changes the switching signal;
A control device for a voltage source inverter, wherein a start command is given to the switching sequence generating means by a logical sum of the first start command and the second start command. In the control apparatus of the voltage source inverter according to claim 2 or 3,
As the sequence starting means,
Logical sum of a first allowable error region based on a predetermined amount ± H / 2 of the current deviation of each phase and the sign of the switching signal and a second allowable error region based on a predetermined amount H of the length of the current deviation vector Based on the comparison result as to whether or not the current deviation is included in the region obtained in step (b), an allowable error comparison determination unit that outputs a first activation command;
A timer that measures a time and outputs a signal each time a predetermined time elapses, and is initialized by a first activation command from the allowable error comparison determination unit and a falling timing detection signal of the second activation command; ,
A flip-flop which is set by an output signal from the timer and holds the second activation signal and is reset whenever the switching sequence generator changes the switching signal, and a fall timing of the second activation command. It consists of a falling detection part to detect,
A control method and a control apparatus for a voltage source inverter, wherein a start command is given to the switching sequence generating means by a logical sum of the first start command and the second start command.

Images