JP4149494B2 - Active matrix display device. - Google Patents

Active matrix display device. Download PDF

Info

Publication number
JP4149494B2
JP4149494B2 JP2007037043A JP2007037043A JP4149494B2 JP 4149494 B2 JP4149494 B2 JP 4149494B2 JP 2007037043 A JP2007037043 A JP 2007037043A JP 2007037043 A JP2007037043 A JP 2007037043A JP 4149494 B2 JP4149494 B2 JP 4149494B2
Authority
JP
Japan
Prior art keywords
display
current
pixel
voltage
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007037043A
Other languages
Japanese (ja)
Other versions
JP2007188098A (en
Inventor
仁志 柘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007037043A priority Critical patent/JP4149494B2/en
Publication of JP2007188098A publication Critical patent/JP2007188098A/en
Application granted granted Critical
Publication of JP4149494B2 publication Critical patent/JP4149494B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、有機電界発光素子など、電流量により階調表示を行う表示装置に関するものである。   The present invention relates to a display device that performs gradation display by an amount of current, such as an organic electroluminescent element.

有機発光素子は、自発光素子であるため、液晶表示装置で必要とされるバックライトが不要であり、視野角が広いなどの利点から、次世代表示装置として期待されている。   Since the organic light emitting element is a self light emitting element, a backlight required for a liquid crystal display device is unnecessary, and it is expected as a next generation display device from the advantages such as a wide viewing angle.

有機発光素子のように、素子の発光強度と素子に印加される電界が比例関係とならず、素子の発光強度と素子を流れる電流密度が比例関係にあるため、素子の膜厚のばらつき及び入力信号値のばらつきに対し、発光強度のばらつきは電流制御により階調表示を行う方が小さくすることができる。   Unlike organic light-emitting devices, the light emission intensity of the device and the electric field applied to the device are not proportional, and the light emission intensity of the device and the current density flowing through the device are proportional. In contrast to the variation in signal value, the variation in emission intensity can be reduced by performing gradation display by current control.

携帯情報端末などに用いる場合、電源の容量が限られるため低電力駆動が求められる。一般に、キー入力操作、通話などの期間に比べて外部入力がない期間(待ち受け期間)の方が長いことから、待ち受け期間での低電力化の方法を考案することが、駆動時間を延ばすために有効であると言える。   When used in a portable information terminal or the like, low power driving is required because the capacity of the power source is limited. In general, the period of no external input (standby period) is longer than the period of key input operation, telephone call, etc., so devising a method of reducing power consumption in the standby period is to extend the drive time. It can be said that it is effective.

そのための方法として、液晶表示装置では画面の一部分のみを表示させる部分表示モードと言われるモードがあり、図8に示すように表示部52のうちの一部の行が常に非点灯状態(非表示領域55b)となり、待ち受け時に最低限必要な情報のみを表示領域55a、55cのように表示状態とする方法がある。   As a method for this, there is a mode called a partial display mode in which only a part of the screen is displayed in the liquid crystal display device, and as shown in FIG. There is a method in which only the minimum necessary information at the time of standby is displayed in the display area 55a, 55c.

また、折畳式の端末においても、閉じた状態においてメールの受信などがわかるような小さな表示部を設けてある場合がある。そこで図22のように、小さな表示部の代わりに穴61を設け、表示部60の表示を穴61を通して見る方法もある。この場合、表示部60は60bのみの部分表示を行えばよい。   In some cases, a foldable terminal is also provided with a small display unit that can recognize reception of mail in a closed state. Therefore, as shown in FIG. 22, there is a method in which a hole 61 is provided instead of a small display unit and the display on the display unit 60 is viewed through the hole 61. In this case, the display unit 60 may perform partial display of only 60b.

このように、携帯情報端末における部分表示は限られた電源を有効に使うための必須条件である。   Thus, the partial display in the portable information terminal is an indispensable condition for effectively using a limited power source.

有機発光素子を用いた表示装置においても同様に、非表示領域55bを設けることにより低電力化を図ることを考え、有機発光素子の特性を生かして非表示状態では消費電力がほとんど0という利点を用いたシステム構成にすることを考案する。   Similarly, in a display device using an organic light emitting element, considering the reduction of power by providing the non-display area 55b, the advantage that the power consumption is almost zero in the non-display state by taking advantage of the characteristics of the organic light emitting element. Devise the system configuration to be used.

上記課題を解決するために、本発明のアクティブマトリクス型表示装置は、待ち受け時に表示部、非表示部とも電源電圧もしくは画素に流れる電流を小さくしたことを特徴とする。   In order to solve the above problems, the active matrix display device of the present invention is characterized in that the power supply voltage or the current flowing through the pixel is reduced in both the display portion and the non-display portion during standby.

非表示画素に流れる電流を小さくすると同時に、寿命を延ばす観点から逆方向電圧を印加する機能を有する。   It has a function of applying a reverse voltage from the viewpoint of extending the lifetime at the same time as reducing the current flowing through the non-display pixel.

また、透過型液晶表示装置において携帯情報端末を作成したときに、キー操作などを一定期間行わないとバックライトを消して低電力化する方法があるが、有機発光素子を用いた表示装置においても同様に、一定期間後には輝度を低下させ、低電力化させるようにした。   In addition, when a portable information terminal is created in a transmissive liquid crystal display device, there is a method of turning off the backlight and reducing power if no key operation is performed for a certain period of time, but also in a display device using an organic light emitting element Similarly, after a certain period, the luminance is lowered to reduce the power.

以上のように本発明は、EL電源線からの電流を調整する駆動用トランジスタとEL素子との間に電流遮断手段を設け、駆動用トランジスタの電流変化に対し、非表示部の輝度が上昇しないようにし、非表示行に黒書き込みを行わなくても黒表示が可能となった。これにより、非表示部におけるクロストークを防止できた。   As described above, according to the present invention, the current blocking means is provided between the driving transistor for adjusting the current from the EL power supply line and the EL element, and the luminance of the non-display portion does not increase with respect to the current change of the driving transistor. In this way, black display is possible without writing black in non-display rows. As a result, crosstalk in the non-display area can be prevented.

また、駆動用トランジスタとEL素子の間の電流経路を遮断している間にEL素子に逆方向電圧を印加できる構成としたことで、寿命を長くすることができた。   In addition, the lifetime can be extended by adopting a configuration in which a reverse voltage can be applied to the EL element while the current path between the driving transistor and the EL element is cut off.

表示色数が少ない場合には、階調のとり方を変化させたり、電源電圧を下げることにより低電力化を図り、タイマーによりある期間後には輝度を低下させることや、複数の発振器を搭載し、表示色、表示領域により異なる発振器を用いて駆動周波数を変化させることで低電力化できるようになった。   When the number of display colors is small, it is possible to reduce power consumption by changing the method of gradation or lowering the power supply voltage, lowering the brightness after a certain period by a timer, or installing multiple oscillators, The power can be reduced by changing the drive frequency using different oscillators depending on the display color and display area.

本発明により、非表示部の黒輝度上昇の防止、長寿命化、低電力化が実現できた。   According to the present invention, it is possible to prevent an increase in the black luminance of the non-display portion, extend the life, and reduce the power consumption.

以下、本発明の実施形態について、図面を参照しながら説明を行う。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(実施の形態1)
図2は本発明の第1の実施の形態における表示装置のブロック図である。
(Embodiment 1)
FIG. 2 is a block diagram of the display device according to the first embodiment of the present invention.

表示領域記憶手段12を設け、表示部16の表示領域の大きさ及び位置を変更できるようにし、パーシャル切り替え部13により、全画面表示モードか部分表示モードかを選択できるようにした。   A display area storage unit 12 is provided so that the size and position of the display area of the display unit 16 can be changed, and the partial switching unit 13 can select the full screen display mode or the partial display mode.

表示領域記憶手段12はコントローラ11により指定された表示領域の大きさ及び開始行を記憶する。   The display area storage unit 12 stores the size of the display area designated by the controller 11 and the start line.

パーシャル切り替え部13の出力は表示行の数により水平走査期間を変化させるようにソースドライバ15及びゲートドライバ17に入力され、表示領域の情報が送信される。   The output of the partial switching unit 13 is input to the source driver 15 and the gate driver 17 so as to change the horizontal scanning period according to the number of display rows, and information on the display area is transmitted.

また、ゲートドライバ17では非表示行と表示行で異なる出力となる。   Further, the gate driver 17 produces different outputs for non-display lines and display lines.

表示部16は、例えば図3に示すように画素がマトリクス状に配置され、この画素ごとの構成は、例えば図1、4、5、6、7に示すような画素構成のうちの1つが形成されている。   For example, as shown in FIG. 3, the display unit 16 has pixels arranged in a matrix, and the configuration of each pixel is formed by one of the pixel configurations shown in FIGS. 1, 4, 5, 6, and 7, for example. Has been.

非表示行において、各画素のトランジスタのうちEL素子に接続されているトランジスタを常に非導通状態とすることで、EL素子に電流が流れず非発光状態とすることができる。以下に5つの画素構成を例にして動作説明を行う。   In a non-display row, a transistor connected to an EL element among the transistors of each pixel is always in a non-conductive state, whereby a current does not flow through the EL element and a non-light emitting state can be obtained. The operation will be described below using five pixel configurations as an example.

図4は1フレームの1水平走査期間でゲート信号線1(22)に導通状態を示す信号を印加し、駆動用トランジスタ27aにソース信号線21を流れる電流と同じ電流を流すようにプログラムする。残りの期間でゲート信号線1(22)を非導通状態とし、ゲート信号線2(23)を導通状態として、駆動用トランジスタ27aに流れた電流をEL素子26に流す。ソース信号線に流れる電流値を変化させることで階調制御を行う。   In FIG. 4, a signal indicating conduction is applied to the gate signal line 1 (22) in one horizontal scanning period of one frame, and the driving transistor 27a is programmed to flow the same current as the current flowing through the source signal line 21. In the remaining period, the gate signal line 1 (22) is turned off, the gate signal line 2 (23) is turned on, and the current flowing through the driving transistor 27a is supplied to the EL element 26. Gradation control is performed by changing the value of the current flowing through the source signal line.

図8に示すように、画面の一部のみを表示させる部分表示時において、上記の走査で非表示部に黒を表す電流を流してもよいが、簡単に非表示部を形成するために非表示領域においては1フレームの全ての期間にゲート信号線2(23)を非導通状態として、EL素子26に電流を流さないようにすればよい。ゲート信号線1(22)も同様に非導通状態とする。   As shown in FIG. 8, in the partial display in which only a part of the screen is displayed, a current representing black may be supplied to the non-display portion in the above scanning. However, in order to easily form the non-display portion, In the display region, the gate signal line 2 (23) may be turned off during the entire period of one frame so that no current flows through the EL element 26. Similarly, the gate signal line 1 (22) is turned off.

これにより、ゲート信号線1(22)及び2(23)には常に非導通信号が流れるため、ゲート信号線に存在する浮遊容量の充放電による電力がなくなる。   As a result, a non-conducting signal always flows through the gate signal lines 1 (22) and 2 (23), so that power due to charging and discharging of the stray capacitance existing in the gate signal line is eliminated.

非表示部に黒を書き込むとした場合に、黒書き込みにおいてソース信号線21に流れる電流が少なく、駆動用トランジスタ27aの見かけの抵抗が大きくなることからソース信号線21に寄生する容量と積による波形なまりの影響から、十分に黒を示す電流が書き込めないという問題を回避することができ、黒表示時の輝度が低い表示が可能となる。   When black is written in the non-display portion, a current due to the source signal line 21 is small during black writing, and the apparent resistance of the driving transistor 27a is increased. Due to the influence of rounding, it is possible to avoid the problem that a current indicating black can not be sufficiently written, and display with low luminance during black display is possible.

液晶表示装置において発生するトランジスタのオフリーク電流による輝度変化においても、EL素子26にはトランジスタ27dに流れる電流が多くても数nA程度であり、EL素子26が発光する電流値よりも小さいため、オフリーク電流に対して輝度変化しないという利点がある。   Even in the luminance change due to the off-leakage current of the transistor generated in the liquid crystal display device, the EL element 26 has a current flowing through the transistor 27d of several nA at most, which is smaller than the current value emitted from the EL element 26. There is an advantage that the luminance does not change with respect to the current.

このような表示を行うために、本発明のゲートドライバ17は、部分表示時において図9に示すような出力ができるようにしたことを特徴とする。   In order to perform such display, the gate driver 17 of the present invention is characterized in that it can output as shown in FIG. 9 during partial display.

この図9ではi+1行目からj行目までが非表示行であり、この期間はゲート信号線1、2とも非導通信号を流し、その他の表示行においては順次走査している。   In FIG. 9, the non-display rows are from the (i + 1) -th row to the j-th row. During this period, a non-conduction signal is supplied to the gate signal lines 1 and 2, and the other display rows are sequentially scanned.

なお、この例ではi行目の次の表示行であるj+1行目を選択する間、全行が選択されていないようになっているが、水平走査期間を変化させ、i行目の次にすぐ、j+1行目を選択するようにしてもよい。   In this example, all rows are not selected while selecting the (j + 1) th row, which is the next display row of the ith row, but the horizontal scanning period is changed and the next row of the ith row is changed. Immediately, the (j + 1) th row may be selected.

このようなゲート信号線を発生させる一例の回路を図10に示す。図10(a)はトランスファーゲートを用いたラッチ部227であり、図10(b)に各ゲート信号線を出力するためのブロック図を示す。   An example of a circuit for generating such a gate signal line is shown in FIG. FIG. 10A shows a latch unit 227 using a transfer gate, and FIG. 10B shows a block diagram for outputting each gate signal line.

クロックの周期は1水平走査期間の長さと同じであり、クロックA221aとクロックB221bは互いに反転した出力となる。イネーブル信号222はハイアクティブであり、非表示行にハイレベル、表示行にローレベルが入力される。   The clock cycle is the same as the length of one horizontal scanning period, and the clock A 221a and the clock B 221b are output inverted from each other. The enable signal 222 is high active, and a high level is input to a non-display row and a low level is input to a display row.

選択部228はゲート信号線出力をラッチ部227を出力するか、イネーブル信号222を出力するかを選択し、表示行ではラッチ部227の出力を、非表示行ではイネーブル信号222に基づく出力を選択する。なお、イネーブル信号222に基づく出力はゲート信号線1及びゲート信号線2が非導通となるレベルを出力する。図10(b)の構成は1画素に存在するゲート信号線の数だけあれば、図9の波形を実現することが可能となる。図9の波形では、イネーブル信号222は選択部228にのみ入力され、ラッチ部227のイネーブル信号は必要ない。一方、i行目の次の水平走査期間でj+1行目を走査する場合には、ラッチ部227のイネーブル信号222を用いて、非表示部のラッチ部227をラッチなしでデータを受け渡すようにすればよい。   The selection unit 228 selects whether to output the gate signal line from the latch unit 227 or the enable signal 222, and selects the output of the latch unit 227 for the display row and the output based on the enable signal 222 for the non-display row. To do. Note that the output based on the enable signal 222 outputs a level at which the gate signal line 1 and the gate signal line 2 are turned off. If the configuration of FIG. 10B is the same as the number of gate signal lines existing in one pixel, the waveform of FIG. 9 can be realized. In the waveform of FIG. 9, the enable signal 222 is input only to the selection unit 228, and the enable signal of the latch unit 227 is not necessary. On the other hand, when scanning the j + 1th row in the next horizontal scanning period of the ith row, the enable signal 222 of the latch unit 227 is used so that the latch unit 227 of the non-display unit delivers data without latching. do it.

なお、図10に示した回路は一例であり、このような波形を出力できる回路であれば本発明を実施することができる。   Note that the circuit shown in FIG. 10 is an example, and the present invention can be implemented as long as the circuit can output such a waveform.

図5は駆動用トランジスタ47aからEL素子46への電流の接続を制御するスイッチングトランジスタ47dと並列にスイッチングトランジスタ47eを配置し、スイッチングトランジスタ47eを介してEL素子46に逆バイアス電源線48から供給される電圧を印加できるようにした画素構成を示す。   In FIG. 5, a switching transistor 47e is arranged in parallel with the switching transistor 47d for controlling the connection of current from the driving transistor 47a to the EL element 46, and the EL element 46 is supplied from the reverse bias power line 48 via the switching transistor 47e. 1 shows a pixel configuration in which a voltage can be applied.

スイッチングトランジスタ47dがP型トランジスタである場合、スイッチングトランジスタ47eをN型トランジスタとすることで、ゲート信号線2(43)がローレベルの時には駆動用トランジスタ47aを流れる電流をEL素子46に流し、ハイレベルの時には逆バイアス電圧を印加できる。   When the switching transistor 47d is a P-type transistor, by making the switching transistor 47e an N-type transistor, when the gate signal line 2 (43) is at a low level, a current flowing through the driving transistor 47a is caused to flow through the EL element 46. At the level, a reverse bias voltage can be applied.

図9と同様な波形をゲート信号線に印加した場合、非表示行ではスイッチングトランジスタ47dが非導通、スイッチングトランジスタ47eが導通状態となるため、逆バイアス電源線48にEL素子46のカソード電位よりも低い電圧を印加することで逆方向電圧を印加することができ、寿命を長くすることができる。なお、逆方向電圧を印加することで寿命が伸びることは文献(Applied Physics Letters, Vol.69, No.15, P.2160〜2162, 1996)などで知られている。   When a waveform similar to that in FIG. 9 is applied to the gate signal line, the switching transistor 47d is non-conductive and the switching transistor 47e is non-conductive in the non-display row, so that the reverse bias power supply line 48 has a higher potential than the cathode potential of the EL element 46. By applying a low voltage, a reverse voltage can be applied, and the life can be extended. It is known in the literature (Applied Physics Letters, Vol. 69, No. 15, P.2160 to 2162, 1996) that the life is extended by applying a reverse voltage.

従って、図5の構成を用いることは図4の構成の場合の、電力低下、非表示部の輝度減少に加え、寿命を長くすることができるという利点をもつようになる。   Therefore, the use of the configuration of FIG. 5 has the advantage that the lifetime can be extended in addition to the power reduction and the luminance reduction of the non-display portion in the configuration of FIG.

図6は図4と同様に、ソース信号線81に流れる電流によって蓄積容量84の電荷を制御し、駆動用トランジスタ87a及び87cに流れる電流を制御することで、EL素子86の輝度を変化させ、階調表示を行う回路である。   As in FIG. 4, FIG. 6 controls the charge of the storage capacitor 84 by the current flowing through the source signal line 81, and controls the current flowing through the driving transistors 87a and 87c, thereby changing the luminance of the EL element 86. This circuit performs gradation display.

表示行においては各ゲート信号線1(82)、2(83)、3(88)は図11(a)のようになり、1水平走査期間でゲート信号線1及び2に導通状態を示す信号を出し、ソース信号線81から電流を蓄積容量84へ流す(選択期間)。次に非導通状態として、蓄積容量84に蓄えた電荷を保持し、ゲート信号線3に導通状態を示す信号を出し、スイッチングトランジスタ87eを介してEL素子86に電流を流す。   In the display row, the gate signal lines 1 (82), 2 (83), and 3 (88) are as shown in FIG. 11A, and signals indicating the conductive state of the gate signal lines 1 and 2 in one horizontal scanning period. And a current is passed from the source signal line 81 to the storage capacitor 84 (selection period). Next, in a non-conductive state, the charge stored in the storage capacitor 84 is held, a signal indicating the conductive state is output to the gate signal line 3, and a current is passed through the EL element 86 through the switching transistor 87 e.

一方、非表示行においては、3本のゲート信号線に図11(b)に示すように非導通状態を示す信号を出力してEL素子86に流れる電流をほぼなくし、非表示状態とする。   On the other hand, in the non-display row, a signal indicating the non-conduction state is output to the three gate signal lines as shown in FIG. 11B, so that the current flowing through the EL element 86 is substantially eliminated, and the non-display state is set.

この方法においても、非表示部を表示部と同様にゲート信号線を出力し、ソース信号線に黒表示電流を流す場合、駆動用トランジスタ87aの見かけの抵抗が大きく、この抵抗とソース信号線の浮遊容量との積による波形のなまりが白信号よりも大きくなるため、1水平走査期間内に所定の電流値を変化させずに蓄積容量84に誤った値の電荷が蓄積されることで、輝度が上昇するという問題がある。   Also in this method, when the gate signal line is output to the non-display portion in the same manner as the display portion and a black display current is supplied to the source signal line, the apparent resistance of the driving transistor 87a is large. Since the rounding of the waveform due to the product of the stray capacitance becomes larger than that of the white signal, an incorrect value of charge is accumulated in the storage capacitor 84 without changing a predetermined current value within one horizontal scanning period, thereby causing luminance. There is a problem of rising.

本発明によるゲート信号線3及びスイッチングトランジスタ87eを付加し、非表示時にはこのスイッチングトランジスタ87eを非導通状態とすることで、上記問題点を解消し、黒がしまった表示を可能とする。また、図5と同様に逆バイアス電源をEL素子86のアノード電極に接続できるようにすることで、非表示行では常に逆バイアス電圧を印加でき、寿命を長くすることが出来るという効果も得られる。   By adding the gate signal line 3 and the switching transistor 87e according to the present invention and making the switching transistor 87e non-conductive at the time of non-display, the above-mentioned problems can be solved and display with blackened color can be realized. Further, by making it possible to connect a reverse bias power source to the anode electrode of the EL element 86 as in FIG. 5, it is possible to always apply a reverse bias voltage in non-display rows and to prolong the life. .

図1はソース信号線121の電圧を蓄積容量124に蓄え、蓄えられた電荷量により駆動用トランジスタ127aに流れる電流が変化し、EL素子126の輝度を変化させることで階調表示を行う場合の画素構成を示したものである。本発明ではスイッチングトランジスタ127cを設けたことが特徴である。   FIG. 1 shows the case where the voltage of the source signal line 121 is stored in the storage capacitor 124, and the current flowing through the driving transistor 127a changes depending on the amount of stored charge, and the luminance of the EL element 126 is changed to perform gradation display. It shows a pixel configuration. The present invention is characterized in that a switching transistor 127c is provided.

従来の構成で非表示行を形成するには、少なくとも10フレームごとに黒を表示する信号電圧を蓄積容量124に記憶させる必要があった。これは、例えば一度、蓄積容量124に黒を示す電圧を蓄積させ、スイッチングトランジスタ127bを非導通状態としたとしても、スイッチングトランジスタ127bには非導通時にもリーク電流(オフリーク電流)が流れるため、蓄積容量124にかかる電圧(=駆動用トランジスタ127aのゲート電圧)がソース信号線121の電圧と等しくなるように変化してしまうためである。従って、ソース信号線121に白を示す電圧が印加された場合、スイッチングトランジスタ127bのリーク電流により徐々に駆動用トランジスタ127aのゲート電位が白を示す電圧値に変化し、EL素子126に白と同一階調の電流が流れるので、非表示部の輝度が表示部の映像信号に合わせて変化してしまうという問題が発生する。   In order to form a non-display row in the conventional configuration, it is necessary to store a signal voltage for displaying black at least every 10 frames in the storage capacitor 124. This is because, for example, even if a voltage indicating black is once accumulated in the storage capacitor 124 and the switching transistor 127b is turned off, a leakage current (off-leakage current) flows through the switching transistor 127b even when the switching transistor 127b is turned off. This is because the voltage applied to the capacitor 124 (= the gate voltage of the driving transistor 127a) changes so as to be equal to the voltage of the source signal line 121. Accordingly, when a voltage indicating white is applied to the source signal line 121, the gate potential of the driving transistor 127a gradually changes to a voltage value indicating white due to the leakage current of the switching transistor 127b, and the EL element 126 is identical to white. Since gradation current flows, there arises a problem that the luminance of the non-display portion changes in accordance with the video signal of the display portion.

本発明においては、ゲート信号線2(123)及びスイッチングトランジスタ127cを駆動用トランジスタ127aとEL素子126の電流経路上に挿入し、非表示行において、スイッチングトランジスタ127cを非導通状態とすることでスイッチングトランジスタ127bのオフリーク電流による駆動用トランジスタ127aの電流値の変化の影響を受けずに黒表示が可能となる。図12に表示領域行及び非表示領域行でのゲート信号線波形を示す。   In the present invention, switching is performed by inserting the gate signal line 2 (123) and the switching transistor 127c into the current path between the driving transistor 127a and the EL element 126 and making the switching transistor 127c nonconductive in the non-display row. Black display is possible without being affected by the change in the current value of the driving transistor 127a due to the off-leakage current of the transistor 127b. FIG. 12 shows gate signal line waveforms in the display area row and the non-display area row.

また、仮にスイッチングトランジスタ127cにオフリーク電流が発生してもその値は数nA程度であるため黒表示可能となる。このように、スイッチングトランジスタ127cを付加することでオフリーク電流による表示品位の低下を防ぐことが可能となる。   Even if an off-leakage current is generated in the switching transistor 127c, the value is about several nA, and black display is possible. As described above, by adding the switching transistor 127c, it is possible to prevent the display quality from being deteriorated due to the off-leakage current.

また、この画素構成においても図13に示すように、スイッチングトランジスタ127cが非導通時にEL素子126に逆方向電圧が印加できるようにスイッチングトランジスタ237と逆バイアス電源線238を配置して、EL素子126に逆方向電圧を印加することで寿命を延ばすことが可能である。なお、本構成では簡単にスイッチングトランジスタ237と127cをそれぞれN型とP型で構成したが、逆でもよく、また両方ともN型もしくはP型として、一方のスイッチングトランジスタのゲート入力に他方の反転信号を入れてもよい。   In this pixel configuration as well, as shown in FIG. 13, the switching transistor 237 and the reverse bias power supply line 238 are arranged so that a reverse voltage can be applied to the EL element 126 when the switching transistor 127c is non-conductive. It is possible to extend the life by applying a reverse voltage to. In this configuration, the switching transistors 237 and 127c are simply configured as N-type and P-type, respectively, but may be reversed, and both are N-type or P-type, and the other inverted signal is input to the gate input of one switching transistor. May be included.

図7は駆動用トランジスタ107aの導通閾値電圧が画素間でばらついたとしても、同一のドレイン電流が流れるように容量108を設けて補正できるようにした構成である。表示行については図14(a)に示す。蓄積容量104に蓄えられた電荷に応じてEL素子106に電流が流れる。   FIG. 7 shows a configuration in which a capacitor 108 is provided and corrected so that the same drain current flows even if the conduction threshold voltage of the driving transistor 107a varies between pixels. The display row is shown in FIG. A current flows through the EL element 106 in accordance with the charge stored in the storage capacitor 104.

非表示行では図14(b)に示すように、ゲート信号線3(108)によりスイッチングトランジスタ107dを非導通状態としてEL素子106に電流を流さないようにすることで、非表示部で黒表示させることができる。   In the non-display row, as shown in FIG. 14B, the gate signal line 3 (108) makes the switching transistor 107d non-conductive so that no current flows through the EL element 106, thereby displaying black in the non-display portion. Can be made.

また、この画素構成においてもスイッチングトランジスタ107dと排他的に動作するトランジスタをEL素子106と逆バイアス電源との間に設けることで非表示行のEL素子106に逆方向電圧を印加することができ、寿命を延ばすことが可能となる。   Also in this pixel configuration, by providing a transistor operating exclusively with the switching transistor 107d between the EL element 106 and the reverse bias power source, a reverse voltage can be applied to the EL element 106 in the non-display row, The service life can be extended.

(実施の形態2)
図15は部分表示時における低電力化を実現する回路構成を示したものである。
(Embodiment 2)
FIG. 15 shows a circuit configuration for realizing low power consumption during partial display.

ソースドライバ146及びゲートドライバ147に全画面表示を行わせるか、表示領域記憶手段143で記憶された行を表示させるかを選択するパーシャル切り替え部144の出力をEL電源部145に出力し、全画面表示時と部分表示時でEL電源の電圧値を変化させるようにした。このEL電源部145は各画素に接続されたEL電源線に接続され、EL素子に印加される電圧は駆動用トランジスタを介してこのEL電源部145より供給される。駆動用トランジスタでの電圧降下を除くと、図16(b)に示すようにEL素子152に電圧が印加され、EL電源部145の出力を変化させることにより電源電圧Vdd(151)が変化する。   The output of the partial switching unit 144 for selecting whether the source driver 146 and the gate driver 147 perform full screen display or display the row stored in the display area storage unit 143 is output to the EL power source unit 145, and the full screen is displayed. The voltage value of the EL power source was changed between display and partial display. The EL power supply unit 145 is connected to an EL power supply line connected to each pixel, and a voltage applied to the EL element is supplied from the EL power supply unit 145 via a driving transistor. Excluding the voltage drop in the driving transistor, a voltage is applied to the EL element 152 as shown in FIG. 16B, and the power supply voltage Vdd (151) is changed by changing the output of the EL power supply unit 145.

図16(a)は典型的なEL素子の電流−輝度(153(a))、電流−電圧(154)特性である。必要な輝度が最大Lwまでいるとすると、そのときにEL素子152に流れる電流は153(a)の直線からIwとなり、そのときにEL素子152にかかる電圧はVwとなる。従って、電源電圧Vdd(151)に必要な電圧は少なくともVw、EL素子のばらつきなどのマージンを見ればVdd1程度である。   FIG. 16A shows current-luminance (153 (a)) and current-voltage (154) characteristics of a typical EL element. Assuming that the required luminance is up to the maximum Lw, the current flowing in the EL element 152 at that time becomes Iw from the straight line 153 (a), and the voltage applied to the EL element 152 at that time becomes Vw. Accordingly, the voltage necessary for the power supply voltage Vdd (151) is at least Vw, and is about Vdd1 in view of a margin such as variations in EL elements.

ここで、電源電圧Vdd(151)をVdd2に下げたとすると、EL素子152にかかる電圧がVdd2以上となる輝度は発生せず、153(b)の一点鎖線に示すように、ある輝度以上は電流値を上げても上昇しない。つまり、白付近の階調はほとんど同じ輝度となる。   Here, assuming that the power supply voltage Vdd (151) is lowered to Vdd2, no luminance is generated when the voltage applied to the EL element 152 is Vdd2 or higher, and as shown by the one-dot chain line of 153 (b), the luminance exceeds a certain luminance. Even if you raise the value, it does not rise. That is, the gradation near white has almost the same luminance.

部分表示時においては必要最低限の情報のみを表示することが多いため、表示階調数は2から8階調であり、最大表示可能階調数である64階調と比べて少ないため1階調あたりの輝度変化が大きく、Vdd2を調整することで153(b)の一点鎖線のような電流−輝度特性となっても表示に影響がなくなる。また、部分表示時に必要な階調のとり方を調整することで、表示に影響しないVdd2の範囲を大きくすることが可能である。このように、電源電圧の低下により低電力駆動を実現することができる。   Since only the minimum necessary information is often displayed at the time of partial display, the number of display gradations is 2 to 8 gradations, which is smaller than the maximum displayable gradation number of 64 gradations. The luminance change per key is large, and even if the current-luminance characteristic as indicated by the one-dot chain line of 153 (b) is obtained by adjusting Vdd2, the display is not affected. Further, by adjusting the gradation method necessary for partial display, it is possible to increase the Vdd2 range that does not affect the display. In this way, low power driving can be realized by reducing the power supply voltage.

(実施の形態3)
部分表示時において全画面表示時よりも表示階調数が少ない場合、階調間の輝度変化量は大きくなる。これは図16(a)において電源電圧Vdd(151)をVdd2とした場合でも、一定輝度となる電流値をとる階調数が少なくなる。例えば、表示階調数が4分の1になれば、4分の1の階調のみが同一輝度となる。それゆえ、色数が少なくなるにつれて電流値を低くとっても153(b)の一点鎖線の特性による表示劣化が少なくなるため、電源電圧を低くすることができる。
(Embodiment 3)
When the number of display gradations is smaller in partial display than in full screen display, the amount of change in luminance between gradations is large. This is because, even when the power supply voltage Vdd (151) is Vdd2 in FIG. For example, when the number of display gradations is reduced to a quarter, only a quarter of the gradations have the same luminance. Therefore, even if the current value is lowered as the number of colors is reduced, display deterioration due to the characteristics of the one-dot chain line of 153 (b) is reduced, so that the power supply voltage can be lowered.

一般に、表示装置の各電源はある基準となる電圧値を数倍昇圧もしくは降下することにより生成している。EL電源値の値は、基準となる電圧値の整数倍であれば、表示装置全体の電力を有効に使うことができる。そこで、電源電圧Vdd(151)の電圧値は基準電源の整数倍のうちの1つとし、部分表示時では全画面表示に比べて倍率が小さい電圧を使うようにすれば、電源電圧を生成するために余分に必要となる電力が小さくなり、かつEL素子152で消費される電力も小さくすることができる。   In general, each power supply of a display device is generated by boosting or dropping a certain reference voltage value several times. If the value of the EL power supply value is an integral multiple of the reference voltage value, the power of the entire display device can be used effectively. Therefore, if the voltage value of the power supply voltage Vdd (151) is one of an integral multiple of the reference power supply and a voltage having a smaller magnification than that of the full screen display is used during partial display, the power supply voltage is generated. Therefore, extra power required is reduced, and power consumed by the EL element 152 can be reduced.

(実施の形態4)
図17は本発明の第4の実施の形態を示すブロック図と1画素回路を示したものである。
(Embodiment 4)
FIG. 17 shows a block diagram and a one-pixel circuit showing a fourth embodiment of the present invention.

ソース信号線201には入力データに応じてデジタルアナログ変換機209及び出力バッファ203を通してデータに応じた電圧値が印加される。この時、ソース信号線に印加される最大電圧値は電圧生成部204で出力されたVrefにより決められる。EL電源線208には電圧生成部204で出力されたVddが印加される。   A voltage value corresponding to the data is applied to the source signal line 201 through the digital-analog converter 209 and the output buffer 203 according to the input data. At this time, the maximum voltage value applied to the source signal line is determined by Vref output from the voltage generator 204. The Vdd output from the voltage generator 204 is applied to the EL power supply line 208.

部分表示時においては、必要最低限の情報がなるべく少ない電力で表示される必要があるため、白表示時の輝度は全画面表示時に比べ低くてもよい。   At the time of partial display, since the necessary minimum information needs to be displayed with as little power as possible, the luminance at the time of white display may be lower than that at the time of full screen display.

輝度を下げるということはEL電源線208の電圧が等しいならば、ソース信号線電圧を高くする必要がある。一方で、EL電源線208とVrefを同じ電圧値だけ低下させても同一輝度を得ることは可能である。輝度が低下すればEL素子206にかかる電圧も小さくなり、表示可能である。全電源の電圧を低下させるには電圧生成部に入力される基準電源V1を低下させればよい。基準電源の制御信号入力として、パーシャル切り替え部200a、データ形式検出手段200bの出力を用いれば、表示領域の大きさ及び色数などで、電源電圧を変化させることができ、部分表示で色数が少ない場合に最も基準電源V1を低くするようにできる。これにより、画質優先、電力優先を切り替えて表示できる表示装置を実現できる。   Lowering the luminance requires increasing the source signal line voltage if the voltage of the EL power supply line 208 is equal. On the other hand, even if the EL power supply line 208 and Vref are lowered by the same voltage value, the same luminance can be obtained. If the luminance is reduced, the voltage applied to the EL element 206 is also reduced, and display is possible. In order to reduce the voltage of all the power supplies, the reference power supply V1 input to the voltage generator may be reduced. If the output of the partial switching unit 200a and the data format detection means 200b is used as the control signal input for the reference power supply, the power supply voltage can be changed depending on the size of the display area and the number of colors, etc. When the number is small, the reference power supply V1 can be made the lowest. Thereby, it is possible to realize a display device capable of switching and displaying image quality priority and power priority.

なお、データ形式検出手段200bでは入力データに対し、制御ビットもしくはパケットを検出し、例えば図18のようにデータが送られてきたとすると、色数の情報が入った183の内容を判定することで色数を識別することが可能である。   Note that the data format detection means 200b detects a control bit or packet for the input data. For example, if data is sent as shown in FIG. 18, the content of the color number information 183 is determined. It is possible to identify the number of colors.

(実施の形態5)
図19は本発明の第6の実施の形態におけるブロック図を表したものである。複数の発振器161とそのうちの1出力を選択する切り替え回路162及び分周回路163を持つことが本発明の特徴である。
(Embodiment 5)
FIG. 19 shows a block diagram according to the sixth embodiment of the present invention. The present invention is characterized by having a plurality of oscillators 161 and a switching circuit 162 and a frequency dividing circuit 163 for selecting one of them.

切り替え回路162及び分周回路163はパーシャル切り替え部167により出力を制御され、全画面表示時と部分表示時において発振周波数を変化させることができ、フレーム周波数や水平走査期間を可変させることができる。   The output of the switching circuit 162 and the frequency dividing circuit 163 is controlled by the partial switching unit 167, the oscillation frequency can be changed during full screen display and partial display, and the frame frequency and the horizontal scanning period can be varied.

フレーム周波数を下げることは各信号線の充放電電力を低下させることができる。   Lowering the frame frequency can lower the charge / discharge power of each signal line.

また、フレーム周波数を同一とし、表示行数の変化に応じて水平走査期間を長くすることができる。これは特にソース信号線の電流値に応じてEL素子の階調表示を行う場合において、例えば図4の画素構成を持つ表示装置において駆動用トランジスタ27aの見かけの抵抗が大きくソース信号線21の容量との積による時定数が大きくなり、水平走査期間内に立ちあがりにくいことに対し、本発明により発振周波数を変化させることで水平走査期間を長くすることは、所定の輝度を表示させやすくすることに対し有効である。また、図6の画素構成においても、駆動用トランジスタ87aの見かけの抵抗値が高いため、同様に本発明の効果を得ることができる。   Further, the frame frequency can be the same, and the horizontal scanning period can be lengthened according to the change in the number of display rows. This is particularly the case when performing gradation display of EL elements according to the current value of the source signal line, for example, in the display device having the pixel configuration of FIG. In contrast to the fact that the time constant due to the product increases and it is difficult to stand up within the horizontal scanning period, increasing the horizontal scanning period by changing the oscillation frequency according to the present invention makes it easy to display a predetermined luminance. It is effective against. Also in the pixel configuration of FIG. 6, since the apparent resistance value of the driving transistor 87a is high, the effect of the present invention can be similarly obtained.

一般に、全画面表示時に比べ部分表示時では表示色数が少なくなる。この場合、階調表示方式として、フレームレートコントロール法(FRC)を用いると、全画面表示時と部分表示時ではフリッカのない表示が可能な最低フレーム周波数が異なり、部分表示時には15Hz、4096色全画面表示時においては80Hzである(全画面表示時での表示色が増加すれば当然、フレーム周波数も高くなる)。本発明において、発振器1(161a)を全画面表示時の発振器とし、発振器2(161b)を部分表示時の発振器とし、最適発振周波数とすることで、部分表示時のフレーム周波数を低下させることができる。   Generally, the number of display colors is smaller during partial display than during full screen display. In this case, when the frame rate control method (FRC) is used as a gradation display method, the minimum frame frequency at which flicker-free display is possible differs between full screen display and partial display. 80 Hz at the time of screen display (if the display color at the time of full screen display increases, the frame frequency naturally increases). In the present invention, the oscillator 1 (161a) is an oscillator for full-screen display, the oscillator 2 (161b) is an oscillator for partial display, and the optimal oscillation frequency can be used to reduce the frame frequency during partial display. it can.

(実施の形態6)
ソース信号線の電流値により階調制御を行う場合、例えば図4のような画素構成が考えられる。ゲート信号線1(22)の操作によりある1水平走査期間にソース信号線に流れる電流と同一電流が駆動用トランジスタ27aに流れるように、接点28Aの電位を変化させる。この時、接点28Aの電位を変化させるための電荷は駆動用トランジスタ27aを通して供給される。ソース信号線に流れる電流が数μA以下の場合、駆動用トランジスタ27aの電流−電圧特性から出される見かけの抵抗値は非常に大きく、そのため、浮遊容量との積が大きくなるので変化に要する時間が250μ秒以上となる。そのため、220行でフレーム周波数60Hzでは入力データに対し、階調表示ができないという問題点があった。
(Embodiment 6)
When gradation control is performed using the current value of the source signal line, for example, a pixel configuration as shown in FIG. By operating the gate signal line 1 (22), the potential of the contact 28A is changed so that the same current as the current flowing in the source signal line flows in the driving transistor 27a in one horizontal scanning period. At this time, the charge for changing the potential of the contact 28A is supplied through the driving transistor 27a. When the current flowing through the source signal line is several μA or less, the apparent resistance value derived from the current-voltage characteristics of the driving transistor 27a is very large. Therefore, the product of the stray capacitance is large, and the time required for the change is large. 250 μsec or longer. Therefore, there is a problem that gradation display cannot be performed for input data at a frame frequency of 60 Hz with 220 rows.

これを解決するための方法として、所定階調のX倍(ここでのXは2以上の自然数)の電流を流し、駆動用トランジスタ27aの見かけの抵抗値を下げ、ソース信号線電流の変化を速くするようにした。所定輝度への調整はゲート信号線2(23)に印加されるパルス幅を調整し、EL素子26に電流が流れる期間を制御することで行った。この時のソース信号線及びゲート信号線の波形を図20(a)に示す。   As a method for solving this, a current that is X times a predetermined gradation (where X is a natural number of 2 or more) is passed, the apparent resistance value of the driving transistor 27a is lowered, and the change in the source signal line current is reduced. I tried to make it faster. Adjustment to the predetermined luminance was performed by adjusting the pulse width applied to the gate signal line 2 (23) and controlling the period during which current flows through the EL element 26. The waveforms of the source signal line and the gate signal line at this time are shown in FIG.

部分表示時に水平走査期間を長くできるようにした実施の形態5においては、ソース信号線の電流値の変化に要する時間が遅くなってもよい。フレーム周波数を一定とした場合、表示行が半分であれば水平走査期間はおよそ倍となる。   In the fifth embodiment in which the horizontal scanning period can be extended during partial display, the time required for changing the current value of the source signal line may be delayed. If the frame frequency is constant, the horizontal scanning period is approximately doubled if the number of display lines is half.

ここで、部分表示行がおよそ全画面の3分の1以下であるなら、仮にフレーム周波数が60Hzであっても、1水平走査期間は230μ秒以上であることから、全画面表示時に比べ書き込み電流の倍率を下げることができる。1水平走査期間が250μ秒以上あれば、所定電流通り書き込めばよい。この方法を用いれば、書き込み時に必要な電流値が低下すること、ある時間においてEL素子を流れる電流値が少なくなればEL素子にかかる電圧も低下することから、EL電源線25に印加する電圧値も低下させることができ、消費電力を小さくすることができる。例えば、10倍電流で書き込んでいたのを、所定電流で書き込んだ場合、EL電源電圧は30%程度減少し、これにより消費電力は30%低下した。   Here, if the partial display line is approximately one-third or less of the full screen, even if the frame frequency is 60 Hz, one horizontal scanning period is 230 μsec or more. Can be reduced. If one horizontal scanning period is 250 μsec or more, writing may be performed according to a predetermined current. If this method is used, the current value required for writing decreases, and if the current value flowing through the EL element decreases in a certain time, the voltage applied to the EL element also decreases. Therefore, the voltage value applied to the EL power supply line 25 The power consumption can be reduced. For example, when writing with 10 times the current but writing with a predetermined current, the EL power supply voltage was reduced by about 30%, thereby reducing the power consumption by 30%.

(実施の形態7)
図21は本発明の第7の形態を実施するための入力データ処理部及びソース信号線出力部を示したものである。
(Embodiment 7)
FIG. 21 shows an input data processing unit and a source signal line output unit for carrying out the seventh embodiment of the present invention.

本発明の特徴は、データRAM174から送られてきたデータに対し、ソース信号線へ送る電流値の設定を変換テーブル176で変更できるようにし、変換テーブル176の動作はタイマー175及び、データ形式検出手段173、パーシャル切り替え部172の出力により変化できるようにしたことである。   The feature of the present invention is that the setting of the current value sent to the source signal line can be changed by the conversion table 176 for the data sent from the data RAM 174, and the operation of the conversion table 176 is the timer 175 and the data format detecting means. 173, which can be changed by the output of the partial switching unit 172.

例えば、タイマー175においては、図8及び図22の情報端末などでボタン操作を行ったときに信号を検知し、ボタン操作後には所定輝度で表示を行うが、一定時間後には変換テーブル176の値を変化させ、所定輝度の10%以上60%以下に絞るように表示データ値に対する電流源177の選択の仕方を変化させることができる。これにより、ユーザにより操作が行われているときには表示優先で階調表示を行い、一定時間後には輝度を低下させ、電流値の低下により低電力駆動を行えるようにすることで、限られた電源を有効に使えるようにできる。   For example, the timer 175 detects a signal when a button operation is performed on the information terminal shown in FIGS. 8 and 22, and displays the signal with a predetermined luminance after the button operation. , And the method of selecting the current source 177 with respect to the display data value can be changed so as to be narrowed down to 10% to 60% of the predetermined luminance. As a result, a limited power supply is provided by performing gradation display with display priority when an operation is performed by the user, reducing luminance after a certain period of time, and enabling low-power driving by reducing the current value. Can be used effectively.

なお、この方法は、携帯情報機器以外でも、モニターなどに用いて省電力モードとして適用することもでき、消費電力が下がることから地球環境保全にも役立つ。   In addition, this method can be applied to a power saving mode by using it for a monitor or the like other than a portable information device, and it is useful for global environment conservation because power consumption is reduced.

また、データ形式検出手段173では入力される表示データを検出し、色数、動画静止画などの判定を行う。これは、例えば図18のようにデータが送信されるとすれば、各パケットの開始を示すフラグ部181の検出、更にヘッダ部182、色数183や制御信号184の値を検出することで、判定可能である。   The data format detection unit 173 detects input display data and determines the number of colors, a moving image still image, and the like. For example, if data is transmitted as shown in FIG. 18, by detecting the flag part 181 indicating the start of each packet, and further detecting the values of the header part 182, the number of colors 183, and the control signal 184, Judgment is possible.

このようにして判定した結果をデータRAM174及び変換テーブル176へ出力する。データRAM174ではデータ形式検出手段173の出力をもとに、色数などに応じてRAMに格納する方法を選択し、限られた容量を有効に使用することが可能となる。   The determination result is output to the data RAM 174 and the conversion table 176. In the data RAM 174, based on the output of the data format detection means 173, a method of storing in the RAM according to the number of colors or the like is selected, and a limited capacity can be used effectively.

一方、変換テーブル176ではデータ形式検出手段173で検出した表示階調数に応じて、階調−輝度特性を変化させることができる。これにより、表示階調ごとに最適な階調特性を得ることが可能となる。   On the other hand, in the conversion table 176, the gradation-luminance characteristic can be changed according to the number of display gradations detected by the data format detection means 173. This makes it possible to obtain optimum gradation characteristics for each display gradation.

また、タイマー175とデータ形式検出手段173を組み合わせることで、表示階調数が少ない場合には、キー操作時などユーザが表示画面を見る場合と、一定時間後での表示輝度を変化させることが可能である。例えば図23のように、16階調表示可能な表示装置において4階調表示を行う場合、階調0、15の他に2階調をとることが多い。キー操作中やキー操作後の一定期間ではこのように階調をとり、タイマー175により一定期間後には例えば階調0から3の4階調表示を行うようにする。この操作を行えば、EL素子に流れる最大の電流値がI15からI3まで低下できるため低電力駆動が可能となる。なお、輝度と電力はトレードオフの関係にあるため、電力と必要輝度に応じて、4階調のとり方を変化させてもよい。   In addition, by combining the timer 175 and the data format detection unit 173, when the number of display gradations is small, the user can change the display brightness after a predetermined time when the user looks at the display screen, such as when operating a key. Is possible. For example, as shown in FIG. 23, when four gradation display is performed in a display device capable of displaying 16 gradations, in addition to gradations 0 and 15, two gradations are often used. The gradation is obtained in this way during a key operation or a certain period after the key operation, and after the certain period, for example, a four gradation display of gradations 0 to 3 is performed by the timer 175. If this operation is performed, the maximum current value flowing through the EL element can be reduced from I15 to I3, so that low power driving is possible. Note that since luminance and power are in a trade-off relationship, the method of taking four gradations may be changed according to power and required luminance.

低電力化の方法として他に、電流源177の各電流値を小さくすることでも実現可能である。電流値を小さくするかの判定手段としてタイマー175、データ形式検出手段173を用いる。この場合、表示階調数に関わらず最大輝度を低下できるので、低電力化できる。   As another method for reducing power consumption, it can be realized by reducing each current value of the current source 177. A timer 175 and a data format detection means 173 are used as means for determining whether to reduce the current value. In this case, since the maximum luminance can be reduced regardless of the number of display gradations, the power can be reduced.

(実施の形態8)
図21の構成において、パーシャル切り替え部172の出力を図2のようにソースドライバ、ゲートドライバに送るとともに、データRAM174及び変換テーブル176に送ることで、部分表示時におけるデータRAM174領域の有効活用を図ることができる。例えば、データRAM174には1画面分のデータが格納できるとすると、部分表示時には全画面に対する表示割合に応じて、複数画面分のデータを蓄積できる。これにより、外部より表示データをデータRAM174に転送する必要がなくなり、低電力化を図ることができる。
(Embodiment 8)
In the configuration of FIG. 21, the output of the partial switching unit 172 is sent to the source driver and gate driver as shown in FIG. 2 and also sent to the data RAM 174 and the conversion table 176, thereby effectively utilizing the data RAM 174 area at the time of partial display. be able to. For example, assuming that data for one screen can be stored in the data RAM 174, data for a plurality of screens can be stored according to the display ratio for the entire screen during partial display. This eliminates the need to transfer display data from the outside to the data RAM 174, thereby reducing power consumption.

また、変換テーブル176においても、全画面表示時と部分表示時で表示階調数が同じである同一階調データに対し、選択する電流源177を変化させることができるようにするため、全画面表示時には画質優先、部分表示時には電力優先で表示させるといった設定が可能となる。   Also in the conversion table 176, the current source 177 to be selected can be changed with respect to the same gradation data having the same display gradation number during full screen display and partial display. Settings can be made such that image quality is prioritized during display and power is prioritized during partial display.

図21には示していないが、外部調整手段を設け、タイマー175の時間設定、変換テーブル176の設定を外部から調整できるようにしてもよい。   Although not shown in FIG. 21, an external adjustment unit may be provided so that the time setting of the timer 175 and the setting of the conversion table 176 can be adjusted from the outside.

また、本発明のいずれの形態においても、図3のソースドライバ71及びゲートドライバ70を低温ポリシリコンを用いて表示装置のガラス基板に形成してもよい。もしくは、ソースドライバ71及びゲートドライバ70を半導体回路として作成し、表示パネルと組み合わせてもよい。また、一方のドライバを低温ポリシリコンで表示装置のガラス基板に形成し、他方を半導体回路として形成し、表示パネルと組み合わせる方法でもよい。   In any of the embodiments of the present invention, the source driver 71 and the gate driver 70 shown in FIG. 3 may be formed on a glass substrate of a display device using low-temperature polysilicon. Alternatively, the source driver 71 and the gate driver 70 may be formed as semiconductor circuits and combined with the display panel. Alternatively, one driver may be formed of low-temperature polysilicon on the glass substrate of the display device, the other is formed as a semiconductor circuit, and combined with the display panel.

また、図24のようにドライバICを一方向に搭載してもよい。このように搭載することは、図8もしくは図22に示した携帯情報端末においてX−Yの2方向におくことに比べ、機器に対し左右対称に表示部を配置できるという利点がある。   Further, the driver IC may be mounted in one direction as shown in FIG. Mounting in this way has an advantage that the display unit can be arranged symmetrically with respect to the device as compared with the portable information terminal shown in FIG. 8 or FIG.

この例ではスイッチング素子として、Pチャネルのスイッチング素子を例にして説明を行ったが、Nチャネルのスイッチング素子、もしくはその組み合わせによっても、同様に実現可能である。例えば、図4に示した画素構成の場合、ゲート信号線1(22)及びゲート信号線2(23)に印加させる電圧値にNチャネルスイッチング素子を用いた場合は、ロジックレベルで考えるとPチャネルスイッチング素子の信号の反転信号を入れればよく、ソース信号線21を流れる電流については電流を流す向きを逆にし、EL電源線25から供給される電圧は画素回路上、最も低い電位とする。これを図25(a)に示し、非表示行でのゲート信号線波形を図25(b)に示す。なお、図4の他の図1、図6及び図7の構成においても同様にNチャネルトランジスタを用いても実現可能である。   In this example, a P-channel switching element is described as an example of the switching element. However, an N-channel switching element or a combination thereof can be similarly realized. For example, in the case of the pixel configuration shown in FIG. 4, when an N-channel switching element is used as a voltage value to be applied to the gate signal line 1 (22) and the gate signal line 2 (23), considering the logic level, P channel An inversion signal of the signal of the switching element may be input, and the current flowing through the source signal line 21 is reversed, and the voltage supplied from the EL power supply line 25 is set to the lowest potential on the pixel circuit. This is shown in FIG. 25A, and the gate signal line waveform in the non-display row is shown in FIG. The other configurations of FIGS. 1, 6 and 7 in FIG. 4 can also be realized by using N-channel transistors.

本発明において、スイッチング素子として用いたトランジスタは薄膜トランジスタを例にして説明を行ったが、薄膜トランジスタに限らず、バリスタ、サイリスタ、リングダイオード、薄膜ダイオード(TFD、MIM)などを用いても同様な効果が得られる。   In the present invention, the transistor used as the switching element has been described using a thin film transistor as an example. However, the same effect can be obtained by using a varistor, a thyristor, a ring diode, a thin film diode (TFD, MIM) or the like without being limited to a thin film transistor. can get.

また、表示素子としてEL素子で説明を行ったが、有機電界発光素子や無機エレクトロルミネッセンス素子、発光ダイオードなどを用いてもよい。   Further, although an EL element has been described as a display element, an organic electroluminescence element, an inorganic electroluminescence element, a light emitting diode, or the like may be used.

ソース信号線電圧により階調制御を行う画素構成の場合に、駆動用トランジスタとEL素子の間に電流切断手段を設けた例を示した図The figure which showed the example which provided the current cutting means between the drive transistor and EL element in the case of the pixel structure which performs gradation control by a source signal line voltage 本発明の第1の実施の形態による全画面もしくは部分表示切り替えに必要な制御信号ブロックを示した図The figure which showed the control signal block required for full screen or partial display switching by the 1st Embodiment of this invention 本発明の表示装置の構成を示した図The figure which showed the structure of the display apparatus of this invention 本発明に適用できる画素構成の一形態を示した図The figure which showed one form of the pixel structure which can be applied to this invention EL素子に逆バイアス電圧を印加できる画素構成の例を示した図The figure which showed the example of the pixel structure which can apply a reverse bias voltage to EL element カレントミラー画素構成における本発明を実施するための画素構成を示した図The figure which showed the pixel structure for implementing this invention in a current mirror pixel structure ソース信号線電圧により階調制御を行い、駆動用トランジスタの閾値電圧のばらつきを補正する機能を入れた画素構成の例を示した図A diagram showing an example of a pixel configuration in which gradation control is performed using a source signal line voltage and a function for correcting a variation in threshold voltage of a driving transistor is included. 携帯情報端末における部分表示を適用した例を示した図The figure which showed the example which applied the partial display in a portable information terminal 図4に示す画素構成と本発明の形態を用いて部分表示を行った時のゲート信号線の波形を示した図The figure which showed the waveform of the gate signal line at the time of performing partial display using the pixel structure shown in FIG. 4, and the form of this invention 本発明の実施の形態1によるゲート信号線生成部を実現する1つの例のブロック図1 is a block diagram of an example for realizing a gate signal line generation unit according to a first embodiment of the present invention. カレントミラー画素構成での表示行及び非表示行のゲート信号線の波形を示した図The figure which showed the waveform of the gate signal line of the display row and non-display row in the current mirror pixel configuration 本発明の形態を用い、図1の画素構成の場合におけるゲート信号線波形を示した図The figure which showed the gate signal line waveform in the case of the pixel structure of FIG. 1 using the form of this invention ソース信号線に流れる電圧に応じて階調表示を行う場合に、EL素子に逆方向電圧を印加できるようにした画素構成を示した図A diagram showing a pixel configuration in which a reverse voltage can be applied to an EL element when gradation display is performed according to a voltage flowing through a source signal line. 図7の回路構成において本発明の実施の形態による表示行及び非表示行のゲート信号線波形を示した図FIG. 7 is a view showing gate signal line waveforms of display rows and non-display rows according to the embodiment of the present invention in the circuit configuration of FIG. 表示領域の大きさによりEL電源電圧を変化させることができるようにするためのブロック図Block diagram for enabling the EL power supply voltage to be changed depending on the size of the display area EL素子の電流−電圧−輝度特性を示した図The figure which showed the current-voltage-luminance characteristic of EL element 基準電圧と電圧生成部及び電圧出力とソース信号線及び画素の関係を示した図The figure which showed the relationship between a reference voltage, a voltage generation part, a voltage output, a source signal line, and a pixel. 表示データ入力の形式の一例を示した図Figure showing an example of display data input format 本発明の実施の形態の1つである発振周波数を可変できるようにしたブロック図1 is a block diagram in which an oscillation frequency that is one embodiment of the present invention can be varied. 実施の形態6において全画面表示時と部分表示時におけるソース及びゲート信号線の印加パターンを示した図The figure which showed the application pattern of the source and the gate signal line at the time of full screen display and partial display in Embodiment 6 階調数、表示領域の大きさ、及び時間により同一入力データに対して異なる電流出力を選択できるようにした図A diagram that allows different current outputs to be selected for the same input data depending on the number of gradations, the size of the display area, and time 折りたたみ型の携帯情報端末における部分表示を行う例を示した図The figure which showed the example which performs the partial display in a foldable portable information terminal 階調と電流値の関係を示した図Diagram showing the relationship between gradation and current value 表示装置に駆動用半導体回路を配置した例を示した図The figure which showed the example which has arrange | positioned the drive semiconductor circuit in the display device Nチャネルトランジスタで構成した場合の図Diagram when configured with N-channel transistors

符号の説明Explanation of symbols

11 コントローラ
12 表示領域記憶手段
13 パーシャル切り替え部
14 データRAM
15 ソースドライバ
16 表示部
17 ゲートドライバ
21 ソース信号線
22 ゲート信号線1
23 ゲート信号線2
24 蓄積容量
25 EL電源線
26 EL素子
27 トランジスタ
28 接点
121 ソース信号線
122 ゲート信号線1
123 ゲート信号線2
124 蓄積容量
125 EL電源線
126 EL素子
127 トランジスタ
11 Controller 12 Display Area Storage Unit 13 Partial Switching Unit 14 Data RAM
15 Source Driver 16 Display 17 Gate Driver 21 Source Signal Line 22 Gate Signal Line 1
23 Gate signal line 2
24 Storage Capacitor 25 EL Power Line 26 EL Element 27 Transistor 28 Contact 121 Source Signal Line 122 Gate Signal Line 1
123 Gate signal line 2
124 Storage Capacitance 125 EL Power Supply Line 126 EL Element 127 Transistor

Claims (4)

複数の画素がマトリクス状に配置され、前記画素ごとに電流に応じて発光する有機発光素子が配置された表示画面を有するアクティブマトリクス型表示装置であって、  An active matrix display device having a display screen in which a plurality of pixels are arranged in a matrix, and an organic light emitting element that emits light according to current is arranged for each pixel,
映像信号を出力するソースドライバと、  A source driver that outputs video signals;
前記画素ごとに形成され、前記映像信号に応じた電流を前記有機発光素子に供給する駆動用トランジスタと、  A driving transistor that is formed for each pixel and supplies a current corresponding to the video signal to the organic light emitting element;
前記有機発光素子に流れる電流の電流経路に形成された第1のスイッチング素子と、  A first switching element formed in a current path of a current flowing through the organic light emitting element;
前記画素ごとに、前記ソースドライバから前記駆動用トランジスタへの前記映像信号経路に形成された第2のスイッチング素子と、  A second switching element formed in the video signal path from the source driver to the driving transistor for each pixel;
前記画素の表示及び非表示に応じて前記第1のスイッチング素子を導通及び非導通とするゲートドライバと、  A gate driver for turning on and off the first switching element according to display and non-display of the pixel;
表示領域の設定および切り替えを行う制御部と、A control unit for setting and switching the display area;
を具備し、Comprising
前記画素には、EL電源線を介して、電圧が印加されるように構成されており、  A voltage is applied to the pixel via an EL power line,
前記ゲートドライバは、イネーブル信号を入力されるよう構成されており、  The gate driver is configured to receive an enable signal;
前記制御部は、前記ゲートドライバおよび前記ソースドライバに対して、前記表示画面全体を表示領域とする全画面表示と、前記表示画面の一部を表示領域とする部分表示とを切替える制御を行い、  The control unit controls the gate driver and the source driver to switch between full screen display with the entire display screen as a display area and partial display with a part of the display screen as a display area,
前記部分表示では、前記表示領域において、前記第1のスイッチング素子を導通させ、前記表示領域以外の領域において、前記ゲートドライバに入力されるイネーブル信号に基づいて、少なくとも前記第1のスイッチング素子を1フレームの全期間に渡って非導通とし、In the partial display, the first switching element is made conductive in the display area, and at least the first switching element is set to 1 in an area other than the display area based on an enable signal input to the gate driver. Non-conducting for the entire duration of the frame,
前記部分表示において前記EL電源線に印加する電圧は、前記全画面表示において前記EL電源線に印加する電圧よりも低くすることを特徴とするアクティブマトリクス型表示装置。  The active matrix display device, wherein a voltage applied to the EL power supply line in the partial display is lower than a voltage applied to the EL power supply line in the full screen display.
前記ゲートドライバは、前記表示画面の画素行に対応する選択部とラッチ部を有し、  The gate driver includes a selection unit and a latch unit corresponding to a pixel row of the display screen,
前記選択部は、前記イネーブル信号を入力されるよう構成されていることを特徴とする請求項1記載のアクティブマトリクス型表示装置。  The active matrix display device according to claim 1, wherein the selection unit is configured to receive the enable signal.
前記第1の表示領域において、第1の表示行数と前記第1の表示行数と異なる第2の表示行数で、1画素行を選択する水平走査期間を異ならせることを特徴とする請求項1記載のアクティブマトリクス型表示装置。  The horizontal scanning period for selecting one pixel row is different in the first display region by a first display row number and a second display row number different from the first display row number. Item 6. An active matrix display device according to Item 1. 前記表示画面に表示する第1の表示行数と第2の表示行数で、前記ソースドライバ回路から出力する映像信号の大きさを異ならせることを特徴とする請求項1記載のアクティブマトリクス型表示装置。  2. The active matrix display according to claim 1, wherein the magnitude of the video signal output from the source driver circuit is made different between the first display line number and the second display line number displayed on the display screen. apparatus.
JP2007037043A 2007-02-16 2007-02-16 Active matrix display device. Expired - Lifetime JP4149494B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007037043A JP4149494B2 (en) 2007-02-16 2007-02-16 Active matrix display device.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007037043A JP4149494B2 (en) 2007-02-16 2007-02-16 Active matrix display device.

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001319005A Division JP4213376B2 (en) 2001-10-17 2001-10-17 Active matrix display device, driving method thereof, and portable information terminal

Publications (2)

Publication Number Publication Date
JP2007188098A JP2007188098A (en) 2007-07-26
JP4149494B2 true JP4149494B2 (en) 2008-09-10

Family

ID=38343255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007037043A Expired - Lifetime JP4149494B2 (en) 2007-02-16 2007-02-16 Active matrix display device.

Country Status (1)

Country Link
JP (1) JP4149494B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100894606B1 (en) 2007-10-29 2009-04-24 삼성모바일디스플레이주식회사 Organic lighting emitting display and supply power method thereof
WO2009093508A1 (en) * 2008-01-22 2009-07-30 Nec Corporation Terminal, method for controlling display device of terminal, recording medium where program for controlling display device is recorded
JP4502025B2 (en) * 2008-02-25 2010-07-14 エプソンイメージングデバイス株式会社 Liquid crystal display
JP5176799B2 (en) 2008-09-08 2013-04-03 船井電機株式会社 Laser driving circuit and laser display

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244880A (en) * 1989-03-17 1990-09-28 Hitachi Ltd Synthesis pattern display device, electronic view finder formed thereby and plane type television receiver
JPH04314096A (en) * 1991-04-12 1992-11-05 Matsushita Electric Ind Co Ltd Display device
JP3487628B2 (en) * 1994-02-16 2004-01-19 株式会社日立製作所 Liquid crystal display
EP0707301A1 (en) * 1994-09-14 1996-04-17 Texas Instruments Incorporated Power management for a display device
US6236394B1 (en) * 1997-03-28 2001-05-22 Seiko Epson Corporation Power supply circuit, display device, and electronic instrument
US5952789A (en) * 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
JP4251377B2 (en) * 1997-04-23 2009-04-08 宇東科技股▲ふん▼有限公司 Active matrix light emitting diode pixel structure and method
JPH10326084A (en) * 1997-05-23 1998-12-08 Sony Corp Display device
JPH113048A (en) * 1997-06-10 1999-01-06 Canon Inc Electroluminescent element and device and their production
JPH11184434A (en) * 1997-12-19 1999-07-09 Seiko Epson Corp Liquid crystal device and electronic equipment
JPH11288245A (en) * 1998-04-01 1999-10-19 Canon Inc Method and device for picture display
JP2002511608A (en) * 1998-04-15 2002-04-16 ケンブリッジ ディスプレイ テクノロジー リミテッド Display control device with low power consumption mode
JP2000132134A (en) * 1998-10-23 2000-05-12 Sharp Corp Display device, display method, and information processing device with display device
FI115801B (en) * 1999-05-27 2005-07-15 Nokia Corp display Control
JP4092857B2 (en) * 1999-06-17 2008-05-28 ソニー株式会社 Image display device
TW526455B (en) * 1999-07-14 2003-04-01 Sony Corp Current drive circuit and display comprising the same, pixel circuit, and drive method
JP3618064B2 (en) * 1999-10-12 2005-02-09 東北パイオニア株式会社 Driving device and driving method of light emitting display panel
JP2001202053A (en) * 1999-11-09 2001-07-27 Matsushita Electric Ind Co Ltd Display device and information portable terminal
JP3405291B2 (en) * 1999-11-11 2003-05-12 日本電気株式会社 Gradation control method for organic EL display device
JP2001210122A (en) * 2000-01-28 2001-08-03 Matsushita Electric Ind Co Ltd Luminaire, video display device, method of driving video display device, liquid crystal display panel, method of manufacturing liquid crystal display panel, method of driving liquid crystal display panel, array substrate, display device, viewfinder and video camera
JP3566620B2 (en) * 2000-03-28 2004-09-15 東芝マイクロエレクトロニクス株式会社 LCD display drive circuit
JP2001306018A (en) * 2000-04-26 2001-11-02 Victor Co Of Japan Ltd Matrix-type display device
JP2002116728A (en) * 2000-10-10 2002-04-19 Matsushita Electric Ind Co Ltd Display device
JP2002366100A (en) * 2001-06-05 2002-12-20 Tohoku Pioneer Corp Driving device of light emitting display panel
JP2003091259A (en) * 2001-09-18 2003-03-28 Tohoku Pioneer Corp Device for driving light-emitting display panel
JP4011320B2 (en) * 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 Display device and electronic apparatus using the same

Also Published As

Publication number Publication date
JP2007188098A (en) 2007-07-26

Similar Documents

Publication Publication Date Title
JP4213376B2 (en) Active matrix display device, driving method thereof, and portable information terminal
JP5636147B2 (en) Active matrix display device
US7999768B2 (en) Organic light emitting diode display and driving method thereof
US7554514B2 (en) Electro-optical device and electronic apparatus
US8698854B2 (en) Organic light emitting diode display device and low power driving method thereof
CN103035174B (en) Organic light emitting diode display device
JP3989718B2 (en) Memory integrated display element
JP2005345992A (en) Display device
KR102647169B1 (en) Display apparatus and method of driving display panel using the same
US20100302285A1 (en) Pixel circuit and display device
KR101374443B1 (en) Organic Light Emitting Diode Display
US8330684B2 (en) Organic light emitting display and its driving method
JP2006091681A (en) Display device and display method
JP2003195808A (en) Display device using organic el element and its driving method, and portable information terminal
KR101310376B1 (en) Organic Light Emitting Diode Display And Driving Method Thereof
JP2006030516A (en) Display device and driving method thereof
JP5589250B2 (en) Active matrix display device
JP2005031643A (en) Light emitting device and display device
US20060055639A1 (en) Display device, on-vehicle display device, electronic apparatus, and display method
JP4540903B2 (en) Active matrix display device
JP5470668B2 (en) Active matrix display device
KR101166824B1 (en) A electro-Luminescence display device and a method for driving the same
JP4149494B2 (en) Active matrix display device.
JP2003108065A (en) Active matrix type display device and its driving method
CN111883035A (en) Display device and driving method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4149494

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250