JP2006030516A - Display device and driving method thereof - Google Patents

Display device and driving method thereof Download PDF

Info

Publication number
JP2006030516A
JP2006030516A JP2004208280A JP2004208280A JP2006030516A JP 2006030516 A JP2006030516 A JP 2006030516A JP 2004208280 A JP2004208280 A JP 2004208280A JP 2004208280 A JP2004208280 A JP 2004208280A JP 2006030516 A JP2006030516 A JP 2006030516A
Authority
JP
Japan
Prior art keywords
light emission
period
frame
light
duty ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004208280A
Other languages
Japanese (ja)
Inventor
Masayuki Takahashi
正行 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004208280A priority Critical patent/JP2006030516A/en
Publication of JP2006030516A publication Critical patent/JP2006030516A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To suppress flicker occurring in the case of duty driving of controlling display luminance by a duty ratio of a light emission time. <P>SOLUTION: A data line driving circuit 14 supplies a video data signal supplied from a system circuit 16 per frame, to each pixel 11. A scanning line driving circuit 13 is operated in accordance with a light emission control signal DS supplied from the system circuit 16 and selects pixels 11 in line sequence per frame to cause each light emitting element 17 to emit light with luminance corresponding to the video data signal. The system circuit 16 is provided with a light emission control means Z and sets a duty ratio of the light emission time and the light non-emission time in one frame in accordance with screen luminance information and causes each light emitting element 17 to emit light in accordance with the duty ratio and divides one frame into a plurality of sub-frames and causes each light emitting element 17 to emit light only for a light emission time according with the duty ratio to suppress flicker. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は複数の表示画素を有し、画素単位で表示制御が行われるアクティブマトリクス型表示装置及びその駆動方法に関し、特に各画素の表示素子を有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子で構成するアクティブマトリクス型表示装置及びそれらの駆動方法に関する。   The present invention relates to an active matrix type display device having a plurality of display pixels and in which display control is performed in units of pixels, and a driving method thereof, and in particular, an active matrix type in which a display element of each pixel is configured by an organic EL (Electro Luminescence) element. The present invention relates to display devices and driving methods thereof.

近年、自発光型の高輝度ディスプレイとして、有機ＥＬを用いた薄型表示装置が、注目を集めている。自発光である為に液晶表示装置の様なバックライトが不要で、表示パネル全体を１〜２ｍｍ程度にまで薄型化できるので小型・軽量化が図れ、また視野角の制限も無く、応答速度が速く、高輝度、高コントラスト、低消費電力といった長所があり、次世代ディスプレイの有力な候補とされている。有機ＥＬディスプレイは現在、ディジタルカメラや携帯電話などモバイル機器（携帯用情報機器）用小型ディスプレイへの応用が進んでいると共に、今後は、ＰＣ向けモニタやテレビなど中大型ディスプレイへの応用が考えられている。モバイル機器は屋内、野外を問わず簡単に持ち運びが出来ることから、部屋の中などの暗い場所から野外の太陽下などの明るい場所まで様々な使用環境において最適な表示画像を実現する必要があり、またＰＣモニタやテレビに関しても使用者によって様々な環境下で使用される為、最適な表示画像を実現する必要がある。さらに、その様な環境下において使用者個々によって最適な表示画像は異なり、明るい表示画像を選択する使用者から暗い表示画像を選択する使用者まで、全て対応出来るような表示画面の明るさを設定できることが必要である。   In recent years, thin display devices using organic EL have attracted attention as self-luminous high-luminance displays. Because it is self-luminous, it does not require a backlight like a liquid crystal display device, and the entire display panel can be thinned to about 1 to 2 mm, so it can be made smaller and lighter. It has advantages such as high speed, high brightness, high contrast, and low power consumption, and is considered a promising candidate for next-generation displays. Organic EL displays are currently being applied to small displays for mobile devices (portable information devices) such as digital cameras and mobile phones. In the future, applications to medium and large displays such as PC monitors and televisions are considered. ing. Because mobile devices can be easily carried both indoors and outdoors, it is necessary to realize optimal display images in various usage environments from dark places such as in rooms to bright places such as outdoors in the sun. Further, since the PC monitor and the television are used in various environments by the user, it is necessary to realize an optimal display image. In such an environment, the optimal display image varies depending on the individual user, and the brightness of the display screen is set so that it can be used for everything from users who select bright display images to users who select dark display images. It must be possible.

ＣＲＴや液晶、有機ＥＬなどの表示装置は、表示する映像フレームを１秒間に数十回書き換えるリフレッシュ操作が行われており、このフレームの書き換え周波数をリフレッシュ・レートという。このリフレッシュ・レートが低い場合にフリッカ（ちらつき）が発生する。従って、通常これらの表示装置のリフレッシュ・レートはフリッカが発生しない周波数（６０Ｈｚ）で書き換えを行っている。ところで、液晶表示装置の表示画面の明るさは、バックライトの明るさによって設定することができ、使用環境や消費電力を最適化するために表示画面の明るさを任意に設定することが可能である。バックライトは通常、冷陰極管を使用しており、インバータ回路（ランプ駆動回路）によって数十〜数百ＫＨｚという高速スイッチング駆動で点灯しているので、バックライトの点滅を人間の目が認識することができず、フリッカ（ちらつき）のない良好な表示画面を提供することができる。また、液晶表示装置は、１フレーム毎に画素電極に印加する電圧の極性を基準電圧に対して反転させたり、水平画素ライン毎に極性を反転させたり、表示画素毎に極性を反転させたりする駆動方法によってフリッカを抑制している。   In a display device such as a CRT, a liquid crystal display, or an organic EL, a refresh operation is performed to rewrite a video frame to be displayed several tens of times per second, and the rewrite frequency of this frame is called a refresh rate. Flickers occur when the refresh rate is low. Therefore, the refresh rate of these display devices is normally rewritten at a frequency (60 Hz) at which no flicker occurs. By the way, the brightness of the display screen of the liquid crystal display device can be set according to the brightness of the backlight, and the brightness of the display screen can be arbitrarily set in order to optimize the usage environment and power consumption. is there. The backlight usually uses a cold cathode tube and is lit by high-speed switching drive of several tens to several hundreds KHz by an inverter circuit (lamp drive circuit), so that human eyes recognize the flashing of the backlight. Therefore, it is possible to provide a good display screen free from flicker. In addition, the liquid crystal display device inverts the polarity of the voltage applied to the pixel electrode for each frame with respect to the reference voltage, inverts the polarity for each horizontal pixel line, or inverts the polarity for each display pixel. Flicker is suppressed by the driving method.

一方、有機ＥＬ表示装置は、画素毎に自発光型の表示素子を用い、各発光素子に電流を流すことによって発光し画像を表示する。１フレームに占める発光時間に応じて表示画面の明るさを設定することができる。従って、表示する画像のリフレッシュ・レートを６０Ｈｚで表示させていたとしても、その発光の周波数や１フレームにおける発光時間と非発光時間の比率（デューティ比）によって表示画面のフリッカ（ちらつき）が発生し、表示品質が劣化してしまう。常に発光し続けている状態（デューティ１００％）ではフリッカ（ちらつき）は発生しないが、液晶表示装置のようなホールド型の駆動になってしまうため、網膜残像により動画を表示する際に動画ボケなどの画質劣化が生じる。なお網膜残像は、１フレーム期間中にずっと画像を表示し続けるホールド型駆動のディスプレイに生じる現象で、画像が切り替わる毎に輝度を階段状に変化させるので、常に画像を切れ目なしに表示することになる。ディスプレイに表示した画像が次の画像に切り替わると、人間は２つの画像を重ねて認識し、結果的に画像の輪郭がぼやけたように感じてしまう。   On the other hand, an organic EL display device uses a self-luminous display element for each pixel, and emits light by displaying a current by passing a current through each light-emitting element. The brightness of the display screen can be set according to the light emission time occupying one frame. Therefore, even if the refresh rate of the image to be displayed is displayed at 60 Hz, flickering of the display screen occurs depending on the light emission frequency and the ratio of light emission time to non-light emission time (duty ratio) in one frame. The display quality will deteriorate. Flickering (flickering) does not occur in a state where the light is constantly emitted (duty 100%), but it becomes a hold-type drive like a liquid crystal display device, so moving image blur when displaying a moving image by retinal afterimage Image quality degradation occurs. Note that the retina afterimage is a phenomenon that occurs in a hold-type drive display that continues to display an image for one frame period, and the brightness changes stepwise each time the image is switched, so that the image is always displayed without a break. Become. When the image displayed on the display is switched to the next image, a human recognizes the two images in a superimposed manner, and as a result, the outline of the image feels blurred.

また、表示する映像のリフレッシュ・レートを高速化することでフリッカは発生しなくなる。一般的なディスプレイでは、リフレッシュ・レートを７２Ｈｚ程度にするとフリッカをほとんど感じなくなる。しかし、駆動回路の動作スピードを高速にしなければならず、消費電力が増加し、それにともなう使用部材（電子部品など）や駆動回路の大幅な変更が必要である。また、高速化にともない、駆動回路のディジタル回路部における高速のスイッチングによるエネルギー消費が増え、電磁波となって空中に放出される。空中に放出される電磁波は種々の周波数を含み、電気電子機器にさまざまな妨害を与えてしまう。   Also, flicker does not occur by increasing the refresh rate of the video to be displayed. In a general display, flicker is hardly felt when the refresh rate is set to about 72 Hz. However, the operation speed of the drive circuit has to be increased, power consumption is increased, and the use member (such as an electronic component) and the drive circuit are significantly changed accordingly. Further, with the increase in speed, energy consumption due to high-speed switching in the digital circuit portion of the drive circuit increases, and it is emitted into the air as electromagnetic waves. Electromagnetic waves emitted into the air contain various frequencies and cause various disturbances to electrical and electronic equipment.

従来の発光時間のデューティ比によって表示画面の明るさを制御するデューティ駆動方式は、発光時間設定信号を用いている。図３は、表示する映像のリフレッシュ・レート（フレームの書き換え周波数）が６０Ｈｚの場合における垂直同期信号と発光時間設定信号の波形図である。非発光期間が表示されてない消灯時間を表し、発光期間が表示されている点灯時間を表しており、１フレームにおける両者の比がデューティ比である。画像の明るさが１フレーム（６０分の１秒）の周期で細かく明るくなったり暗くなったりしているので、その明暗の輝度差がフリッカ（ちらつき）として認識されてしまう。フリッカ（ちらつき）を感じる画面での長時間作業は大変目に悪く、脳の疲労にも悪影響を及ぼしてしまう。   The conventional duty drive method for controlling the brightness of the display screen by the duty ratio of the light emission time uses a light emission time setting signal. FIG. 3 is a waveform diagram of the vertical synchronization signal and the light emission time setting signal when the refresh rate (frame rewriting frequency) of the video to be displayed is 60 Hz. It represents the turn-off time when the non-light emission period is not displayed, and the turn-on time when the light emission period is displayed. The ratio between the two in one frame is the duty ratio. Since the brightness of the image is finely brightened or darkened with a period of 1 frame (1 / 60th of a second), the brightness difference between light and dark is recognized as flicker. Working for a long time on a screen that feels flickering is very bad for your eyes, and it also affects your brain fatigue.

図４は、フリッカを抑制する為に表示するリフレッシュ・レートを例えば７５Ｈｚにした場合における垂直同期信号と発光時間設定信号の波形である。非発光期間が画像の表示されていない消灯時間を表し、発光期間が画像の表示されている点灯時間を表しており、画像の明るさが７５分の１秒の周期で細かく明るくなったり暗くなったりしているが、一般的なディスプレイでは、リフレッシュ・レートを７２Ｈｚ以上にするとフリッカをほとんど感じなくなるので、７５Ｈｚに設定した場合、非発光と発光による明暗の輝度差はフリッカ（ちらつき）として認識されない。しかし、駆動回路の動作スピードを高速にしなければならず、消費電力が増加し、それにともなう使用部材（電子部品など）や駆動回路の大幅な変更が必要である。また、高速化にともなう、駆動回路のディジタル回路部から発生する電磁波ノイズによるＥＭＩの問題も懸念される。   FIG. 4 shows waveforms of the vertical synchronization signal and the light emission time setting signal when the refresh rate to be displayed to suppress flicker is, for example, 75 Hz. The non-emission period represents the turn-off time when no image is displayed, the emission period represents the turn-on time when the image is displayed, and the brightness of the image becomes finer or darker with a period of 1/75 second However, on a general display, flicker is hardly felt when the refresh rate is set to 72 Hz or higher. Therefore, when it is set to 75 Hz, the brightness difference between light and darkness due to non-light emission and light emission is not recognized as flicker (flicker). . However, the operation speed of the drive circuit has to be increased, power consumption is increased, and the use member (such as an electronic component) and the drive circuit are significantly changed accordingly. In addition, there is a concern about the problem of EMI due to electromagnetic wave noise generated from the digital circuit portion of the drive circuit as the speed increases.

この様に表示装置として発光時間のデューティ比によって表示輝度を制御する場合、表示画面にフリッカ（ちらつき）を認識させることなく、良好な表示品質を保つことが必要不可欠であり、またその機能を実現させなければならないという課題がある。   In this way, when the display brightness is controlled by the duty ratio of the light emission time as a display device, it is essential to maintain good display quality without recognizing flicker (flicker) on the display screen, and the function is realized. There is a problem that must be made.

上述した従来の技術の課題に鑑み、本発明は有機ＥＬなどの表示装置において発光時間のデューティ比によって表示輝度を制御するデューティ駆動の場合に生じるフリッカ（ちらつき）を容易に抑制することを目的とする。   SUMMARY OF THE INVENTION In view of the above-described problems of the prior art, an object of the present invention is to easily suppress flicker (flicker) that occurs in duty driving in which display luminance is controlled by a duty ratio of light emission time in a display device such as an organic EL. To do.

係る目的を達成する為に以下の手段を講じた。即ち本発明は、画素アレイ部と、これを駆動する走査線駆動回路及びデータ線駆動回路と、これらを制御するシステム回路とを含み、前記画素アレイ部は、行状の走査線と、列状のデータ線と、両者が交差する部分に配された発光素子からなる画素とを含み、前記データ線駆動回路は各データ線に接続されており、該システム回路からフレーム単位で供給される映像データ信号を各画素に供給し、前記走査線駆動回路は各走査線に接続されており、該システム回路から供給される発光制御信号に応じて動作し、フレーム毎に画素を線順次選択して該映像データ信号に応じた輝度で各発光素子を発光させる表示装置において、前記システム回路は、発光制御手段を備えており、画面輝度情報に応じて１フレーム内における発光時間と非発光時間とのデューティ比を設定し、該デューティ比に応じて各発光素子を発光させるとともに、１フレームを複数のサブフレームに分割し各サブフレームで該デューティ比に応じた発光時間だけ各発光素子を発光させてフリッカを抑制することを特徴とする。   In order to achieve this purpose, the following measures were taken. That is, the present invention includes a pixel array unit, a scanning line driving circuit and a data line driving circuit for driving the pixel array unit, and a system circuit for controlling the pixel array unit. The pixel array unit includes a row-shaped scanning line, a column-shaped scanning line, and a column-shaped scanning line. A video data signal including a data line and a pixel formed of a light emitting element disposed at a crossing portion of the data line, wherein the data line driving circuit is connected to each data line and is supplied from the system circuit in units of frames. The scanning line driving circuit is connected to each scanning line and operates in accordance with the light emission control signal supplied from the system circuit, and the pixels are line-sequentially selected for each frame. In the display device that causes each light emitting element to emit light with a luminance according to a data signal, the system circuit includes a light emission control unit, and the light emission time and the non-light emission time within one frame according to the screen luminance information The light emitting element is caused to emit light according to the duty ratio, and one frame is divided into a plurality of subframes, and each light emitting element is caused to emit light for the light emission time corresponding to the duty ratio in each subframe. It is characterized by suppressing flicker.

好ましくは、前記発光制御手段は、設定されたデューティ比に応じてサブフレーム数を設定する。この場合、前記発光制御手段は、該デューティ比が小さくなる程サブフレーム数を大きくする。前記発光素子は例えば有機エレクトロルミネセンス発光素子である。   Preferably, the light emission control unit sets the number of subframes according to the set duty ratio. In this case, the light emission control unit increases the number of subframes as the duty ratio decreases. The light emitting element is, for example, an organic electroluminescence light emitting element.

又本発明は、画面を構成する画素アレイ部と、これを駆動する走査線駆動回路及びデータ線駆動回路とを含み、前記画素アレイ部は、行状の走査線と、列状のデータ線と、両者が交差する部分に配された発光素子からなる画素とを含み、前記データ線駆動回路は各データ線に接続されており、外部からフレーム単位で供給される映像データ信号を各画素に供給し、前記走査線駆動回路は各走査線に接続されており、外部から供給される発光制御信号に応じて動作し、フレーム毎に画素を線順次選択して該映像データ信号に応じた輝度で各発光素子を発光させる表示装置の駆動方法において、画面の輝度情報に応じて１フレーム内における発光時間と非発光時間とのデューティ比を設定し、該デューティ比に応じて各発光素子を発光させるとともに、１フレームを複数のサブフレームに分割し各サブフレームで該デューティ比に応じた発光時間だけ各発光素子を発光させてフリッカを抑制することを特徴とする。   In addition, the present invention includes a pixel array unit constituting a screen, a scanning line driving circuit and a data line driving circuit for driving the pixel array unit, and the pixel array unit includes a row scanning line, a column data line, The data line driving circuit is connected to each data line and supplies a video data signal supplied from the outside in units of frames to each pixel. The scanning line driving circuit is connected to each scanning line and operates in accordance with a light emission control signal supplied from the outside. Each pixel is line-sequentially selected for each frame and each has a luminance corresponding to the video data signal. In a driving method of a display device that causes a light emitting element to emit light, a duty ratio between a light emitting time and a non-light emitting time in one frame is set according to luminance information of a screen, and each light emitting element is caused to emit light according to the duty ratio. When In, which comprises suppressing the flicker only emit light of each light-emitting element emitting time corresponding to the duty ratio in each sub-frame by dividing one frame into a plurality of subframes.

本発明によれば、フレーム周波数を変えず、サブフレームを設けて見た目のフレーム周波数を上げることにより、フリッカを抑制することができる。本発明により、有機ＥＬ等の自発光型表示装置において、発光時間のデューティ比によって表示輝度を制御するデューティ駆動の場合に生じるフリッカ（ちらつき）を容易に抑制することが可能な表示装置およびその駆動方法を実現・提供することが出来る。   According to the present invention, flicker can be suppressed by increasing the apparent frame frequency by providing subframes without changing the frame frequency. According to the present invention, in a self-luminous display device such as an organic EL, a display device capable of easily suppressing flicker (flickering) that occurs in the case of duty driving for controlling display luminance by a duty ratio of light emission time, and driving thereof The method can be realized and provided.

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明に係る表示装置で特に各画素の表示素子として自発光素子である有機ＥＬ素子を用いたアクティブマトリクス型有機ＥＬ表示装置を示す概略構成図である。本実施形態に係るアクティブマトリクス型有機ＥＬ表示装置は、画素１１がマトリクス状に配置されてなる画素アレイ部１２と、この画素アレイ部１２を駆動する走査駆動回路１３及びデータ線駆動回路１４とを有機ＥＬパネル部基板１５上に形成してなり、当該有機ＥＬパネル部１５の外部に走査線駆動回路１３及びデータ線駆動回路１４を駆動する外部システム回路１６を有する構成となっている。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a schematic configuration diagram showing an active matrix organic EL display device using an organic EL element which is a self-luminous element as a display element of each pixel in the display device according to the present invention. The active matrix organic EL display device according to the present embodiment includes a pixel array unit 12 in which pixels 11 are arranged in a matrix, and a scanning drive circuit 13 and a data line drive circuit 14 that drive the pixel array unit 12. It is formed on the organic EL panel unit substrate 15 and has an external system circuit 16 that drives the scanning line driving circuit 13 and the data line driving circuit 14 outside the organic EL panel unit 15.

即ち本発明にかかる表示装置は、画素アレイ部１２と、これを駆動する走査線駆動回路１３及びデータ線駆動回路１４と、これらを制御するシステム回路１６とを含む。画素アレイ部１２は、行状の走査線ＤＳＬと、列状のデータ線ＤＴＬと、両者が交差する部分に配された発光素子１７からなる画素１１とを含む。データ線駆動回路１４は各データ線ＤＴＬに接続されており、システム回路１６からフレーム単位で供給される映像データ信号を各画素１１に供給する。走査線駆動回路１３は各走査線ＤＳＬに接続されており、システム回路１６から供給される発光制御信号ＤＳに応じて動作し、フレーム毎に画素１１を線順次選択して映像データ信号に応じた輝度で各発光素子１７を発光させる。特徴事項として、システム回路１６は、発光制御手段Ｚを備えており、画面輝度情報に応じて１フレーム内における発光時間と非発光時間とのデューティ比を設定し、該デューティ比に応じて各発光素子１７を発光させるとともに、１フレームを複数のサブフレームに分割し各サブフレームで該デューティ比に応じた発光時間だけ各発光素子１７を発光させてフリッカを抑制する。本発明によれば、フレーム周波数を変えず、サブフレームを設けて見た目のフレーム周波数を上げることにより、フリッカを抑制することができる。   That is, the display device according to the present invention includes a pixel array unit 12, a scanning line driving circuit 13 and a data line driving circuit 14 for driving the pixel array unit 12, and a system circuit 16 for controlling them. The pixel array unit 12 includes a row-shaped scanning line DSL, a column-shaped data line DTL, and a pixel 11 composed of light-emitting elements 17 arranged at a portion where both intersect. The data line driving circuit 14 is connected to each data line DTL, and supplies a video data signal supplied from the system circuit 16 in units of frames to each pixel 11. The scanning line driving circuit 13 is connected to each scanning line DSL, operates in accordance with the light emission control signal DS supplied from the system circuit 16, and selects the pixels 11 line-sequentially for each frame in accordance with the video data signal. Each light emitting element 17 emits light with luminance. As a feature, the system circuit 16 includes a light emission control unit Z, sets a duty ratio between a light emission time and a non-light emission time in one frame according to the screen luminance information, and each light emission according to the duty ratio. The element 17 is caused to emit light, and one frame is divided into a plurality of subframes, and each light emitting element 17 is caused to emit light for each light emission time corresponding to the duty ratio in each subframe, thereby suppressing flicker. According to the present invention, flicker can be suppressed by increasing the apparent frame frequency by providing subframes without changing the frame frequency.

図１において、画素１１は、有機ＥＬ素子１７を発光駆動する能動素子として電界効果トランジスタ、例えばポリシリコンＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）あるいはアモルファスシリコンＴＦＴ１８を有し、これらＴＦＴ１８が形成された基板上に有機ＥＬ素子１７が形成された構成となっている。但し図のＴＦＴ１８はシンボルとして模式的に表示したものであり、実際の画素回路は複数のＴＦＴ及びその他の回路素子で構成されている。有機ＥＬ素子１７は、基板上に透明導電膜からなる複数の第一電極を形成し、第一電極上に正孔輸送層、発光層、電子輸送層及び電子注入層を順番に堆積させて有機層を形成し、当該有機層の上に金属からなる第二電極を形成した構造を持ち、第一電極と第二電極との間に直流電圧が印加されることで、発光層において電子と正孔とが再結合する際に発光するようになっている。   In FIG. 1, a pixel 11 has a field effect transistor, for example, a polysilicon TFT (Thin Film Transistor) or an amorphous silicon TFT 18 as an active element for driving the organic EL element 17 to emit light, on the substrate on which these TFTs 18 are formed. In this configuration, the organic EL element 17 is formed. However, the TFT 18 in the figure is schematically displayed as a symbol, and an actual pixel circuit is composed of a plurality of TFTs and other circuit elements. The organic EL element 17 is formed by forming a plurality of first electrodes made of a transparent conductive film on a substrate and depositing a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer in order on the first electrode. A layer is formed, and a second electrode made of metal is formed on the organic layer. When a direct current voltage is applied between the first electrode and the second electrode, electrons and positive electrodes are formed in the light emitting layer. Light is emitted when the holes recombine.

画素アレイ部１２には、ｎ列ｍ行の画素配列に対して、走査線ＤＳＬ−１〜ＤＳＬ−ｎが各行に配線されている。また、データ線ＤＴＬ−１〜ＤＴＬ−ｍが各列に配線されている。走査線ＤＳＬ−１〜ＤＳＬ−ｎの各一端は、走査線駆動回路１３の各段の出力端に接続されている。走査線駆動回路１３は、例えばシフトレジスタ等によって構成され、外部システム回路１６で生成される発光制御信号ＤＳが与えられることにより、同じく外部システム回路１６で生成される垂直クロックパルスＶＣＫに同期して発光制御順次走査パルスＤＳ−１〜ＤＳ−ｎを出力し、走査線ＤＳＬ−１〜ＤＳＬ−ｎを駆動する。   In the pixel array unit 12, scanning lines DSL-1 to DSL-n are wired in each row for a pixel array of n columns and m rows. Data lines DTL-1 to DTL-m are wired in each column. One end of each of the scanning lines DSL-1 to DSL-n is connected to the output terminal of each stage of the scanning line driving circuit 13. The scanning line driving circuit 13 is configured by, for example, a shift register or the like, and is given a light emission control signal DS generated by the external system circuit 16, and is synchronized with the vertical clock pulse VCK generated by the external system circuit 16. The light emission control sequential scanning pulses DS-1 to DS-n are output, and the scanning lines DSL-1 to DSL-n are driven.

データ線ＤＴＬ−１〜ＤＴＬ−ｍの各一端は、データ線駆動回路１４の各段の出力端に接続されている。データ線駆動回路１４は、データ線ＤＴＬ−１〜ＤＴＬ−ｍを通して画素１１の各々に対して輝度情報を電流値または電圧値の形で書き込む、電流書き込み型または電圧書き込み型の駆動回路構成となっている。   One end of each of the data lines DTL-1 to DTL-m is connected to an output terminal of each stage of the data line driving circuit 14. The data line driving circuit 14 has a current writing type or voltage writing type driving circuit configuration in which luminance information is written in the form of a current value or a voltage value to each of the pixels 11 through the data lines DTL-1 to DTL-m. ing.

外部システム回路１６は、有機ＥＬパネル１５の外部に配置される外部システム回路基板上に形成される。この外部システム回路１６は、データ線駆動回路１４及び走査線駆動回路１３を制御するタイミング・ジェネレータ１９と、輝度設定信号を外部から受信して、所望のデジタル信号へ変換してタイミング・ジェネレータ１９へ供給するインターフェースとしての輝度設定信号レシーバー２０とを備えている。 The external system circuit 16 is formed on an external system circuit board disposed outside the organic EL panel 15. The external system circuit 16 receives a luminance setting signal from the outside, which controls the data line driving circuit 14 and the scanning line driving circuit 13, and converts the luminance setting signal into a desired digital signal to the timing generator 19. A luminance setting signal receiver 20 as an interface to be supplied is provided.

タイミング・ジェネレータ１９は外部から供給される画像データ信号、同期信号及び画面輝度設定情報を受信し、走査線駆動回路１３を制御する垂直クロックパルスＶＣＫ、発光制御信号ＤＳと、データ線駆動回路１４を制御する水平走査制御信号、映像データ信号を同期信号に基づいて発生し、それぞれ走査線駆動回路１３及びデータ線駆動回路１４に供給する。タイミング・ジェネレータ１９は特に発光制御手段Ｚを内蔵しており、画面輝度情報に基づいて発光制御信号ＤＳを生成し走査線駆動回路１３に供給する。   The timing generator 19 receives an externally supplied image data signal, synchronization signal, and screen brightness setting information, and outputs a vertical clock pulse VCK, a light emission control signal DS, and a data line driving circuit 14 for controlling the scanning line driving circuit 13. A horizontal scanning control signal and a video data signal to be controlled are generated based on the synchronization signal, and are supplied to the scanning line driving circuit 13 and the data line driving circuit 14, respectively. The timing generator 19 particularly includes a light emission control means Z, generates a light emission control signal DS based on the screen luminance information, and supplies it to the scanning line drive circuit 13.

図２は、タイミング・ジェネレータ１９における発光制御信号ＤＳを生成する発光制御手段の構成の一例を示すブロック図である。本例に係る発光制御手段Ｚは、発光期間設定回路２１、輝度レベル設定回路２２及びフリッカ抑制回路２３を有する構成となっている。   FIG. 2 is a block diagram showing an example of the configuration of the light emission control means for generating the light emission control signal DS in the timing generator 19. The light emission control means Z according to this example is configured to include a light emission period setting circuit 21, a luminance level setting circuit 22, and a flicker suppression circuit 23.

輝度レベル設定回路２２は、輝度設定信号レシーバー２０を通して与えられる輝度設定信号に基づいて輝度レベルを設定する。発光期間設定回路２１は、輝度レベル設定回路２２で設定されたディジタル輝度情報に応じて、各垂直走査期間中における所望の輝度を得るため、発光期間パルスＤＰ（映像信号の１フレーム周期Ｔの発光制御パルスのデューティ比、即ち周期Ｔの期間に対するハイレベル期間の割合、換言すればハイレベル期間とローレベル期間の比率を規定した信号）を発生し、フリッカ抑制回路２３の入力として供給する。フリッカ抑制回路２３は、発光期間設定回路２１で設定された発光期間パルスＤＰの１フレーム周期Ｔ期間におけるハイレベル期間を検出し、フリッカを抑制することが出来るタイミングに変換して、発光制御信号ＤＳを出力する。   The luminance level setting circuit 22 sets the luminance level based on the luminance setting signal given through the luminance setting signal receiver 20. The light emission period setting circuit 21 obtains a desired luminance in each vertical scanning period in accordance with the digital luminance information set by the luminance level setting circuit 22, and emits light emission period pulses DP (light emission of one frame period T of the video signal). A duty ratio of the control pulse, that is, a ratio of the high level period to the period T, in other words, a signal defining a ratio of the high level period and the low level period) is generated and supplied as an input to the flicker suppression circuit 23. The flicker suppression circuit 23 detects the high level period in one frame period T of the light emission period pulse DP set by the light emission period setting circuit 21, converts it to a timing at which flicker can be suppressed, and generates the light emission control signal DS. Is output.

続いて、上記構成の本実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の動作について説明する。走査線駆動回路１３は、タイミング・ジェネレータ１９から与えられる垂直クロックパルスＶＣＫ及び発光制御信号ＤＳにより、各垂直期間において順次複数の走査線ＤＳＬ−１〜ＤＳＬ−ｎに発光制御順次走査パルスＤＳ−１〜ＤＳ−ｎを供給する。各行の画素１１は、これら走査線ＤＳＬ−１〜ＤＳＬ−ｎのうち、対応する１本から共通に供給される発光制御順次走査パルスＤＳ−１〜ＤＳ−ｎがハイレベルの期間のときに活性化状態（点灯状態）となり、ローレベルの期間のときは、非活性化状態（消灯状態）となる。 Next, the operation of the active matrix organic EL display device according to this embodiment having the above-described configuration will be described. In response to the vertical clock pulse VCK and the light emission control signal DS supplied from the timing generator 19, the scanning line driving circuit 13 sequentially applies light emission control sequential scanning pulses DS-1 to the plurality of scanning lines DSL-1 to DSL-n in each vertical period. ~ DS-n is supplied. The pixels 11 in each row are activated when the light emission control sequential scanning pulses DS-1 to DS-n supplied in common from one of the scanning lines DSL-1 to DSL-n are in a high level period. When in a low level period, it is in an inactivated state (lighted state) and is in an inactivated state (dark state).

一方、データ線駆動回路１４は、タイミング・ジェネレータ１９から与えられる水平走査制御信号により各水平期間において映像データをサンプリングし、複数のデータ線ＤＴＬ−ＤＴＬ−ｍに並列的に供給する。そして、画素１１が活性化状態となることにより、複数のデータ線ＤＴＬ−１〜ＤＴＬ−ｍを通してデータ線駆動回路１４から供給される映像データ信号の電流または電圧に対応した駆動電流または駆動電圧が有機ＥＬ素子１７に与えられる。   On the other hand, the data line driving circuit 14 samples video data in each horizontal period by a horizontal scanning control signal supplied from the timing generator 19 and supplies the video data in parallel to a plurality of data lines DTL-DTL-m. When the pixel 11 is activated, a driving current or driving voltage corresponding to the current or voltage of the video data signal supplied from the data line driving circuit 14 through the plurality of data lines DTL-1 to DTL-m is generated. It is given to the organic EL element 17.

タイミング・ジェネレータ１９の一部を構成する図２の発光制御手段Ｚにおいて、輝度レベル設定回路２２は、外部から供給され且つレシーバー２０で処理された輝度設定信号に基づいて、輝度レベルを設定する。発光期間設定回路２１は発光期間パルスのデューティ比（発光期間と非発光期間の比率）をこの輝度レベルに対応して変更する。ここで、画面輝度設定信号（調光制御信号）は外部パーソナル・コンピュータからの制御やユーザーによるマニュアル操作が可能な輝度調整スイッチやボリューム等により、所望の輝度を選択した結果得られる信号である。   In the light emission control means Z of FIG. 2 constituting a part of the timing generator 19, the luminance level setting circuit 22 sets the luminance level based on the luminance setting signal supplied from the outside and processed by the receiver 20. The light emission period setting circuit 21 changes the duty ratio (ratio between the light emission period and the non-light emission period) of the light emission period pulse in accordance with the luminance level. Here, the screen luminance setting signal (dimming control signal) is a signal obtained as a result of selecting a desired luminance by a luminance adjustment switch or volume that can be controlled from an external personal computer or manually operated by a user.

次に、発光時間のデューティ比によって表示輝度を制御するデューティ駆動の場合に生じるフリッカ（ちらつき）を容易に抑制することが出来る駆動方法について図５を参照して説明する。発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスのデューティ比（発光期間と非発光期間の比率）を例えば図示のように４：１に設定した制御を行なう。発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し１／２フレーム（１／２×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち４：１となるような信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に２つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルス信号ＤＰを見かけ上２倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。   Next, a driving method capable of easily suppressing flicker (flickering) that occurs in the case of duty driving in which display luminance is controlled by the duty ratio of the light emission time will be described with reference to FIG. In the light emission control means Z, in order to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside processed by the luminance setting signal receiver 20 by the luminance level setting circuit 22, the light emission period setting circuit 21 generates a light emission period pulse. Control is performed by setting the duty ratio (ratio between the light emission period and the non-light emission period) to, for example, 4: 1 as illustrated. The light emission period pulse DP set by the light emission period setting circuit 21 detects a high level period in one frame (1V) period of the light emission period pulse by the flicker suppression circuit 23, and takes 1/2 frame (1/2 × V) as a period. In the subframe cycle period, a signal DS having the same duty ratio as that of the light emission period pulse DP, that is, 4: 1 is generated, and two signals are provided in one frame (1V) cycle period. That is, the light emission period pulse signal DP in one frame (1V) cycle period is apparently converted to a double speed timing. However, since there is no change in the ratio of the light emission time to the non-light emission time in one frame (1V) period, the luminance of light emission does not change.

また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスのデューティ比（発光期間と非発光期間の比率）を図６のように１：１に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰは、フリッカ抑制回路２３によって発光期間パルスの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し１／２フレーム（１／２×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち１：１となるような信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に２つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。   Further, in the light emission control means Z, the light emission period setting circuit 21 uses the light emission period setting circuit 21 to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside processed by the luminance setting signal receiver 20 by the luminance level setting circuit 22. In the control in which the pulse duty ratio (ratio between the light emission period and the non-light emission period) is set to 1: 1 as shown in FIG. 6, the light emission period pulse DP set by the light emission period setting circuit 21 is emitted by the flicker suppression circuit 23. The same duty ratio as the light emission period pulse DP, that is, 1: 1, is detected in the sub-frame cycle period in which the high level period in the 1-frame (1V) cycle period of the pulse is detected and the cycle is 1/2 frame (1/2 × V). Such a signal DS is generated, and two such signals are provided in one frame (1V) period. That is, the light emission period pulse signal in one frame (1V) period period is apparently converted to a double speed timing. However, since there is no change in the ratio of the light emission time to the non-light emission time in one frame (1V) period, the luminance of light emission does not change.

同様に、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスのデューティ比（発光期間と非発光期間の比率）を図７のように１：４に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰは、フリッカ抑制回路２３によって発光期間パルスの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し１／２フレーム（１／２×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち１：４となるような信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に２つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。   Similarly, in the light emission control means Z, the light emission period setting circuit 21 emits light in order to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside processed by the luminance setting signal receiver 20 by the luminance level setting circuit 22. In the control in which the duty ratio of the period pulse (ratio between the light emission period and the non-light emission period) is set to 1: 4 as shown in FIG. 7, the light emission period pulse DP set by the light emission period setting circuit 21 is emitted by the flicker suppression circuit 23. The same duty ratio as that of the light emission period pulse DP, ie, 1: 4, is detected in a sub-frame cycle period in which a high-level period in one frame (1V) cycle period of the period pulse is detected and a cycle is 1/2 frame (1/2 × V). A signal DS is generated, and two such signals are provided in one frame (1V) period. That is, the light emission period pulse signal in one frame (1V) period period is apparently converted to a double speed timing. However, since there is no change in the ratio of the light emission time to the non-light emission time in one frame (1V) period, the luminance of light emission does not change.

上述したように、画素１１の発光時間のデューティ比によって表示輝度を制御する有機ＥＬ表示装置において、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングに変換することで、輝度制御に関係なくフリッカ（ちらつき）を容易に抑制することが出来る。なお、上記実施形態においては、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングに設定した場合を例に挙げて説明したが、２倍速に限られるものではない。ここで、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングではない場合を図８に基いて説明する。   As described above, in the organic EL display device that controls the display luminance according to the duty ratio of the light emission time of the pixel 11, by apparently converting the light emission period pulse signal in one frame (1V) cycle period to the double speed timing, Flicker (flicker) can be easily suppressed regardless of brightness control. In the above-described embodiment, the case where the light emission period pulse signal in one frame (1V) period period is apparently set to the double speed timing has been described as an example, but the present invention is not limited to the double speed. Here, a case where the light emission period pulse signal in one frame (1V) period is apparently not at the double speed timing will be described with reference to FIG.

発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図８のように４：１に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し１／３フレーム（１／３×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち４：１となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に３つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上３倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。   In the light emission control means Z, in order to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside processed by the luminance setting signal receiver 20 by the luminance level setting circuit 22, the light emission period setting circuit 21 generates a light emission period pulse DP. In the control in which the duty ratio (ratio between the light emission period and the non-light emission period) is set to 4: 1 as shown in FIG. 8, the light emission period pulse DP set by the light emission period setting circuit 21 is changed to the light emission period pulse by the flicker suppression circuit 23. A high-level period in one frame (1V) period is detected, and the same duty ratio as that of the light emission period pulse DP, that is, 4: 1 is set in a sub-frame period having a period of 1/3 frame (1/3 × V). The light emission control signal DS is generated, and three such signals are provided in one frame (1V) period. That is, the light emission period pulse signal in one frame (1V) period period is apparently converted to a triple speed timing. However, since there is no change in the ratio of the light emission time to the non-light emission time in one frame (1V) period, the luminance of light emission does not change.

また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスのデューティ比（発光期間と非発光期間の比率）を図９のように１：１に設定した制御では、発光期間設定回路２１で設定した発光期間パルスはフリッカ抑制回路２３によって発光期間パルスの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し１／３フレーム（１／３×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスと同じデューティ比、即ち１：１となるような信号を生成し、その信号を１フレーム（１Ｖ）周期期間中に３つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上３倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。   Further, in the light emission control means Z, the light emission period setting circuit 21 uses the light emission period setting circuit 21 to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside processed by the luminance setting signal receiver 20 by the luminance level setting circuit 22. In the control in which the pulse duty ratio (ratio between the light emission period and the non-light emission period) is set to 1: 1 as shown in FIG. 9, the light emission period pulse set by the light emission period setting circuit 21 is changed to the light emission period pulse by the flicker suppression circuit 23. A high-level period in one frame (1V) cycle period is detected, and the same duty ratio as that of the light emission period pulse is set to 1: 1 in a subframe cycle period in which 1/3 frame (1/3 × V) is a cycle. A signal is generated, and three signals are provided in one frame (1V) period. That is, the light emission period pulse signal in one frame (1V) period period is apparently converted to a triple speed timing. However, since there is no change in the ratio of the light emission time to the non-light emission time in one frame (1V) period, the luminance of light emission does not change.

同様に、発光制御手段において、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスのデューティ比（発光期間と非発光期間の比率）を図１０のように１：４に設定した制御では、発光期間設定回路２１で設定した発光期間パルスはフリッカ抑制回路２３によって発光期間パルスの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し１／３フレーム（１／３×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスと同じデューティ比、即ち１：４となるような信号を生成し、その信号を１フレーム（１Ｖ）周期期間中に３つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上３倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。   Similarly, in the light emission control means, in order to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside processed by the luminance setting signal receiver 20 by the luminance level setting circuit 22, the light emission period setting circuit 21 emits the light emission period. In the control in which the pulse duty ratio (ratio between the light emission period and the non-light emission period) is set to 1: 4 as shown in FIG. 10, the light emission period pulse set by the light emission period setting circuit 21 is changed to the light emission period pulse by the flicker suppression circuit 23. A high level period in one frame (1V) cycle period is detected, and the same duty ratio as that of the light emission period pulse is set to 1: 4 in a sub-frame cycle period in which 1/3 frame (1/3 × V) is a cycle. A signal is generated, and three signals are provided in one frame (1V) period. That is, the light emission period pulse signal in one frame (1V) period period is apparently converted to a triple speed timing. However, since there is no change in the ratio of the light emission time to the non-light emission time in one frame (1V) period, the luminance of light emission does not change.

上述したように、画素１１の発光時間のデューティ比によって表示輝度を制御する有機ＥＬ表示装置において、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上３倍速のタイミングに変換することで、輝度制御に関係なくフリッカ（ちらつき）を容易に抑制することが出来る。   As described above, in the organic EL display device that controls the display luminance according to the duty ratio of the light emission time of the pixel 11, by apparently converting the light emission period pulse signal in one frame (1V) cycle period to the timing of 3 × speed, Flicker (flicker) can be easily suppressed regardless of brightness control.

以上のような手法を用いることで、画素１１の発光時間のデューティ比によって表示輝度を制御する有機ＥＬ表示装置において、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上高速化したタイミングに変換することで、外部から供給される輝度設定信号に対応する所望の輝度を得るために発光期間設定回路２１が設定した発光期間パルスのデューティ比を崩すことなく、表示画面のフリッカ（ちらつき）の抑制を極めて容易に行うことが可能である。なお、上記実施形態では、画素１１の表示素子として有機ＥＬ素子１７を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、これに限られるものではなく、本発明は画素１１の表示素子として自発光型の素子を用いた表示装置全般に適用可能である。   By using the method as described above, in the organic EL display device that controls the display luminance by the duty ratio of the light emission time of the pixel 11, the light emission period pulse signal in one frame (1V) period period is apparently speeded up. By performing the conversion, the flicker of the display screen can be reduced without destroying the duty ratio of the light emission period pulse set by the light emission period setting circuit 21 in order to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside. Suppression can be performed very easily. In the above embodiment, the case where the present invention is applied to an organic EL display device using the organic EL element 17 as a display element of the pixel 11 is described as an example. However, the present invention is not limited to this. The present invention can be applied to all display devices using self-luminous elements as display elements.

次に、本発明の発展形態について説明する。図１１は、１フレームが６０Ｈｚで、発光期間と非発光期間のデューティを０％〜１００％に設定した場合のフリッカ・レベル（フリッカの見え方）を表したグラフである。デューティを低くしていくにつれてフリッカ・レベルが高くなっていく。これは、１Ｖにおける非発光時間、即ち、黒画面を表示している時間が長くなるほど表示画面全体における黒表示が支配的になり、人間の目として発光、非発光の点滅を認識し易くなるため、フリッカ（ちらつき）が大きくなってしまう。従って、表示画面の明るさを調整する目的で、例えば外部より輝度調整信号などにより輝度制御を行った場合、その設定された明るさによってフリッカ・レベル（フリッカの見え方）が異なってしまい、表示品質を劣化させる原因となる。表示装置として発光時間によって表示輝度を出す場合、および輝度調整により発光時間を変化させた場合においても表示画面にフリッカ（ちらつき）やフリッカ・レベル（フリッカの見え方）を認識させることなく、良好な表示品質を保つことが必要不可欠であり、またその機能を実現させなければならない。   Next, a development form of the present invention will be described. FIG. 11 is a graph showing the flicker level (how the flicker looks) when one frame is 60 Hz and the duty of the light emission period and the non-light emission period is set to 0% to 100%. The flicker level increases as the duty is lowered. This is because as the non-light emission time at 1 V, that is, the time during which the black screen is displayed becomes longer, the black display on the entire display screen becomes dominant, and it becomes easier for human eyes to recognize the flashing of light emission and non-light emission. , Flicker will increase. Therefore, for example, when brightness control is performed from the outside with a brightness adjustment signal or the like for the purpose of adjusting the brightness of the display screen, the flicker level (how the flicker appears) differs depending on the set brightness. It causes deterioration of quality. As a display device, when the display brightness is increased according to the light emission time, and when the light emission time is changed by adjusting the brightness, the display screen does not recognize flicker (flicker) or flicker level (how the flicker appears) Maintaining display quality is indispensable, and its function must be realized.

発光時間によって表示輝度を制御するデューティ駆動において、発光時間の変化によって生じるフリッカ発生率（フリッカの見え方）の差を容易に抑制することが出来る駆動方法について図１２を参照しながら説明する。なお、回路構成自体は図１及び２に示したとおりであり、引き続きこれらの図を参照する。   With reference to FIG. 12, a driving method that can easily suppress the difference in flicker occurrence rate (the appearance of flicker) caused by the change in the light emission time in the duty drive for controlling the display luminance according to the light emission time will be described. The circuit configuration itself is as shown in FIGS. 1 and 2, and these figures will be continuously referred to.

発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１２のように９：１に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し１／２フレーム（１／２×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち９：１となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に２つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上２倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。   In the light emission control means Z, in order to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside processed by the luminance setting signal receiver 20 by the luminance level setting circuit 22, the light emission period setting circuit 21 generates a light emission period pulse DP. In the control in which the duty ratio (ratio between the light emission period and the non-light emission period) is set to 9: 1 as shown in FIG. 12, the light emission period pulse DP set by the light emission period setting circuit 21 is emitted by the flicker suppression circuit 23. A high-level period in one frame (1V) period is detected, and the same duty ratio as that of the light emission period pulse DP, that is, 9: 1 is obtained in a sub-frame period having a period of 1/2 frame (1/2 × V). Such a light emission control signal DS is generated, and two such signals are provided in one frame (1V) period. That is, the light emission period pulse DP signal in one frame (1V) cycle period is apparently converted to a double speed timing. However, since there is no change in the ratio of the light emission time to the non-light emission time in one frame (1V) period, the luminance of light emission does not change.

また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１３のように８：２に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２のフリッカの見え方との差を抑制するために、１／３フレーム（１／３×Ｖ）を周期としたサブフレーム周期期間に上げる。そのサブフレームおいて発光期間パルスＤＰと同じデューティ比、即ち８：２となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に３つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上３倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。   Further, in the light emission control means Z, the light emission period setting circuit 21 uses the light emission period setting circuit 21 to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside processed by the luminance setting signal receiver 20 by the luminance level setting circuit 22. In the control in which the duty ratio of the pulse DP (ratio between the light emission period and the non-light emission period) is set to 8: 2 as shown in FIG. 13, the light emission period pulse DP set by the light emission period setting circuit 21 is emitted by the flicker suppression circuit 23. In order to detect a high level period in one frame (1V) cycle period of the pulse DP and suppress a difference from the appearance of flicker in FIG. 12, the sub period with a cycle of 1/3 frame (1/3 × V) is used. Raise to frame period. In the subframe, a light emission control signal DS having the same duty ratio as that of the light emission period pulse DP, that is, 8: 2, is generated, and three signals are provided in one frame (1V) period. That is, the light emission period pulse DP signal in one frame (1V) cycle period is apparently converted to a triple speed timing. However, since there is no change in the ratio of the light emission time to the non-light emission time in one frame (1V) period, the luminance of light emission does not change.

また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１４のように７：３に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２、１３のフリッカの見え方との差を抑制するために、１／４フレーム（１／４×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち７：３となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に４つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上４倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。   Further, in the light emission control means Z, the light emission period setting circuit 21 uses the light emission period setting circuit 21 to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside processed by the luminance setting signal receiver 20 by the luminance level setting circuit 22. In the control in which the duty ratio of the pulse DP (ratio between the light emission period and the non-light emission period) is set to 7: 3 as shown in FIG. 14, the light emission period pulse DP set by the light emission period setting circuit 21 is emitted by the flicker suppression circuit 23. In order to detect a high level period in one frame (1V) period of the pulse DP and suppress a difference from the flicker appearance in FIGS. 12 and 13, a quarter frame (1/4 × V) is defined as a period. A light emission control signal DS having the same duty ratio as that of the light emission period pulse DP, that is, 7: 3, is generated in the subframe cycle period. It provided four in over arm (1V) period duration. That is, the light emission period pulse DP signal in one frame (1V) cycle period is apparently converted to a quadruple speed timing. However, since there is no change in the ratio of the light emission time to the non-light emission time in one frame (1V) period, the luminance of light emission does not change.

また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１５のように６：４に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２、１３、１４のフリッカの見え方との差を抑制するために、１／５フレーム（１／５×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち６：４となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に５つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上５倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。   Further, in the light emission control means Z, the light emission period setting circuit 21 uses the light emission period setting circuit 21 to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside processed by the luminance setting signal receiver 20 by the luminance level setting circuit 22. In the control in which the duty ratio of the pulse DP (ratio between the light emission period and the non-light emission period) is set to 6: 4 as shown in FIG. 15, the light emission period pulse DP set by the light emission period setting circuit 21 is emitted by the flicker suppression circuit 23. In order to detect a high level period in one frame (1V) cycle period of the pulse DP and suppress a difference from the flicker appearance in FIGS. 12, 13 and 14, 1/5 frame (1/5 × V) is used. A light emission control signal DS having the same duty ratio as that of the light emission period pulse DP, that is, 6: 4, is generated in the sub-frame period period, and the signal It provided five in one frame (1V) period duration. That is, the light emission period pulse DP signal in one frame (1V) cycle period is apparently converted to a 5 × speed timing. However, since there is no change in the ratio of the light emission time to the non-light emission time in one frame (1V) period, the luminance of light emission does not change.

また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１６のように５：５に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２、１３、１４、１５のフリッカの見え方との差を抑制するために、１／６フレーム（１／６×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち５：５となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に６つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上６倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。   Further, in the light emission control means Z, the light emission period setting circuit 21 uses the light emission period setting circuit 21 to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside processed by the luminance setting signal receiver 20 by the luminance level setting circuit 22. In the control in which the duty ratio of the pulse DP (ratio between the light emission period and the non-light emission period) is set to 5: 5 as shown in FIG. 16, the light emission period pulse DP set by the light emission period setting circuit 21 is emitted by the flicker suppression circuit 23. In order to detect a high level period in one frame (1V) period of the pulse DP and suppress the difference from the flicker appearance in FIGS. 12, 13, 14, and 15, a 1/6 frame (1/6 × V ) Is generated in a sub-frame cycle period having the same duty ratio as the light emission period pulse DP, that is, 5: 5. Signal six provided in one frame (1V) period duration. That is, the light emission period pulse DP signal in one frame (1V) period period is apparently converted to 6 × speed. However, since there is no change in the ratio of the light emission time to the non-light emission time in one frame (1V) period, the luminance of light emission does not change.

また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１７のように４：６に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２、１３、１４、１５、１６のフリッカの見え方との差を抑制するために、１／７フレーム（１／７×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち４：６となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に７つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上７倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。   Further, in the light emission control means Z, the light emission period setting circuit 21 uses the light emission period setting circuit 21 to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside processed by the luminance setting signal receiver 20 by the luminance level setting circuit 22. In the control in which the duty ratio of the pulse DP (ratio between the light emission period and the non-light emission period) is set to 4: 6 as shown in FIG. 17, the light emission period pulse DP set by the light emission period setting circuit 21 is emitted by the flicker suppression circuit 23. In order to detect a high level period in one frame (1V) period of the pulse DP and suppress a difference from the flicker appearance in FIGS. 12, 13, 14, 15, and 16, a 1/7 frame (1/7) The light emission control signal DS is generated so that the same duty ratio as that of the light emission period pulse DP, that is, 4: 6, is generated in the sub-frame period with the cycle of × V). Provided seven in the signal frame (1V) period duration. That is, the light emission period pulse DP signal in one frame (1V) cycle period is apparently converted to a 7 × speed timing. However, since there is no change in the ratio of the light emission time to the non-light emission time in one frame (1V) period, the luminance of light emission does not change.

また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１８のように３：７に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２、１３、１４、１５、１６、１７のフリッカの見え方との差を抑制するために、１／８フレーム（１／８×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち３：７となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に８つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上８倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。   Further, in the light emission control means Z, the light emission period setting circuit 21 uses the light emission period setting circuit 21 to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside processed by the luminance setting signal receiver 20 by the luminance level setting circuit 22. In the control in which the duty ratio of the pulse DP (ratio between the light emission period and the non-light emission period) is set to 3: 7 as shown in FIG. 18, the light emission period pulse DP set by the light emission period setting circuit 21 is emitted by the flicker suppression circuit 23. In order to detect a high level period in one frame (1V) period of the pulse DP and suppress a difference from the flicker appearance in FIGS. 12, 13, 14, 15, 16, and 17, a 1/8 frame (1 / 8 × V) in the sub-frame period, the light emission control signal DS has the same duty ratio as the light emission period pulse DP, that is, 3: 7. Produced, it provided eight in the signal frame (1V) period duration. That is, the light emission period pulse DP signal in one frame (1V) cycle period is apparently converted to a timing of 8 × speed. However, since there is no change in the ratio of the light emission time to the non-light emission time in one frame (1V) period, the luminance of light emission does not change.

また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１９のように２：８に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２、１３、１４、１５、１６、１７、１８のフリッカの見え方との差を抑制するために、１／９フレーム（１／９×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち、２：８となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に９つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上９倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。   Further, in the light emission control means Z, the light emission period setting circuit 21 uses the light emission period setting circuit 21 to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside processed by the luminance setting signal receiver 20 by the luminance level setting circuit 22. In the control in which the duty ratio of the pulse DP (ratio between the light emission period and the non-light emission period) is set to 2: 8 as shown in FIG. 19, the light emission period pulse DP set by the light emission period setting circuit 21 is emitted by the flicker suppression circuit 23. In order to detect a high level period in one frame (1V) period of the pulse DP and suppress a difference from the flicker appearance in FIGS. 12, 13, 14, 15, 16, 17, and 18, 1/9 frame Light emission control so that the same duty ratio as that of the light emission period pulse DP, that is, 2: 8, is obtained in the subframe period with a period of (1/9 × V). No. generates DS, provided nine in the signal frame (1V) period duration. That is, the light emission period pulse DP signal in one frame (1V) cycle period is apparently converted into 9-times speed timing. However, since there is no change in the ratio of the light emission time to the non-light emission time in one frame (1V) period, the luminance of light emission does not change.

また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図２０のように１：９に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２、１３、１４、１５、１６、１７、１８、１９のフリッカの見え方との差を抑制するために、１／１０フレーム（１／１０×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち１：９となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に１０個設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上１０倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。   Further, in the light emission control means Z, the light emission period setting circuit 21 uses the light emission period setting circuit 21 to obtain a desired luminance corresponding to the luminance setting signal supplied from the outside processed by the luminance setting signal receiver 20 by the luminance level setting circuit 22. In the control in which the duty ratio of the pulse DP (ratio between the light emission period and the non-light emission period) is set to 1: 9 as shown in FIG. 20, the light emission period pulse DP set by the light emission period setting circuit 21 is emitted by the flicker suppression circuit 23. In order to detect a high level period in one frame (1V) period of the pulse DP and suppress the difference from the flicker appearance in FIGS. 12, 13, 14, 15, 16, 17, 18, and 19, The same duty ratio as the light emission period pulse DP, that is, 1: 9, in the sub-frame period with a period of 10 frames (1/10 × V) Generating a light control signal DS, provided ten in the signal frame (1V) period duration. That is, the light emission period pulse DP signal in one frame (1V) cycle period is apparently converted to a 10-times speed timing. However, since there is no change in the ratio of the light emission time to the non-light emission time in one frame (1V) period, the luminance of light emission does not change.

上述したように、画素１１の発光時間によって表示輝度を制御する有機ＥＬ表示装置において、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号のデューティ比によってサブフレーム周波数を変化させ、また、サブフレーム内のデューティ比を１フレーム内のデューティ比と同じにすることで、発光時間によって表示輝度を出す場合および輝度調整により発光時間を変化させた場合においても、表示画面にフリッカ（ちらつき）やフリッカ・レベル（フリッカの見え方）の差を容易に抑制することが出来る。なお、上記実施形態では、画素１１の表示素子として有機ＥＬ素子１７を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、これに限られるものではなく、本発明は画素１１の表示素子として自発光型の素子を用いた表示装置全般に適用可能である。   As described above, in the organic EL display device that controls the display luminance according to the light emission time of the pixel 11, the subframe frequency is changed according to the duty ratio of the light emission period pulse DP signal in one frame (1V) period period, and the subframe By making the duty ratio in the frame the same as the duty ratio in one frame, flicker (flicker) and flicker Differences in level (how the flicker appears) can be easily suppressed. In the above embodiment, the case where the present invention is applied to an organic EL display device using the organic EL element 17 as a display element of the pixel 11 is described as an example. However, the present invention is not limited to this. The present invention can be applied to all display devices using self-luminous elements as display elements.

最後に図２１は、図１に示した有機ＥＬ表示パネルの構成例を示すブロック図である。この表示パネル１５は、画素回路（ＰＸＬＣ）１１がｍ×ｎのマトリクス状に配列された画素アレイ部１２、データ線駆動回路１４、走査線駆動回路１３、１３ａ、データ線駆動回路１４により選択され輝度情報に応じた信号が供給されるデータ線ＤＴＬ−１〜ＤＴＬ−ｍ、追加の走査線駆動回路１３ａにより選択駆動される走査線ＷＳＬ−１〜ＷＳＬ−ｎ、及び走査線駆動回路１３により選択駆動される走査線ＤＳＬ−１〜ＤＳＬ−ｎを有する。ここで走査線駆動回路１３はデューティ駆動を行い、走査線駆動回路１３ａはデューティ駆動に先立って、各画素に対するデータの書き込み駆動を行なう。   Finally, FIG. 21 is a block diagram showing a configuration example of the organic EL display panel shown in FIG. The display panel 15 is selected by a pixel array unit 12 in which pixel circuits (PXLC) 11 are arranged in an m × n matrix, a data line driving circuit 14, scanning line driving circuits 13, 13a, and a data line driving circuit 14. Data lines DTL-1 to DTL-m to which signals corresponding to luminance information are supplied, scanning lines WSL-1 to WSL-n selectively driven by the additional scanning line driving circuit 13a, and selection by the scanning line driving circuit 13 It has scanning lines DSL-1 to DSL-n to be driven. Here, the scanning line driving circuit 13 performs duty driving, and the scanning line driving circuit 13a performs data writing driving to each pixel prior to duty driving.

図２２は、図２１に示した画素回路の一構成例を示す回路図である。図示する様に、この画素回路１１は、基本的にｐチャネル型の薄膜電界効果トランジスタ（以下、ＴＦＴと言う）で構成されている。すなわち画素回路１１は、ドライブＴＦＴ１１１、スイッチングＴＦＴ１１２、サンプリングＴＦＴ１１５、有機ＥＬ素子１７、保持容量Ｃ１１１を有する。係る構成を有する画素回路１１は、データ線ＤＴＬ−１と走査線ＷＳＬ−１，ＤＳＬ−１との交差部に配されている。データ線ＤＴＬ−１はサンプリングＴＦＴ１１５のドレインに接続し、走査線ＷＳＬ−１はサンプリングＴＦＴ１１５のゲートに接続し、他の走査線ＤＳＬ−１はスイッチングＴＦＴ１１２のゲートに接続している。   FIG. 22 is a circuit diagram showing a configuration example of the pixel circuit shown in FIG. As shown in the figure, the pixel circuit 11 is basically composed of a p-channel thin film field effect transistor (hereinafter referred to as TFT). That is, the pixel circuit 11 includes a drive TFT 111, a switching TFT 112, a sampling TFT 115, an organic EL element 17, and a storage capacitor C111. The pixel circuit 11 having such a configuration is arranged at the intersection of the data line DTL-1 and the scanning lines WSL-1 and DSL-1. The data line DTL-1 is connected to the drain of the sampling TFT 115, the scanning line WSL-1 is connected to the gate of the sampling TFT 115, and the other scanning line DSL-1 is connected to the gate of the switching TFT 112.

ドライブＴＦＴ１１１、スイッチングＴＦＴ１１２及び有機ＥＬ素子１７は、電源電位Ｖｃｃと接地電位ＧＮＤの間で直列に接続されている。すなわちドライブトランジスタ１１１のソースが電源電位Ｖｃｃに接続される一方、有機ＥＬ素子（発光素子）１７のカソードが接地電位ＧＮＤに接続されている。一般に、有機ＥＬ素子１７は整流性がある為ダイオードの記号で表わしている。一方、サンプリングＴＦＴ１１５及び保持容量Ｃ１１１は、ドライブＴＦＴ１１１のゲートに接続している。ドライブＴＦＴ１１１のゲート・ソース間電圧をＶｇｓで表わしている。   The drive TFT 111, the switching TFT 112, and the organic EL element 17 are connected in series between the power supply potential Vcc and the ground potential GND. That is, the source of the drive transistor 111 is connected to the power supply potential Vcc, while the cathode of the organic EL element (light emitting element) 17 is connected to the ground potential GND. In general, the organic EL element 17 is represented by a diode symbol because of its rectifying property. On the other hand, the sampling TFT 115 and the storage capacitor C111 are connected to the gate of the drive TFT111. The gate-source voltage of the drive TFT 111 is represented by Vgs.

画素回路１１の動作であるが、まず走査線ＷＳＬ−１を選択状態（ここでは低レベル）とし、データ線ＤＴＬ−１に信号を印加すると、サンプリングＴＦＴ１１５が導通して信号が保持容量Ｃ１１１に書き込まれる。保持容量Ｃ１１１に書き込まれた信号電位がドライブトランジスタ１１１のゲート電位となる。続いて、走査線ＷＳＬ−１を非選択状態（ここでは高レベル）とすると、データ線ＤＴＬ−１とドライブＴＦＴ１１１とは電気的に切り離されるが、ドライブＴＦＴ１１１のゲート電位Ｖｇｓは保持容量Ｃ１１１によって安定に保持される。続いて他の走査線ＤＳＬ−１を選択状態（ここでは低レベル）にすると、スイッチングＴＦＴ１１２が導通し、電源電位Ｖｃｃから接地電位ＧＮＤに向かって駆動電流がＴＦＴ１１１，ＴＦＴ１１２及び発光素子１７を流れる。ＤＳＬ−１が非選択状態になるとスイッチングトランジスタ１１２がオフし、駆動電流は流れなくなる。スイッチングＴＦＴ１１２は発光素子１７の発光時間を制御する為に挿入されたものである。   The operation of the pixel circuit 11 is as follows. First, when the scanning line WSL-1 is in a selected state (low level here) and a signal is applied to the data line DTL-1, the sampling TFT 115 is turned on and the signal is written to the holding capacitor C111. It is. The signal potential written in the storage capacitor C111 becomes the gate potential of the drive transistor 111. Subsequently, when the scanning line WSL-1 is in a non-selected state (here, high level), the data line DTL-1 and the drive TFT 111 are electrically disconnected, but the gate potential Vgs of the drive TFT 111 is stabilized by the storage capacitor C111. Retained. Subsequently, when another scanning line DSL-1 is selected (here, at a low level), the switching TFT 112 becomes conductive, and a drive current flows through the TFT 111, TFT 112, and the light emitting element 17 from the power supply potential Vcc toward the ground potential GND. When DSL-1 is in a non-selected state, the switching transistor 112 is turned off and the driving current does not flow. The switching TFT 112 is inserted in order to control the light emission time of the light emitting element 17.

ＴＦＴ１１１及び発光素子１７に流れる電流は、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓに応じた値となり、発光素子１７はその電流値に応じた輝度で発光し続ける。上記の様に、走査線ＷＳＬ−１を選択してデータ線ＤＴＬ−１に与えられた信号を画素回路１１の内部に伝える動作を「書き込み」と呼ぶ。上述の様に、一度信号の書き込みを行なえば、次に書き換えられるまでの間、発光素子１７は一定の輝度で発光を続ける。   The current flowing through the TFT 111 and the light emitting element 17 has a value corresponding to the gate-source voltage Vgs of the TFT 111, and the light emitting element 17 continues to emit light with a luminance corresponding to the current value. As described above, the operation of selecting the scanning line WSL-1 and transmitting the signal applied to the data line DTL-1 to the inside of the pixel circuit 11 is referred to as “writing”. As described above, once a signal is written, the light emitting element 17 continues to emit light at a constant luminance until the next rewriting.

本発明の一実施形態に係るアクティブマトリクス型有機ＥＬ表示装置を示す概略構成図である。1 is a schematic configuration diagram illustrating an active matrix organic EL display device according to an embodiment of the present invention. 本発明に係る表示装置における発光制御手段の構成の一例を示すブロック図である。It is a block diagram which shows an example of a structure of the light emission control means in the display apparatus which concerns on this invention. 従来方式による垂直同期信号と発光時間設定信号の波形を表したタイミングチャート図である。It is a timing chart showing the waveforms of a vertical synchronization signal and a light emission time setting signal according to a conventional method. 従来方式によるフリッカを抑制する場合の垂直同期信号と発光時間設定信号の波形を表したタイミングチャート図である。It is a timing chart showing the waveforms of a vertical synchronizing signal and a light emission time setting signal when flicker is suppressed by a conventional method. 発光・非発光時間の比率を４：１に設定した発光期間パルスＤＰと、発光・非発光時間の比率を４：１のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。A light emission period pulse DP in which the ratio of light emission / non-light emission time is set to 4: 1 and a light emission period pulse in one frame (1V) period period so as to suppress flicker while maintaining the ratio of light emission / non-light emission time at 4: 1. It is a timing chart showing a DS signal that is apparently converted to a double speed timing. 発光・非発光時間の比率を１：１に設定した発光期間パルスＤＰと、発光・非発光時間の比率を１：１のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。A light emission period pulse DP in which the ratio of light emission / non-light emission time is set to 1: 1, and a light emission period pulse in one frame (1V) cycle period so as to suppress flicker while maintaining the ratio of light emission / non-light emission time at 1: 1. It is a timing chart showing a DS signal that is apparently converted to a double speed timing. 発光・非発光時間の比率を１：４に設定した発光期間パルスＤＰと、発光・非発光時間の比率を１：４のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。The light emission period pulse DP in which the ratio of light emission / non-light emission time is set to 1: 4 and the light emission period pulse in one frame (1V) cycle period so as to suppress flicker while maintaining the ratio of light emission / non-light emission time at 1: 4. It is a timing chart showing a DS signal that is apparently converted to a double speed timing. 発光・非発光時間の比率を４：１に設定した発光期間パルスＤＰと、発光・非発光時間の比率を４：１のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上３倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。A light emission period pulse DP in which the ratio of light emission / non-light emission time is set to 4: 1 and a light emission period pulse in one frame (1V) period period so as to suppress flicker while maintaining the ratio of light emission / non-light emission time at 4: 1. FIG. 6 is a timing chart showing a DS signal obtained by apparently converting a signal to a triple speed timing. 発光・非発光時間の比率を１：１に設定した発光期間パルスＤＰと、発光・非発光時間の比率を１：１のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上３倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。A light emission period pulse DP in which the ratio of light emission / non-light emission time is set to 1: 1, and a light emission period pulse in one frame (1V) cycle period so as to suppress flicker while maintaining the ratio of light emission / non-light emission time at 1: 1. FIG. 6 is a timing chart showing a DS signal obtained by apparently converting a signal to a triple speed timing. 発光・非発光時間の比率を１：４に設定した発光期間パルスＤＰと、発光・非発光時間の比率を１：４のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上３倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。The light emission period pulse DP in which the ratio of light emission / non-light emission time is set to 1: 4 and the light emission period pulse in one frame (1V) cycle period so as to suppress flicker while maintaining the ratio of light emission / non-light emission time at 1: 4. FIG. 6 is a timing chart showing a DS signal obtained by apparently converting a signal to a triple speed timing. 発光期間と非発光期間のデューティを０〜１００％に設定した場合のフリッカ・レベル（フリッカの見え方）を表した図である。It is a figure showing the flicker level (how the flicker looks) when the duty of the light emission period and the non-light emission period is set to 0 to 100%. 発光・非発光時間の比率を９：１に設定した発光期間パルスＤＰと、発光・非発光時間の比率を９：１のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上２倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。The light emission period pulse DP in which the ratio of the light emission / non-light emission time is set to 9: 1 and the light emission period pulse in one frame (1V) period period so as to suppress flicker while maintaining the ratio of the light emission / non-light emission time at 9: 1. FIG. 4 is a timing chart showing a DS signal that is apparently converted to a double speed timing. 発光・非発光時間の比率を８：２に設定した発光期間パルスＤＰと、発光・非発光時間の比率を８：２のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上３倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。The light emission period pulse DP in which the ratio of light emission / non-light emission time is set to 8: 2, and the light emission period pulse in one frame (1V) period period so as to suppress flicker while maintaining the ratio of light emission / non-light emission time at 8: 2. FIG. 4 is a timing chart showing a DS signal that is apparently converted to a triple speed timing. 発光・非発光時間の比率を７：３に設定した発光期間パルスＤＰと、発光・非発光時間の比率を７：３のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上４倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。Light emission period pulse DP in which the ratio of light emission / non-light emission time is set to 7: 3 and light emission period pulse in one frame (1V) period period so as to suppress flicker while maintaining the ratio of light emission / non-light emission time to 7: 3 FIG. 5 is a timing chart showing a DS signal that is apparently converted to a quadruple speed timing. 発光・非発光時間の比率を６：４に設定した発光期間パルスＤＰと、発光・非発光時間の比率を６：４のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上５倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。The light emission period pulse DP in which the ratio of light emission / non-light emission time is set to 6: 4 and the light emission period pulse in one frame (1V) period period so as to suppress flicker while maintaining the ratio of light emission / non-light emission time at 6: 4. FIG. 4 is a timing chart showing a DS signal that is apparently converted to a 5 × speed timing. 発光・非発光時間の比率を５：５に設定した発光期間パルスＤＰと、発光・非発光時間の比率を５：５のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上６倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。The light emission period pulse DP in which the ratio of light emission / non-light emission time is set to 5: 5 and the light emission period pulse in one frame (1V) period period so as to suppress flicker while maintaining the ratio of light emission / non-light emission time at 5: 5. FIG. 6 is a timing chart showing a DS signal that is apparently converted to a 6 × speed timing. 発光・非発光時間の比率を４：６に設定した発光期間パルスＤＰと、発光・非発光時間の比率を４：６のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上７倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。Light emission period pulse DP in which the ratio of light emission / non-light emission time is set to 4: 6, and light emission period pulse in one frame (1V) period period so as to suppress flicker while maintaining the ratio of light emission / non-light emission time to 4: 6. FIG. 5 is a timing chart showing a DS signal that is apparently converted to a 7 × speed timing. 発光・非発光時間の比率を３：７に設定した発光期間パルスＤＰと、発光・非発光時間の比率を３：７のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上８倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。Light emission period pulse DP in which the ratio of light emission / non-light emission time is set to 3: 7 and light emission period pulse in one frame (1V) period period so as to suppress flicker while maintaining the ratio of light emission / non-light emission time to 3: 7 FIG. 4 is a timing chart showing a DS signal that is apparently converted to a 8 × speed timing of a DP signal. 発光・非発光時間の比率を２：８に設定した発光期間パルスＤＰと、発光・非発光時間の比率を２：８のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上９倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。The light emission period pulse DP in which the ratio of light emission / non-light emission time is set to 2: 8 and the light emission period pulse in one frame (1V) period period so as to suppress flicker while the ratio of light emission / non-light emission time is 2: 8. FIG. 6 is a timing chart showing a DS signal that is apparently converted to 9 × speed timing. 発光・非発光時間の比率を１：９に設定した発光期間パルスＤＰと、発光・非発光時間の比率を１：９のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上１０倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。The light emission period pulse DP in which the ratio of light emission / non-light emission time is set to 1: 9 and the light emission period pulse in one frame (1V) period period so as to suppress flicker while maintaining the ratio of light emission / non-light emission time 1: 9. FIG. 5 is a timing chart showing a DS signal that is apparently converted to a 10 × speed timing of a DP signal. 図１に示した有機ＥＬパネルの一例を示すブロック図である。It is a block diagram which shows an example of the organic electroluminescent panel shown in FIG. 図２１に示した有機ＥＬパネルに含まれる画素回路の一例を示す回路図である。It is a circuit diagram which shows an example of the pixel circuit contained in the organic electroluminescent panel shown in FIG.

符号の説明Explanation of symbols

１１・・・画素、１２・・・画素アレイ部、１３・・・走査線駆動回路、１４・・・データ線駆動回路、１５・・・有機ＥＬパネル部、１６・・・システム回路、１７・・・有機ＥＬ素子、１９・・・タイミング・ジェネレータ、２１・・・発光期間設定回路、２２・・・輝度レベル設定回路、２３・・・フリッカ抑制回路、Ｚ・・・発光制御手段 DESCRIPTION OF SYMBOLS 11 ... Pixel, 12 ... Pixel array part, 13 ... Scanning line drive circuit, 14 ... Data line drive circuit, 15 ... Organic EL panel part, 16 ... System circuit, 17. ..Organic EL element, 19... Timing generator, 21... Light emission period setting circuit, 22... Brightness level setting circuit, 23.

Claims (5)

画素アレイ部と、これを駆動する走査線駆動回路及びデータ線駆動回路と、これらを制御するシステム回路とを含み、
前記画素アレイ部は、行状の走査線と、列状のデータ線と、両者が交差する部分に配された発光素子からなる画素とを含み、
前記データ線駆動回路は各データ線に接続されており、該システム回路からフレーム単位で供給される映像データ信号を各画素に供給し、
前記走査線駆動回路は各走査線に接続されており、該システム回路から供給される発光制御信号に応じて動作し、フレーム毎に画素を線順次選択して該映像データ信号に応じた輝度で各発光素子を発光させる表示装置において、
前記システム回路は、発光制御手段を備えており、画面輝度情報に応じて１フレーム内における発光時間と非発光時間とのデューティ比を設定し、該デューティ比に応じて各発光素子を発光させるとともに、
１フレームを複数のサブフレームに分割し各サブフレームで該デューティ比に応じた発光時間だけ各発光素子を発光させてフリッカを抑制することを特徴とする表示装置。 A pixel array unit, a scanning line driving circuit and a data line driving circuit for driving the pixel array unit, and a system circuit for controlling them,
The pixel array unit includes a row-shaped scanning line, a column-shaped data line, and a pixel formed of a light emitting element disposed at a portion where both intersect.
The data line driving circuit is connected to each data line, and supplies a video data signal supplied in units of frames from the system circuit to each pixel.
The scanning line driving circuit is connected to each scanning line, operates in accordance with a light emission control signal supplied from the system circuit, selects pixels line by frame for each frame, and has luminance corresponding to the video data signal. In a display device that emits light from each light emitting element,
The system circuit includes light emission control means, sets a duty ratio between a light emission time and a non-light emission time in one frame according to screen luminance information, and causes each light emitting element to emit light according to the duty ratio. ,
A display device, wherein one frame is divided into a plurality of subframes, and each light emitting element emits light for a light emission time corresponding to the duty ratio in each subframe to suppress flicker. 前記発光制御手段は、設定されたデューティ比に応じてサブフレーム数を設定することを特徴とする請求項１記載の表示装置。   The display device according to claim 1, wherein the light emission control unit sets the number of subframes according to a set duty ratio. 前記発光制御手段は、該デューティ比が小さくなる程サブフレーム数を大きくすることを特徴とする請求項２記載の表示装置。   The display device according to claim 2, wherein the light emission control unit increases the number of subframes as the duty ratio decreases. 前記発光素子は有機エレクトロルミネセンス発光素子であることを特徴とする請求項１記載の表示装置。   The display device according to claim 1, wherein the light emitting element is an organic electroluminescence light emitting element. 画面を構成する画素アレイ部と、これを駆動する走査線駆動回路及びデータ線駆動回路とを含み、前記画素アレイ部は、行状の走査線と、列状のデータ線と、両者が交差する部分に配された発光素子からなる画素とを含み、前記データ線駆動回路は各データ線に接続されており、外部からフレーム単位で供給される映像データ信号を各画素に供給し、前記走査線駆動回路は各走査線に接続されており、外部から供給される発光制御信号に応じて動作し、フレーム毎に画素を線順次選択して該映像データ信号に応じた輝度で各発光素子を発光させる表示装置の駆動方法において、
画面の輝度情報に応じて１フレーム内における発光時間と非発光時間とのデューティ比を設定し、該デューティ比に応じて各発光素子を発光させるとともに、
１フレームを複数のサブフレームに分割し各サブフレームで該デューティ比に応じた発光時間だけ各発光素子を発光させてフリッカを抑制することを特徴とする表示装置の駆動方法。 A pixel array section constituting a screen, and a scanning line driving circuit and a data line driving circuit for driving the pixel array section, wherein the pixel array section is a portion where a row scanning line and a column data line cross each other The data line driving circuit is connected to each data line, and supplies a video data signal supplied from the outside in units of frames to each pixel, and drives the scanning line. The circuit is connected to each scanning line, and operates according to a light emission control signal supplied from the outside. The pixels are line-sequentially selected for each frame, and each light emitting element emits light with a luminance corresponding to the video data signal. In a method for driving a display device,
In accordance with the brightness information of the screen, the duty ratio between the light emission time and the non-light emission time in one frame is set, and each light emitting element is caused to emit light according to the duty ratio,
A display device driving method, wherein one frame is divided into a plurality of sub-frames, and each light-emitting element emits light for each sub-frame for a light emission time according to the duty ratio to suppress flicker.
JP2004208280A 2004-07-15 2004-07-15 Display device and driving method thereof Pending JP2006030516A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004208280A JP2006030516A (en) 2004-07-15 2004-07-15 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004208280A JP2006030516A (en) 2004-07-15 2004-07-15 Display device and driving method thereof

Publications (1)

Publication Number Publication Date
JP2006030516A true JP2006030516A (en) 2006-02-02

Family

ID=35896964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004208280A Pending JP2006030516A (en) 2004-07-15 2004-07-15 Display device and driving method thereof

Country Status (1)

Country Link
JP (1) JP2006030516A (en)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007193295A (en) * 2006-01-19 2007-08-02 Macroblock Inc Led driving integrated circuit device capable of pulse width modulation
KR100865202B1 (en) 2006-09-19 2008-10-23 가부시키가이샤 히타치 디스프레이즈 Method for driving display device
JP2009025797A (en) * 2007-06-19 2009-02-05 Canon Inc Display apparatus and electronic device using the same
JP2009186884A (en) * 2008-02-08 2009-08-20 Sony Corp Lighting period setting method, driving method for display panel, driving method for backlight, lighting period setting apparatus, semiconductor device, display panel, and electronic apparatus
JP2009192753A (en) * 2008-02-14 2009-08-27 Sony Corp Illumination period setting method, method for driving display panel, method for driving back light, illumination condition setting device, semiconductor device, display panel, and electronic equipment
CN101779229B (en) * 2007-08-21 2012-11-07 佳能株式会社 Display apparatus and drive method thereof
US8330684B2 (en) 2007-02-02 2012-12-11 Samsung Display Co., Ltd. Organic light emitting display and its driving method
US8339336B2 (en) 2007-10-29 2012-12-25 Canon Kabushiki Kaisha Circuit device and active-matrix display apparatus
US8354981B2 (en) 2007-07-02 2013-01-15 Canon Kabushiki Kaisha Active matrix type display apparatus and driving method thereof
US8390539B2 (en) 2007-09-26 2013-03-05 Canon Kabushiki Kaisha Driving circuit for light-emitting device and display apparatus
US8395570B2 (en) 2009-07-01 2013-03-12 Canon Kabushiki Kaisha Active matrix type display apparatus
US8514209B2 (en) 2009-07-29 2013-08-20 Canon Kabushiki Kaisha Display apparatus and method for driving the same
CN103280187A (en) * 2013-06-09 2013-09-04 上海和辉光电有限公司 Pixel arraying displaying method and device and OLED displayer
JP2014139694A (en) * 2014-04-18 2014-07-31 Seiko Epson Corp Image display device and electronic apparatus
US8847934B2 (en) 2011-12-20 2014-09-30 Canon Kabushiki Kaisha Displaying apparatus
EP3113165A1 (en) * 2015-06-30 2017-01-04 LG Display Co., Ltd. Organic light emitting display and driving method thereof
KR20170071631A (en) * 2015-12-15 2017-06-26 엘지디스플레이 주식회사 Organic Light Emitting Display and Device for driving the same
CN108109583A (en) * 2016-11-25 2018-06-01 乐金显示有限公司 El display device and its driving method
KR20180131968A (en) 2017-06-01 2018-12-11 가부시키가이샤 제이올레드 Control device of display panel, display device and driving method of display panel
KR20180135405A (en) 2017-06-12 2018-12-20 가부시키가이샤 제이올레드 Control apparatus of display panel, display apparatus and method of driving display panel
JP2019015794A (en) * 2017-07-04 2019-01-31 株式会社Ｊｏｌｅｄ Display panel control device, display, and display panel driving method
JP2020060650A (en) * 2018-10-09 2020-04-16 シナプティクス インコーポレイテッド Display driver, display module and display method
US10665160B2 (en) 2016-11-15 2020-05-26 Seiko Epson Corporation Electrooptical device, electronic apparatus, and driving method of electrooptical device
KR20200132984A (en) * 2018-03-27 2020-11-25 후아웨이 테크놀러지 컴퍼니 리미티드 Screen brightness adjustment method and terminal
WO2021000235A1 (en) * 2019-07-01 2021-01-07 京东方科技集团股份有限公司 Display panel, display device and driving method
WO2021000234A1 (en) * 2019-07-01 2021-01-07 京东方科技集团股份有限公司 Display panel, display device, and driving method
EP3822958A1 (en) 2019-11-12 2021-05-19 Joled Inc. Control method and control device
WO2021152814A1 (en) * 2020-01-31 2021-08-05 シャープ株式会社 Display device and method for driving same

Cited By (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007193295A (en) * 2006-01-19 2007-08-02 Macroblock Inc Led driving integrated circuit device capable of pulse width modulation
KR100865202B1 (en) 2006-09-19 2008-10-23 가부시키가이샤 히타치 디스프레이즈 Method for driving display device
US8330684B2 (en) 2007-02-02 2012-12-11 Samsung Display Co., Ltd. Organic light emitting display and its driving method
US8830147B2 (en) 2007-06-19 2014-09-09 Canon Kabushiki Kaisha Display apparatus and electronic device using the same
JP2009025797A (en) * 2007-06-19 2009-02-05 Canon Inc Display apparatus and electronic device using the same
US8354981B2 (en) 2007-07-02 2013-01-15 Canon Kabushiki Kaisha Active matrix type display apparatus and driving method thereof
US8497885B2 (en) 2007-08-21 2013-07-30 Canon Kabushiki Karsha Display apparatus and drive method thereof
CN101779229B (en) * 2007-08-21 2012-11-07 佳能株式会社 Display apparatus and drive method thereof
US8390539B2 (en) 2007-09-26 2013-03-05 Canon Kabushiki Kaisha Driving circuit for light-emitting device and display apparatus
US8339336B2 (en) 2007-10-29 2012-12-25 Canon Kabushiki Kaisha Circuit device and active-matrix display apparatus
US9953578B2 (en) 2008-02-08 2018-04-24 Sony Corporation Light emitting period setting method, driving method for display panel, driving method for backlight, light emitting period setting apparatus, semiconductor device, display panel and electronic apparatus
US20140307009A1 (en) * 2008-02-08 2014-10-16 Sony Corporation Light emitting period setting method, driving method for display panel, driving method for backlight, light emitting period setting apparatus, semiconductor device, display panel and electronic apparatus
US9361857B2 (en) 2008-02-08 2016-06-07 Sony Corporation Light emitting period setting method, driving method for display panel, driving method for backlight, light emitting period setting apparatus, semiconductor device, display panel and electronic apparatus
JP2009186884A (en) * 2008-02-08 2009-08-20 Sony Corp Lighting period setting method, driving method for display panel, driving method for backlight, lighting period setting apparatus, semiconductor device, display panel, and electronic apparatus
US9626911B2 (en) 2008-02-08 2017-04-18 Sony Corporation Light emitting period setting method, driving method for display panel, driving method for backlight, light emitting period setting apparatus, semiconductor device, display panel and electronic apparatus
US8537182B2 (en) 2008-02-08 2013-09-17 Sony Corporation Light emitting period setting method, driving method for display panel, driving method for backlight, light emitting period setting apparatus, semiconductor device, display panel and electronic apparatus
US9761176B2 (en) 2008-02-08 2017-09-12 Sony Corporation Light emitting period setting method, driving method for display panel, driving method for backlight, light emitting period setting apparatus, semiconductor device, display panel and electronic apparatus
US8817012B2 (en) 2008-02-08 2014-08-26 Sony Corporation Light emitting period setting method, driving method for display panel, driving method for backlight, light emitting period setting apparatus, semiconductor device, display panel and electronic apparatus
KR101578452B1 (en) * 2008-02-08 2015-12-17 소니 주식회사 Light emitting period setting method driving method for display panel driving method for backlight light emitting period setting apparatus semiconductor device display panel and electronic apparatus
US9646538B2 (en) 2008-02-08 2017-05-09 Sony Corporation Light emitting period setting method, driving method for display panel, driving method for backlight, light emitting period setting apparatus, semiconductor device, display panel and electronic apparatus
US8441503B2 (en) 2008-02-14 2013-05-14 Sony Corporation Lighting period setting method, display panel driving method, backlight driving method, lighting condition setting device, semiconductor device, display panel and electronic equipment
KR101559367B1 (en) * 2008-02-14 2015-10-12 가부시키가이샤 제이올레드 Lighting period setting method display panel driving method backlight driving method lighting condition setting device semiconductor device display panel and electronic equipment
US9406255B2 (en) 2008-02-14 2016-08-02 Joled Inc. Lighting period setting method, display panel driving method, backlight driving method, lighting condition setting device, semiconductor device, display panel and electronic equipment
JP2009192753A (en) * 2008-02-14 2009-08-27 Sony Corp Illumination period setting method, method for driving display panel, method for driving back light, illumination condition setting device, semiconductor device, display panel, and electronic equipment
US8395570B2 (en) 2009-07-01 2013-03-12 Canon Kabushiki Kaisha Active matrix type display apparatus
US8514209B2 (en) 2009-07-29 2013-08-20 Canon Kabushiki Kaisha Display apparatus and method for driving the same
US8847934B2 (en) 2011-12-20 2014-09-30 Canon Kabushiki Kaisha Displaying apparatus
CN103280187B (en) * 2013-06-09 2015-12-23 上海和辉光电有限公司 Pixel list view method, device and OLED display
CN103280187A (en) * 2013-06-09 2013-09-04 上海和辉光电有限公司 Pixel arraying displaying method and device and OLED displayer
JP2014139694A (en) * 2014-04-18 2014-07-31 Seiko Epson Corp Image display device and electronic apparatus
US9966007B2 (en) 2015-06-30 2018-05-08 Lg Display Co., Ltd. Organic light emitting display and method for controlling emission thereof
EP3113165A1 (en) * 2015-06-30 2017-01-04 LG Display Co., Ltd. Organic light emitting display and driving method thereof
KR102514174B1 (en) * 2015-12-15 2023-03-28 엘지디스플레이 주식회사 Organic Light Emitting Display and Device for driving the same
KR20170071631A (en) * 2015-12-15 2017-06-26 엘지디스플레이 주식회사 Organic Light Emitting Display and Device for driving the same
US10665160B2 (en) 2016-11-15 2020-05-26 Seiko Epson Corporation Electrooptical device, electronic apparatus, and driving method of electrooptical device
CN108109583A (en) * 2016-11-25 2018-06-01 乐金显示有限公司 El display device and its driving method
US10810930B2 (en) 2016-11-25 2020-10-20 Lg Display Co., Ltd. Electroluminescence display device and method for driving the same
KR20180131968A (en) 2017-06-01 2018-12-11 가부시키가이샤 제이올레드 Control device of display panel, display device and driving method of display panel
US10720105B2 (en) 2017-06-01 2020-07-21 Joled Inc. Display panel control device, display device, and method for driving display panel
JP2018205457A (en) * 2017-06-01 2018-12-27 株式会社Ｊｏｌｅｄ Control device for display panel, display device, and driving method for display panel
CN108986735A (en) * 2017-06-01 2018-12-11 株式会社日本有机雷特显示器 The driving method of the control device of display panel, display device and display panel
CN108986735B (en) * 2017-06-01 2021-08-10 株式会社日本有机雷特显示器 Control device for display panel, display device, and driving method for display panel
KR20180135405A (en) 2017-06-12 2018-12-20 가부시키가이샤 제이올레드 Control apparatus of display panel, display apparatus and method of driving display panel
US10425623B2 (en) 2017-06-12 2019-09-24 Joled Inc. Display panel control device, display device and method for driving display panel
KR101971399B1 (en) 2017-06-12 2019-04-22 가부시키가이샤 제이올레드 Control apparatus of display panel, display apparatus and method of driving display panel
JP2019002954A (en) * 2017-06-12 2019-01-10 株式会社Ｊｏｌｅｄ Display panel control device, display device and display panel driving method
US10574946B2 (en) 2017-07-04 2020-02-25 Joled Inc. Display panel control device, display device, and method for driving display panel
US11405595B2 (en) 2017-07-04 2022-08-02 Joled Inc. Display panel control device, display device, and method for driving display panel
JP2019015794A (en) * 2017-07-04 2019-01-31 株式会社Ｊｏｌｅｄ Display panel control device, display, and display panel driving method
KR20200132984A (en) * 2018-03-27 2020-11-25 후아웨이 테크놀러지 컴퍼니 리미티드 Screen brightness adjustment method and terminal
KR102549917B1 (en) * 2018-03-27 2023-06-29 후아웨이 테크놀러지 컴퍼니 리미티드 How to adjust screen brightness and terminal
JP2020060650A (en) * 2018-10-09 2020-04-16 シナプティクス インコーポレイテッド Display driver, display module and display method
WO2021000235A1 (en) * 2019-07-01 2021-01-07 京东方科技集团股份有限公司 Display panel, display device and driving method
WO2021000234A1 (en) * 2019-07-01 2021-01-07 京东方科技集团股份有限公司 Display panel, display device, and driving method
RU2756896C1 (en) * 2019-07-01 2021-10-06 Боэ Текнолоджи Груп Ко., Лтд. Display panel, display device and control method
EP3822958A1 (en) 2019-11-12 2021-05-19 Joled Inc. Control method and control device
US11436988B2 (en) 2019-11-12 2022-09-06 Joled Inc. Control method and control device
US11705077B2 (en) 2019-11-12 2023-07-18 Joled Inc. Control method and control device
WO2021152814A1 (en) * 2020-01-31 2021-08-05 シャープ株式会社 Display device and method for driving same

Similar Documents

Publication Publication Date Title
JP2006030516A (en) Display device and driving method thereof
KR100619609B1 (en) Image display apparatus
KR101100947B1 (en) Organic Light Emitting Display Device and Driving Method Thereof
JP6767939B2 (en) Display panel control device, display device and display panel drive method
US8514209B2 (en) Display apparatus and method for driving the same
JP6764829B2 (en) Display panel control device, display device and display panel drive method
KR102647169B1 (en) Display apparatus and method of driving display panel using the same
TW200426737A (en) Optoelectronic device, driving method of optoelectronic device and electronic machine
JP2004191932A (en) Electrooptical device, method for driving electrooptical device, and electronic equipment
KR101374443B1 (en) Organic Light Emitting Diode Display
US20090284502A1 (en) Image signal display control apparatus and image signal display control method
KR101681210B1 (en) Organic light emitting display device
CN112313732A (en) Display device
WO2016070506A1 (en) Amoled drive apparatus and drive method
JP2017090751A (en) Display device and electronic apparatus
CN111354293A (en) Display panel, display device and driving method
JP2010243938A (en) Display and method of driving the same
JP2012053447A (en) Display device and method for driving the same
JP2003195808A (en) Display device using organic el element and its driving method, and portable information terminal
JP5137294B2 (en) Driving method of light emitting device
JP2003043999A (en) Display pixel circuit and self-luminous display device
JP2011022462A (en) Display device, driving method therefor, and electronics device
KR101971399B1 (en) Control apparatus of display panel, display apparatus and method of driving display panel
CN114495836B (en) Pixel circuit, driving method thereof, display panel and electronic equipment
JP2010145709A (en) Image display device