JP4149243B2 - プラズマ処理装置及びプラズマ処理装置の整合回路設計システム - Google Patents
プラズマ処理装置及びプラズマ処理装置の整合回路設計システム Download PDFInfo
- Publication number
- JP4149243B2 JP4149243B2 JP2002345972A JP2002345972A JP4149243B2 JP 4149243 B2 JP4149243 B2 JP 4149243B2 JP 2002345972 A JP2002345972 A JP 2002345972A JP 2002345972 A JP2002345972 A JP 2002345972A JP 4149243 B2 JP4149243 B2 JP 4149243B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- plasma processing
- matching circuit
- processing chamber
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プラズマ処理に用いられるプラズマ処理装置、及びこのプラズマ処理装置のプラズマ処理室の負荷インピーダンスに対応した整合回路を製作する整合回路設計システムに係わるものである。
【０００２】
【従来の技術】
ＣＶＤ（ chemical vapor deposition）、スパッタリング、ドライエッチング、アッシング等のプラズマ処理を行うプラズマ処理装置の一例としては、従来から、図８に示すような、いわゆる１周波励起タイプのものが知られている。
図８に示すプラズマ処理装置は、高周波電源１とプラズマ励起電極４との間に整合回路２Ｃが介在されている。整合回路２Ｃはこれら高周波電源１とプラズマ処理室ＣＮとの間のインピーダンスの整合を得るための回路として設けられている。
【０００３】
高周波電源１からの高周波電力は整合回路２Ｃを介して給電板３によりプラズマ励起電極４へ供給される。この整合回路２Ｃは導電体からなるハウジングにより形成されるマッチングボックス２内に収納されており、プラズマ励起電極４および給電板３は、導体からなるシャーシ２１によって覆われている。
プラズマ励起電極（カソード電極）４の下側には凸部４ａが設けられるとともに、このプラズマ励起電極４の下には、多数の孔７が形成されているシャワープレート５が凸部４ａに接して設けられている。これらプラズマ励起電極４とシャワープレート５との間には空間６が形成されている。この空間６にはガス導入管１７が接続されており、導体からなるガス導入管１７の途中には絶縁体１７ａが挿入されてプラズマ励起電極１４側とガス供給源側とが絶縁されている。
【０００４】
ガス導入管１７から導入されたガスは、シャワープレート５の孔７を介してチャンバ壁１０により形成されたチャンバ室６０内に供給される。なお、符号９はチャンバ壁１０とプラズマ励起電極４とを絶縁する絶縁体である。また、排気系の図示は省略してある。
一方、チャンバ室６０内には基板１６を載置しプラズマ励起電極ともなるウエハサセプタ（サセプタ電極）８が設けられており、シャフト１３で支持されている。
【０００５】
シャフト１３の下端部とチャンバ底部１０Ａとがベローズ１１により密閉接続されている。
これら、ウエハサセプタ８およびシャフト１３はベローズ１１により上下動可能となっており、プラズマ励起電極４，８間の距離の調整ができる。
ウエハサセプタ８は直流的に接地され、チャンバ壁１０と直流的に同電位とされている。
【０００６】
上記のプラズマ処理装置においては、一般的に４０.６８ＭＨｚ程度の周波数の電力を投入して、両電極４，８の間でプラズマを生成し、このプラズマにより、ＣＶＤ（ chemical vapor deposition）、スパッタリング、ドライエッチング、アッシング等のプラズマ処理を行うものである。
【０００７】
しかし、従来、上記のプラズマ処理装置においては、プラズマ処理室を含めたプラズマ処理装置本体が装置メーカにより製作され、整合回路が高周波電源を作成する電源メーカにより製作されている。
そして、ユーザは、スパッタリング、ドライエッチング、アッシング等のプラズマ処理毎に、これらプラズマ処理室ＣＮと高周波電源１との間のインピーダンス整合を上記整合回路２Ｃにより行う。
ここで、プラズマ処理室のインピーダンス（負荷インピーダンス）としては、プラズマが発生する前のインピーダンスＺ0と、プラズマが発生した後のインピーダンスＺ1との２種類がある。
【０００８】
インピーダンスＺ0は、装置メーカである程度設計上で決定され、正確な数値が測定されるものであるが、機械的寸法誤差等により完全に同一のプラズマ処理装置が製作される訳ではないため、作成されるプラズマ処理室毎に異なったインピーダンスの値を有している。
インピーダンスＺ1は、プラズマが発生すると使用しているガスに基づいたプラズマ電流が流れるため、処理に用いるガスの流量，プラズマ処理室の真空度，及び両電極４，８の間隔により変化し、同一のプラズマ処理装置においても、処理するプラズマ処理により異なることとなる。
すなわち、インピーダンスＺ1は、ユーザが使用するプラズマ処理の最適化を行った後、実際の値が初めて決定されるパラメータである。
【０００９】
例えば、インピーダンスＺ1は、ドライエッチング装置の場合、どのような材料で形成されている薄膜を、どのような条件（エッチング速度、エッチング形状等）でエッチングするかにより異なったものとなり、成膜装置の場合も、どのような材料において、どのような条件（成膜速度、薄膜構造など）で成膜するかにより異なったものとなる。
このため、装置メーカと電源メーカとは、インピーダンスＺ1の実際の数値を、ユーザへプラズマ処理装置を納入する前に、設計情報として得ることができない。
このため、電源メーカは、インピーダンスＺ0がプラズマ処理室毎に異なり、インピーダンスＺ1がユーザの行うプロセス毎に異なることから、整合回路２Ｃのインピーダンス整合の調整マージンを広く取って対応している。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述したプラズマ処理装置においては、整合回路２Ｃの調整マージンを広くとるため、チューニングインダクタのインダクタンスを不必要に大きく設計する必要がある。
このため、上記プラズマ処理装置には、上記チューニングインダクタの寄生高周波抵抗（高周波抵抗成分）も大きくなることにより、整合回路２Ｃにおける電力損失が増加してしまうという欠点がある。
例えば、高周波電源１の出力波形の周波数が４０.６８ＭＨｚの場合、プラズマ処理室のインピーダンスＺ1（プラズマが発生している場合のインピーダンス）が「３.６Ω＋ｊ１.４Ω」であり、抵抗１０１は高周波電源１からの同軸ケーブル１Ａとチューニングインダクタとの間の給電線の寄生高周波抵抗であり、４０.６８ＭＨｚにおいて０.３３Ωの抵抗値を有し、インダクタ１０２は上記給電線の寄生インダクタであり、１６１ｎＨのインダクタンスを有しているので、図９に示す整合回路の構成となる。
【００１１】
この整合回路を構成する各素子の定数（設計回路定数）についての関係を、図１０のスミスチャートを参考にして説明する。
ここで、上記スミスチャートは、電源系の特性インピーダンス「５０Ω」により規格化されている。
点Ａが整合回路２Ｃの入力側である高周波電源１及び同軸ケーブル１Ａからなる電源系の特性インピーダンス「５０Ω」を示し、点Ｂが抵抗１０１により、インピーダンスが移動した点を示し、点Ｃがチューニングインダクタ１０２によりインピーダンスが移動した点を示している。
同様に、点Ｄがロードキャパシタ１０６により移動した点を示し、点Ｅが抵抗１０３により移動した点を示し、点Ｆがチューニングインダクタ１０４により移動した点を示している。
この図１０のスミスチャートにおいて、点Ｇが最終的な整合回路２Ｃの出力インピーダンスであり、プラズマ処理室ＣＮのインピーダンス（負荷インピーダンス）に対して、共役複素インピーダンスの数値となるため、点ＧのインピーダンスＺ1*の数値は「３.６Ω−ｊ１.４Ω」となる。ここで、インピーダンスＺ1*は、インピーダンスＺ1の共役複素インピーダンスとする。
従って、チューニングコンデンサ１０５により点Ｆから点Ｇに移動することにより、最終的に点Ａから点Ｇへのインピーダンスの整合が行われる。
【００１２】
しかしながら、インピーダンスＺ1がプラズマ処理の種類及び使用条件などにより、どのような値になるかが不明のため、インピーダンスが移動しても大幅に調整可能、すなわち、チューニングコンデンサ１０５で調整可能な範囲（Ｅ点とＦ点との間）を大きくするため、チューニングインダクタ１０４の調整範囲を大きく設定している。
このため、上記チューニングインダクタ１０４の寄生抵抗１０３が「２.７２Ω」と大きい値となり、無駄な電力を消費することとなる。
また、この寄生抵抗１０３が大きい値となるため、接続点Ｐ（図９参照）の位置のインピーダンスが、寄生抵抗１０３の円弧Ｅ−Ｇにおける点Ｅからずれ、点Ｄの位置に対応する値となる。
【００１３】
このため、点Ｃから点Ｄへインピーダンスの値を変更するために、ロードキャパシタ１０６のキャパシタンスが大きくなり、このロードコンデンサ１０６を介して大きな電流が流れ、整合回路に流れる電流ロスを大きくしてしまう（給電ロスの増大）。
したがって、従来の整合回路には、抵抗１０１を流れる電流も上述した理由により増加し、抵抗１０１で消費される電力も大きくなり、寄生抵抗１０３で消費される電力と合わせると、整合回路内部において消費される電力損失が大きくなってしまうという問題がある。
【００１４】
また、上述した問題を解決するため、チューニングインダクタ１０４での端子の位置を可変とし、インダクタンスを調整するインダクタが考案されている。
しかしながら、上述したインダクタは、高周波電源から出力される高い電力に対して用いるため、端子の接続箇所の接触抵抗が高い場合、この接触抵抗において大きな電力損失が予想され、かつ接触抵抗の発熱により、接続箇所の温度が異常に上昇することにより、この熱によってインダクタが破損することが考えられる。
【００１５】
また、上述したインダクタは、最終的に可変範囲が最適化されることがなく、固定もされないため、メンテナンスなどにおいて、インダクタンスが変化することで再調整が必要となり、またインダクタのコイルに対して端子の移動を行うため、プラズマ処理毎の微調整が行い難い等の問題がある。
さらに、上記インダクタを用いた整合回路も、すでに述べた従来例と同様に、プラズマ処理室のインピーダンスＺ0，Ｚ1が不明な状態で調整されていることに変わりはない。
【００１６】
本発明は、上記の事情に鑑みてなされたもので、以下の目的を達成しようとするものである。
１．インピーダンスＺ0とプラズマ処理毎のインピーダンスＺ1とに対して最適化された整合回路を提供すること。
２．整合回路を製作するメーカーがインピーダンスＺ0及びインピーダンスＺ1を、通信手段を介して入手可能とすること。
３．インピーダンスＺ0のモニタを可能とすること。
４．整合回路を構成する受動素子の寄生高周波抵抗によって生ずる回路損失を低下させること（製品の設計製造時において）。
５．整合回路の整合のずれによって生ずるミスマッチロスを低下させること（製品の設計製造時において）。
【００１７】
【課題を解決するための手段】
本発明のプラズマ処理装置は、高周波電源（高周波電源１）と、プラズマ処理室（プラズマ処理室ＣＮ）と、前記高周波電源と前記プラズマ処理室との間のインピーダンス整合を行う整合回路の回路定数を抽出する調整用整合回路（整合回路２Ａ）を有しており、該調整用整合回路として、前記プラズマ処理室の負荷インピーダンスに対応したインピーダンス整合を行う回路定数を、使用するプラズマ処理毎に抽出可能であって、前記回路定数を、前記プラズマ処理室のプラズマ放電前のインピーダンスと、プラズマ放電後のプラズマ処理室のインピーダンスの両方の値を含むと想定される所定の範囲にインピーダンスを整合可能な調整用整合回路として設け、前記調整用整合回路から実際に求められた前記プラズマ処理室のプラズマ放電前のインピーダンスＺ0と前記プラズマ放電後のプラズマ処理室のインピーダンスＺ1を含む範囲であって、前記調整用整合回路が有していたインピーダンス整合範囲よりも狭い調整範囲に設定して作製された製品整合回路を更に含み、かつ、前記製品整合回路は、前記調整用整合回路に交換自在としてなることを特徴とする。
この結果、本発明のプラズマ処理装置は、プラズマ処理に、実際にプラズマ放電を行った状態において、プラズマ処理室のインピーダンス（インピーダンスＺ1）を測定し、このインピーダンスに基づいてスミスチャートなどを用いたパラメータ調整アルゴリズムにより、整合回路のチューニングインダクタ（チューニングインダクタ２０４）のインダクタンス等の回路定数の最適化を行うことができ、整合回路による整合のずれによって生ずるミスマッチロスを低減することができる。また、チューニングインダクタのインダクタンスが最適化（最小化）されることで、このチューニングインダクタの寄生高周波抵抗（２０３）が小さくなり、この寄生高周波抵抗での電力損失を低下させることが可能となり、整合回路における回路損失を低減することができる。
本発明では、前記製品用整合回路にチューニングインダクタが設けられ、前記インピーダンスＺ0とＺ1を含む前記狭い調整範囲への設定が前記チューニングインダクタのインダクタンス調整によりなされるようにすることができる。
本発明では、前記製品用整合回路にチューニングインダクタとコンデンサが設けられ、前記インピーダンスＺ0とＺ1を含む前記狭い調整範囲への設定が前記チューニングインダクタのインダクタンス調整と前記コンデンサのキャパシタンス量の調整によりなされるようにすることができる。
【００１８】
したがって、本発明のプラズマ処理装置は、プラズマ処理毎に、整合回路を構成する受動素子の寄生高周波抵抗によって生ずる回路損失及び整合回路の整合のずれによって生ずるミスマッチロスの少ない整合回路を製作し、プラズマ処理室内のプラズマ放電が行われているプラズマ処理空間に対して、実効的に供給する電力を増加させ、プラズマ処理の処理速度が向上することにより、装置における製品（デバイス）の生産性を向上させる効果がある。
加えて、本発明のプラズマ処理装置は、新たに納入された場合に製品整合回路の製作を行うだけでなく、生産する製品を切り替える時点において、プロセス条件の変更により、プラズマ処理室のインピーダンスが変化した場合にも、新たに納入したときと同様に、このインピーダンスに対応した製品整合回路を製作し、提供することで、常に、プラズマ処理装置に最適な電力損失の少ない製品整合回路をユーザに提供することが可能となる。
【００１９】
本発明のプラズマ処理装置は、前記製品整合回路が、前記プラズマ処理室のプラズマ放電前のインピーダンスＺ0と、プラズマ放電後のプラズマ処理室のインピーダンスＺ1とを含めたほぼ最小範囲（すなわち、インピーダンスＺ0とインピーダンスＺ1とで規定される範囲を、微調整が行える程度に広げた範囲）の調整範囲で構成されており、この調整範囲においてインピーダンス整合を行うことで、従来例のようなインピーダンスＺ0及びインピーダンスＺ1が不明で広い調整範囲を有する整合回路に比較し、電力損失の少ない状態でプラズマ処理を行うことができる効果がある。
【００２０】
本発明のプラズマ処理装置は、前記プラズマ処理室に、このプラズマ処理室のインピーダンスＺ0を測定する測定端子が設けられており、プラズマ処理を変更するとき、新たな製品整合回路を製作する調整範囲の決定に用いるため、インピーダンスＺ0の測定に要する時間を短縮することが可能である。
なお、この測定端子を設けることで、インピーダンスＺ0のモニタが随時行えるため、このＺ0の異常を検知することで、通常使用におけるプラズマ処理室のメンテンナンス時期の推定も可能となる。
【００２１】
本発明のプラズマ処理装置の整合回路設計システムは、出力インピーダンスが内部の可変受動素子（チューニングコンデンサ２５５，ロードコンデンサ２５６）の調整により制御される調整用整合回路（整合回路２Ａ）と、この可変受動素子が駆動手段（図示しないモータ）により調整された調整量（調整データＤ１，Ｄ２）を測定する調整量測定手段（調整量測定部５２）と、プラズマ放電時に高周波電源から供給される電力に対する反射波を測定する反射波測定手段（反射波測定部５０）と、前記反射波を入力し、この反射波が最小となる状態に前記可変受動素子を前記駆動手段を用いて制御する駆動制御手段（駆動制御部５１）と、前記反射波を最小とした調整量に基づき、前記プラズマ処理装置のプラズマ処理室のプラズマ放電後のインピーダンスＺ1を演算する演算手段（演算部７１）と、このインピーダンスＺ１に基づき、回路定数を演算して製品整合回路（整合回路２Ｂ）を設計する設計手段（設計部７２）とを具備し、前記各手段が通信手段（ユーザ端末５３，サーバ７０）を介して、情報通信網（情報通信網Ｉ）により各々接続されているため、整合回路を製作する会社のエンジニアが、情報通信回線を介して得られる上記調整量に基づき、演算手段によってインピーダンスＺ1を求め、設計手段を用いてこのインピーダンスＺ1から整合回路を構成する素子の最適な回路定数を求め、製品整合回路の設計を行う。
これにより、本発明のプラズマ処理装置の整合回路設計システムは、エンジニアがプラズマ処理装置が設置されている現地に赴くことなく、インピーダンスＺ1のデータを得ることができるため、現地に行くための時間を削減することができ、製品整合回路の製作にかかる期間を短縮させ、かつ、エンジニアが現地に行くための費用がかからなくなるため、整合回路の製作費を削減することが可能である。
【００２２】
本発明のプラズマ処理装置の整合回路設計システムは、前記プラズマ処理室に、このプラズマ処理室のプラズマ放電前のインピーダンスＺ0を測定する測定手段が設けられており、この測定手段がこの測定端子により測定したインピーダンスＺ0を、前記設計手段へ出力することにより、エンジニアが得られたインピーダンスＺ0，Ｚ1に基づき、整合回路の調整範囲を最適化することができ、電力損失が大幅に削減された製品整合回路の製作を行える効果がある。
【００２３】
本発明のプラズマ処理装置は、前記インピーダンスＺ0，前記インピーダンスＺ1及び前記整合回路の識別番号を、前記プラズマ処理室毎に対応して記憶する、前記情報通信網に接続された記憶手段（記憶部７３）を有しており、メンテナンス時等において必要に応じて各プラズマ処理室のインピーダンスのデータを上記記憶手段から読み出せるため、出荷したプラズマ処理装置に対して製作した製品整合回路のデータを容易に確認することができ、ユーザからのメンテナンスに対する問い合わせに迅速に対応でき、また、過去の履歴からプラズマ処理室の過去に作成された整合回路の回路定数が容易に検索でき、過去に対応したプラズマ処理に戻す場合などに、製品整合回路を製作するときのデータベースとして上記回路定数を用いることができ、プラズマ処理に対応した電力損失の少ない整合回路の設計製造期間の短縮を可能とする。
本発明のプラズマ処理装置の製造方法は、高周波電源と、プラズマ処理室と、前記高周波電源と前記プラズマ処理室との間のインピーダンス整合を行う整合回路の回路定数を抽出する調整用整合回路を有し、該調整用整合回路として、前記プラズマ処理室の負荷インピーダンスに対応したインピーダンス整合を行う回路定数を、使用するプラズマ処理毎に抽出可能であって、前記回路定数を、前記プラズマ処理室のプラズマ放電前のインピーダンスと、プラズマ放電後のプラズマ処理室のインピーダンスの両方の値を含むと想定される所定の範囲にインピーダンスを整合可能な調整用整合回路として設け、
前記調整用整合回路から実際に求められた前記プラズマ処理室のプラズマ放電前のインピーダンスＺ0と前記プラズマ放電後のプラズマ処理室のインピーダンスＺ1を含む範囲であって、前記調整用整合回路が有していたインピーダンス整合範囲よりも狭い調整範囲に設定して作製された製品整合回路を更に含み、かつ、前記製品整合回路を前記調整用整合回路に交換することを特徴とする。
本発明において、前記製品用整合回路にチューニングインダクタを設け、前記インピーダンスＺ0とＺ1を含む前記狭い調整範囲への設定を前記チューニングインダクタのインダクタンス調整により行うことができる。
本発明において、前記製品用整合回路にチューニングインダクタとコンデンサを設け、前記インピーダンスＺ0とＺ1を含む前記狭い調整範囲への設定を前記チューニングインダクタのインダクタンス調整と前記コンデンサのキャパシタンス量の調整により行うことができる。
【００２４】
【発明の実施の形態】
以下、本発明に係るプラズマ処理装置の整合装置設計システムの第１の実施形態を、図面に基づいて説明する。
［第１実施形態］
図１は本実施形態のプラズマ処理装置の整合装置設計システムの概略構成を示す概念図であり、マッチングボックス２内部の整合回路２Ａの構成が分かるように図示してある。
【００２５】
この図において、事業所３００には、プラズマ処理装置が設置されており、このプラズマ処理装置のプラズマ処理室ＣＮと、高周波電源１との間にはインピーダンス整合をとる整合回路（整合回路２Ａまたは整合回路２Ｂ）が介挿される。
各プラズマ処理に対するプラズマ処理装置の立ち上げ時には、上記整合回路として整合回路２Ａ（調整用整合回路）が使用されており、駆動制御部５１，反射波測定部５０，調整量測定部５２により、インピーダンス整合のとれた時点での整合回路２Ａの調整量情報がユーザ端末５３により、情報通信回線Ｉを介して、整合回路を製作する会社４００のサーバ７０に送信される。
【００２６】
サーバ７０は上記調整量情報を演算部７１に出力し、演算部７１はこの調整量情報に基づきインピーダンスＺ1を演算する。
設計部７２は、上記インピーダンスＺ1に基づき、整合回路２Ｂ（製品整合回路）を構成する素子の各パラメータ（回路定数）を演算する。
会社４００の作業者は、この演算された回路定数に基づき、整合回路２Ｂを製作し、作成された整合回路２Ｂを事業所３００へ送る。
そして、事業所３００の作業者は、整合回路２Ａと整合回路２Ｂとを交換して、対応するプラズマ処理による生産を開始する。
以下、この構成について、詳細に説明する。
【００２７】
高周波電源１は、マッチングボックス２を介してプラズマ処理室ＣＮに、プラズマ放電のための電力を供給する。
整合回路２Ａは、マッチングボックス２内に格納され、高周波電源１の出力インピーダンスとプラズマ処理室ＣＮの負荷インピーダンスとの整合をとる。
この整合回路２Ａは、調整用整合回路であり、プラズマ処理室のインピーダンスＺ1の測定を行う構成となっている。
すなわち、駆動制御部５１は、反射波測定部５０の検出する反射波の電力値（例えば、スプリアス電力として検出）が最小となるように、整合回路２Ａのロードコンデンサ２５６及びチューニングコンデンサ２５５の調整を行う。
ここで、反射波測定部５０は、マッチングボックス２と高周波電源１との間に介挿されている。
【００２８】
ロードコンデンサ２５６及びチューニングコンデンサ２５５は、図示しないモータが回転され、調整シャフトが駆動されることにより、各々キャパシタンスの値が調整可能な可変コンデンサ（バリアブルコンデンサ）である。
ここで、駆動制御装置５１は、上記各モータの回転量及び回転方向を制御させつつ、調整シャフトを駆動させることにより、上記バリアブルコンデンサ（ロードコンデンサ２５６及びチューニングコンデンサ２５５）の各々のキャパシタンス量を調整する。
【００２９】
整合回路２Ａの出荷時において、ロードコンデンサ２５６及びチューニングコンデンサ２５５は、整合回路を製作するメーカによりプラズマ処理室ＣＮのインピーダンスＺ0に対応した初期値に設定されている。
ここで、図示しないプラズマ処理装置を製作するメーカーは、整合回路を製作するメーカ（会社４００）へ情報通信網Ｉにより、インピーダンスＺ0のデータを予め送信する。
なお、プラズマ処理装置を製作するメーカーによっては、インピーダンスＺ0のデータが全く無く、このため、整合回路２Ａについては整合回路を製作するメーカーが経験的な何らかの初期値に設定して出荷される場合もある。
ここでは、プラズマ処理装置のメーカーと整合回路のメーカーを別としたが、２つのメーカーが同一であってもかまわない
【００３０】
調整量測定部５２は、調整量測定器２０７が検出した、駆動制御回路５１がインピーダンスＺ0の位置からロードコンデンサ２５６の調整シャフトを駆動させた変化量（調整量）、例えば、モータの回転量及び回転方向を測定し、数値化を行い調整量データＤ１とする。
同様に、調整量測定部５２は、調整量測定器２０８が検出した、駆動制御回路５１がインピーダンスＺ0の位置からチューニングコンデンサ２５５の調整シャフトを駆動させた変化量（調整量）、例えば、モータの回転量及び回転方向を測定し、数値化を行い調整量データＤ２とする。
【００３１】
また、反射波測定部５０から入力される反射波電力値が最小となった時点で、調整量測定部５２は、整合がとれたことを示す駆動制御部５１からの制御信号と共に、この調整量データＤ１，Ｄ２を、ユーザ端末５３へ送信する。
ユーザは、ユーザ端末５３の表示画面において、整合回路２Ａにより高周波電源１とプラズマ処理室ＣＮとのインピーダンス整合がとれたことを確認し、調整量データＤ１及びＤ２をサーバ７０へ送信する。
【００３２】
サーバ７０は、ユーザ端末５３と情報通信回線Ｉを介して接続され、ユーザ端末５３との間で、各種データの送受信を行う。
ここで、情報通信回線Ｉは、公衆回線網，専用回線網，インターネットなどにより構成された情報通信網である。
演算部７１は、サーバ７０から入力される調整量データＤ１，Ｄ２に基づき、調整されたロードコンデンサ２５６及びチューニングコンデンサ２５５の各々の調整量分のキャパシタンスを演算する。
【００３３】
ここで、チューニングインダクタ２５４のインダクタンス，このチューニングインダクタ２５４の寄生高周波抵抗２５３の抵抗値，給電線の寄生インダクタ１０２（整合回路２Ａまたは２Ｂの入力端子とロードキャパシタ２０６の接点Ｐとの間の配線）のインダクタンス，上記給電線の寄生抵抗１０１の抵抗値の各数値と、ロードコンデンサ２５６及びチューニングコンデンサ２５５のキャパシタンスの初期値とは、予めデータベース７３に整合回路２Ａの識別番号に対応して格納されている。
【００３４】
演算部７１は、ロードコンデンサ２５６における、調整量データとキャパシタンスとの関係を示す所定の関数またはルックアップテーブルに基づき、調整量データＤ１に対応したキャパシタンスの数値を演算し、この数値と初期値とを加算して、インピーダンス整合のとれた時点におけるロードコンデンサ２５６のキャパシタンスを演算する。
また、同様に、演算部７１は、チューニングコンデンサ２５５における、調整量データとキャパシタンスとの関係を示す所定の関数またはルックアップテーブルに基づき、調整量データＤ２に対応したキャパシタンスの数値を演算し、この数値と初期値（インピーダンスＺ0のときのキャパシタンス）とを加算（調整量が減少方向で有れば減算）して、インピーダンス整合のとれた時点におけるチューニングコンデンサ２５５の調整後のキャパシタンスを演算する。
【００３５】
ここで演算された各数値は、例えば、チューニングコンデンサ２５５がチューニングコンデンサ１０５（図９）に対応し、ロードコンデンサ２５６がロードコンデンサ１０６（図９）に対応している。
ここでは初期値に調整量を加算して求めたが、調整量測定器２０８がチューニングコンデンサ２５５の調整位置情報を検出する手段であれば、これに対応する関数またはルックアップテーブルを用意して、調整量からキャパシタンスを直接求めてもよい。
【００３６】
また、演算部７１は、チューニングインダクタ２５４のインダクタンス，このチューニングインダクタ２５４の寄生高周波抵抗２５３の抵抗値，給電板の寄生インダクタ１０２のインダクタンス，給電板の寄生抵抗１０１の抵抗値の各数値と、ロードコンデンサ２５６及びチューニングコンデンサ２５５の演算されたキャパシタンスの各数値とから、インピーダンスＺ1（例えば、図９の回路定数とするとプラズマ処理室ＣＮのインピーダンスＺ1は３.６Ω＋ｊ１.４Ωとなる）を演算する。
ここで行われるインピーダンスＺ1の演算は、上記演算用パラメータとインピーダンスＺ1との関係を示す関数、またはこの演算パラメータとインピーダンスＺ1との関係を示すルックアップテーブルの検索により行う。
【００３７】
設計部７２は、上記インピーダンスＺ1，インピーダンスＺ0，給電線の寄生インダクタ１０２のインダクタンス，給電線の寄生抵抗１０１の抵抗値からなる設計用パラメータに基づき、図２に示す製品用整合回路２Ｂにおける、ロードコンデンサ２０６のキャパシタンス，チューニングインダクタ２０４のインダクタンス，チューニングコンデンサ２０５のキャパシタンスの各設計回路定数を演算する。
ここで行われる上記各回路定数の演算は、上記設計用パラメータとこの各設計回路定数との関係を示す関数、またはこの設計用パラメータと設計回路定数との関係を示すルックアップテーブルの検索により行う。
【００３８】
設計部７２は、演算されたインピーダンスＺ1の数値と、演算したロードコンデンサ２０６のキャパシタンス，チューニングインダクタ２０４のインダクタンス，チューニングコンデンサ２０５のキャパシタンスの各設計回路定数と、演算部７１に入力された調整量データＤ１及びＤ２とを、プラズマ処理室ＣＮの識別番号に対応させて、記憶部７３に記憶させる。
記憶部７３の各データの格納フォーマットを、図３及び図４に示す。
記憶部７３には、図３において示すように、各プラズマ処理室の識別番号に対応させて、プラズマ処理室ＣＮの製造番号、最新のインピーダンスＺ0，Ｚ1の値が記憶されている。
【００３９】
また、記憶部７３には、図３に示す記憶フォーマットの各上記識別番号に対応した下位層として、図４に示すフォーマットにおいてデータが記憶されている。
すなわち、図４のフォーマットに示すように、識別番号に対応して、ロードコンデンサの変化量データＤ1，チューニングコンデンサの調整量データＤ２，このときのインピーダンスＺ1，チューニングインダクタ２０４のインダクタンス，チューニングコンデンサ２０５のキャパシタンス，ロードコンデンサ２０６のキャパシタンスとが、プラズマ処理毎の調整を行った日付に対応して、時系列な履歴として記憶部７３に記憶されている。
【００４０】
また、調整量測定部５２は、図３に示すように、プラズマ処理室ＣＮのインピーダンスＺ0の測定を、所定の期間毎（例えば、１ヵ月毎）に行い、測定されたインピーダンスＺ0をサーバ７０に送信し、サーバ７３はこの最新のインピーダンスＺ0の数値を、識別番号に対応させて、記憶部７３へ格納する。
以下、整合回路２Ｂ及びプラズマ処理室ＣＮの構成を示し、インピーダンスＺ0の測定方法について、図５を用いて説明する。図５は、本実施形態のプラズマ処理装置の概略構成を示す図であり、上述したように、整合回路が整合回路２Ｂに交換された後の構成を示している。
【００４１】
ここで、本実施形態のプラズマ処理装置は、ＣＶＤ（chemical vapor deposition）、スパッタリング、ドライエッチング、アッシング等のプラズマ処理をおこなう１周波励起タイプのプラズマ処理装置とされ、図５に示すように、プラズマを励起するための平行平板型電極４，８を有するプラズマチャンバ（プラズマ処理室）ＣＮと、この電極３に接続された高周波電源１と、前記プラズマチャンバＣＮと前記高周波電源１とのインピーダンス整合を得るための整合回路２Ｂとを具備する構成とされる。
【００４２】
さらに詳細に説明すると、本実施形態のプラズマ処理装置は、プラズマチャンバＣＮの上部に高周波電源１に接続されたプラズマ励起電極（電極）４およびシャワープレート５が設けられ、プラズマチャンバＣＮの下部にはシャワープレート５に対向して被処理基板１６を載置するサセプタ電極（電極）８が設けられている。プラズマ励起電極（電極）４は、給電板（高周波電力配電体）３および整合回路２Ｂを介して第１の高周波電源１と接続されている。これらプラズマ励起電極４および給電板３は、シャーシ２１に覆われるとともに、整合回路２Ｂは導電体からなるマッチングボックス２の内部に収納されている。
給電板３としては、幅５０〜１００ｍｍ、厚さ０．５ｍｍ、長さ１００〜３００ｍｍの形状を有する銅の表面に銀めっきを施したものが用いられており、この給電板３は、後述する整合回路２Ａのチューニングコンデンサ２４の出力端子、および、プラズマ励起電極４にそれぞれネジ止めされている。
【００４３】
また、プラズマ励起電極（カソード電極）４の下側には凸部４ａが設けられるとともに、このプラズマ励起電極（カソード電極）４の下には、多数の孔７が形成されているシャワープレート５が凸部４ａに接して設けられている。これらプラズマ励起電極４とシャワープレート５との間には空間６が形成されている。この空間６にはガス導入管１７が接続されており、導体からなるガス導入管１７の途中には絶縁体１７ａが挿入されてプラズマ励起電極１４側とガス供給源側とが絶縁されている。
【００４４】
ガス導入管１７から導入されたガスは、シャワープレート５の多数の孔７からチャンバ壁１０により形成されたチャンバ室６０内に供給される。チャンバ壁１０とプラズマ励起電極（カソード電極）４とは絶縁体９により互いに絶縁されている。また、排気系の図示は省略してある。
一方、チャンバ室６０内には基板１６を載置しプラズマ励起電極ともなるウエハサセプタ（サセプタ電極）８が設けられている。
【００４５】
サセプタ電極（対向電極）８の下部中央には、シャフト１３が接続され、このシャフト１３がチャンバ底部１０Ａを貫通して設けられるとともに、シャフト１３の下端部とチャンバ底部１０Ａ中心部とがベローズ１１により密閉接続されている。これら、ウエハサセプタ８およびシャフト１３はベローズ１１により上下動可能となっており、プラズマ励起電極４，８間の距離の調整ができる。
これらサセプタ電極８とシャフト１３とが接続されているため、サセプタ電極８，シャフト１３，ベローズ１１，チャンバ底部１０Ａ，チャンバ壁１０は直流的に同電位となっている。さらに、チャンバ壁１０とシャーシ２１は接続されているため、チャンバ壁１０，シャーシ２１，マッチングボックス２はいずれも直流的に同電位となっている。
【００４６】
ここで、整合回路２Ｂは、プラズマ処理室ＣＮ内のプラズマ状態等の変化に対応してインピーダンスを調整するために、その多くは複数の受動素子を具備する構成とされている。
整合回路２Ｂは、すでに述べたように、複数の受動素子として、整合回路２Ｂの入力端子とロードキャパシタ２０６の接点との間に、寄生インダクタ及び寄生抵抗を含み、チューニングインダクタ２０４及びチューニングコンデンサ２０５が直列に設けられ、これらチューニングインダクタ２０４とチューニングコンデンサ２０５とには、並列にロードコンデンサ２０６が接続され、このロードコンデンサ２０６の一端はマッチングボックス２に接続されている。
ここで、チューニングコンデンサ２０４は給電板３を介してプラズマ励起電極４に接続されている（図５の点Ｂから符号ＣＮ側をプラズマ処理室ＣＮととらえる）。
マッチングボックス２は、同軸ケーブル１Ａのシールド線に接続されており、このシールド線が直流的にアースされている。これにより、サセプタ電極８，シャフト１３，ベローズ１１，チャンバ底部１０Ａ，チャンバ壁１０，シャーシ２１，マッチングボックス２は接地電位に設定されることになり、同時に、ロードコンデンサ２０６の一端も直流的にアースされた状態となる。
【００４７】
また、本実施形態のプラズマ処理装置においては、１３．５６ＭＨｚ程度以上の周波数の電力、具体的には、例えば１３．５６ＭＨｚ，２７．１２ＭＨｚ，４０．６８ＭＨｚ等の周波数の電力を投入して、両電極４，８の間でプラズマを生成し、このプラズマにより、サセプタ電極８に載置した基板１６にＣＶＤ（ chemical vapor deposition）、ドライエッチング、アッシング等のプラズマ処理をおこなう。
このとき、高周波電力は、高周波電源１から同軸ケーブル１Ａ，整合回路２Ｂ，給電板３，プラズマ励起電極（カソード電極）４に供給される。一方、高周波電流の経路を考えた場合、電流はこれらを介してプラズマ空間（チャンバ室６０）を経由した後、さらにもう一方の電極（サセプタ電極）８，シャフト１３，ベローズ１１，チャンバ底部１０Ａ，チャンバ壁１０を通る。その後、シャーシ２１，マッチングボックス２，同軸ケーブル１Ａのシールド線を通り、高周波電源１のアースに戻る。
【００４８】
そして、プラズマ処理室ＣＮは上記構造のため、プラズマ放電におけるインピーダンスＺ1がガス流量，ガスの種類，真空度、プラズマ励起電極４とサセプタ電極８との間の距離等により異なるため、プラズマ処理毎に整合回路２Ｂの回路定数を最適化する必要がある。
また、プラズマ処理を行うことにより、プラズマ処理室ＣＮには熱的ストレス等がかかるため、プラズマ処理室ＣＮの機械的寸法が変化し、インピータンスＺ0が徐々に変化するばかりでなく、エッチングや成膜処理のプラズマ処理で発生した生成物が、プラズマ処理室ＣＮの内壁に堆積することによってもインピーダンスＺ0が徐々に変化していく。
【００４９】
このインピーダンスＺ0へ変化により、プラズマ室問に対して実効的に供給する電力が変化し、プラズマ処理の結果が変化するため、本願発明においては、インピーダンスＺ0をモニタすることにより、プラズマ処理室ＣＮのメンテナンスの時期を判定し、常に安定したデバイスの生産が行えるようにする。
すなわち、サーバ７０は、調整量測定部５２から送信されるインピーダンスＺ0と、予めデータベースに設定されている、メンテナンスが必要となるインピーダンス設定値とを比較し、インピーダンスＺ0がこのインピーダンス設定値を超えた場合、メンテナンスを行う必要があることを、表示画面において作業者等に通知する。
そして、上記通知に基づき、メンテナンスでプラズマ処理室ＣＮ内の部品交換を行うため、部品交換後にもインピーダンスＺ0が上記インピーダンス設定値に保たれることを確認する。
また、プラズマ処理室ＣＮはメンテナンス後に再び熱履歴を経るために、機械的寸法の掲示変化等により、インピーダンスＺ0が変動するので、これがインピーダンス設定値に保たれていることを継続して確認する。
【００５０】
プラズマ処理室ＣＮのインピーダンスＺ0の測定は、図１及び図５に示すインピーダンス測定器ＡＮにより行う。
調整量測定部５２は、所定の期間毎に、インピーダンス測定器ＡＮがインピーダンスＺ0の測定を行うよう制御する。
このとき、調整量測定部５２は、スイッチＳＷ１をオフ状態として整合回路２Ｂを給電板３から切り離し、スイッチＳＷ２をオン状態として給電板３の測定端子にインピーダンス測定器ＡＮを接続し、インピーダンス測定器ＡＮにプラズマチャンバＣＮのインピーダンスＺ0を行わせる。
したがって、プラズマチャンバＣＮの測定範囲としては、整合回路２Ｂの受動素子のうち出力最終段の受動素子の出力端位置で切り離した状態をその対象、すなわち、給電板３に接続されるチューニングコンデンサ２０５の出力端位置ＰＲで、給電板３と整合回路２Ｂの端子との接続をスイッチＳＷ１で切り離した状態のプラズマチャンバＣＮを測定範囲とする。
なお、スイッチＳＷ１から点Ｂ（図５）までのインピーダンスと、スイッチＳＷ２から点Ｂまでのインピーダンスとは、一致するよう設計されている。
【００５１】
次に、図１、図２，図５及び図６を参照し、第１の実施形態の動作例を説明する。図６は、図１のプラズマ処理装置の整合回路設計システムの動作例を説明するフローチャートである。
ステップＳ１において、事業所３００に納入されたプラズマ処理装置の立ち上げ時の条件出しが、プラズマ放電された状態で行われ、プラズマ処理に対応したプロセス条件（ガス流量，ガスの種類，真空度等）が決定される。
このとき、駆動制御部５１は、プラズマ放電が発生している状態で、反射波測定部５０で測定された反射波が最小となる状態、すなわち、高周波電源１とプラズマ処理室ＣＮとの間のインピーダンス整合がとれた状態となるように、整合回路２Ａのチューニングコンデンサ２５５及びロードコンデンサ２５６の各キャパシタンスの調整を行う。
【００５２】
次に、ステップＳ２において、調整量測定部５２は、調整量測定部２０７，２０８が各々測定した、駆動制御部５１が調整したロードコンデンサ２５６，チューニングコンデンサ２５５の調整シャフトの調整量を検出する。
そして、ステップＳ３において、調整量測定部５２は、ロードコンデンサ２５６，チューニングコンデンサ２５５の調整量を、それぞれ調整量データＤ1，変化量データＤ2として、ユーザ端末５３へ出力する。
これにより、作業者は、ユーザ端末５３の表示画面において、高周波電源１とプラズマ処理室ＣＮとの間のインピーダンス整合がとれたことを確認し、整合回路２Ｂの作成の要求と共に、これら調整量データＤ1，Ｄ2をサーバ７０へ送信する。
【００５３】
次に、ステップＳ４において、演算部７１は、サーバ７０から入力される変化量データＤ１，Ｄ２に基づき、各々ロードコンデンサ２５６及びチューニングコンデンサ２５５の調整された変化分のキャパシタンスを演算する。
これにより、演算部７１は、ロードコンデンサ２５６及びチューニングコンデンサ２５５の演算されたキャパシタンスと、寄生抵抗１０１，寄生インダクタ１０２，チューニングインダクタ２５４のインダクタンス，チューニングインダクタ２５４の寄生高周波抵抗２５３の抵抗値とを用い、これら演算用パラメータとインピーダンスとの対応を示す関数に基づき、インピーダンスＺ1を演算する。
【００５４】
次に、ステップＳ５において、設計部７２は、上記演算されたインピーダンスＺ1，記憶部７３に予め記憶されているインピーダンスＺ0，給電線の寄生インダクタ１０２のインダクタンス，給電線の寄生抵抗１０１の抵抗値の設計用パラメータを用い、これら設計用パラメータと、整合回路におけるロードコンデンサのキャパシタンス，チューニングインダクタのインダクタンス，チューニングコンデンサのキャパシタンスの組み合わせとの対応を示す関数に基づき、図２に示す整合回路２Ｂにおける、ロードコンデンサ２０６のキャパシタンス，チューニングインダクタ２０４のインダクタンス，チューニングコンデンサ２０５のキャパシタンスの各設計回路定数を演算する。
この設計回路定数は、整合回路２Ｂの調整範囲内に、インピーダンスＺ0とインピーダンスＺ1とが含まれる値とする。
ここで、上記調整範囲は、できればインピーダンスＺ0とインピーダンスＺ1とが形成するインピーダンスの領域に対して対応した範囲を有し、かつ若干の余裕を有する範囲とする。
【００５５】
そして、ステップＳ６において、作業者は、得られた上記各回路定数に基づき、整合回路２Ｂを設計し、この設計に基づき、整合回路２Ｂを製作する。
次に、ステップＳ７において、会社４００の作業者は、製作した整合回路２Ｂを梱包して、事業所３００へ発送する。
そして、事業所３００の作業者は、整合回路２Ａをプラズマ処理装置から取り外し、送られてきた整合回路２Ｂをプラズマ処理装置へ搭載し、デバイスの生産を開始する。
【００５６】
ここで、最適化された図２の整合回路２Ｂを構成する素子の設計回路定数を、図７のスミスチャートで確認する。
点Ａが整合回路２Ｂの入力側である高周波電源１及び同軸ケーブル１Ａからなる電源系の特性インピーダンス「５０Ω」を示し、点Ｂが抵抗１０１によりインピーダンスが移動した点を示し、点Ｃがインダクタ１０２によりインピーダンスが移動した点を示している。
同様に、点Ｆがロードキャパシタ２０６及び抵抗２０３により移動した点を示し、点Ｇがチューニングインダクタ２０４により移動した点を示している。
この図７のスミスチャートにおいて、点Ｈが最終的な整合回路２Ｃの出力インピーダンスであり、プラズマ処理室ＣＮのインピーダンス（負荷インピーダンス）に対して、共役複素インピーダンスの数値となるため、点ＨのインピーダンスＺ1*の数値は「３.６Ω−ｊ１.４Ω」となる。
ここで、インピーダンスＺ1*は、インピーダンスＺ1の共役複素インピーダンスとする。
従って、チューニングコンデンサ２０５により点Ｇから点Ｈに移動することにより、最終的に点Ａから点Ｈへのインピーダンスの整合が行われる。
【００５７】
ここで、チューニングインダクタ２０４のインダクタンスが整合回路２Ａのチューニングコンダクタのそれに比較して大幅に減少することにより、寄生高周波抵抗２０３の抵抗値が減少し、ロードコンデンサ２０５のキャパシタンスを大きくしなくとも、チューニングインダクタ２０４の円弧（インピーダンスチャート上）とロードコンデンサ２０６の円弧（アドミタンスチャート上）とが点Ｆで接する。
インピーダンスＺ1（点Ｈ）及びインピーダンスＺ0が判明しているため、チューニングインダクタ２０４のインダクタンスとチューニングコンデンサ２０５のキャパシタンスとの調整可能な範囲（Ｆ点とＧ点との間）を最適化することができ、調整範囲を最低限に近い範囲に設定でき、整合のずれによって生ずるミスマッチロスを低減することができる。
【００５８】
また、本発明における製品整合回路は、寄生高周波抵抗２０３の抵抗値（０.２Ω）が従来の寄生高周波抵抗１０３の抵抗値（２.７２Ω）に比較して、１桁小さくなっているため、ここで消費される電力損失も１桁に削減されることになり、大幅に電力損失を低下させることになり、整合回路における回路損失を低減することができる。
【００５９】
上述したように、本発明の整合回路設計システムは、整合回路２Ａにより、使用するプラズマ処理におけるプラズマ放電に対応するインピーダンスＺ1を得ることができ、このインピーダンスＺ1に基づいて、インピーダンスＺ1に最適な整合回路２Ｂを製作するため、整合のずれによって生ずるミスマッチロスや整合回路における回路損失を全般的に削減することができ、プラズマ処理装置の省エネルギー化を行うことができる。
【００６０】
これにより、プラズマ空間に対して実効的に供給する電力を増加させることができ、プラズマ処理の生産性を向上することができる。また、同じ処理結果を得るために少ない投入電力で済むのでプラズマ処理装置の消費電力を低減することもできる。
以上、本発明の一実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
例えば、図１のプラズマ装置の整合回路設計システムにおいて、会社４００に設置されたサーバ７０に演算部７１及び設計部７２を設け、サーバ７０を介して情報通信回線Ｉに接続させる構成として説明したが、他の構成として、演算部７１を事業所３００に設定されたユーザ端末５３に接続される構成としても良い。
【００６１】
すなわち、演算部７１がユーザ端末５３を介して、情報通信網Ｉに接続される構成としても良い。
この場合、演算部７１は、変化量測定部５２からの変化量データＤ1，Ｄ2に基づき、インピーダンスＺ1を求める。
ユーザは、このインピーダンスＺ1をユーザ端末５３により、サーバ７０に送信する。
そして、設計部７２は、サーバ７０から入力されるインピーダンスＺ1を含む設計用パラメータに基づいて、設計回路定数の演算を行う。
【００６２】
また、図１のプラズマ処理装置の整合回路設計システムにおいて、さらに他の構成として、演算部７１及び設計部７２を事業所３００に設定されたユーザ端末５３に接続される構成としてもよい。
すなわち、演算部７１及び設計部７２がユーザ端末５３を介して、情報通信網Ｉに接続される構成としても良い。
この場合、演算部７１は、変化量測定部５２からの変化量データＤ1，Ｄ2に基づき、インピーダンスＺ1を求める。
【００６３】
次に、設計部７２は、サーバ７０から入力されるインピーダンスＺ1を含む設計用パラメータに基づいて、設計回路定数の演算を行う。
そして、ユーザは、この設計回路定数をユーザ端末５３により、サーバ７０に送信する。
上述した２つの他の構成は、演算部７１と設計部７２との設置場所が異なるのみであり、それ以外の、動作については、すでに述べた一実施形態と同様である。
また、上述した２つの他の構成は、効果についても一実施形態と同様である。
【００６４】
【発明の効果】
本願発明の整合回路設計システムによれば、調整用整合回路により、使用するプラズマ処理におけるプラズマ放電に対応するインピーダンスＺ1を得ることができ、このインピーダンスＺ1に基づいて、インピーダンスＺ1に最適な製品整合回路を製作するため、整合のずれによって生ずるミスマッチロスや整合回路における回路損失を全般的に削減することができ、プラズマ処理装置の省エネルギー化を行うことができ、プラズマ空間に対して実効的に供給する電力を増加させることができ、プラズマ処理の生産性を向上することができる。また、同じ処理結果を得るために少ない投入電力で済むのでプラズマ処理装置の消費電力を低減することもできる。
本発明のプラズマ処理装置によれば、プラズマ放電前後のインピーダンスの両方の値を含むと想定される広い範囲に設定可能な調整用整合回路を用いてこれらのインピーダンスを計測し、これら実測のインピーダンスＺ 0 とＺ 1 に基づいて前記所定の設定範囲よりも狭い設定範囲とした製品整合回路を高周波電源とプラズマ処理室との間に入れ替えることができるので、実測のインピーダンスに合わせたインピーダンス調整範囲の狭い製品整合回路を実際に高周波電源とプラズマ処理室との間に装備することができ、これによりインピーダンス整合範囲を広く設定した調整用整合回路よりもインダクタ、コンデンサの調整可能な範囲を最適化できるので、整合ずれによって生じるミスマッチロスを低減できる。また、インダクタやコンデンサの寄生高周波抵抗値を小さくできるので電力損失を削減できる効果があり、プラズマ処理装置の省エネルギー化に寄与する。
また、本発明のプラズマ処理装置の製造方法によれば、コンデンサの調整可能な範囲を最適化できるので、整合ずれによって生じるミスマッチロスを低減できるプラズマ処理装置を提供できる。また、インダクタやコンデンサの寄生高周波抵抗値を小さくできるので電力損失を削減できる効果があり、省エネルギー化に寄与するプラズマ処理装置を提供できる。
【図面の簡単な説明】
【図１】 本発明によるプラズマ処理装置の整合回路設計システムの構成を示す概念図である。
【図２】 本発明における製品整合回路の構成を示す概念図である。
【図３】 図１における記憶部７３のデータの記憶フォーマットを示す図である。
【図４】 図１における記憶部７３のデータの記憶フォーマットを示す図である。
【図５】 本発明によるプラズマ処理装置におけるプラズマ処理室ユニットの概略構成を示す断面図である。
【図６】 図１のプラズマ処理装置の整合回路設計システムの動作を示すフローチャートである。
【図７】 図２の製品整合回路の各部のインピーダンスの変化を示すスミスチャートである。
【図８】 従来例によるプラズマ処理装置におけるプラズマ処理室ユニットの概略構成を示す断面図である。
【図９】 従来例による整合回路の構成を示す概念図である。
【図１０】 図９の整合回路の各部のインピーダンスの変化を示すスミスチャートである。
【符号の説明】
１ 高周波電源
２ マッチングボックス
２Ａ，２Ｂ，２Ｃ 整合回路
３ 給電板
５０ 反射波測定部
５１ 駆動制御部
５２ 調整量測定部
５３ ユーザ端末
７０ サーバ
７１ 演算部
７２ 設計部
７３ 記憶部
１０１ 寄生高周波抵抗
１０２ 寄生インダクタ
２０３，２５３ 寄生高周波抵抗
２０４，２５４ チューニングインダクタ
２０５，２５５ チューニングコンデンサ
２０６，２５６ ロードコンデンサ
２０８ 調整量測定器
３００，３０１，３０２ 事業所
４００ 会社
ＡＮ インピーダンス測定器
ＣＮ プラズマ処理室
Ｉ 情報通信網
ＳＷ１，ＳＷ２ スイッチ
【発明の属する技術分野】
本発明は、プラズマ処理に用いられるプラズマ処理装置、及びこのプラズマ処理装置のプラズマ処理室の負荷インピーダンスに対応した整合回路を製作する整合回路設計システムに係わるものである。
【０００２】
【従来の技術】
ＣＶＤ（ chemical vapor deposition）、スパッタリング、ドライエッチング、アッシング等のプラズマ処理を行うプラズマ処理装置の一例としては、従来から、図８に示すような、いわゆる１周波励起タイプのものが知られている。
図８に示すプラズマ処理装置は、高周波電源１とプラズマ励起電極４との間に整合回路２Ｃが介在されている。整合回路２Ｃはこれら高周波電源１とプラズマ処理室ＣＮとの間のインピーダンスの整合を得るための回路として設けられている。
【０００３】
高周波電源１からの高周波電力は整合回路２Ｃを介して給電板３によりプラズマ励起電極４へ供給される。この整合回路２Ｃは導電体からなるハウジングにより形成されるマッチングボックス２内に収納されており、プラズマ励起電極４および給電板３は、導体からなるシャーシ２１によって覆われている。
プラズマ励起電極（カソード電極）４の下側には凸部４ａが設けられるとともに、このプラズマ励起電極４の下には、多数の孔７が形成されているシャワープレート５が凸部４ａに接して設けられている。これらプラズマ励起電極４とシャワープレート５との間には空間６が形成されている。この空間６にはガス導入管１７が接続されており、導体からなるガス導入管１７の途中には絶縁体１７ａが挿入されてプラズマ励起電極１４側とガス供給源側とが絶縁されている。
【０００４】
ガス導入管１７から導入されたガスは、シャワープレート５の孔７を介してチャンバ壁１０により形成されたチャンバ室６０内に供給される。なお、符号９はチャンバ壁１０とプラズマ励起電極４とを絶縁する絶縁体である。また、排気系の図示は省略してある。
一方、チャンバ室６０内には基板１６を載置しプラズマ励起電極ともなるウエハサセプタ（サセプタ電極）８が設けられており、シャフト１３で支持されている。
【０００５】
シャフト１３の下端部とチャンバ底部１０Ａとがベローズ１１により密閉接続されている。
これら、ウエハサセプタ８およびシャフト１３はベローズ１１により上下動可能となっており、プラズマ励起電極４，８間の距離の調整ができる。
ウエハサセプタ８は直流的に接地され、チャンバ壁１０と直流的に同電位とされている。
【０００６】
上記のプラズマ処理装置においては、一般的に４０.６８ＭＨｚ程度の周波数の電力を投入して、両電極４，８の間でプラズマを生成し、このプラズマにより、ＣＶＤ（ chemical vapor deposition）、スパッタリング、ドライエッチング、アッシング等のプラズマ処理を行うものである。
【０００７】
しかし、従来、上記のプラズマ処理装置においては、プラズマ処理室を含めたプラズマ処理装置本体が装置メーカにより製作され、整合回路が高周波電源を作成する電源メーカにより製作されている。
そして、ユーザは、スパッタリング、ドライエッチング、アッシング等のプラズマ処理毎に、これらプラズマ処理室ＣＮと高周波電源１との間のインピーダンス整合を上記整合回路２Ｃにより行う。
ここで、プラズマ処理室のインピーダンス（負荷インピーダンス）としては、プラズマが発生する前のインピーダンスＺ0と、プラズマが発生した後のインピーダンスＺ1との２種類がある。
【０００８】
インピーダンスＺ0は、装置メーカである程度設計上で決定され、正確な数値が測定されるものであるが、機械的寸法誤差等により完全に同一のプラズマ処理装置が製作される訳ではないため、作成されるプラズマ処理室毎に異なったインピーダンスの値を有している。
インピーダンスＺ1は、プラズマが発生すると使用しているガスに基づいたプラズマ電流が流れるため、処理に用いるガスの流量，プラズマ処理室の真空度，及び両電極４，８の間隔により変化し、同一のプラズマ処理装置においても、処理するプラズマ処理により異なることとなる。
すなわち、インピーダンスＺ1は、ユーザが使用するプラズマ処理の最適化を行った後、実際の値が初めて決定されるパラメータである。
【０００９】
例えば、インピーダンスＺ1は、ドライエッチング装置の場合、どのような材料で形成されている薄膜を、どのような条件（エッチング速度、エッチング形状等）でエッチングするかにより異なったものとなり、成膜装置の場合も、どのような材料において、どのような条件（成膜速度、薄膜構造など）で成膜するかにより異なったものとなる。
このため、装置メーカと電源メーカとは、インピーダンスＺ1の実際の数値を、ユーザへプラズマ処理装置を納入する前に、設計情報として得ることができない。
このため、電源メーカは、インピーダンスＺ0がプラズマ処理室毎に異なり、インピーダンスＺ1がユーザの行うプロセス毎に異なることから、整合回路２Ｃのインピーダンス整合の調整マージンを広く取って対応している。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述したプラズマ処理装置においては、整合回路２Ｃの調整マージンを広くとるため、チューニングインダクタのインダクタンスを不必要に大きく設計する必要がある。
このため、上記プラズマ処理装置には、上記チューニングインダクタの寄生高周波抵抗（高周波抵抗成分）も大きくなることにより、整合回路２Ｃにおける電力損失が増加してしまうという欠点がある。
例えば、高周波電源１の出力波形の周波数が４０.６８ＭＨｚの場合、プラズマ処理室のインピーダンスＺ1（プラズマが発生している場合のインピーダンス）が「３.６Ω＋ｊ１.４Ω」であり、抵抗１０１は高周波電源１からの同軸ケーブル１Ａとチューニングインダクタとの間の給電線の寄生高周波抵抗であり、４０.６８ＭＨｚにおいて０.３３Ωの抵抗値を有し、インダクタ１０２は上記給電線の寄生インダクタであり、１６１ｎＨのインダクタンスを有しているので、図９に示す整合回路の構成となる。
【００１１】
この整合回路を構成する各素子の定数（設計回路定数）についての関係を、図１０のスミスチャートを参考にして説明する。
ここで、上記スミスチャートは、電源系の特性インピーダンス「５０Ω」により規格化されている。
点Ａが整合回路２Ｃの入力側である高周波電源１及び同軸ケーブル１Ａからなる電源系の特性インピーダンス「５０Ω」を示し、点Ｂが抵抗１０１により、インピーダンスが移動した点を示し、点Ｃがチューニングインダクタ１０２によりインピーダンスが移動した点を示している。
同様に、点Ｄがロードキャパシタ１０６により移動した点を示し、点Ｅが抵抗１０３により移動した点を示し、点Ｆがチューニングインダクタ１０４により移動した点を示している。
この図１０のスミスチャートにおいて、点Ｇが最終的な整合回路２Ｃの出力インピーダンスであり、プラズマ処理室ＣＮのインピーダンス（負荷インピーダンス）に対して、共役複素インピーダンスの数値となるため、点ＧのインピーダンスＺ1*の数値は「３.６Ω−ｊ１.４Ω」となる。ここで、インピーダンスＺ1*は、インピーダンスＺ1の共役複素インピーダンスとする。
従って、チューニングコンデンサ１０５により点Ｆから点Ｇに移動することにより、最終的に点Ａから点Ｇへのインピーダンスの整合が行われる。
【００１２】
しかしながら、インピーダンスＺ1がプラズマ処理の種類及び使用条件などにより、どのような値になるかが不明のため、インピーダンスが移動しても大幅に調整可能、すなわち、チューニングコンデンサ１０５で調整可能な範囲（Ｅ点とＦ点との間）を大きくするため、チューニングインダクタ１０４の調整範囲を大きく設定している。
このため、上記チューニングインダクタ１０４の寄生抵抗１０３が「２.７２Ω」と大きい値となり、無駄な電力を消費することとなる。
また、この寄生抵抗１０３が大きい値となるため、接続点Ｐ（図９参照）の位置のインピーダンスが、寄生抵抗１０３の円弧Ｅ−Ｇにおける点Ｅからずれ、点Ｄの位置に対応する値となる。
【００１３】
このため、点Ｃから点Ｄへインピーダンスの値を変更するために、ロードキャパシタ１０６のキャパシタンスが大きくなり、このロードコンデンサ１０６を介して大きな電流が流れ、整合回路に流れる電流ロスを大きくしてしまう（給電ロスの増大）。
したがって、従来の整合回路には、抵抗１０１を流れる電流も上述した理由により増加し、抵抗１０１で消費される電力も大きくなり、寄生抵抗１０３で消費される電力と合わせると、整合回路内部において消費される電力損失が大きくなってしまうという問題がある。
【００１４】
また、上述した問題を解決するため、チューニングインダクタ１０４での端子の位置を可変とし、インダクタンスを調整するインダクタが考案されている。
しかしながら、上述したインダクタは、高周波電源から出力される高い電力に対して用いるため、端子の接続箇所の接触抵抗が高い場合、この接触抵抗において大きな電力損失が予想され、かつ接触抵抗の発熱により、接続箇所の温度が異常に上昇することにより、この熱によってインダクタが破損することが考えられる。
【００１５】
また、上述したインダクタは、最終的に可変範囲が最適化されることがなく、固定もされないため、メンテナンスなどにおいて、インダクタンスが変化することで再調整が必要となり、またインダクタのコイルに対して端子の移動を行うため、プラズマ処理毎の微調整が行い難い等の問題がある。
さらに、上記インダクタを用いた整合回路も、すでに述べた従来例と同様に、プラズマ処理室のインピーダンスＺ0，Ｚ1が不明な状態で調整されていることに変わりはない。
【００１６】
本発明は、上記の事情に鑑みてなされたもので、以下の目的を達成しようとするものである。
１．インピーダンスＺ0とプラズマ処理毎のインピーダンスＺ1とに対して最適化された整合回路を提供すること。
２．整合回路を製作するメーカーがインピーダンスＺ0及びインピーダンスＺ1を、通信手段を介して入手可能とすること。
３．インピーダンスＺ0のモニタを可能とすること。
４．整合回路を構成する受動素子の寄生高周波抵抗によって生ずる回路損失を低下させること（製品の設計製造時において）。
５．整合回路の整合のずれによって生ずるミスマッチロスを低下させること（製品の設計製造時において）。
【００１７】
【課題を解決するための手段】
本発明のプラズマ処理装置は、高周波電源（高周波電源１）と、プラズマ処理室（プラズマ処理室ＣＮ）と、前記高周波電源と前記プラズマ処理室との間のインピーダンス整合を行う整合回路の回路定数を抽出する調整用整合回路（整合回路２Ａ）を有しており、該調整用整合回路として、前記プラズマ処理室の負荷インピーダンスに対応したインピーダンス整合を行う回路定数を、使用するプラズマ処理毎に抽出可能であって、前記回路定数を、前記プラズマ処理室のプラズマ放電前のインピーダンスと、プラズマ放電後のプラズマ処理室のインピーダンスの両方の値を含むと想定される所定の範囲にインピーダンスを整合可能な調整用整合回路として設け、前記調整用整合回路から実際に求められた前記プラズマ処理室のプラズマ放電前のインピーダンスＺ0と前記プラズマ放電後のプラズマ処理室のインピーダンスＺ1を含む範囲であって、前記調整用整合回路が有していたインピーダンス整合範囲よりも狭い調整範囲に設定して作製された製品整合回路を更に含み、かつ、前記製品整合回路は、前記調整用整合回路に交換自在としてなることを特徴とする。
この結果、本発明のプラズマ処理装置は、プラズマ処理に、実際にプラズマ放電を行った状態において、プラズマ処理室のインピーダンス（インピーダンスＺ1）を測定し、このインピーダンスに基づいてスミスチャートなどを用いたパラメータ調整アルゴリズムにより、整合回路のチューニングインダクタ（チューニングインダクタ２０４）のインダクタンス等の回路定数の最適化を行うことができ、整合回路による整合のずれによって生ずるミスマッチロスを低減することができる。また、チューニングインダクタのインダクタンスが最適化（最小化）されることで、このチューニングインダクタの寄生高周波抵抗（２０３）が小さくなり、この寄生高周波抵抗での電力損失を低下させることが可能となり、整合回路における回路損失を低減することができる。
本発明では、前記製品用整合回路にチューニングインダクタが設けられ、前記インピーダンスＺ0とＺ1を含む前記狭い調整範囲への設定が前記チューニングインダクタのインダクタンス調整によりなされるようにすることができる。
本発明では、前記製品用整合回路にチューニングインダクタとコンデンサが設けられ、前記インピーダンスＺ0とＺ1を含む前記狭い調整範囲への設定が前記チューニングインダクタのインダクタンス調整と前記コンデンサのキャパシタンス量の調整によりなされるようにすることができる。
【００１８】
したがって、本発明のプラズマ処理装置は、プラズマ処理毎に、整合回路を構成する受動素子の寄生高周波抵抗によって生ずる回路損失及び整合回路の整合のずれによって生ずるミスマッチロスの少ない整合回路を製作し、プラズマ処理室内のプラズマ放電が行われているプラズマ処理空間に対して、実効的に供給する電力を増加させ、プラズマ処理の処理速度が向上することにより、装置における製品（デバイス）の生産性を向上させる効果がある。
加えて、本発明のプラズマ処理装置は、新たに納入された場合に製品整合回路の製作を行うだけでなく、生産する製品を切り替える時点において、プロセス条件の変更により、プラズマ処理室のインピーダンスが変化した場合にも、新たに納入したときと同様に、このインピーダンスに対応した製品整合回路を製作し、提供することで、常に、プラズマ処理装置に最適な電力損失の少ない製品整合回路をユーザに提供することが可能となる。
【００１９】
本発明のプラズマ処理装置は、前記製品整合回路が、前記プラズマ処理室のプラズマ放電前のインピーダンスＺ0と、プラズマ放電後のプラズマ処理室のインピーダンスＺ1とを含めたほぼ最小範囲（すなわち、インピーダンスＺ0とインピーダンスＺ1とで規定される範囲を、微調整が行える程度に広げた範囲）の調整範囲で構成されており、この調整範囲においてインピーダンス整合を行うことで、従来例のようなインピーダンスＺ0及びインピーダンスＺ1が不明で広い調整範囲を有する整合回路に比較し、電力損失の少ない状態でプラズマ処理を行うことができる効果がある。
【００２０】
本発明のプラズマ処理装置は、前記プラズマ処理室に、このプラズマ処理室のインピーダンスＺ0を測定する測定端子が設けられており、プラズマ処理を変更するとき、新たな製品整合回路を製作する調整範囲の決定に用いるため、インピーダンスＺ0の測定に要する時間を短縮することが可能である。
なお、この測定端子を設けることで、インピーダンスＺ0のモニタが随時行えるため、このＺ0の異常を検知することで、通常使用におけるプラズマ処理室のメンテンナンス時期の推定も可能となる。
【００２１】
本発明のプラズマ処理装置の整合回路設計システムは、出力インピーダンスが内部の可変受動素子（チューニングコンデンサ２５５，ロードコンデンサ２５６）の調整により制御される調整用整合回路（整合回路２Ａ）と、この可変受動素子が駆動手段（図示しないモータ）により調整された調整量（調整データＤ１，Ｄ２）を測定する調整量測定手段（調整量測定部５２）と、プラズマ放電時に高周波電源から供給される電力に対する反射波を測定する反射波測定手段（反射波測定部５０）と、前記反射波を入力し、この反射波が最小となる状態に前記可変受動素子を前記駆動手段を用いて制御する駆動制御手段（駆動制御部５１）と、前記反射波を最小とした調整量に基づき、前記プラズマ処理装置のプラズマ処理室のプラズマ放電後のインピーダンスＺ1を演算する演算手段（演算部７１）と、このインピーダンスＺ１に基づき、回路定数を演算して製品整合回路（整合回路２Ｂ）を設計する設計手段（設計部７２）とを具備し、前記各手段が通信手段（ユーザ端末５３，サーバ７０）を介して、情報通信網（情報通信網Ｉ）により各々接続されているため、整合回路を製作する会社のエンジニアが、情報通信回線を介して得られる上記調整量に基づき、演算手段によってインピーダンスＺ1を求め、設計手段を用いてこのインピーダンスＺ1から整合回路を構成する素子の最適な回路定数を求め、製品整合回路の設計を行う。
これにより、本発明のプラズマ処理装置の整合回路設計システムは、エンジニアがプラズマ処理装置が設置されている現地に赴くことなく、インピーダンスＺ1のデータを得ることができるため、現地に行くための時間を削減することができ、製品整合回路の製作にかかる期間を短縮させ、かつ、エンジニアが現地に行くための費用がかからなくなるため、整合回路の製作費を削減することが可能である。
【００２２】
本発明のプラズマ処理装置の整合回路設計システムは、前記プラズマ処理室に、このプラズマ処理室のプラズマ放電前のインピーダンスＺ0を測定する測定手段が設けられており、この測定手段がこの測定端子により測定したインピーダンスＺ0を、前記設計手段へ出力することにより、エンジニアが得られたインピーダンスＺ0，Ｚ1に基づき、整合回路の調整範囲を最適化することができ、電力損失が大幅に削減された製品整合回路の製作を行える効果がある。
【００２３】
本発明のプラズマ処理装置は、前記インピーダンスＺ0，前記インピーダンスＺ1及び前記整合回路の識別番号を、前記プラズマ処理室毎に対応して記憶する、前記情報通信網に接続された記憶手段（記憶部７３）を有しており、メンテナンス時等において必要に応じて各プラズマ処理室のインピーダンスのデータを上記記憶手段から読み出せるため、出荷したプラズマ処理装置に対して製作した製品整合回路のデータを容易に確認することができ、ユーザからのメンテナンスに対する問い合わせに迅速に対応でき、また、過去の履歴からプラズマ処理室の過去に作成された整合回路の回路定数が容易に検索でき、過去に対応したプラズマ処理に戻す場合などに、製品整合回路を製作するときのデータベースとして上記回路定数を用いることができ、プラズマ処理に対応した電力損失の少ない整合回路の設計製造期間の短縮を可能とする。
本発明のプラズマ処理装置の製造方法は、高周波電源と、プラズマ処理室と、前記高周波電源と前記プラズマ処理室との間のインピーダンス整合を行う整合回路の回路定数を抽出する調整用整合回路を有し、該調整用整合回路として、前記プラズマ処理室の負荷インピーダンスに対応したインピーダンス整合を行う回路定数を、使用するプラズマ処理毎に抽出可能であって、前記回路定数を、前記プラズマ処理室のプラズマ放電前のインピーダンスと、プラズマ放電後のプラズマ処理室のインピーダンスの両方の値を含むと想定される所定の範囲にインピーダンスを整合可能な調整用整合回路として設け、
前記調整用整合回路から実際に求められた前記プラズマ処理室のプラズマ放電前のインピーダンスＺ0と前記プラズマ放電後のプラズマ処理室のインピーダンスＺ1を含む範囲であって、前記調整用整合回路が有していたインピーダンス整合範囲よりも狭い調整範囲に設定して作製された製品整合回路を更に含み、かつ、前記製品整合回路を前記調整用整合回路に交換することを特徴とする。
本発明において、前記製品用整合回路にチューニングインダクタを設け、前記インピーダンスＺ0とＺ1を含む前記狭い調整範囲への設定を前記チューニングインダクタのインダクタンス調整により行うことができる。
本発明において、前記製品用整合回路にチューニングインダクタとコンデンサを設け、前記インピーダンスＺ0とＺ1を含む前記狭い調整範囲への設定を前記チューニングインダクタのインダクタンス調整と前記コンデンサのキャパシタンス量の調整により行うことができる。
【００２４】
【発明の実施の形態】
以下、本発明に係るプラズマ処理装置の整合装置設計システムの第１の実施形態を、図面に基づいて説明する。
［第１実施形態］
図１は本実施形態のプラズマ処理装置の整合装置設計システムの概略構成を示す概念図であり、マッチングボックス２内部の整合回路２Ａの構成が分かるように図示してある。
【００２５】
この図において、事業所３００には、プラズマ処理装置が設置されており、このプラズマ処理装置のプラズマ処理室ＣＮと、高周波電源１との間にはインピーダンス整合をとる整合回路（整合回路２Ａまたは整合回路２Ｂ）が介挿される。
各プラズマ処理に対するプラズマ処理装置の立ち上げ時には、上記整合回路として整合回路２Ａ（調整用整合回路）が使用されており、駆動制御部５１，反射波測定部５０，調整量測定部５２により、インピーダンス整合のとれた時点での整合回路２Ａの調整量情報がユーザ端末５３により、情報通信回線Ｉを介して、整合回路を製作する会社４００のサーバ７０に送信される。
【００２６】
サーバ７０は上記調整量情報を演算部７１に出力し、演算部７１はこの調整量情報に基づきインピーダンスＺ1を演算する。
設計部７２は、上記インピーダンスＺ1に基づき、整合回路２Ｂ（製品整合回路）を構成する素子の各パラメータ（回路定数）を演算する。
会社４００の作業者は、この演算された回路定数に基づき、整合回路２Ｂを製作し、作成された整合回路２Ｂを事業所３００へ送る。
そして、事業所３００の作業者は、整合回路２Ａと整合回路２Ｂとを交換して、対応するプラズマ処理による生産を開始する。
以下、この構成について、詳細に説明する。
【００２７】
高周波電源１は、マッチングボックス２を介してプラズマ処理室ＣＮに、プラズマ放電のための電力を供給する。
整合回路２Ａは、マッチングボックス２内に格納され、高周波電源１の出力インピーダンスとプラズマ処理室ＣＮの負荷インピーダンスとの整合をとる。
この整合回路２Ａは、調整用整合回路であり、プラズマ処理室のインピーダンスＺ1の測定を行う構成となっている。
すなわち、駆動制御部５１は、反射波測定部５０の検出する反射波の電力値（例えば、スプリアス電力として検出）が最小となるように、整合回路２Ａのロードコンデンサ２５６及びチューニングコンデンサ２５５の調整を行う。
ここで、反射波測定部５０は、マッチングボックス２と高周波電源１との間に介挿されている。
【００２８】
ロードコンデンサ２５６及びチューニングコンデンサ２５５は、図示しないモータが回転され、調整シャフトが駆動されることにより、各々キャパシタンスの値が調整可能な可変コンデンサ（バリアブルコンデンサ）である。
ここで、駆動制御装置５１は、上記各モータの回転量及び回転方向を制御させつつ、調整シャフトを駆動させることにより、上記バリアブルコンデンサ（ロードコンデンサ２５６及びチューニングコンデンサ２５５）の各々のキャパシタンス量を調整する。
【００２９】
整合回路２Ａの出荷時において、ロードコンデンサ２５６及びチューニングコンデンサ２５５は、整合回路を製作するメーカによりプラズマ処理室ＣＮのインピーダンスＺ0に対応した初期値に設定されている。
ここで、図示しないプラズマ処理装置を製作するメーカーは、整合回路を製作するメーカ（会社４００）へ情報通信網Ｉにより、インピーダンスＺ0のデータを予め送信する。
なお、プラズマ処理装置を製作するメーカーによっては、インピーダンスＺ0のデータが全く無く、このため、整合回路２Ａについては整合回路を製作するメーカーが経験的な何らかの初期値に設定して出荷される場合もある。
ここでは、プラズマ処理装置のメーカーと整合回路のメーカーを別としたが、２つのメーカーが同一であってもかまわない
【００３０】
調整量測定部５２は、調整量測定器２０７が検出した、駆動制御回路５１がインピーダンスＺ0の位置からロードコンデンサ２５６の調整シャフトを駆動させた変化量（調整量）、例えば、モータの回転量及び回転方向を測定し、数値化を行い調整量データＤ１とする。
同様に、調整量測定部５２は、調整量測定器２０８が検出した、駆動制御回路５１がインピーダンスＺ0の位置からチューニングコンデンサ２５５の調整シャフトを駆動させた変化量（調整量）、例えば、モータの回転量及び回転方向を測定し、数値化を行い調整量データＤ２とする。
【００３１】
また、反射波測定部５０から入力される反射波電力値が最小となった時点で、調整量測定部５２は、整合がとれたことを示す駆動制御部５１からの制御信号と共に、この調整量データＤ１，Ｄ２を、ユーザ端末５３へ送信する。
ユーザは、ユーザ端末５３の表示画面において、整合回路２Ａにより高周波電源１とプラズマ処理室ＣＮとのインピーダンス整合がとれたことを確認し、調整量データＤ１及びＤ２をサーバ７０へ送信する。
【００３２】
サーバ７０は、ユーザ端末５３と情報通信回線Ｉを介して接続され、ユーザ端末５３との間で、各種データの送受信を行う。
ここで、情報通信回線Ｉは、公衆回線網，専用回線網，インターネットなどにより構成された情報通信網である。
演算部７１は、サーバ７０から入力される調整量データＤ１，Ｄ２に基づき、調整されたロードコンデンサ２５６及びチューニングコンデンサ２５５の各々の調整量分のキャパシタンスを演算する。
【００３３】
ここで、チューニングインダクタ２５４のインダクタンス，このチューニングインダクタ２５４の寄生高周波抵抗２５３の抵抗値，給電線の寄生インダクタ１０２（整合回路２Ａまたは２Ｂの入力端子とロードキャパシタ２０６の接点Ｐとの間の配線）のインダクタンス，上記給電線の寄生抵抗１０１の抵抗値の各数値と、ロードコンデンサ２５６及びチューニングコンデンサ２５５のキャパシタンスの初期値とは、予めデータベース７３に整合回路２Ａの識別番号に対応して格納されている。
【００３４】
演算部７１は、ロードコンデンサ２５６における、調整量データとキャパシタンスとの関係を示す所定の関数またはルックアップテーブルに基づき、調整量データＤ１に対応したキャパシタンスの数値を演算し、この数値と初期値とを加算して、インピーダンス整合のとれた時点におけるロードコンデンサ２５６のキャパシタンスを演算する。
また、同様に、演算部７１は、チューニングコンデンサ２５５における、調整量データとキャパシタンスとの関係を示す所定の関数またはルックアップテーブルに基づき、調整量データＤ２に対応したキャパシタンスの数値を演算し、この数値と初期値（インピーダンスＺ0のときのキャパシタンス）とを加算（調整量が減少方向で有れば減算）して、インピーダンス整合のとれた時点におけるチューニングコンデンサ２５５の調整後のキャパシタンスを演算する。
【００３５】
ここで演算された各数値は、例えば、チューニングコンデンサ２５５がチューニングコンデンサ１０５（図９）に対応し、ロードコンデンサ２５６がロードコンデンサ１０６（図９）に対応している。
ここでは初期値に調整量を加算して求めたが、調整量測定器２０８がチューニングコンデンサ２５５の調整位置情報を検出する手段であれば、これに対応する関数またはルックアップテーブルを用意して、調整量からキャパシタンスを直接求めてもよい。
【００３６】
また、演算部７１は、チューニングインダクタ２５４のインダクタンス，このチューニングインダクタ２５４の寄生高周波抵抗２５３の抵抗値，給電板の寄生インダクタ１０２のインダクタンス，給電板の寄生抵抗１０１の抵抗値の各数値と、ロードコンデンサ２５６及びチューニングコンデンサ２５５の演算されたキャパシタンスの各数値とから、インピーダンスＺ1（例えば、図９の回路定数とするとプラズマ処理室ＣＮのインピーダンスＺ1は３.６Ω＋ｊ１.４Ωとなる）を演算する。
ここで行われるインピーダンスＺ1の演算は、上記演算用パラメータとインピーダンスＺ1との関係を示す関数、またはこの演算パラメータとインピーダンスＺ1との関係を示すルックアップテーブルの検索により行う。
【００３７】
設計部７２は、上記インピーダンスＺ1，インピーダンスＺ0，給電線の寄生インダクタ１０２のインダクタンス，給電線の寄生抵抗１０１の抵抗値からなる設計用パラメータに基づき、図２に示す製品用整合回路２Ｂにおける、ロードコンデンサ２０６のキャパシタンス，チューニングインダクタ２０４のインダクタンス，チューニングコンデンサ２０５のキャパシタンスの各設計回路定数を演算する。
ここで行われる上記各回路定数の演算は、上記設計用パラメータとこの各設計回路定数との関係を示す関数、またはこの設計用パラメータと設計回路定数との関係を示すルックアップテーブルの検索により行う。
【００３８】
設計部７２は、演算されたインピーダンスＺ1の数値と、演算したロードコンデンサ２０６のキャパシタンス，チューニングインダクタ２０４のインダクタンス，チューニングコンデンサ２０５のキャパシタンスの各設計回路定数と、演算部７１に入力された調整量データＤ１及びＤ２とを、プラズマ処理室ＣＮの識別番号に対応させて、記憶部７３に記憶させる。
記憶部７３の各データの格納フォーマットを、図３及び図４に示す。
記憶部７３には、図３において示すように、各プラズマ処理室の識別番号に対応させて、プラズマ処理室ＣＮの製造番号、最新のインピーダンスＺ0，Ｚ1の値が記憶されている。
【００３９】
また、記憶部７３には、図３に示す記憶フォーマットの各上記識別番号に対応した下位層として、図４に示すフォーマットにおいてデータが記憶されている。
すなわち、図４のフォーマットに示すように、識別番号に対応して、ロードコンデンサの変化量データＤ1，チューニングコンデンサの調整量データＤ２，このときのインピーダンスＺ1，チューニングインダクタ２０４のインダクタンス，チューニングコンデンサ２０５のキャパシタンス，ロードコンデンサ２０６のキャパシタンスとが、プラズマ処理毎の調整を行った日付に対応して、時系列な履歴として記憶部７３に記憶されている。
【００４０】
また、調整量測定部５２は、図３に示すように、プラズマ処理室ＣＮのインピーダンスＺ0の測定を、所定の期間毎（例えば、１ヵ月毎）に行い、測定されたインピーダンスＺ0をサーバ７０に送信し、サーバ７３はこの最新のインピーダンスＺ0の数値を、識別番号に対応させて、記憶部７３へ格納する。
以下、整合回路２Ｂ及びプラズマ処理室ＣＮの構成を示し、インピーダンスＺ0の測定方法について、図５を用いて説明する。図５は、本実施形態のプラズマ処理装置の概略構成を示す図であり、上述したように、整合回路が整合回路２Ｂに交換された後の構成を示している。
【００４１】
ここで、本実施形態のプラズマ処理装置は、ＣＶＤ（chemical vapor deposition）、スパッタリング、ドライエッチング、アッシング等のプラズマ処理をおこなう１周波励起タイプのプラズマ処理装置とされ、図５に示すように、プラズマを励起するための平行平板型電極４，８を有するプラズマチャンバ（プラズマ処理室）ＣＮと、この電極３に接続された高周波電源１と、前記プラズマチャンバＣＮと前記高周波電源１とのインピーダンス整合を得るための整合回路２Ｂとを具備する構成とされる。
【００４２】
さらに詳細に説明すると、本実施形態のプラズマ処理装置は、プラズマチャンバＣＮの上部に高周波電源１に接続されたプラズマ励起電極（電極）４およびシャワープレート５が設けられ、プラズマチャンバＣＮの下部にはシャワープレート５に対向して被処理基板１６を載置するサセプタ電極（電極）８が設けられている。プラズマ励起電極（電極）４は、給電板（高周波電力配電体）３および整合回路２Ｂを介して第１の高周波電源１と接続されている。これらプラズマ励起電極４および給電板３は、シャーシ２１に覆われるとともに、整合回路２Ｂは導電体からなるマッチングボックス２の内部に収納されている。
給電板３としては、幅５０〜１００ｍｍ、厚さ０．５ｍｍ、長さ１００〜３００ｍｍの形状を有する銅の表面に銀めっきを施したものが用いられており、この給電板３は、後述する整合回路２Ａのチューニングコンデンサ２４の出力端子、および、プラズマ励起電極４にそれぞれネジ止めされている。
【００４３】
また、プラズマ励起電極（カソード電極）４の下側には凸部４ａが設けられるとともに、このプラズマ励起電極（カソード電極）４の下には、多数の孔７が形成されているシャワープレート５が凸部４ａに接して設けられている。これらプラズマ励起電極４とシャワープレート５との間には空間６が形成されている。この空間６にはガス導入管１７が接続されており、導体からなるガス導入管１７の途中には絶縁体１７ａが挿入されてプラズマ励起電極１４側とガス供給源側とが絶縁されている。
【００４４】
ガス導入管１７から導入されたガスは、シャワープレート５の多数の孔７からチャンバ壁１０により形成されたチャンバ室６０内に供給される。チャンバ壁１０とプラズマ励起電極（カソード電極）４とは絶縁体９により互いに絶縁されている。また、排気系の図示は省略してある。
一方、チャンバ室６０内には基板１６を載置しプラズマ励起電極ともなるウエハサセプタ（サセプタ電極）８が設けられている。
【００４５】
サセプタ電極（対向電極）８の下部中央には、シャフト１３が接続され、このシャフト１３がチャンバ底部１０Ａを貫通して設けられるとともに、シャフト１３の下端部とチャンバ底部１０Ａ中心部とがベローズ１１により密閉接続されている。これら、ウエハサセプタ８およびシャフト１３はベローズ１１により上下動可能となっており、プラズマ励起電極４，８間の距離の調整ができる。
これらサセプタ電極８とシャフト１３とが接続されているため、サセプタ電極８，シャフト１３，ベローズ１１，チャンバ底部１０Ａ，チャンバ壁１０は直流的に同電位となっている。さらに、チャンバ壁１０とシャーシ２１は接続されているため、チャンバ壁１０，シャーシ２１，マッチングボックス２はいずれも直流的に同電位となっている。
【００４６】
ここで、整合回路２Ｂは、プラズマ処理室ＣＮ内のプラズマ状態等の変化に対応してインピーダンスを調整するために、その多くは複数の受動素子を具備する構成とされている。
整合回路２Ｂは、すでに述べたように、複数の受動素子として、整合回路２Ｂの入力端子とロードキャパシタ２０６の接点との間に、寄生インダクタ及び寄生抵抗を含み、チューニングインダクタ２０４及びチューニングコンデンサ２０５が直列に設けられ、これらチューニングインダクタ２０４とチューニングコンデンサ２０５とには、並列にロードコンデンサ２０６が接続され、このロードコンデンサ２０６の一端はマッチングボックス２に接続されている。
ここで、チューニングコンデンサ２０４は給電板３を介してプラズマ励起電極４に接続されている（図５の点Ｂから符号ＣＮ側をプラズマ処理室ＣＮととらえる）。
マッチングボックス２は、同軸ケーブル１Ａのシールド線に接続されており、このシールド線が直流的にアースされている。これにより、サセプタ電極８，シャフト１３，ベローズ１１，チャンバ底部１０Ａ，チャンバ壁１０，シャーシ２１，マッチングボックス２は接地電位に設定されることになり、同時に、ロードコンデンサ２０６の一端も直流的にアースされた状態となる。
【００４７】
また、本実施形態のプラズマ処理装置においては、１３．５６ＭＨｚ程度以上の周波数の電力、具体的には、例えば１３．５６ＭＨｚ，２７．１２ＭＨｚ，４０．６８ＭＨｚ等の周波数の電力を投入して、両電極４，８の間でプラズマを生成し、このプラズマにより、サセプタ電極８に載置した基板１６にＣＶＤ（ chemical vapor deposition）、ドライエッチング、アッシング等のプラズマ処理をおこなう。
このとき、高周波電力は、高周波電源１から同軸ケーブル１Ａ，整合回路２Ｂ，給電板３，プラズマ励起電極（カソード電極）４に供給される。一方、高周波電流の経路を考えた場合、電流はこれらを介してプラズマ空間（チャンバ室６０）を経由した後、さらにもう一方の電極（サセプタ電極）８，シャフト１３，ベローズ１１，チャンバ底部１０Ａ，チャンバ壁１０を通る。その後、シャーシ２１，マッチングボックス２，同軸ケーブル１Ａのシールド線を通り、高周波電源１のアースに戻る。
【００４８】
そして、プラズマ処理室ＣＮは上記構造のため、プラズマ放電におけるインピーダンスＺ1がガス流量，ガスの種類，真空度、プラズマ励起電極４とサセプタ電極８との間の距離等により異なるため、プラズマ処理毎に整合回路２Ｂの回路定数を最適化する必要がある。
また、プラズマ処理を行うことにより、プラズマ処理室ＣＮには熱的ストレス等がかかるため、プラズマ処理室ＣＮの機械的寸法が変化し、インピータンスＺ0が徐々に変化するばかりでなく、エッチングや成膜処理のプラズマ処理で発生した生成物が、プラズマ処理室ＣＮの内壁に堆積することによってもインピーダンスＺ0が徐々に変化していく。
【００４９】
このインピーダンスＺ0へ変化により、プラズマ室問に対して実効的に供給する電力が変化し、プラズマ処理の結果が変化するため、本願発明においては、インピーダンスＺ0をモニタすることにより、プラズマ処理室ＣＮのメンテナンスの時期を判定し、常に安定したデバイスの生産が行えるようにする。
すなわち、サーバ７０は、調整量測定部５２から送信されるインピーダンスＺ0と、予めデータベースに設定されている、メンテナンスが必要となるインピーダンス設定値とを比較し、インピーダンスＺ0がこのインピーダンス設定値を超えた場合、メンテナンスを行う必要があることを、表示画面において作業者等に通知する。
そして、上記通知に基づき、メンテナンスでプラズマ処理室ＣＮ内の部品交換を行うため、部品交換後にもインピーダンスＺ0が上記インピーダンス設定値に保たれることを確認する。
また、プラズマ処理室ＣＮはメンテナンス後に再び熱履歴を経るために、機械的寸法の掲示変化等により、インピーダンスＺ0が変動するので、これがインピーダンス設定値に保たれていることを継続して確認する。
【００５０】
プラズマ処理室ＣＮのインピーダンスＺ0の測定は、図１及び図５に示すインピーダンス測定器ＡＮにより行う。
調整量測定部５２は、所定の期間毎に、インピーダンス測定器ＡＮがインピーダンスＺ0の測定を行うよう制御する。
このとき、調整量測定部５２は、スイッチＳＷ１をオフ状態として整合回路２Ｂを給電板３から切り離し、スイッチＳＷ２をオン状態として給電板３の測定端子にインピーダンス測定器ＡＮを接続し、インピーダンス測定器ＡＮにプラズマチャンバＣＮのインピーダンスＺ0を行わせる。
したがって、プラズマチャンバＣＮの測定範囲としては、整合回路２Ｂの受動素子のうち出力最終段の受動素子の出力端位置で切り離した状態をその対象、すなわち、給電板３に接続されるチューニングコンデンサ２０５の出力端位置ＰＲで、給電板３と整合回路２Ｂの端子との接続をスイッチＳＷ１で切り離した状態のプラズマチャンバＣＮを測定範囲とする。
なお、スイッチＳＷ１から点Ｂ（図５）までのインピーダンスと、スイッチＳＷ２から点Ｂまでのインピーダンスとは、一致するよう設計されている。
【００５１】
次に、図１、図２，図５及び図６を参照し、第１の実施形態の動作例を説明する。図６は、図１のプラズマ処理装置の整合回路設計システムの動作例を説明するフローチャートである。
ステップＳ１において、事業所３００に納入されたプラズマ処理装置の立ち上げ時の条件出しが、プラズマ放電された状態で行われ、プラズマ処理に対応したプロセス条件（ガス流量，ガスの種類，真空度等）が決定される。
このとき、駆動制御部５１は、プラズマ放電が発生している状態で、反射波測定部５０で測定された反射波が最小となる状態、すなわち、高周波電源１とプラズマ処理室ＣＮとの間のインピーダンス整合がとれた状態となるように、整合回路２Ａのチューニングコンデンサ２５５及びロードコンデンサ２５６の各キャパシタンスの調整を行う。
【００５２】
次に、ステップＳ２において、調整量測定部５２は、調整量測定部２０７，２０８が各々測定した、駆動制御部５１が調整したロードコンデンサ２５６，チューニングコンデンサ２５５の調整シャフトの調整量を検出する。
そして、ステップＳ３において、調整量測定部５２は、ロードコンデンサ２５６，チューニングコンデンサ２５５の調整量を、それぞれ調整量データＤ1，変化量データＤ2として、ユーザ端末５３へ出力する。
これにより、作業者は、ユーザ端末５３の表示画面において、高周波電源１とプラズマ処理室ＣＮとの間のインピーダンス整合がとれたことを確認し、整合回路２Ｂの作成の要求と共に、これら調整量データＤ1，Ｄ2をサーバ７０へ送信する。
【００５３】
次に、ステップＳ４において、演算部７１は、サーバ７０から入力される変化量データＤ１，Ｄ２に基づき、各々ロードコンデンサ２５６及びチューニングコンデンサ２５５の調整された変化分のキャパシタンスを演算する。
これにより、演算部７１は、ロードコンデンサ２５６及びチューニングコンデンサ２５５の演算されたキャパシタンスと、寄生抵抗１０１，寄生インダクタ１０２，チューニングインダクタ２５４のインダクタンス，チューニングインダクタ２５４の寄生高周波抵抗２５３の抵抗値とを用い、これら演算用パラメータとインピーダンスとの対応を示す関数に基づき、インピーダンスＺ1を演算する。
【００５４】
次に、ステップＳ５において、設計部７２は、上記演算されたインピーダンスＺ1，記憶部７３に予め記憶されているインピーダンスＺ0，給電線の寄生インダクタ１０２のインダクタンス，給電線の寄生抵抗１０１の抵抗値の設計用パラメータを用い、これら設計用パラメータと、整合回路におけるロードコンデンサのキャパシタンス，チューニングインダクタのインダクタンス，チューニングコンデンサのキャパシタンスの組み合わせとの対応を示す関数に基づき、図２に示す整合回路２Ｂにおける、ロードコンデンサ２０６のキャパシタンス，チューニングインダクタ２０４のインダクタンス，チューニングコンデンサ２０５のキャパシタンスの各設計回路定数を演算する。
この設計回路定数は、整合回路２Ｂの調整範囲内に、インピーダンスＺ0とインピーダンスＺ1とが含まれる値とする。
ここで、上記調整範囲は、できればインピーダンスＺ0とインピーダンスＺ1とが形成するインピーダンスの領域に対して対応した範囲を有し、かつ若干の余裕を有する範囲とする。
【００５５】
そして、ステップＳ６において、作業者は、得られた上記各回路定数に基づき、整合回路２Ｂを設計し、この設計に基づき、整合回路２Ｂを製作する。
次に、ステップＳ７において、会社４００の作業者は、製作した整合回路２Ｂを梱包して、事業所３００へ発送する。
そして、事業所３００の作業者は、整合回路２Ａをプラズマ処理装置から取り外し、送られてきた整合回路２Ｂをプラズマ処理装置へ搭載し、デバイスの生産を開始する。
【００５６】
ここで、最適化された図２の整合回路２Ｂを構成する素子の設計回路定数を、図７のスミスチャートで確認する。
点Ａが整合回路２Ｂの入力側である高周波電源１及び同軸ケーブル１Ａからなる電源系の特性インピーダンス「５０Ω」を示し、点Ｂが抵抗１０１によりインピーダンスが移動した点を示し、点Ｃがインダクタ１０２によりインピーダンスが移動した点を示している。
同様に、点Ｆがロードキャパシタ２０６及び抵抗２０３により移動した点を示し、点Ｇがチューニングインダクタ２０４により移動した点を示している。
この図７のスミスチャートにおいて、点Ｈが最終的な整合回路２Ｃの出力インピーダンスであり、プラズマ処理室ＣＮのインピーダンス（負荷インピーダンス）に対して、共役複素インピーダンスの数値となるため、点ＨのインピーダンスＺ1*の数値は「３.６Ω−ｊ１.４Ω」となる。
ここで、インピーダンスＺ1*は、インピーダンスＺ1の共役複素インピーダンスとする。
従って、チューニングコンデンサ２０５により点Ｇから点Ｈに移動することにより、最終的に点Ａから点Ｈへのインピーダンスの整合が行われる。
【００５７】
ここで、チューニングインダクタ２０４のインダクタンスが整合回路２Ａのチューニングコンダクタのそれに比較して大幅に減少することにより、寄生高周波抵抗２０３の抵抗値が減少し、ロードコンデンサ２０５のキャパシタンスを大きくしなくとも、チューニングインダクタ２０４の円弧（インピーダンスチャート上）とロードコンデンサ２０６の円弧（アドミタンスチャート上）とが点Ｆで接する。
インピーダンスＺ1（点Ｈ）及びインピーダンスＺ0が判明しているため、チューニングインダクタ２０４のインダクタンスとチューニングコンデンサ２０５のキャパシタンスとの調整可能な範囲（Ｆ点とＧ点との間）を最適化することができ、調整範囲を最低限に近い範囲に設定でき、整合のずれによって生ずるミスマッチロスを低減することができる。
【００５８】
また、本発明における製品整合回路は、寄生高周波抵抗２０３の抵抗値（０.２Ω）が従来の寄生高周波抵抗１０３の抵抗値（２.７２Ω）に比較して、１桁小さくなっているため、ここで消費される電力損失も１桁に削減されることになり、大幅に電力損失を低下させることになり、整合回路における回路損失を低減することができる。
【００５９】
上述したように、本発明の整合回路設計システムは、整合回路２Ａにより、使用するプラズマ処理におけるプラズマ放電に対応するインピーダンスＺ1を得ることができ、このインピーダンスＺ1に基づいて、インピーダンスＺ1に最適な整合回路２Ｂを製作するため、整合のずれによって生ずるミスマッチロスや整合回路における回路損失を全般的に削減することができ、プラズマ処理装置の省エネルギー化を行うことができる。
【００６０】
これにより、プラズマ空間に対して実効的に供給する電力を増加させることができ、プラズマ処理の生産性を向上することができる。また、同じ処理結果を得るために少ない投入電力で済むのでプラズマ処理装置の消費電力を低減することもできる。
以上、本発明の一実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
例えば、図１のプラズマ装置の整合回路設計システムにおいて、会社４００に設置されたサーバ７０に演算部７１及び設計部７２を設け、サーバ７０を介して情報通信回線Ｉに接続させる構成として説明したが、他の構成として、演算部７１を事業所３００に設定されたユーザ端末５３に接続される構成としても良い。
【００６１】
すなわち、演算部７１がユーザ端末５３を介して、情報通信網Ｉに接続される構成としても良い。
この場合、演算部７１は、変化量測定部５２からの変化量データＤ1，Ｄ2に基づき、インピーダンスＺ1を求める。
ユーザは、このインピーダンスＺ1をユーザ端末５３により、サーバ７０に送信する。
そして、設計部７２は、サーバ７０から入力されるインピーダンスＺ1を含む設計用パラメータに基づいて、設計回路定数の演算を行う。
【００６２】
また、図１のプラズマ処理装置の整合回路設計システムにおいて、さらに他の構成として、演算部７１及び設計部７２を事業所３００に設定されたユーザ端末５３に接続される構成としてもよい。
すなわち、演算部７１及び設計部７２がユーザ端末５３を介して、情報通信網Ｉに接続される構成としても良い。
この場合、演算部７１は、変化量測定部５２からの変化量データＤ1，Ｄ2に基づき、インピーダンスＺ1を求める。
【００６３】
次に、設計部７２は、サーバ７０から入力されるインピーダンスＺ1を含む設計用パラメータに基づいて、設計回路定数の演算を行う。
そして、ユーザは、この設計回路定数をユーザ端末５３により、サーバ７０に送信する。
上述した２つの他の構成は、演算部７１と設計部７２との設置場所が異なるのみであり、それ以外の、動作については、すでに述べた一実施形態と同様である。
また、上述した２つの他の構成は、効果についても一実施形態と同様である。
【００６４】
【発明の効果】
本願発明の整合回路設計システムによれば、調整用整合回路により、使用するプラズマ処理におけるプラズマ放電に対応するインピーダンスＺ1を得ることができ、このインピーダンスＺ1に基づいて、インピーダンスＺ1に最適な製品整合回路を製作するため、整合のずれによって生ずるミスマッチロスや整合回路における回路損失を全般的に削減することができ、プラズマ処理装置の省エネルギー化を行うことができ、プラズマ空間に対して実効的に供給する電力を増加させることができ、プラズマ処理の生産性を向上することができる。また、同じ処理結果を得るために少ない投入電力で済むのでプラズマ処理装置の消費電力を低減することもできる。
本発明のプラズマ処理装置によれば、プラズマ放電前後のインピーダンスの両方の値を含むと想定される広い範囲に設定可能な調整用整合回路を用いてこれらのインピーダンスを計測し、これら実測のインピーダンスＺ 0 とＺ 1 に基づいて前記所定の設定範囲よりも狭い設定範囲とした製品整合回路を高周波電源とプラズマ処理室との間に入れ替えることができるので、実測のインピーダンスに合わせたインピーダンス調整範囲の狭い製品整合回路を実際に高周波電源とプラズマ処理室との間に装備することができ、これによりインピーダンス整合範囲を広く設定した調整用整合回路よりもインダクタ、コンデンサの調整可能な範囲を最適化できるので、整合ずれによって生じるミスマッチロスを低減できる。また、インダクタやコンデンサの寄生高周波抵抗値を小さくできるので電力損失を削減できる効果があり、プラズマ処理装置の省エネルギー化に寄与する。
また、本発明のプラズマ処理装置の製造方法によれば、コンデンサの調整可能な範囲を最適化できるので、整合ずれによって生じるミスマッチロスを低減できるプラズマ処理装置を提供できる。また、インダクタやコンデンサの寄生高周波抵抗値を小さくできるので電力損失を削減できる効果があり、省エネルギー化に寄与するプラズマ処理装置を提供できる。
【図面の簡単な説明】
【図１】 本発明によるプラズマ処理装置の整合回路設計システムの構成を示す概念図である。
【図２】 本発明における製品整合回路の構成を示す概念図である。
【図３】 図１における記憶部７３のデータの記憶フォーマットを示す図である。
【図４】 図１における記憶部７３のデータの記憶フォーマットを示す図である。
【図５】 本発明によるプラズマ処理装置におけるプラズマ処理室ユニットの概略構成を示す断面図である。
【図６】 図１のプラズマ処理装置の整合回路設計システムの動作を示すフローチャートである。
【図７】 図２の製品整合回路の各部のインピーダンスの変化を示すスミスチャートである。
【図８】 従来例によるプラズマ処理装置におけるプラズマ処理室ユニットの概略構成を示す断面図である。
【図９】 従来例による整合回路の構成を示す概念図である。
【図１０】 図９の整合回路の各部のインピーダンスの変化を示すスミスチャートである。
【符号の説明】
１ 高周波電源
２ マッチングボックス
２Ａ，２Ｂ，２Ｃ 整合回路
３ 給電板
５０ 反射波測定部
５１ 駆動制御部
５２ 調整量測定部
５３ ユーザ端末
７０ サーバ
７１ 演算部
７２ 設計部
７３ 記憶部
１０１ 寄生高周波抵抗
１０２ 寄生インダクタ
２０３，２５３ 寄生高周波抵抗
２０４，２５４ チューニングインダクタ
２０５，２５５ チューニングコンデンサ
２０６，２５６ ロードコンデンサ
２０８ 調整量測定器
３００，３０１，３０２ 事業所
４００ 会社
ＡＮ インピーダンス測定器
ＣＮ プラズマ処理室
Ｉ 情報通信網
ＳＷ１，ＳＷ２ スイッチ
Claims (10)
- 高周波電源と、プラズマ処理室と、前記高周波電源と前記プラズマ処理室との間のインピーダンス整合を行う整合回路の回路定数を抽出する調整用整合回路を有し、該調整用整合回路として、前記プラズマ処理室の負荷インピーダンスに対応したインピーダンス整合を行う回路定数を、使用するプラズマ処理毎に抽出可能であって、前記回路定数を、前記プラズマ処理室のプラズマ放電前のインピーダンスと、プラズマ放電後のプラズマ処理室のインピーダンスの両方の値を含むと想定される所定の範囲にインピーダンスを整合可能な調整用整合回路として設け、
前記調整用整合回路から実際に求められた前記プラズマ処理室のプラズマ放電前のインピーダンスＺ0と前記プラズマ放電後のプラズマ処理室のインピーダンスＺ1を含む範囲であって、前記調整用整合回路が有していたインピーダンス整合範囲よりも狭い調整範囲に設定して作製された製品整合回路を更に含み、かつ、前記製品整合回路は前記調整用整合回路に交換自在としてなることを特徴とするプラズマ処理装置。 - 前記製品用整合回路にチューニングインダクタが設けられ、前記インピーダンスＺ0とＺ1を含む前記狭い調整範囲への設定が前記チューニングインダクタのインダクタンス調整によりなされたことを特徴とする請求項１に記載のプラズマ処理装置。
- 前記製品用整合回路にチューニングインダクタとコンデンサが設けられ、前記インピーダンスＺ0とＺ1を含む前記狭い調整範囲への設定が前記チューニングインダクタのインダクタンス調整と前記コンデンサのキャパシタンス量の調整によりなされたことを特徴とする請求項１に記載のプラズマ処理装置。
- 前記プラズマ処理室に、このプラズマ処理室のインピーダンスＺ0を測定する測定端子が設けられていることを特徴とする請求項１〜３のいずれかに記載のプラズマ処理装置。
- 出力インピーダンスが内部の可変受動素子の調整により制御される調整用整合回路と、この可変受動素子が駆動手段により調整される調整量を測定する調整量測定手段と、プラズマ放電時に高周波電源から供給される電力に対する反射波を測定する反射波測定手段と、前記反射波を入力し、この反射波が最小となる状態に前記可変受動素子を前記駆動手段を用いて制御する駆動制御手段と、前記反射波を最小とした調整量に基づき、前記プラズマ処理装置のプラズマ処理室のプラズマ放電後のインピーダンスＺ1を演算する演算手段と、このインピーダンスＺ１に基づき、製品整合回路を構成する素子の回路定数を演算して前記製品整合回路を設計する設計手段とを具備し、前記各手段が通信手段を介して、情報通信網により各々接続されることを特徴とするプラズマ処理装置の整合回路設計システム。
- 前記プラズマ処理室に、このプラズマ処理室のプラズマ放電前のインピーダンスＺ0を測定するインピーダンス測定手段が設けられており、この測定手段がこの測定端子により測定したＺ0を、前記設計手段へ出力することを特徴とする請求項５記載のプラズマ処理装置の整合回路設計システム。
- 前記インピーダンスＺ0，前記インピーダンスＺ1及び前記整合回路の識別番号を、前記プラズマ処理室毎に対応して記憶する、前記情報通信網に接続された記憶手段を有することを特徴とする請求項５または請求項６に記載のプラズマ処理装置の整合回路設計システム。
- 高周波電源と、プラズマ処理室と、前記高周波電源と前記プラズマ処理室との間のインピーダンス整合を行う整合回路の回路定数を抽出する調整用整合回路を有し、該調整用整合回路として、前記プラズマ処理室の負荷インピーダンスに対応したインピーダンス整合を行う回路定数を、使用するプラズマ処理毎に抽出可能であって、前記回路定数を、前記プラズマ処理室のプラズマ放電前のインピーダンスと、プラズマ放電後のプラズマ処理室のインピーダンスの両方の値を含むと想定される所定の範囲にインピーダンスを整合可能な調整用整合回路として設け、
前記調整用整合回路から実際に求められた前記プラズマ処理室のプラズマ放電前のインピーダンスＺ0と前記プラズマ放電後のプラズマ処理室のインピーダンスＺ1を含む範囲であって、前記調整用整合回路が有していたインピーダンス整合範囲よりも狭い調整範囲に設定して作製された製品整合回路を更に含み、かつ、前記製品整合回路を前記調整用整合回路に交換することを特徴とするプラズマ処理装置の製造方法。 - 前記製品用整合回路にチューニングインダクタを設け、前記インピーダンスＺ0とＺ1を含む前記狭い調整範囲への設定を前記チューニングインダクタのインダクタンス調整により行うことを特徴とする請求項８に記載のプラズマ処理装置の製造方法。
- 前記製品用整合回路にチューニングインダクタとコンデンサを設け、前記インピーダンスＺ0とＺ1を含む前記狭い調整範囲への設定を前記チューニングインダクタのインダクタンス調整と前記コンデンサのキャパシタンス量の調整により行うことを特徴とする請求項８に記載のプラズマ処理装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002345972A JP4149243B2 (ja) | 2001-11-30 | 2002-11-28 | プラズマ処理装置及びプラズマ処理装置の整合回路設計システム |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-367638 | 2001-11-30 | ||
| JP2001367638 | 2001-11-30 | ||
| JP2002345972A JP4149243B2 (ja) | 2001-11-30 | 2002-11-28 | プラズマ処理装置及びプラズマ処理装置の整合回路設計システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003264100A JP2003264100A (ja) | 2003-09-19 |
| JP4149243B2 true JP4149243B2 (ja) | 2008-09-10 |
Family
ID=29217699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002345972A Expired - Fee Related JP4149243B2 (ja) | 2001-11-30 | 2002-11-28 | プラズマ処理装置及びプラズマ処理装置の整合回路設計システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4149243B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4344886B2 (ja) * | 2004-09-06 | 2009-10-14 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| JP2006236867A (ja) * | 2005-02-25 | 2006-09-07 | Ngk Insulators Ltd | プラズマ処理部材 |
| JP4804991B2 (ja) * | 2006-03-31 | 2011-11-02 | 株式会社ダイヘン | インピーダンス整合装置 |
| JP5083946B2 (ja) * | 2007-04-25 | 2012-11-28 | 株式会社ダイヘン | 高周波電源装置 |
| KR101151414B1 (ko) * | 2010-02-23 | 2012-06-04 | 주식회사 플라즈마트 | 임피던스 정합 장치 |
| WO2015029777A1 (ja) * | 2013-08-28 | 2015-03-05 | 堺ディスプレイプロダクト株式会社 | プラズマ処理装置及びプラズマ処理装置の監視方法 |
| WO2018193584A1 (ja) * | 2017-04-20 | 2018-10-25 | 堺ディスプレイプロダクト株式会社 | Ｃｖｄ装置およびそのクリーニング方法 |
-
2002
- 2002-11-28 JP JP2002345972A patent/JP4149243B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003264100A (ja) | 2003-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100497585B1 (ko) | 플라스마 처리장치 및 그 구동방법과 정합회로 설계시스템 및 플라스마 처리방법 | |
| JP4897195B2 (ja) | プラズマ処理方法、プラズマ処理装置およびプラズマ処理装置の製造方法 | |
| KR100517036B1 (ko) | 플라즈마 처리장치 | |
| US6714833B2 (en) | Performance evaluation method for plasma processing apparatus | |
| US6871111B2 (en) | Performance evaluation method for plasma processing apparatus | |
| JP3977114B2 (ja) | プラズマ処理装置 | |
| US6806438B2 (en) | Plasma processing apparatus including a plurality of plasma processing units having reduced variation | |
| US20040007560A1 (en) | Method for predicting consumption of consumable part, method for predicting deposited-film thickness, and plasma processor | |
| US20050061443A1 (en) | Plasma processing apparatus and system, performance validation system and inspection method therefor | |
| JP4149243B2 (ja) | プラズマ処理装置及びプラズマ処理装置の整合回路設計システム | |
| US6954033B2 (en) | Plasma processing apparatus | |
| US6795796B2 (en) | Performance evaluation method for plasma processing apparatus for continuously maintaining a desired performance level | |
| KR100771972B1 (ko) | 플라즈마 여기 시스템 | |
| JP4216054B2 (ja) | プラズマ処理装置及びその運転方法 | |
| JP2002100622A (ja) | プラズマ処理装置の性能評価方法、保守方法、及び性能管理システム、並びにプラズマ処理装置及びプラズマ処理装置の性能確認システム | |
| CN115298799A (zh) | 供给功率以在衬底处理系统中产生等离子体的直接驱动系统用的rf基准测量电路 | |
| US20240014009A1 (en) | Plasma processing apparatus and plasma processing method | |
| JP2002110661A (ja) | プラズマ処理装置又はプラズマ処理システムの性能評価方法、性能管理システム、及び性能確認システム | |
| JP2007227623A (ja) | 半導体装置の製造方法およびプラズマ処理装置 | |
| JP2002100500A (ja) | プラズマ処理装置，プラズマ処理システムおよびこれらの性能確認システム，検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050510 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |