JP4146397B2 - ソースドライバー回路およびラッチ可能な電圧レベルシフター - Google Patents
ソースドライバー回路およびラッチ可能な電圧レベルシフター Download PDFInfo
- Publication number
- JP4146397B2 JP4146397B2 JP2004188634A JP2004188634A JP4146397B2 JP 4146397 B2 JP4146397 B2 JP 4146397B2 JP 2004188634 A JP2004188634 A JP 2004188634A JP 2004188634 A JP2004188634 A JP 2004188634A JP 4146397 B2 JP4146397 B2 JP 4146397B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- output
- clock signal
- voltage level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Logic Circuits (AREA)
- Liquid Crystal (AREA)
Description
110 120 410 ラインラッチ
111 121 131 DATA 表示データ
130 210 310 電圧レベルシフター
140 430 D/Aコンバーター
141 151 431 441 ソース駆動信号
150 440 演算増幅器
200 300 420 ラッチ可能な電圧レベルシフター
220 320 HDFF 高電圧フリップフロップ
AND 低電圧論理積ゲート
C1 ストレイコンデンサー
D 原入力信号
DIO 第1タイミング
INV1 INV2 高電圧インバーター
LD 第2タイミング
N1 N型トランジスター
O OB 出力信号
P1 P型トランジスター
SW1 SW2 スイッチ
V1、V2、V3、V4 クロック信号
Claims (7)
- 原入力信号を受信し、第1位相コントロール信号のタイミングにより高電圧信号を発生させる電圧レベルシフターと、
前記電圧レベルシフターに接続され、前記高電圧信号および第2位相コントロール信号を受信して、前記第2位相コントロール信号のタイミングにより前記高電圧信号をラッチするとともに高電圧出力信号を出力する高電圧フリップフロップと、
を備え、
前記第1位相コントロール信号は、第1クロック信号および第2クロック信号を備え、
さらに前記電圧レベルシフターは、
前記原入力信号および前記第1クロック信号を受信し、AND演算を行って、同期された低電圧信号を出力する低電圧ANDゲートと、
ゲート、ソースおよびドレインを有し、前記低電圧ANDゲートおよび電圧シフター出力端に接続され、そのうちゲートは前記同期された低電圧信号を受信するために適用され、ソースはグラウンドに接続され、ドレインは前記高圧出力信号と等しい電圧レベルの前記電圧シフター出力信号を受信するNチャンネル型トランジスタと、
前記第2クロック信号を受信するゲート、高電圧レベルに接続されたソース、および前記電圧シフター出力端に接続されたドレインを有するPチャンネル型トランジスタと、
を備え、
前記第2位相コントロール信号は、第3クロック信号および第4クロック信号を備え、
さらに前記高電圧フリップフロップは、
第1接続端、第2接続端およびコントロール端を有し、そのうち前記コントロール端は前記第3クロック信号に、前記第1接続端は前記電圧シフター出力端に接続され、前記第3クロック信号により前記第1接続端と第2接続端との間の接続状態を決定するNチャンネル型トランジスタである第1スイッチと、
第1接続端、第2接続端およびコントロール端を有し、そのうち前記コントロール端は前記第4クロック信号に、前記第1接続端は前記第1スイッチの前記第2接続端に接続され、前記第4クロック信号により前記第1接続端と第2接続端との間の接続状態を決定するNチャンネル型トランジスタである第2スイッチと、
前記第1スイッチの第2接続端に接続された入力端、および第1出力信号を出力する出力端を有する第1高電圧インバーターと、
前記第1高電圧インバーターの前記出力端に接続された入力端、および前記第2スイッチの前記第2接続端に接続された出力端を有するとともに、第2出力信号を出力する第2高電圧インバーターとを備え、
そのうち前記第3クロック信号および前記第4クロック信号は同じ周期を有し、前記第1出力信号および前記第2出力信号のうち一つは前記高電圧出力信号であることを特徴とするラッチ可能な電圧レベルシフター。 - コンデンサーをさらに備え、前記コンデンサーの一端は前記電圧シフター出力端に接続され、もう一端は前記グラウンドに接続されることを特徴とする請求項1記載のラッチ可能な電圧レベルシフター。
- 前記第1位相コントロール信号および前記第2コントロール信号が同じ周期を有する請求項1記載のラッチ可能な電圧レベルシフター。
- 表示データおよび第1タイミング信号を受信し、前記第1タイミング信号により前記表示データをラッチするとともに、原入力信号を出力するラインラッチと、
前記ラインラッチに接続され、前記原入力信号および第2タイミング信号を受信して、前記第2タイミング信号により前記原入力信号の電圧レベルをシフトするとともに高電圧出力信号を出力するラッチ可能な電圧レベルシフターと、
前記ラッチ可能な電圧レベルシフターに接続され、前記高電圧出力信号を受信するとともに、前記高電圧出力信号を変換して、対応する第1駆動信号を出力するD/Aコンバーターと、
前記D/Aコンバーターおよび前記表示パネルに接続され、前記第1駆動信号を受信するとともに、前記第1駆動信号の駆動能力を高め、第2駆動信号を出力させることにより前記表示パネルを駆動させる増幅器と、
を備え、
前記第2タイミング信号は第1位相コントロール信号および第2位相コントロール信号を備えたソース駆動回路であって、
前記ラッチ可能な電圧レベルシフターは、
前記原入力信号を受信し、前記第1位相コントロール信号のタイミングにより高電圧信号を発生させる電圧レベルシフターと、
前記電圧レベルシフターに接続され、前記高電圧信号および前記第2位相コントロール信号を受信し、前記第2位相コントロール信号のタイミングにより前記高電圧信号をラッチするとともに前記高電圧出力信号を出力する高電圧フリップフロップと、
を備え、
前記第1位相コントロール信号は第1クロック信号および第2クロック信号を備えたソース駆動回路であって、
前記電圧レベルシフターは、
前記原入力信号および前記第1クロック信号を受信するとともにAND演算を行って、同期された低電圧信号を出力する低電圧ANDゲートと、
前記低電圧ANDゲートおよび電圧シフター出力端に接続され、前記同期された低電圧信号を受信するゲート、グラウンドに接続されたソース、および前記高電圧出力信号と等しい電圧レベルの前記電圧シフター出力端に接続されたドレインを有するNチャンネル型トランジスタと、
前記第2クロック信号を受信するゲート、高電圧レベルに接続されたソース、および前記電圧シフター出力端に接続されたドレインを有するPチャンネル型トランジスタとを備え、
そのうち前記第1クロック信号および前記第2クロック信号は同じ周期を有し、
前記第2位相コントロール信号は第3クロック信号および第4クロック信号を備えたソース駆動回路であって、
前記高電圧フリップフロップは、
第1接続端、第2接続端およびコントロール端を有し、そのうち前記コントロール端は前記第3クロック信号に、前記第1接続端は前記電圧シフター出力端に接続され、前記第3クロック信号により前記第1接続端と第2接続端との間の接続状態を決定するNチャンネル型トランジスタである第1スイッチと、
第1接続端、第2接続端およびコントロール端を有し、そのうち前記コントロール端は前記第4クロック信号に、前記第1接続端は前記第1スイッチの前記第2接続端に接続され、前記第4クロック信号により前記第1接続端と第2接続端との間の接続状態を決定するNチャンネル型トランジスタである第2スイッチと、
前記第1スイッチの第2接続端に接続された入力端、および第1出力信号を出力する出力端を有する第1高電圧インバーターと、
前記第1高電圧インバーターの前記出力端に接続された入力端、および前記第2スイッチの前記第2接続端に接続された出力端を有するとともに、第2出力信号を出力する第2高電圧インバーターとを備え、
そのうち前記第3クロック信号および前記第4クロック信号は同じ周期を有し、前記第1出力信号および前記第2出力信号のうち一つは前記高電圧出力信号であることを特徴とするソース駆動回路。 - コンデンサーをさらに備え、前記コンデンサーの一端は前記電圧シフター出力端に接続され、もう一端は前記グラウンドに接続されることを特徴とする請求項4記載のソース駆動回路。
- 前記第1位相コントロール信号および前記第2位相コントロール信号が同じ周期を有する請求項4記載のソース駆動回路。
- 前記表示パネルは液晶表示パネルである請求項4記載のソース駆動回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW093105479A TWI257108B (en) | 2004-03-03 | 2004-03-03 | Source drive circuit, latch-able voltage level shifter and high-voltage flip-flop |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005301197A JP2005301197A (ja) | 2005-10-27 |
JP4146397B2 true JP4146397B2 (ja) | 2008-09-10 |
Family
ID=34910206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004188634A Expired - Fee Related JP4146397B2 (ja) | 2004-03-03 | 2004-06-25 | ソースドライバー回路およびラッチ可能な電圧レベルシフター |
Country Status (4)
Country | Link |
---|---|
US (2) | US20050195011A1 (ja) |
JP (1) | JP4146397B2 (ja) |
KR (1) | KR100712208B1 (ja) |
TW (1) | TWI257108B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI221059B (en) * | 2003-10-21 | 2004-09-11 | Novatek Microelectronics Corp | Voltage level shifter |
JP2005184774A (ja) * | 2003-11-28 | 2005-07-07 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
JP4116001B2 (ja) * | 2005-01-31 | 2008-07-09 | シャープ株式会社 | レベルシフタ回路及びそれを用いた表示素子駆動回路 |
US7382173B1 (en) * | 2006-12-04 | 2008-06-03 | Himax Technologies Limited | Level shift circuit with voltage pulling |
US9270276B1 (en) * | 2014-07-30 | 2016-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Level shifting apparatus and method of using the same |
CN107005232B (zh) | 2014-11-26 | 2021-01-26 | 硅工厂股份有限公司 | 具有改进的时间响应特性的通路开关电路及其控制方法 |
CN105981300B (zh) * | 2015-01-13 | 2019-07-26 | 硅工厂股份有限公司 | 具有改善的时间响应特性的电平移位电路及其控制方法 |
CN112530374B (zh) * | 2019-04-04 | 2022-04-19 | 上海中航光电子有限公司 | 驱动电路及其驱动方法、面板及其驱动方法 |
CN114220405B (zh) * | 2021-12-15 | 2023-01-20 | 惠州视维新技术有限公司 | 电平转换电路、电源集成电路、显示装置和电平转换方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0828965B2 (ja) * | 1992-09-02 | 1996-03-21 | 日本電気株式会社 | 電圧変換回路 |
JPH1185111A (ja) * | 1997-09-10 | 1999-03-30 | Sony Corp | 液晶表示素子 |
JP3473745B2 (ja) | 1999-05-28 | 2003-12-08 | シャープ株式会社 | シフトレジスタ、および、それを用いた画像表示装置 |
JP4263963B2 (ja) | 2000-02-10 | 2009-05-13 | パナソニック株式会社 | レベルシフト回路 |
US6445210B2 (en) * | 2000-02-10 | 2002-09-03 | Matsushita Electric Industrial Co., Ltd. | Level shifter |
US6351173B1 (en) * | 2000-08-25 | 2002-02-26 | Texas Instruments Incorporated | Circuit and method for an integrated level shifting latch |
TW591268B (en) * | 2001-03-27 | 2004-06-11 | Sanyo Electric Co | Active matrix type display device |
JP4327411B2 (ja) * | 2001-08-31 | 2009-09-09 | 株式会社ルネサステクノロジ | 半導体装置 |
US6828825B2 (en) * | 2002-08-27 | 2004-12-07 | Texas Instruments Incorporated | Pulse response of fast level shifter |
-
2004
- 2004-03-03 TW TW093105479A patent/TWI257108B/zh not_active IP Right Cessation
- 2004-04-19 US US10/828,117 patent/US20050195011A1/en not_active Abandoned
- 2004-05-31 KR KR1020040038827A patent/KR100712208B1/ko not_active IP Right Cessation
- 2004-06-25 JP JP2004188634A patent/JP4146397B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-31 US US11/469,214 patent/US7508247B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005301197A (ja) | 2005-10-27 |
US20070075760A1 (en) | 2007-04-05 |
TW200531075A (en) | 2005-09-16 |
KR100712208B1 (ko) | 2007-04-27 |
US7508247B2 (en) | 2009-03-24 |
TWI257108B (en) | 2006-06-21 |
KR20050088907A (ko) | 2005-09-07 |
US20050195011A1 (en) | 2005-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7001805B2 (ja) | シフトレジスタ及びその駆動方法、ゲート駆動回路と表示装置 | |
WO2018205543A1 (zh) | 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置 | |
CN105118417B (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
EP2400501B1 (en) | Bidirectional shift register and image display device using the same | |
CN105788508B (zh) | 一种栅极驱动电路及显示面板 | |
CN104269145B (zh) | 一种移位寄存器、栅极驱动电路及显示装置 | |
US7508247B2 (en) | Source drive circuit | |
EP2400485A1 (en) | Bidirectional shift register and image display device using the same | |
JP2018534715A (ja) | シフトレジスタおよびその駆動方法、ゲート駆動回路と表示装置 | |
JP7296729B2 (ja) | シフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置 | |
CN108766335B (zh) | Goa单元、goa电路、显示装置及栅极驱动方法 | |
KR100856632B1 (ko) | 표시 장치 | |
KR102301545B1 (ko) | 평면 디스플레이 장치 및 이의 스캔 구동 회로 | |
CN106782663B (zh) | 一种移位寄存器及栅极驱动电路 | |
CN105788509B (zh) | Goa扫描单元、goa扫描电路、显示面板及显示装置 | |
WO2018145452A1 (en) | Shift register unit and driving method therefor | |
US20100176860A1 (en) | Clocked D-type Flip Flop circuit | |
CN109903729A (zh) | 移位寄存器单元、栅极驱动电路及驱动方法、显示装置 | |
JP2011049779A (ja) | レベルシフト回路及びそれを用いたドライバと表示装置 | |
CN104934071A (zh) | 一种移位寄存器、栅极驱动电路及显示装置 | |
CN100514423C (zh) | 有机发光显示设备的发光驱动器 | |
CN103456365A (zh) | 移位寄存器单元、移位寄存器及显示装置 | |
CN106683617A (zh) | 移位寄存器单元、阵列基板和显示装置 | |
CN107507598A (zh) | 一种移位寄存器、栅极驱动电路及显示装置 | |
US20120306829A1 (en) | Shift register, signal line drive circuit, liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080619 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |