JP4146397B2

JP4146397B2 - ソースドライバー回路およびラッチ可能な電圧レベルシフター

Info

Publication number: JP4146397B2
Application number: JP2004188634A
Authority: JP
Inventors: 慶武曾; 永佳 ▲登▼
Original assignee: 聯詠科技股▲ふん▼有限公司
Priority date: 2004-03-03
Filing date: 2004-06-25
Publication date: 2008-09-10
Anticipated expiration: 2024-06-25
Also published as: JP2005301197A; US20070075760A1; TW200531075A; KR100712208B1; US7508247B2; TWI257108B; KR20050088907A; US20050195011A1

Description

この発明は電圧レベルシフターに関し、特に、高電圧フリップフロップを有するラッチ可能な電圧レベルシフターに関する。

電子回路は、通常、あらかじめ決められたタイミングによりフリップフロップにデータをラッチして、次の処理のためにラッチされたデータの電圧レベルをシフトする必要があった。一例として、液晶画面（ＬＣＤ）のソース駆動回路がある。

図１は、従来のＬＣＤを示すブロック図である。図1を参照すると、駆動回路はＬＣＤにおけるソース駆動回路の一つである。ソース駆動回路により表示データＤＡＴＡが処理された後、ソース駆動信号１５１が取得される。ソース駆動信号１５１はＬＣＤパネルのソースチャネルの一つへ送信される（図示せず）。ＬＣＤパネルはそれぞれのソースチャネルからソース駆動信号を受信して、画像を表示する。

一般に、ソースチャネルの表示データを正確にラッチするために、ラインラッチ１１０は第１タイミングＤＩＯにより表示データＤＡＴＡをラッチして、表示データ１１１を取得する。それぞれのソースチャネルのソース駆動回路が同時にソース駆動回路１５１を出力できることを確かめるために、先行技術は、ラインラッチ１２０を使用して第２タイミングＬＤにより表示データ１１１をラッチし、表示データ１２１を取得する。そして、電圧レベルシフター１３０は、低電圧レベルの表示データ１２１がより高い電圧を有する表示データ１３１になるようシフトする。Ｄ／Aコンバーター１４０は、デジタル表示データ１２１をアナログソース駆動信号１４１に変換する。ソース駆動信号１４１の駆動能力を高めるために、演算増幅器１５０はソース駆動信号１４１を増幅し、ソース駆動信号１５１を出力する。

しかしながら、従来の電圧レベルシフターの設計時において、設計者はＭＯＳＦＥＴのチャネル長さ／幅の比率を考慮する必要があった。半導体製造過程におけるドリフト現象はほとんど避けられないため、チャネル長さ／幅の比率をコントロールすることは難しい。さらに、従来の設計において、設計者はラインラッチおよび電圧レベルシフターを考慮する必要があり、マルチチャネルを有するＬＣＤのソース駆動回路はより広いレイアウト面積を占有し、エネルギー消費および生産コストが増加した。

この発明は、簡単な回路構造を使用してデータラッチおよび電圧レベルシフターを集積化し、生産コストおよびエネルギー消費を減少させるラッチ可能な電圧レベルシフターを提供する。ラッチ可能な電圧レベルシフターは、あらゆるチャネル長さ／幅のトランジスターを使用することができ、ドリフト現象の影響を受けない。

この発明は、ラッチ可能な電圧レベルシフターを利用して表示パネルを駆動させるソース駆動回路を提供する。さらに、ソース駆動回路が高度反復であるため、この発明によりレイアウト面積を減らすことができ、データラッチを電圧レベルシフターに集積化することができる。それゆえに、生産コストを減らし、利益を増加させることが可能である。

この発明にかかる好適な実施形態に基づいて説明すると、ラッチ可能な電圧レベルシフターは、電圧レベルシフターおよび高電圧フリップフロップを含む。電圧レベルシフターは、原入力信号を受信して、第１位相コントロール信号のタイミングにより、高電圧信号を発生させるために適用される。高電圧フリップフロップは電圧レベルシフターに接続され、高電圧信号および第２位相コントロール信号を受信するために適用される。高電圧フリップフロップは、第２位相コントロール信号のタイミングにより高電圧信号をラッチして、高電圧出力信号を出力する。

この発明にかかる好適な実施形態において、第１位相コントロール信号は第１クロック信号および第２クロック信号を含み、電圧レベルシフターは低電圧ＡＮＤゲート、Ｎチャンネル型トランジスタ（以下、Ｎ型トランジスターという）およびＰチャンネル型トランジスタ（以下、Ｐ型トランジスターという）を含む。低電圧ＡＮＤゲートは原入力信号および第１クロック信号を受信し、ＡＮＤ演算を行って同期された低電圧信号を出力する。N型トランジスターはゲート、ソースおよびドレインを含み、低電圧ＡＮＤゲートおよび電圧シフター出力端に接続される。N型トランジスターのゲートは、同期された低電圧信号を受信するために適用される。ソースはグラウンドに、ドレインは電圧シフター出力端に接続され、電圧シフター出力端は高電圧出力信号と等しい電圧レベルを有する。Ｐ型トランジスターはゲート、ソースおよびドレインを含み、ソースは高電圧レベルに、ドレインは電圧シフター出力端に接続される。第１クロック信号および第２クロック信号は同じ周期を有する。

この発明にかかる好適な実施形態において、第２位相コントロール信号は第３クロック信号および第４クロック信号を含み、高電圧フリップフロップは、第１接続端、第２接続端およびコントロール端を有する第１スイッチと、第１接続端、第２接続端およびコントロール端を有し、このコントロール端が第４クロック信号に接続され、この第１接続端が第１スイッチの第２接続端に接続された第２スイッチと、第１スイッチの第２接続端に接続された入力端および第１出力信号を出力する出力端を有する第１高電圧インバーターと、第１高電圧インバーターの出力端に接続された入力端および第２スイッチの第２接続端に接続された入力端を有し、第２出力信号を出力する第２高電圧インバーターとを含む。第３クロック信号および第４クロック信号は同じ周期を有し、さらに第１出力信号および第２出力信号のうちいずれか一つは高電圧出力信号である。第１スイッチのコントロール端は第３クロック信号に接続され、第１スイッチの第１接続端は電圧シフター出力端に接続される。第１スイッチは、第３クロック信号により、第１スイッチの第１接続端と第１スイッチの第２接続端との間の接続状態を決定するために適用される。第２スイッチは、第４クロック信号により、第２スイッチの第１接続端と第２スイッチの第２接続端との間の接続状態を決定するために適用される。

この発明にかかる好適な実施形態において、ラッチ可能な電圧レベルシフターは、さらにコンデンサーを含み、コンデンサーのうち一端は電圧シフター出力端に接続し、もう一端はグラウンドに接続する。

この発明にかかる好適な実施形態により説明すると、ソース駆動回路は表示パネルを駆動させるために提供される。表示パネルはラインラッチ、ラッチ可能な電圧レベルシフター、D／Aコンバーターおよび増幅器を含む。ラインラッチは表示データおよび第１タイミング信号を受信し、第１タイミング信号により表示データをラッチして、原入力信号を出力するために適用される。ラッチ可能な電圧レベルシフターはラインラッチに接続され、原入力信号および第２タイミング信号を受信し、第２タイミング信号により原入力信号の電圧レベルをシフトして、高電圧出力信号を出力するために適用される。Ｄ／Ａコンバーターはラッチ可能な電圧レベルシフターに接続され、高電圧出力信号を受信および転換して、高電圧出力信号に対応する第１駆動信号を出力するために適用される。増幅器は、Ｄ／Ａコンバータおよび表示パネルに接続されるとともに、第１駆動信号を受信し、第１駆動信号の駆動能力を高めて、第２駆動信号を出力させることにより表示パネルを駆動させる。

この発明にかかる好適な実施形態により説明すると、高電圧フリップフロップは第１スイッチ、第２スイッチ、第１高電圧インバーターおよび第２高電圧インバーターを含む。第１スイッチは第１接続端、第２接続端およびコントロール端を含み、そのうち第１スイッチのコントロール端は第１クロック信号に接続され、第１スイッチの第１接続端は高電圧信号に接続される。第１スイッチは、第１クロック信号により、第１スイッチの第１接続端と第１スイッチの第２接続端との間の接続状態を決定するために適用される。第２スイッチは第１接続端、第２接続端およびコントロール端を含み、そのうち第２スイッチのコントロール端は第２クロック信号に接続され、第２スイッチの第１接続端は第１スイッチの第２接続端に接続される。第２スイッチは、第２クロック信号により、第２スイッチの第１接続端と第２スイッチの第２接続端との間の接続状態を決定するために適用される。第１高電圧インバーターは、第１スイッチの第２接続端に接続した入力端および第１出力信号を出力する出力端を含む。第２高電圧インバーターは、第１高電圧インバーターの出力端に接続した入力端および第２スイッチの第２接続端に接続した出力端を含み、第２出力信号を出力する。第１クロック信号および第２クロック信号は同じ周期を有する。

この発明にかかる好適な実施形態において、ラッチ可能な電圧レベルシフターは、表示パネルを駆動するソース駆動回路に適用することもできる。ソース駆動回路の構成要素数が減少されることによって、レイアウト面積が縮小されることができ、データラッチが電圧レベルシフターに集積化されることができる。

この実施例において、ラッチ可能な電圧レベルシフターは、ラッチ可能な電圧レベルシフター２００（図２（ａ）に図示）またはラッチ可能な電圧レベルシフター３００（図３（ａ）に図示）を使用して実行される。その詳しい解説については、再度繰り返して説明しない。第２タイミングＬＤは、クロック信号Ｖ１、Ｖ２、Ｖ３およびＶ４を含む。

この発明の上記およびその他の目的、特徴および長所を明確に理解してもらうため、以下により好適な実施例ならびに図面を示し、詳細を説明する。

従来の電圧レベルシフターの設計時において、設計者はＭＯＳＦＥＴのチャネル長さ／幅の比率を考慮する必要があった。半導体製造過程におけるドリフト現象はほとんど避けることができないため、チャネル長さ／幅の比率をコントロールすることは難しい。それゆえに、この発明において、上記問題を解決あるいは減軽するラッチ可能な電圧レベルシフター（すなわち動力電圧レベルシフター）の実施例を明らかにする。図２（ａ）は、この発明にかかる好適な実施例に基づき、ラッチ可能な電圧レベルシフターを示すブロック図である。図２（ｂ）は、図２（ａ）における信号のタイミングを図示した。図２（ａ）および２（ｂ）を参照すると、ラッチ可能な電圧レベルシフター２００は、例えば電圧レベルシフター２１０および高電圧フリップフロップ２２０を含む。電圧レベルシフター２１０は、この実施例において、従来の電圧レベルシフター（ここでは解説しない）または図２（ａ）に示した電圧レベルシフター２１０によって構成される。

電圧レベルシフター２１０は、低電圧ＡＮＤゲート、Ｎ型トランジスターＮ１およびＰ型トランジスターＰ１を含む。低電圧ＡＮＤゲートは、原入力信号Ｄおよび第１クロック信号Ｖ１を受信し、第１クロック信号Ｖ１のタイミングにより、原入力信号Ｄを出力端に出力するかどうかを決定する。Ｎ型トランジスターＮ１のソースおよびＰ型トランジスターＰ１のソースは、それぞれ低電圧レベルＧＮＤＡ（例えば、グラウンドレベル）および高電圧レベルＶＤＤＡに接続される。Ｎ型トランジスターＮ１およびＰ型トランジスターＰ１のドレインは相互に連接され、インバーター構造を形成する。Ｎ型トランジスターＮ１のゲートは、低電圧ＡＮＤゲートの出力端に接続される。Ｐ型トランジスターＰ１のゲートは、第２クロック信号Ｖ２に接続される。

第１クロック信号Ｖ１および第２クロック信号Ｖ２は同じ周期を有する。クロック信号Ｖ１およびＶ２を使用してトランジスターＮ１およびＰ１をコントロールすることにより、トランジスターＮ１およびＰ１は異なる周期に変化する。トランジスターＰ１が先に変化する（同時にクロック信号Ｖ１によりトランジスターＮ１がオフされる）ため、高電圧レベルＶＤＤＡはストレイコンデンサーＣ１を充電する。そしてクロック信号Ｖ１は、トランジスターＮ１のゲートをコントロールして、原入力信号Ｄを受信し（同時にトランジスターＰ１はオフされる）、原入力信号Ｄと反対の周期を有する高電圧シグナルＰを取得する。ストレイコンデンサーＣ１は実体的なコンデンサーにより実行され、より良い結果が得られる。

高電圧信号Ｐは、高電圧フリップフロップ２２０の入力端に接続される。高電圧フリップフロップ２２０は、従来の高電圧フリップフロップＨＤＦＦである。高電圧フリップフロップＨＤＦＦは、第３クロック信号Ｖ３および第４クロック信号Ｖ４により入力信号をラッチした後、第１出力信号Oおよび第２出力信号ＯＢを出力する。出力信号OおよびＯＢは反対の周期を有する。高電圧フリップフロップＨＤＦＦの第２クロック信号入力端ＣＫ２が低電圧レベルＧＮＤＡに接続される時は、D型フリップフロップとして作用する。クロック信号Ｖ３は、高電圧フリップフロップＨＤＦＦの第１クロック信号入力端ＣＫ１に接続される。図２（ｂ）に示したように、高電圧Ｐの電圧レベルは、時間ｔ１においてＶＤＤＡであり、クロック信号Ｖ３は低電圧レベルＧＮＤＡから高電圧レベルＶＤＤＡに変化し、高電圧フリップフロップＨＤＦＦは立ち上がりエッジにおいて誘発されるため、出力信号ＯＢおよびＯはそれぞれ高電圧レベルＶＤＤＡおよび低電圧レベルＧＮＤＡに変化する。時間ｔ２において、高電圧フリップフロップＨＤＦＦは立ち上がりエッジで誘発され、出力信号ＯＢおよびＯは変化しない。時間ｔ３において、高電圧信号Ｐの電圧レベルはＧＮＤＡである。高電圧フリップフロップＨＤＦＦは立ち上がりエッジで誘発されるため、出力信号ＯＢおよびＯはそれぞれ低電圧レベルＧＮＤＡおよび高電圧レベルＶＤＤＡに変化する。時間ｔ４において、高電圧フリップフロップＨＤＦＦは立ち上がりエッジで誘発され、出力信号ＯおよびＯＢは変化しない。

上記の高電圧フリップフロップ２２０は、別の方法によっても同様に実行することができる。以下に、別の実施例を図示して、高電圧フリップフロップを実行する。図３（ａ）は、この発明にかかる好適な実施例に基づき、ラッチ可能な電圧レベルシフターを示すブロック図である。図３（ｂ）は、図３（ａ）における信号のタイミングを図示する。図３（ａ）および３（ｂ）を参照すると、ラッチ可能な電圧レベルシフター３００は、例えば電圧レベルシフター３１０および高電圧フリップフロップ３２０を含む。この実施例における電圧レベルシフター３１０は、前記実施例と同じであるため、ここでは解説しない。

この実施例における高電圧フリップフロップ３２０は、第１スイッチＳＷ１、第２スイッチＳＷ２、第１高電圧インバーターＩＮＶ１および第２高電圧インバーターＩＮＶ２を含む。第１スイッチＳＷ１および第２スイッチＳＷ２は、第３クロック信号Ｖ３および第４クロック信号Ｖ４によって、その接続状態をそれぞれ決定する。この実施例において、二つのＮ型トランジスターは第１スイッチＳＷ１および第２スイッチＳＷ２の機能を提供することができる。

ラッチ可能な電圧レベルシフター３００のタイミングを図３（ｂ）に示す。時間ｔ１における原入力信号Ｄは高レベルに変化する。第２クロック信号Ｖ２は、周期的信号形式で幅Ｔｗ１の負パルスを入力する。高電圧信号Ｐの電圧レベルはこの時、トランジスターＰ１がオンのため、高電圧レベルＶＤＤＡになる。時間ｔ２において、第1クロック信号Ｖ１は幅Ｔｗ２の正パルスを入力する。クロック信号Ｖ４の電圧レベルは、第２スイッチＳＷ２をオフにする時に、低電圧レベルＧＮＤＡに変化する。トランジスターＮ１は、原入力信号Ｄによりオンされる。それゆえに、高電圧信号Ｐの電圧レベルは低電圧レベルＧＮＤＡに変化する。時間ｔ３において、第３クロック信号Ｖ３は幅Ｔｗ３の正パルスを入力し、トランジスターＮ１および第１スイッチＳＷ１はオンを維持する。それゆえに、高電圧信号Ｐは第１高電圧インバーターＩＮＶ１を通過して、高電圧出力信号Ｏを取得する（電圧レベルは高電圧レベルＶＤＤＡに変化する）。時間ｔ４において、スイッチＳＷ１はオフする。原入力信号Ｄは低レベルに変化するが、高電圧出力信号Ｏに影響を及ぼさない。クロック信号Ｖ４が高電圧レベルＶＤＤＡに変化する時、スイッチＳＷ２はオンされる。高電圧出力信号ＯＢは、フリップフロップにデータをラッチさせる。

同様に、時間ｔ５において、第２クロック信号Ｖ２は、周期的信号形式で負パルスを入力する。高電圧信号Ｐの電圧レベルはこの時、トランジスターＰ１がオンのため、高電圧レベルＶＤＤＡに変化する。時間ｔ６において、クロック信号Ｖ３は負パルスを入力し、この時、トランジスターＮ１およびスイッチＳＷ１はオンを維持する。それゆえに、高電圧信号Ｐは第１高電圧インバーターＩＮＶ１を通過して、高電圧出力信号Ｏを取得する（電圧レベルは低電圧レベルＧＮＤＡに変化する）。時間ｔ７において、原入力信号Ｄは高くなる。第２クロック信号Ｖ２は、周期的信号形式で負パルスを入力する。高電圧信号Ｐの電圧レベルはこの時、トランジスターＰ１がオンのため、高電圧レベルＶＤＤＡに変化する。時間ｔ８において、第１クロック信号Ｖ１は正パルスを入力する。トランジスターＮ１は原入力信号Ｄによりオンされる。それゆえに、高電圧信号Ｐの電圧レベルは低電圧レベルＧＮＤＡに変化する。時間ｔ９において、クロック信号Ｖ３は負パルスを入力し、この時、トランジスターＮ１およびスイッチＳＷ１はオンを維持する。それゆえに、高電圧信号Ｐは第１高電圧インバーターＩＮＶ１を通過して、高電圧出力信号Ｏを取得する（電圧レベルは高電圧レベルＶＤＤＡに変化する）。この実施例において、クロック信号Ｖ１、Ｖ２、Ｖ３およびＶ４は同期された周期的信号である。

さらに、従来の表示パネルのソース駆動装置の設計時において、設計者はＭＯＳＦＥＴのチャネル長さ／幅の比率を考慮する必要があり、ソース駆動回路の電圧レベルシフターはかなり広い面積を占有する。この問題を解決するため、この発明はさらに、例としてＬＣＤパネルを取り上げ、他の実施例を明示する。ＬＣＤパネルのソース駆動回路においてラッチ可能な電圧レベルシフターを利用することにより、この発明はレイアウト面積および生産コストを減らすことができる。

図４は、この発明にかかる好適な実施例に基づき、ＬＣＤソース駆動回路を示すブロック図である。図４を参照すると、図４におけるソース駆動回路４００は、ＬＣＤにおけるソース駆動回路の一つである。ソース駆動回路４００が表示データＤＡＴＡを処理した後、ソース駆動信号４４１を取得できる。ソース駆動信号４４１は、ＬＣＤパネルのソースチャネルの一つに送信される（図示せず）。ＬＣＤパネルは、各ソースチャネルからソース駆動信号を受信して、画像を表示する。

ソースチャネルの表示データを正確にラッチするために、ラインラッチ４１０は第１タイミングＤＩＯにより表示データＤＡＴＡをラッチして、原入力信号Ｄを取得する。それぞれのソースチャネルのソース駆動回路が同時にソース駆動回路１５１を出力できることを確かめるために、ラッチ可能な電圧レベルシフター４２０を使用して、第２タイミングＬＤにより原入力信号Ｄをラッチし、原入力信号Ｄの電圧レベルをシフトして、高電圧信号Ｏを取得する。Ｄ／Ａコンバーター４３０はデジタル高電圧信号Ｏをアナログソース駆動信号４３１に転換する。ソース駆動信号４３１の駆動能力を高めるために、演算増幅器４４０はソース駆動信号４３１を増幅し、ソース駆動信号４４１を出力する。

以上のごとく、この発明を好適な実施例により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。

従来のＬＣＤソース駆動回路を示すブロック面である。この発明にかかる好適な実施例に基づき、ラッチ可能な電圧レベルシフターを示すブロック図である。図２ａにおける信号のタイミングを示す。この発明にかかる好適な実施例に基づき、ラッチ可能な電圧レベルシフターを示すブロック図である。図３ａにおける信号のタイミングを示す。この発明にかかる好適な実施例に基づき、ＬＣＤソース駆動回路を示すブロック図である。

符号の説明

１００４００ソース駆動回路
１１０１２０４１０ラインラッチ
１１１１２１１３１ＤＡＴＡ表示データ
１３０２１０３１０電圧レベルシフター
１４０４３０Ｄ／Ａコンバーター
１４１１５１４３１４４１ソース駆動信号
１５０４４０演算増幅器
２００３００４２０ラッチ可能な電圧レベルシフター
２２０３２０ＨＤＦＦ高電圧フリップフロップ
ＡＮＤ低電圧論理積ゲート
Ｃ１ストレイコンデンサー
Ｄ原入力信号
ＤＩＯ第１タイミング
ＩＮＶ１ＩＮＶ２高電圧インバーター
ＬＤ第２タイミング
Ｎ１Ｎ型トランジスター
ＯＯＢ出力信号
Ｐ１Ｐ型トランジスター
ＳＷ１ＳＷ２スイッチ
Ｖ１、Ｖ２、Ｖ３、Ｖ４クロック信号

Claims

原入力信号を受信し、第１位相コントロール信号のタイミングにより高電圧信号を発生させる電圧レベルシフターと、
前記電圧レベルシフターに接続され、前記高電圧信号および第２位相コントロール信号を受信して、前記第２位相コントロール信号のタイミングにより前記高電圧信号をラッチするとともに高電圧出力信号を出力する高電圧フリップフロップと、
を備え、
前記第１位相コントロール信号は、第１クロック信号および第２クロック信号を備え、
さらに前記電圧レベルシフターは、
前記原入力信号および前記第１クロック信号を受信し、ＡＮＤ演算を行って、同期された低電圧信号を出力する低電圧ＡＮＤゲートと、
ゲート、ソースおよびドレインを有し、前記低電圧ＡＮＤゲートおよび電圧シフター出力端に接続され、そのうちゲートは前記同期された低電圧信号を受信するために適用され、ソースはグラウンドに接続され、ドレインは前記高圧出力信号と等しい電圧レベルの前記電圧シフター出力信号を受信するＮチャンネル型トランジスタと、
前記第２クロック信号を受信するゲート、高電圧レベルに接続されたソース、および前記電圧シフター出力端に接続されたドレインを有するＰチャンネル型トランジスタと、
を備え、
前記第２位相コントロール信号は、第３クロック信号および第４クロック信号を備え、
さらに前記高電圧フリップフロップは、
第1接続端、第２接続端およびコントロール端を有し、そのうち前記コントロール端は前記第３クロック信号に、前記第１接続端は前記電圧シフター出力端に接続され、前記第３クロック信号により前記第１接続端と第２接続端との間の接続状態を決定するＮチャンネル型トランジスタである第１スイッチと、
第1接続端、第２接続端およびコントロール端を有し、そのうち前記コントロール端は前記第４クロック信号に、前記第１接続端は前記第１スイッチの前記第２接続端に接続され、前記第４クロック信号により前記第１接続端と第２接続端との間の接続状態を決定するＮチャンネル型トランジスタである第２スイッチと、
前記第１スイッチの第２接続端に接続された入力端、および第１出力信号を出力する出力端を有する第１高電圧インバーターと、
前記第１高電圧インバーターの前記出力端に接続された入力端、および前記第２スイッチの前記第２接続端に接続された出力端を有するとともに、第２出力信号を出力する第２高電圧インバーターとを備え、
そのうち前記第３クロック信号および前記第４クロック信号は同じ周期を有し、前記第１出力信号および前記第２出力信号のうち一つは前記高電圧出力信号であることを特徴とするラッチ可能な電圧レベルシフター。
コンデンサーをさらに備え、前記コンデンサーの一端は前記電圧シフター出力端に接続され、もう一端は前記グラウンドに接続されることを特徴とする請求項１記載のラッチ可能な電圧レベルシフター。
前記第１位相コントロール信号および前記第２コントロール信号が同じ周期を有する請求項１記載のラッチ可能な電圧レベルシフター。
表示データおよび第１タイミング信号を受信し、前記第１タイミング信号により前記表示データをラッチするとともに、原入力信号を出力するラインラッチと、
前記ラインラッチに接続され、前記原入力信号および第２タイミング信号を受信して、前記第２タイミング信号により前記原入力信号の電圧レベルをシフトするとともに高電圧出力信号を出力するラッチ可能な電圧レベルシフターと、
前記ラッチ可能な電圧レベルシフターに接続され、前記高電圧出力信号を受信するとともに、前記高電圧出力信号を変換して、対応する第１駆動信号を出力するＤ／Ａコンバーターと、
前記Ｄ／Ａコンバーターおよび前記表示パネルに接続され、前記第１駆動信号を受信するとともに、前記第１駆動信号の駆動能力を高め、第２駆動信号を出力させることにより前記表示パネルを駆動させる増幅器と、
を備え、
前記第２タイミング信号は第１位相コントロール信号および第２位相コントロール信号を備えたソース駆動回路であって、
前記ラッチ可能な電圧レベルシフターは、
前記原入力信号を受信し、前記第１位相コントロール信号のタイミングにより高電圧信号を発生させる電圧レベルシフターと、
前記電圧レベルシフターに接続され、前記高電圧信号および前記第２位相コントロール信号を受信し、前記第２位相コントロール信号のタイミングにより前記高電圧信号をラッチするとともに前記高電圧出力信号を出力する高電圧フリップフロップと、
を備え、
前記第１位相コントロール信号は第１クロック信号および第２クロック信号を備えたソース駆動回路であって、
前記電圧レベルシフターは、
前記原入力信号および前記第１クロック信号を受信するとともにＡＮＤ演算を行って、同期された低電圧信号を出力する低電圧ＡＮＤゲートと、
前記低電圧ＡＮＤゲートおよび電圧シフター出力端に接続され、前記同期された低電圧信号を受信するゲート、グラウンドに接続されたソース、および前記高電圧出力信号と等しい電圧レベルの前記電圧シフター出力端に接続されたドレインを有するＮチャンネル型トランジスタと、
前記第２クロック信号を受信するゲート、高電圧レベルに接続されたソース、および前記電圧シフター出力端に接続されたドレインを有するＰチャンネル型トランジスタとを備え、
そのうち前記第１クロック信号および前記第２クロック信号は同じ周期を有し、
前記第２位相コントロール信号は第３クロック信号および第４クロック信号を備えたソース駆動回路であって、
前記高電圧フリップフロップは、
第１接続端、第２接続端およびコントロール端を有し、そのうち前記コントロール端は前記第３クロック信号に、前記第１接続端は前記電圧シフター出力端に接続され、前記第３クロック信号により前記第１接続端と第２接続端との間の接続状態を決定するＮチャンネル型トランジスタである第１スイッチと、
第1接続端、第２接続端およびコントロール端を有し、そのうち前記コントロール端は前記第４クロック信号に、前記第１接続端は前記第１スイッチの前記第２接続端に接続され、前記第４クロック信号により前記第１接続端と第２接続端との間の接続状態を決定するＮチャンネル型トランジスタである第２スイッチと、
前記第１スイッチの第２接続端に接続された入力端、および第１出力信号を出力する出力端を有する第１高電圧インバーターと、
前記第１高電圧インバーターの前記出力端に接続された入力端、および前記第２スイッチの前記第２接続端に接続された出力端を有するとともに、第２出力信号を出力する第２高電圧インバーターとを備え、
そのうち前記第３クロック信号および前記第４クロック信号は同じ周期を有し、前記第１出力信号および前記第２出力信号のうち一つは前記高電圧出力信号であることを特徴とするソース駆動回路。
コンデンサーをさらに備え、前記コンデンサーの一端は前記電圧シフター出力端に接続され、もう一端は前記グラウンドに接続されることを特徴とする請求項４記載のソース駆動回路。
前記第１位相コントロール信号および前記第２位相コントロール信号が同じ周期を有する請求項４記載のソース駆動回路。
前記表示パネルは液晶表示パネルである請求項４記載のソース駆動回路。