JP4145366B2 - 薄膜トランジスタ装置及び薄膜トランジスタ構造形成方法 - Google Patents
薄膜トランジスタ装置及び薄膜トランジスタ構造形成方法 Download PDFInfo
- Publication number
- JP4145366B2 JP4145366B2 JP9519495A JP9519495A JP4145366B2 JP 4145366 B2 JP4145366 B2 JP 4145366B2 JP 9519495 A JP9519495 A JP 9519495A JP 9519495 A JP9519495 A JP 9519495A JP 4145366 B2 JP4145366 B2 JP 4145366B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- conductive line
- edge
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5221—Crossover interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は薄膜構造に関する。
【０００２】
【従来の技術】
Whetten の米国特許第５、０６２、６９０号では、走査ラインとデータラインを備えた液晶ディスプレイが示されている。第２コラムの５乃至２７行目には、データラインと走査ラインの間の短絡回路がどのようにして欠陥の原因となるか、また、走査ラインとデータラインが窒化シリコン（ＳｉＮ）等の絶縁材料の薄層によって両ラインのクロスオーバー位置でどのように相互に絶縁されているかが述べられている。データラインと走査ラインは、デバイス組み立て中に絶縁層中に非意図的に発生するホール（貫通孔）を通ってクロスオーバー位置で相互に短絡させることができる。一般に、データラインと走査ラインへのメタライゼーション（金属被覆）は異なる処理工程中にスパッタリングによって付着されるので、後において付着されたメタライゼーションは、最初に付着されたメタライゼーションと接触形成される絶縁層内のホール又は開口を通って付着されることになる。米国特許第５、０６２、６９０号の図２について示され且つ述べられているように、走査ラインとデータラインは絶縁層、好ましくはＳｉＮ、によって電気的に絶縁される。即ち、電界効果トランジスタ（ＦＥＴ）の工程段階では、ＳｉＮ、非晶質シリコン（ａ−Ｓｉ）、ドープされたａ−Ｓｉの「サンドイッチ」構造が要求されるので、ａ−Ｓｉの層とドープされたａ−Ｓｉの層はさらに走査ラインとデータラインの間で付着されることもある。前記アメリカ特許の第５コラムの１１乃至３３行目には、水素添加窒化シリコンの層、水素添加非晶質シリコンの層、多量にドープされた水素添加非晶質シリコンの層の付着について述べられ、これらはＮ＋層となり得る。
【０００３】
前記アメリカ特許の図６Ａ乃至図９Ｂについて示され且つ述べられているように、走査ラインとデータラインの各クロスオーバー位置は、開回路を備えた重複するクロスオーバーを有する可能性があり、この開回路はレーザー可融性リンクによって閉ざされて、走査ラインとデータラインが短絡されるとクロスオーバー位置の周囲に分路（シャント）を形成することもある。クロスオーバー位置は、重複するクロスオーバーが接続する地点間の位置で走査ラインとデータラインを切断することによって電気的に絶縁することもできる。第８コラムの９乃至１７行目には、２００オングストロームよりも厚膜のメタライゼーションを使用できることが記載されているが、次の材料の層が最初のメタライゼーションパターン上に付着される場合にステップカバレッジ（階段状の重なり）の問題が生じる恐れがある。
【０００４】
第８コラムの３８乃至４６行目には、絶縁層の厚さが約５００乃至１５００オングストロームでもよいことが記載されており、厚膜層では、ＦＥＴをオンにするのに必要な電圧が増加され、薄膜層では、ＦＥＴ内、又はクロスオーバーでの走査ラインとデータラインとの間において、故障の発生率が増加される。ＳｉＮの絶縁層とその上側のａ−Ｓｉの層の各パターンは前記アメリカ特許の図７Ｂについて示され且つ述べられている。
【０００５】
【発明が解決しようとする課題】
本発明は、基板の表面で薄膜構造を製造するための新しい技術の発見に基づくものである。
【０００６】
【課題を解決するための手段】
本発明の一つの形態は、表面を有する基板と、基板の表面に形成される薄膜構造と、を有する製品であって、該薄膜構造は、第１と第２の導電ラインを有し、第１と第２の接続点で構成要素を第２の導電ラインと接続させるための第１と第２のリードを有し、第２の導電ラインは第１と第２の各接続点の間に延出するとともに、第１と第２の接続点の間のクロスオーバー領域において第１の導電ラインと交差することによって、第１の導電ラインはクロスオーバー領域において第２の導電ラインと基板の表面との間にあり、第１の導電ラインはクロスオーバー領域においてエッジを有し、第２の導電ラインと基板の表面との間に第１の絶縁層を有し、該第１の絶縁層はクロスオーバー領域における第１と第２の導電ラインの間にあるので、第１の絶縁層は第１の導電ラインを被覆し、第１と第２の各接続点の間の第２の導電ラインの下に平滑層を有し、該平滑層はクロスオーバー領域において第１の絶縁層と第２の導電ラインとの間にあるとともに、第２の導電ラインが第１の導電ラインのエッジの上に連続して形成され且つ第１と第２のリードと電気接続するように形成される外表面を有することを特徴とする。
【０００７】
本発明の別の形態は、表面を有する基板と、基板の表面に形成される薄膜構造と、を有する製品であって、該薄膜構造は、画像を表示させるための光制御ユニットのアレイを有し、各光制御ユニットは走査信号を受信するための走査リードと、駆動信号を受信するための駆動リードを有するとともに、アレイによって表示される画像のセグメントを表示させることによってその走査及び駆動信号に応答し、導電ラインの第１と第２の集合を有し、第１の集合の各導電ラインは第１の方向に延出し、集合内の光制御ユニットに走査信号を付与するためにその集合の光制御ユニットのそれぞれの走査リードに接続され、第２の集合の各導電ラインは第２の方向に延出し、集合内の光制御ユニットに駆動信号を付与するためにその集合の光制御ユニットのそれぞれの駆動リードに接続され、該第１と第２の方向は並行ではなく、第２の集合の各導電ラインはクロスオーバー領域において第１の集合の各導電ラインと交差するので、各クロスオーバー領域では、第１の集合の導電ラインの一つが第２の集合の導電ラインの一つと基板との間にあり、各クロスオーバー領域では、第１の集合の導電ラインの一つはエッジを有し、第２の集合の導電ラインと基板の表面との間にある絶縁層を有し、該絶縁層は各クロスオーバー領域において第２の集合の導電ラインと第１の集合の導電ラインとの間にあるので、絶縁層は第１の集合の導電ラインを被覆し、導電ラインが駆動リードと接続するそれぞれの対の隣接点の間で第２の集合の各導電ラインの下に平滑層を有し、該平滑層は各クロスオーバー領域において第２の集合の導電ラインと絶縁層との間にあるとともに、第２の集合の導電ラインが駆動リードと接続するそれぞれの対の隣接地点の間における第２の集合の各導電ラインのエッジの上に第２の集合の各導電ラインが連続して形成されるように作られる外表面を有することを特徴とする。
【０００８】
本発明のさらに別の形態は、基板の表面に薄膜構造を形成する方法であって、エッジを有する第１の導電ラインを生成する工程を有し、第１の導電ラインが絶縁層と基板の表面との間にあるように絶縁層を生成する工程を有し、絶縁層は第１の導電ラインのエッジを被覆するように第１の導電ラインより幅が広く、
絶縁層と第１の導電ラインが平滑層と基板の表面との間にあるように平滑層を生成する工程を有し、該平滑層は基板の表面から離れて向き合う外表面を有するとともに、第１の導電ラインのエッジにわたって延出し、平滑層が導電層と絶縁層との間にあるように導電層を生成する工程を有し、マスク材料のパターンを生成するリソグラフィを実行する工程を有し、該パターンは導電層の一部を被覆し、被覆された一部は２つの接続点間に延出する導電ラインのように形成され、導電層の被覆された一部はクロスオーバー領域において第１の導電ラインを横切って延出し、該領域は第１の導電ラインのエッジを含み、導電層の被覆された一部が残るようにマスク材料のパターンで被覆されてない導電層の領域を除去するようにエッチングする工程を有し、被覆された一部はクロスオーバー領域において第１の導電ラインと交差する第２の導電ラインを形成するとともに、前記平滑層を生成する工程は、前記導電層を生成する工程によって導電層が第１の導電ラインのエッジの上に連続して形成される導電層が生成されるように形成される外表面を生成し、第２の導電ラインは第１と第２の各接続点と電気接続する。
【０００９】
新しい技術は、クロスオーバー領域において第１の導電ライン、及びその第１の導電ラインと交差する第２の導電ラインを備えた薄膜構造に適用される。クロスオーバー領域は、第２の導電ラインがリードと接続する接続点の間にある。第１の絶縁層は第２の導電ラインと基板との間にあり、さらに、クロスオーバー領域における２本の導電ラインの間にあって、第１の導電ラインを被覆する。この配列によって、第１の導電ラインは接続点間にエッジを有し、このため、第２の導電ラインの連続性に対し問題を生じる可能性がある。
【００１０】
連続性を保証するために、この新しい技術によって、接続点間の第２の導電ラインの下側に平滑層が付与される。平滑層はクロスオーバー領域において第１の絶縁層と第２の導電ラインとの間にあり、第２の導電ラインが第１の導電ラインのエッジ上に連続して形成されるように作られる外表面を有する。その結果、第２の導電ラインは、接続点で接続するリードと電気接続する。
【００１１】
新しい技術はさらに、クロスオーバー領域において第２の絶縁層を付与することによって、導電ラインが絶縁され且つ結合しないことを保証する。その場合、第２の絶縁層は接続点間にエッジを有し、この結果、第２の導電ラインに連続性に対し問題が生じることがある。このエッジは、例えば、第２の絶縁層がバックサイド露光処理を用いて生成されるために生じられ、このためそのエッジは第１の導電ラインのエッジとほぼ位置合わせされることになる。平滑層はさらに、第２の導電ラインが第２の絶縁層のエッジ上に連続して形成されるように、第２の絶縁層のエッジを被覆することができる。
【００１２】
平滑層そのものは、第１及び第２の接続点間にエッジがなければ連続して延びる可能性がある。しかしながら、平滑層はエッジを含んでいたとしても有益であり、第１の導電層のエッジと第２の絶縁層を被覆することになり、両エッジの平滑化を行なう。
【００１３】
本発明は、第１の導電ラインが絶縁基板上のモリブデンとクロミウムである薄膜構造において実行することができる。第１と第２の絶縁層はそれぞれ窒化シリコンとしてもよい。平滑層は非晶質シリコンであり、ｎ＋ドーパント等でドープすることができる。基板がＣｏｒｎｉｎｇ７０５９Ｇｌａｓｓである場合、ドープされた非晶質シリコンは基板とほぼ同一の熱膨張係数を有することになる。第２の導電ラインは、アルミニウム等の導電金属の層と、クロミウム又はチタン−タングステン等の境界層（バリヤ）金属の層を含むこともあり、アルミニウムが平滑層内に拡散することを防止することができる。非晶質シリコンの未ドープの層は第１と第２の絶縁層を分離することができ、これによってクロスオーバー領域における層のシーケンスは基板上の何れかにある薄膜トランジスタ（ＴＦＴ）のそれと同一である。第２の絶縁層は第１と第２の導電ラインとほぼ同じ幅を有するが、エッジはこれら導電ラインのエッジからわずかにずれている。
【００１４】
薄膜構造は、例えば、アクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）に対し、画像の表示を行なうための光制御ユニットのアレイを含むことがある。導電ラインの第１と第２の集合は光制御ユニットの走査リードと駆動リードと接続することによって、それぞれの光制御ユニットが表示された画像のセグメントを表示させることに応答して走査及び駆動信号を付与することができる。導電ラインの第２の集合は各々、上述したように絶縁層と平滑層によって分離されるクロスオーバー領域において第１の集合のそれぞれと交差することができる。各光制御ユニットはＴＦＴを含むことができ、そのゲートリードは走査信号を受信し、そのソースリードは駆動信号を受信し、そのため、導電ラインの第１の集合はそれぞれ横列の光制御ユニットと接続し、第２の集合はそれぞれ縦列の光制御ユニットと接続することができる。
【００１５】
この技術は、最初に第１の導電ラインを生成し、次に第１の絶縁層を生成する方法によって実行することができる。この方法はまた、平滑層を生成し、引き続いて、平滑層の上に金属層を形成する。さらに、この方法ではリソグラフィを実行することによって、導電ラインの形状によるマスク材料のパターンを形成し、このパターンの被覆していない領域をエッチングして、第２の導電ラインを形成し、この第２の導電ラインは第１の導電ラインのエッジ上に連続して形成されるので、エッジの反対側にある点と電気的に接続する。
【００１６】
この方法はまた、第２の導電ラインで被覆されてない平滑層の領域を除去するようにエッチングすることによって、第２の導電層の生成後に、平滑層内にパターンを形成することもできる。平滑層はｎ＋ドープされた非晶質シリコンの層でもよく、これは、ソース及びドレインリードを付与するＴＦＴの層であってもよい。平滑層はプラズマ強化化学蒸着法によって付着することもできる。
【００１７】
上述された新しい技術は、ＡＭＬＣＤ又は同様のアレイにおいて歩どまりを向上させるので、有利である。この技術を用いて、例えば、６３０万個の光制御ユニットから成り、対角寸法がほぼ３３cm、面積がほぼ５１０cm2 のアレイを首尾よく生成している。新しい技術では、平滑層の外表面形状によって第２の上側金属ラインがその下がわの層のエッジに関係なく連続して形成されることになるので、満足できるクロスオーバー領域が付与される。
【００１８】
新しい技術は、追加の工程段階を必要としないので、有効に実行することができる。クロスオーバー領域における層のシーケンスはＴＦＴのそれと同一であってもよい。ＴＦＴの構成要素を絶縁するために平滑層をエッチングする際に上部金属層をマスクとして使用することができる。
【００１９】
【実施例】
薄膜構造において、導電層又は導電ラインは領域にわたって構成要素と電気的に接続可能である場合に、領域において「連続形成」される。
【００２０】
薄膜構造では、層の一部は、層の別の部分、即ち、相補形部分が１つ又は複数のプロセスによって層の一部を残して除去されている場合に、「エッジを有する」。該エッジは層の一部とその相補形部分の間の境界である。反対に、層のどの部分も領域から除去されていない場合、層は領域において「エッジなしで連続的に」延びる。ライン等の層の一部の「幅」は２つのエッジ間の距離である。
【００２１】
薄膜構造において、「平滑層」は、他の層が平滑層の上に連続的に形成され得るように作られる外表面を付与する材料の層である。例えば、平滑層が下層のエッジの上に形成される場合、平滑層の上の導電層又は導電ラインは結果として、エッジの上に連続して形成されることもある。
【００２２】
図１は、第１と第２の絶縁層と平滑層によって分離される２つの交差する導電ラインを備えた薄膜構造を示している。図２と図３は、図１に示されるクロスオーバー領域の断面図を示している。図４は図２と図３に示されるような層を生成する際の一般的な動作を示している。
【００２３】
図１の部分平面図に示される製品１０は導電ライン１２と１４を備えた薄膜構造を含む。導電ライン１２と１４は破線によって示されるようにクロスオーバー領域１６で交差する。クロスオーバー領域１６内で、導電ライン１２は導電ライン１４と、薄膜構造が形成される基板の表面との間にある。
【００２４】
導電ライン１４は、導電ライン１４がリード２４と２６にそれぞれ接続する接続点２０と２２間に延出し、これらリード２４と２６は薄膜トランジスタ（ＴＦＴ）等の構成要素のリードでもよい。従って、導電ライン１４は接続点２０と２２の間に連続的に形成されると、リード２４と２６を電気的に接続する。
【００２５】
図１の矢示２−２及び３−３は、図２と図３に示される断面の位置をそれぞれ示している。図２と図３に示される断面図は、幾つかの、必ずしも全部ではない、薄膜構造の層を示し、同一層には同一番号が付されている。
【００２６】
図２と図３は製品１０の断面図を示し、薄膜構造３４が形成される表面３２を備えた基板３０を含む。薄膜構造３４は導電ライン１２を有し、これは金属でもよい。導電ライン１２の上には第１の絶縁層４０、第２の絶縁層４２、平滑層４４、及び導電ライン１４があり、導電ライン１４は金属でもよい。絶縁層４０は導電ライン１２を被覆し、絶縁層４２は、導電ライン１２と１４における信号が互いに絶縁され且つ結合しないように十分な膜厚を有する。
【００２７】
図３に示されるように、平滑層４４は外表面４６を有し、接続点２０から接続点２２までの導電ライン１４の下側にエッジなしで連続的に延びる。第２の絶縁層４２はエッジ５０と５２を有し、これらエッジは、バックサイド露光処理を用いて第２の絶縁層４２を生成する場合に、導電ライン１２の両エッジとほぼ位置合わせされた状態にありが、わずかにずれていてもよい。導電ライン１４がクロスオーバー領域１６内の導電ライン１２の両エッジと、エッジ５０と５２の上に連続的に形成されるように外表面４６を形成する。その結果、導電ライン１４は接続点２０と２２と電気的に接続し、これによって図１のリード２４と２６とも接続する。
【００２８】
図４に示されるように、ボックス７０の動作は第１の導電ラインを製造することによって始まる。ボックス７２の動作は、第１の導電ラインより幅が広く、そのため、この第１の導電ラインを被覆する第１の絶縁層を製造する。
【００２９】
ボックス７４の動作は、信号を分離し結合を防止するために十分な厚さを有する第２の絶縁層を製造する。ボックス７６の動作はリソグラフィを実行して、第２の絶縁層の一部を被覆するマスク材料のパターンを製造し、この第２の絶縁層は、クロスオーバー領域である第１の導電ラインの分離領域を被覆する形状を有する。ボックス７８の動作は、エッチングを行なってボックス７６からのマスク材料のパターンで被覆されていない第２の絶縁層の領域を除去して、エッジを有する第２の絶縁層の一部を残す。第２の絶縁層を製造する際にバックサイド露光処理がさらに実行されると、セルフアラインＴＦＴを製造する場合のように、第１の導電ラインと並行して延出する第２の絶縁層のエッジを第１の導電ラインのエッジとほぼ位置合わせされるが、わずかにずれていてもよい。
【００３０】
ボックス８０の動作では、導電層が第１の導電ラインのエッジと第２の絶縁層の上に連続的に形成され得るように作られる外表面を備えた平滑層を製造する。ボックス８２の動作では、平滑層の外表面と、それによって第１の導電ラインのエッジと第２の絶縁層の上に連続的に形成される導電層を製造する。ボックス８４の動作では、リソグラフィを実行して、２つの接続点の間に延出する導電ラインの形状を有する導電層の一部を被覆するマスク材料のパターンを製造する。ライン形状の部分は、ボックス７８からの第２の絶縁層の一部とそのエッジにわたって延出する。ボックス８６の動作では、エッチングを実行して、ボックス８４からのマスク材料のパターンで被覆のされていない導電層の領域を除去する。ボックス８６のエッチングの結果、導電層のライン形状の部分は第２の導電ラインを形成し、この第２の導電ラインは分離領域における第１の導電ラインと交差し接続点と電気的に接続する。
【００３１】
上述された一般的特徴を多数の方法で実行して、絶縁層と、下側導電ラインのエッジを被覆する平滑層によって分離される、交差導電ラインを備えた薄膜構造を提供する。後述されるように、一般的特徴は多数の方法で実行されている。後述される実行方法の一つに従って交差導電ラインを含む製品は、Martin,R.; Chuang,T.; Steemers,H.; Allen,R.; Fulks,R.; Stuber,S.; Lee,D.; Young,M.; Ho,J.; Nguyen,M.; Meuli,W.; Fiske,T.; Bruce,R.; Thompson,M.; Tilton,M.; Silverstein,L.D.による「P-70: A 6.3-Mpixel AMLCD," SID 93 Digest, 1993, pp.704-707」にも記載されている。
【００３２】
図５は上記のような交差導電ラインを備えたアレイの部分的配列を示している。図６は図５のアレイにおける光制御ユニットの配列を示している。
【００３３】
図５のアレイ１００は、走査ライン１０２、１０４、・・・１０６、及びデータライン１１０、１１２、・・・１１４を有する。走査ライン１０２、１０４、・・・１０６は導電ラインであって、走査ライン１０４・・・１０６は各々、横列の光制御ユニットに接続されてその列内の光制御ユニットを選択する信号を付与する。同様に、データライン１１０、１１２、・・・１１４も導電ラインであり、それぞれ縦列の光制御ユニットに接続されてその列内の光制御ユニットにデータを付与する。例えば、一例としての光制御ユニット１２０は走査ライン１０４からのその走査信号と、データライン１１０からのそのデータ信号を受信する。
【００３４】
概して、アレイ１００における各光制御ユニットはそのデータラインから２進信号を受信するので、光制御ユニットはその完全ＯＮ飽和状態か、完全ＯＦＦ飽和状態の何れかの状態で駆動される。別の場合、各光制御ユニットは、３以上の数のグレイレベルを指示することのできるマルチレベル信号を受信する可能性もある。何れの場合においても、データラインの連続性は重要であり、連続性の中断は、それらの飽和状態、即ち、完全ＯＮ状態と完全ＯＦＦ状態、の一方における中断以外のすべての光制御ユニットをそのまま残すので、表示画像を低下させることがある。下層のエッジの上側の平滑層を使用することによって、この問題を防止することができる。
【００３５】
図６は光制御ユニットを示している。図６は薄膜構造の幾つかの層を示しており、上側層は、下側層を覆い隠す基板の表面から最も離れている。
【００３６】
図６に示される最上層は上部金属層であり、光制御ユニットにおけるトランジスタのチャネルリードに接続されるデータライン１４０を形成し、上部金属層はさらに後述される他の幾つかの特徴も形成する。図示される次の層はインジウム−スズ−酸化物（ＩＴＯ）の層であり、これは透明電極１４２を形成する。次の層は上部窒化層であり、トランジスタの一部であるアイランド１４４を形成し、さらに後述されるようなクロスオーバー領域において絶縁体を付与することもできる。図示の最下層は底部金属層であり、これはゲートライン１４６を形成し、これに接続されるとともにトランジスタのゲートリードとしての役割をするゲートリード１４８を形成する。
【００３７】
データライン１４０は、０．２オーム／スクエア（ｓｑ．）の抵抗値で実行可能であり、−８Ｖ、０Ｖ、＋８Ｖにおいて駆動可能である。データライン１４０はデータ信号を、図４にその一つが図示される縦列の２進制御ユニットに付与する。ゲートリード１４８の上に延出するデータライン１４０の一部はトランジスタのソースリードと接続する。
【００３８】
ゲートライン１４６は同様にして、走査信号を横列の２進制御ユニットに付与する。ゲートライン１４６は１．４オーム／スクエア（ｓｑ）の抵抗値で実行可能であり、＋１５Ｖと−１５Ｖで駆動可能である。
【００３９】
データライン１４０とゲートライン１４６の幅はそれぞれ１０μｍである。データライン１４０はクロスオーバー領域１５０におけるゲートライン１４６と交差する。クロスオーバー領域１５０は、上部窒化層によって形成される絶縁体と、必要ならば他の特徴を有し、２本のラインが適切に信号を導電しその２本のラインにおける信号が分離され且つ結合しないことを保証することができる。
【００４０】
透明電極１４２はドレインライン１５２を通ってトランジスタのドレインリードに接続し、ドレインリードは上部金属層によって形成される。従って、トランジスタがゲートライン１４６によってゲートリード１４８に付与される走査信号のために導電性である場合、透明電極１４２はデータライン１４０からドレインライン１５２を通って駆動信号を受信し且つ記憶する。
【００４１】
透明電極１４２はまた充電リード１５４に接続し、充電リード１５４は記憶コンデンサ（蓄積容量）の一方の電極を実行し、上部金属層によって形成される。底部金属層によって形成されるゲートライン１５６は記憶コンデンサ（蓄積容量）のもう一方の電極を実行し、ゲートライン１５６はまた同じ縦列における前の２進制御ユニットに走査信号を付与する。
【００４２】
図７は図６の機能を実行する２進制御ユニットを備えたアレイを形成するために使用することのできるプロセスにおける動作を示している。図８は、図７のように生成される構造に対して図６の線Ａ−Ａに沿った断面図を示し、図９は線Ｂ−Ｂに沿った断面図を示している。
【００４３】
図７において、ボックス１７０の動作は、底部金属パターンを生成することによって始まり、該底部金属パターンは、アレイ内の２進制御ユニットの各列ごとにゲートライン１４６とゲートリード１４８を、また、各列の２進制御ユニットのそれぞに対してゲートリード１４８を形成する。各ゲートライン１４６は、基板から離れた構成要素と接続するために、両端に各一つずつの２つのパッドを有してもよい。ボックス１７０の動作は、スパッタリング等のＰＶＤ法（物理的蒸着法）を用いて金属を付着することによって実行することができる。フォトレジストの層を付加し、マスクを用いて、フォトレジストが露光される際に金属が要求される領域をカバーすることもできる。露光されたフォトレジストを現像することによってなくし、走査ラインのような形状の金属の部分の上にマスク材料のパターンを形成することができる。金属に対する適切なエッチングによって、次の層を作成するために非露光部分のフォトレジストを除去することができる露光領域において下側の金属を除去して、所望の底部金属パターンを残しておくことができる。
【００４４】
種々の特定の技術を用いてボックス１７０の動作を実行することもできる。一つの作業実施方法において、底部金属層は１５００オングストロームの厚さがあり、モリブデンとクロミウムを有する。底部金属層はエッチングされてテーパー状のゲートラインを得ることもできる。種々の他の技術を用いて底部金属層を生成することもでき、アルミニウム上のチタン／タングステン等のシャント層を付与する技術、アルミニウムの交ばん層を付与してヒロック（小山部分）の形成を防止する技術、及びアルミニウム層上に誘電層を付与してヒロックを平板化する技術が含まれる。
【００４５】
ボックス１７２の動作は、底部窒化層、非晶質シリコン層、上部窒化層を生成する。ボックス１７２の動作は、真空状態を破壊することなく連続して３つの層を付着した３層付着方法又はエッチストップ方法を用いてプラズマ化学蒸着法（ＣＶＤ）で実行されている。底部窒化層は３００乃至３８０℃で付着された窒化シリコンであって、１．８７乃至１．９７の屈折率と３０００オングストロームの膜厚を得る。非晶質シリコン層は５乃至１２％の水素によって２３０乃至３００℃で付着することができ、３００乃至５００オングストロームの膜厚となる。上部窒化層は２００乃至２５０℃で付着される窒化シリコンであり、１．９７乃至２．０７の屈折率と１０００乃至１５００オングストロームの膜厚を得る。作業実施方法において、底部窒化物には３８０℃の温度を使用し、非晶質シリコンには５％の水素で２８０℃の温度を、さらに上部窒化物には２５０℃の温度を使用した。
【００４６】
非晶質シリコン層はエッチストップとして動作するため、次のエッチングは非晶質シリコン層と底部窒化層を除去せずに上部窒化層を除去することができる。ボックス１７４の動作はこのため、上部窒化物のパターンを形成する。図２にあるようなアイランド１４４のほかに、上部窒化物パターンは、データライン１４０とゲートライン１４６における信号が分離されて結合しないような十分な厚さとされるクロスオーバー領域１５０における絶縁層を含むことがある。
【００４７】
ボックス１７４の動作はボックス１７０に関連して上述されたようなフォトレジスト露光プロセスで実施され、２、５分間、又はクリアーするまで水１０対ＨＦ（ハフニウム）１の割合でウェットエッチングを用いて、ゲートリードよりもかなり小さなアイランド１４４を備えた非セルフアラインＴＦＴを得ることができる。実際の具体例において、アイランドは、幅約５μｍ、長さ約１６μｍであり、そのエッジはゲートリードのエッジから５乃至８μｍの間にあり、基板側からの光がＴＦＴのチャネル内に漏れを生じさせないような配列となっている。上部窒化物パターンは、ゲートライン１４６と他のゲートラインの上の領域のみを有するので、バックサイド露光を適切なマスクと組み合わせて使用することによって、ＴＦＴ内のゲートリードのエッジまで延出する上部窒化物パターンを得ることもできる。バックサイド露光技術を用いてセルフアラインＴＦＴを生成することができ、これによって上部及び底部の両金属層の重畳部分を最小化することによってＴＦＴ性能を向上させることができる。何れの場合にも、上部窒化物パターンのエッジを、ＴＦＴ又はクロスオーバー１５０の一方におけるゲートライン１４６のエッジに対して正確に位置合わせする必要はない。ボックス１７４の動作はまた、非晶質シリコンの別の層の付着のためのアレイを作成するために水２００対ＨＦ１の溶液で３０乃至６０秒間クリーニングすることを含むものでもよい。
【００４８】
ボックス１７６の動作はｎ＋ドープされた非晶質シリコンのパターンを生成し、ソースとドレインの接点を付与する。ボックス１７６の動作は、まずプラズマＣＶＤを実行して、２００乃至２５０℃の温度と、５乃至１５％の水素によってｎ＋ドープされた非晶質シリコンを１０００オングストロームの厚さに付着することができる。非晶質シリコンは、例えば、０．５乃至２％のリン、作業実施例では１％のリンでドープすることができる。さらに、ボックス１７０について上述されたようなフォトレジスト露光プロセスを、ＣＦ4 ４対酸素１を用いたドライプラズマエッチングとともに使用することによって、透明電極１４２が形成されることになる領域からｎ＋層とドープされてない非晶質シリコン層を除去して、基板上には底部窒化物のみを残すことができる。クロスオーバー領域１５０とデータライン１４０下側の他の領域では、ｎ＋層が残存して平滑層を形成して、データライン１４０を上部窒化層のエッジにわたって連続的に形成することができる。
【００４９】
ボックス１８０の動作は、ボックス１７２と１７６の動作中に、ゲートパッド上に付着される層中を切断する。ボックス１８０の動作は、ＣＦ4 １０対酸素１のプラズマエッチング液を用いてボックス１７０について上述されたようなフォトレジスト露光プロセスで実行することができる。ボックス１８０の動作はまた、次の工程の間に金属と金属との接触を行なうことを極めて確実にするためにゲートラインに対し付加的に切断を行なうことができる。
【００５０】
ボックス１８２の動作はＩＴＯパターンを形成して透明電極１４２を形成する。ボックス１８２の動作は、室温で０．５乃至１．５％の酸素中でＩＴＯの層の反応性スパッタ付着を行なうことによって５００乃至１０００オングストロームの厚さになるように実行することができる。次に、ボックス１７０に関連して上述されたようなフォトレジスト露光プロセスをＨＣｌのウェットエッチングとともに用いることによって、透明電極１４２以外のどこでもＩＴＯ層を除去することができる。このプロセスにおいて使用されるマスクはボックス１７６において使用されるマスクの補充用であるが、わずかなバイアスのため、ＩＴＯ層はｎ＋非晶質シリコン層からわずかに離れている。残りのＩＴＯ層を２００乃至２３０℃で１時間乃至３時間の間の適切な時間にわたってアニーリング（熱処理）することができる。
【００５１】
ボックス１８４の動作は図６に示されるような上部金属パターンを生成する。上部金属層はバリヤー層と導電層を含み、バリヤー層は導電層からの金属がｎ＋非晶質シリコン層に拡散されるのを防止する金属である。バリヤー層はクロミウム又はチタン−タングステンを有するものでもよく、低応力層を生成する圧力で付着される。導電層は例えば、アルミニウムでもよい。
【００５２】
ボックス１８４の動作は、真空状態を中断することなく連続して、５００オングストロームのチタン／タングステン、３０００乃至４０００オングストロームのアルミニウム、及び５００乃至１０００オングストロームのチタン／タングステンをスパッタ付着することによって実行することができる。別のシーケンスでは、４０００オングストロームのアルミニウムの前に５００オングストロームのクロミウムを付着することになる。ボックス１８４の動作はまた、ウェットエッチングとともに、ボックス１７０について上述されたようなフォトレジスト露光プロセスを使用して、データライン１４０、ドレインリード１４２、充電リード１４４、及びボックス１８０で露光されたゲートパッド以外の上部金属層を除去するすることもできる。上部金属の３つの層に対して、エッチングを３つの工程で実行することができる。即ち、まず、Ｈ2 Ｏ2 でチタン／タングステンをエッチングし、標準アルミニウムエッチング液でエッチングし、さらにＨ2 Ｏ2 でチタン／タングステンを再びエッチングする。ゲートパッド上の上部金属層によって接着がより容易になる。
【００５３】
ボックス１９０の動作は、ボックス１７６から残存するｎ＋層のパターンを生成し、そこでＴＦＴリードは分離され、ｎ＋層はアレイの外辺部にあるすべての隣接ゲートとデータパッドとの間に静電損傷抵抗（ＥＳＤレジスタ）を付与する。ボックス１９０の動作は、ＣＦ4 １０対酸素１の従来のドライプラズマエッチング技法とともに、ボックス１７０について上述されたようなフォトレジスト露光プロセスによって実行して、非マスク領域からｎ＋層とドープされてない非晶質シリコン層を除去することができる。マスクはＥＳＤレジスタのみを被覆する必要があるが、これは上部金属層がその下側のｎ＋層のエッチングを防止するからである。ボックス１９０の動作はデータライン１４０、ドレインライン１５２、及び充電リード１５４を分離し、３つのＴＦＴリードを相互に分離することを保証する。
【００５４】
ボックス１９２の動作は、パッシベーションパターンを付与する。ボックス１９０の動作は、１８０乃至２１０℃で屈折率１．７乃至１．８において、厚さ６０００オングストロームの酸窒化シリコンのパッシベーション層を付着することによって実行することができる。作業実施例では１９０℃を用いた。ボックス１９２の動作は、ＣＦ4 １０対酸素１のプラズマエッチングとともに、ボックス１７０について上述されたようなフォトレジスト露光プロセスを使用して、パッシベーション層をデータ及びゲートパッドから除去をすることができる。
【００５５】
ボックス１９４の動作は完成されたアレイを検査し、欠陥のある２進制御ユニット、走査ライン又はデータラインの開口、ライン間の短絡状態を検出且つ修復する。アレイは非常に高密度であるため、常にＯＦＦ状態の数個の２進制御ユニットは視覚的に確認できない。同じ理由により、拡大及び他の適切な測定が欠陥のある２進制御ユニットを検出するために必要である。欠陥のある２進制御ユニットが検出されると、カリフォルニア州、サンジョゼのフォト・ダイナミックス・インクや、カリフォルニア州、オレンジのＸＭＲコーポレーションによる一般的なレーザ修復ステーションを用いて修復することができる。修復プロセスは、例えば、ゲートライン１４６とゲートリード１４８の間の電気接続を除去することができる。同様に、開口は、その開口を横切って導電層を付着することによって修復され、短絡は短絡の何れか一方の側にある走査ラインを切断することによって修復される。
【００５６】
最後に、ボックス１９６の動作は、液晶ディスプレイ（ＬＣＤ）を組み立て、ＬＣＤの組み立て後にＥＳＤレジスタをスクライブして取り除くことができる。レジスタ等のＥＳＤ構造はアクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）には必要である。なぜなら、組み立て中に約１００オングストロームのポリイミドの薄層はグルーイング（接着）の前にバフ研磨又は摩擦されるからである。その結果、液晶が毛管現象によってキャビティを充てんすると、配列される。ＥＳＤ構造は、結果としての静電荷が回路構成を破壊することを防止する。組み立て後にスクライブされて破壊される必要のあるＥＳＤレジスタを使用するよりも、ＥＳＤ短絡バーをボックス１２０の動作の後にすべての隣接するパッド間に付着することができる。つまり、ＥＳＤ短絡バーは図７の右側に示されるように組み立て後にウェットエッチングによって除去することができる。
【００５７】
ボックス２００の動作はボックス１９２と同様にパッシベーションパターンを生成する。ボックス２０２の動作はボックス１９４のように検査且つ修復を行なう。しかしながら、ボックス２０４の動作はＥＳＤ短絡バーを生成する。そして、ボックス２０６の動作はＬＣＤを組み立て、完全に組み立てられた後で短絡バーを除去する。
【００５８】
図８及び図９は、図７のプロセスを用いて生成される薄膜構造についての、図６の線Ａ−Ａ及びＢ−Ｂに沿ったそれぞれの断面図を示している。これらの２つの図において、同じ材料の層は同じ様に陰影付けされ且つ同一番号を有する。
【００５９】
基板２３０は薄膜構造が形成される表面２３２を有し、該薄膜構造は図６にあるゲートライン１４６となる底部金属層２３４から始まる。底部金属層２３４の上には底部窒化層２４０が形成され、その後にドープされてない非晶質シリコン層２４２が来る。非晶質シリコン層２４２の上には上部窒化層２４４があり、図９に示されるエッジ２４６と２４８を備えている。上部窒化層２４４が存在するところではその上に、また、ほかの場所では非晶質シリコン層２４２の上に、ｎ＋非晶質シリコン層２５０が形成される。ｎ＋層２５０の上には上部金属層２５２がある。上部金属層２５２と他の露光された層の上にはパッシベーション層（図示せず）が形成されることもある。
【００６０】
基板２３０は、プラズマ強化ＣＶＤ法によって付着される場合にｎ＋非晶質シリコン層２５０と同じ熱膨張係数を有するＣｏｒｎｉｎｇ７０５９Ｇｌａｓｓでもよい。熱膨張係数を一致させることによって、上部金属層２５２にかかる許容できる応力が生じられることになる。さらに、ｎ＋層２５０のエッジが上部金属層２５２のエッジと位置合わせされるが、これは、層２５０をエッチングする際のマスクパターンとして層２５２が使用されるからである。
【００６１】
図７におけるプロセスは図６の配列を実施するために使用することができる多数のプロセスの一つにすぎない。他の例として、上部ＩＴＯ層を生成するプロセスや、底部ＩＴＯ層を生成するプロセスもあげられる。これらの代替プロセスは図８と図９に示されるプロセスのような層を生成することになる。
【００６２】
上記実施例は、基板としてＣｏｒｎｉｎｇ７０５９Ｇｌａｓｓを用いているが、石英又はセラミック等の他のガラス基板や非ガラス基板を用いることもできる。
【００６３】
上述された実施例は概して、同質の層を含むものであるが、複数のサブレイヤ、又は組成の異なる層を含むものであってもよい。
【００６４】
本発明は多くの方法において応用が可能であり、ＡＭＬＣＤアレイや交差する直交導電ラインを備えた他のアレイが含まれる。
【００６５】
【発明の効果】
本発明は上記のように構成されるので、導電ラインがクロスオーバー領域において連続的に形成されることによって、断線もしくは導電ラインの損傷が低減されるという効果を有する。
【図面の簡単な説明】
【図１】２本の交差する導電ラインが第１と第２の絶縁層と、平滑層によって分離されている薄膜構造を備えた製品を示す概略部分平面図である。
【図２】図１の線２−２に沿った断面図である。
【図３】図１の線３−３に沿った断面図である。
【図４】図２と図３に示されるような層を生成する場合の一般的動作を示すフローチャートである。
【図５】交差し、且つ第１と第２の絶縁層と平滑層によって分離されている導電ラインを備えたアレイの概略平面図である。
【図６】図５のアレイの光制御ユニットの概略平面図である。
【図７】図５に示されるようなアレイを生成可能なプロセスにおける動作を示すフローチャートである。
【図８】図５に示されるようなアレイを生成する際に図７のプロセスによって生成される層の断面図である。
【図９】図５に示されるようなアレイを生成する際に図７のプロセスによって生成される層の別の断面図である。
【符号の説明】
１２ 導電ライン
１４ 導電ライン
１６ クロスオーバー領域
２０ 接続点
２２ 接続点
３０ 基板
３４ 薄膜構造
４０ 第１の絶縁層
４２ 第２の絶縁層
４４ 平滑層
５０ エッジ
５２ エッジ
【産業上の利用分野】
本発明は薄膜構造に関する。
【０００２】
【従来の技術】
Whetten の米国特許第５、０６２、６９０号では、走査ラインとデータラインを備えた液晶ディスプレイが示されている。第２コラムの５乃至２７行目には、データラインと走査ラインの間の短絡回路がどのようにして欠陥の原因となるか、また、走査ラインとデータラインが窒化シリコン（ＳｉＮ）等の絶縁材料の薄層によって両ラインのクロスオーバー位置でどのように相互に絶縁されているかが述べられている。データラインと走査ラインは、デバイス組み立て中に絶縁層中に非意図的に発生するホール（貫通孔）を通ってクロスオーバー位置で相互に短絡させることができる。一般に、データラインと走査ラインへのメタライゼーション（金属被覆）は異なる処理工程中にスパッタリングによって付着されるので、後において付着されたメタライゼーションは、最初に付着されたメタライゼーションと接触形成される絶縁層内のホール又は開口を通って付着されることになる。米国特許第５、０６２、６９０号の図２について示され且つ述べられているように、走査ラインとデータラインは絶縁層、好ましくはＳｉＮ、によって電気的に絶縁される。即ち、電界効果トランジスタ（ＦＥＴ）の工程段階では、ＳｉＮ、非晶質シリコン（ａ−Ｓｉ）、ドープされたａ−Ｓｉの「サンドイッチ」構造が要求されるので、ａ−Ｓｉの層とドープされたａ−Ｓｉの層はさらに走査ラインとデータラインの間で付着されることもある。前記アメリカ特許の第５コラムの１１乃至３３行目には、水素添加窒化シリコンの層、水素添加非晶質シリコンの層、多量にドープされた水素添加非晶質シリコンの層の付着について述べられ、これらはＮ＋層となり得る。
【０００３】
前記アメリカ特許の図６Ａ乃至図９Ｂについて示され且つ述べられているように、走査ラインとデータラインの各クロスオーバー位置は、開回路を備えた重複するクロスオーバーを有する可能性があり、この開回路はレーザー可融性リンクによって閉ざされて、走査ラインとデータラインが短絡されるとクロスオーバー位置の周囲に分路（シャント）を形成することもある。クロスオーバー位置は、重複するクロスオーバーが接続する地点間の位置で走査ラインとデータラインを切断することによって電気的に絶縁することもできる。第８コラムの９乃至１７行目には、２００オングストロームよりも厚膜のメタライゼーションを使用できることが記載されているが、次の材料の層が最初のメタライゼーションパターン上に付着される場合にステップカバレッジ（階段状の重なり）の問題が生じる恐れがある。
【０００４】
第８コラムの３８乃至４６行目には、絶縁層の厚さが約５００乃至１５００オングストロームでもよいことが記載されており、厚膜層では、ＦＥＴをオンにするのに必要な電圧が増加され、薄膜層では、ＦＥＴ内、又はクロスオーバーでの走査ラインとデータラインとの間において、故障の発生率が増加される。ＳｉＮの絶縁層とその上側のａ−Ｓｉの層の各パターンは前記アメリカ特許の図７Ｂについて示され且つ述べられている。
【０００５】
【発明が解決しようとする課題】
本発明は、基板の表面で薄膜構造を製造するための新しい技術の発見に基づくものである。
【０００６】
【課題を解決するための手段】
本発明の一つの形態は、表面を有する基板と、基板の表面に形成される薄膜構造と、を有する製品であって、該薄膜構造は、第１と第２の導電ラインを有し、第１と第２の接続点で構成要素を第２の導電ラインと接続させるための第１と第２のリードを有し、第２の導電ラインは第１と第２の各接続点の間に延出するとともに、第１と第２の接続点の間のクロスオーバー領域において第１の導電ラインと交差することによって、第１の導電ラインはクロスオーバー領域において第２の導電ラインと基板の表面との間にあり、第１の導電ラインはクロスオーバー領域においてエッジを有し、第２の導電ラインと基板の表面との間に第１の絶縁層を有し、該第１の絶縁層はクロスオーバー領域における第１と第２の導電ラインの間にあるので、第１の絶縁層は第１の導電ラインを被覆し、第１と第２の各接続点の間の第２の導電ラインの下に平滑層を有し、該平滑層はクロスオーバー領域において第１の絶縁層と第２の導電ラインとの間にあるとともに、第２の導電ラインが第１の導電ラインのエッジの上に連続して形成され且つ第１と第２のリードと電気接続するように形成される外表面を有することを特徴とする。
【０００７】
本発明の別の形態は、表面を有する基板と、基板の表面に形成される薄膜構造と、を有する製品であって、該薄膜構造は、画像を表示させるための光制御ユニットのアレイを有し、各光制御ユニットは走査信号を受信するための走査リードと、駆動信号を受信するための駆動リードを有するとともに、アレイによって表示される画像のセグメントを表示させることによってその走査及び駆動信号に応答し、導電ラインの第１と第２の集合を有し、第１の集合の各導電ラインは第１の方向に延出し、集合内の光制御ユニットに走査信号を付与するためにその集合の光制御ユニットのそれぞれの走査リードに接続され、第２の集合の各導電ラインは第２の方向に延出し、集合内の光制御ユニットに駆動信号を付与するためにその集合の光制御ユニットのそれぞれの駆動リードに接続され、該第１と第２の方向は並行ではなく、第２の集合の各導電ラインはクロスオーバー領域において第１の集合の各導電ラインと交差するので、各クロスオーバー領域では、第１の集合の導電ラインの一つが第２の集合の導電ラインの一つと基板との間にあり、各クロスオーバー領域では、第１の集合の導電ラインの一つはエッジを有し、第２の集合の導電ラインと基板の表面との間にある絶縁層を有し、該絶縁層は各クロスオーバー領域において第２の集合の導電ラインと第１の集合の導電ラインとの間にあるので、絶縁層は第１の集合の導電ラインを被覆し、導電ラインが駆動リードと接続するそれぞれの対の隣接点の間で第２の集合の各導電ラインの下に平滑層を有し、該平滑層は各クロスオーバー領域において第２の集合の導電ラインと絶縁層との間にあるとともに、第２の集合の導電ラインが駆動リードと接続するそれぞれの対の隣接地点の間における第２の集合の各導電ラインのエッジの上に第２の集合の各導電ラインが連続して形成されるように作られる外表面を有することを特徴とする。
【０００８】
本発明のさらに別の形態は、基板の表面に薄膜構造を形成する方法であって、エッジを有する第１の導電ラインを生成する工程を有し、第１の導電ラインが絶縁層と基板の表面との間にあるように絶縁層を生成する工程を有し、絶縁層は第１の導電ラインのエッジを被覆するように第１の導電ラインより幅が広く、
絶縁層と第１の導電ラインが平滑層と基板の表面との間にあるように平滑層を生成する工程を有し、該平滑層は基板の表面から離れて向き合う外表面を有するとともに、第１の導電ラインのエッジにわたって延出し、平滑層が導電層と絶縁層との間にあるように導電層を生成する工程を有し、マスク材料のパターンを生成するリソグラフィを実行する工程を有し、該パターンは導電層の一部を被覆し、被覆された一部は２つの接続点間に延出する導電ラインのように形成され、導電層の被覆された一部はクロスオーバー領域において第１の導電ラインを横切って延出し、該領域は第１の導電ラインのエッジを含み、導電層の被覆された一部が残るようにマスク材料のパターンで被覆されてない導電層の領域を除去するようにエッチングする工程を有し、被覆された一部はクロスオーバー領域において第１の導電ラインと交差する第２の導電ラインを形成するとともに、前記平滑層を生成する工程は、前記導電層を生成する工程によって導電層が第１の導電ラインのエッジの上に連続して形成される導電層が生成されるように形成される外表面を生成し、第２の導電ラインは第１と第２の各接続点と電気接続する。
【０００９】
新しい技術は、クロスオーバー領域において第１の導電ライン、及びその第１の導電ラインと交差する第２の導電ラインを備えた薄膜構造に適用される。クロスオーバー領域は、第２の導電ラインがリードと接続する接続点の間にある。第１の絶縁層は第２の導電ラインと基板との間にあり、さらに、クロスオーバー領域における２本の導電ラインの間にあって、第１の導電ラインを被覆する。この配列によって、第１の導電ラインは接続点間にエッジを有し、このため、第２の導電ラインの連続性に対し問題を生じる可能性がある。
【００１０】
連続性を保証するために、この新しい技術によって、接続点間の第２の導電ラインの下側に平滑層が付与される。平滑層はクロスオーバー領域において第１の絶縁層と第２の導電ラインとの間にあり、第２の導電ラインが第１の導電ラインのエッジ上に連続して形成されるように作られる外表面を有する。その結果、第２の導電ラインは、接続点で接続するリードと電気接続する。
【００１１】
新しい技術はさらに、クロスオーバー領域において第２の絶縁層を付与することによって、導電ラインが絶縁され且つ結合しないことを保証する。その場合、第２の絶縁層は接続点間にエッジを有し、この結果、第２の導電ラインに連続性に対し問題が生じることがある。このエッジは、例えば、第２の絶縁層がバックサイド露光処理を用いて生成されるために生じられ、このためそのエッジは第１の導電ラインのエッジとほぼ位置合わせされることになる。平滑層はさらに、第２の導電ラインが第２の絶縁層のエッジ上に連続して形成されるように、第２の絶縁層のエッジを被覆することができる。
【００１２】
平滑層そのものは、第１及び第２の接続点間にエッジがなければ連続して延びる可能性がある。しかしながら、平滑層はエッジを含んでいたとしても有益であり、第１の導電層のエッジと第２の絶縁層を被覆することになり、両エッジの平滑化を行なう。
【００１３】
本発明は、第１の導電ラインが絶縁基板上のモリブデンとクロミウムである薄膜構造において実行することができる。第１と第２の絶縁層はそれぞれ窒化シリコンとしてもよい。平滑層は非晶質シリコンであり、ｎ＋ドーパント等でドープすることができる。基板がＣｏｒｎｉｎｇ７０５９Ｇｌａｓｓである場合、ドープされた非晶質シリコンは基板とほぼ同一の熱膨張係数を有することになる。第２の導電ラインは、アルミニウム等の導電金属の層と、クロミウム又はチタン−タングステン等の境界層（バリヤ）金属の層を含むこともあり、アルミニウムが平滑層内に拡散することを防止することができる。非晶質シリコンの未ドープの層は第１と第２の絶縁層を分離することができ、これによってクロスオーバー領域における層のシーケンスは基板上の何れかにある薄膜トランジスタ（ＴＦＴ）のそれと同一である。第２の絶縁層は第１と第２の導電ラインとほぼ同じ幅を有するが、エッジはこれら導電ラインのエッジからわずかにずれている。
【００１４】
薄膜構造は、例えば、アクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）に対し、画像の表示を行なうための光制御ユニットのアレイを含むことがある。導電ラインの第１と第２の集合は光制御ユニットの走査リードと駆動リードと接続することによって、それぞれの光制御ユニットが表示された画像のセグメントを表示させることに応答して走査及び駆動信号を付与することができる。導電ラインの第２の集合は各々、上述したように絶縁層と平滑層によって分離されるクロスオーバー領域において第１の集合のそれぞれと交差することができる。各光制御ユニットはＴＦＴを含むことができ、そのゲートリードは走査信号を受信し、そのソースリードは駆動信号を受信し、そのため、導電ラインの第１の集合はそれぞれ横列の光制御ユニットと接続し、第２の集合はそれぞれ縦列の光制御ユニットと接続することができる。
【００１５】
この技術は、最初に第１の導電ラインを生成し、次に第１の絶縁層を生成する方法によって実行することができる。この方法はまた、平滑層を生成し、引き続いて、平滑層の上に金属層を形成する。さらに、この方法ではリソグラフィを実行することによって、導電ラインの形状によるマスク材料のパターンを形成し、このパターンの被覆していない領域をエッチングして、第２の導電ラインを形成し、この第２の導電ラインは第１の導電ラインのエッジ上に連続して形成されるので、エッジの反対側にある点と電気的に接続する。
【００１６】
この方法はまた、第２の導電ラインで被覆されてない平滑層の領域を除去するようにエッチングすることによって、第２の導電層の生成後に、平滑層内にパターンを形成することもできる。平滑層はｎ＋ドープされた非晶質シリコンの層でもよく、これは、ソース及びドレインリードを付与するＴＦＴの層であってもよい。平滑層はプラズマ強化化学蒸着法によって付着することもできる。
【００１７】
上述された新しい技術は、ＡＭＬＣＤ又は同様のアレイにおいて歩どまりを向上させるので、有利である。この技術を用いて、例えば、６３０万個の光制御ユニットから成り、対角寸法がほぼ３３cm、面積がほぼ５１０cm2 のアレイを首尾よく生成している。新しい技術では、平滑層の外表面形状によって第２の上側金属ラインがその下がわの層のエッジに関係なく連続して形成されることになるので、満足できるクロスオーバー領域が付与される。
【００１８】
新しい技術は、追加の工程段階を必要としないので、有効に実行することができる。クロスオーバー領域における層のシーケンスはＴＦＴのそれと同一であってもよい。ＴＦＴの構成要素を絶縁するために平滑層をエッチングする際に上部金属層をマスクとして使用することができる。
【００１９】
【実施例】
薄膜構造において、導電層又は導電ラインは領域にわたって構成要素と電気的に接続可能である場合に、領域において「連続形成」される。
【００２０】
薄膜構造では、層の一部は、層の別の部分、即ち、相補形部分が１つ又は複数のプロセスによって層の一部を残して除去されている場合に、「エッジを有する」。該エッジは層の一部とその相補形部分の間の境界である。反対に、層のどの部分も領域から除去されていない場合、層は領域において「エッジなしで連続的に」延びる。ライン等の層の一部の「幅」は２つのエッジ間の距離である。
【００２１】
薄膜構造において、「平滑層」は、他の層が平滑層の上に連続的に形成され得るように作られる外表面を付与する材料の層である。例えば、平滑層が下層のエッジの上に形成される場合、平滑層の上の導電層又は導電ラインは結果として、エッジの上に連続して形成されることもある。
【００２２】
図１は、第１と第２の絶縁層と平滑層によって分離される２つの交差する導電ラインを備えた薄膜構造を示している。図２と図３は、図１に示されるクロスオーバー領域の断面図を示している。図４は図２と図３に示されるような層を生成する際の一般的な動作を示している。
【００２３】
図１の部分平面図に示される製品１０は導電ライン１２と１４を備えた薄膜構造を含む。導電ライン１２と１４は破線によって示されるようにクロスオーバー領域１６で交差する。クロスオーバー領域１６内で、導電ライン１２は導電ライン１４と、薄膜構造が形成される基板の表面との間にある。
【００２４】
導電ライン１４は、導電ライン１４がリード２４と２６にそれぞれ接続する接続点２０と２２間に延出し、これらリード２４と２６は薄膜トランジスタ（ＴＦＴ）等の構成要素のリードでもよい。従って、導電ライン１４は接続点２０と２２の間に連続的に形成されると、リード２４と２６を電気的に接続する。
【００２５】
図１の矢示２−２及び３−３は、図２と図３に示される断面の位置をそれぞれ示している。図２と図３に示される断面図は、幾つかの、必ずしも全部ではない、薄膜構造の層を示し、同一層には同一番号が付されている。
【００２６】
図２と図３は製品１０の断面図を示し、薄膜構造３４が形成される表面３２を備えた基板３０を含む。薄膜構造３４は導電ライン１２を有し、これは金属でもよい。導電ライン１２の上には第１の絶縁層４０、第２の絶縁層４２、平滑層４４、及び導電ライン１４があり、導電ライン１４は金属でもよい。絶縁層４０は導電ライン１２を被覆し、絶縁層４２は、導電ライン１２と１４における信号が互いに絶縁され且つ結合しないように十分な膜厚を有する。
【００２７】
図３に示されるように、平滑層４４は外表面４６を有し、接続点２０から接続点２２までの導電ライン１４の下側にエッジなしで連続的に延びる。第２の絶縁層４２はエッジ５０と５２を有し、これらエッジは、バックサイド露光処理を用いて第２の絶縁層４２を生成する場合に、導電ライン１２の両エッジとほぼ位置合わせされた状態にありが、わずかにずれていてもよい。導電ライン１４がクロスオーバー領域１６内の導電ライン１２の両エッジと、エッジ５０と５２の上に連続的に形成されるように外表面４６を形成する。その結果、導電ライン１４は接続点２０と２２と電気的に接続し、これによって図１のリード２４と２６とも接続する。
【００２８】
図４に示されるように、ボックス７０の動作は第１の導電ラインを製造することによって始まる。ボックス７２の動作は、第１の導電ラインより幅が広く、そのため、この第１の導電ラインを被覆する第１の絶縁層を製造する。
【００２９】
ボックス７４の動作は、信号を分離し結合を防止するために十分な厚さを有する第２の絶縁層を製造する。ボックス７６の動作はリソグラフィを実行して、第２の絶縁層の一部を被覆するマスク材料のパターンを製造し、この第２の絶縁層は、クロスオーバー領域である第１の導電ラインの分離領域を被覆する形状を有する。ボックス７８の動作は、エッチングを行なってボックス７６からのマスク材料のパターンで被覆されていない第２の絶縁層の領域を除去して、エッジを有する第２の絶縁層の一部を残す。第２の絶縁層を製造する際にバックサイド露光処理がさらに実行されると、セルフアラインＴＦＴを製造する場合のように、第１の導電ラインと並行して延出する第２の絶縁層のエッジを第１の導電ラインのエッジとほぼ位置合わせされるが、わずかにずれていてもよい。
【００３０】
ボックス８０の動作では、導電層が第１の導電ラインのエッジと第２の絶縁層の上に連続的に形成され得るように作られる外表面を備えた平滑層を製造する。ボックス８２の動作では、平滑層の外表面と、それによって第１の導電ラインのエッジと第２の絶縁層の上に連続的に形成される導電層を製造する。ボックス８４の動作では、リソグラフィを実行して、２つの接続点の間に延出する導電ラインの形状を有する導電層の一部を被覆するマスク材料のパターンを製造する。ライン形状の部分は、ボックス７８からの第２の絶縁層の一部とそのエッジにわたって延出する。ボックス８６の動作では、エッチングを実行して、ボックス８４からのマスク材料のパターンで被覆のされていない導電層の領域を除去する。ボックス８６のエッチングの結果、導電層のライン形状の部分は第２の導電ラインを形成し、この第２の導電ラインは分離領域における第１の導電ラインと交差し接続点と電気的に接続する。
【００３１】
上述された一般的特徴を多数の方法で実行して、絶縁層と、下側導電ラインのエッジを被覆する平滑層によって分離される、交差導電ラインを備えた薄膜構造を提供する。後述されるように、一般的特徴は多数の方法で実行されている。後述される実行方法の一つに従って交差導電ラインを含む製品は、Martin,R.; Chuang,T.; Steemers,H.; Allen,R.; Fulks,R.; Stuber,S.; Lee,D.; Young,M.; Ho,J.; Nguyen,M.; Meuli,W.; Fiske,T.; Bruce,R.; Thompson,M.; Tilton,M.; Silverstein,L.D.による「P-70: A 6.3-Mpixel AMLCD," SID 93 Digest, 1993, pp.704-707」にも記載されている。
【００３２】
図５は上記のような交差導電ラインを備えたアレイの部分的配列を示している。図６は図５のアレイにおける光制御ユニットの配列を示している。
【００３３】
図５のアレイ１００は、走査ライン１０２、１０４、・・・１０６、及びデータライン１１０、１１２、・・・１１４を有する。走査ライン１０２、１０４、・・・１０６は導電ラインであって、走査ライン１０４・・・１０６は各々、横列の光制御ユニットに接続されてその列内の光制御ユニットを選択する信号を付与する。同様に、データライン１１０、１１２、・・・１１４も導電ラインであり、それぞれ縦列の光制御ユニットに接続されてその列内の光制御ユニットにデータを付与する。例えば、一例としての光制御ユニット１２０は走査ライン１０４からのその走査信号と、データライン１１０からのそのデータ信号を受信する。
【００３４】
概して、アレイ１００における各光制御ユニットはそのデータラインから２進信号を受信するので、光制御ユニットはその完全ＯＮ飽和状態か、完全ＯＦＦ飽和状態の何れかの状態で駆動される。別の場合、各光制御ユニットは、３以上の数のグレイレベルを指示することのできるマルチレベル信号を受信する可能性もある。何れの場合においても、データラインの連続性は重要であり、連続性の中断は、それらの飽和状態、即ち、完全ＯＮ状態と完全ＯＦＦ状態、の一方における中断以外のすべての光制御ユニットをそのまま残すので、表示画像を低下させることがある。下層のエッジの上側の平滑層を使用することによって、この問題を防止することができる。
【００３５】
図６は光制御ユニットを示している。図６は薄膜構造の幾つかの層を示しており、上側層は、下側層を覆い隠す基板の表面から最も離れている。
【００３６】
図６に示される最上層は上部金属層であり、光制御ユニットにおけるトランジスタのチャネルリードに接続されるデータライン１４０を形成し、上部金属層はさらに後述される他の幾つかの特徴も形成する。図示される次の層はインジウム−スズ−酸化物（ＩＴＯ）の層であり、これは透明電極１４２を形成する。次の層は上部窒化層であり、トランジスタの一部であるアイランド１４４を形成し、さらに後述されるようなクロスオーバー領域において絶縁体を付与することもできる。図示の最下層は底部金属層であり、これはゲートライン１４６を形成し、これに接続されるとともにトランジスタのゲートリードとしての役割をするゲートリード１４８を形成する。
【００３７】
データライン１４０は、０．２オーム／スクエア（ｓｑ．）の抵抗値で実行可能であり、−８Ｖ、０Ｖ、＋８Ｖにおいて駆動可能である。データライン１４０はデータ信号を、図４にその一つが図示される縦列の２進制御ユニットに付与する。ゲートリード１４８の上に延出するデータライン１４０の一部はトランジスタのソースリードと接続する。
【００３８】
ゲートライン１４６は同様にして、走査信号を横列の２進制御ユニットに付与する。ゲートライン１４６は１．４オーム／スクエア（ｓｑ）の抵抗値で実行可能であり、＋１５Ｖと−１５Ｖで駆動可能である。
【００３９】
データライン１４０とゲートライン１４６の幅はそれぞれ１０μｍである。データライン１４０はクロスオーバー領域１５０におけるゲートライン１４６と交差する。クロスオーバー領域１５０は、上部窒化層によって形成される絶縁体と、必要ならば他の特徴を有し、２本のラインが適切に信号を導電しその２本のラインにおける信号が分離され且つ結合しないことを保証することができる。
【００４０】
透明電極１４２はドレインライン１５２を通ってトランジスタのドレインリードに接続し、ドレインリードは上部金属層によって形成される。従って、トランジスタがゲートライン１４６によってゲートリード１４８に付与される走査信号のために導電性である場合、透明電極１４２はデータライン１４０からドレインライン１５２を通って駆動信号を受信し且つ記憶する。
【００４１】
透明電極１４２はまた充電リード１５４に接続し、充電リード１５４は記憶コンデンサ（蓄積容量）の一方の電極を実行し、上部金属層によって形成される。底部金属層によって形成されるゲートライン１５６は記憶コンデンサ（蓄積容量）のもう一方の電極を実行し、ゲートライン１５６はまた同じ縦列における前の２進制御ユニットに走査信号を付与する。
【００４２】
図７は図６の機能を実行する２進制御ユニットを備えたアレイを形成するために使用することのできるプロセスにおける動作を示している。図８は、図７のように生成される構造に対して図６の線Ａ−Ａに沿った断面図を示し、図９は線Ｂ−Ｂに沿った断面図を示している。
【００４３】
図７において、ボックス１７０の動作は、底部金属パターンを生成することによって始まり、該底部金属パターンは、アレイ内の２進制御ユニットの各列ごとにゲートライン１４６とゲートリード１４８を、また、各列の２進制御ユニットのそれぞに対してゲートリード１４８を形成する。各ゲートライン１４６は、基板から離れた構成要素と接続するために、両端に各一つずつの２つのパッドを有してもよい。ボックス１７０の動作は、スパッタリング等のＰＶＤ法（物理的蒸着法）を用いて金属を付着することによって実行することができる。フォトレジストの層を付加し、マスクを用いて、フォトレジストが露光される際に金属が要求される領域をカバーすることもできる。露光されたフォトレジストを現像することによってなくし、走査ラインのような形状の金属の部分の上にマスク材料のパターンを形成することができる。金属に対する適切なエッチングによって、次の層を作成するために非露光部分のフォトレジストを除去することができる露光領域において下側の金属を除去して、所望の底部金属パターンを残しておくことができる。
【００４４】
種々の特定の技術を用いてボックス１７０の動作を実行することもできる。一つの作業実施方法において、底部金属層は１５００オングストロームの厚さがあり、モリブデンとクロミウムを有する。底部金属層はエッチングされてテーパー状のゲートラインを得ることもできる。種々の他の技術を用いて底部金属層を生成することもでき、アルミニウム上のチタン／タングステン等のシャント層を付与する技術、アルミニウムの交ばん層を付与してヒロック（小山部分）の形成を防止する技術、及びアルミニウム層上に誘電層を付与してヒロックを平板化する技術が含まれる。
【００４５】
ボックス１７２の動作は、底部窒化層、非晶質シリコン層、上部窒化層を生成する。ボックス１７２の動作は、真空状態を破壊することなく連続して３つの層を付着した３層付着方法又はエッチストップ方法を用いてプラズマ化学蒸着法（ＣＶＤ）で実行されている。底部窒化層は３００乃至３８０℃で付着された窒化シリコンであって、１．８７乃至１．９７の屈折率と３０００オングストロームの膜厚を得る。非晶質シリコン層は５乃至１２％の水素によって２３０乃至３００℃で付着することができ、３００乃至５００オングストロームの膜厚となる。上部窒化層は２００乃至２５０℃で付着される窒化シリコンであり、１．９７乃至２．０７の屈折率と１０００乃至１５００オングストロームの膜厚を得る。作業実施方法において、底部窒化物には３８０℃の温度を使用し、非晶質シリコンには５％の水素で２８０℃の温度を、さらに上部窒化物には２５０℃の温度を使用した。
【００４６】
非晶質シリコン層はエッチストップとして動作するため、次のエッチングは非晶質シリコン層と底部窒化層を除去せずに上部窒化層を除去することができる。ボックス１７４の動作はこのため、上部窒化物のパターンを形成する。図２にあるようなアイランド１４４のほかに、上部窒化物パターンは、データライン１４０とゲートライン１４６における信号が分離されて結合しないような十分な厚さとされるクロスオーバー領域１５０における絶縁層を含むことがある。
【００４７】
ボックス１７４の動作はボックス１７０に関連して上述されたようなフォトレジスト露光プロセスで実施され、２、５分間、又はクリアーするまで水１０対ＨＦ（ハフニウム）１の割合でウェットエッチングを用いて、ゲートリードよりもかなり小さなアイランド１４４を備えた非セルフアラインＴＦＴを得ることができる。実際の具体例において、アイランドは、幅約５μｍ、長さ約１６μｍであり、そのエッジはゲートリードのエッジから５乃至８μｍの間にあり、基板側からの光がＴＦＴのチャネル内に漏れを生じさせないような配列となっている。上部窒化物パターンは、ゲートライン１４６と他のゲートラインの上の領域のみを有するので、バックサイド露光を適切なマスクと組み合わせて使用することによって、ＴＦＴ内のゲートリードのエッジまで延出する上部窒化物パターンを得ることもできる。バックサイド露光技術を用いてセルフアラインＴＦＴを生成することができ、これによって上部及び底部の両金属層の重畳部分を最小化することによってＴＦＴ性能を向上させることができる。何れの場合にも、上部窒化物パターンのエッジを、ＴＦＴ又はクロスオーバー１５０の一方におけるゲートライン１４６のエッジに対して正確に位置合わせする必要はない。ボックス１７４の動作はまた、非晶質シリコンの別の層の付着のためのアレイを作成するために水２００対ＨＦ１の溶液で３０乃至６０秒間クリーニングすることを含むものでもよい。
【００４８】
ボックス１７６の動作はｎ＋ドープされた非晶質シリコンのパターンを生成し、ソースとドレインの接点を付与する。ボックス１７６の動作は、まずプラズマＣＶＤを実行して、２００乃至２５０℃の温度と、５乃至１５％の水素によってｎ＋ドープされた非晶質シリコンを１０００オングストロームの厚さに付着することができる。非晶質シリコンは、例えば、０．５乃至２％のリン、作業実施例では１％のリンでドープすることができる。さらに、ボックス１７０について上述されたようなフォトレジスト露光プロセスを、ＣＦ4 ４対酸素１を用いたドライプラズマエッチングとともに使用することによって、透明電極１４２が形成されることになる領域からｎ＋層とドープされてない非晶質シリコン層を除去して、基板上には底部窒化物のみを残すことができる。クロスオーバー領域１５０とデータライン１４０下側の他の領域では、ｎ＋層が残存して平滑層を形成して、データライン１４０を上部窒化層のエッジにわたって連続的に形成することができる。
【００４９】
ボックス１８０の動作は、ボックス１７２と１７６の動作中に、ゲートパッド上に付着される層中を切断する。ボックス１８０の動作は、ＣＦ4 １０対酸素１のプラズマエッチング液を用いてボックス１７０について上述されたようなフォトレジスト露光プロセスで実行することができる。ボックス１８０の動作はまた、次の工程の間に金属と金属との接触を行なうことを極めて確実にするためにゲートラインに対し付加的に切断を行なうことができる。
【００５０】
ボックス１８２の動作はＩＴＯパターンを形成して透明電極１４２を形成する。ボックス１８２の動作は、室温で０．５乃至１．５％の酸素中でＩＴＯの層の反応性スパッタ付着を行なうことによって５００乃至１０００オングストロームの厚さになるように実行することができる。次に、ボックス１７０に関連して上述されたようなフォトレジスト露光プロセスをＨＣｌのウェットエッチングとともに用いることによって、透明電極１４２以外のどこでもＩＴＯ層を除去することができる。このプロセスにおいて使用されるマスクはボックス１７６において使用されるマスクの補充用であるが、わずかなバイアスのため、ＩＴＯ層はｎ＋非晶質シリコン層からわずかに離れている。残りのＩＴＯ層を２００乃至２３０℃で１時間乃至３時間の間の適切な時間にわたってアニーリング（熱処理）することができる。
【００５１】
ボックス１８４の動作は図６に示されるような上部金属パターンを生成する。上部金属層はバリヤー層と導電層を含み、バリヤー層は導電層からの金属がｎ＋非晶質シリコン層に拡散されるのを防止する金属である。バリヤー層はクロミウム又はチタン−タングステンを有するものでもよく、低応力層を生成する圧力で付着される。導電層は例えば、アルミニウムでもよい。
【００５２】
ボックス１８４の動作は、真空状態を中断することなく連続して、５００オングストロームのチタン／タングステン、３０００乃至４０００オングストロームのアルミニウム、及び５００乃至１０００オングストロームのチタン／タングステンをスパッタ付着することによって実行することができる。別のシーケンスでは、４０００オングストロームのアルミニウムの前に５００オングストロームのクロミウムを付着することになる。ボックス１８４の動作はまた、ウェットエッチングとともに、ボックス１７０について上述されたようなフォトレジスト露光プロセスを使用して、データライン１４０、ドレインリード１４２、充電リード１４４、及びボックス１８０で露光されたゲートパッド以外の上部金属層を除去するすることもできる。上部金属の３つの層に対して、エッチングを３つの工程で実行することができる。即ち、まず、Ｈ2 Ｏ2 でチタン／タングステンをエッチングし、標準アルミニウムエッチング液でエッチングし、さらにＨ2 Ｏ2 でチタン／タングステンを再びエッチングする。ゲートパッド上の上部金属層によって接着がより容易になる。
【００５３】
ボックス１９０の動作は、ボックス１７６から残存するｎ＋層のパターンを生成し、そこでＴＦＴリードは分離され、ｎ＋層はアレイの外辺部にあるすべての隣接ゲートとデータパッドとの間に静電損傷抵抗（ＥＳＤレジスタ）を付与する。ボックス１９０の動作は、ＣＦ4 １０対酸素１の従来のドライプラズマエッチング技法とともに、ボックス１７０について上述されたようなフォトレジスト露光プロセスによって実行して、非マスク領域からｎ＋層とドープされてない非晶質シリコン層を除去することができる。マスクはＥＳＤレジスタのみを被覆する必要があるが、これは上部金属層がその下側のｎ＋層のエッチングを防止するからである。ボックス１９０の動作はデータライン１４０、ドレインライン１５２、及び充電リード１５４を分離し、３つのＴＦＴリードを相互に分離することを保証する。
【００５４】
ボックス１９２の動作は、パッシベーションパターンを付与する。ボックス１９０の動作は、１８０乃至２１０℃で屈折率１．７乃至１．８において、厚さ６０００オングストロームの酸窒化シリコンのパッシベーション層を付着することによって実行することができる。作業実施例では１９０℃を用いた。ボックス１９２の動作は、ＣＦ4 １０対酸素１のプラズマエッチングとともに、ボックス１７０について上述されたようなフォトレジスト露光プロセスを使用して、パッシベーション層をデータ及びゲートパッドから除去をすることができる。
【００５５】
ボックス１９４の動作は完成されたアレイを検査し、欠陥のある２進制御ユニット、走査ライン又はデータラインの開口、ライン間の短絡状態を検出且つ修復する。アレイは非常に高密度であるため、常にＯＦＦ状態の数個の２進制御ユニットは視覚的に確認できない。同じ理由により、拡大及び他の適切な測定が欠陥のある２進制御ユニットを検出するために必要である。欠陥のある２進制御ユニットが検出されると、カリフォルニア州、サンジョゼのフォト・ダイナミックス・インクや、カリフォルニア州、オレンジのＸＭＲコーポレーションによる一般的なレーザ修復ステーションを用いて修復することができる。修復プロセスは、例えば、ゲートライン１４６とゲートリード１４８の間の電気接続を除去することができる。同様に、開口は、その開口を横切って導電層を付着することによって修復され、短絡は短絡の何れか一方の側にある走査ラインを切断することによって修復される。
【００５６】
最後に、ボックス１９６の動作は、液晶ディスプレイ（ＬＣＤ）を組み立て、ＬＣＤの組み立て後にＥＳＤレジスタをスクライブして取り除くことができる。レジスタ等のＥＳＤ構造はアクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）には必要である。なぜなら、組み立て中に約１００オングストロームのポリイミドの薄層はグルーイング（接着）の前にバフ研磨又は摩擦されるからである。その結果、液晶が毛管現象によってキャビティを充てんすると、配列される。ＥＳＤ構造は、結果としての静電荷が回路構成を破壊することを防止する。組み立て後にスクライブされて破壊される必要のあるＥＳＤレジスタを使用するよりも、ＥＳＤ短絡バーをボックス１２０の動作の後にすべての隣接するパッド間に付着することができる。つまり、ＥＳＤ短絡バーは図７の右側に示されるように組み立て後にウェットエッチングによって除去することができる。
【００５７】
ボックス２００の動作はボックス１９２と同様にパッシベーションパターンを生成する。ボックス２０２の動作はボックス１９４のように検査且つ修復を行なう。しかしながら、ボックス２０４の動作はＥＳＤ短絡バーを生成する。そして、ボックス２０６の動作はＬＣＤを組み立て、完全に組み立てられた後で短絡バーを除去する。
【００５８】
図８及び図９は、図７のプロセスを用いて生成される薄膜構造についての、図６の線Ａ−Ａ及びＢ−Ｂに沿ったそれぞれの断面図を示している。これらの２つの図において、同じ材料の層は同じ様に陰影付けされ且つ同一番号を有する。
【００５９】
基板２３０は薄膜構造が形成される表面２３２を有し、該薄膜構造は図６にあるゲートライン１４６となる底部金属層２３４から始まる。底部金属層２３４の上には底部窒化層２４０が形成され、その後にドープされてない非晶質シリコン層２４２が来る。非晶質シリコン層２４２の上には上部窒化層２４４があり、図９に示されるエッジ２４６と２４８を備えている。上部窒化層２４４が存在するところではその上に、また、ほかの場所では非晶質シリコン層２４２の上に、ｎ＋非晶質シリコン層２５０が形成される。ｎ＋層２５０の上には上部金属層２５２がある。上部金属層２５２と他の露光された層の上にはパッシベーション層（図示せず）が形成されることもある。
【００６０】
基板２３０は、プラズマ強化ＣＶＤ法によって付着される場合にｎ＋非晶質シリコン層２５０と同じ熱膨張係数を有するＣｏｒｎｉｎｇ７０５９Ｇｌａｓｓでもよい。熱膨張係数を一致させることによって、上部金属層２５２にかかる許容できる応力が生じられることになる。さらに、ｎ＋層２５０のエッジが上部金属層２５２のエッジと位置合わせされるが、これは、層２５０をエッチングする際のマスクパターンとして層２５２が使用されるからである。
【００６１】
図７におけるプロセスは図６の配列を実施するために使用することができる多数のプロセスの一つにすぎない。他の例として、上部ＩＴＯ層を生成するプロセスや、底部ＩＴＯ層を生成するプロセスもあげられる。これらの代替プロセスは図８と図９に示されるプロセスのような層を生成することになる。
【００６２】
上記実施例は、基板としてＣｏｒｎｉｎｇ７０５９Ｇｌａｓｓを用いているが、石英又はセラミック等の他のガラス基板や非ガラス基板を用いることもできる。
【００６３】
上述された実施例は概して、同質の層を含むものであるが、複数のサブレイヤ、又は組成の異なる層を含むものであってもよい。
【００６４】
本発明は多くの方法において応用が可能であり、ＡＭＬＣＤアレイや交差する直交導電ラインを備えた他のアレイが含まれる。
【００６５】
【発明の効果】
本発明は上記のように構成されるので、導電ラインがクロスオーバー領域において連続的に形成されることによって、断線もしくは導電ラインの損傷が低減されるという効果を有する。
【図面の簡単な説明】
【図１】２本の交差する導電ラインが第１と第２の絶縁層と、平滑層によって分離されている薄膜構造を備えた製品を示す概略部分平面図である。
【図２】図１の線２−２に沿った断面図である。
【図３】図１の線３−３に沿った断面図である。
【図４】図２と図３に示されるような層を生成する場合の一般的動作を示すフローチャートである。
【図５】交差し、且つ第１と第２の絶縁層と平滑層によって分離されている導電ラインを備えたアレイの概略平面図である。
【図６】図５のアレイの光制御ユニットの概略平面図である。
【図７】図５に示されるようなアレイを生成可能なプロセスにおける動作を示すフローチャートである。
【図８】図５に示されるようなアレイを生成する際に図７のプロセスによって生成される層の断面図である。
【図９】図５に示されるようなアレイを生成する際に図７のプロセスによって生成される層の別の断面図である。
【符号の説明】
１２ 導電ライン
１４ 導電ライン
１６ クロスオーバー領域
２０ 接続点
２２ 接続点
３０ 基板
３４ 薄膜構造
４０ 第１の絶縁層
４２ 第２の絶縁層
４４ 平滑層
５０ エッジ
５２ エッジ
Claims (4)
- 薄膜トランジスタ装置であって、
表面を有する基板と、
ゲートリード、ソース接点、及びドレイン接点を有する第 1 の薄膜トランジスタ及び第２の薄膜トランジスタと、
第１の導電ラインとゲートリードを有する第 1 のパターンの導電層と、
第２の導電ライン、第1の接点リード、及び第２の接点リードを有する第２のパターンの導電層であって、第１の接点リードは第１の接続点で第１の薄膜トランジスタを第２の導電ラインに接続し、第２の接点リードは第２の接続点で第２の薄膜トランジスタを第２の導電ラインに接続し、第２の導電ラインは第１と第２の各接続点の間に延出するとともに、第１と第２の接続点の間のクロスオーバー領域において第１の導電ラインと交差することによって、第１の導電ラインはクロスオーバー領域において第２の導電ラインと基板の表面との間にあり、第１の導電ラインはクロスオーバー領域において第１のエッジを有し、第２の導電ラインはクロスオーバー領域において第２のエッジを有する、該第２のパターンの導電層と、
前記第１及び第２の導電ラインの間にあり、クロスオーバー領域において第１の導電ラインを被覆する絶縁層と、
ソース接点及びドレイン接点を有し、ｎ＋ドープされた非晶質シリコンを含む平滑層であって、該平滑層は、クロスオーバー領域において絶縁層の上にあるとともに第２の導電ラインの下にあり且つ第２の導電ラインと直接接触し、第１及び第２の各接続点の間に位置し、第２の導電ラインが第１の導電ラインの第１のエッジの上に連続して形成され且つ第１と第２の接点リードと電気接続するように形成される外表面を有し、クロスオーバー領域において第２の導電ラインの第２エッジに位置合わせされる第３のエッジを有する該平滑層と
を有する薄膜トランジスタ装置。 - さらに、第１電極、第２電極、容量の誘電体層、及び前記平滑層を有する蓄積容量を有し、
前記第１のパターンの導電層は、第１電極を有し、
前記第２のパターンの導電層は、第２電極を有し、
前記絶縁層は、容量の誘電体層を有し、
前記平滑層は、第２電極と容量の誘電体層との間にある
請求項１に記載の薄膜トランジスタ装置。 - 基板の表面に薄膜トランジスタ構造を形成する方法であって、
第１の導電層を生成する工程を有し、
前記第１の導電層のパターンを形成して、１）第１の薄膜トランジスタの第１のゲートリード、２）第２の薄膜トランジスタの第２のゲートリード、及び３）第１のエッジを有する第１の導電ラインを生成する工程を有し、
第１の導電ラインが絶縁層と基板の表面との間にあるように絶縁層を生成する工程を有し、前記絶縁層は第１の導電ラインの第１のエッジを被覆するように第１の導電ラインより幅が広く、
前記絶縁層と第１の導電ラインが平滑層と基板の表面との間にあるようにｎ＋ドープされた非晶質シリコンを含む平滑層を生成する工程を有し、該平滑層は、基板の表面から離れて向き合う外表面を有するとともに、第１の導電ラインの第１のエッジにわたって延出し、第１及び第２の薄膜トランジスタ各々のソース接点及びドレイン接点を有し、
平滑層が第２の導電層と絶縁層との間にあるように第２の導電層を生成する工程を有し、
マスク材料のパターンを生成するリソグラフィを実行する工程を有し、該パターンされたマスク材料は第２の導電層の一部を被覆し、該被覆された一部は第１及び第２の接続点間に延出する導電ラインのように形成され、第２の導電層の該被覆された一部はクロスオーバー領域において第１の導電ラインを横切って延出し、該領域は第１の導電ラインの第 １のエッジを含み、
第２の導電層の被覆された一部が残るようにマスク材料のパターンで被覆されていない第２の導電層の領域を除去するようにエッチングする工程を有し、被覆された一部は、クロスオーバー領域において第１の導電ラインと交差する第２の導電ラインを形成するとともに、第１の接続点で第１の薄膜トランジスタを第２の導電ラインに接続する第１の接点リード、及び第２の接続点で第２の薄膜トランジスタを第２の導電ラインに接続する第２の接点リードを形成し、
第２の導電ラインの第２のエッジをエッチングして該第２のエッジを形成した後に、平滑層の第３のエッジをエッチングして該第３のエッジを形成するように平滑層をエッチングする工程を有し、該第３のエッジと該第２のエッジが位置合わせされ、
前記平滑層を生成する工程は、前記第２の導電層を生成する工程によって第２の導電層が第１の導電ラインのエッジの上に連続して形成されるように該平滑層の外表面を生成し、第２の導電ラインは第１と第２の各接続点と電気接続し、平滑層はクロスオーバー領域において第２の導電ラインに直接接触する、
薄膜トランジスタ形成方法。 - 基板の表面に薄膜トランジスタ構造を形成する方法であって、
第１の導電層を生成する工程を有し、
前記第１の導電層のパターンを形成して、１）第１の薄膜トランジスタの第１のゲートリード、２）第２の薄膜トランジスタの第２のゲートリード、３）第１のエッジを有する第１の導電ライン、及び４）蓄積容量の第１電極を生成する工程を有し、
第１の導電ラインが絶縁層と基板の表面との間にあるように絶縁層を生成する工程を有し、前記絶縁層は第１の導電ラインの第１のエッジを被覆するように第１の導電ラインより幅が広く、蓄積容量の誘電体層を形成し、
前記絶縁層と第１の導電ラインが平滑層と基板の表面との間にあるようにｎ＋ドープされた非晶質シリコンを含む平滑層を生成する工程を有し、該平滑層は、基板の表面から離れて向き合う外表面を有するとともに、第１の導電ラインの第１のエッジにわたって延出し、第１及び第２の薄膜トランジスタ各々のソース接点及びドレイン接点を有し、蓄積容量の第２電極と基板の表面との間にあり、
平滑層が第２の導電層と絶縁層との間にあるように第２の導電層を生成する工程を有し、
マスク材料のパターンを生成するリソグラフィを実行する工程を有し、該パターンされたマスク材料は第２の導電層の一部を被覆し、該被覆された一部は第１及び第２の接続点間に延出する導電ラインのように形成され、第２の導電層の該被覆された一部はクロスオーバー領域において第１の導電ラインを横切って延出し、該領域は第１の導電ラインの第１のエッジを含み、
第２の導電層の被覆された一部が残るようにマスク材料のパターンで被覆されていない第２の導電層の領域を除去するようにエッチングする工程を有し、被覆された一部は、クロスオーバー領域において第１の導電ラインと交差する第２の導電ラインを形成するとともに、第１の接続点で第１の薄膜トランジスタを第２の導電ラインに接続する第１の接点リード、及び第２の接続点で第２の薄膜トランジスタを第２の導電ラインに接続する第２の接点リードを形成し、蓄積容量の第２電極を形成し、
第２の導電ラインの第２のエッジをエッチングして該第２のエッジを形成した後に、平滑層の第３のエッジをエッチングして該第３のエッジを形成するように平滑層をエッチングする工程を有し、該第３のエッジと該第２のエッジが位置合わせされ、
前記平滑層を生成する工程は、前記第２の導電層を生成する工程によって第２の導電層が第１の導電ラインのエッジの上に連続して形成されるように該平滑層の外表面を生成し、第２の導電ラインは第１と第２の各接続点と電気接続し、平滑層はクロスオーバー領域において第２の導電ラインに直接接触する、
薄膜トランジスタ形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US23488594A | 1994-04-28 | 1994-04-28 | |
| US234885 | 1994-04-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07302837A JPH07302837A (ja) | 1995-11-14 |
| JP4145366B2 true JP4145366B2 (ja) | 2008-09-03 |
Family
ID=22883215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9519495A Expired - Lifetime JP4145366B2 (ja) | 1994-04-28 | 1995-04-20 | 薄膜トランジスタ装置及び薄膜トランジスタ構造形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0681325A3 (ja) |
| JP (1) | JP4145366B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4700510B2 (ja) * | 1998-12-18 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| ATE546836T1 (de) | 2005-04-21 | 2012-03-15 | Fiat Ricerche | Anwendung einer transparenten leuchtdiodenanzeigevorrichtung in einem kraftfahrzeug |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60132344A (ja) * | 1983-12-20 | 1985-07-15 | Nec Corp | 半導体装置 |
| JPS60262443A (ja) * | 1984-06-08 | 1985-12-25 | Nec Corp | 多層配線の形成方法 |
| DE3640174A1 (de) * | 1985-11-27 | 1987-06-04 | Sharp Kk | Duennfilm-transistor-anordnung |
| JPS62226668A (ja) * | 1986-03-27 | 1987-10-05 | Sharp Corp | 薄膜トランジスタ |
| JPH0213928A (ja) * | 1988-07-01 | 1990-01-18 | Sharp Corp | 薄膜トランジスタアレイ |
| JPH0824191B2 (ja) * | 1989-03-17 | 1996-03-06 | 富士通株式会社 | 薄膜トランジスタ |
| US5153754A (en) * | 1989-06-30 | 1992-10-06 | General Electric Company | Multi-layer address lines for amorphous silicon liquid crystal display devices |
-
1995
- 1995-04-20 JP JP9519495A patent/JP4145366B2/ja not_active Expired - Lifetime
- 1995-04-26 EP EP95302788A patent/EP0681325A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0681325A3 (en) | 1997-04-23 |
| JPH07302837A (ja) | 1995-11-14 |
| EP0681325A2 (en) | 1995-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3102392B2 (ja) | 半導体デバイスおよびその製造方法 | |
| US7205570B2 (en) | Thin film transistor array panel | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP3281167B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7705355B2 (en) | Thin-film transistor display devices having composite electrodes | |
| US5872021A (en) | Method for manufacturing LCD device capable of avoiding short circuit between signal line and pixel electrode | |
| JP2537150B2 (ja) | 制御用トランジスタを備える電気光学ディスプレイパネルとその製造方法 | |
| KR100583979B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US5990998A (en) | Active matrix liquid crystal display and related method | |
| TW200403508A (en) | Display device and repairing method for broken line of the device | |
| US6654074B1 (en) | Array substrate for liquid crystal display device with shorting bars external to a data pad and method of manufacturing the same | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US7223997B2 (en) | Thin film transistor array panel | |
| US5486939A (en) | Thin-film structure with insulating and smoothing layers between crossing conductive lines | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH10290012A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| TW573162B (en) | Active matrix liquid crystal device and method of making the same | |
| CN100590499C (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| KR100632216B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP4145366B2 (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ構造形成方法 | |
| US6621536B1 (en) | Matrix wiring substrate having an auxiliary line connected to a bundling line | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100668136B1 (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070712 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |