JP4144182B2 - メモリのデータ管理装置およびメモリのデータ管理方法 - Google Patents

メモリのデータ管理装置およびメモリのデータ管理方法 Download PDF

Info

Publication number
JP4144182B2
JP4144182B2 JP2001013658A JP2001013658A JP4144182B2 JP 4144182 B2 JP4144182 B2 JP 4144182B2 JP 2001013658 A JP2001013658 A JP 2001013658A JP 2001013658 A JP2001013658 A JP 2001013658A JP 4144182 B2 JP4144182 B2 JP 4144182B2
Authority
JP
Japan
Prior art keywords
data
memory
flag
reading
specified value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001013658A
Other languages
English (en)
Other versions
JP2002215469A (ja
Inventor
輝眞 西
芳晴 吉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001013658A priority Critical patent/JP4144182B2/ja
Publication of JP2002215469A publication Critical patent/JP2002215469A/ja
Application granted granted Critical
Publication of JP4144182B2 publication Critical patent/JP4144182B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、データの書き換えが可能なメモリを備えたメモリのデータ管理装置およびメモリのデータ管理方法に関するものである。
【0002】
【従来の技術】
従来より、プログラマブルコントローラなどの機器の動作状態を監視するための表示器が提供されている。この種の表示器は、液晶表示装置のような表示装置と、動作状態を監視する対象となる外部機器に接続するためのインタフェース部と、インタフェース部で授受したデータを格納するメモリと、メモリへのデータの書き込み機能およびメモリからのデータの読み込み機能を有しメモリに格納されたデータを参照して表示装置へ適宜の表示をさせるように動作するCPUよりなる制御部とを備えている。ここにおいて、制御部とメモリとからなるデータ管理装置は、メモリに格納されたデータの書き換えが可能となっている。
【0003】
【発明が解決しようとする課題】
ところで、上述のデータ管理装置では、データの書き換え中に何らかの原因でデータの書き換えが中断された場合、そのデータは最後まで書き換えが完了せずに信頼できないデータ(以下、異常データと称す)となることがある。しかしながら、上述の制御部では、メモリに格納されたデータの信頼性を判定することができないので、上記異常データを参照して動作する機会が発生した時に、誤動作し暴走してしまうことがあった。
【0004】
本発明は上記事由に鑑みて為されたものであり、その目的は、メモリから読み込むデータの信頼性を高めることができるメモリのデータ管理装置およびメモリのデータ管理方法を提供することにある。
【0005】
【課題を解決するための手段】
請求項1の発明は、上記目的を達成するために、データを格納するメモリと、外部機器から送られてくるデータおよびデータの前後それぞれに付加されたフラグを前記メモリへ書き込む書込み手段と、前記メモリに格納されたデータおよび当該データの前後のフラグを読み込み可能な読み込み手段と、当該データの前後のフラグの少なくとも一方が規定値と一致しないときに当該データを異常データと判定する判定手段とを備えることを特徴とするものであり、外部機器から送られてくるデータおよびデータの前後それぞれに付加されたフラグを前記メモリへ書き込む書込み手段を備え、前記規定値には各フラグそれぞれについてデータが有効であることを示す有効規定値とデータが無効であることを示す無効規定値とがあり、前記判定手段は、前記読み込み手段により読み込まれた各フラグそれぞれが有効規定値と一致するときに当該データを有効データと判定して前記読み込み手段に読み込ませ、各フラグそれぞれが無効規定値と一致するときに当該データを無効データと判定する機能を有しているので、前記メモリへの書込み処理が正常に行われた場合には前記メモリにデータおよびデータの前後それぞれに付加されたフラグが書き込まれ、また、前記メモリに格納されたデータおよび当該データの前後のフラグを読み込み可能な読み込み手段と、当該データの前後のフラグの少なくとも一方が規定値と一致しないときに当該データを異常データと判定する判定手段とを備えているので、前記外部機器から送るデータの前後に付加するフラグを約束事として上記規定値に設定しておけば、書込み処理が何らかの原因により中断して完了せずに前記メモリに書き込まれたデータは前記判定手段により異常データと判定されるから、異常データと判定されたデータの読み込みを行わないようにすることで読み込み手段により読み込むデータの信頼性を高めることができる。さらに、前記メモリに格納されたデータの前後のフラグの値を前記書き込み手段により書き換えることによってデータを有効データとしたり無効データとしたりすることができ、データ管理が容易になる。
【0007】
請求項の発明は、請求項1の発明において、前記外部機器から送られてくるデータとその前のフラグとの間にデータのバイト数の情報が付加されており、前記書込み手段は前記データおよび前記データの前後のフラグとともに前記バイト数の情報を前記メモリへ書き込む機能を有し、前記判定手段は、前記読み込み手段により読み込まれたバイト数の情報が前記メモリの全バイトに共通な初期値と一致するときに当該データを異常データと判定する機能を有するので、前記外部機器から送るデータのバイト数の情報を上記初期値以外に設定しておけば、前記読み込み手段により読み込まれたバイト数の情報が上記初期値と一致するか否か前記判定手段により判定され、上記初期値と一致するときには異常データと判定されるから、異常データと判定されたデータの読み込みを行わないようにすることで読み込み手段により読み込むデータの信頼性を高めることができる。
【0008】
請求項の発明は、請求項1または請求項2の発明において、前記メモリとして全ビットが初期状態においてあらかじめ1に設定されており1から0への書き込みのみが可能なフラッシュROMを用いるので、上記規定値などを適宜設定することができるとともに停電などによって上記データなどが失われるのを防止することができる。
【0010】
請求項の発明は、請求項記載のメモリのデータ管理装置を用いたメモリのデータ管理方法であって、前記メモリに格納されたデータを読み込む読み込み処理にあたって、前記メモリに格納されたデータの前に付加されたフラグを前記読み込み手段により読み込んで、前記判定手段によりそのフラグが有効規定値と一致するか判断され一致しないときとには読み込み処理を終了させ、データの前に付加されたフラグが前記有効規定値と一致するときには前記データの後に付加されたフラグを前記読み込み手段により読み込んで、前記判定手段によりそのフラグが有効規定値と一致するか判断され一致しないときには読み込み処理を終了させ、データの後に付加されたフラグが有効規定値と一致するときには前記読み込み手段によりデータを読み込ませることを特徴とし、前記外部機器から送るデータの前後に付加するフラグを約束事として有効規定値に設定しておけば、前記メモリからデータを読み込む読み込み処理において、前記メモリに格納されたデータの前に付加されたフラグが前記読み込み手段により読み込まれ前記判定手段により異常データであると判定された場合には読み込み処理が終了し、且つ、前記メモリに格納されたデータの後に付加されたフラグが前記読み込み手段により読み込まれ前記判定手段により異常データであると判定された場合には読み込み処理が終了するから、異常データが前記読み込み手段により読み込まれるのを防止でき有効データのみを正常データとして読み込むようにすることができ、前記読み込み手段により読み込むデータの信頼性の高いメモリのデータ管理装置を実現することができる。
【0011】
請求項の発明は、請求項記載のメモリのデータ管理装置を用いたメモリのデータ管理方法であって、前記メモリに格納されているデータの前後のフラグを前記書込み手段により書き換えることで前記メモリに格納されているデータの有効/無効を切り換えることを特徴とし、前記メモリに格納されているデータを有効データと無効データとで区別して管理することができ前記メモリから読み込むデータの信頼性を高めることができる。
【0012】
【発明の実施の形態】
(実施形態1)
本実施形態のメモリのデータ管理装置は、図1に示すように、後述の外部機器から送られてくるデータなどが格納されるメモリ1と、メモリ1へのデータの書き込み機能およびメモリ1からのデータの読み込み機能を有しメモリ1に格納されたデータを参照して動作するCPUよりなる制御部2と、制御部2を外部機器に接続するためのインタフェース部3とを備えている。なお、制御部2の動作はCPUに格納されたプログラムによって決定される。
【0013】
上述の外部機器からデータ管理装置へは図2に示すフォーマットのデータが送られてくる。すなわち、外部機器からデータ管理装置へは、データの書き込み開始を判定するフラグ1、データのバイト数の情報、使用するデータ、データの書き込み終了を判定するフラグ2からなる信号が送られるようになっている。要するに、外部機器から送られてくるデータの前後にはフラグ(フラグ1、フラグ2)が付加されている。
【0014】
一方、制御部2は、メモリ1へフラグ1、バイト数、データ、フラグ2を書き込む書き込み手段4と、メモリ1に格納されたフラグ1、バイト数、データ、フラグ2を読み込み可能な読み込み手段5と、インタフェース3を介して外部機器に接続され書き込み手段4および読み込み手段5などを制御する制御手段6とを備えている。
【0015】
制御手段6は、外部機器から送られてきたフラグ1、バイト数、データ、フラグ2をメモリ1へ図4(a)に示すよう1つのデータブロックとして格納するように書き込み手段4を制御する。メモリ1としてはフラッシュROMのようなデータの書き換えが可能な不揮発性メモリを用いれば、データを適宜書き換える(設定する)ことができるとともに停電などによってデータなどが失われるのを防止することができる。
【0016】
以下、メモリ1への書き込み処理について図3を参照しながら説明する。
【0017】
データの書き込み処理が開始されると、まずメモリ1へのフラグ1の書き込みが行われ(S1)、その後、データのバイト数の書き込みが行われ(S2)、次に、データの書き込みが行われ(S3)、最後にフラグ2の書き込みが行われる(S4)。
【0018】
図4(a)に示す例では、メモリ1に4つのデータD1〜D4が各データD1〜D4ごとにフラグ1、バイト数、フラグ2と合わせて格納されている。要するに、図4(a)に示した例では、メモリ1に4つのデータブロックが格納されており、残りが空き領域となっている。ところで、上述の外部機器から送られてくるデータに付加されるフラグ1の値がA1に設定され、フラグ2の値がA2に設定されているものとし、上述の4つのデータブロックがメモリ1へ正常に書き込まれた状態では、図4(a)中の各フラグ1の値は括弧内に示すようにA1となり、各フラグ2の値は括弧内に示すようにA2となっている。また、図4(a)に示すような状態から、データD2およびデータD4が不要となってデータD2,D4を無効なデータとしたい場合には、メモリ1上でデータD2,D4のフラグ1の値をB1(≠A1)に書き換え、フラグ2の値をB2(≠A2)に書き換えることで、有効なデータ(有効データ)D1,D3と無効なデータ(無効データ)D2,D4とを区別して管理するようになっている。図4(b)はこのような書き換えを行った後のメモリ1の使用形態を示しており、データD2,D4それぞれのフラグ1の値は括弧内に示すようにB1となり、フラグ2の値は括弧内に示すようにB2となっている。ここにおいて、A1,A2はデータが有効であることを示す有効規定値として設定されており、B1,B2はデータが無効であることを示す無効規定値として設定されている。なお、説明の都合上、有効規定値と無効規定値とを特に区別する必要がない場合には単に規定値と呼ぶことにする。
【0019】
ところで、制御手段6は、データの前後のフラグ1およびフラグ2の少なくとも一方が規定値と一致しないときに当該データを異常データと判定する判定手段(図示せず)を備えており、読み込み手段5によるデータの読み込み処理を制御するにあたって、判定手段により異常データと判定されたデータに関しての読み込みを禁止するようになっている。なお、判定手段は、フラグ1、フラグ2が無効規定値B1、B2と一致するときにデータを無効データと判定する機能を有している。また、制御手段6、書き込み手段4、読み込み手段5、判定手段は制御部2のCPUに適宜のプログラムを格納することにより実現される。
【0020】
以下、メモリ1からのデータの読み込み処理について図5を参照しながら説明する。ただし、メモリ1はデータが全く格納されていない初期状態では全てのバイトが同じ値Xになっているものとする。
【0021】
データの読み込み処理が開始されると、まず、読み込むデータの先頭のアドレスをセットし(S11)、その後、データ有効・無効判定処理が行われる(S12)。
【0022】
データ有効・無効判定処理では、フラグ1の値が有効規定値A1に一致するか否かが判定され(S21)、フラグ1の値が有効規定値A1と一致しない場合にはフラグ1の値がXに一致するか否かが判定される(S22)。S22においてフラグ1の値がXに一致しない場合には(hantei)=NGとし(S24)、データ有効・無効判定処理を終了する。一方、S22においてフラグ1がXに一致する場合には(hantei)=ENDとし(S24)、データ有効・無効判定処理を終了する。
【0023】
また、S21においてフラグ1の値が有効規定値A1に一致する場合にはバイト数がXに一致しないか否かが判定され(S25)、バイト数がXに一致する場合には(hantei)=NGとし(S23)、データ有効・無効判定処理を終了する。一方、S25において、バイト数がXに一致しない場合にはフラグ2が有効規定値A2に一致するか否かが判定され(S26)、フラグ2が有効規定値A2に一致しない場合には(hantei)=NGとし(S23)、データ有効・無効判定処理を終了する。一方、S26においてフラグ2が有効規定値A2に一致する場合には(hantei)=OKとし(S27)、データ有効・無効判定処理を終了する。
【0024】
そして、S12のデータ有効・無効処理が終了した後には、(hantei)=ENDであるか否かが判定され(S13)、(hantei)=ENDの場合にはデータの読み込み処理が終了する。一方、S13において(hantei)=ENDでない場合には、(hantei)=OKであるか否かが判定され(S14)、(hantei)=OKでない場合にはデータが異常データであると判定してデータの読み込みを行わず(S16)、S11に戻る。一方、S14において(hantei)=OKである場合にはデータが正常データであると判定されてデータの読み込みが行われ(S15)、S11に戻る。
【0025】
以上の説明から分かるように読み込み処理においては、書き込み処理が何らかの原因により中断して完了せずにメモリ1に書き込まれたデータは異常データと判定され、読み込まれないので、読み込み手段5により読み込むデータの信頼性を高めることができる。
【0026】
ところで、上述のメモリ1として全ビットが初期状態においてあらかじめ1に設定されており1から0への書き込みのみが可能なフラッシュROMを用いる場合には、全てのバイトがFF(HEX)となっている。なお、(HEX)は16進数であることを示す。
【0027】
したがって、メモリ1として上述のフラッシュROMを用いる場合には、上記Xの値をFF(HEX)として、上述の図2に示したフォーマットを図6に示すような構成とすればよい。すなわち、図6の上段に示すように、フラグ1を1バイト、バイト数を2バイト、データを0〜FFFE(HEX)バイト、フラグ2を1バイトとし、約束事として同図の下段に示すように、フラグ1の有効規定値A1をAA(HEX)、フラグ1の無効規定値B1を00(HEX)、バイト数を0〜FFFE(HEX)、フラグ2の有効規定値A2をBB(HEX)、フラグ2の無効規定値B2を00(HEX)とする。しかして、外部機器からデータ管理装置に送るデータの前後のフラグ1、フラグ2それぞれの値をAA(HEX)、BB(HEX)に設定しておけば、メモリ1に書き込まれたデータを後で無効なデータとすることができる。
【0028】
【発明の効果】
請求項1の発明は、データを格納するメモリと、外部機器から送られてくるデータおよびデータの前後それぞれに付加されたフラグを前記メモリへ書き込む書込み手段と、前記メモリに格納されたデータおよび当該データの前後のフラグを読み込み可能な読み込み手段と、当該データの前後のフラグの少なくとも一方が規定値と一致しないときに当該データを異常データと判定する判定手段とを備えるものであり、外部機器から送られてくるデータおよびデータの前後それぞれに付加されたフラグを前記メモリへ書き込む書込み手段を備え、前記規定値には各フラグそれぞれについてデータが有効であることを示す有効規定値とデータが無効であることを示す無効規定値とがあり、前記判定手段は、前記読み込み手段により読み込まれた各フラグそれぞれが有効規定値と一致するときに当該データを有効データと判定して前記読み込み手段に読み込ませ、各フラグそれぞれが無効規定値と一致するときに当該データを無効データと判定する機能を有しているので、前記メモリへの書込み処理が正常に行われた場合には前記メモリにデータおよびデータの前後それぞれに付加されたフラグが書き込まれ、また、前記メモリに格納されたデータおよび当該データの前後のフラグを読み込み可能な読み込み手段と、当該データの前後のフラグの少なくとも一方が規定値と一致しないときに当該データを異常データと判定する判定手段とを備えているので、前記外部機器から送るデータの前後に付加するフラグを約束事として上記規定値に設定しておけば、書込み処理が何らかの原因により中断して完了せずに前記メモリに書き込まれたデータは前記判定手段により異常データと判定されるから、異常データと判定されたデータの読み込みを行わないようにすることで読み込み手段により読み込むデータの信頼性を高めることができるという効果がある。さらに、前記メモリに格納されたデータの前後のフラグの値を前記書き込み手段により書き換えることによってデータを有効データとしたり無効データとしたりすることができ、データ管理が容易になるという効果がある。
【0030】
請求項の発明は、請求項1の発明において、前記外部機器から送られてくるデータとその前のフラグとの間にデータのバイト数の情報が付加されており、前記書込み手段は前記データおよび前記データの前後のフラグとともに前記バイト数の情報を前記メモリへ書き込む機能を有し、前記判定手段は、前記読み込み手段により読み込まれたバイト数の情報が前記メモリの全バイトに共通な初期値と一致するときに当該データを異常データと判定する機能を有するので、前記外部機器から送るデータのバイト数の情報を上記初期値以外に設定しておけば、前記読み込み手段により読み込まれたバイト数の情報が上記初期値と一致するか否か前記判定手段により判定され、上記初期値と一致するときには異常データと判定されるから、異常データと判定されたデータの読み込みを行わないようにすることで読み込み手段により読み込むデータの信頼性を高めることができるという効果がある。
【0031】
請求項の発明は、請求項1または請求項2の発明において、前記メモリとして全ビットが初期状態においてあらかじめ1に設定されており1から0への書き込みのみが可能なフラッシュROMを用いるので、上記規定値などを適宜設定することができるとともに停電などによって上記データなどが失われるのを防止することができるという効果がある。
【0033】
請求項の発明は、請求項記載のメモリのデータ管理装置を用いたメモリのデータ管理方法であって、前記メモリに格納されたデータを読み込む読み込み処理にあたって、前記メモリに格納されたデータの前に付加されたフラグを前記読み込み手段により読み込んで、前記判定手段によりそのフラグが有効規定値と一致するか判断され一致しないときとには読み込み処理を終了させ、データの前に付加されたフラグが前記有効規定値と一致するときには前記データの後に付加されたフラグを前記読み込み手段により読み込んで、前記判定手段によりそのフラグが有効規定値と一致するか判断され一致しないときには読み込み処理を終了させ、データの後に付加されたフラグが有効規定値と一致するときには前記読み込み手段によりデータを読み込ませるので、前記外部機器から送るデータの前後に付加するフラグを約束事として有効規定値に設定しておけば、前記メモリからデータを読み込む読み込み処理において、前記メモリに格納されたデータの前に付加されたフラグが前記読み込み手段により読み込まれ前記判定手段により異常データであると判定された場合には読み込み処理が終了し、且つ、前記メモリに格納されたデータの後に付加されたフラグが前記読み込み手段により読み込まれ前記判定手段により異常データであると判定された場合には読み込み処理が終了するから、異常データが前記読み込み手段により読み込まれるのを防止でき有効データのみを正常データとして読み込むようにすることができ、前記読み込み手段により読み込むデータの信頼性の高いメモリのデータ管理装置を実現することができるという効果がある。
【0034】
請求項の発明は、請求項記載のメモリのデータ管理装置を用いたメモリのデータ管理方法であって、前記メモリに格納されているデータの前後のフラグを前記書込み手段により書き換えることで前記メモリに格納されているデータの有効/無効を切り換えることを特徴とし、前記メモリに格納されているデータを有効データと無効データとで区別して管理することができ前記メモリから読み込むデータの信頼性を高めることができるという効果がある。
【図面の簡単な説明】
【図1】実施形態を示す概略ブロック図である。
【図2】同上において外部機器から送られるデータのフォーマットの説明図である。
【図3】同上の動作説明図である。
【図4】同上におけるメモリの使用形態の説明図である。
【図5】同上の動作説明図である。
【図6】同上の動作説明図である。
【符号の説明】
1 メモリ
2 制御部
3 インタフェース部
4 書き込み手段
5 読み込み手段
6 制御手段

Claims (5)

  1. データを格納するメモリと、外部機器から送られてくるデータおよびデータの前後それぞれに付加されたフラグを前記メモリへ書き込む書込み手段と、前記メモリに格納されたデータおよび当該データの前後のフラグを読み込み可能な読み込み手段と、当該データの前後のフラグの少なくとも一方が規定値と一致しないときに当該データを異常データと判定する判定手段とを備え、前記規定値には各フラグそれぞれについてデータが有効であることを示す有効規定値とデータが無効であることを示す無効規定値とがあり、前記判定手段は、前記読み込み手段により読み込まれた各フラグそれぞれが有効規定値と一致するときに当該データを有効データと判定して前記読み込み手段に読み込ませ、各フラグそれぞれが無効規定値と一致するときに当該データを無効データと判定する機能を有することを特徴とするメモリのデータ管理装置。
  2. 前記外部機器から送られてくるデータとその前のフラグとの間にデータのバイト数の情報が付加されており、前記書込み手段は前記データおよび前記データの前後のフラグとともに前記バイト数の情報を前記メモリへ書き込む機能を有し、前記判定手段は、前記読み込み手段により読み込まれたバイト数の情報が前記メモリの全バイトに共通な初期値と一致するときに当該データを異常データと判定する機能を有することを特徴とする請求項1記載のメモリのデータ管理装置。
  3. 前記メモリとして全ビットが初期状態においてあらかじめ1に設定されており1から0への書き込みのみが可能なフラッシュROMを用いることを特徴とする請求項1または請求項2記載のメモリのデータ管理装置。
  4. 請求項1記載のメモリのデータ管理装置を用いたメモリのデータ管理方法であって、前記メモリに格納されたデータを読み込む読み込み処理にあたって、前記メモリに格納されたデータの前に付加されたフラグを前記読み込み手段により読み込んで、前記判定手段によりそのフラグが有効規定値と一致するか判断され一致しないときとには読み込み処理を終了させ、データの前に付加されたフラグが前記有効規定値と一致するときには前記データの後に付加されたフラグを前記読み込み手段により読み込んで、前記判定手段によりそのフラグが有効規定値と一致するか判断され一致しないときには読み込み処理を終了させ、データの後に付加されたフラグが有効規定値と一致するときには前記読み込み手段によりデータを読み込ませることを特徴とするメモリのデータ管理方法。
  5. 請求項1記載のメモリのデータ管理装置を用いたメモリのデータ管理方法であって、前記メモリに格納されているデータの前後のフラグを前記書込み手段により書き換えることで前記メモリに格納されているデータの有効/無効を切り換えることを特徴とするメモリのデータ管理方法。
JP2001013658A 2001-01-22 2001-01-22 メモリのデータ管理装置およびメモリのデータ管理方法 Expired - Fee Related JP4144182B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001013658A JP4144182B2 (ja) 2001-01-22 2001-01-22 メモリのデータ管理装置およびメモリのデータ管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001013658A JP4144182B2 (ja) 2001-01-22 2001-01-22 メモリのデータ管理装置およびメモリのデータ管理方法

Publications (2)

Publication Number Publication Date
JP2002215469A JP2002215469A (ja) 2002-08-02
JP4144182B2 true JP4144182B2 (ja) 2008-09-03

Family

ID=18880475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001013658A Expired - Fee Related JP4144182B2 (ja) 2001-01-22 2001-01-22 メモリのデータ管理装置およびメモリのデータ管理方法

Country Status (1)

Country Link
JP (1) JP4144182B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008077669A (ja) * 2007-10-09 2008-04-03 Mitsubishi Electric Corp 記録方式

Also Published As

Publication number Publication date
JP2002215469A (ja) 2002-08-02

Similar Documents

Publication Publication Date Title
US6275911B1 (en) Memory writing device for an electronic device
JP4031190B2 (ja) メモリカード、不揮発性メモリ、不揮発性メモリのデータ書き込み方法及びデータ書き込み装置
JP2990181B1 (ja) フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法
JPH08202626A (ja) メモリ制御装置
JP2002278783A (ja) ファームウェア書き換えシステム
JP4144182B2 (ja) メモリのデータ管理装置およびメモリのデータ管理方法
JP2002062956A (ja) 停電処理方法及び停電処理装置
JP2007257271A (ja) メモリ診断方法、マイクロコンピュータシステム及びプログラム
JP3924568B2 (ja) フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム
JP2003271420A (ja) 電子制御装置
JP2001147862A (ja) フラッシュメモリ書込方法
JP3497066B2 (ja) フラッシュメモリにおけるデータ書き込み/読み出し方法およびフラッシュメモリを用いた記憶装置
WO2012008071A1 (ja) データ処理装置、半導体装置および制御方法
JP2005128613A (ja) 画像形成装置
JPH1011277A (ja) 電気的書換え可能な不揮発性メモリを備えるコンピュータ装置および不揮発性半導体メモリ
JPH10283172A (ja) フラッシュromデータ書き換え方式
WO2013021423A1 (ja) リプログラミングシステム及びリプログラミング方法
US11137937B2 (en) Information processing device and control method determining valid data in multiple memory areas based on multiple valid flags
JP2001089942A (ja) 繊維機械の運転制御装置
WO2021166603A1 (ja) 情報処理装置、プログラム更新システム、及びプログラム更新方法
JPH082880Y2 (ja) Eepromのデータ書込み装置
JPH07281962A (ja) 電気的書換可能な不揮発性メモリのアクセス方法
JP2001306112A (ja) プログラマブルコントローラ
JPH11203115A (ja) 制御装置
JP2004287636A (ja) 不揮発性メモリのデータバックアップ方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees