JP4143152B2 - 誤動作防止回路 - Google Patents

誤動作防止回路 Download PDF

Info

Publication number
JP4143152B2
JP4143152B2 JP34224097A JP34224097A JP4143152B2 JP 4143152 B2 JP4143152 B2 JP 4143152B2 JP 34224097 A JP34224097 A JP 34224097A JP 34224097 A JP34224097 A JP 34224097A JP 4143152 B2 JP4143152 B2 JP 4143152B2
Authority
JP
Japan
Prior art keywords
input terminal
positive
negative
power supply
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34224097A
Other languages
English (en)
Other versions
JPH11162693A (ja
Inventor
義輝 今枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP34224097A priority Critical patent/JP4143152B2/ja
Publication of JPH11162693A publication Critical patent/JPH11162693A/ja
Application granted granted Critical
Publication of JP4143152B2 publication Critical patent/JP4143152B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Elimination Of Static Electricity (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、誤動作防止回路に関し、特に、論理回路を内部に有する電子機器、例えば携帯電話機等が、静電気によって誤動作するのを防止する誤動作防止回路に関する。
【0002】
【従来の技術】
携帯電話機のように、内部に論理回路を有しディジタル方式で動作する電子機器は、そのケースがプラスチック等の絶縁物質で作られているため、ポケットや鞄に入れて持ち運ぶと、摩擦によって静電気を帯び、この静電気のために電子機器が誤動作することがあるため、従来より種々の対策が講じられてきた。
【0003】
図4は、従来の誤動作防止回路を備えた電子機器の第1の例の回路図である。この電子機器は、電源2と内部回路3とを有し、内部回路3は複数の論理回路IC1、IC2、・・・・・・を有する。尚、図4には論理回路は2個のみ示されている。また、携帯電話機等では電源2として電池が使用される。
【0004】
誤動作防止回路11は、正極電源端子2aと内部回路3の正極入力端子3aとの間に接続される第1のインダクタンス素子L1と、負極電源端子2bと内部回路3の負極入力端子3bとの間に接続される第2のインダクタンス素子L2とで構成される。尚、インダクタンス素子にはコイルが使用される。
【0005】
この誤動作防止回路11の動作を、図4及び図6を参照しながら説明する。
正極電源端子2aに正電荷が飛び込んで来た場合、正電荷は第1のインダクタンス素子L1を通って内部回路3の正極入力端子3aに流入する。この時、図6(a)に示すように過渡現象により内部回路3の正極入力端子3aの電圧は一時的に上昇するが、すぐに元の値に戻る。この時には、正極入力端子3aと負極入力端子3bとの間の電位差を増大させ、この電位差が論理判定基準電圧より低くなることはないため誤動作は起こらない。
【0006】
一方、正極電源端子2aに負電荷が飛び込んだ場合、負電荷は第1のインダクタンス素子L1を通って正極入力端子3aに流入する。この時には、図6(b)に示すように、正極入力端子3aの電圧が急激に降下するがすぐに元の値に戻る。この急激な電圧の低下によって、正極入力端子3aの電圧が論理判定基準電圧以下に下がる場合があり、誤動作を起こすことがある。
【0007】
また、負極電源端子2bに正電荷が飛び込んだ場合には、正電荷は第2のインダクタンス素子L2を通って負極入力端子3bに流入し、負極入力端子3bの電圧を上昇させる。これは負極入力端子3bを基準にして正極入力端子3aを見た時、正極入力端子3aの電圧が低くなっていることになり、図6(b)に示したものと同じ現象が生じていることになる。従って、正極入力端子3aと負極入力端子3bとの間の電位差が論理判定基準電圧より小さくなった時に誤動作を起こすことになる。
【0008】
さらに、負極電源端子2bに負電荷が飛び込んだ場合には、負電荷は第2のインダクタンス素子L2を通って負極入力端子3bに流入し、負極入力端子3bの電圧を低下させる。これを負極入力端子3bを基準にして正極入力端子3aを見た時、正極入力端子3aの電圧が上昇したことになり、図6(a)に示したものと同じ現象を生じていることになる。従って、正極入力端子3aと負極入力端子3bとの間の電位差が論理判定基準電圧より大きくなり、誤動作を起こすことはない。
【0009】
図5は、従来の誤動作防止回路を備えた電子機器の第2の例の回路図である。この誤動作防止回路12は、4個の整流素子D1〜D4を全波整流型ブリッジ回路に組んだもので構成され、電源端子2a、2bと、内部回路3の入力端子3a、3bとの間に接続される。整流素子D1〜D4には順方向電圧降下VFの低いショットキ・ダイオード等が使用される。
【0010】
この誤動作防止回路12の動作について図5及び図7を参照して説明する。
正極電源端子2aに正電荷が飛び込んだ場合、正電荷は整流素子D3を通って正極入力端子3aの電圧を、図7(a)に示すように、一時的に上昇させるが、すぐに元の値に戻る。これは、正極入力端子3aと負極入力端子3bとの間の電位差を増大させる方向であるからこの電位差が論理判定基準電圧より低くなることはなく、誤動作は起こらない。
【0011】
一方、正極電源端子2aに負電荷が飛び込んだ場合には、負電荷は整流素子D1を通って負極入力端子3bに流入し、図7(b)に示すように、負極入力端子3bの電圧を下げる。これは、正極入力端子3aと負極入力端子3bとの間の電位差を増大させる方向であるから、この電位差が論理判定基準電圧より低くなることはなく、誤動作は起こらない。
【0012】
また、負極電源端子2aに正電荷が飛び込んだ場合には、正電荷は整流素子D2を通って正極入力端子3aに入力し、図7(c)に示すように、正極入力端子3aの電圧を上昇させる。この場合は、図7(a)において説明した場合と同じ理由で誤動作は起こらない。
【0013】
さらに、負極電源端子2aに負電荷が飛び込んだ場合には、負電荷は整流素子D4を通って負極入力端子3bに流入し、図7(d)に示すように、負極入力端子3bの電圧を低下させる。この場合には、図7(b)で説明したのと同じ理由で、誤動作は起こらない。
【0014】
上記説明から明らかなように、4個の整流素子D1〜D4を全波整流ブリッジ回路に組んだ誤動作防止回路12においては、正負電源端子2a、2bのいずれに正電荷または負電荷が飛び込んで来ても、常に正電荷は正極入力端子3aに、負電荷は負極入力端子3bに流入するので、正極入力端子3aと負極入力端子3bとの間の電位差が論理判定基準電圧より低くなることはなく、電子機器の誤動作を防止することができる。
【0015】
【発明が解決しようとする課題】
しかし、上記従来の誤動作防止回路においては、次のような問題点が未解決のまま残されている。
すなわち、第1従来例の場合には、電源端子に静電気が飛び込むと、その電荷が正の電荷であろうと負の電荷であろうと全て電荷が飛び込んだ端子からインダクタンス素子L1、L2を通って回路側に流れる。以下に、電荷が正電荷の場合と負電荷の場合について各々説明する
【0016】
(1)正の電荷が正極電源端子から入り込んだ場合を考える。正の電荷が入って来るので、正極電源端子2aは一時的に電位が上がる。これに伴い、第1のインダクタンス素子L1を通過する電荷によって内部回路3の正極入力端子3aの電位が上がる。
【0017】
(2)次に負の電荷が正極電源端子2aから入り込んだ場合を考える。負電荷が入って来るので正電源端子2aは一時的に電位が下がる。これに伴い、第1のインダクタンス素子L1を通過する電荷によって内部回路3の正極入力端子3aの電位が下がる。
【0018】
これら2つの状態を比べると、同量の電荷(電圧)を印加した場合、後者の方が前者の方よりも誤動作に弱い。この理由は、電源電圧の低下とともに論理回路の保持している値が論理判定レベルより下がり、電子機器が誤動作を起こすからである。
【0019】
集積回路において、電源端子のノイズに対する誤動作の余裕は、一般に電源電圧の正の変化より負の変化の方が誤動作が起き易い。また、接地側電源端子も同様に負の変化より正の変化の方が誤動作が起き易い。
【0020】
このことをもう少し詳しく説明する。以下、理解し易くするため内部回路2の論理回路が2つつながった場合を考える。また、モデルを単純化するため、以下のように仮定する。
(1)一方の論理回路の電源電圧が変動し、他方の電源電圧は変動しない。
(2)接地側では、論理回路間に電位差が生じないものとする。
(3)論理素子はC−MOSで、出力電圧は高レベルHはVcc、低レベルLは0Vを出すものとする。
【0021】
まず、出力側の論理回路IC1の正極入力端子3aに正電荷が加わったときを考える。この時、論理回路IC1の正極入力端子3aにはVcc+ΔVの電圧がかかるとする。その時の出力の電圧はVcc+ΔVとなる。この時には、受け側の論理回路IC2での論理判定レベルはVcc/2なので、
Vcc+ΔV>Vcc/2
となり、論理判定を間違えることはない。
【0022】
次に、出力側の論理回路IC1の正極入力端子3aに負電荷が加わった場合に、論理回路IC1の正極入力端子3aにはVcc−ΔVの電圧がかかるとする。そのときの出力電圧はVcc−ΔVとなる。この時には、受け側の論理回路IC2での論理判定レベルはVcc/2なので、
Vcc−ΔV>Vcc/2
を満たさなくなる電圧、つまり、
ΔV>Vcc/2
で論理判定を間違える。
【0023】
次に、受け側の論理回路IC2の正極入力端子3aに正電荷が加わったとき、論理回路IC2の正極入力端子3cには、Vcc+ΔVの電圧がかかるとする。この時には、受け側の論理回路IC2での論理判定レベルは(Vcc+ΔV)/2なので、
Vcc>(Vcc+ΔV)/2
を満たさなくなる電圧、つまり、
ΔV>Vcc
で論理判定を間違える。
【0024】
最後に、受け側の論理回路IC2の正極入力端子3cに負電荷が加わった場合に、論理回路IC2の正極入力端子3cには、Vcc−ΔVの電圧がかかるとする。この時には、受け側の論理回路IC2での論理判定レベルは(Vcc−ΔV)/2なので、
Vcc>(Vcc−ΔV)/2
を満たさなくなる電圧、つまり、
ΔV>Vcc
で論理判定を間違える。
これらにより、ΔV<Vcc/2が動作の限界であるといえる。
【0025】
一方、第2従来例の場合には、電荷を整流して内部回路2に流すので、上記の例ではΔV<Vccが動作の限界となり、第1従来例よりも2倍の電圧に耐えられる。
しかし、誤動作防止回路12での電圧降下が大きいので、携帯電話機等のように電池動作のものでは不利であるという問題がある。
【0026】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであって、正負いずれの正電荷が電源端子に入力されても誤動作が起きにくく、電圧降下の小さい誤動作防止回路を提供することを目的とする。
【0027】
【課題を解決するための手段】
請求項1記載の発明は、所定の判定基準電圧に従って論理判定する論理回路を内部に備えた電子機器の誤動作を防止する誤動作防止回路であって、前記電子機器の正極電源端子と前記論理回路の正極入力端子との間に接続される第1のインダクタンス素子と、前記電子機器の負極電源端子と前記論理回路の負極入力端子との間に接続される第2のインダクタンス素子と、前記正極電源端子から前記負極入力端子へ電流が流れるのを阻止するように接続された第1の整流素子と、前記正極入力端子から前記負極電源端子へ電流が流れるのを阻止するように接続された第2の整流素子とを備えたことを特徴とする。
【0028】
そして、請求項1記載の発明によれば、電源と論理回路との間に電流が順方向に流れるように第1、第2の整流素子を挿入したことにより正極、負極のいずれの電源端子に正電荷、負電荷のいずれの正電荷が飛び込んで来ても、正電荷は正極入力端子に、負電荷は負極入力端子に流れるようになり、また、第1、第2のインダクタンス素子を挿入したので電荷が急激に論理回路に流れ込むのを抑制することができ、正負いずれの正電荷が電源端子に入力されても誤動作が起きにくくなる。
【0029】
また、請求項1記載の発明によれば、従来の全波整流ブリッジ回路の半分の整流素子しか使用していないので、整流素子による電圧降下を低減することができる。
【0030】
さらに、請求項1記載の発明によれば、インダクタンス素子は、正電荷が飛び込んで来た場合だけ、インダクタンス素子として作用して正電荷の急激な流れを抑制するインピーダンス作用を行うが、正常動作時は直流電流が流れているのでインダクタンス作用はなく、抵抗成分のみの電圧降下となるが、インダクタンス素子の抵抗成分は極めて小さく、抵抗成分による電圧降下は無視し得る程度である。
【0031】
【発明の実施の形態】
次に、本発明にかかる誤動作防止回路の実施の形態の具体例を図面を参照しながら説明する。
図1は本発明にかかる誤動作防止回路の一実施例を備えた電子機器の回路図である。
【0032】
本実施例における誤動作防止回路4は、電子機器1の正極電源端子2aと内部回路3の正極入力端子3aとの間に接続される第1のインダクタンス素子L1と、電子機器の負極電源端子2bと、内部回路3の負極入力端子3bとの間に接続される第2のインダクタンス素子L2と、正極電源端子2aから負極入力端子3bへ電流が流れるのを阻止するように接続された第1の整流素子D1と、負極入力端子3bから正極電源端子2aへ電流が流れるのを阻止するように接続された第2の整流素子D2とにより構成される。
【0033】
本実施例においては、第1および第2のインダクタンス素子L1、L2には、例えば容量1μHのコイルを用い、第1及び第2の整流素子D1、D2にはショットキ・ダイオードを用いている。
【0034】
次に、上記構成を有する本発明にかかる誤動作防止回路4の実施例の動作について説明する。
【0035】
図3は、本発明にかかる誤動作防止回路4を備えた電子機器1と、この誤動作防止回路4の動作を試験するシミュレータ5の回路図である。
【0036】
電子機器1の電源端子2a、2bに静電気を放電するためにシミュレータ5を用いる。このシミュレータ5は、高電圧発生装置6と、充電用スイッチSW1と、コンデンサCと、放電用スイッチSW2と、放電用プローブ7とで構成される。
【0037】
まず、スイッチSW2を開放し、スイッチSW1を閉じて、コンデンサCに高電圧発生装置6から充電する。次にスイッチSW1を開放し、スイッチSW2を閉じてコンデンサCに蓄まった電荷を放電用プローブ7から電源端子2aに放電させる。この時の電圧は1kV乃至8kVであって、コンデンサCの容量は10pFを用いた。
【0038】
スイッチSW2を閉じて放電させた後長時間経過すると、放電された電荷は電子機器1へ略々平均的に分布することになるが、放電直後は過渡現象により、回路内で異常な電位の変化が現れる。
【0039】
本発明では、内部回路3の電源電位に注目した時の異常な電位差を電源2の電圧が上がる方向へ整流するようにした。
ここで、電荷を放電する時の電荷の極性と放電する端子の組み合わせは以下の(1)乃至(4)の4通りある。この動作を図1及び図2を参照しながら説明する。
【0040】
(1)正極電源端子2aに正電荷を放電すると、正電荷はすべて第1のインダクタンス素子L1を通って正極入力端子3aに流れ込む。尚、整流素子D1が存在するため、正電荷が負極入力端子3bに流れ込むことはない。従って、図2(a)に示すように、正極入力端子3aの電圧は急激に上昇するが、すぐに元の値に戻る。この電圧の上昇は、論理判定基準電圧を大きく超える方向に作用するから、論理判定を間違えることはなく、電子機器1の誤動作は起こらない。
【0041】
(2)正極電源端子2aに負電荷を放電すると、負電荷の大部分は整流素子D1を通って負極入力端子3bに流れる。また、負電荷の残りの一部は第1のインダクタンス素子L1を通過するが、第1のインダクタンス素子L1のインピーダンスにより、通過する電荷量は極めて少ない。さらに、通過した電荷の一部は整流素子D2を通って負極電源端子2bに戻るので、正極入力端子3aに流入する負電荷は極めて少なく、正極入力端子3aの電圧降下は僅かである。また、負電荷の大部分は負極入力端子3bに流れ込むため、図2(b)に示すように、負極入力端子3bの電圧を大きく低下させる。これによって、正極入力端子3aと負極入力端子3bとの間の電位差が大きくなるので、この電位差が論理判定基準電圧を下回ることはなく、電子機器1の誤動作は起こらない。
【0042】
(3)負極電源端子2bに正電荷を放電すると、正電荷の大部分は整流素子D2を通って正極入力端子3aに流れ込み、図2(c)に示すように、正極入力端子3aの電圧を上昇させる。第2のインダクタンス素子L2のインピーダンスにより第2のインダクタンス素子L2を通って負極入力端子3bに流入する正電荷は極めて少なく、負極入力端子3bの電圧上昇は僅かである。従って、図2(a)の場合と同様に、正極入力端子3aと負極入力端子3bとの間の電位差を大きくするため、電子機器1の誤動作は起こらない。
【0043】
(4)負極電源端子2bに負電荷を放電すると、負電荷はすべて第2のインダクタンス素子L2を通って負極入力端子3bに流れ、負電荷が正極入力端子3aに流れ込むことはない。従って、図2(d)に示すように、負極入力端子3bの電圧は大きく低下し、正極入力端子3aとの間の電位差が大きくなるため、誤動作は起こらない。
【0044】
以上説明したように、本発明の誤動作防止回路では、正負の電源端子2a、2bのいずれに正電荷または負電荷が飛び込んで来ても、正電荷は正極入力端子3aに流れるように、負電荷は負極入力端子3bに流れるように構成したので、論理判定を間違えることがなく、電子機器1の誤動作を防止することができる。
【0045】
また、本発明では、正電荷を回路の耐圧が高い方向へ整流しているため、第1従来例のようにインダクタンス素子のみを用いる場合に比べ静電気に対する耐圧を上げることができる。
【0046】
さらにまた、第2従来例のように、全波整流ブリッジ回路を用いた場合、ショットキ・ダイオードを通過させると0.3V程度の電圧降下が発生するが、本発明では、整流素子(ダイオード)D3、D4をインダクタンス素子L1、L2に置換しているので、通常動作時の電圧降下が低減されている。
【0047】
【発明の効果】
請求項1記載の発明によれば、電子機器の電源端子と内部回路との間にインダクタンス素子と整流素子とで構成される誤動作防止回路を設け、正負の電源端子のいずれに正電荷または負電荷が飛び込んで来ても、正電荷は内部回路の正極入力端子に流し、負電荷は内部回路の負極入力端子に流れるようにしたので、静電荷の飛び込みがあっても、内部回路の正または負極入力端子の電圧が論理判定条件を超えて誤った論理判定を行うことがなく、静電気による電子機器の誤動作を防止することができる。
【0048】
また、請求項1記載の発明によれば、インダクタンス素子のみを用いた従来品に比べて、静電気に対する耐圧を上げることができる。
さらに、請求項1記載の発明によれば、全波整流ブリッジ回路を用いた従来品に比べて、通常動作時の誤動作防止回路による電圧降下を小さくすることができる。
【図面の簡単な説明】
【図1】本発明にかかる誤動作防止回路の一実施例を備えた電子機器の回路図である。
【図2】本発明にかかる誤動作防止回路の一実施例の動作を説明するための電圧波形図である。
【図3】本発明にかかる誤動作防止回路を備えた電子機器と、この誤動作防止回路の動作を試験するためのシミュレータの回路図である。
【図4】誤動作防止回路を備えた電子機器の第1従来例の回路図である。
【図5】誤動作防止回路を備えた電子機器の第2従来例の回路図である。
【図6】誤動作防止回路の第1従来例の動作を説明するための電圧波形図である。
【図7】誤動作防止回路の第2従来例の動作を説明するための電圧波形図である。
【符号の説明】
1 電子機器
2 電源
2a 正極電源端子
2b 負極電源端子
3 内部回路
3a 正極入力端子
3b 負極入力端子
4 誤動作防止回路
5 シミュレータ
6 高電圧発生装置
7 プローブ
D1、D2 整流素子
L1、L2 インダクタンス素子

Claims (1)

  1. 所定の判定基準電圧に従って論理判定する論理回路を内部に備えた電子機器の誤動作を防止する誤動作防止回路であって、
    前記電子機器の正極電源端子と前記論理回路の正極入力端子との間に接続される第1のインダクタンス素子と、
    前記電子機器の負極電源端子と前記論理回路の負極入力端子との間に接続される第2のインダクタンス素子と、
    前記正極電源端子から前記負極入力端子へ電流が流れるのを阻止するように接続された第1の整流素子と、
    前記正極入力端子から前記負極電源端子へ電流が流れるのを阻止するように接続された第2の整流素子とを備えたことを特徴とする誤動作防止回路。
JP34224097A 1997-11-27 1997-11-27 誤動作防止回路 Expired - Fee Related JP4143152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34224097A JP4143152B2 (ja) 1997-11-27 1997-11-27 誤動作防止回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34224097A JP4143152B2 (ja) 1997-11-27 1997-11-27 誤動作防止回路

Publications (2)

Publication Number Publication Date
JPH11162693A JPH11162693A (ja) 1999-06-18
JP4143152B2 true JP4143152B2 (ja) 2008-09-03

Family

ID=18352202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34224097A Expired - Fee Related JP4143152B2 (ja) 1997-11-27 1997-11-27 誤動作防止回路

Country Status (1)

Country Link
JP (1) JP4143152B2 (ja)

Also Published As

Publication number Publication date
JPH11162693A (ja) 1999-06-18

Similar Documents

Publication Publication Date Title
JP3905005B2 (ja) 携帯型機器及び半導体集積回路装置
US6642694B2 (en) Overcharge protection circuit capable of preventing damage to a charge control switch on flowing an excessive current
EP0123030A1 (en) Isolated power supply feedback
US20070030714A1 (en) Enabling Circuit for Avoiding Negative Voltage Transients
EP0782779A1 (en) Transient voltage protection circuit for electrical power converters
US4970451A (en) Device for utilizing low voltage electric current sources
CN111049203A (zh) 充放电管理电路和可充电电子设备
WO2000021176A1 (en) Method and arrangement for limiting starting current in a power supply
EP0663712B1 (en) Earth leakage breaker and earth leakage-current protection system
US8508892B2 (en) Integrated circuit with DC-DC converter and ESD protection
JP4143152B2 (ja) 誤動作防止回路
WO2005122372A1 (en) Method and circuit arrangement for optimising maximum current limitation in the primary switch of a switched-mode power supply, and a power supply
JP2003079058A (ja) 電池パック
JP3658597B2 (ja) サージ保護装置
JPS6098722A (ja) 電子スイツチ
US20240266159A1 (en) Power Supply Device for Triple Quadrupole Mass Spectrometer
JP3642105B2 (ja) 電池パック
JP2952315B2 (ja) 蓄電池装置
JP3821249B2 (ja) 漏電遮断器
KR920009361B1 (ko) 충방전 제어회로
JP2841470B2 (ja) 充放電回路
JP2825874B2 (ja) 電源装置のバッテリー充放電回路
JP3521510B2 (ja) Dcーdcコンバータ回路
JPS60183938A (ja) 直流電源装置
JPH0318699Y2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees