JP4142958B2 - 金属酸化物の成膜方法 - Google Patents
金属酸化物の成膜方法 Download PDFInfo
- Publication number
- JP4142958B2 JP4142958B2 JP2003017636A JP2003017636A JP4142958B2 JP 4142958 B2 JP4142958 B2 JP 4142958B2 JP 2003017636 A JP2003017636 A JP 2003017636A JP 2003017636 A JP2003017636 A JP 2003017636A JP 4142958 B2 JP4142958 B2 JP 4142958B2
- Authority
- JP
- Japan
- Prior art keywords
- metal oxide
- ito film
- film
- epitaxial layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板または半導体エピタキシャル層上、特にＧａＡｓ系基板またはＡｌＧａＡｓ系エピタキシャル層上に低抵抗な金属酸化物を成膜する方法に関する。また、本発明は、上記方法により形成される低抵抗な金属酸化物からなる薄膜を、ＧａＡｓ半導体基板またはＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に有した半導体発光素子及び半導体発光素子用エピタキシャルウエハに関する。
【０００２】
【従来の技術】
従来、ＩＴＯ（錫添加インジウム酸化物）等の金属酸化物はガラス基板に使用されることが殆どであったが、近年、例えばＩＴＯは、３ｅＶ程度の禁止帯幅を有するため、発光した光を良好に透過したり、非常に低抵抗な膜が形成できる等の理由から、半導体発光素子である発光ダイオード等の窓層または電流分散層として用いる研究が行われている。特に、ＭＯＶＰＥ法により窓層または電流分散層を厚く形成するｐｎ接合型ダブルへテロ構造の高輝度ＡｌＧａＩｎＰ系ＬＥＤにおいて、ＩＴＯ膜を用いる研究が盛んに行われている。
【０００３】
例えば、下記特許文献１には、ｐ型オーミックコンタクト層上にＩＴＯからなる窓層を形成したＡｌＧａＩｎＰ系ＬＥＤが開示されている。
【特許文献１】
米国特許第５，４８１，１２２号公報
また、下記特許文献２には、ｐ型オーミックコンタクト層上にＩＴＯからなる電流分散層を形成したＡｌＧａＩｎＰ系ＬＥＤが開示されている。
【特許文献２】
特開平１１−４０２０号公報
【０００４】
【発明が解決しようとする課題】
一般的に、ＡｌＧａＩｎＰ系ＬＥＤの最表面エピタキシャル層（窓層、コンタクト層、電流分散層）はｐ−ＧａＰ、ｐ−ＡｌＧａＩｎＰ、ｐ−ＡｌXＧａ1-XＡｓ（Ｘ≦０．７）から成り、該最表面エピタキシャル層上に形成するＩＴＯ膜はｎ型である。このため、これらの層に電流を流すために、最表面エピタキシャル層として、キャリア濃度が高く、移動度が大きい材料を用いることが有効である。特に、ｐ−ＡｌXＧａ1-XＡｓ（Ｘ≦０．５）は比較的キャリア濃度が高く、移動度が大きい材料として好適である。
しかしながら、最表面エピタキシャル層としてＡｌXＧａ1-XＡｓ（Ｘ≦０．５）を用いると、その上に低抵抗な金属酸化物膜を形成することが困難であった。
【０００５】
【課題を解決するための手段】
本発明は、ＧａＡｓ半導体基板またはＡｌ Ｘ Ｇａ １−Ｘ Ａｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に金属酸化物を成膜する方法において、酸素を含む雰囲気において４５０℃以上の温度で基板または最表面エピタキシャル層を熱処理する工程と、該熱処理工程の後、基板または最表面エピタキシャル層上に金属酸化物を成膜する工程を含む金属酸化物の成膜方法を提供するものである。
【０００８】
【発明の実施の形態】
本発明は、酸素を含む雰囲気において４５０℃以上の温度（基板温度）で上記基板または最表面エピタキシャル層を成膜するか、あるいは、成膜に先立って上記基板または最表面エピタキシャル層を熱処理することに特徴を有している。
本発明による金属酸化物の成膜温度または成膜前熱処理温度においては、ＡｌXＧａ1-XＡｓ層の表面に酸化物が形成されていることが確認されており（ＳＩＭＳ分析に基づく）、該酸化物の存在により、該ＡｌXＧａ1-XＡｓ層上に、良質（低抵抗）の金属酸化物膜が形成されると考えられる。従って、本発明の本質は、少なくとも、ＡｌXＧａ1-XＡｓ層の表面に酸化物が形成されることにある。因みに、４５０℃以上の熱処理を行ったＡｌXＧａ1-XＡｓ層上に、直ちに金属酸化物膜（ＩＴＯ）を形成した場合と、数十日放置してから金属酸化物膜を形成した場合を較べても、金属酸化物膜の比抵抗特性は変化しないことが確認されている。
【０００９】
本発明において、適用可能な金属酸化物は、ＳｎＯ2系、ＺｎＯ系、Ｉｎ2Ｏ3系である。特に、ＩＴＯが好ましい。
本発明において、金属酸化物の成膜方法として、スプレー法の他、蒸着法、スパッタ法、塗布法等を適用することができる。
【００１０】
一方、本発明により、ＧａＡｓ半導体基板またはＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に金属酸化物からなる薄膜を有した半導体発光素子において、前記金属酸化物が、上記方法により形成され、３×１０-4Ω・ｃｍ以下の比抵抗を有する半導体発光素子を作製することができる。
また、本発明により、ＧａＡｓ半導体基板またはＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に金属酸化物からなる薄膜を有した半導体発光素子用エピタキシャルウエハにおいて、前記金属酸化物が、上記方法により形成され、３×１０-4Ω・ｃｍ以下の比抵抗を有する半導体発光素子用エピタキシャルウエハを作製することができる。
【００１１】
【実施例】
以下、本発明に従う実施例１、２を図面を参照しつつ説明する。比較例１、２は、ＩＴＯ膜の成長温度およびＩＴＯ成膜前熱処理温度による比抵抗の低下傾向を、実施例１、２とそれぞれ比較するために行なわれた。
実施例１
ｎ型ＧａＡｓ基板上に、膜厚が３００ｎｍ、キャリア濃度が２×１０18ｃｍ-3以上のｐ型ＧａＡｓ、ｐ型Ａｌ0.1Ｇａ0.9Ａｓ、ｐ型Ａｌ0.2Ｇａ0.8Ａｓ、ｐ型Ａｌ0.3Ｇａ0.7Ａｓ、ｐ型Ａｌ0.4Ｇａ0.6Ａｓ、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ（ｐ型化は何れもＺｎドープによる）の各層をＭＯＶＰＥ法で成長させ、６種類のエピタキシャルウェハを作製した。
次いで、上記６種類のエピタキシャルウェハおよび（別途作製した）ｐ型ＧａＡｓ基板上に、スプレー法によりＩＴＯ膜を３００ｎｍ成膜し、合計７種類のサンプルを作製した。ここで、ＩＴＯ膜の成膜温度は、各サンプルについて、４５０℃、５００℃、６００℃、８００℃（４点）とした。
表１に示されるように、上記７種類のサンプルのＩＴＯ膜の比抵抗を４探針法にて評価した所、（ＩＴＯ成膜温度４５０℃以上の）全サンプルで３×１０-4Ω・ｃｍ以下の値が得られた。
【表１】
【００１２】
比較例１
実施例１と同様の方法で、７種類のサンプルを作製した。ただし、ＩＴＯ膜の成膜温度は、各サンプルについて、３５０℃、４００℃（２点）とした。
表１に示されるように、上記７種類のサンプルのＩＴＯ膜の比抵抗を４探針法にて評価した所、（ＩＴＯ成膜温度４００℃以下の）全サンプルで４．５×１０-2Ω・ｃｍ以上の値が得られた。
従って、ＩＴＯ膜を成膜する場合、成膜温度を４５０℃以上とすれば（実施例１）、成膜温度４００℃以下の場合（比較例１）と較べて、約２桁以上低い比抵抗が得られる。つまり、図１に示されるように、ＩＴＯ膜の成膜温度による比抵抗の低下傾向は、成膜温度４５０℃以上で著しいことが判明した。
【００１３】
実施例２
ｎ型ＧａＡｓ基板上に、膜厚が３００ｎｍ、キャリア濃度が２×１０18ｃｍ-3以上のｐ型ＧａＡｓ、ｐ型Ａｌ0.1Ｇａ0.9Ａｓ、ｐ型Ａｌ0.2Ｇａ0.8Ａｓ、ｐ型Ａｌ0.3Ｇａ0.7Ａｓ、ｐ型Ａｌ0.4Ｇａ0.6Ａｓ、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ（ｐ型化は何れもＺｎドープによる）の各層をＭＯＶＰＥ法で成長させ、６種類のエピタキシャルウェハを作製した。
次いで、上記６種類のエピタキシャルウェハおよび（別途作製した）ｐ型ＧａＡｓ基板を、４５０℃、５００℃、６００℃、８００℃の各温度（４点）で熱処理を施した（ＩＴＯ成膜前熱処理）。その後、上記６種類のエピタキシャルウェハおよびｐ型ＧａＡｓ基板上に、スプレー法によりＩＴＯ膜を３００ｎｍ成膜し、合計７種類のサンプルを作製した。ここで、ＩＴＯ膜の成膜温度は、全サンプルについて、３５０℃とした。
表２に示されるように、上記７種類のサンプルのＩＴＯ膜の比抵抗を４探針法にて評価した所、（ＩＴＯ成膜前熱処理温度４５０℃以上の）全サンプルで３×１０-4Ω・ｃｍ以下の値が得られた。
【表２】
【００１４】
比較例２
実施例２と同様の方法で、７種類のサンプルを作製した。ただし、ＩＴＯ成膜前熱処理温度は、各サンプルについて、３５０℃、４００℃（２点）とした。
表２に示されるように、上記７種類のサンプルのＩＴＯ膜の比抵抗を４探針法にて評価した所、（ＩＴＯ成膜温度４００℃以下の）全サンプルで４．５×１０-2Ω・ｃｍ以上の値が得られた。
従って、ＩＴＯ成膜前に熱処理する場合、熱処理温度を４５０℃以上とすれば（実施例２）、熱処理温度４００℃以下の場合（比較例２）と較べて、約２桁以上低い比抵抗が得られる。つまり、図２に示されるように、ＩＴＯ成膜前熱処理温度による比抵抗の低下傾向は、熱処理温度４５０℃以上で著しいことが判明した。
【００１５】
上記実施例１、２ではスプレー法でＩＴＯ膜を形成したが、蒸着法、スパッタ法、塗布法等の方法でＩＴＯ膜を形成した場合でも、本発明のＩＴＯ成膜温度、ＩＴＯ成膜前熱処理温度においては、実施例１、２と同様に低抵抗なＩＴＯ膜を成膜することができる。何故なら、本発明によるＩＴＯ成膜温度またはＩＴＯ成膜前熱処理温度においては、（製法を問わず）ＡｌXＧａ1-XＡｓ層の表面に酸化物が形成され、それにより、該ＡｌXＧａ1-XＡｓ層上に良質のＩＴＯ膜が形成されるからである。
【００１６】
【発明の効果】
本発明の金属酸化物の成膜方法によれば、ＧａＡｓ半導体基板またはＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に金属酸化物を成膜する方法において、酸素を含む雰囲気において４５０℃以上の温度で金属酸化物を成膜する工程を含むことにより、ＡｌXＧａ1-XＡｓ系半導体層（０≦Ｘ≦０．５）上に低抵抗な金属酸化物膜を形成することができる。
【００１７】
また、本発明の金属酸化物の成膜方法によれば、ＧａＡｓ半導体基板またはＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に金属酸化物を成膜する方法において、酸素を含む雰囲気において４５０℃以上の温度で基板または最表面エピタキシャル層を熱処理する工程と、該熱処理工程の後、基板または最表面エピタキシャル層上に金属酸化物を成膜する工程を含むことにより、ＡｌXＧａ1-XＡｓ系半導体層（０≦Ｘ≦０．５）上に低抵抗な金属酸化物膜を形成することができる。
【００１８】
さらに、本発明の半導体発光素子によれば、ＧａＡｓ半導体基板またはＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に金属酸化物からなる薄膜を有した半導体発光素子において、前記金属酸化物が、上記方法により形成され、３×１０-4Ω・ｃｍ以下の比抵抗を有する半導体発光素子を作製することができる。
また、本発明の半導体発光素子用エピタキシャルウエハによれば、ＧａＡｓ半導体基板またはＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に金属酸化物からなる薄膜を有した半導体発光素子用エピタキシャルウエハにおいて、前記金属酸化物が、上記方法により形成され、３×１０-4Ω・ｃｍ以下の比抵抗を有する半導体発光素子用エピタキシャルウエハを作製することができる。
【図面の簡単な説明】
【図１】本発明の金属酸化物の成膜方法の第一の実施例、及びその比較例において、スプレー法によるＩＴＯ膜の成膜温度とＩＴＯ膜の比抵抗との関係を示すグラフである。
【図２】本発明の金属酸化物の成膜方法の第二の実施例、及びその比較例において、ＩＴＯ成膜前の熱処理温度とＩＴＯ膜の比抵抗との関係を示すグラフである。
【発明の属する技術分野】
本発明は、半導体基板または半導体エピタキシャル層上、特にＧａＡｓ系基板またはＡｌＧａＡｓ系エピタキシャル層上に低抵抗な金属酸化物を成膜する方法に関する。また、本発明は、上記方法により形成される低抵抗な金属酸化物からなる薄膜を、ＧａＡｓ半導体基板またはＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に有した半導体発光素子及び半導体発光素子用エピタキシャルウエハに関する。
【０００２】
【従来の技術】
従来、ＩＴＯ（錫添加インジウム酸化物）等の金属酸化物はガラス基板に使用されることが殆どであったが、近年、例えばＩＴＯは、３ｅＶ程度の禁止帯幅を有するため、発光した光を良好に透過したり、非常に低抵抗な膜が形成できる等の理由から、半導体発光素子である発光ダイオード等の窓層または電流分散層として用いる研究が行われている。特に、ＭＯＶＰＥ法により窓層または電流分散層を厚く形成するｐｎ接合型ダブルへテロ構造の高輝度ＡｌＧａＩｎＰ系ＬＥＤにおいて、ＩＴＯ膜を用いる研究が盛んに行われている。
【０００３】
例えば、下記特許文献１には、ｐ型オーミックコンタクト層上にＩＴＯからなる窓層を形成したＡｌＧａＩｎＰ系ＬＥＤが開示されている。
【特許文献１】
米国特許第５，４８１，１２２号公報
また、下記特許文献２には、ｐ型オーミックコンタクト層上にＩＴＯからなる電流分散層を形成したＡｌＧａＩｎＰ系ＬＥＤが開示されている。
【特許文献２】
特開平１１−４０２０号公報
【０００４】
【発明が解決しようとする課題】
一般的に、ＡｌＧａＩｎＰ系ＬＥＤの最表面エピタキシャル層（窓層、コンタクト層、電流分散層）はｐ−ＧａＰ、ｐ−ＡｌＧａＩｎＰ、ｐ−ＡｌXＧａ1-XＡｓ（Ｘ≦０．７）から成り、該最表面エピタキシャル層上に形成するＩＴＯ膜はｎ型である。このため、これらの層に電流を流すために、最表面エピタキシャル層として、キャリア濃度が高く、移動度が大きい材料を用いることが有効である。特に、ｐ−ＡｌXＧａ1-XＡｓ（Ｘ≦０．５）は比較的キャリア濃度が高く、移動度が大きい材料として好適である。
しかしながら、最表面エピタキシャル層としてＡｌXＧａ1-XＡｓ（Ｘ≦０．５）を用いると、その上に低抵抗な金属酸化物膜を形成することが困難であった。
【０００５】
【課題を解決するための手段】
本発明は、ＧａＡｓ半導体基板またはＡｌ Ｘ Ｇａ １−Ｘ Ａｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に金属酸化物を成膜する方法において、酸素を含む雰囲気において４５０℃以上の温度で基板または最表面エピタキシャル層を熱処理する工程と、該熱処理工程の後、基板または最表面エピタキシャル層上に金属酸化物を成膜する工程を含む金属酸化物の成膜方法を提供するものである。
【０００８】
【発明の実施の形態】
本発明は、酸素を含む雰囲気において４５０℃以上の温度（基板温度）で上記基板または最表面エピタキシャル層を成膜するか、あるいは、成膜に先立って上記基板または最表面エピタキシャル層を熱処理することに特徴を有している。
本発明による金属酸化物の成膜温度または成膜前熱処理温度においては、ＡｌXＧａ1-XＡｓ層の表面に酸化物が形成されていることが確認されており（ＳＩＭＳ分析に基づく）、該酸化物の存在により、該ＡｌXＧａ1-XＡｓ層上に、良質（低抵抗）の金属酸化物膜が形成されると考えられる。従って、本発明の本質は、少なくとも、ＡｌXＧａ1-XＡｓ層の表面に酸化物が形成されることにある。因みに、４５０℃以上の熱処理を行ったＡｌXＧａ1-XＡｓ層上に、直ちに金属酸化物膜（ＩＴＯ）を形成した場合と、数十日放置してから金属酸化物膜を形成した場合を較べても、金属酸化物膜の比抵抗特性は変化しないことが確認されている。
【０００９】
本発明において、適用可能な金属酸化物は、ＳｎＯ2系、ＺｎＯ系、Ｉｎ2Ｏ3系である。特に、ＩＴＯが好ましい。
本発明において、金属酸化物の成膜方法として、スプレー法の他、蒸着法、スパッタ法、塗布法等を適用することができる。
【００１０】
一方、本発明により、ＧａＡｓ半導体基板またはＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に金属酸化物からなる薄膜を有した半導体発光素子において、前記金属酸化物が、上記方法により形成され、３×１０-4Ω・ｃｍ以下の比抵抗を有する半導体発光素子を作製することができる。
また、本発明により、ＧａＡｓ半導体基板またはＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に金属酸化物からなる薄膜を有した半導体発光素子用エピタキシャルウエハにおいて、前記金属酸化物が、上記方法により形成され、３×１０-4Ω・ｃｍ以下の比抵抗を有する半導体発光素子用エピタキシャルウエハを作製することができる。
【００１１】
【実施例】
以下、本発明に従う実施例１、２を図面を参照しつつ説明する。比較例１、２は、ＩＴＯ膜の成長温度およびＩＴＯ成膜前熱処理温度による比抵抗の低下傾向を、実施例１、２とそれぞれ比較するために行なわれた。
実施例１
ｎ型ＧａＡｓ基板上に、膜厚が３００ｎｍ、キャリア濃度が２×１０18ｃｍ-3以上のｐ型ＧａＡｓ、ｐ型Ａｌ0.1Ｇａ0.9Ａｓ、ｐ型Ａｌ0.2Ｇａ0.8Ａｓ、ｐ型Ａｌ0.3Ｇａ0.7Ａｓ、ｐ型Ａｌ0.4Ｇａ0.6Ａｓ、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ（ｐ型化は何れもＺｎドープによる）の各層をＭＯＶＰＥ法で成長させ、６種類のエピタキシャルウェハを作製した。
次いで、上記６種類のエピタキシャルウェハおよび（別途作製した）ｐ型ＧａＡｓ基板上に、スプレー法によりＩＴＯ膜を３００ｎｍ成膜し、合計７種類のサンプルを作製した。ここで、ＩＴＯ膜の成膜温度は、各サンプルについて、４５０℃、５００℃、６００℃、８００℃（４点）とした。
表１に示されるように、上記７種類のサンプルのＩＴＯ膜の比抵抗を４探針法にて評価した所、（ＩＴＯ成膜温度４５０℃以上の）全サンプルで３×１０-4Ω・ｃｍ以下の値が得られた。
【表１】
比較例１
実施例１と同様の方法で、７種類のサンプルを作製した。ただし、ＩＴＯ膜の成膜温度は、各サンプルについて、３５０℃、４００℃（２点）とした。
表１に示されるように、上記７種類のサンプルのＩＴＯ膜の比抵抗を４探針法にて評価した所、（ＩＴＯ成膜温度４００℃以下の）全サンプルで４．５×１０-2Ω・ｃｍ以上の値が得られた。
従って、ＩＴＯ膜を成膜する場合、成膜温度を４５０℃以上とすれば（実施例１）、成膜温度４００℃以下の場合（比較例１）と較べて、約２桁以上低い比抵抗が得られる。つまり、図１に示されるように、ＩＴＯ膜の成膜温度による比抵抗の低下傾向は、成膜温度４５０℃以上で著しいことが判明した。
【００１３】
実施例２
ｎ型ＧａＡｓ基板上に、膜厚が３００ｎｍ、キャリア濃度が２×１０18ｃｍ-3以上のｐ型ＧａＡｓ、ｐ型Ａｌ0.1Ｇａ0.9Ａｓ、ｐ型Ａｌ0.2Ｇａ0.8Ａｓ、ｐ型Ａｌ0.3Ｇａ0.7Ａｓ、ｐ型Ａｌ0.4Ｇａ0.6Ａｓ、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ（ｐ型化は何れもＺｎドープによる）の各層をＭＯＶＰＥ法で成長させ、６種類のエピタキシャルウェハを作製した。
次いで、上記６種類のエピタキシャルウェハおよび（別途作製した）ｐ型ＧａＡｓ基板を、４５０℃、５００℃、６００℃、８００℃の各温度（４点）で熱処理を施した（ＩＴＯ成膜前熱処理）。その後、上記６種類のエピタキシャルウェハおよびｐ型ＧａＡｓ基板上に、スプレー法によりＩＴＯ膜を３００ｎｍ成膜し、合計７種類のサンプルを作製した。ここで、ＩＴＯ膜の成膜温度は、全サンプルについて、３５０℃とした。
表２に示されるように、上記７種類のサンプルのＩＴＯ膜の比抵抗を４探針法にて評価した所、（ＩＴＯ成膜前熱処理温度４５０℃以上の）全サンプルで３×１０-4Ω・ｃｍ以下の値が得られた。
【表２】
比較例２
実施例２と同様の方法で、７種類のサンプルを作製した。ただし、ＩＴＯ成膜前熱処理温度は、各サンプルについて、３５０℃、４００℃（２点）とした。
表２に示されるように、上記７種類のサンプルのＩＴＯ膜の比抵抗を４探針法にて評価した所、（ＩＴＯ成膜温度４００℃以下の）全サンプルで４．５×１０-2Ω・ｃｍ以上の値が得られた。
従って、ＩＴＯ成膜前に熱処理する場合、熱処理温度を４５０℃以上とすれば（実施例２）、熱処理温度４００℃以下の場合（比較例２）と較べて、約２桁以上低い比抵抗が得られる。つまり、図２に示されるように、ＩＴＯ成膜前熱処理温度による比抵抗の低下傾向は、熱処理温度４５０℃以上で著しいことが判明した。
【００１５】
上記実施例１、２ではスプレー法でＩＴＯ膜を形成したが、蒸着法、スパッタ法、塗布法等の方法でＩＴＯ膜を形成した場合でも、本発明のＩＴＯ成膜温度、ＩＴＯ成膜前熱処理温度においては、実施例１、２と同様に低抵抗なＩＴＯ膜を成膜することができる。何故なら、本発明によるＩＴＯ成膜温度またはＩＴＯ成膜前熱処理温度においては、（製法を問わず）ＡｌXＧａ1-XＡｓ層の表面に酸化物が形成され、それにより、該ＡｌXＧａ1-XＡｓ層上に良質のＩＴＯ膜が形成されるからである。
【００１６】
【発明の効果】
本発明の金属酸化物の成膜方法によれば、ＧａＡｓ半導体基板またはＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に金属酸化物を成膜する方法において、酸素を含む雰囲気において４５０℃以上の温度で金属酸化物を成膜する工程を含むことにより、ＡｌXＧａ1-XＡｓ系半導体層（０≦Ｘ≦０．５）上に低抵抗な金属酸化物膜を形成することができる。
【００１７】
また、本発明の金属酸化物の成膜方法によれば、ＧａＡｓ半導体基板またはＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に金属酸化物を成膜する方法において、酸素を含む雰囲気において４５０℃以上の温度で基板または最表面エピタキシャル層を熱処理する工程と、該熱処理工程の後、基板または最表面エピタキシャル層上に金属酸化物を成膜する工程を含むことにより、ＡｌXＧａ1-XＡｓ系半導体層（０≦Ｘ≦０．５）上に低抵抗な金属酸化物膜を形成することができる。
【００１８】
さらに、本発明の半導体発光素子によれば、ＧａＡｓ半導体基板またはＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に金属酸化物からなる薄膜を有した半導体発光素子において、前記金属酸化物が、上記方法により形成され、３×１０-4Ω・ｃｍ以下の比抵抗を有する半導体発光素子を作製することができる。
また、本発明の半導体発光素子用エピタキシャルウエハによれば、ＧａＡｓ半導体基板またはＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に金属酸化物からなる薄膜を有した半導体発光素子用エピタキシャルウエハにおいて、前記金属酸化物が、上記方法により形成され、３×１０-4Ω・ｃｍ以下の比抵抗を有する半導体発光素子用エピタキシャルウエハを作製することができる。
【図面の簡単な説明】
【図１】本発明の金属酸化物の成膜方法の第一の実施例、及びその比較例において、スプレー法によるＩＴＯ膜の成膜温度とＩＴＯ膜の比抵抗との関係を示すグラフである。
【図２】本発明の金属酸化物の成膜方法の第二の実施例、及びその比較例において、ＩＴＯ成膜前の熱処理温度とＩＴＯ膜の比抵抗との関係を示すグラフである。
Claims (4)
- ＧａＡｓ半導体基板またはＡｌＸＧａ１−ＸＡｓ（但し、０≦Ｘ≦０．５）からなる最表面エピタキシャル層上に金属酸化物を成膜する方法において、
酸素を含む雰囲気において４５０℃以上の温度で前記基板または最表面エピタキシャル層を熱処理する工程と、
該熱処理工程の後、前記基板または最表面エピタキシャル層上に前記金属酸化物を成膜する工程を含む金属酸化物の成膜方法。 - 前記金属酸化物が、ＳｎＯ２系、ＺｎＯ系、Ｉｎ２Ｏ３系である請求項１に記載の金属酸化物の成膜方法。
- 前記金属酸化物が、ＩＴＯである請求項１に記載の金属酸化物の成膜方法。
- 前記成膜工程において、前記金属酸化物がスプレー法、蒸着法、スパッタ法または塗布法を用いて成膜される請求項１〜３に記載の金属酸化物の成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003017636A JP4142958B2 (ja) | 2003-01-27 | 2003-01-27 | 金属酸化物の成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003017636A JP4142958B2 (ja) | 2003-01-27 | 2003-01-27 | 金属酸化物の成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004228506A JP2004228506A (ja) | 2004-08-12 |
| JP4142958B2 true JP4142958B2 (ja) | 2008-09-03 |
Family
ID=32904745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003017636A Expired - Fee Related JP4142958B2 (ja) | 2003-01-27 | 2003-01-27 | 金属酸化物の成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4142958B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4206825B2 (ja) * | 2003-05-27 | 2009-01-14 | 日立電線株式会社 | 半導体発光素子の製造方法 |
-
2003
- 2003-01-27 JP JP2003017636A patent/JP4142958B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004228506A (ja) | 2004-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7683379B2 (en) | Light emitting element and manufacturing method thereof | |
| EP1523047B1 (en) | Nitride-based semiconductor light emitting device and method of manufacturing the same | |
| US8022432B2 (en) | Light-emitting device comprising conductive nanorods as transparent electrodes | |
| US6100174A (en) | GaN group compound semiconductor device and method for producing the same | |
| KR100571819B1 (ko) | 질화물계 발광소자 및 그 제조방법 | |
| US20060073692A1 (en) | Method for forming an electrode | |
| JP3697609B2 (ja) | 半導体発光素子 | |
| JP2000164928A (ja) | 半導体発光素子およびその製造方法 | |
| US20080248639A1 (en) | Method for forming electrode for group III nitride based compound semiconductor and method for manufacturing p-type group III nitride based compound semiconductor | |
| JP4023121B2 (ja) | ｎ型電極、ＩＩＩ族窒化物系化合物半導体素子、ｎ型電極の製造方法、及びＩＩＩ族窒化物系化合物半導体素子の製造方法 | |
| KR20110044288A (ko) | 반도체 발광 소자 | |
| JP3603713B2 (ja) | Ｉｉｉ族窒化物系化合物半導体膜の成長方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JPH10173222A (ja) | 半導体発光素子の製法 | |
| JP3557791B2 (ja) | ３族窒化物半導体の電極及びその電極を有した素子 | |
| JP3665243B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| JP5749888B2 (ja) | 半導体素子及び半導体素子を作製する方法 | |
| JP3812366B2 (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| JP3278951B2 (ja) | オーミック電極の形成方法 | |
| JP5081823B2 (ja) | 基板分解防止膜を利用した窒化物系発光素子及びその製造方法 | |
| JP4142958B2 (ja) | 金属酸化物の成膜方法 | |
| KR20130068448A (ko) | 발광다이오드 | |
| US20050179046A1 (en) | P-type electrodes in gallium nitride-based light-emitting devices | |
| JP4439400B2 (ja) | リン化硼素系半導体発光素子、その製造方法及び発光ダイオード | |
| JP4063050B2 (ja) | ｐ型ＩＩＩ族窒化物系化合物半導体の電極およびその製造方法 | |
| US20110175201A1 (en) | Group iii nitride semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080613 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |