JP4132319B2 - 集積回路装置及び集積化方法 - Google Patents
集積回路装置及び集積化方法 Download PDFInfo
- Publication number
- JP4132319B2 JP4132319B2 JP35056898A JP35056898A JP4132319B2 JP 4132319 B2 JP4132319 B2 JP 4132319B2 JP 35056898 A JP35056898 A JP 35056898A JP 35056898 A JP35056898 A JP 35056898A JP 4132319 B2 JP4132319 B2 JP 4132319B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- integrated circuit
- bus
- control
- processing devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路及び集積化方法に関し、特に、セットトップボックス用の集積回路に関する。
【０００２】
【従来の技術】
いわゆるセットトップボックス（Set Top Box）は、標準のテレビジョンセットに用いられ、このテレビジョンセットがケーブルネットワーク又は衛星リンクネットワークを介して伝送されてくるビデオ信号及び／又はオーディオ信号を受信できるようにするものである。
【０００３】
セットトップボックスは、符号化及び多重化されたビデオデータ及び／又はオーディオデータからなる数多くのチャンネルを受信する。したがって、セットトップボックスは、アプリケーションに応じて、例えばデマルチプレクス機能、ビデオ復号機能、オーディオ復号機能、グラフィックオーバーレイ機能等の機能をそれぞれ有する様々な処理装置を備える。また、セットトップボックスは、これらの様々な処理装置を制御する少なくとも１つの制御装置を備える。さらに、セットトップボックスは、制御データを記憶したり、データの処理過程におけるビデオデータ及び／又はオーディオデータを記憶する様々なメモリを備える。
【０００４】
図２は、従来のセットトップボックスの構成を示すブロック図である。
【０００５】
製造コスト、信頼性、製造の容易性の観点から、セットトップボックスの主要な機能は、単一の集積回路に集約することが望まれる。しかしながら、セットトップボックスで新たなアプリケーションを動作させるためには、より強力なグラフィクス処理機能及びプロセッサパワーが必要であり、その一方で、セットトップボックス全体のコストを削減する必要もある。
【０００６】
図２に示す各回路は、単一の集積回路に組み込むことができる。なお、各メモリは、集積回路の大きさ及びコストを考慮して集積回路の中に入れることもできる。例えばデマルチプレクサ（ＤＥＭＵＸ）３２用のメモリ３２ａは５１２ｋバイトであり、ビデオデコーダ３３用のメモリ３３ａは２Ｍバイトであり、グラフィックオーバーレイ３４用のメモリ３４ａは１Ｍバイトであり、メインプロセッサ３８用のメモリ３８ａは２Ｍバイトである。
【０００７】
一方、もう１つの手法として、メモリを除いた全て又は殆どの回路を集積化することもできる。しかしながら、集積度を高くするにつれて、より多くの処理装置を集積回路に組み込むことになり、各処理装置にそれぞれ対応した外部メモリをアクセスするためのピンを、より多く集積回路に設ける必要がある。近年の新しい集積回路は、その機能を高めるとともに配置面積を小さくして経済的に製造するために、余りにも多くのピンが必要とされている。
【０００８】
本発明は、上述した従来の問題を解決するためになされたものであり、本発明の目的は、外部メモリに接続するためのピン数を少なくするとともに、内部に設けられた制御装置及び処理装置の処理能力を最大限に発揮させることができる集積回路及び集積化方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明に係る集積回路装置は、ビデオデータ及びオーディオデータからなる複数のチャンネルが符号化及び多重化された受信信号のうちの１つのチャンネルをデコードするものである。この集積回路装置は、ビデオデータとオーディオデータとを分離するデマルチプレクサ機能、分離されたビデオデータをデコードするビデオデコード機能、分離されたオーディオデータをデコードするオーディオデコード機能を含む複数の機能のうちの１つをそれぞれ有する複数の処理装置と、複数の処理装置を制御する少なくとも１つの制御装置と、少なくとも１つの制御装置が接続される制御バスと、複数の処理装置のうち少なくとも１つが接続されるデータバスと、制御バスとデータバスとを接続するブリッジ回路と、制御バス及びデータバスに接続され、外部メモリとの間でデータ転送を行う複数のメモリインタフェース回路とを備える。
【００１０】
本発明に係る集積化方法は、ビデオデータ及びオーディオデータからなる複数のチャンネルが符号化及び多重化された受信信号のうちの１つのチャンネルをデコードする集積回路において、ビデオデータとオーディオデータとを分離するデマルチプレクサ機能、分離されたビデオデータをデコードするビデオデコード機能、分離されたオーディオデータをデコードするオーディオデコード機能を含む複数の機能のうちの１つをそれぞれ有する複数の処理装置と、複数の処理装置を制御する少なくとも１つの制御装置とを集積回路内に設け、少なくとも１つの制御装置が接続される制御バスと、複数の処理装置のうち少なくとも１つが接続されるデータバスと、制御バスとデータバスとを接続するブリッジ回路とを集積回路上に設け、制御バス及びデータバスに接続され、外部メモリとの間でデータ転送を行う複数のメモリインタフェース回路を集積回路上に設ける。
【００１１】
かくして、本発明では、セットトップボックスの主要な機能を１つの集積回路内に組み込むことができる。バスに接続された全ての装置は、同じ外部メモリをアクセスすることにより、外部メモリをアクセスするために必要なピン数を少なくすることができる。また、１つの大容量のメモリのコストは、記憶容量が小さなメモリを組み合わせて同じ容量としたときよりも安い。
【００１２】
ところで、集積回路とメモリ間のデータ伝送帯域は限られており、ある処理装置、特にビデオデコーダは、その機能を実行するためにメモリを頻繁に長い時間アクセスする必要がある。したがって、セットトップボックスの１つの処理装置が、そのような動作を行っているときには、セットトップボックスの他の機能は停止される。
【００１３】
したがって、本発明に係る集積回路では、上述の複数のバスは、第１のデータバスと第２のデータバスとを含み、第１及び第２のデータバスには、複数の処理装置のうちの少なくとも２つが接続されており、第１及び第２のデータバスに接続され、それぞれ外部メモリとの間でデータ転送を行うメモリインタフェース回路を備える。
【００１４】
また、本発明に係る集積化方法では、上述した複数の処理装置のうちの少なくとも２つを、集積回路上の複数のバスのうちの１つに接続し、複数の処理装置のうちの少なくとも２つを、集積回路上の複数のバスのうちの他の１つに接続する。
【００１５】
このように構成することにより、処理装置のうちの１つが外部メモリを長い時間アクセスしていても、他の処理装置は、他の外部メモリを用いることができる。また、各処理装置は、両方のデータバスに接続されることにより、両方の外部メモリをアクセスすることができる。なお、このように、２つ以上の複数の外部メモリを使用するようにしても、処理装置毎に個別のメモリを備えるよりもコストを安くすることができる。
【００１６】
また、２つのデータバスと２つの外部メモリの構成とすることにより、特に集中的なデータ処理に対しては、両方の外部メモリを使うようにすることができる。処理装置、特にビデオデコーダ等の処理装置は、高画質のアプリケーションに対しては両方の外部メモリを使うことができ、一方、普通のアプリケーションに対しては、ビデオデコーダが１つの外部メモリを使い、オーディオデコーダが他の外部メモリを使うようにすることができる。
【００１７】
ところで、上述したような構成では、ビデオデコーダのような処理装置が、外部メモリとの間でデータ転送を行っている間は、制御装置は、外部メモリのアクセスが禁止される。しかし、複数の制御装置は、互いに通信する必要がある。例えば、制御プログラムは、ＲＯＭから読み出され、他の制御データは、メモリ又は入出力装置から読み出され、また書き込まれる。
【００１８】
そこで、本発明に係る集積回路は、複数の制御装置を備え、上述した複数のバスのうちの１つは、複数の制御装置の全てが接続された制御バスとしている。
【００１９】
また、全ての制御装置を、集積回路上の処理装置が接続されたバスとは異なる制御バスに接続するようにしている。
【００２０】
このように構成することにより、処理装置がデータ処理を行っている間、集積回路内の制御装置は、全ての機能の実行及び／又は外部メモリとのデータ転送を行うことができる。
【００２１】
また、本発明に係る集積回路では、データバスと制御バスを接続するためのブリッジ回路を、データバス毎に設けている。
【００２２】
本発明は、データ処理、特に比較的にデータレートが高いビデオデータの処理において有益である。一方、制御データは通常低いデータレートで処理される。本発明を適用することにより、処理装置の動作が制御装置の低いデータレートの通信よって禁止されることなく、処理装置はその能力を最大限に発揮することができる。制御装置が、処理装置又はデータバスに接続された外部メモリと通信を行う必要があるときのみ、制御バスとデータバス間でデータの転送が行われる。この制御バスとデータバス間のデータ転送は、ブリッジ回路を介して行われる。この場合、ブリッジ回路はバッファとして機能し、制御バスとデータバスのデータレートが異なっていても、これらのバス間でデータの送受信ができる。
【００２３】
また、本発明に係る集積回路は、外部メモリとの間でデータ転送を行うための制御バスに接続されたメモリインタフェース回路を備える。このようにすることにより、制御装置は、外部メモリとのデータ転送を制御バスを用いて行うことができる。
【００２４】
また、本発明に係る集積回路では、各処理装置は、デマルチプレクサ、ビデオデコーダ、オーディオデコーダ、グラフィックプロセッサのいずれかを含む。
【００２５】
また、本発明に係る集積回路では、制御装置は、メインプロセッサ、Ｉ ２ Ｃインタフェース回路、汎用非同期送受信回路、スマートカードインタフェース回路入出力ポート回路のいずれかを備える。
【００２６】
【発明の実施の形態】
以下、本発明に係る集積回路及び集積化方法について、図面を参照しながら説明する。図１は、本発明を適用したセットトップボックス用の集積回路の構成を示すブロック図である。
【００２７】
図１に示すように、この本発明を適用した集積回路１は、ブリッジ回路５，６によって分離された制御部１０と、制御部１０の制御下に受信信号から元のオーディオデータ及びビデオデータを再生する処理部２０とを備える。
【００２８】
さらに、制御部１０は、図１に示すように、メインプロセッサ１１と、セットトップボックスの機能に必要な各種の回路から構成される補助回路１２と、この集積回路１の外部に設けられた外部メモリをアクセスするためのメモリインタフェース回路１３とを備える。これらの回路は、互いに制御バス２を介して接続されている。また、制御バス２にブリッジ回路５，６が接続されている。
【００２９】
補助回路１２は、例えばＩ２Ｃインタフェース回路、汎用非同期送受信回路（ＵＡＲＴ）、スマートカードインタフェース回路、入出力ポート回路等を備える。メインプロセッサ１１は、補助回路１２を介して供給される、又は外部メモリに記憶されているプログラムを実行し、ブリッジ回路５，６を介して処理部２０を制御する。
【００３０】
一方、処理部２０は、図１に示すように、受信信号からビデオデータとオーディオデータを分離するデマルチプレクサ（以下、ＤＥＭＵＸという。）２１と、ＤＥＭＵＸ２１で分離されたビデオデータをデコードするビデオデコーダ２２と、ビデオデコーダ２２でデコードされたビデオデータにオーバーレイ処理を施すグラフィックオーバーレイ回路２３と、ＤＥＭＵＸ２１で分離されたオーディオデータをデコードするオーディオデコーダ２４と、その他の各種機能を有する補助回路２５と、この集積回路１の外部に設けられた外部メモリをアクセスするためのメモリインタフェース回路２６，２７とを備える。これらの各機能をそれぞれ有する回路は、データバス３，４に接続されている。なお、メモリインタフェース回路２６は、データバス３に接続されており、メモリインタフェース回路２７は、データバス４に接続されている。また、データバス３，４は、それぞれブリッジ回路５，６を介して制御バス２に接続されている。
【００３１】
ＤＥＭＵＸ２１は、例えばケーブルネットワーク又は衛星リンクネットワークを介して伝送されてくる複数のチャンネルが多重化された受信信号から所望のチャンネルのビデオデータとオーディオデータを分離し、ビデオデコーダ２２は、ＤＥＭＵＸ２１で分離された、例えばＭＰＥＧ２方式で圧縮されているビデオデータをデコードして伸長する。グラフィックオーバーレイ回路２３は、ビデオデコーダ２２でデコードされたビデオデータに、画像をオーバーレイする処理を施す。一方、オーディオデコーダ２４は、ＤＥＭＵＸ２１で分離された、例えばＭＰＥＧ２方式で圧縮されているオーディオデータをデコードして元のオーディオデータを再生する。なお、例えばビデオ会議等のデータを送信する必要がある場合には、処理部２０は、ビデオエンコーダ及びオーディオエンコーダとともに、例えば非同期転送モード（ＡＴＭ）、ＩＥＥＥ１３９４規格、ＩＥＥＥ１２８４規格等に準拠した適切なインタフェース回路を備える。
【００３２】
上述したように、制御部１０と処理部２０をブリッジ回路５，６によって分離することにより、制御部１０と処理部２０は独立して動作することができる。すなわち、制御部１０のメインプロセッサ１１は、制御バス２を介して補助回路１２をアクセスするとともに、制御バス２及びメモリインタフェース回路１３介して、例えばＲＯＭ等の外部メモリをアクセスすることができる。これにより、メインプロセッサ１１は、中断されることなく、その処理コードをアクセスすることができ、その性能が処理部２０の動作によって低下されることもない。また、メインプロセッサ１１は、必要に応じて、ブリッジ回路５及びデータバス３、又はブリッジ回路６及びデータバス４を介して、処理部２０の各回路にアクセスすることができる。さらに、メインプロセッサ１１は、プログラム実行中のデータ等を、メモリインタフェース回路１３に接続された外部メモリに一時的に記憶することができる。
【００３３】
ところで、例えば、メモリインタフェース回路１３，２６，２７にそれぞれ接続された各外部メモリは、メインプロセッサ１１の単一のアドレス空間に割り付けられていることから、プログラマは、異なるバス間の差異を意識する必要がない。換言すると、メインプロセッサ１１は、それに関する限り、特定の回路をアクセスするためには、単に、それ自身のアドレス空間に割り当てられた特定の回路のアドレスを出力すればよく、特定の回路がどのバスに接続されているかに関する特別な動作をする必要がない。
【００３４】
また、ところで、上述した２つのデータバス３，４は、異なる帯域幅を有し、例えばデータバス４は、データバス３よりも広い帯域幅を有し、広い帯域幅を要求する回路、例えばビデオデコーダ２２は、データバス４を介して外部メモリをアクセスし、他の回路は、データバス３を介して外部メモリをアクセスする。すなわち、高速のアクセスと低速のアクセスは、分離独立して行われる。具体的には、ビデオデコーダ２２は、データバス４及びメモリインタフェース回路２７を介して外部メモリとのデータ転送を行いながら、ビデオデータをデコードし、他の回路は、データバス３及びメモリインタフェース回路２６を介して外部メモリをアクセスする。
【００３５】
以上の説明でも明らかなように、集積された回路又は装置毎に専用のメモリを有する従来の集積回路に比して、本発明を適用した集積回路は、外部メモリと接続するためのピン数を少なくすることができる。
【００３６】
なお、本発明は、上述した実施例に限定されるものではなく、例えば図１に示す回路構成は具体的な一例である。また、例えば、原理的には、各回路は、データバス３，４の両方にアクセスするが、特別な条件における動作では、この限りではなく、少なくとも１つの回路は、１つのデータのみをアクセスするように設定される。各回路によってどのバスが使用されるかは、集積回路１の設計時、及び実際に動作中に設定される。また、例えば実行しているアプリケーションに依存して、動的に、各回路が使用するバスを設定するようにしてもよい。換言すると、設定又はアプリケーションの実行中に、特定の回路は、特定の１つのバスを使うように指示される。
【００３７】
また、例えばデータバス３，４にそれぞれ接続されるメモリは、別の種類のメモリとしてもよい。例えば、いわゆるＥＤＯ−ＤＲＡＭ（Enhanced Data Output Dynamic RAM）と、ＳＤＲＡＭ（Synchronous Dynamic RAM）とを用いるようにしてもよい。
【００３８】
【発明の効果】
本発明係る集積回路は、少なくとも１つの制御装置と、複数の処理装置と、制御装置及び処理装置のうちの少なくとも２つを互いに接続する複数のバスと、複数のバスにそれぞれ接続され、外部メモリとの間でデータ転送を行う複数のメモリインタフェース回路とを備える。これにより、従来の集積回路に比して、外部メモリと接続するためのピン数を少なくすることができる。また、内部に設けられた制御装置及び処理装置の処理能力を最大限に発揮させることができる。
【図面の簡単な説明】
【図１】 本発明を適用したセットトップボックス用の集積回路の構成を示すブロック図である。
【図２】 従来のセットトップボックスの構成を示すブロック図である。
【符号の説明】
１ 集積回路、２ 制御バス、３，４ データバス、５，６ ブリッジ回路、１０ 制御部、１１ メインプロセッサ、１２ 補助回路、１３ メモリインタフェース回路、２０ 処理部、２１ ＤＥＭＵＸ、２２ ビデオデコーダ、２３ グラフィックオーバーレイ回路、２４ オーディオデコーダ、２５ 補助回路、２６，２７ メモリインタフェース回路
【発明の属する技術分野】
本発明は、集積回路及び集積化方法に関し、特に、セットトップボックス用の集積回路に関する。
【０００２】
【従来の技術】
いわゆるセットトップボックス（Set Top Box）は、標準のテレビジョンセットに用いられ、このテレビジョンセットがケーブルネットワーク又は衛星リンクネットワークを介して伝送されてくるビデオ信号及び／又はオーディオ信号を受信できるようにするものである。
【０００３】
セットトップボックスは、符号化及び多重化されたビデオデータ及び／又はオーディオデータからなる数多くのチャンネルを受信する。したがって、セットトップボックスは、アプリケーションに応じて、例えばデマルチプレクス機能、ビデオ復号機能、オーディオ復号機能、グラフィックオーバーレイ機能等の機能をそれぞれ有する様々な処理装置を備える。また、セットトップボックスは、これらの様々な処理装置を制御する少なくとも１つの制御装置を備える。さらに、セットトップボックスは、制御データを記憶したり、データの処理過程におけるビデオデータ及び／又はオーディオデータを記憶する様々なメモリを備える。
【０００４】
図２は、従来のセットトップボックスの構成を示すブロック図である。
【０００５】
製造コスト、信頼性、製造の容易性の観点から、セットトップボックスの主要な機能は、単一の集積回路に集約することが望まれる。しかしながら、セットトップボックスで新たなアプリケーションを動作させるためには、より強力なグラフィクス処理機能及びプロセッサパワーが必要であり、その一方で、セットトップボックス全体のコストを削減する必要もある。
【０００６】
図２に示す各回路は、単一の集積回路に組み込むことができる。なお、各メモリは、集積回路の大きさ及びコストを考慮して集積回路の中に入れることもできる。例えばデマルチプレクサ（ＤＥＭＵＸ）３２用のメモリ３２ａは５１２ｋバイトであり、ビデオデコーダ３３用のメモリ３３ａは２Ｍバイトであり、グラフィックオーバーレイ３４用のメモリ３４ａは１Ｍバイトであり、メインプロセッサ３８用のメモリ３８ａは２Ｍバイトである。
【０００７】
一方、もう１つの手法として、メモリを除いた全て又は殆どの回路を集積化することもできる。しかしながら、集積度を高くするにつれて、より多くの処理装置を集積回路に組み込むことになり、各処理装置にそれぞれ対応した外部メモリをアクセスするためのピンを、より多く集積回路に設ける必要がある。近年の新しい集積回路は、その機能を高めるとともに配置面積を小さくして経済的に製造するために、余りにも多くのピンが必要とされている。
【０００８】
本発明は、上述した従来の問題を解決するためになされたものであり、本発明の目的は、外部メモリに接続するためのピン数を少なくするとともに、内部に設けられた制御装置及び処理装置の処理能力を最大限に発揮させることができる集積回路及び集積化方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明に係る集積回路装置は、ビデオデータ及びオーディオデータからなる複数のチャンネルが符号化及び多重化された受信信号のうちの１つのチャンネルをデコードするものである。この集積回路装置は、ビデオデータとオーディオデータとを分離するデマルチプレクサ機能、分離されたビデオデータをデコードするビデオデコード機能、分離されたオーディオデータをデコードするオーディオデコード機能を含む複数の機能のうちの１つをそれぞれ有する複数の処理装置と、複数の処理装置を制御する少なくとも１つの制御装置と、少なくとも１つの制御装置が接続される制御バスと、複数の処理装置のうち少なくとも１つが接続されるデータバスと、制御バスとデータバスとを接続するブリッジ回路と、制御バス及びデータバスに接続され、外部メモリとの間でデータ転送を行う複数のメモリインタフェース回路とを備える。
【００１０】
本発明に係る集積化方法は、ビデオデータ及びオーディオデータからなる複数のチャンネルが符号化及び多重化された受信信号のうちの１つのチャンネルをデコードする集積回路において、ビデオデータとオーディオデータとを分離するデマルチプレクサ機能、分離されたビデオデータをデコードするビデオデコード機能、分離されたオーディオデータをデコードするオーディオデコード機能を含む複数の機能のうちの１つをそれぞれ有する複数の処理装置と、複数の処理装置を制御する少なくとも１つの制御装置とを集積回路内に設け、少なくとも１つの制御装置が接続される制御バスと、複数の処理装置のうち少なくとも１つが接続されるデータバスと、制御バスとデータバスとを接続するブリッジ回路とを集積回路上に設け、制御バス及びデータバスに接続され、外部メモリとの間でデータ転送を行う複数のメモリインタフェース回路を集積回路上に設ける。
【００１１】
かくして、本発明では、セットトップボックスの主要な機能を１つの集積回路内に組み込むことができる。バスに接続された全ての装置は、同じ外部メモリをアクセスすることにより、外部メモリをアクセスするために必要なピン数を少なくすることができる。また、１つの大容量のメモリのコストは、記憶容量が小さなメモリを組み合わせて同じ容量としたときよりも安い。
【００１２】
ところで、集積回路とメモリ間のデータ伝送帯域は限られており、ある処理装置、特にビデオデコーダは、その機能を実行するためにメモリを頻繁に長い時間アクセスする必要がある。したがって、セットトップボックスの１つの処理装置が、そのような動作を行っているときには、セットトップボックスの他の機能は停止される。
【００１３】
したがって、本発明に係る集積回路では、上述の複数のバスは、第１のデータバスと第２のデータバスとを含み、第１及び第２のデータバスには、複数の処理装置のうちの少なくとも２つが接続されており、第１及び第２のデータバスに接続され、それぞれ外部メモリとの間でデータ転送を行うメモリインタフェース回路を備える。
【００１４】
また、本発明に係る集積化方法では、上述した複数の処理装置のうちの少なくとも２つを、集積回路上の複数のバスのうちの１つに接続し、複数の処理装置のうちの少なくとも２つを、集積回路上の複数のバスのうちの他の１つに接続する。
【００１５】
このように構成することにより、処理装置のうちの１つが外部メモリを長い時間アクセスしていても、他の処理装置は、他の外部メモリを用いることができる。また、各処理装置は、両方のデータバスに接続されることにより、両方の外部メモリをアクセスすることができる。なお、このように、２つ以上の複数の外部メモリを使用するようにしても、処理装置毎に個別のメモリを備えるよりもコストを安くすることができる。
【００１６】
また、２つのデータバスと２つの外部メモリの構成とすることにより、特に集中的なデータ処理に対しては、両方の外部メモリを使うようにすることができる。処理装置、特にビデオデコーダ等の処理装置は、高画質のアプリケーションに対しては両方の外部メモリを使うことができ、一方、普通のアプリケーションに対しては、ビデオデコーダが１つの外部メモリを使い、オーディオデコーダが他の外部メモリを使うようにすることができる。
【００１７】
ところで、上述したような構成では、ビデオデコーダのような処理装置が、外部メモリとの間でデータ転送を行っている間は、制御装置は、外部メモリのアクセスが禁止される。しかし、複数の制御装置は、互いに通信する必要がある。例えば、制御プログラムは、ＲＯＭから読み出され、他の制御データは、メモリ又は入出力装置から読み出され、また書き込まれる。
【００１８】
そこで、本発明に係る集積回路は、複数の制御装置を備え、上述した複数のバスのうちの１つは、複数の制御装置の全てが接続された制御バスとしている。
【００１９】
また、全ての制御装置を、集積回路上の処理装置が接続されたバスとは異なる制御バスに接続するようにしている。
【００２０】
このように構成することにより、処理装置がデータ処理を行っている間、集積回路内の制御装置は、全ての機能の実行及び／又は外部メモリとのデータ転送を行うことができる。
【００２１】
また、本発明に係る集積回路では、データバスと制御バスを接続するためのブリッジ回路を、データバス毎に設けている。
【００２２】
本発明は、データ処理、特に比較的にデータレートが高いビデオデータの処理において有益である。一方、制御データは通常低いデータレートで処理される。本発明を適用することにより、処理装置の動作が制御装置の低いデータレートの通信よって禁止されることなく、処理装置はその能力を最大限に発揮することができる。制御装置が、処理装置又はデータバスに接続された外部メモリと通信を行う必要があるときのみ、制御バスとデータバス間でデータの転送が行われる。この制御バスとデータバス間のデータ転送は、ブリッジ回路を介して行われる。この場合、ブリッジ回路はバッファとして機能し、制御バスとデータバスのデータレートが異なっていても、これらのバス間でデータの送受信ができる。
【００２３】
また、本発明に係る集積回路は、外部メモリとの間でデータ転送を行うための制御バスに接続されたメモリインタフェース回路を備える。このようにすることにより、制御装置は、外部メモリとのデータ転送を制御バスを用いて行うことができる。
【００２４】
また、本発明に係る集積回路では、各処理装置は、デマルチプレクサ、ビデオデコーダ、オーディオデコーダ、グラフィックプロセッサのいずれかを含む。
【００２５】
また、本発明に係る集積回路では、制御装置は、メインプロセッサ、Ｉ ２ Ｃインタフェース回路、汎用非同期送受信回路、スマートカードインタフェース回路入出力ポート回路のいずれかを備える。
【００２６】
【発明の実施の形態】
以下、本発明に係る集積回路及び集積化方法について、図面を参照しながら説明する。図１は、本発明を適用したセットトップボックス用の集積回路の構成を示すブロック図である。
【００２７】
図１に示すように、この本発明を適用した集積回路１は、ブリッジ回路５，６によって分離された制御部１０と、制御部１０の制御下に受信信号から元のオーディオデータ及びビデオデータを再生する処理部２０とを備える。
【００２８】
さらに、制御部１０は、図１に示すように、メインプロセッサ１１と、セットトップボックスの機能に必要な各種の回路から構成される補助回路１２と、この集積回路１の外部に設けられた外部メモリをアクセスするためのメモリインタフェース回路１３とを備える。これらの回路は、互いに制御バス２を介して接続されている。また、制御バス２にブリッジ回路５，６が接続されている。
【００２９】
補助回路１２は、例えばＩ２Ｃインタフェース回路、汎用非同期送受信回路（ＵＡＲＴ）、スマートカードインタフェース回路、入出力ポート回路等を備える。メインプロセッサ１１は、補助回路１２を介して供給される、又は外部メモリに記憶されているプログラムを実行し、ブリッジ回路５，６を介して処理部２０を制御する。
【００３０】
一方、処理部２０は、図１に示すように、受信信号からビデオデータとオーディオデータを分離するデマルチプレクサ（以下、ＤＥＭＵＸという。）２１と、ＤＥＭＵＸ２１で分離されたビデオデータをデコードするビデオデコーダ２２と、ビデオデコーダ２２でデコードされたビデオデータにオーバーレイ処理を施すグラフィックオーバーレイ回路２３と、ＤＥＭＵＸ２１で分離されたオーディオデータをデコードするオーディオデコーダ２４と、その他の各種機能を有する補助回路２５と、この集積回路１の外部に設けられた外部メモリをアクセスするためのメモリインタフェース回路２６，２７とを備える。これらの各機能をそれぞれ有する回路は、データバス３，４に接続されている。なお、メモリインタフェース回路２６は、データバス３に接続されており、メモリインタフェース回路２７は、データバス４に接続されている。また、データバス３，４は、それぞれブリッジ回路５，６を介して制御バス２に接続されている。
【００３１】
ＤＥＭＵＸ２１は、例えばケーブルネットワーク又は衛星リンクネットワークを介して伝送されてくる複数のチャンネルが多重化された受信信号から所望のチャンネルのビデオデータとオーディオデータを分離し、ビデオデコーダ２２は、ＤＥＭＵＸ２１で分離された、例えばＭＰＥＧ２方式で圧縮されているビデオデータをデコードして伸長する。グラフィックオーバーレイ回路２３は、ビデオデコーダ２２でデコードされたビデオデータに、画像をオーバーレイする処理を施す。一方、オーディオデコーダ２４は、ＤＥＭＵＸ２１で分離された、例えばＭＰＥＧ２方式で圧縮されているオーディオデータをデコードして元のオーディオデータを再生する。なお、例えばビデオ会議等のデータを送信する必要がある場合には、処理部２０は、ビデオエンコーダ及びオーディオエンコーダとともに、例えば非同期転送モード（ＡＴＭ）、ＩＥＥＥ１３９４規格、ＩＥＥＥ１２８４規格等に準拠した適切なインタフェース回路を備える。
【００３２】
上述したように、制御部１０と処理部２０をブリッジ回路５，６によって分離することにより、制御部１０と処理部２０は独立して動作することができる。すなわち、制御部１０のメインプロセッサ１１は、制御バス２を介して補助回路１２をアクセスするとともに、制御バス２及びメモリインタフェース回路１３介して、例えばＲＯＭ等の外部メモリをアクセスすることができる。これにより、メインプロセッサ１１は、中断されることなく、その処理コードをアクセスすることができ、その性能が処理部２０の動作によって低下されることもない。また、メインプロセッサ１１は、必要に応じて、ブリッジ回路５及びデータバス３、又はブリッジ回路６及びデータバス４を介して、処理部２０の各回路にアクセスすることができる。さらに、メインプロセッサ１１は、プログラム実行中のデータ等を、メモリインタフェース回路１３に接続された外部メモリに一時的に記憶することができる。
【００３３】
ところで、例えば、メモリインタフェース回路１３，２６，２７にそれぞれ接続された各外部メモリは、メインプロセッサ１１の単一のアドレス空間に割り付けられていることから、プログラマは、異なるバス間の差異を意識する必要がない。換言すると、メインプロセッサ１１は、それに関する限り、特定の回路をアクセスするためには、単に、それ自身のアドレス空間に割り当てられた特定の回路のアドレスを出力すればよく、特定の回路がどのバスに接続されているかに関する特別な動作をする必要がない。
【００３４】
また、ところで、上述した２つのデータバス３，４は、異なる帯域幅を有し、例えばデータバス４は、データバス３よりも広い帯域幅を有し、広い帯域幅を要求する回路、例えばビデオデコーダ２２は、データバス４を介して外部メモリをアクセスし、他の回路は、データバス３を介して外部メモリをアクセスする。すなわち、高速のアクセスと低速のアクセスは、分離独立して行われる。具体的には、ビデオデコーダ２２は、データバス４及びメモリインタフェース回路２７を介して外部メモリとのデータ転送を行いながら、ビデオデータをデコードし、他の回路は、データバス３及びメモリインタフェース回路２６を介して外部メモリをアクセスする。
【００３５】
以上の説明でも明らかなように、集積された回路又は装置毎に専用のメモリを有する従来の集積回路に比して、本発明を適用した集積回路は、外部メモリと接続するためのピン数を少なくすることができる。
【００３６】
なお、本発明は、上述した実施例に限定されるものではなく、例えば図１に示す回路構成は具体的な一例である。また、例えば、原理的には、各回路は、データバス３，４の両方にアクセスするが、特別な条件における動作では、この限りではなく、少なくとも１つの回路は、１つのデータのみをアクセスするように設定される。各回路によってどのバスが使用されるかは、集積回路１の設計時、及び実際に動作中に設定される。また、例えば実行しているアプリケーションに依存して、動的に、各回路が使用するバスを設定するようにしてもよい。換言すると、設定又はアプリケーションの実行中に、特定の回路は、特定の１つのバスを使うように指示される。
【００３７】
また、例えばデータバス３，４にそれぞれ接続されるメモリは、別の種類のメモリとしてもよい。例えば、いわゆるＥＤＯ−ＤＲＡＭ（Enhanced Data Output Dynamic RAM）と、ＳＤＲＡＭ（Synchronous Dynamic RAM）とを用いるようにしてもよい。
【００３８】
【発明の効果】
本発明係る集積回路は、少なくとも１つの制御装置と、複数の処理装置と、制御装置及び処理装置のうちの少なくとも２つを互いに接続する複数のバスと、複数のバスにそれぞれ接続され、外部メモリとの間でデータ転送を行う複数のメモリインタフェース回路とを備える。これにより、従来の集積回路に比して、外部メモリと接続するためのピン数を少なくすることができる。また、内部に設けられた制御装置及び処理装置の処理能力を最大限に発揮させることができる。
【図面の簡単な説明】
【図１】 本発明を適用したセットトップボックス用の集積回路の構成を示すブロック図である。
【図２】 従来のセットトップボックスの構成を示すブロック図である。
【符号の説明】
１ 集積回路、２ 制御バス、３，４ データバス、５，６ ブリッジ回路、１０ 制御部、１１ メインプロセッサ、１２ 補助回路、１３ メモリインタフェース回路、２０ 処理部、２１ ＤＥＭＵＸ、２２ ビデオデコーダ、２３ グラフィックオーバーレイ回路、２４ オーディオデコーダ、２５ 補助回路、２６，２７ メモリインタフェース回路
Claims (12)
- ビデオデータ及びオーディオデータからなる複数のチャンネルが符号化及び多重化された受信信号のうちの１つのチャンネルをデコードする集積回路装置において、
ビデオデータとオーディオデータとを分離するデマルチプレクサ機能、分離されたビデオデータをデコードするビデオデコード機能、分離されたオーディオデータをデコードするオーディオデコード機能を含む複数の機能のうちの１つをそれぞれ有する複数の処理装置と、
上記複数の処理装置を制御する少なくとも１つの制御装置と、
上記少なくとも１つの制御装置が接続される制御バスと、
上記複数の処理装置のうち少なくとも１つが接続されるデータバスと、
上記制御バスと上記データバスとを接続するブリッジ回路と、
上記制御バス及び上記データバスに接続され、外部メモリとの間でデータ転送を行う複数のメモリインタフェース回路とを備える集積回路装置。 - 上記制御バスは、上記制御装置の全てが接続されることを特徴とする請求項１記載の集積回路装置。
- 上記制御バスに接続され、１つ以上の外部機器との間でデータ転送を行う機器インタフェース回路を更に備えることを特徴とする請求項２記載の集積回路装置。
- 上記データバスは、上記複数の処理装置と上記メモリインタフェース回路とを接続し、該処理装置と上記外部メモリとの間でビデオデータを転送する第１のデータバスと、上記外部メモリにアクセスするためのアドレスを送る第２のデータバスとを含むことを特徴とする請求項１乃至３のいずれか１項記載の集積回路装置。
- 上記複数の処理装置のうちの少なくとも１つは、上記第１及び第２のデータバスの両方に接続されていることを特徴とする請求項４記載の集積回路装置。
- 上記複数の処理装置のうちの少なくとも２つは、上記第１及び第２のデータバスの両方に接続されていることを特徴とする請求項４記載の集積回路装置。
- 上記制御バスを、上記第１及び第２のデータバスにそれぞれ接続する２つのブリッジ回路を備えることを特徴とする請求項４乃至６のいずれか１項記載の集積回路装置。
- 上記各処理装置は、ビデオデータとオーディオデータとを分離するデマルチプレクサ、分離されたビデオデータをデコードするビデオデコーダ、分離されたオーディオデータをデコードするオーディオデコーダ、グラフィックオーバーレイ回路のいずれかを含むことを特徴とする請求項１乃至７のいずれか１項記載の集積回路装置。
- 上記少なくとも１つの制御装置は、メインプロセッサ、Ｉ２Ｃインタフェース回路、汎用非同期送受信回路、スマートカードインタフェース回路、入出力ポート回路のいずれかを備えることを特徴とする請求項１乃至８のいずれか１項記載の集積回路装置。
- ビデオデータ及びオーディオデータからなる複数のチャンネルが符号化及び多重化された受信信号のうちの１つのチャンネルをデコードする集積回路の集積化方法において、
ビデオデータとオーディオデータとを分離するデマルチプレクサ機能、分離されたビデオデータをデコードするビデオデコード機能、分離されたオーディオデータをデコードするオーディオデコード機能を含む複数の機能のうちの１つをそれぞれ有する複数の処理装置と、上記複数の処理装置を制御する少なくとも１つの制御装置とを集積回路上に設け、
上記少なくとも１つの制御装置が接続される制御バスと、上記複数の処理装置のうち少なくとも１つが接続されるデータバスと、上記制御バスと上記データバスとを接続するブリッジ回路とを上記集積回路上に設け、
上記制御バス及び上記データバスに接続され、外部メモリとの間でデータ転送を行う複数のメモリインタフェース回路を上記集積回路上に設ける集積化方法。 - 上記データバスは、上記複数の処理装置と上記メモリインタフェース回路とを接続し、該処理装置と上記外部メモリとの間でビデオデータを転送する第１のデータバスと、上記外部メモリにアクセスするためのアドレスを送る第２のデータバスとを含むことを特徴とする請求項１０記載の集積化方法。
- 上記制御バスは、制御装置の全てが接続されることを特徴とする請求項１０又は１１記載の集積化方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9726048.3 | 1997-12-09 | ||
| GB9726048A GB2332344A (en) | 1997-12-09 | 1997-12-09 | Set top box integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11266447A JPH11266447A (ja) | 1999-09-28 |
| JP4132319B2 true JP4132319B2 (ja) | 2008-08-13 |
Family
ID=10823358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35056898A Expired - Fee Related JP4132319B2 (ja) | 1997-12-09 | 1998-12-09 | 集積回路装置及び集積化方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6363448B1 (ja) |
| EP (1) | EP0923232A3 (ja) |
| JP (1) | JP4132319B2 (ja) |
| KR (1) | KR100685150B1 (ja) |
| GB (1) | GB2332344A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6708283B1 (en) | 2000-04-13 | 2004-03-16 | Stratus Technologies, Bermuda Ltd. | System and method for operating a system with redundant peripheral bus controllers |
| US6735715B1 (en) * | 2000-04-13 | 2004-05-11 | Stratus Technologies Bermuda Ltd. | System and method for operating a SCSI bus with redundant SCSI adaptors |
| US6640270B1 (en) * | 2000-06-21 | 2003-10-28 | Ulan Co., Ltd. | Terminal connection box and plug |
| US7457519B2 (en) | 2002-04-03 | 2008-11-25 | Broadcom Corporation | Set-top box integration of integrated drive electronics |
| US7130953B2 (en) * | 2003-03-05 | 2006-10-31 | Broadcom Corporation | Bus architecture techniques employing busses with different complexities |
| US7769274B2 (en) * | 2005-05-06 | 2010-08-03 | Mediatek, Inc. | Video processing and optical recording using a shared memory |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3338341A1 (de) * | 1983-10-21 | 1985-05-09 | Siemens AG, 1000 Berlin und 8000 München | Mehrfachbusanordnung fuer die verbindung von prozessoren und speichern in einem mehrprozessorsystem |
| KR920007920B1 (ko) * | 1989-05-30 | 1992-09-19 | 재단법인 한국전자통신연구소 | 비디오폰 시스템 |
| US5239654A (en) * | 1989-11-17 | 1993-08-24 | Texas Instruments Incorporated | Dual mode SIMD/MIMD processor providing reuse of MIMD instruction memories as data memories when operating in SIMD mode |
| CA2062200A1 (en) * | 1991-03-15 | 1992-09-16 | Stephen C. Purcell | Decompression processor for video applications |
| SG47015A1 (en) * | 1994-02-24 | 1998-03-20 | Intel Corp | Apparatus and method for prefetching data to load buffers in a bridge between two buses in a computer |
| US5473609A (en) | 1994-05-26 | 1995-12-05 | Thomson Consumer Electronics, Inc. | Method and apparatus for processing a conditional access program guide as for a satellite TV service |
| US5548730A (en) * | 1994-09-20 | 1996-08-20 | Intel Corporation | Intelligent bus bridge for input/output subsystems in a computer system |
| US5557758A (en) * | 1994-11-30 | 1996-09-17 | International Business Machines Corporation | Bridge between two buses of a computer system that determines the location of memory or accesses from bus masters on one of the buses |
| US5606672A (en) * | 1995-01-27 | 1997-02-25 | Intel Corporation | Method and apparatus for multiplexing signals from a bus bridge to an ISA bus interface and an ATA bus interface |
| US5664152A (en) * | 1995-06-06 | 1997-09-02 | Hewlett-Packard Company | Multiple segmenting of main memory to streamline data paths in a computing system |
| US5603051A (en) * | 1995-06-06 | 1997-02-11 | Hewlett-Packard Company | Input/output processor with a local memory providing shared resources for a plurality of input/output interfaces on an I/O bus |
| EP0747872B1 (en) * | 1995-06-07 | 1999-03-03 | International Business Machines Corporation | Video processor with addressing mode control |
| US5754801A (en) * | 1995-11-20 | 1998-05-19 | Advanced Micro Devices, Inc. | Computer system having a multimedia bus and comprising a centralized I/O processor which performs intelligent data transfers |
| US5929849A (en) * | 1996-05-02 | 1999-07-27 | Phoenix Technologies, Ltd. | Integration of dynamic universal resource locators with television presentations |
| US5890115A (en) * | 1997-03-07 | 1999-03-30 | Advanced Micro Devices, Inc. | Speech synthesizer utilizing wavetable synthesis |
| US5941968A (en) * | 1997-04-14 | 1999-08-24 | Advanced Micro Devices, Inc. | Computer system for concurrent data transferring between graphic controller and unified system memory and between CPU and expansion bus device |
| US6038630A (en) * | 1998-03-24 | 2000-03-14 | International Business Machines Corporation | Shared access control device for integrated system with multiple functional units accessing external structures over multiple data buses |
-
1997
- 1997-12-09 GB GB9726048A patent/GB2332344A/en not_active Withdrawn
-
1998
- 1998-11-06 EP EP98309127A patent/EP0923232A3/en not_active Withdrawn
- 1998-12-07 US US09/206,573 patent/US6363448B1/en not_active Expired - Lifetime
- 1998-12-08 KR KR1019980053578A patent/KR100685150B1/ko not_active IP Right Cessation
- 1998-12-09 JP JP35056898A patent/JP4132319B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6363448B1 (en) | 2002-03-26 |
| GB9726048D0 (en) | 1998-02-04 |
| EP0923232A2 (en) | 1999-06-16 |
| JPH11266447A (ja) | 1999-09-28 |
| KR19990062876A (ko) | 1999-07-26 |
| KR100685150B1 (ko) | 2007-06-04 |
| GB2332344A (en) | 1999-06-16 |
| EP0923232A3 (en) | 2002-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5799209A (en) | Multi-port internally cached DRAM system utilizing independent serial interfaces and buffers arbitratively connected under a dynamic configuration | |
| US5487035A (en) | Method of multiplexed data reading/writing suitable for video-on-demand system | |
| US5977995A (en) | Computer system for displaying video and graphical data | |
| US5046080A (en) | Video codec including pipelined processing elements | |
| US20110316862A1 (en) | Multi-Processor | |
| JP4132319B2 (ja) | 集積回路装置及び集積化方法 | |
| US6976267B1 (en) | Method and apparatus for controlling connections between devices | |
| US6826776B1 (en) | Method and apparatus for determining signal path | |
| KR20010029924A (ko) | 데이터 처리장치 | |
| US20100274946A1 (en) | Integrated circuit and information processing device | |
| US6847687B2 (en) | Audio and video processing apparatus | |
| US6069898A (en) | Data transmitter, data receiver, data communication system, and data communication method | |
| JP2003177958A (ja) | 特殊メモリデバイス | |
| KR20050081416A (ko) | 디지털 티브이의 시스템 복호화 장치 | |
| JP3327900B2 (ja) | データ処理装置 | |
| JP2005260401A (ja) | デジタル放送受信装置 | |
| US5805826A (en) | Method for transmitting compressed video data and apparatus for performing the same | |
| KR100201295B1 (ko) | 단일 메모리를 이용한 비디오 디코더 디스플레이회로 | |
| JP2003274326A (ja) | 情報処理装置及び情報処理方法 | |
| KR100243872B1 (ko) | Atm 셋탑 박스에서의 niu 구조 | |
| KR0157915B1 (ko) | 메모리 피씨 카드 컨트롤러의 어드레스 처리장치 | |
| KR100320210B1 (ko) | 디지털 티브이 시스템의 버스 구조 | |
| US20050033927A1 (en) | Information-processing apparatus and electronic equipment using thereof | |
| JP2002335466A (ja) | 例えばビデオデコーダであるビデオ装置及びこのような装置内でのメモリ制御のためのプロセス | |
| JP2001197440A (ja) | ディジタルテレビジョンシステム内でフレームバッファメモリを管理する方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |