JP4132027B2 - 入出力装置 - Google Patents
入出力装置 Download PDFInfo
- Publication number
- JP4132027B2 JP4132027B2 JP2002192111A JP2002192111A JP4132027B2 JP 4132027 B2 JP4132027 B2 JP 4132027B2 JP 2002192111 A JP2002192111 A JP 2002192111A JP 2002192111 A JP2002192111 A JP 2002192111A JP 4132027 B2 JP4132027 B2 JP 4132027B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital data
- data communication
- analog
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、外部の情報処理機器との間でデータ通信を行うための入出力装置に関し、特に、複数のデータ線を含むバスで外部の情報処理機器と接続し、ディジタルデータを交換するものに関する。
【０００２】
【従来の技術】
情報技術の飛躍的進歩及び爆発的普及により、多種多様な情報処理装置が相互に接続され、様々なデータを交換できる。それらのデータ通信の形態は例えば、シリアル転送／パラレル転送、アナログ信号伝送／ディジタル信号伝送、有線通信／無線通信、同期通信／非同期通信等、様々である。それらのデータ通信では更に、画像データ等、膨大な量のデータが交換され得る。従って、データ通信を担う入出力装置（インタフェース）に対し、下位互換性を含め、多種多様な情報処理装置と通信形態とについての汎用性、及び高速なデータ転送能力が要求される。その上、情報処理装置全体に対する小型軽量化の要請に伴い、入出力装置自体に対しても小型軽量化が求められる。
【０００３】
従来のディジタル入出力装置の中では特にカード型のものが近年多用される。このカード型入出力装置は、数cm角の小カードであり、所定の規格に準拠したインタフェースを含む。カード型入出力装置は情報処理装置（ホスト）に設けられた専用スロットに差し込まれ、そのスロットに内蔵された同規格に準拠のインタフェースを通し、ホストとデータを交換する。
【０００４】
カード型入出力装置の種類にはメモリカードとＩ／Ｏカードとがある。
メモリカードは半導体メモリ、特にフラッシュメモリを内蔵したカード型記録媒体である。複数のホストが同じメモリカードの共用を通し、相互のデータ交換を実現する。
Ｉ／Ｏカードは、ホストと、そのホストとは別の情報処理装置又はネットワークとの間を接続するためのインタフェースカードである。例えば、Ｉ／Ｏカードはホストを、携帯電話又は内部の無線通信部へ接続する。それにより、ホストは携帯電話回線網又は無線ＬＡＮを通し、他の情報処理装置との間でデータ交換を実現する。
【０００５】
ホストとカード型入出力装置との間でのディジタルデータ通信には、例えば、次の二つの通信モードが設定される。
第一のモードはシリアル転送モードであり、ディジタルデータが1bitずつシリアルに転送される。
第二のモードはパラレル転送モードであり、ディジタルデータが例えば4bitずつパラレルに転送される。第二のモードによるデータ通信は通常、第一のモードによるデータ通信より高速である。
こうして、カード型入出力装置によるデータ通信では、上記二つのモードの使い分けを通し、例えばホストに応じデータ転送速度を調節する。
【０００６】
図6は、従来のカード型入出力装置100とホストHとの間でのデータ交換を示すブロック図である。カード型入出力装置100はホストHと、例えば、四本のデータ線DAT0〜3、クロック線CLK、電源線VDD、グラウンド線VSS、及びコマンド線CMDの5種類の線で接続される。
【０００７】
ホストインタフェース101はコマンド線CMDを通しホストHからコマンドを受信し、解読する。例えば、そのコマンドが機能部102に対するデータ読み出し命令であるとき、ホストインタフェース101は機能部102からデータを読み出す。ここで、機能部102は例えば、半導体メモリとその制御部とを含む。その他に、外部のネットワーク等へ接続された無線モジュールであっても良い。
読み出されたデータはデータ線DAT0〜3を通し、ホストHへ転送される。そのとき、ホストインタフェース101はデータ転送を同期通信で行う。すなわち、クロック線CLKを通しホストHから転送されたクロックと同期し、データを転送する。ホストインタフェース101は更に、データ転送を第一のモード又は第二のモードのいずれかで実行する。ここで、モード選択は、例えばホストHからの指示による。第一のモードでは、第一のデータ線DAT0のみを通しデータが1bitずつシリアルに転送される。第二のモードでは、全てのデータ線DAT0〜3を通しデータが4bitずつパラレルに転送される。
【０００８】
ホストHからのコマンドが機能部102に対するデータ書き込み命令であるとき、ホストインタフェース101は、データ線DAT0〜3を通しデータを受信する。そのとき、上記のデータ読み出しと同様、データ転送はクロック線CLKからのクロックと同期し、かつ、ホストHにより選択された第一のモード又は第二のモードのいずれかで実行される。
ホストインタフェース101により受信されたデータは機能部102へ転送される。それにより、そのデータは半導体メモリに記憶され、又は外部の情報処理装置等へ送出される。
【０００９】
【発明が解決しようとする課題】
通信対象のデータは例えば、テレビジョン（ＴＶ）信号、電荷結合素子（ＣＣＤ）等の撮像素子による画像信号、マイクロフォンによる音声信号等のアナログ信号を含む。従来のディジタル入出力装置ではそれらのアナログ信号が直接送受信されず、内部のアナログ／ディジタル（Ａ／Ｄ）変換器又は送信元の情報処理機器によりディジタル信号へ変換されたものが送受信された。
上記のカード型入出力装置100の例では、カード型入出力装置100からホストHへアナログデータを送信するとき、機能部102又はそれに接続された外部の情報処理機器により、送信データが予めディジタル化された。すなわち、機能部102がＡ／Ｄ変換機能を含み、又は、外部の情報処理機器がディジタル信号を出力可能であった。
【００１０】
機能部102にＡ／Ｄ変換機能を持たせることは、カード型入出力装置100の小型化を阻んだ。更に、機能部102へ接続可能な外部の情報処理機器をディジタル信号の出力可能なものに限ることは、ネットワークの拡張性を狭めた。
入出力装置がディジタルデータ通信部とアナログデータ通信部とをそれぞれ独立な構成として含むとき、その入出力装置について小型化が容易ではなかった。更に、ディジタルデータ通信とアナログデータ通信とを並行させるとき、入出力装置が小型であるほど、ディジタル信号によるアナログ信号への干渉が大きかった。その結果、アナログ信号のＳ／Ｎが減少した。
【００１１】
本発明は、ディジタルデータ通信と並行しアナログデータを送受信でき、それに加え、それぞれのデータ通信に対し高い信頼性を持ち、かつ小型軽量化の容易な入出力装置、の提供を目的とする。
【００１２】
【課題を解決するための手段】
本発明による入出力装置は、
(A) n本のデータ線（整数nは2以上である）を含み、外部情報処理装置と接続するバス；
(B) m本のデータ線（整数mは1以上n未満である。以下、m本のディジタルデータ線という）を通しディジタルデータをmビットずつ交換する第一のディジタルデータ通信モードと、データ線の全てを通しディジタルデータをnビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、m本のディジタルデータ線とは別のデータ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
アナログデータ線のすぐ隣に、 m 本のディジタルデータ線とは別のデータ線が少なくとも一本配置され、そのデータ線の電位が実質的に一定に維持され、それによりアナログデータ線がシールドされる。
【００１３】
上記の入出力装置はディジタルデータ通信時、通信相手の外部情報処理装置に従い、上記二つのモードを切り換える。それにより、その外部情報処理装置に適した転送速度でディジタルデータが交換される。
第一のディジタルデータ通信モードでは、m本のディジタルデータ線以外のデータ線が（ディジタルデータ通信については）アイドル状態にある。上記の入出力装置はそのアイドル状態のデータ線の一部をアナログデータ線として利用し、ディジタルデータ通信とアナログデータ通信とを同時に実現できる。更に、データ線をディジタルデータ通信とアナログデータ通信とで共用することで、装置全体のサイズを小さく抑制できる。
【００１４】
ここで、その実質的な一定電位は例えば、ディジタルデータ通信での二値電位のいずれか一方である。その他に、その二値電位のいずれとも異なる一定電位であっても良い。更に好ましくは、m本のディジタルデータ線以外のデータ線が全て、実質的な一定電位に維持される。
ディジタルデータ通信とアナログデータ通信とが並行するとき、上記の定電位のデータ線によりアナログデータ線が外部、特にm本のディジタルデータ線からシールドされる。それにより、外部のノイズによるアナログ信号への干渉、特にディジタル信号によるアナログ信号への干渉が抑制されるので、アナログ信号のＳ／Ｎを向上できる。
【００１５】
また、本発明による入出力装置は、
(A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本のデータ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、 m 本のディジタルデータ線とは別のデータ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
アナログデータに対しパルス変調を施すためのパルス変調部をアナログデータ通信部が含む。
ここで、パルス変調は、パルス振幅変調（ＰＡＭ)、パルス位置変調（ＰＰＭ)、パルス密度変調（ＰＤＭ)、又はパルス幅変調（ＰＷＭ）のいずれでも良い。パルス変調後のアナログ信号は原信号よりノイズに対し強い。上記の入出力装置は送信対象のアナログデータに対しパルス変調を施し、そのアナログ信号のＳ／Ｎを向上できる。
【００１６】
また、本発明による入出力装置は、
(A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本のデータ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、 m 本のディジタルデータ線とは別のデータ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
アナログデータが外部情報処理装置によりパルス変調を施され、アナログデータ線を通し外部情報処理装置から伝送されるとき、そのパルス変調を施されたアナログデータを復調するためのローパスフィルタをアナログデータ通信部が含む。
その入出力装置は、パルス変調を施されたアナログデータを受信できる。それ故、受信対象のアナログデータについて、そのアナログ信号のＳ／Ｎを向上できる。
【００１７】
また、本発明による入出力装置は、
(A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本のデータ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、 m 本のディジタルデータ線とは別のデータ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
ディジタルデータ通信中、データ線のいずれにもディジタルデータが伝送されない期間に、アナログデータ通信部がアナログデータを交換する。
例えば、ディジタルデータ通信中での所定のパケット又はストリームの伝送期間の合間を縫って、アナログデータ通信部がアナログデータを送受信しても良い。その他に、例えばホストがコマンドによりディジタルデータ通信部とアナログデータ通信部とを交互に動作させ、ディジタルデータ通信部の停止期間にアナログデータが交換されるようにしても良い。
それにより、バス上には実質上常に、ディジタル信号とアナログ信号とのいずれかだけしか存在しない。従って、ディジタル信号によるアナログ信号への干渉が低減するので、アナログ信号のＳ／Ｎを向上できる。
【００１８】
また、本発明による入出力装置は、
(A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本のデータ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、 m 本のディジタルデータ線とは別のデータ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
ディジタルデータ通信での通信クロックを伝送するための通信クロック線をバスが含み、かつ、その通信クロックと同程度の周波数を持つクロックデータがアナログデータに含まれるとき、クロックデータを分周するための分周器をアナログデータ通信部が含み、その分周器の分周比を示すデータをディジタルデータ通信部が伝送する。
分周器はクロックデータの周波数を通信クロックの周波数から大きく低減させ、互いの周波数差を増大させる。それにより、クロックデータと通信クロックとの間でうなりが低減するので、クロックデータの歪みを抑制できる。一方、分周比はディジタルデータとしてクロックデータとは別に伝送される。受信側の情報処理装置は、伝送されたクロックデータと分周比とから原クロックデータを高精度で復元できる。こうして、クロックデータが高精度で送信される。ここで、上記のクロックデータを含むアナログデータには、例えば、垂直同期信号と水平同期信号とを含むＴＶ信号がある。
【００１９】
また、本発明による入出力装置は、
(A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本のデータ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、 m 本のディジタルデータ線とは別のデータ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
ディジタルデータ通信での通信クロックを伝送するための通信クロック線をバスが含み、通信クロックとは別のクロックデータがアナログデータとして、かつ、クロックデータに対する分周比を示すデータがディジタルデータとして、それぞれ外部情報処理装置から入力されるとき、クロックデータの周波数を分周比の逆数だけ増大するための逓倍器をアナログデータ通信部が含む。
送信対象のクロックデータが通信クロックと同程度の周波数を持つとき、外部情報処理装置はそのクロックデータを分周し、その周波数を通信クロックの周波数から大きく低減させ、互いの周波数差を増大させる。それにより、クロックデータと通信クロックとの間でうなりが低減するので、クロックデータの歪みを抑制できる。一方、分周比はディジタルデータとしてクロックデータとは別に伝送される。上記の入出力装置は逓倍器により、伝送されたクロックデータと分周比とを乗算し、原クロックデータを高精度で復元する。こうして、クロックデータが高精度で受信される。
【００２０】
【発明の実施の形態】
以下、本発明の最適な実施の形態について、その好ましい実施例を挙げて、図面を参照しつつ説明する。
【００２１】
《実施例１》
図1は、本発明の実施例１によるＩ／Ｏカード11について、ホストHとの間でのデータ交換を示すブロック図である。
Ｉ／Ｏカード11は、ホストインタフェース1、並びに、機能部として、撮像部4A、メモリ部4B、及び無線通信部4Cを含む。
撮像部4AはＣＣＤを含み、撮像された画像データをアナログデータAとして出力する。
メモリ部4Bはフラッシュメモリを含み、ディジタルデータDを記憶する。
無線通信部4Cは例えば外部の無線ＬＡＮと接続され、ディジタルデータDを交換する。
【００２２】
ホストインタフェース1は、四本のデータ線DAT0〜3、クロック線CLK、電源線VDD、グラウンド線VSS、及びコマンド線CMDの五種類の線を含むバスで、ホストHと接続される。
四本のデータ線DAT0〜3は伝送対象データを実際に伝送するための線であり、第一のデータ線DAT0から第四のデータ線DAT3までの順に並列に配置される。
クロック線CLKは、ホストHからホストインタフェース1へ通信クロックを伝送するための線である。データ線での通信はその通信クロックに従い、同期通信で行われる。ここで、通信クロックはホストHにより、例えば0〜約25MHzの範囲内に設定される。
電源線VDDとグラウンド線VSSとは、ホストHからＩ／Ｏカード11へ電力を供給するための線である。すなわち、電源線VDDとグラウンド線VSSとは、ホストH内で一定の高電位と一定の接地電位とに、それぞれ保たれる。
コマンド線CMDは、データ通信時に交換されるコマンドと、Ｉ／Ｏカード11の各機能部に対しホストHにより発行される制御コマンドとを伝送するための線である。その制御コマンドにより、ホストHはＩ／Ｏカード11内の撮像部4A、メモリ部4B、及び無線通信部4Cを制御する。
【００２３】
ホストインタフェース1はディジタルデータ通信部2とアナログデータ通信部3Aとを含む。
ディジタルデータ通信部2はホストHと四本のデータ線DAT0〜3で接続され、ディジタルデータDを交換する。ディジタルデータ通信部2によるディジタルデータ通信には次の二つのモードがある：
第一のモードでは、第一のデータ線DAT0だけを通し、ディジタルデータDを1bitずつシリアルに伝送する。そのとき、残り三本のデータ線DAT1〜3は、ディジタルデータ通信についてはアイドル状態である。
第二のモードでは、四本データ線DAT0〜3の全てを通し、ディジタルデータDを4bitずつパラレルに伝送する。第二のモードでのディジタルデータ通信により、高速なデータ通信が実現される。
二つのモードのいずれでも、ディジタルデータ通信はホストHからの通信クロックに従い、同期通信で行われる。
更に、二つのモードはホストHからのコマンドに従い、選択される。
【００２４】
アナログデータ通信部3Aは、ホストHとディジタルデータ通信部2とのそれぞれと、第一のデータ線DAT0を除く三本のデータ線DAT1〜3で接続される。
ディジタルデータ通信部2が第二のモードでディジタルデータ通信を行う時、アナログデータ通信部3Aは上記三本のデータ線DAT1〜3を通し伝送されるデータをそのまま中継する。図1では、そのとき選択される伝送路が破線で模式的に示される。
ディジタルデータ通信部2が第一のモードでディジタルデータ通信を行う時、アナログデータ通信部3AはホストHとの間で、第三のデータ線DAT2を通しアナログデータAを伝送する。そのとき、例えば図1に模式的に示される通り、第二のデータ線DAT1と第四のデータ線DAT3とはグラウンド線VSSへ接続され、一定の接地電位に保たれる。ここで、第二のデータ線DAT1と第四のデータ線DAT3との接続先は、グラウンド線VSSの他に、電源線VDDでもその他の定電位源であっても良い。更にその他に、ディジタルデータ通信部2が第二のデータ線DAT1と第四のデータ線DAT3とへ、それぞれを一定電位に維持するような直流信号を出力し続けても良い。それにより、第三のデータ線DAT2は第二のデータ線DAT1と第四のデータ線DAT3とでシールドされる。その結果、第三のデータ線DAT2を通るアナログ信号が外部からのノイズ、特に第一のデータ線DAT0を通るディジタル信号からのノイズにより歪まない。
【００２５】
以下、ホストHとＩ／Ｏカード11との間でのデータ通信について、特にＩ／Ｏカード11からホストHへのデータ伝送を具体的に説明する。ホストHからＩ／Ｏカード11へのデータ伝送についても同様である。
ホストインタフェース1は、コマンド線CMDを通しホストHからコマンドを受信し、解読する。
そのコマンドがメモリ部4B又は無線通信部4Cに対するデータ読み出し命令であるとき、ホストインタフェース1はメモリ部4B又は無線通信部4CからディジタルデータDを読み出し、ディジタルデータ通信部2へ転送する。
ディジタルデータ通信部2は、ホストHからのコマンド、例えばデータ読み出し命令により指示されたモードで、ディジタルデータDをホストHへ伝送する。特に第二のモードが選択されるとき、アナログデータ通信部3Aは、三本のデータ線DAT1〜3を通るディジタル信号をそのまま中継する。
【００２６】
ホストHからのコマンドが撮像部4Aに対するデータ読み出し命令であるとき、ホストインタフェース1は撮像部4AからアナログデータAを読み出し、アナログデータ通信部3Aへ転送する。更に、ディジタルデータ通信部2のモードをチェックし、そのモードが第二のモードであるとき、第一のモードへ切り換える。
アナログデータ通信部3Aはまず、三本のデータ線DAT1〜3の状態をチェックする。三本のデータ線DAT1〜3がディジタルデータ通信についてアイドル状態であるとき、アナログデータ通信部3Aは、第二のデータ線DAT1と第四のデータ線DAT3とをグラウンド線VSSへ接続した後、第三のデータ線DAT2を通しアナログデータAをホストHへ伝送する。
ディジタルデータ通信部2は、ホストHからのコマンド、例えばデータ読み出し命令により指示されたモードで、ディジタルデータDをホストHへ伝送する。
【００２７】
こうして、実施例１によるＩ／Ｏカード11は、第一のモードでのディジタルデータ通信時、アイドル状態の第三のデータ線DAT2を通しアナログデータ通信を行う。それにより、コンパクトな構成を維持したまま、ディジタルデータ通信とアナログデータ通信とを並行できる。
Ｉ／Ｏカード11は更に、第一のモードでのディジタルデータ通信時、アイドル状態にある第二のデータ線DAT1と第四のデータ線DAT3との電位を固定する。それにより、アナログデータ通信時、第二のデータ線DAT2がシールドされる。その結果、特にディジタルデータ通信とアナログデータ通信とが並行するとき、ディジタル信号によるアナログ信号への干渉が抑制されるので、アナログ信号のＳ／Ｎを向上できる。
【００２８】
実施例１によるＩ／Ｏカード11は、4本のデータ線DATの内、1本ずつをディジタルデータ線DAT0とアナログデータ線DAT2とする。更に、残り2本のデータ線（DAT1とDAT3）をアナログデータ線DAT2を挟むように配置し、それぞれ一定電位に維持する。それにより、アナログデータ線DAT2が、特にディジタルデータ線DAT0から効果的にシールドされる。
一般に、Ｉ／Ｏカードがデータ線をn本（整数nは1以上である）有し、その内のm本（整数mは1以上n未満である）をディジタルデータ線とし、かつ別のk本（整数kは1以上(n−m)以下である）をアナログデータ線とするとき、残りの(n−m−k)本のデータ線を、ディジタルデータ線とアナログデータ線との間に少なくとも1本配置する。更に、それらの(n−m−k)本のデータ線の内、k本のアナログデータ線と隣接するものを一定電位に維持する。特に好ましくは、残りの(n−m−k)本のデータ線を全て一定電位に維持する。それにより、アナログデータ線が、特にディジタルデータ線から効果的にシールドされる。
【００２９】
《実施例２》
図2は、本発明の実施例２によるＩ／Ｏカード12について、ホストHとの間でのデータ交換を示すブロック図である。図2では、図1に示される実施例１と同様な構成要素に対し、図1と同じ符号を付す。更に、それらの同様な構成要素については、実施例１での説明を援用する。
【００３０】
アナログデータ通信部3Bは、ホストHとディジタルデータ通信部2とのそれぞれと、第三のデータ線DAT2で接続される。
アナログデータ通信部3Bは更にＰＷＭ部31を含み、撮像部4Aから入力されるアナログデータAをＰＷＭで変調する。ここで、アナログデータ通信部3BはアナログデータAに対し、ＰＷＭ以外のパルス変調、例えばＰＡＭ、ＰＰＭ、又はＰＤＭを施しても良い。
ＰＷＭ部31はＰＷＭを、例えばホストからクロック線CLKを通し伝送された通信クロックに従い実行する。その他に、Ｉ／Ｏカード12内部の制御クロックに従いＰＷＭを実行しても良い。
【００３１】
ディジタルデータ通信部2が第二のモードでディジタルデータ通信を行う時、アナログデータ通信部3Bは第三のデータ線DAT2を通し伝送されるデータをそのまま中継する。図2では、そのとき選択される伝送路が破線で模式的に示される。ディジタルデータ通信部2が第一のモードでディジタルデータ通信を行う時、アナログデータ通信部3BはホストHに対し、第三のデータ線DAT2を通し、ＰＷＭを施されたアナログデータAを伝送する。
【００３２】
アナログデータ通信時、ホストHでは第三のデータ線DAT2がローパスフィルタ（ＬＰＦ）32へ接続される。それにより、ＰＷＭを施されたアナログデータAがＩ／Ｏカード11から伝送されるとき、そのアナログデータAが復調される。
同様に、上記のＰＷＭ31をホストHが含み、上記のＬＰＦ32をアナログデータ通信部3Bが含むとき、ホストHがアナログデータをＰＷＭ後にＩ／Ｏカード12へ伝送し、アナログデータ通信部3Bがそのアナログデータを復調できる。
【００３３】
こうして、実施例２によるＩ／Ｏカード12は、第一のモードでのディジタルデータ通信時、アイドル状態の第三のデータ線DAT2を通しアナログデータ通信を行う。それにより、コンパクトな構成を維持したまま、ディジタルデータ通信とアナログデータ通信とを並行できる。
Ｉ／Ｏカード12は更に、アナログデータ通信時、伝送対象のアナログデータAに対しＰＷＭを施す。ＰＷＭを施されたアナログ信号は原信号より外部からのノイズに対し強い。その結果、特にディジタルデータ通信とアナログデータ通信とが並行するとき、ディジタル信号によるアナログ信号への干渉が抑制される。こうして、アナログ信号のＳ／Ｎを向上できる。
【００３４】
実施例２によるＩ／Ｏカード12では、実施例１と同様に、第二のデータ線DAT1と第四のデータ線DAT3とをグラウンド線VSSへ接続し、一定の電位に保っても良い。第二のデータ線DAT1と第四のデータ線DAT3との接続先はグラウンド線VSSの他に、電源線VDDでもその他の定電位源であっても良い。その他に、ディジタルデータ通信部2が第二のデータ線DAT1と第四のデータ線DAT3とへ、それぞれを一定電位に維持するような直流信号を出力し続けても良い。それにより、第三のデータ線DAT2は第二のデータ線DAT1と第四のデータ線DAT3とでシールドされる。その結果、第三のデータ線DAT2を通るアナログ信号が、外部からのノイズ、特に第一のデータ線DAT0を通るディジタル信号からのノイズにより歪まない。
【００３５】
《実施例３》
図3は、本発明の実施例３によるＩ／Ｏカード13について、ホストHとの間でのデータ交換を示すブロック図である。図3では、図1に示される実施例１と同様な構成要素に対し、図1と同じ符号を付す。更に、それらの同様な構成要素については、実施例１での説明を援用する。
【００３６】
アナログデータ通信部3Cは、ホストHとディジタルデータ通信部2とのそれぞれと、四本のデータ線DAT0〜3で接続される。
ディジタルデータ通信部2がディジタルデータ通信を行う時、アナログデータ通信部3Cは上記四本のデータ線DAT0〜3を通し伝送されるデータをそのまま中継する。図3では、そのとき選択される伝送路が、破線で模式的に示される。ここで、ディジタルデータ通信部2によるデータ通信のモードは、第一のモード又は第二のモードのいずれでも良い。
【００３７】
ディジタルデータ通信部2は一般に、ディジタルデータを所定のパケット又はストリームごとに送受信する。従って、ディジタルデータ通信中、それぞれのパケット又はストリームの伝送期間の間では、四本のデータ線DAT0〜3のいずれを通してもディジタルデータが伝送されない。実施例３では、そのディジタルデータが伝送されない期間に、アナログデータ通信部3CがホストHとの間で、第三のデータ線DAT2を通し、アナログデータAを伝送する。
【００３８】
図4は、第一のモードでのディジタルデータ通信とアナログデータ通信との並行時、第一のデータ線DAT0と第三のデータ線DAT2とのそれぞれを通る伝送データについてのタイミング図である。図4に示されるように、第一のデータ線DAT0がアイドル状態であるときだけ、第三のデータ線DAT2がアクティブ状態である。それにより、第一のデータ線DAT0を通るディジタル信号Dによるノイズが、第三のデータ線DAT2を通るアナログ信号Aを歪ませない。従って、アナログ信号のＳ／Ｎを向上できる。
【００３９】
但し、ディジタルデータ通信中、データ線DAT0〜3のいずれを通してもディジタルデータが伝送されない期間は、一般に不定である。従って、上記のアナログデータ通信で伝送可能なアナログデータは、割込信号等データ量の小さいもの、又は任意の長さに分割可能なものでなければならない。そのようなアナログデータは好ましくは、ＣＣＤ等による静止画像信号、及び録音済の音声信号である。
【００４０】
こうして、実施例３によるＩ／Ｏカード13は、ディジタルデータ通信中、データ線DAT0〜3のいずれを通してもディジタルデータが伝送されない期間に、アナログデータ通信を行う。それにより、コンパクトな構成を維持したまま、ディジタルデータ通信とアナログデータ通信とを並行できる。
そのとき、ディジタル信号とアナログ信号とは交互にデータ線を通り、両信号が同時にデータ線上にはない。それ故、ディジタル信号によるアナログ信号への干渉が抑制されるので、アナログ信号のＳ／Ｎを向上できる。
【００４１】
実施例３によるＩ／Ｏカード13は、ディジタルデータ通信でのパケット又はストリームの伝送期間の合間を縫って、アナログデータを伝送する。その他に、ホストHがコマンドにより、ディジタルデータ通信部2とアナログデータ通信部3Cとを所定の制御シーケンスに従い交互に動作させ、それにより、ディジタルデータ通信部2の停止期間にアナログデータを伝送させても良い。
【００４２】
《実施例４》
図5は、本発明の実施例４によるＩ／Ｏカード14について、ホストHとの間でのデータ交換を示すブロック図である。図4では、図1に示される実施例１と同様な構成要素に対し、図1と同じ符号を付す。更に、それらの同様な構成要素については、実施例１での説明を援用する。
【００４３】
Ｉ／Ｏカード14は実施例１での撮像部4Aとは別の機能部として、ＴＶチューナ4Dを含む。
ＴＶチューナ4Dは外部のアンテナATにより受信されたＴＶ信号をアナログデータとして出力する。ＴＶ信号は垂直同期信号と水平同期信号とを含む。ＴＶチューナ4Dはそれらの同期信号をクロックデータCとして出力する。そのとき、特に水平同期信号に相当するクロックデータでは周波数が数MHz〜数十MHzであり、通信クロックの周波数と同程度である。
【００４４】
アナログデータ通信部3Dは、ホストHとディジタルデータ通信部2とのそれぞれと、第三のデータ線DAT2で接続される。
アナログデータ通信部3Dは分周器33を含み、ＴＶチューナ4Dから入力されるクロックデータCを所定の分周比rで分周する。ここで、分周比rは好ましくは整数である。それにより、実際に伝送されるクロックデータCの周波数は1／rだけ小さいので、通信クロックの周波数とは大きく異なる。分周比rを示すデータはディジタルデータ通信部2へ出力され、ディジタルデータとしてホストHへ伝送される。
【００４５】
ディジタルデータ通信部2が第二のモードでディジタルデータ通信を行う時、アナログデータ通信部3Dは第三のデータ線DAT2を通し伝送されるデータをそのまま中継する。図5では、そのとき選択される伝送路が破線で模式的に示される。ディジタルデータ通信部2が第一のモードでディジタルデータ通信を行う時、アナログデータ通信部3DはホストHに対し、第三のデータ線DAT2を通し、分周されたクロックデータCを伝送する。そのとき、クロックデータCの周波数は通信クロックの周波数とは大きく異なるので、そのクロックデータCと通信クロックとの間の干渉は抑制される。従って、クロックデータCの歪みが低減する。
【００４６】
アナログデータ通信時、ホストHでは第三のデータ線DAT2が逓倍器34へ接続される。それにより、分周されたクロックデータCと、その分周比rを示すデータとがＩ／Ｏカード11から伝送されるとき、そのクロックデータCの周波数が分周比r倍だけ増大され、原クロックデータが復元される。
同様に、上記の分周器33をホストHが含み、上記の逓倍器34をアナログデータ通信部3Dが含むとき、ホストHがクロックデータを分周した後にＩ／Ｏカード12へ伝送し、アナログデータ通信部3Dがそのクロックデータを復元できる。
【００４７】
こうして、実施例４によるＩ／Ｏカード14は、第一のモードでのディジタルデータ通信時、アイドル状態の第三のデータ線DAT2を通しアナログデータ通信を行う。それにより、コンパクトな構成を維持したまま、ディジタルデータ通信とアナログデータ通信とを並行できる。
Ｉ／Ｏカード12は特に、通信クロックと同程度の周波数を持つクロックデータCをアナログデータとして伝送するとき、そのクロックデータCを分周した後に伝送する。分周されたクロックデータの周波数は通信クロックの周波数とは大きく異なるので、相互の干渉が抑制される。その結果、特にディジタルデータ通信とアナログデータ通信とが並行するとき、クロックデータを高精度で伝送できる。
【００４８】
実施例４によるＩ／Ｏカード14では、実施例１と同様に、第二のデータ線DAT1と第四のデータ線DAT3とをグラウンド線VSSへ接続し、一定の電位に保っても良い。第二のデータ線DAT1と第四のデータ線DAT3との接続先は、グラウンド線VSSの他に、電源線VDDでもその他の定電位源であっても良い。その他に、ディジタルデータ通信部2が第二のデータ線DAT1と第四のデータ線DAT3とへ、それぞれを一定電位に維持するような直流信号を出力し続けても良い。それにより、第三のデータ線DAT2は第二のデータ線DAT1と第四のデータ線DAT3とでシールドされる。その結果、第三のデータ線DAT2を通るアナログ信号が、外部からのノイズ、特に第一のデータ線DAT0を通るディジタル信号からのノイズにより歪まない。
【００４９】
【発明の効果】
上記の通り、本発明による入出力装置はディジタルデータ通信時、通信相手の外部情報処理装置に従い通信モードを切り換える。第一のディジタルデータ通信モードでは、m本のディジタルデータ線以外のデータ線がディジタルデータ通信についてはアイドル状態にある。本発明による入出力装置は、そのアイドル状態のデータ線の一部をアナログデータ線として利用し、ディジタルデータ通信とアナログデータ通信とを同時に実現できる。更に、データ線をディジタルデータ通信とアナログデータ通信とで共用することで、装置全体のサイズを小さく抑制できる。
【００５０】
上記の入出力装置ではさらに、アナログデータ線のすぐ隣に、m本のディジタルデータ線とは別のデータ線が少なくとも一本配置され、そのデータ線の電位が実質的に一定に維持される。ディジタルデータ通信とアナログデータ通信とが並行するとき、上記の定電位のデータ線によりアナログデータ線がm本のディジタルデータ線からシールドされる。それにより、ディジタル信号によるアナログ信号への干渉が抑制されるので、アナログ信号のＳ／Ｎを向上できる。
【００５１】
上記の入出力装置がパルス変調部とローパスフィルタとを含み、パルス変調を施されたアナログ信号を伝送しても良い。パルス変調後のアナログ信号は原信号よりノイズに対し強いので、アナログデータ通信でのアナログ信号のＳ／Ｎを向上できる。
【００５２】
上記の入出力装置では、ディジタルデータ通信中、データ線のいずれを通してもディジタルデータが伝送されない期間にアナログデータが交換されても良い。それにより、ディジタル信号によるアナログ信号への干渉が低減するので、アナログ信号のＳ／Ｎを向上できる。
【００５３】
上記の入出力装置では、ディジタルデータ通信での通信クロックを伝送するための通信クロック線をバスが含み、かつ、その通信クロックと同程度の周波数を持つクロックデータがアナログデータに含まれるとき、そのクロックデータを分周した後伝送しても良い。そのとき、その分周比を示すデータはディジタルデータとして伝送される。
分周により、実際に伝送されるクロックデータの周波数は通信クロックの周波数から大きく低減し、互いの周波数差が増大する。それにより、クロックデータと通信クロックとの間でうなりが低減するので、クロックデータの歪みを抑制できる。
受信側の情報処理装置は、伝送されたクロックデータと分周比とから原クロックデータを高精度で復元できる。こうして、クロックデータが高精度で伝送される。
【図面の簡単な説明】
【図１】本発明の実施例１によるＩ／Ｏカード11について、ホストHとの間でのデータ交換を示すブロック図である。
【図２】本発明の実施例２によるＩ／Ｏカード12について、ホストHとの間でのデータ交換を示すブロック図である。
【図３】本発明の実施例３によるＩ／Ｏカード13について、ホストHとの間でのデータ交換を示すブロック図である。
【図４】本発明の実施例３によるＩ／Ｏカード13について、第一のモードでのディジタルデータ通信とアナログデータ通信との並行時、第一のデータ線DAT0と第三のデータ線DAT2とのそれぞれを通る伝送データについてのタイミング図である。
【図５】本発明の実施例４によるＩ／Ｏカード14について、ホストHとの間でのデータ交換を示すブロック図である。
【図６】従来のカード型入出力装置100とホストHとの間でのデータ交換を示すブロック図である。
【符号の説明】
3A アナログデータ通信部
4A 撮像部
4B メモリ部
DAT0 第一のデータ線
DAT1 第二のデータ線
DAT2 第三のデータ線
DAT3 第四のデータ線
CLK クロック線
VDD 電源線
VSS グラウンド線
CMD コマンド線
A アナログデータ
D ディジタルデータ
【発明の属する技術分野】
本発明は、外部の情報処理機器との間でデータ通信を行うための入出力装置に関し、特に、複数のデータ線を含むバスで外部の情報処理機器と接続し、ディジタルデータを交換するものに関する。
【０００２】
【従来の技術】
情報技術の飛躍的進歩及び爆発的普及により、多種多様な情報処理装置が相互に接続され、様々なデータを交換できる。それらのデータ通信の形態は例えば、シリアル転送／パラレル転送、アナログ信号伝送／ディジタル信号伝送、有線通信／無線通信、同期通信／非同期通信等、様々である。それらのデータ通信では更に、画像データ等、膨大な量のデータが交換され得る。従って、データ通信を担う入出力装置（インタフェース）に対し、下位互換性を含め、多種多様な情報処理装置と通信形態とについての汎用性、及び高速なデータ転送能力が要求される。その上、情報処理装置全体に対する小型軽量化の要請に伴い、入出力装置自体に対しても小型軽量化が求められる。
【０００３】
従来のディジタル入出力装置の中では特にカード型のものが近年多用される。このカード型入出力装置は、数cm角の小カードであり、所定の規格に準拠したインタフェースを含む。カード型入出力装置は情報処理装置（ホスト）に設けられた専用スロットに差し込まれ、そのスロットに内蔵された同規格に準拠のインタフェースを通し、ホストとデータを交換する。
【０００４】
カード型入出力装置の種類にはメモリカードとＩ／Ｏカードとがある。
メモリカードは半導体メモリ、特にフラッシュメモリを内蔵したカード型記録媒体である。複数のホストが同じメモリカードの共用を通し、相互のデータ交換を実現する。
Ｉ／Ｏカードは、ホストと、そのホストとは別の情報処理装置又はネットワークとの間を接続するためのインタフェースカードである。例えば、Ｉ／Ｏカードはホストを、携帯電話又は内部の無線通信部へ接続する。それにより、ホストは携帯電話回線網又は無線ＬＡＮを通し、他の情報処理装置との間でデータ交換を実現する。
【０００５】
ホストとカード型入出力装置との間でのディジタルデータ通信には、例えば、次の二つの通信モードが設定される。
第一のモードはシリアル転送モードであり、ディジタルデータが1bitずつシリアルに転送される。
第二のモードはパラレル転送モードであり、ディジタルデータが例えば4bitずつパラレルに転送される。第二のモードによるデータ通信は通常、第一のモードによるデータ通信より高速である。
こうして、カード型入出力装置によるデータ通信では、上記二つのモードの使い分けを通し、例えばホストに応じデータ転送速度を調節する。
【０００６】
図6は、従来のカード型入出力装置100とホストHとの間でのデータ交換を示すブロック図である。カード型入出力装置100はホストHと、例えば、四本のデータ線DAT0〜3、クロック線CLK、電源線VDD、グラウンド線VSS、及びコマンド線CMDの5種類の線で接続される。
【０００７】
ホストインタフェース101はコマンド線CMDを通しホストHからコマンドを受信し、解読する。例えば、そのコマンドが機能部102に対するデータ読み出し命令であるとき、ホストインタフェース101は機能部102からデータを読み出す。ここで、機能部102は例えば、半導体メモリとその制御部とを含む。その他に、外部のネットワーク等へ接続された無線モジュールであっても良い。
読み出されたデータはデータ線DAT0〜3を通し、ホストHへ転送される。そのとき、ホストインタフェース101はデータ転送を同期通信で行う。すなわち、クロック線CLKを通しホストHから転送されたクロックと同期し、データを転送する。ホストインタフェース101は更に、データ転送を第一のモード又は第二のモードのいずれかで実行する。ここで、モード選択は、例えばホストHからの指示による。第一のモードでは、第一のデータ線DAT0のみを通しデータが1bitずつシリアルに転送される。第二のモードでは、全てのデータ線DAT0〜3を通しデータが4bitずつパラレルに転送される。
【０００８】
ホストHからのコマンドが機能部102に対するデータ書き込み命令であるとき、ホストインタフェース101は、データ線DAT0〜3を通しデータを受信する。そのとき、上記のデータ読み出しと同様、データ転送はクロック線CLKからのクロックと同期し、かつ、ホストHにより選択された第一のモード又は第二のモードのいずれかで実行される。
ホストインタフェース101により受信されたデータは機能部102へ転送される。それにより、そのデータは半導体メモリに記憶され、又は外部の情報処理装置等へ送出される。
【０００９】
【発明が解決しようとする課題】
通信対象のデータは例えば、テレビジョン（ＴＶ）信号、電荷結合素子（ＣＣＤ）等の撮像素子による画像信号、マイクロフォンによる音声信号等のアナログ信号を含む。従来のディジタル入出力装置ではそれらのアナログ信号が直接送受信されず、内部のアナログ／ディジタル（Ａ／Ｄ）変換器又は送信元の情報処理機器によりディジタル信号へ変換されたものが送受信された。
上記のカード型入出力装置100の例では、カード型入出力装置100からホストHへアナログデータを送信するとき、機能部102又はそれに接続された外部の情報処理機器により、送信データが予めディジタル化された。すなわち、機能部102がＡ／Ｄ変換機能を含み、又は、外部の情報処理機器がディジタル信号を出力可能であった。
【００１０】
機能部102にＡ／Ｄ変換機能を持たせることは、カード型入出力装置100の小型化を阻んだ。更に、機能部102へ接続可能な外部の情報処理機器をディジタル信号の出力可能なものに限ることは、ネットワークの拡張性を狭めた。
入出力装置がディジタルデータ通信部とアナログデータ通信部とをそれぞれ独立な構成として含むとき、その入出力装置について小型化が容易ではなかった。更に、ディジタルデータ通信とアナログデータ通信とを並行させるとき、入出力装置が小型であるほど、ディジタル信号によるアナログ信号への干渉が大きかった。その結果、アナログ信号のＳ／Ｎが減少した。
【００１１】
本発明は、ディジタルデータ通信と並行しアナログデータを送受信でき、それに加え、それぞれのデータ通信に対し高い信頼性を持ち、かつ小型軽量化の容易な入出力装置、の提供を目的とする。
【００１２】
【課題を解決するための手段】
本発明による入出力装置は、
(A) n本のデータ線（整数nは2以上である）を含み、外部情報処理装置と接続するバス；
(B) m本のデータ線（整数mは1以上n未満である。以下、m本のディジタルデータ線という）を通しディジタルデータをmビットずつ交換する第一のディジタルデータ通信モードと、データ線の全てを通しディジタルデータをnビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、m本のディジタルデータ線とは別のデータ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
アナログデータ線のすぐ隣に、 m 本のディジタルデータ線とは別のデータ線が少なくとも一本配置され、そのデータ線の電位が実質的に一定に維持され、それによりアナログデータ線がシールドされる。
【００１３】
上記の入出力装置はディジタルデータ通信時、通信相手の外部情報処理装置に従い、上記二つのモードを切り換える。それにより、その外部情報処理装置に適した転送速度でディジタルデータが交換される。
第一のディジタルデータ通信モードでは、m本のディジタルデータ線以外のデータ線が（ディジタルデータ通信については）アイドル状態にある。上記の入出力装置はそのアイドル状態のデータ線の一部をアナログデータ線として利用し、ディジタルデータ通信とアナログデータ通信とを同時に実現できる。更に、データ線をディジタルデータ通信とアナログデータ通信とで共用することで、装置全体のサイズを小さく抑制できる。
【００１４】
ここで、その実質的な一定電位は例えば、ディジタルデータ通信での二値電位のいずれか一方である。その他に、その二値電位のいずれとも異なる一定電位であっても良い。更に好ましくは、m本のディジタルデータ線以外のデータ線が全て、実質的な一定電位に維持される。
ディジタルデータ通信とアナログデータ通信とが並行するとき、上記の定電位のデータ線によりアナログデータ線が外部、特にm本のディジタルデータ線からシールドされる。それにより、外部のノイズによるアナログ信号への干渉、特にディジタル信号によるアナログ信号への干渉が抑制されるので、アナログ信号のＳ／Ｎを向上できる。
【００１５】
また、本発明による入出力装置は、
(A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本のデータ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、 m 本のディジタルデータ線とは別のデータ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
アナログデータに対しパルス変調を施すためのパルス変調部をアナログデータ通信部が含む。
ここで、パルス変調は、パルス振幅変調（ＰＡＭ)、パルス位置変調（ＰＰＭ)、パルス密度変調（ＰＤＭ)、又はパルス幅変調（ＰＷＭ）のいずれでも良い。パルス変調後のアナログ信号は原信号よりノイズに対し強い。上記の入出力装置は送信対象のアナログデータに対しパルス変調を施し、そのアナログ信号のＳ／Ｎを向上できる。
【００１６】
また、本発明による入出力装置は、
(A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本のデータ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、 m 本のディジタルデータ線とは別のデータ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
アナログデータが外部情報処理装置によりパルス変調を施され、アナログデータ線を通し外部情報処理装置から伝送されるとき、そのパルス変調を施されたアナログデータを復調するためのローパスフィルタをアナログデータ通信部が含む。
その入出力装置は、パルス変調を施されたアナログデータを受信できる。それ故、受信対象のアナログデータについて、そのアナログ信号のＳ／Ｎを向上できる。
【００１７】
また、本発明による入出力装置は、
(A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本のデータ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、 m 本のディジタルデータ線とは別のデータ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
ディジタルデータ通信中、データ線のいずれにもディジタルデータが伝送されない期間に、アナログデータ通信部がアナログデータを交換する。
例えば、ディジタルデータ通信中での所定のパケット又はストリームの伝送期間の合間を縫って、アナログデータ通信部がアナログデータを送受信しても良い。その他に、例えばホストがコマンドによりディジタルデータ通信部とアナログデータ通信部とを交互に動作させ、ディジタルデータ通信部の停止期間にアナログデータが交換されるようにしても良い。
それにより、バス上には実質上常に、ディジタル信号とアナログ信号とのいずれかだけしか存在しない。従って、ディジタル信号によるアナログ信号への干渉が低減するので、アナログ信号のＳ／Ｎを向上できる。
【００１８】
また、本発明による入出力装置は、
(A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本のデータ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、 m 本のディジタルデータ線とは別のデータ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
ディジタルデータ通信での通信クロックを伝送するための通信クロック線をバスが含み、かつ、その通信クロックと同程度の周波数を持つクロックデータがアナログデータに含まれるとき、クロックデータを分周するための分周器をアナログデータ通信部が含み、その分周器の分周比を示すデータをディジタルデータ通信部が伝送する。
分周器はクロックデータの周波数を通信クロックの周波数から大きく低減させ、互いの周波数差を増大させる。それにより、クロックデータと通信クロックとの間でうなりが低減するので、クロックデータの歪みを抑制できる。一方、分周比はディジタルデータとしてクロックデータとは別に伝送される。受信側の情報処理装置は、伝送されたクロックデータと分周比とから原クロックデータを高精度で復元できる。こうして、クロックデータが高精度で送信される。ここで、上記のクロックデータを含むアナログデータには、例えば、垂直同期信号と水平同期信号とを含むＴＶ信号がある。
【００１９】
また、本発明による入出力装置は、
(A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本のデータ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、 m 本のディジタルデータ線とは別のデータ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
ディジタルデータ通信での通信クロックを伝送するための通信クロック線をバスが含み、通信クロックとは別のクロックデータがアナログデータとして、かつ、クロックデータに対する分周比を示すデータがディジタルデータとして、それぞれ外部情報処理装置から入力されるとき、クロックデータの周波数を分周比の逆数だけ増大するための逓倍器をアナログデータ通信部が含む。
送信対象のクロックデータが通信クロックと同程度の周波数を持つとき、外部情報処理装置はそのクロックデータを分周し、その周波数を通信クロックの周波数から大きく低減させ、互いの周波数差を増大させる。それにより、クロックデータと通信クロックとの間でうなりが低減するので、クロックデータの歪みを抑制できる。一方、分周比はディジタルデータとしてクロックデータとは別に伝送される。上記の入出力装置は逓倍器により、伝送されたクロックデータと分周比とを乗算し、原クロックデータを高精度で復元する。こうして、クロックデータが高精度で受信される。
【００２０】
【発明の実施の形態】
以下、本発明の最適な実施の形態について、その好ましい実施例を挙げて、図面を参照しつつ説明する。
【００２１】
《実施例１》
図1は、本発明の実施例１によるＩ／Ｏカード11について、ホストHとの間でのデータ交換を示すブロック図である。
Ｉ／Ｏカード11は、ホストインタフェース1、並びに、機能部として、撮像部4A、メモリ部4B、及び無線通信部4Cを含む。
撮像部4AはＣＣＤを含み、撮像された画像データをアナログデータAとして出力する。
メモリ部4Bはフラッシュメモリを含み、ディジタルデータDを記憶する。
無線通信部4Cは例えば外部の無線ＬＡＮと接続され、ディジタルデータDを交換する。
【００２２】
ホストインタフェース1は、四本のデータ線DAT0〜3、クロック線CLK、電源線VDD、グラウンド線VSS、及びコマンド線CMDの五種類の線を含むバスで、ホストHと接続される。
四本のデータ線DAT0〜3は伝送対象データを実際に伝送するための線であり、第一のデータ線DAT0から第四のデータ線DAT3までの順に並列に配置される。
クロック線CLKは、ホストHからホストインタフェース1へ通信クロックを伝送するための線である。データ線での通信はその通信クロックに従い、同期通信で行われる。ここで、通信クロックはホストHにより、例えば0〜約25MHzの範囲内に設定される。
電源線VDDとグラウンド線VSSとは、ホストHからＩ／Ｏカード11へ電力を供給するための線である。すなわち、電源線VDDとグラウンド線VSSとは、ホストH内で一定の高電位と一定の接地電位とに、それぞれ保たれる。
コマンド線CMDは、データ通信時に交換されるコマンドと、Ｉ／Ｏカード11の各機能部に対しホストHにより発行される制御コマンドとを伝送するための線である。その制御コマンドにより、ホストHはＩ／Ｏカード11内の撮像部4A、メモリ部4B、及び無線通信部4Cを制御する。
【００２３】
ホストインタフェース1はディジタルデータ通信部2とアナログデータ通信部3Aとを含む。
ディジタルデータ通信部2はホストHと四本のデータ線DAT0〜3で接続され、ディジタルデータDを交換する。ディジタルデータ通信部2によるディジタルデータ通信には次の二つのモードがある：
第一のモードでは、第一のデータ線DAT0だけを通し、ディジタルデータDを1bitずつシリアルに伝送する。そのとき、残り三本のデータ線DAT1〜3は、ディジタルデータ通信についてはアイドル状態である。
第二のモードでは、四本データ線DAT0〜3の全てを通し、ディジタルデータDを4bitずつパラレルに伝送する。第二のモードでのディジタルデータ通信により、高速なデータ通信が実現される。
二つのモードのいずれでも、ディジタルデータ通信はホストHからの通信クロックに従い、同期通信で行われる。
更に、二つのモードはホストHからのコマンドに従い、選択される。
【００２４】
アナログデータ通信部3Aは、ホストHとディジタルデータ通信部2とのそれぞれと、第一のデータ線DAT0を除く三本のデータ線DAT1〜3で接続される。
ディジタルデータ通信部2が第二のモードでディジタルデータ通信を行う時、アナログデータ通信部3Aは上記三本のデータ線DAT1〜3を通し伝送されるデータをそのまま中継する。図1では、そのとき選択される伝送路が破線で模式的に示される。
ディジタルデータ通信部2が第一のモードでディジタルデータ通信を行う時、アナログデータ通信部3AはホストHとの間で、第三のデータ線DAT2を通しアナログデータAを伝送する。そのとき、例えば図1に模式的に示される通り、第二のデータ線DAT1と第四のデータ線DAT3とはグラウンド線VSSへ接続され、一定の接地電位に保たれる。ここで、第二のデータ線DAT1と第四のデータ線DAT3との接続先は、グラウンド線VSSの他に、電源線VDDでもその他の定電位源であっても良い。更にその他に、ディジタルデータ通信部2が第二のデータ線DAT1と第四のデータ線DAT3とへ、それぞれを一定電位に維持するような直流信号を出力し続けても良い。それにより、第三のデータ線DAT2は第二のデータ線DAT1と第四のデータ線DAT3とでシールドされる。その結果、第三のデータ線DAT2を通るアナログ信号が外部からのノイズ、特に第一のデータ線DAT0を通るディジタル信号からのノイズにより歪まない。
【００２５】
以下、ホストHとＩ／Ｏカード11との間でのデータ通信について、特にＩ／Ｏカード11からホストHへのデータ伝送を具体的に説明する。ホストHからＩ／Ｏカード11へのデータ伝送についても同様である。
ホストインタフェース1は、コマンド線CMDを通しホストHからコマンドを受信し、解読する。
そのコマンドがメモリ部4B又は無線通信部4Cに対するデータ読み出し命令であるとき、ホストインタフェース1はメモリ部4B又は無線通信部4CからディジタルデータDを読み出し、ディジタルデータ通信部2へ転送する。
ディジタルデータ通信部2は、ホストHからのコマンド、例えばデータ読み出し命令により指示されたモードで、ディジタルデータDをホストHへ伝送する。特に第二のモードが選択されるとき、アナログデータ通信部3Aは、三本のデータ線DAT1〜3を通るディジタル信号をそのまま中継する。
【００２６】
ホストHからのコマンドが撮像部4Aに対するデータ読み出し命令であるとき、ホストインタフェース1は撮像部4AからアナログデータAを読み出し、アナログデータ通信部3Aへ転送する。更に、ディジタルデータ通信部2のモードをチェックし、そのモードが第二のモードであるとき、第一のモードへ切り換える。
アナログデータ通信部3Aはまず、三本のデータ線DAT1〜3の状態をチェックする。三本のデータ線DAT1〜3がディジタルデータ通信についてアイドル状態であるとき、アナログデータ通信部3Aは、第二のデータ線DAT1と第四のデータ線DAT3とをグラウンド線VSSへ接続した後、第三のデータ線DAT2を通しアナログデータAをホストHへ伝送する。
ディジタルデータ通信部2は、ホストHからのコマンド、例えばデータ読み出し命令により指示されたモードで、ディジタルデータDをホストHへ伝送する。
【００２７】
こうして、実施例１によるＩ／Ｏカード11は、第一のモードでのディジタルデータ通信時、アイドル状態の第三のデータ線DAT2を通しアナログデータ通信を行う。それにより、コンパクトな構成を維持したまま、ディジタルデータ通信とアナログデータ通信とを並行できる。
Ｉ／Ｏカード11は更に、第一のモードでのディジタルデータ通信時、アイドル状態にある第二のデータ線DAT1と第四のデータ線DAT3との電位を固定する。それにより、アナログデータ通信時、第二のデータ線DAT2がシールドされる。その結果、特にディジタルデータ通信とアナログデータ通信とが並行するとき、ディジタル信号によるアナログ信号への干渉が抑制されるので、アナログ信号のＳ／Ｎを向上できる。
【００２８】
実施例１によるＩ／Ｏカード11は、4本のデータ線DATの内、1本ずつをディジタルデータ線DAT0とアナログデータ線DAT2とする。更に、残り2本のデータ線（DAT1とDAT3）をアナログデータ線DAT2を挟むように配置し、それぞれ一定電位に維持する。それにより、アナログデータ線DAT2が、特にディジタルデータ線DAT0から効果的にシールドされる。
一般に、Ｉ／Ｏカードがデータ線をn本（整数nは1以上である）有し、その内のm本（整数mは1以上n未満である）をディジタルデータ線とし、かつ別のk本（整数kは1以上(n−m)以下である）をアナログデータ線とするとき、残りの(n−m−k)本のデータ線を、ディジタルデータ線とアナログデータ線との間に少なくとも1本配置する。更に、それらの(n−m−k)本のデータ線の内、k本のアナログデータ線と隣接するものを一定電位に維持する。特に好ましくは、残りの(n−m−k)本のデータ線を全て一定電位に維持する。それにより、アナログデータ線が、特にディジタルデータ線から効果的にシールドされる。
【００２９】
《実施例２》
図2は、本発明の実施例２によるＩ／Ｏカード12について、ホストHとの間でのデータ交換を示すブロック図である。図2では、図1に示される実施例１と同様な構成要素に対し、図1と同じ符号を付す。更に、それらの同様な構成要素については、実施例１での説明を援用する。
【００３０】
アナログデータ通信部3Bは、ホストHとディジタルデータ通信部2とのそれぞれと、第三のデータ線DAT2で接続される。
アナログデータ通信部3Bは更にＰＷＭ部31を含み、撮像部4Aから入力されるアナログデータAをＰＷＭで変調する。ここで、アナログデータ通信部3BはアナログデータAに対し、ＰＷＭ以外のパルス変調、例えばＰＡＭ、ＰＰＭ、又はＰＤＭを施しても良い。
ＰＷＭ部31はＰＷＭを、例えばホストからクロック線CLKを通し伝送された通信クロックに従い実行する。その他に、Ｉ／Ｏカード12内部の制御クロックに従いＰＷＭを実行しても良い。
【００３１】
ディジタルデータ通信部2が第二のモードでディジタルデータ通信を行う時、アナログデータ通信部3Bは第三のデータ線DAT2を通し伝送されるデータをそのまま中継する。図2では、そのとき選択される伝送路が破線で模式的に示される。ディジタルデータ通信部2が第一のモードでディジタルデータ通信を行う時、アナログデータ通信部3BはホストHに対し、第三のデータ線DAT2を通し、ＰＷＭを施されたアナログデータAを伝送する。
【００３２】
アナログデータ通信時、ホストHでは第三のデータ線DAT2がローパスフィルタ（ＬＰＦ）32へ接続される。それにより、ＰＷＭを施されたアナログデータAがＩ／Ｏカード11から伝送されるとき、そのアナログデータAが復調される。
同様に、上記のＰＷＭ31をホストHが含み、上記のＬＰＦ32をアナログデータ通信部3Bが含むとき、ホストHがアナログデータをＰＷＭ後にＩ／Ｏカード12へ伝送し、アナログデータ通信部3Bがそのアナログデータを復調できる。
【００３３】
こうして、実施例２によるＩ／Ｏカード12は、第一のモードでのディジタルデータ通信時、アイドル状態の第三のデータ線DAT2を通しアナログデータ通信を行う。それにより、コンパクトな構成を維持したまま、ディジタルデータ通信とアナログデータ通信とを並行できる。
Ｉ／Ｏカード12は更に、アナログデータ通信時、伝送対象のアナログデータAに対しＰＷＭを施す。ＰＷＭを施されたアナログ信号は原信号より外部からのノイズに対し強い。その結果、特にディジタルデータ通信とアナログデータ通信とが並行するとき、ディジタル信号によるアナログ信号への干渉が抑制される。こうして、アナログ信号のＳ／Ｎを向上できる。
【００３４】
実施例２によるＩ／Ｏカード12では、実施例１と同様に、第二のデータ線DAT1と第四のデータ線DAT3とをグラウンド線VSSへ接続し、一定の電位に保っても良い。第二のデータ線DAT1と第四のデータ線DAT3との接続先はグラウンド線VSSの他に、電源線VDDでもその他の定電位源であっても良い。その他に、ディジタルデータ通信部2が第二のデータ線DAT1と第四のデータ線DAT3とへ、それぞれを一定電位に維持するような直流信号を出力し続けても良い。それにより、第三のデータ線DAT2は第二のデータ線DAT1と第四のデータ線DAT3とでシールドされる。その結果、第三のデータ線DAT2を通るアナログ信号が、外部からのノイズ、特に第一のデータ線DAT0を通るディジタル信号からのノイズにより歪まない。
【００３５】
《実施例３》
図3は、本発明の実施例３によるＩ／Ｏカード13について、ホストHとの間でのデータ交換を示すブロック図である。図3では、図1に示される実施例１と同様な構成要素に対し、図1と同じ符号を付す。更に、それらの同様な構成要素については、実施例１での説明を援用する。
【００３６】
アナログデータ通信部3Cは、ホストHとディジタルデータ通信部2とのそれぞれと、四本のデータ線DAT0〜3で接続される。
ディジタルデータ通信部2がディジタルデータ通信を行う時、アナログデータ通信部3Cは上記四本のデータ線DAT0〜3を通し伝送されるデータをそのまま中継する。図3では、そのとき選択される伝送路が、破線で模式的に示される。ここで、ディジタルデータ通信部2によるデータ通信のモードは、第一のモード又は第二のモードのいずれでも良い。
【００３７】
ディジタルデータ通信部2は一般に、ディジタルデータを所定のパケット又はストリームごとに送受信する。従って、ディジタルデータ通信中、それぞれのパケット又はストリームの伝送期間の間では、四本のデータ線DAT0〜3のいずれを通してもディジタルデータが伝送されない。実施例３では、そのディジタルデータが伝送されない期間に、アナログデータ通信部3CがホストHとの間で、第三のデータ線DAT2を通し、アナログデータAを伝送する。
【００３８】
図4は、第一のモードでのディジタルデータ通信とアナログデータ通信との並行時、第一のデータ線DAT0と第三のデータ線DAT2とのそれぞれを通る伝送データについてのタイミング図である。図4に示されるように、第一のデータ線DAT0がアイドル状態であるときだけ、第三のデータ線DAT2がアクティブ状態である。それにより、第一のデータ線DAT0を通るディジタル信号Dによるノイズが、第三のデータ線DAT2を通るアナログ信号Aを歪ませない。従って、アナログ信号のＳ／Ｎを向上できる。
【００３９】
但し、ディジタルデータ通信中、データ線DAT0〜3のいずれを通してもディジタルデータが伝送されない期間は、一般に不定である。従って、上記のアナログデータ通信で伝送可能なアナログデータは、割込信号等データ量の小さいもの、又は任意の長さに分割可能なものでなければならない。そのようなアナログデータは好ましくは、ＣＣＤ等による静止画像信号、及び録音済の音声信号である。
【００４０】
こうして、実施例３によるＩ／Ｏカード13は、ディジタルデータ通信中、データ線DAT0〜3のいずれを通してもディジタルデータが伝送されない期間に、アナログデータ通信を行う。それにより、コンパクトな構成を維持したまま、ディジタルデータ通信とアナログデータ通信とを並行できる。
そのとき、ディジタル信号とアナログ信号とは交互にデータ線を通り、両信号が同時にデータ線上にはない。それ故、ディジタル信号によるアナログ信号への干渉が抑制されるので、アナログ信号のＳ／Ｎを向上できる。
【００４１】
実施例３によるＩ／Ｏカード13は、ディジタルデータ通信でのパケット又はストリームの伝送期間の合間を縫って、アナログデータを伝送する。その他に、ホストHがコマンドにより、ディジタルデータ通信部2とアナログデータ通信部3Cとを所定の制御シーケンスに従い交互に動作させ、それにより、ディジタルデータ通信部2の停止期間にアナログデータを伝送させても良い。
【００４２】
《実施例４》
図5は、本発明の実施例４によるＩ／Ｏカード14について、ホストHとの間でのデータ交換を示すブロック図である。図4では、図1に示される実施例１と同様な構成要素に対し、図1と同じ符号を付す。更に、それらの同様な構成要素については、実施例１での説明を援用する。
【００４３】
Ｉ／Ｏカード14は実施例１での撮像部4Aとは別の機能部として、ＴＶチューナ4Dを含む。
ＴＶチューナ4Dは外部のアンテナATにより受信されたＴＶ信号をアナログデータとして出力する。ＴＶ信号は垂直同期信号と水平同期信号とを含む。ＴＶチューナ4Dはそれらの同期信号をクロックデータCとして出力する。そのとき、特に水平同期信号に相当するクロックデータでは周波数が数MHz〜数十MHzであり、通信クロックの周波数と同程度である。
【００４４】
アナログデータ通信部3Dは、ホストHとディジタルデータ通信部2とのそれぞれと、第三のデータ線DAT2で接続される。
アナログデータ通信部3Dは分周器33を含み、ＴＶチューナ4Dから入力されるクロックデータCを所定の分周比rで分周する。ここで、分周比rは好ましくは整数である。それにより、実際に伝送されるクロックデータCの周波数は1／rだけ小さいので、通信クロックの周波数とは大きく異なる。分周比rを示すデータはディジタルデータ通信部2へ出力され、ディジタルデータとしてホストHへ伝送される。
【００４５】
ディジタルデータ通信部2が第二のモードでディジタルデータ通信を行う時、アナログデータ通信部3Dは第三のデータ線DAT2を通し伝送されるデータをそのまま中継する。図5では、そのとき選択される伝送路が破線で模式的に示される。ディジタルデータ通信部2が第一のモードでディジタルデータ通信を行う時、アナログデータ通信部3DはホストHに対し、第三のデータ線DAT2を通し、分周されたクロックデータCを伝送する。そのとき、クロックデータCの周波数は通信クロックの周波数とは大きく異なるので、そのクロックデータCと通信クロックとの間の干渉は抑制される。従って、クロックデータCの歪みが低減する。
【００４６】
アナログデータ通信時、ホストHでは第三のデータ線DAT2が逓倍器34へ接続される。それにより、分周されたクロックデータCと、その分周比rを示すデータとがＩ／Ｏカード11から伝送されるとき、そのクロックデータCの周波数が分周比r倍だけ増大され、原クロックデータが復元される。
同様に、上記の分周器33をホストHが含み、上記の逓倍器34をアナログデータ通信部3Dが含むとき、ホストHがクロックデータを分周した後にＩ／Ｏカード12へ伝送し、アナログデータ通信部3Dがそのクロックデータを復元できる。
【００４７】
こうして、実施例４によるＩ／Ｏカード14は、第一のモードでのディジタルデータ通信時、アイドル状態の第三のデータ線DAT2を通しアナログデータ通信を行う。それにより、コンパクトな構成を維持したまま、ディジタルデータ通信とアナログデータ通信とを並行できる。
Ｉ／Ｏカード12は特に、通信クロックと同程度の周波数を持つクロックデータCをアナログデータとして伝送するとき、そのクロックデータCを分周した後に伝送する。分周されたクロックデータの周波数は通信クロックの周波数とは大きく異なるので、相互の干渉が抑制される。その結果、特にディジタルデータ通信とアナログデータ通信とが並行するとき、クロックデータを高精度で伝送できる。
【００４８】
実施例４によるＩ／Ｏカード14では、実施例１と同様に、第二のデータ線DAT1と第四のデータ線DAT3とをグラウンド線VSSへ接続し、一定の電位に保っても良い。第二のデータ線DAT1と第四のデータ線DAT3との接続先は、グラウンド線VSSの他に、電源線VDDでもその他の定電位源であっても良い。その他に、ディジタルデータ通信部2が第二のデータ線DAT1と第四のデータ線DAT3とへ、それぞれを一定電位に維持するような直流信号を出力し続けても良い。それにより、第三のデータ線DAT2は第二のデータ線DAT1と第四のデータ線DAT3とでシールドされる。その結果、第三のデータ線DAT2を通るアナログ信号が、外部からのノイズ、特に第一のデータ線DAT0を通るディジタル信号からのノイズにより歪まない。
【００４９】
【発明の効果】
上記の通り、本発明による入出力装置はディジタルデータ通信時、通信相手の外部情報処理装置に従い通信モードを切り換える。第一のディジタルデータ通信モードでは、m本のディジタルデータ線以外のデータ線がディジタルデータ通信についてはアイドル状態にある。本発明による入出力装置は、そのアイドル状態のデータ線の一部をアナログデータ線として利用し、ディジタルデータ通信とアナログデータ通信とを同時に実現できる。更に、データ線をディジタルデータ通信とアナログデータ通信とで共用することで、装置全体のサイズを小さく抑制できる。
【００５０】
上記の入出力装置ではさらに、アナログデータ線のすぐ隣に、m本のディジタルデータ線とは別のデータ線が少なくとも一本配置され、そのデータ線の電位が実質的に一定に維持される。ディジタルデータ通信とアナログデータ通信とが並行するとき、上記の定電位のデータ線によりアナログデータ線がm本のディジタルデータ線からシールドされる。それにより、ディジタル信号によるアナログ信号への干渉が抑制されるので、アナログ信号のＳ／Ｎを向上できる。
【００５１】
上記の入出力装置がパルス変調部とローパスフィルタとを含み、パルス変調を施されたアナログ信号を伝送しても良い。パルス変調後のアナログ信号は原信号よりノイズに対し強いので、アナログデータ通信でのアナログ信号のＳ／Ｎを向上できる。
【００５２】
上記の入出力装置では、ディジタルデータ通信中、データ線のいずれを通してもディジタルデータが伝送されない期間にアナログデータが交換されても良い。それにより、ディジタル信号によるアナログ信号への干渉が低減するので、アナログ信号のＳ／Ｎを向上できる。
【００５３】
上記の入出力装置では、ディジタルデータ通信での通信クロックを伝送するための通信クロック線をバスが含み、かつ、その通信クロックと同程度の周波数を持つクロックデータがアナログデータに含まれるとき、そのクロックデータを分周した後伝送しても良い。そのとき、その分周比を示すデータはディジタルデータとして伝送される。
分周により、実際に伝送されるクロックデータの周波数は通信クロックの周波数から大きく低減し、互いの周波数差が増大する。それにより、クロックデータと通信クロックとの間でうなりが低減するので、クロックデータの歪みを抑制できる。
受信側の情報処理装置は、伝送されたクロックデータと分周比とから原クロックデータを高精度で復元できる。こうして、クロックデータが高精度で伝送される。
【図面の簡単な説明】
【図１】本発明の実施例１によるＩ／Ｏカード11について、ホストHとの間でのデータ交換を示すブロック図である。
【図２】本発明の実施例２によるＩ／Ｏカード12について、ホストHとの間でのデータ交換を示すブロック図である。
【図３】本発明の実施例３によるＩ／Ｏカード13について、ホストHとの間でのデータ交換を示すブロック図である。
【図４】本発明の実施例３によるＩ／Ｏカード13について、第一のモードでのディジタルデータ通信とアナログデータ通信との並行時、第一のデータ線DAT0と第三のデータ線DAT2とのそれぞれを通る伝送データについてのタイミング図である。
【図５】本発明の実施例４によるＩ／Ｏカード14について、ホストHとの間でのデータ交換を示すブロック図である。
【図６】従来のカード型入出力装置100とホストHとの間でのデータ交換を示すブロック図である。
【符号の説明】
3A アナログデータ通信部
4A 撮像部
4B メモリ部
DAT0 第一のデータ線
DAT1 第二のデータ線
DAT2 第三のデータ線
DAT3 第四のデータ線
CLK クロック線
VDD 電源線
VSS グラウンド線
CMD コマンド線
A アナログデータ
D ディジタルデータ
Claims (6)
- (A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本の前記データ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、前記データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで前記外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 前記第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、前記 m 本のディジタルデータ線とは別の前記データ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
前記アナログデータ線のすぐ隣に、前記m本のディジタルデータ線とは別の前記データ線が少なくとも一本配置され、そのデータ線の電位が実質的に一定に維持され、それにより前記アナログデータ線がシールドされることを特徴とする入出力装置。 - (A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本の前記データ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、前記データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで前記外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 前記第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、前記 m 本のディジタルデータ線とは別の前記データ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
前記アナログデータに対しパルス変調を施すためのパルス変調部を前記アナログデータ通信部が含むことを特徴とする入出力装置。 - (A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本の前記データ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、前記データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで前記外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 前記第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、前記 m 本のディジタルデータ線とは別の前記データ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
前記アナログデータが前記外部情報処理装置によりパルス変調を施され、前記アナログデータ線を通し前記外部情報処理装置から伝送されるとき、そのパルス変調を施された前記アナログデータを復調するためのローパスフィルタを前記アナログデータ通信部が含むことを特徴とする入出力装置。 - (A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本の前記データ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、前記データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで前記外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 前記第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、前記 m 本のディジタルデータ線とは別の前記データ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
前記ディジタルデータ通信中、前記データ線のいずれにもディジタルデータが伝送されない期間に、前記アナログデータ通信部が前記アナログデータを交換することを特徴とする入出力装置。 - (A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本の前記データ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、前記データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで前記外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 前記第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、前記 m 本のディジタルデータ線とは別の前記データ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
前記ディジタルデータ通信での通信クロックを伝送するための通信クロック線を前記バスが含み、かつ、前記通信クロックと同程度の周波数を持つクロックデータが前記アナログデータに含まれるとき、
前記クロックデータを分周するための分周器を前記アナログデータ通信部が含み、前記分周器の分周比を示すデータを前記ディジタルデータ通信部が伝送することを特徴とする入出力装置。 - (A) n 本のデータ線（整数 n は 2 以上である）を含み、外部情報処理装置と接続するバス；
(B) m 本の前記データ線（整数 m は 1 以上 n 未満である。以下、 m 本のディジタルデータ線という）を通しディジタルデータを m ビットずつ交換する第一のディジタルデータ通信モードと、前記データ線の全てを通しディジタルデータを n ビットずつ交換する第二のディジタルデータ通信モードと、のそれぞれで前記外部情報処理装置とディジタルデータ通信を行うためのディジタルデータ通信部；及び、
(C) 前記第一のディジタルデータ通信モードでのディジタルデータ通信と実質上並行し、前記 m 本のディジタルデータ線とは別の前記データ線の少なくとも一本（以下、アナログデータ線という）を通しアナログデータを交換するためのアナログデータ通信部；
を有する入出力装置であって、
前記ディジタルデータ通信での通信クロックを伝送するための通信クロック線を前記バスが含み、前記通信クロックとは別のクロックデータが前記アナログデータとして、かつ、前記クロックデータに対する分周比を示すデータが前記ディジタルデータとして、それぞれ前記外部情報処理装置から入力されるとき、前記クロックデータの周波数を前記分周比の逆数だけ増大するための逓倍器を前記アナログデータ通信部が含むことを特徴とする入出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002192111A JP4132027B2 (ja) | 2002-07-01 | 2002-07-01 | 入出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002192111A JP4132027B2 (ja) | 2002-07-01 | 2002-07-01 | 入出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004038377A JP2004038377A (ja) | 2004-02-05 |
| JP4132027B2 true JP4132027B2 (ja) | 2008-08-13 |
Family
ID=31701491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002192111A Expired - Lifetime JP4132027B2 (ja) | 2002-07-01 | 2002-07-01 | 入出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4132027B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006026054A1 (en) * | 2004-08-27 | 2006-03-09 | Thomson Licensing | Apparatus and method for enabling digital and analog data communication over a data bus |
-
2002
- 2002-07-01 JP JP2002192111A patent/JP4132027B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004038377A (ja) | 2004-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100934319B1 (ko) | 집적된 무선 회로를 갖는 그래픽 프로세서 | |
| US7499078B2 (en) | Method of and apparatus for generating a precise frame rate in digital video transmission from a computer system to a digital video device | |
| JP2008009910A (ja) | Ｉｃカードおよびｉｃカード読み取りシステム | |
| CN1189048A (zh) | 具有传送非压缩数字数据功能的数字接口装置 | |
| CN103092795A (zh) | 接口电路、信号传输方法及通信系统 | |
| JPS59136829A (ja) | 回路モジユ−ル | |
| JP4179272B2 (ja) | 電子装置、信号伝送装置および無線通信端末 | |
| JP4132027B2 (ja) | 入出力装置 | |
| JP2008117157A (ja) | 半導体メモリカード、ホスト装置、及びデータ転送方法 | |
| KR100834182B1 (ko) | 전자 장치 및 무선 통신 단말 | |
| US7532605B2 (en) | MAC-PHY interfacing for wireless devices | |
| JP2003223410A (ja) | コンピュータ装置およびシステム構成方法 | |
| US20030037191A1 (en) | Wireless module | |
| JP3952022B2 (ja) | 電子機器における情報伝送方式および電子機器 | |
| JP2003345674A (ja) | 入出力装置 | |
| EP0851594A2 (en) | Data transmitter, data receiver, data communication system, and data communication method | |
| JP4059857B2 (ja) | 伝送装置及び伝送方法 | |
| JP4433081B2 (ja) | 情報伝送システムおよび電子機器 | |
| JPS6316736A (ja) | 時分割パケツト信号合成装置 | |
| US7680069B2 (en) | PCM type interface | |
| CN118554967A (zh) | 一种射频装置和控制信号的传输方法 | |
| JPS5913468A (ja) | フアクシミリ装置 | |
| JP2000261510A (ja) | 送信装置、受信装置 | |
| CN115550589A (zh) | 一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置及方法 | |
| JP2003099394A (ja) | メディアカード用インタフェースカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050524 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050701 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080530 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4132027 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |