JP4125888B2 - 圧接型半導体装置 - Google Patents

圧接型半導体装置 Download PDF

Info

Publication number
JP4125888B2
JP4125888B2 JP2001359255A JP2001359255A JP4125888B2 JP 4125888 B2 JP4125888 B2 JP 4125888B2 JP 2001359255 A JP2001359255 A JP 2001359255A JP 2001359255 A JP2001359255 A JP 2001359255A JP 4125888 B2 JP4125888 B2 JP 4125888B2
Authority
JP
Japan
Prior art keywords
cathode
buffer plate
annular
gate terminal
strain buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001359255A
Other languages
English (en)
Other versions
JP2003158260A (ja
Inventor
賢児 大田
和則 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001359255A priority Critical patent/JP4125888B2/ja
Publication of JP2003158260A publication Critical patent/JP2003158260A/ja
Application granted granted Critical
Publication of JP4125888B2 publication Critical patent/JP4125888B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thyristors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、GCT(Gate Commuted Turn-off)サイリスタ(以下、「GCT」と称す。)などの圧接型半導体装置に関し、例えば、電力用の装置としてはBTB、SVG等、工業用の装置としては製鉄圧延機駆動用インバータ等、その他高電圧・大容量スイッチ等に適用されるものである。
【0002】
【従来の技術】
図4は従来のGCTの構成を示す断面図である。このGCT10において、半導体基体12の一方の表面(図面では上面)にはゲート電極14とカソード電極16が間隔をあけて形成されており、該半導体基体12の他方の表面(図面では下面)にはアノード電極18が形成されている。カソード電極16の上にはカソード歪緩衝板20と外部カソード電極22が順次積層されており、これらカソード歪緩衝板20と外部カソード電極22が両者の間に設けた上部位置決めピン24によって位置決めされている。他方、アノード電極18の下にはアノード歪緩衝板26と外部アノード電極28が順次積層されており、これらアノード歪緩衝板26と外部アノード電極28が両者の間に設けた下部位置決めピン30によって位置決めされている。
【0003】
カソード歪緩衝板20を囲む環状の内部ゲート端子32はゲート電極14に支持されている。また、環状の外部ゲート端子34は内部ゲート端子32に支持されている。外部ゲート端子34と、外部カソード電極22の一部であって半径方向外側に突出して外部ゲート端子34に対向する部分との間には、皿ばねのような環状弾性体36と、この環状弾性体36の上下に配置され環状金属部材38、39と、下部環状金属部材39の下に配置された環状絶縁部材40が設けてあり、これにより内部ゲート端子32と外部ゲート端子34がゲート電極14に押圧されている。
【0004】
内部ゲート端子32とカソード歪緩衝板20及び外部カソード電極22との間には環状絶縁体41が配置されており、内部ゲート端子32とカソード歪緩衝板20及びカソード電極16との間が絶縁されている。外部カソード電極22と外部アノード電極28の外周部にはそれぞれカソード側フランジ42とアノード側フランジ44が固定されている。カソード側フランジ42とアノード側フランジ44は、環状の外部ゲート端子34によって分離されたカソード側絶縁筒46とアノード側絶縁筒48にそれぞれ連結されている。フランジ42,44と絶縁筒46,48との接触部はろう付けされ、また絶縁筒46,48と外部ゲート端子34との接触部は溶接され、それらの内側に密閉空間50が形成されており、この密閉空間50に不活性ガスが充填されている。
【0005】
【発明が解決しようとする課題】
このように構成を有するGCT10は、組立後、通常幾つかの電気的特性が検査され、基本的には検査の都度上下から圧力が加えられる。このとき、加えられた圧力の一部は環状弾性体36の変形に吸収される。また、繰返し変形する環状弾性体36とこれを囲む環状金属部材38、39との摩擦接触により、これら環状弾性体36或は環状金属部材38、39の一部が削り取られて異物を生じる。そして、この異物は一つの検査工程から別の検査工程に搬送される際の振動等によってGCT10の内部に入り、圧接時に本来絶縁されるべき2つの導電部材(例えば、ゲート電極14とカソード電極16)を電気的に短絡することがある。
【0006】
【課題を解決するための手段】
本発明は上述の問題を解消するためになされたもので、圧接型半導体装置が、
表面にゲート電極とカソード電極が形成され、裏面にアノード電極が形成された半導体基体と、
第1の主面が上記カソード電極に接触して配置されたカソード歪緩衝板と、
第1の主面が上記カソード歪緩衝板の上記第1の主面と対向する第2の主面に接して配置された外部カソード電極と、
第1の主面が上記アノード電極に接触して配置されたアノード歪緩衝板と、
第1の主面が上記アノード歪緩衝板の上記第1の主面と対向する第2の主面に接触して配置された外部アノード電極と、
少なくとも上記外部カソード電極及び上記外部アノード電極と共働し、上記半導体基体・カソード歪緩衝板・アノード歪緩衝板を密閉空間内に密閉する絶縁筒と、
上記絶縁筒を貫通して上記密閉空間の内側から外側に突出するとともに上記カソード歪み緩衝板を囲むように配置された環状の外部ゲート端子と、
上記カソード歪み緩衝板を囲むように上記密閉空間内に配置され、上記環状の外部ゲート端子と上記ゲート電極との間に介在する環状の内部ゲート端子と、
上記密閉空間内に配置され、上記外部カソード電極と上記環状の外部ゲート端子との間に介在され、上記外部ゲート端子を内部ゲート端子に圧接すると共に上記内部ゲート端子を上記ゲート電極に圧接する弾性体と、
上記環状の内部ゲート端子と上記カソード歪緩衝板との間に介在し、上記内部ゲート端子の内周面の内側に形成された空間を隙間無く仕切る環状の仕切り部材とを備えたことを特徴とする。
【0007】
本発明の他の形態は、上記環状の仕切り部材を弾性体で構成したことを特徴とする。
【0008】
本発明の他の形態の圧接型半導体装置は、
表面にゲート電極とカソード電極が形成され、裏面にアノード電極が形成された半導体基体と、
第1の主面が上記カソード電極に接触して配置されたカソード歪緩衝板と、
第1の主面が上記カソード歪緩衝板の上記第1の主面と対向する第2の主面に接して配置された外部カソード電極と、
第1の主面が上記アノード電極に接触して配置されたアノード歪緩衝板と、
第1の主面が上記アノード歪緩衝板の上記第1の主面と対向する第2の主面に接触して配置された外部アノード電極と、
少なくとも上記外部カソード電極及び上記外部アノード電極と共働し、上記半導体基体・カソード歪緩衝板・アノード歪緩衝板を密閉空間内に密閉する絶縁筒と、
上記絶縁筒を貫通して上記密閉空間の内側から外側に突出するとともに上記カソード歪み緩衝板を囲むように配置された環状の外部ゲート端子と、
上記カソード歪み緩衝板を囲むように上記密閉空間内に配置され、上記環状の外部ゲート端子と上記ゲート電極との間に介在する環状の内部ゲート端子と、
上記密閉空間内に配置され、上記外部カソード電極と上記環状の外部ゲート端子との間に介在され、上記外部ゲート端子を内部ゲート端子に圧接すると共に上記内部ゲート端子を上記ゲート電極に圧接する弾性体と、
上記密閉空間内に配置され、外周面が上記環状の内部ゲート端子の内周面と対向するように配設された第1の環状絶縁体と、
上記第1の環状絶縁体の外周面を上記内部ゲート端子の内周面に圧接させるように上記第1の環状絶縁体の内周面に外周部が当接し、内周部が上記カソード歪緩衝板の外周面に保持された第2の環状絶縁体とを備えたことを特徴とする。
【0009】
本発明の他の形態は、上記内部ゲート端子と第1の環状絶縁体との間に隙間無く配置された第3の環状絶縁体を備えたことを特徴とする。
【0010】
本発明の他の形態は、上記弾性体と該弾性体に接触する部材の少なくともいずれか一方は無電界ニッケルめっき処理されていることを特徴とする。
【0011】
本発明の他の形態は、上記第2の環状絶縁体は上記カソード歪緩衝板に形成された凹部に保持されており、該凹部とカソード電極との間に位置する第1のカソード歪緩衝板部分の厚みが、該凹部を挟んで第1のカソード歪緩衝板部分の反対側にある第2のカソード歪緩衝板部分の厚みと同一又はそれ以上となるように形成されていることを特徴とする。
【0012】
【発明の実施の形態】
以下、添付図面を参照して本発明に係る圧接型半導体装置の複数の実施の形態を説明する。なお、以下に説明する圧接型半導体装置の構成部品において、上述した従来の半導体型圧接装置と同一又は類似の構成部分には同一の符号を付す。
【0013】
〔実施の形態1〕
図1は本発明に係る圧接型半導体装置の一例であるGCTの構成を示す断面図である。このGCT100の基本的構成は上述した従来のGCT10とほぼ同一である。具体的に説明すると、円形半導体基体12の一方の表面(図面では上面)にはゲート電極14とカソード電極16が間隔をあけて形成されている。カソード電極16はゲート電極14よりも高い位置に形成されている。また、ゲート電極14は半導体基体12の外周部に沿って連続的に又は断続的に配置されている。半導体基体12の他方の表面(図面では下面)にはアノード電極18がほぼ一様に形成されている。
【0014】
半導体基体12をその板厚方向に貫通する中心軸(仮想軸)102の方向に関し、カソード電極16の上にはカソード歪緩衝板20がその下面(第1の主面)をカソード電極16に接触させて配置されている。カソード歪緩衝板20の上にはその上面(第2の主面)に接触して外部カソード電極22が積層されており、これらカソード歪緩衝板20と外部カソード電極22が両者の間に設けた上部位置決めピン24によって位置決めされている。同様に中心軸102の方向に関し、アノード電極18の下にはアノード歪緩衝板26がその上面(第1の主面)をアノード電極18に接触させて配置されている。アノード歪緩衝板26の下にはその下面(第2の主面)に接触して外部アノード電極28が積層されており、これらアノード歪緩衝板26と外部アノード電極28が両者の間に設けた下部位置決めピン30によって位置決めされている。
【0015】
ゲート電極14の上には、カソード歪緩衝板20を囲む環状の内部ゲート端子(リングゲート電極)32が配置されている。更に、内部ゲート端子32の上には、カソード歪緩衝板20を囲む環状の外部ゲート端子34が配置されている。外部ゲート端子34と、外部カソード電極22の一部であって半径方向外側に突出して外部ゲート端子34に対向する部分23との間には、皿ばねのような環状弾性体36と、この環状弾性体36の上下に配置され環状金属部材(緩衝部材)38、39と、下部環状金属部材39の下に配置された環状絶縁部材40が設けてあり、環状弾性体36の弾性に基づいて内部ゲート端子32と外部ゲート端子34がゲート電極14に押圧されている。本実施の形態において、環状弾性体36と該環状弾性体36に接触してその上下に配置された環状金属部材38,39はいずれも無電界ニッケルめっきされ、両者の間の摩擦係数が小さくしてある。
【0016】
中心軸102の半径方向に関し、内部ゲート端子32の内側であって、該内部ゲート端子32とカソード歪緩衝板20及び外部カソード電極22との間には第1の環状絶縁体104が配置され、内部ゲート端子32とカソード歪緩衝板20及びカソード電極16との間が絶縁されている。特に、本実施の形態では、内部ゲート端子32と第1の環状絶縁体104は、第1の環状絶縁体104が内部ゲート端子32の内側に丁度はまり込む外径を有する。第1の環状絶縁体104とこれに対向するカソード歪緩衝板20との間には、両者の間に断面略円形の第2の環状絶縁体(絶縁O−リング、仕切り部材)106が配置されている。この第2の環状絶縁体106は、弾性を有し、図示するように、カソード歪緩衝板20の外周面に形成された環状凹部(凹溝)108に嵌め込まれて位置決めされている。
【0017】
本実施の形態において、環状凹部108の位置及び大きさは、図2に示すように、環状凹部108とカソード電極16との間に位置する第1のカソード歪緩衝板部分20aの厚み(a)が、該環状凹部108を挟んで第1のカソード歪緩衝板部分20aの反対側にある第2のカソード歪緩衝板部分20bの厚み(b)と同一又はそれ以上となるように、すなわちa≧bの関係を有するように形成されている。
【0018】
図1に戻り、外部カソード電極22と外部アノード電極28の外周部にはそれぞれカソード側フランジ42とアノード側フランジ44が固定されている。カソード側フランジ42とアノード側フランジ44は、環状の外部ゲート端子34によって分離されたカソード側絶縁筒46とアノード側絶縁筒48にそれぞれ連結されている。フランジ42,44と絶縁筒46,48との接触部はろう付けされ、また絶縁筒46,48と外部ゲート端子34との接触部は溶接され、それらの内側に密閉空間50が形成されており、この密閉空間50に不活性ガスが充填されている。
【0019】
このように構成されたGCT100によれば、環状弾性体36とこれに接する環状金属部材38,39が共に無電界ニッケルめっきされているので、GCT100の電気的特性を検出するために繰返し圧接されても、環状弾性体36と環状金属部材38,39との接触により金属屑又は金属粉が発生することは殆どない。ただし、弾性体36と該弾性体36に接触する部材38,39の少なくともいずれか一方に無電界ニッケルめっき処理を施すだけの形態も本件発明に含まれる。
【0020】
また、第2の環状絶縁体106が第1の環状絶縁体104とその内側にあるカソード歪緩衝板20との間に形成されている空間を隙間無く遮断しているので、たとえ環状弾性体36と環状金属部材38,39との摩擦接触によって金属屑又は金属粉が発生しても、この金属屑等が半導体基体12の表面に落下してカソード電極16とゲート電極14を電気的に接続(短絡)するということはない。
【0021】
さらに、環状凹部108の大きさや位置は、該環状凹部108とカソード電極16との間に位置する第1のカソード歪緩衝板部分20aの厚み(a)が、該環状凹部108を挟んで第1のカソード歪緩衝板部分20aの反対側にある第2のカソード歪緩衝板部分20bの厚み(b)と同一又はそれ以上となるように形成されていることにより、GCT100が動作する際に半導体基体12から発生する熱が効率良く放出される。
【0022】
さらにまた、第2の環状絶縁体106が弾性を有するので、関係部品の加工精度に高精度を要することがなく、当接すべき部品との当接(仕切り)を確実に行い得る効果がある。
【0023】
〔実施の形態2〕
図3は本発明に係る圧接型半導体装置の実施の形態2に係るGCTの構成を示す断面図である。このGCT100’の基本的構成は上述した実施の形態1のGCT100とほぼ同一である。具体的に説明すると、円形半導体基体12の一方の表面(図面では上面)にはゲート電極14とカソード電極16が間隔をあけて形成されている。カソード電極16はゲート電極14よりも高い位置に形成されている。また、ゲート電極14は半導体基体12の外周部に沿って連続的に又は断続的に配置されている。半導体基体12の他方の表面(図面では下面)にはアノード電極18がほぼ一様に形成されている。
【0024】
半導体基体12をその板厚方向に貫通する中心軸(仮想軸)102の方向に関し、カソード電極16の上にはカソード歪緩衝板20と外部カソード電極22が順次積層されており、これらカソード歪緩衝板20と外部カソード電極22が両者の間に設けた上部位置決めピン24によって位置決めされている。また、中心軸102と平行な方向に関し、外部カソード電極22と上部位置決めピン24との間には弾性部材109が配置されている。同様に中心軸102の方向に関し、アノード電極18の下にはアノード歪緩衝板26と外部アノード電極28が順次積層されており、これらアノード歪緩衝板26と外部アノード電極28が両者の間に設けた下部位置決めピン30によって位置決めされている。
【0025】
ゲート電極14の上には、カソード歪緩衝板20を囲む環状の内部ゲート端子(リングゲート電極)32が配置されている。更に、内部ゲート端子32の上には、カソード歪緩衝板20を囲む環状の外部ゲート端子34が配置されている。外部ゲート端子34と、外部カソード電極22の一部であって半径方向外側に突出して外部ゲート端子34に対向する部分23との間には、皿ばねのような環状弾性体36と、この環状弾性体36の上下に配置され環状金属部材(緩衝部材)38,39と、下部環状金属部材39の下に配置された環状絶縁部材40が設けてあり、環状弾性体36の弾性に基づいて内部ゲート端子32と外部ゲート端子34がゲート電極14に押圧されている。本実施の形態において、環状弾性体36と該環状弾性体36に接触してその上下に配置された環状金属部材38,39はいずれも無電界ニッケルめっきされ、両者の間の摩擦係数が小さくしてある。
【0026】
中心軸102の半径方向に関し、内部ゲート端子32の内側であって、該内部ゲート端子32とカソード歪緩衝板20及び外部カソード電極22との間には第1の環状絶縁体104が配置され、内部ゲート端子32とカソード歪緩衝板20及びカソード電極16との間が絶縁されている。第1の環状絶縁体104とこれに対向するカソード歪緩衝板20との間には第2の環状絶縁体(絶縁リング)106が配置されている。また、第1の環状絶縁体104とこれに対向する内部ゲート端子32との間には断面略円形第3の環状絶縁体(絶縁O−リング)110が配置されている。第2の環状絶縁体106は、図示するように、カソード歪緩衝板20の外周面に形成された環状凹部(凹溝)108に嵌め込まれて位置決めされている。同様に、第3の環状絶縁体110は、内部ゲート端子32の内周面に形成された環状凹部(凹溝)112に嵌め込まれて位置決めされている。
【0027】
本実施の形態において、環状凹部108の位置及び大きさは、図2に示すように、環状凹部108とカソード電極16との間に位置する第1のカソード歪緩衝板部分20aの厚み(a)が、該環状凹部108を挟んで第1のカソード歪緩衝板部分20aの反対側にある第2のカソード歪緩衝板部分20bの厚み(b)と同一又はそれ以上となるように、すなわちa≧bの関係を有するように形成されている。
【0028】
図3に戻り、外部カソード電極22と外部アノード電極28の外周部にはそれぞれカソード側フランジ42とアノード側フランジ44が固定されている。カソード側フランジ42とアノード側フランジ44は、環状の外部ゲート端子34によって分離されたカソード側絶縁筒46とアノード側絶縁筒48にそれぞれ連結されている。フランジ42,44と絶縁筒46,48との接触部はろう付けされ、また絶縁筒46,48と外部ゲート端子34との接触部は溶接され、それらの内側に密閉空間50が形成されており、この密閉空間50に不活性ガスが充填されている。
【0029】
このように構成されたGCT100によれば、環状弾性体36とこれに接する環状金属部材38,39が共に無電界ニッケルめっきされているので、GCT100の電気的特性を検出するために繰返し圧接されても、環状弾性体36と環状金属部材38,39との接触により金属屑又は金属粉が発生することは殆どない。
【0030】
また、第2の環状絶縁体106が第1の環状絶縁体104とその内側にあるカソード歪緩衝板20との間に形成されている空間を隙間無く遮断し、第3の環状絶縁体110が第1の環状絶縁体104とその外側にある内部ゲート端子32との間に形成されている空間を隙間無く遮断している。したがって、たとえ環状弾性体36と環状金属部材38,39との摩擦接触によって金属屑又は金属粉が発生しても、この金属屑等が半導体基体12の表面に落下してカソード電極16とゲート電極14を電気的に接続(短絡)するということはない。
【0031】
さらに、第1の絶縁体の内外側にそれぞれ弾性を有する第2の環状絶縁体と第3の環状絶縁体とを配設したので、関係部品の加工精度に高精度を要することなく、当接すべき部品との当接(仕切り)を更に確実に行い得る効果があり、結果的に信頼性の高い半導体装置を提供できる効果がある。
【0032】
【発明の効果】
以上の説明から明らかなように、本発明によれば、半導体装置の内部構成部材に繰返し圧力が加えらたときに屑や粉が発生することは殆ど無いし、たとえ屑や粉が発生したとしてもそれが半導体基体上の電極間を短絡することもない。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係る圧接型半導体装置の断面図。
【図2】 図1に示す半導体装置の一部を取り出した断面図。
【図3】 本発明の実施の形態2に係る圧接型半導体装置の断面図。
【図4】従来の圧接型半導体装置の断面図。
【符号の説明】
10、100 圧接型半導体装置(例えば、GCT)、12 半導体基体、14ゲート電極、16 カソード電極、18 アノード電極、20 カソード電極歪緩衝板、22 外部カソード電極、24 上部位置決めピン、26 アノード歪緩衝板、28 外部アノード電極、30 下部位置決めピン、32 内部ゲート端子、34 外部ゲート端子、36 環状弾性体、38,39 金属部材、42,44 フランジ、46,48 絶縁筒、50 空間、102 中心軸(仮想軸)104 第1の環状絶縁体、106 第2の環状絶縁体、108 環状凹部、110 第3の環状絶縁体。

Claims (6)

  1. 表面にゲート電極とカソード電極が形成され、裏面にアノード電極が形成された半導体基体と、
    第1の主面が上記カソード電極に接触して配置されたカソード歪緩衝板と、
    第1の主面が上記カソード歪緩衝板の上記第1の主面と対向する第2の主面に接して配置された外部カソード電極と、
    第1の主面が上記アノード電極に接触して配置されたアノード歪緩衝板と、
    第1の主面が上記アノード歪緩衝板の上記第1の主面と対向する第2の主面に接触して配置された外部アノード電極と、
    少なくとも上記外部カソード電極及び上記外部アノード電極と共働し、上記半導体基体・カソード歪緩衝板・アノード歪緩衝板を密閉空間内に密閉する絶縁筒と、
    上記絶縁筒を貫通して上記密閉空間の内側から外側に突出するとともに上記カソード歪み緩衝板を囲むように配置された環状の外部ゲート端子と、
    上記カソード歪み緩衝板を囲むように上記密閉空間内に配置され、上記環状の外部ゲート端子と上記ゲート電極との間に介在する環状の内部ゲート端子と、
    上記密閉空間内に配置され、上記外部カソード電極と上記環状の外部ゲート端子との間に介在され、上記外部ゲート端子を内部ゲート端子に圧接すると共に上記内部ゲート端子を上記ゲート電極に圧接する弾性体と、
    上記環状の内部ゲート端子と上記カソード歪緩衝板との間に介在し、上記内部ゲート端子の内周面の内側に形成された空間を隙間無く仕切る環状の仕切り部材とを備えたことを特徴とする圧接型半導体装置。
  2. 上記環状の仕切り部材を弾性体で構成したことを特徴とする請求項1に記載の圧接型半導体装置。
  3. 表面にゲート電極とカソード電極が形成され、裏面にアノード電極が形成された半導体基体と、
    第1の主面が上記カソード電極に接触して配置されたカソード歪緩衝板と、
    第1の主面が上記カソード歪緩衝板の上記第1の主面と対向する第2の主面に接して配置された外部カソード電極と、
    第1の主面が上記アノード電極に接触して配置されたアノード歪緩衝板と、
    第1の主面が上記アノード歪緩衝板の上記第1の主面と対向する第2の主面に接触して配置された外部アノード電極と、
    少なくとも上記外部カソード電極及び上記外部アノード電極と共働し、上記半導体基体・カソード歪緩衝板・アノード歪緩衝板を密閉空間内に密閉する絶縁筒と、
    上記絶縁筒を貫通して上記密閉空間の内側から外側に突出するとともに上記カソード歪み緩衝板を囲むように配置された環状の外部ゲート端子と、
    上記カソード歪み緩衝板を囲むように上記密閉空間内に配置され、上記環状の外部ゲート端子と上記ゲート電極との間に介在する環状の内部ゲート端子と、
    上記密閉空間内に配置され、上記外部カソード電極と上記環状の外部ゲート端子との間に介在され、上記外部ゲート端子を内部ゲート端子に圧接すると共に上記内部ゲート端子を上記ゲート電極に圧接する弾性体と、
    上記密閉空間内に配置され、外周面が上記環状の内部ゲート端子の内周面と対向するように配設された第1の環状絶縁体と、
    上記第1の環状絶縁体の外周面を上記内部ゲート端子の内周面に圧接させるように上記第1の環状絶縁体の内周面に外周部が当接し、内周部が上記カソード歪緩衝板の外周面に保持された第2の環状絶縁体とを備えたことを特徴とする圧接型半導体装置。
  4. 上記内部ゲート端子と第1の環状絶縁体との間に隙間無く配置された第3の環状絶縁体を備えたことを特徴とする請求項3に記載の圧接型半導体装置。
  5. 上記弾性体と該弾性体に接触する部材の少なくともいずれか一方は無電界ニッケルめっき処理されていることを特徴とする請求項3又は4のいずれか一に記載の圧接型半導体装置。
  6. 上記第2の環状絶縁体は上記カソード歪緩衝板に形成された凹部に保持されており、該凹部とカソード電極との間に位置する第1のカソード歪緩衝板部分の厚みが、該凹部を挟んで第1のカソード歪緩衝板部分の反対側にある第2のカソード歪緩衝板部分の厚みと同一又はそれ以上となるように形成されていることを特徴とする請求項3から5のいずれか一に記載の圧接型半導体装置。
JP2001359255A 2001-11-26 2001-11-26 圧接型半導体装置 Expired - Fee Related JP4125888B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001359255A JP4125888B2 (ja) 2001-11-26 2001-11-26 圧接型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001359255A JP4125888B2 (ja) 2001-11-26 2001-11-26 圧接型半導体装置

Publications (2)

Publication Number Publication Date
JP2003158260A JP2003158260A (ja) 2003-05-30
JP4125888B2 true JP4125888B2 (ja) 2008-07-30

Family

ID=19170297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001359255A Expired - Fee Related JP4125888B2 (ja) 2001-11-26 2001-11-26 圧接型半導体装置

Country Status (1)

Country Link
JP (1) JP4125888B2 (ja)

Also Published As

Publication number Publication date
JP2003158260A (ja) 2003-05-30

Similar Documents

Publication Publication Date Title
EP1906443B1 (en) Pressure-contact semiconductor device
US20190206776A1 (en) Semiconductor Device Sub-Assembly
US7071454B2 (en) Solid state detector and method of manufacturing same
US3581160A (en) Semiconductor rectifier assembly having high explosion rating
JP4125888B2 (ja) 圧接型半導体装置
US5043795A (en) Semiconductor device
US3581163A (en) High-current semiconductor rectifier assemblies
KR920006855B1 (ko) 압접평형 반도체장치
JP3266281B2 (ja) 逆導通サイリスタ装置、圧接型半導体装置及び半導体基板
US3377523A (en) Semiconductor device cooled from one side
US12002722B2 (en) Power semiconductor device
US20220336300A1 (en) Power Semiconductor Device
JPS62229847A (ja) 半導体装置
JPH0328518Y2 (ja)
JPH05218397A (ja) 圧接型半導体素子
JP2012069639A (ja) 圧接型gtoサイリスタ
JPS6279669A (ja) 半導体装置
US5063436A (en) Pressure-contacted semiconductor component
JP3161190B2 (ja) 平型半導体装置
JPH10247720A (ja) 圧接型半導体装置
JPH02220452A (ja) 半導体装置
JPH0211788Y2 (ja)
JP2714115B2 (ja) 電力用半導体スイッチ装置
JPS60257142A (ja) 圧接型半導体装置
JPS5931861B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080509

R150 Certificate of patent or registration of utility model

Ref document number: 4125888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees