JP4125864B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP4125864B2 JP4125864B2 JP2000330442A JP2000330442A JP4125864B2 JP 4125864 B2 JP4125864 B2 JP 4125864B2 JP 2000330442 A JP2000330442 A JP 2000330442A JP 2000330442 A JP2000330442 A JP 2000330442A JP 4125864 B2 JP4125864 B2 JP 4125864B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- resistance layer
- high resistance
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は電界効果トランジスタに関し、特に、高耐圧低抵抗の電界効果トランジスタに関する。
【０００２】
【従来の技術】
従来より、電流を基板の厚み方向に流す電界効果トランジスタが電力制御素子として用いられている。
【０００３】
図２７を参照し、符号１０５は、従来型の電界効果トランジスタの一例であり、シリコン単結晶基板１１１を有している。単結晶基板１１１の表面に、エピタキシャル成長によって形成されたドレイン層１１２が配置されている。
【０００４】
シリコン単結晶基板１１１内には、Ｎ型の不純物が高濃度にドープされており、その裏面には、ドレイン電極膜１４８が形成されている。また、ドレイン層１１２内には、Ｎ型の不純物が低濃度にドープされており、その表面近傍には、Ｐ型のベース領域１５４が形成されている。
ベース領域１５４内には、更に、その表面からＮ型の不純物が拡散され、ソース領域１６１が形成されている。
【０００５】
符号１１０は、ソース領域１６１の縁部分とベース領域１５４の縁部分との間に位置するチャネル領域である。このチャネル領域１１０の上部には、ゲート絶縁膜１２６とゲート電極膜１２７とがこの順序で配置されている。
ゲート電極膜１２７の表面及び側面には、層間絶縁膜１４１が形成されており、その表面には、ソース電極膜１４４が配置されている。
【０００６】
上記のようなベース領域１５４は、ドレイン領域１１２表面近傍に島状に配置されており、１個のベース領域１５４と、そのベース領域１５４内に配置されたソース領域１６１及びチャネル領域１１０とで、１個のセル１０１が形成されている。
図２８は、ドレイン領域１１２の表面を示す平面図であり、矩形形状のセル１０１が複数個行列状に配置されている。
【０００７】
この電界効果トランジスタ１０５を使用する場合、ソース電極膜１４４を接地電位に置き、ドレイン電極膜１４８に正電圧を印加し、ゲート電極膜１２７にスレッショルド電圧以上のゲート電圧(正電圧)を印加すると、Ｐ型のチャネル領域１１０表面にＮ型の反転層が形成され、ソース領域１６１と導電領域１１１とがその反転層によって接続され、電界効果トランジスタ１０５は導通する。
その状態からゲート電極膜１２７にスレッショルド電圧以下の電圧(例えば接地電位)を印加すると、反転層は消滅し、電界効果トランジスタ１０５は遮断する。
【０００８】
しかしながら上記のようなセル１０１を多数配置した場合、耐圧を上げようとするとセル１０１間の距離が大きくなり、単位面積当たりのゲート電極幅が小さくなるため、導通抵抗が増大してしまう。
また、耐圧はセル１０１の角部分で決定されてしまい、セル１０１間の距離を大きくしても、期待するほど耐圧は向上しないという問題がある。
【０００９】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、高耐圧低抵抗の電界効果トランジスタを提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、第１導電型の高抵抗層に形成され、前記高抵抗層の表面に配置された第２導電型の拡散領域と、前記拡散領域内に形成され、その表面に配置された第１導電型のソース領域と、前記拡散領域の一部であって、該拡散領域の縁と前記ソース領域の縁との間に位置するチャネル領域と、少なくとも前記チャネル領域表面に配置されたゲート絶縁膜と、前記ゲート絶縁膜表面に配置されたゲート電極膜とを有し、前記ゲート電極膜に印加された電圧により、前記チャネル領域表面が第１導電型に反転すると、前記チャネル領域の外側に位置する高抵抗層からなるドレイン領域と、前記ソース領域とが電気的に接続される電界効果トランジスタであって、前記拡散領域は、細長の幹部を少なくとも一本と、前記幹部に一端が接続された複数の枝部とを有し、前記ソース領域は環状に形成され、その外縁部分が前記拡散領域の外縁部分より所定距離だけ内側に位置するように構成され、前記枝部の先端部分は前記高抵抗層とＰＮ接合を形成し、前記先端部分では前記高抵抗層内を空乏層が拡がるようにしながら、前記枝部と前記枝部の間の前記ドレイン領域内部の表面側に、前記高抵抗層よりも抵抗が低い第１導電型の導電層が配置されている。
請求項２記載の発明は、請求項１記載の電界効果トランジスタであって、前記ドレイン領域内部の表面側には、前記チャネル領域とは非接触の第２導電型の浮遊電位領域が配置されている。
請求項３記載の発明は、請求項１又は請求項２のいずれか１項記載の電界効果トランジスタであって、前記高抵抗層は、第１導電型で前記高抵抗層よりも抵抗が低い低抵抗層上に配置され、前記低抵抗層の裏面には、前記低抵抗層とオーミック接合を形成するドレイン電極膜が配置されている。
請求項４記載の発明は、請求項１乃至請求項３のいずれか１項記載の電界効果トランジスタであって、前記高抵抗層の裏面には、該高抵抗層とショットキー接合を形成するアノード電極膜が配置され、前記アノード電極膜をアノードとし、前記高抵抗層をカソードとするダイオードが形成されている。
請求項５記載の発明は、請求項１乃至請求項４のいずれか１項記載の電界効果トランジスタであって、前記高抵抗層は、第２導電型のコレクタ層上に配置され、前記コレクタ層の裏面には、前記コレクタ層とオーミック接合を形成するコレクタ電極膜が配置されている。
【００１１】
【発明の実施の形態】
本発明の電界効果トランジスタを図面を用いて説明する。
図２１(ａ)、(ｂ)を参照し、符号１は本発明の一例の電界効果トランジスタを示している。この図２１(ａ)と同図(ｂ)は、電界効果トランジスタ１の互いに直角な方向の断面図である。
【００１２】
この電界効果トランジスタ１は、シリコンウェハーである基板９を有している。該基板９は、不純物が比較的高濃度に添加されたシリコン単結晶から成る低抵抗層１１と、その低抵抗層１１上にエピタキシャル法によって成長され、比較的高抵抗の高抵抗層１２とで構成されている。
【００１３】
この基板９の高抵抗層１２表面近傍には、図２２に示すように、比較的高濃度のＮ型の導電層２６が配置されている。Ｎ型の導電層２６表面には、Ｐ型のベース領域２９が配置され、その中央部分には、Ｐ型であってベース領域２９よりも高濃度のオーミック領域３３が配置されている。ベース領域２９とオーミック領域３３は、本発明の拡散領域を構成している。図２２の符号９８に、その拡散領域を示す。拡散領域９８の外縁部分は、後述するチャネル領域４０の外縁部分と一致している。
【００１４】
この拡散領域９８は、それぞれ細長に形成された二本の幹部８２1、８２2と一本の接続部８３と複数本の枝部８４とを有している。
二本の幹部８２1、８２2は、それぞれが平行になるように配置されており、それぞれの一端部に、接続部８３が接続されている。各幹部８２1、８２2には、複数の枝部８４の端部が接続されている。接続部８３と各枝部８４とは、幹部８２1、８２2に対して垂直になっている。
【００１５】
オーミック領域３３は、この拡散領域９８より小さく、拡散領域９８と相似形になっており、その外周表面には、Ｎ型のソース領域３９が位置している。ソース領域３９の更に外周の表面には、ソース領域３９と接した状態でソース領域３９を取り囲むように、Ｐ型のチャネル領域４０が位置している。
【００１６】
ソース領域３９は、チャネル領域４０と連通するＰ型の領域内に形成されており、チャネル領域４０の表面がＮ型に反転した場合にソース領域３９と導電層２６とが電気的に接続されるようになっている。
【００１７】
この電界効果トランジスタの製造工程を説明する。図１(ａ)〜(ｃ)を参照し、先ず、Ｎ型の低抵抗層１１と、Ｎ型の高抵抗層１２とが積層された基板９を用意し、高抵抗層１２の表面に、部分的にＰ型の不純物を注入し、拡散してＰ型のガードリング領域１３を形成した後、表面にシリコン酸化膜を形成し、パターニングしてフィールド絶縁膜１６を形成する。図１(ａ)〜(ｃ)はその状態の基板９を示しており、図１(ａ)は、基板９の高抵抗層１２表面側の平面図であり、図１(ｂ)は、基板９のＡ−Ａ線截断面図、図１(ｃ)は、Ｂ−Ｂ線截断面図である。
【００１８】
ガードリング領域１３の底面は、低抵抗層１１とは接触しないようになっている。このガードリング領域１３は、浮遊電位に置かれている。
符号１７は、この基板９内で、１個の電界効果トランジスタを構成させる領域の縁部分を示している。基板９内には、電界効果トランジスタは複数形成され、ダイシング工程において、その縁部分１７よりも外側の位置で互いに切り離されるようになっている。
【００１９】
ガードリング領域１３は、縁部分１７の近傍にリング状に配置されており、その内側が、後述するベース領域やソース領域等を配置する活性領域になっている。
活性領域の略中央には、平面形状が長方形状の浮遊電位領域１５が配置されている。この浮遊電位領域１５は、ガードリング領域１３の形成工程と同時に形成され、その底面は、ガードリング領域１３の底面と同じ深さになっている。浮遊電位領域１５は、その一端が、ガードリング領域１３の内側の一辺と接触し、他端はガードリング領域１３とは接触しないように配置されており、ガードリング領域１３とともに浮遊電位に置かれている。
【００２０】
フィールド絶縁膜１６は、ガードリング領域１３及び浮遊電位領域１５の表面を覆うように配置されており、浮遊電位領域１５上に配置された部分では、細長の長方形状になっている。また、フィールド絶縁膜１６は、大面積に形成されたパット部２７を有しており、このパット部２７上に、後述するゲートパッドが形成されるようになっている。
【００２１】
次に、基板表面にフィールド絶縁膜１６とその近傍の領域とを被覆するレジスト膜９１を形成する。図２(ａ)は、その状態の高抵抗層１２表面の平面図であり、図２(ｂ)、(ｃ)は、それぞれ図２(ａ)のＡ−Ａ線截断面図、Ｂ−Ｂ線截断面図である。
【００２２】
次いで、このレジスト膜９１をマスクにして、基板表面にＮ型の不純物を照射すると、高抵抗層１２表面にその不純物が注入される。図３(ａ)は、その状態の高抵抗層１２表面の平面図であり、符号１８は、Ｎ型の不純物の注入によって形成された高濃度不純物層を示している。ガードリング領域１３上には、フィールド絶縁膜１６が配置されているため、その部分には、高濃度不純物層１８は形成されない。
図３(ｂ)、(ｃ)は、それぞれ図２(ａ)のＡ−Ａ線截断面図、Ｂ−Ｂ線截断面図である。
【００２３】
次に、レジスト膜９１を除去した後、熱酸化法によって基板９表面を酸化すると、図４(ａ)〜(ｃ)に示すように、ガードリング領域１３の内周側表面部分と高濃度不純物層１８の表面とに、シリコン酸化膜から成るゲート絶縁膜１９が形成される。
図４(ｂ)、(ｃ)は、それぞれ図４(ａ)のＡ−Ａ線截断面図、Ｂ−Ｂ線截断面図である。
【００２４】
この状態の基板９の表面に、ＣＶＤ法により、ポリシリコン薄膜を全面成膜した後、パターニングし、ゲート電極膜を形成する。図５(ａ)〜(ｃ)の符号２１は、そのゲート電極膜を示している。
【００２５】
このゲート電極膜２１は、矩形状に形成され、その外縁部が基板の縁部分１７から所定距離だけ離間している。このゲート電極膜２１の内部には、櫛状の開口９５が形成されている。この開口９５は、それぞれ細長に形成された二本の幹状開口部２２1、２２2と一本の接続開口部２３と複数本の枝状開口部２４とを有している。
【００２６】
二本の幹状開口部２２1、２２2は、それぞれが浮遊電位領域１５と平行になり、かつ互いに平行になるように配置されており、それぞれの一端部に、接続開口部２３が接続されている。各幹状開口部２２1、２２2には、複数の枝状開口部２４の端部が接続されている。接続開口部２３と各枝状開口部２４とは、幹状開口部２２1、２２2に対して垂直になっている。
【００２７】
次に、ゲート絶縁膜１９上に配置されたゲート電極膜２１をマスクとして用い、ゲート絶縁膜１９をエッチングすると、ゲート絶縁膜１９は、図６(ａ)、(ｂ)に示すように、ゲート電極膜２１と同じ平面形状にパターニングされる。この図６や、後述する図７〜図９等では、平面図は省略する。
【００２８】
次いで、熱処理により、高濃度不純物層１８を拡散すると、図７(ａ)、(ｂ)に示すような導電層２６が形成される。この導電層２６は、高抵抗層１２と同じ導電型であるが、高抵抗層１２よりも不純物濃度が高いため、高抵抗層１２よりも低抵抗になっている。
高濃度不純物層１８は、ゲート絶縁膜１９の下方にも配置されており、導電層２６は、ガードリング領域１３の内側の活性領域内に形成される。
【００２９】
導電層２６の形成後、基板９の表面にＰ型の不純物を照射する。不純物はゲート電極膜２１やフィールド絶縁膜１６を透過しないので、フィールド絶縁膜１６の内側では、ゲート電極膜２１がマスクとなり、ガードリング領域１３の内周部分の表面や導電層２６が露出した部分に、その不純物が注入される。
【００３０】
その結果、図８(ａ)、(ｂ)に示すように、ゲート絶縁膜１９の周囲に、Ｐ型の高濃度不純物層２８が形成される。即ち、ゲート絶縁膜１９及びその表面のゲート電極膜２１や、ゲート絶縁膜１９直下の導電層２６の部分は、高濃度不純物層２８で取り囲まれる。
【００３１】
次いで、熱処理により、高濃度不純物層２８を拡散させると、図９(ａ)、(ｂ)に示すように、Ｐ型のベース領域２９が形成される。
高濃度不純物層２８は横方向にも拡散するので、ベース領域２９の外周端部は、ゲート絶縁膜１９の外周端部の下方まで潜り込む。
【００３２】
次に、基板表面に、図１０(ａ)〜(ｃ)に示すように、パターニングしたレジスト膜３１を形成し、ゲート電極膜２１の表面とその近傍に位置するベース領域２９の表面とを覆っておく。
【００３３】
このレジスト膜３１は、ゲート電極膜２１の開口９５上に配置され、開口９５と相似形であって、開口９５よりも小さい開口５７を有している。この開口５７は、ゲート電極膜２１の開口９５内に位置している。
【００３４】
この状態では、ベース領域２９の表面は、部分的に基板９上に露出しており、その状態の基板９の表面にＰ型不純物を照射すると、図１１(ａ)〜(ｃ)に示すように、ベース領域２９の露出部分に不純物が注入され、Ｐ型の高濃度不純物層３２が形成される。
【００３５】
次に、レジスト膜３１を除去した後、熱処理し、Ｐ型の高濃度不純物層３２を拡散させると、図１２(ａ)、(ｂ)に示すように、Ｐ型のオーミック領域３３が形成される。このオーミック領域３３は、ベース領域２９の一部を成している。
【００３６】
このオーミック領域３３の端部とゲート電極膜２１及びゲート酸化膜１９の端部とは、略レジスト膜３１の幅だけ離れており、オーミック領域３３の平面形状は、ゲート電極膜２１の開口９５と相似形になり、かつ開口９５よりも小さくなっている。
また、このオーミック領域３３の底部は、導電層２６内に位置しているが、ベース領域２９の底部よりも深い位置まで拡散されている。
【００３７】
なお、オーミック領域３３の表面濃度はベース領域２９の表面濃度よりも大きくなっており、後述するソース電極膜は、このオーミック領域３３とオーミック接続され、その結果、ベース領域２９が低抵抗でソース電極膜に接続されるようになっている。
【００３８】
次に、図１３(ａ)〜(ｃ)に示すように、基板９の表面にパターニングしたレジスト膜３５を形成する。このレジスト膜３５は、ゲート電極膜２１の開口９５から露出するオーミック領域３３上に配置されており、その外縁部分が、オーミック領域３３の外縁部から所定距離だけ内側に位置するようになっている。即ち、このレジスト膜３５は、その平面形状が、オーミック領域３３よりも一回り小さい相似形になっており、ゲート電極膜２１と接触しないようになっている。
【００３９】
図１３(ａ)の符号ｗは、ゲート電極膜２１の内側端部と、オーミック領域３３上に配置されたレジスト膜３５の外縁部との間の距離である。この距離ｗの範囲には、ベース領域２９の表面と、オーミック領域３３の一部表面が露出している。
【００４０】
その状態で基板上にＮ型の不純物を照射すると、ゲート電極膜２１及びレジスト膜３５がマスクとなり、それらで覆われていない部分にＮ型不純物が注入される。図１４(ａ)、(ｂ)の符号３８は、その不純物の注入によって形成されたＮ型の高濃度不純物層を示している。このＮ型の高濃度不純物層３８は、ベース領域２９とオーミック領域３３の表面に配置されている。
【００４１】
次に、レジスト膜３５を除去した後、熱処理し、高濃度不純物層３８を拡散させると、図１５(ａ)、(ｂ)に示すように、Ｎ型のソース領域３９が形成される。
高濃度不純物層３８は、オーミック領域３３の周囲に形成されているから、ソース領域３９は、オーミック領域３３を取り囲んでおり、全体がリング状に連続して形成されている。この状態ではオーミック領域３３の中央部分は露出している。
【００４２】
また、横方向拡散により、ソース領域３９のゲート絶縁膜１９側の端部、即ちリング状のソース領域３９の外周側の端部は、ゲート絶縁膜１９の下方位置まで潜り込んでいるが、ベース領域２９よりも内側の位置に止まっている。従って、Ｎ型のソース領域３９全体が、ベース領域２９とオーミック領域３３とが形成するＰ型の領域の内部に位置している。
【００４３】
このソース領域３９の内周側の端部とベース領域２９の縁部分との間には、ベース領域２９の外周部分が存しており、この部分の表面には、ゲート絶縁膜１９とゲート電極膜２１とが配置されている。
【００４４】
図１５の符号４０は、ソース領域３９の外周側の端部とベース領域２９の縁部分との間のベース領域２９であり、ゲート電極膜２１に正電圧が印加されると表面がＮ型に反転し、ソース領域３９と導電層２６とが電気的に接続されるので、チャネル領域と呼ばれている。
【００４５】
チャネル領域４０は、活性領域内のゲート電極膜２１の開口９５の縁部分に沿って配置されており、従って、チャネル領域４０は、ゲート電極膜２１の開口９５の形状に従った凹凸を有するリング形状になっている。
【００４６】
次に、ＣＶＤ法によって基板表面にシリコン酸化膜を形成した後、エッチングによってパターニングし、層間絶縁膜を形成する。図１６(ａ)、(ｂ)の符号４１は、その層間絶縁膜を示しており、この層間絶縁膜４１には、開口４２ａ、４２ｂが形成されている。
【００４７】
二つの開口４２ａ、４２ｂは、互いに分離されており、第１の開口４２ａは、フィールド絶縁膜１６よりも内側の活性領域内に配置されており、その底面には、オーミック領域３３の表面と、ソース領域３９の表面とが露出されている。
【００４８】
第２の開口４２ｂは、フィールド絶縁膜１６上のゲート電極膜２１上に配置されており、その底面には、フィールド絶縁膜１６上に配置されたゲート電極膜２１の表面が露出されている。
【００４９】
次に、基板９の表面にアルミニウム薄膜を全面成膜した後にパターニングし、図１７に示すように、ソース電極膜４５とゲート接続膜４６とを形成する。ソース電極膜４５とゲート接続膜４６とは、パターニングの際に互いに分離されており、電気的に絶縁されている。ソース電極膜４５とゲート接続膜４６の間には、層間絶縁膜４１表面が露出している。
【００５０】
図１８(ａ)、(ｂ)は、図１７のＡ−Ａ線、Ｂ−Ｂ線の截断面図である。この図１８(ａ)、(ｂ)に示されるとおり、ソース電極膜４５は、オーミック領域３３とソース領域３９とに接続されている。従って、チャネル領域４０を含むベース領域２９とオーミック領域３３とから成るＰ型の領域と、Ｎ型のソース領域３９とは電気的に短絡されている。
【００５１】
このソース電極膜４５は、層間絶縁膜４１の第１の開口４２ａから露出するオーミック領域３３とソース領域３９との全域を被覆するとともに、浮遊電位領域１５が配置され、細長の長方形状のフィールド絶縁膜１６が形成された領域ではくびれて形成されている。そのゲート接続膜４６が張り出している。図１７の符号５１に、張り出した部分のゲート接続膜４６を示している。浮遊電位領域１５が配置され、細長の長方形状のフィールド絶縁膜１６が配置された領域では、層間絶縁膜４１に図示しない開口が形成され、その領域でゲート電極膜２１が露出している。この露出した部分で、上述した張り出した部分のゲート接続膜５１がゲート電極膜２１と接触し、電気的に接続されている。
【００５２】
また、ゲート接続膜４６は、フィールド絶縁膜１６の大面積に形成された部分２７の上では大面積に形成されており、この部分がゲートパッドとして用いられるようになっている。
【００５３】
次に、ＣＶＤ法により、基板９の表面(ソース電極膜４５とゲート接続膜４６と層間絶縁膜４１の表面)にシリコン酸化物薄膜を形成し、パターニングして図１９、図２０(ａ)、(ｂ)に示すように、保護膜４８を形成する。図２０(ａ)、(ｂ)は、それぞれが図１９のＡ−Ａ線、Ｂ−Ｂ線の截断面図である。この保護膜４８は、開口を２個有しており、一方の開口５３の底面に、ソース電極膜４５を露出させてソースパッドとし、他方の開口５４の底面にゲート接続膜４６表面を露出させ、ゲートパッドとし、後工程において、ソースパッドとゲートパッドにそれぞれ金属細線の一端を接続し、他端をリードに接続すると、ソース電極膜４５とゲート電極膜２１とがそれぞれ外部回路に接続できるようになる。
【００５４】
保護膜４８の形成後、基板９の裏面側に露出した低抵抗層１１の表面に、低抵抗層１１とオーミック接合を形成する金属膜を成膜し、図２１(ａ)、(ｂ)に示すように、ドレイン電極膜４９とすると、本発明の電界効果トランジスタ１が得られる。
【００５５】
この電界効果トランジスタ１は、１枚のシリコンウェハー内に複数個形成されており、各電界効果トランジスタ１は、後工程であるダイシング工程において、バラバラに切り離される。
【００５６】
この電界効果トランジスタ１は、ソース電極膜４５が接地電位に接続され、ドレイン電極膜４９に正電圧が印加された状態で、ゲート電極膜２１に、スレッショルド電圧以上の正電圧を印加すると、Ｐ型のチャネル領域４０表面にＮ型の反転層が形成され、チャネル領域４０の外側に位置するドレイン領域と、チャネル領域４０の内側に位置するソース領域３９とが反転層で接続され、電界効果トランジスタ１が導通する。
その導通した状態からゲート電極膜２１を接地電位に接続すると、反転層は消滅し、電界効果トランジスタ１は遮断する。
【００５７】
ソース電極膜４５が接地電位に接続され、ドレイン電極膜４９に正電圧が印加された状態では、チャネル領域４０を含むＰ型のベース領域２９及びオーミック領域３３と、Ｎ型の導電層２６及び高抵抗層１２の間のＰＮ接合は逆バイアスされており、空乏層は導電層２６側に向かって伸びている。即ち、空乏層は、チャネル領域４０の外側に位置するドレイン領域の内部に向かって伸びている。
【００５８】
ガードリング領域１３は浮遊電位に置かれており、導電層２６と非接触の状態で導電層２６のくびれた部分に張り出した浮遊電位領域もまた浮遊電位に置かれている。このため、浮遊電位領域１５は、ガードリング領域１３が高抵抗層１２内に形成される空乏層の表面を伸ばすのと同じように、導電層２６内に形成される空乏層を伸ばし、耐圧を向上させる。
【００５９】
上記実施例では、導電層２６を形成させるＮ型の不純物は、図３(ａ)〜(ｃ)に示したように、フィールド絶縁膜１６が配置された部分以外の領域に、一続きの高濃度不純物層１８を形成し、その高濃度不純物層１８の拡散によって導電層２６を形成した。
【００６０】
従って、上記実施例の電界効果トランジスタ１では、チャネル領域４０の内側のドレイン領域の表面には、導電層２６が一続きに配置されていたが、本発明の電界効果トランジスタは、それに限定されるものではなく、ドレイン領域には、部分的に複数個の導電層２６を配置することができる。
【００６１】
図２３は、その場合のチャネル領域４０と導電層２６との位置関係を示す図である。導電層２６は、図２３に示すように、チャネル領域４０外縁の、ドレイン領域内へと突き出た部分における角部分５５より所定距離Δｄだけ奥まった部分にそれぞれ配置されており、角部分５５の近傍には導電層２６が配置されておらず、高抵抗層１２表面が露出している。従って、角部分５５では、チャネル領域４０と高抵抗層１２との間にＰＮ接合が形成されるため、そのＰＮ接合が逆バイアスされた場合には、角部分５５から高抵抗層１２内に向かい、空乏層が伸びやすくなっている。そのため、この構造の電界効果トランジスタでは耐圧が高くなる。
【００６２】
次に、一層耐圧が高い電界効果トランジスタについて説明する。
その電界効果トランジスタは、上記電界効果トランジスタ１と同じ構造であり、異なる点は、活性領域内のゲート絶縁膜と、ゲート電極膜の平面形状である。
【００６３】
各拡散層や薄膜は、上記工程と同じ工程で形成されるので、同じ符号を付すと、符号７０は、二重の環を形成するソース領域３９及びチャネル領域４０と、チャネル領域４０で囲われた高抵抗層１２と、導電層２６と、浮遊電位領域１５とが形成する平面形状を示している。
【００６４】
ソース領域３９及びチャネル領域４０の平面形状は、図２２、図２３に示した上記実施例のソース領域３９及びチャネル領域４０の平面形状とほぼ同様であり、環状に形成されたソース領域の外側に、環状に形成されたチャネル領域４０が配置されて二重の環を形成する点では上記実施例と同じであるが、チャネル領域４０の外側に位置し、高抵抗層１２と導電層２６とが形成するＮ型の領域へと膨出する部分(以下で外側膨出部分と称する。)におけるソース領域３９及びチャネル領域４０の平面形状が、ともに略半円状になっている点で上記実施例と異なる。図２４の符号７２に、その外側膨出部分を示す。
【００６５】
従って、チャネル領域４０とＮ型の領域とが形成するｐｎ接合は、この外側膨出部分７２では、球状接合よりも緩やかに曲がっており、球状接合のアバランシェ降伏電圧よりも大きな耐圧が得られるようになっている。
【００６６】
他方、ソース領域３９及びチャネル領域は、ソース領域３９で囲まれたオーミック領域３３の内部へも膨出しているが、この膨出した部分(以下で内側膨出部分と称する。)では、チャネル領域４０の三辺７５ａ、７６、７５ｂは直角に交わっている。図２４の符号７１に、内側膨出部分を示す。即ち、この内側膨出部分７１では、チャネル領域４０は直角に折れ曲がっている。
【００６７】
内側膨出部分７１では、チャネル領域４０は導電層２６に接しており、空乏層は導電層２６の内側に拡がるから、三辺７５ａ、７６、７５ｂの交点が形成する２個の頂点７７ａ、７７ｂの部分でも、アバランシェ降伏電圧は円筒接合よりも大きくなっている。
【００６８】
各導電層２６は、チャネル領域４０で挟まれた領域内に位置し、それぞれが矩形状に配置されている。各導電層２６の一端は、各内側膨出部分７１でチャネル領域４０と接しており、他端は、外側膨出部分７２におけるチャネル領域４０の先端より所定距離だけ奥まった位置に位置しており、外側膨出部分７２の付近には配置されていない。従って、外側膨出部分７２では高抵抗層１２が配置され、チャネル領域４０と高抵抗層１２とがｐｎ接合を形成するので、空乏層が高抵抗層１２側に拡がりやすく、アバランシェ降伏電圧が高くなっている。
【００６９】
また、この平面形状７０では、内側膨出部分７１におけるチャネル領域４０が円形ではなく、矩形になっているため、チャネル領域４０を円形にした場合に比してチャネル領域４０が長くなっており、導通抵抗が低くなっている。
【００７０】
図２５の符号８０は、図２４で説明した内側膨出部分７１におけるソース領域３９、チャネル領域４０の先端形状が、半円形状にされた場合の平面形状であり、符号７３は、その内側膨出部分を示している。
【００７１】
この内側膨出部分７３における半円形状のチャネル領域４０の半径をＲとすると、この内側膨出部分７３におけるチャネル幅はπ×Ｒであるのに対し、図２３の平面形状７０における内側膨出部分７１では、チャネル幅は４×Ｒになるから、内側膨出部分におけるチャネル領域４０の先端形状は、矩形である方が優れている。
【００７２】
なお、以上は、電界効果トランジスタを製造する場合について説明したが、図２６(ａ)に示すように、低抵抗層１１に代え、高抵抗層１２を、Ｎ型で厚みが薄いダイオード構成層３４上に形成し、そのダイオード構成層３４の裏面に、ダイオード構成層３４とショットキー接続する金属膜を形成し、アノード電極膜５０とすると、ショットキー接合を用いたＩＧＢＴ型の電界効果トランジスタ２が得られる。
【００７３】
この場合、アノード電極膜５０とダイオード構成層３４との間に形成されるショットキーダイオードは、ドレイン電極膜５０がアノードとなり、ダイオード構成層３４がカソードとなる。高抵抗層１２に、エピタキシャル成長させたシリコン単結晶層ではなく、引き上げ法によって形成した単結晶のシリコンウェハーそのものを用いる場合には、ダイオード構成層３４を設けず、高抵抗層１２の裏面にアノード電極膜５０を形成し、ショットキーダイオードを構成させてもよい。
【００７４】
また、図２６(ｂ)に示すように、Ｎ型のシリコン単結晶層１１に替え、Ｐ型のシリコン単結晶基板を用いてコレクタ層２０とし、コレクタ層２０に、コレクタ層２０とオーミック接続するコレクタ電極５６を形成すると、ＰＮ接合を用いたＩＧＢＴ型の電界効果トランジスタ３が得られる。この電界効果トランジスタ３も本発明に含まれる。
【００７５】
また、上記の高抵抗層１２は、低抵抗層１１上にエピタキシャル成長させたものを用いたが、高抵抗のシリコンウェハー自体で高抵抗層１２を構成させ、その高抵抗層１２の裏面側から高抵抗層１２と同じ導電型の不純物を拡散させ、高抵抗層１２よりも低抵抗の低抵抗層１１を構成させてもよい。
【００７６】
また、上記実施形態では、本発明における第１導電型不純物をＮ型不純物とし、第２導電型不純物をＰ型不純物としたが、本発明の第１、第２導電型不純物はこれに限られるものではなく、逆に第１導電型不純物をＰ型不純物とし、第２導電型不純物をＮ型不純物としてもよい。
【００７７】
【発明の効果】
導通抵抗が低く、耐圧が高い電界効果トランジスタが得られる。
【図面の簡単な説明】
【図１】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１)
【図２】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(２)
【図３】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(３)
【図４】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(４)
【図５】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(５)
【図６】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(６)
【図７】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(７)
【図８】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(８)
【図９】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(９)
【図１０】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１０)
【図１１】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１１)
【図１２】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１２)
【図１３】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１３)
【図１４】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１４)
【図１５】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１５)
【図１６】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１６)
【図１７】本発明の一例の電界効果トランジスタの製造工程を説明するための図(１７)
【図１８】(ａ)、(ｂ)：図１７の断面図であり、本発明の一例の電界効果トランジスタの製造工程を説明するための図(１８)
【図１９】本発明の一例の電界効果トランジスタの製造工程を説明するための図(１９)
【図２０】(ａ)、(ｂ)：図１９の断面図であり、本発明の一例の電界効果トランジスタの製造工程を説明するための図(２０)
【図２１】(ａ)：本発明の一例の電界効果トランジスタを説明する第１の断面図
(ｂ)：本発明の一例の電界効果トランジスタを説明する第２の断面図
【図２２】導電層とチャネル領域とソース領域の位置関係を説明するための図
【図２３】ドレイン領域内に複数の導電層を部分的に形成した状態を説明するための図
【図２４】本発明の電界効果トランジスタのチャネル領域とその内側の拡散層の平面形状の例(１)
【図２５】本発明の電界効果トランジスタのチャネル領域とその内側の拡散層の平面形状の例(２)
【図２６】(ａ)：本発明の他の例であり、ショットキー接合を用いたＩＧＢＴ型の電界効果トランジスタを説明するための図
(ｂ)：本発明の他の例であり、ＰＮ接合を用いたＩＧＢＴ型の電界効果トランジスタを説明するための図
【図２７】従来技術の電界効果トランジスタを説明するための図
【図２８】その電界効果トランジスタのセルの配置を説明するための図
【符号の説明】
１１……第１導電型の低抵抗層
１２……第１導電型の高抵抗層
１５……浮遊電位領域
１９……ゲート絶縁膜
２０……コレクタ層
２１……ゲート電極膜
２６……第１導電型の導電層
２９……第２導電型のベース領域
３４……ダイオード構成層
３９……第１導電型のソース領域
４０……チャネル領域
４５……ソース電極膜
４９……ドレイン電極膜
５０……アノード電極膜
５６……コレクタ電極膜
９８……拡散領域
【発明の属する技術分野】
本発明は電界効果トランジスタに関し、特に、高耐圧低抵抗の電界効果トランジスタに関する。
【０００２】
【従来の技術】
従来より、電流を基板の厚み方向に流す電界効果トランジスタが電力制御素子として用いられている。
【０００３】
図２７を参照し、符号１０５は、従来型の電界効果トランジスタの一例であり、シリコン単結晶基板１１１を有している。単結晶基板１１１の表面に、エピタキシャル成長によって形成されたドレイン層１１２が配置されている。
【０００４】
シリコン単結晶基板１１１内には、Ｎ型の不純物が高濃度にドープされており、その裏面には、ドレイン電極膜１４８が形成されている。また、ドレイン層１１２内には、Ｎ型の不純物が低濃度にドープされており、その表面近傍には、Ｐ型のベース領域１５４が形成されている。
ベース領域１５４内には、更に、その表面からＮ型の不純物が拡散され、ソース領域１６１が形成されている。
【０００５】
符号１１０は、ソース領域１６１の縁部分とベース領域１５４の縁部分との間に位置するチャネル領域である。このチャネル領域１１０の上部には、ゲート絶縁膜１２６とゲート電極膜１２７とがこの順序で配置されている。
ゲート電極膜１２７の表面及び側面には、層間絶縁膜１４１が形成されており、その表面には、ソース電極膜１４４が配置されている。
【０００６】
上記のようなベース領域１５４は、ドレイン領域１１２表面近傍に島状に配置されており、１個のベース領域１５４と、そのベース領域１５４内に配置されたソース領域１６１及びチャネル領域１１０とで、１個のセル１０１が形成されている。
図２８は、ドレイン領域１１２の表面を示す平面図であり、矩形形状のセル１０１が複数個行列状に配置されている。
【０００７】
この電界効果トランジスタ１０５を使用する場合、ソース電極膜１４４を接地電位に置き、ドレイン電極膜１４８に正電圧を印加し、ゲート電極膜１２７にスレッショルド電圧以上のゲート電圧(正電圧)を印加すると、Ｐ型のチャネル領域１１０表面にＮ型の反転層が形成され、ソース領域１６１と導電領域１１１とがその反転層によって接続され、電界効果トランジスタ１０５は導通する。
その状態からゲート電極膜１２７にスレッショルド電圧以下の電圧(例えば接地電位)を印加すると、反転層は消滅し、電界効果トランジスタ１０５は遮断する。
【０００８】
しかしながら上記のようなセル１０１を多数配置した場合、耐圧を上げようとするとセル１０１間の距離が大きくなり、単位面積当たりのゲート電極幅が小さくなるため、導通抵抗が増大してしまう。
また、耐圧はセル１０１の角部分で決定されてしまい、セル１０１間の距離を大きくしても、期待するほど耐圧は向上しないという問題がある。
【０００９】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、高耐圧低抵抗の電界効果トランジスタを提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、第１導電型の高抵抗層に形成され、前記高抵抗層の表面に配置された第２導電型の拡散領域と、前記拡散領域内に形成され、その表面に配置された第１導電型のソース領域と、前記拡散領域の一部であって、該拡散領域の縁と前記ソース領域の縁との間に位置するチャネル領域と、少なくとも前記チャネル領域表面に配置されたゲート絶縁膜と、前記ゲート絶縁膜表面に配置されたゲート電極膜とを有し、前記ゲート電極膜に印加された電圧により、前記チャネル領域表面が第１導電型に反転すると、前記チャネル領域の外側に位置する高抵抗層からなるドレイン領域と、前記ソース領域とが電気的に接続される電界効果トランジスタであって、前記拡散領域は、細長の幹部を少なくとも一本と、前記幹部に一端が接続された複数の枝部とを有し、前記ソース領域は環状に形成され、その外縁部分が前記拡散領域の外縁部分より所定距離だけ内側に位置するように構成され、前記枝部の先端部分は前記高抵抗層とＰＮ接合を形成し、前記先端部分では前記高抵抗層内を空乏層が拡がるようにしながら、前記枝部と前記枝部の間の前記ドレイン領域内部の表面側に、前記高抵抗層よりも抵抗が低い第１導電型の導電層が配置されている。
請求項２記載の発明は、請求項１記載の電界効果トランジスタであって、前記ドレイン領域内部の表面側には、前記チャネル領域とは非接触の第２導電型の浮遊電位領域が配置されている。
請求項３記載の発明は、請求項１又は請求項２のいずれか１項記載の電界効果トランジスタであって、前記高抵抗層は、第１導電型で前記高抵抗層よりも抵抗が低い低抵抗層上に配置され、前記低抵抗層の裏面には、前記低抵抗層とオーミック接合を形成するドレイン電極膜が配置されている。
請求項４記載の発明は、請求項１乃至請求項３のいずれか１項記載の電界効果トランジスタであって、前記高抵抗層の裏面には、該高抵抗層とショットキー接合を形成するアノード電極膜が配置され、前記アノード電極膜をアノードとし、前記高抵抗層をカソードとするダイオードが形成されている。
請求項５記載の発明は、請求項１乃至請求項４のいずれか１項記載の電界効果トランジスタであって、前記高抵抗層は、第２導電型のコレクタ層上に配置され、前記コレクタ層の裏面には、前記コレクタ層とオーミック接合を形成するコレクタ電極膜が配置されている。
【００１１】
【発明の実施の形態】
本発明の電界効果トランジスタを図面を用いて説明する。
図２１(ａ)、(ｂ)を参照し、符号１は本発明の一例の電界効果トランジスタを示している。この図２１(ａ)と同図(ｂ)は、電界効果トランジスタ１の互いに直角な方向の断面図である。
【００１２】
この電界効果トランジスタ１は、シリコンウェハーである基板９を有している。該基板９は、不純物が比較的高濃度に添加されたシリコン単結晶から成る低抵抗層１１と、その低抵抗層１１上にエピタキシャル法によって成長され、比較的高抵抗の高抵抗層１２とで構成されている。
【００１３】
この基板９の高抵抗層１２表面近傍には、図２２に示すように、比較的高濃度のＮ型の導電層２６が配置されている。Ｎ型の導電層２６表面には、Ｐ型のベース領域２９が配置され、その中央部分には、Ｐ型であってベース領域２９よりも高濃度のオーミック領域３３が配置されている。ベース領域２９とオーミック領域３３は、本発明の拡散領域を構成している。図２２の符号９８に、その拡散領域を示す。拡散領域９８の外縁部分は、後述するチャネル領域４０の外縁部分と一致している。
【００１４】
この拡散領域９８は、それぞれ細長に形成された二本の幹部８２1、８２2と一本の接続部８３と複数本の枝部８４とを有している。
二本の幹部８２1、８２2は、それぞれが平行になるように配置されており、それぞれの一端部に、接続部８３が接続されている。各幹部８２1、８２2には、複数の枝部８４の端部が接続されている。接続部８３と各枝部８４とは、幹部８２1、８２2に対して垂直になっている。
【００１５】
オーミック領域３３は、この拡散領域９８より小さく、拡散領域９８と相似形になっており、その外周表面には、Ｎ型のソース領域３９が位置している。ソース領域３９の更に外周の表面には、ソース領域３９と接した状態でソース領域３９を取り囲むように、Ｐ型のチャネル領域４０が位置している。
【００１６】
ソース領域３９は、チャネル領域４０と連通するＰ型の領域内に形成されており、チャネル領域４０の表面がＮ型に反転した場合にソース領域３９と導電層２６とが電気的に接続されるようになっている。
【００１７】
この電界効果トランジスタの製造工程を説明する。図１(ａ)〜(ｃ)を参照し、先ず、Ｎ型の低抵抗層１１と、Ｎ型の高抵抗層１２とが積層された基板９を用意し、高抵抗層１２の表面に、部分的にＰ型の不純物を注入し、拡散してＰ型のガードリング領域１３を形成した後、表面にシリコン酸化膜を形成し、パターニングしてフィールド絶縁膜１６を形成する。図１(ａ)〜(ｃ)はその状態の基板９を示しており、図１(ａ)は、基板９の高抵抗層１２表面側の平面図であり、図１(ｂ)は、基板９のＡ−Ａ線截断面図、図１(ｃ)は、Ｂ−Ｂ線截断面図である。
【００１８】
ガードリング領域１３の底面は、低抵抗層１１とは接触しないようになっている。このガードリング領域１３は、浮遊電位に置かれている。
符号１７は、この基板９内で、１個の電界効果トランジスタを構成させる領域の縁部分を示している。基板９内には、電界効果トランジスタは複数形成され、ダイシング工程において、その縁部分１７よりも外側の位置で互いに切り離されるようになっている。
【００１９】
ガードリング領域１３は、縁部分１７の近傍にリング状に配置されており、その内側が、後述するベース領域やソース領域等を配置する活性領域になっている。
活性領域の略中央には、平面形状が長方形状の浮遊電位領域１５が配置されている。この浮遊電位領域１５は、ガードリング領域１３の形成工程と同時に形成され、その底面は、ガードリング領域１３の底面と同じ深さになっている。浮遊電位領域１５は、その一端が、ガードリング領域１３の内側の一辺と接触し、他端はガードリング領域１３とは接触しないように配置されており、ガードリング領域１３とともに浮遊電位に置かれている。
【００２０】
フィールド絶縁膜１６は、ガードリング領域１３及び浮遊電位領域１５の表面を覆うように配置されており、浮遊電位領域１５上に配置された部分では、細長の長方形状になっている。また、フィールド絶縁膜１６は、大面積に形成されたパット部２７を有しており、このパット部２７上に、後述するゲートパッドが形成されるようになっている。
【００２１】
次に、基板表面にフィールド絶縁膜１６とその近傍の領域とを被覆するレジスト膜９１を形成する。図２(ａ)は、その状態の高抵抗層１２表面の平面図であり、図２(ｂ)、(ｃ)は、それぞれ図２(ａ)のＡ−Ａ線截断面図、Ｂ−Ｂ線截断面図である。
【００２２】
次いで、このレジスト膜９１をマスクにして、基板表面にＮ型の不純物を照射すると、高抵抗層１２表面にその不純物が注入される。図３(ａ)は、その状態の高抵抗層１２表面の平面図であり、符号１８は、Ｎ型の不純物の注入によって形成された高濃度不純物層を示している。ガードリング領域１３上には、フィールド絶縁膜１６が配置されているため、その部分には、高濃度不純物層１８は形成されない。
図３(ｂ)、(ｃ)は、それぞれ図２(ａ)のＡ−Ａ線截断面図、Ｂ−Ｂ線截断面図である。
【００２３】
次に、レジスト膜９１を除去した後、熱酸化法によって基板９表面を酸化すると、図４(ａ)〜(ｃ)に示すように、ガードリング領域１３の内周側表面部分と高濃度不純物層１８の表面とに、シリコン酸化膜から成るゲート絶縁膜１９が形成される。
図４(ｂ)、(ｃ)は、それぞれ図４(ａ)のＡ−Ａ線截断面図、Ｂ−Ｂ線截断面図である。
【００２４】
この状態の基板９の表面に、ＣＶＤ法により、ポリシリコン薄膜を全面成膜した後、パターニングし、ゲート電極膜を形成する。図５(ａ)〜(ｃ)の符号２１は、そのゲート電極膜を示している。
【００２５】
このゲート電極膜２１は、矩形状に形成され、その外縁部が基板の縁部分１７から所定距離だけ離間している。このゲート電極膜２１の内部には、櫛状の開口９５が形成されている。この開口９５は、それぞれ細長に形成された二本の幹状開口部２２1、２２2と一本の接続開口部２３と複数本の枝状開口部２４とを有している。
【００２６】
二本の幹状開口部２２1、２２2は、それぞれが浮遊電位領域１５と平行になり、かつ互いに平行になるように配置されており、それぞれの一端部に、接続開口部２３が接続されている。各幹状開口部２２1、２２2には、複数の枝状開口部２４の端部が接続されている。接続開口部２３と各枝状開口部２４とは、幹状開口部２２1、２２2に対して垂直になっている。
【００２７】
次に、ゲート絶縁膜１９上に配置されたゲート電極膜２１をマスクとして用い、ゲート絶縁膜１９をエッチングすると、ゲート絶縁膜１９は、図６(ａ)、(ｂ)に示すように、ゲート電極膜２１と同じ平面形状にパターニングされる。この図６や、後述する図７〜図９等では、平面図は省略する。
【００２８】
次いで、熱処理により、高濃度不純物層１８を拡散すると、図７(ａ)、(ｂ)に示すような導電層２６が形成される。この導電層２６は、高抵抗層１２と同じ導電型であるが、高抵抗層１２よりも不純物濃度が高いため、高抵抗層１２よりも低抵抗になっている。
高濃度不純物層１８は、ゲート絶縁膜１９の下方にも配置されており、導電層２６は、ガードリング領域１３の内側の活性領域内に形成される。
【００２９】
導電層２６の形成後、基板９の表面にＰ型の不純物を照射する。不純物はゲート電極膜２１やフィールド絶縁膜１６を透過しないので、フィールド絶縁膜１６の内側では、ゲート電極膜２１がマスクとなり、ガードリング領域１３の内周部分の表面や導電層２６が露出した部分に、その不純物が注入される。
【００３０】
その結果、図８(ａ)、(ｂ)に示すように、ゲート絶縁膜１９の周囲に、Ｐ型の高濃度不純物層２８が形成される。即ち、ゲート絶縁膜１９及びその表面のゲート電極膜２１や、ゲート絶縁膜１９直下の導電層２６の部分は、高濃度不純物層２８で取り囲まれる。
【００３１】
次いで、熱処理により、高濃度不純物層２８を拡散させると、図９(ａ)、(ｂ)に示すように、Ｐ型のベース領域２９が形成される。
高濃度不純物層２８は横方向にも拡散するので、ベース領域２９の外周端部は、ゲート絶縁膜１９の外周端部の下方まで潜り込む。
【００３２】
次に、基板表面に、図１０(ａ)〜(ｃ)に示すように、パターニングしたレジスト膜３１を形成し、ゲート電極膜２１の表面とその近傍に位置するベース領域２９の表面とを覆っておく。
【００３３】
このレジスト膜３１は、ゲート電極膜２１の開口９５上に配置され、開口９５と相似形であって、開口９５よりも小さい開口５７を有している。この開口５７は、ゲート電極膜２１の開口９５内に位置している。
【００３４】
この状態では、ベース領域２９の表面は、部分的に基板９上に露出しており、その状態の基板９の表面にＰ型不純物を照射すると、図１１(ａ)〜(ｃ)に示すように、ベース領域２９の露出部分に不純物が注入され、Ｐ型の高濃度不純物層３２が形成される。
【００３５】
次に、レジスト膜３１を除去した後、熱処理し、Ｐ型の高濃度不純物層３２を拡散させると、図１２(ａ)、(ｂ)に示すように、Ｐ型のオーミック領域３３が形成される。このオーミック領域３３は、ベース領域２９の一部を成している。
【００３６】
このオーミック領域３３の端部とゲート電極膜２１及びゲート酸化膜１９の端部とは、略レジスト膜３１の幅だけ離れており、オーミック領域３３の平面形状は、ゲート電極膜２１の開口９５と相似形になり、かつ開口９５よりも小さくなっている。
また、このオーミック領域３３の底部は、導電層２６内に位置しているが、ベース領域２９の底部よりも深い位置まで拡散されている。
【００３７】
なお、オーミック領域３３の表面濃度はベース領域２９の表面濃度よりも大きくなっており、後述するソース電極膜は、このオーミック領域３３とオーミック接続され、その結果、ベース領域２９が低抵抗でソース電極膜に接続されるようになっている。
【００３８】
次に、図１３(ａ)〜(ｃ)に示すように、基板９の表面にパターニングしたレジスト膜３５を形成する。このレジスト膜３５は、ゲート電極膜２１の開口９５から露出するオーミック領域３３上に配置されており、その外縁部分が、オーミック領域３３の外縁部から所定距離だけ内側に位置するようになっている。即ち、このレジスト膜３５は、その平面形状が、オーミック領域３３よりも一回り小さい相似形になっており、ゲート電極膜２１と接触しないようになっている。
【００３９】
図１３(ａ)の符号ｗは、ゲート電極膜２１の内側端部と、オーミック領域３３上に配置されたレジスト膜３５の外縁部との間の距離である。この距離ｗの範囲には、ベース領域２９の表面と、オーミック領域３３の一部表面が露出している。
【００４０】
その状態で基板上にＮ型の不純物を照射すると、ゲート電極膜２１及びレジスト膜３５がマスクとなり、それらで覆われていない部分にＮ型不純物が注入される。図１４(ａ)、(ｂ)の符号３８は、その不純物の注入によって形成されたＮ型の高濃度不純物層を示している。このＮ型の高濃度不純物層３８は、ベース領域２９とオーミック領域３３の表面に配置されている。
【００４１】
次に、レジスト膜３５を除去した後、熱処理し、高濃度不純物層３８を拡散させると、図１５(ａ)、(ｂ)に示すように、Ｎ型のソース領域３９が形成される。
高濃度不純物層３８は、オーミック領域３３の周囲に形成されているから、ソース領域３９は、オーミック領域３３を取り囲んでおり、全体がリング状に連続して形成されている。この状態ではオーミック領域３３の中央部分は露出している。
【００４２】
また、横方向拡散により、ソース領域３９のゲート絶縁膜１９側の端部、即ちリング状のソース領域３９の外周側の端部は、ゲート絶縁膜１９の下方位置まで潜り込んでいるが、ベース領域２９よりも内側の位置に止まっている。従って、Ｎ型のソース領域３９全体が、ベース領域２９とオーミック領域３３とが形成するＰ型の領域の内部に位置している。
【００４３】
このソース領域３９の内周側の端部とベース領域２９の縁部分との間には、ベース領域２９の外周部分が存しており、この部分の表面には、ゲート絶縁膜１９とゲート電極膜２１とが配置されている。
【００４４】
図１５の符号４０は、ソース領域３９の外周側の端部とベース領域２９の縁部分との間のベース領域２９であり、ゲート電極膜２１に正電圧が印加されると表面がＮ型に反転し、ソース領域３９と導電層２６とが電気的に接続されるので、チャネル領域と呼ばれている。
【００４５】
チャネル領域４０は、活性領域内のゲート電極膜２１の開口９５の縁部分に沿って配置されており、従って、チャネル領域４０は、ゲート電極膜２１の開口９５の形状に従った凹凸を有するリング形状になっている。
【００４６】
次に、ＣＶＤ法によって基板表面にシリコン酸化膜を形成した後、エッチングによってパターニングし、層間絶縁膜を形成する。図１６(ａ)、(ｂ)の符号４１は、その層間絶縁膜を示しており、この層間絶縁膜４１には、開口４２ａ、４２ｂが形成されている。
【００４７】
二つの開口４２ａ、４２ｂは、互いに分離されており、第１の開口４２ａは、フィールド絶縁膜１６よりも内側の活性領域内に配置されており、その底面には、オーミック領域３３の表面と、ソース領域３９の表面とが露出されている。
【００４８】
第２の開口４２ｂは、フィールド絶縁膜１６上のゲート電極膜２１上に配置されており、その底面には、フィールド絶縁膜１６上に配置されたゲート電極膜２１の表面が露出されている。
【００４９】
次に、基板９の表面にアルミニウム薄膜を全面成膜した後にパターニングし、図１７に示すように、ソース電極膜４５とゲート接続膜４６とを形成する。ソース電極膜４５とゲート接続膜４６とは、パターニングの際に互いに分離されており、電気的に絶縁されている。ソース電極膜４５とゲート接続膜４６の間には、層間絶縁膜４１表面が露出している。
【００５０】
図１８(ａ)、(ｂ)は、図１７のＡ−Ａ線、Ｂ−Ｂ線の截断面図である。この図１８(ａ)、(ｂ)に示されるとおり、ソース電極膜４５は、オーミック領域３３とソース領域３９とに接続されている。従って、チャネル領域４０を含むベース領域２９とオーミック領域３３とから成るＰ型の領域と、Ｎ型のソース領域３９とは電気的に短絡されている。
【００５１】
このソース電極膜４５は、層間絶縁膜４１の第１の開口４２ａから露出するオーミック領域３３とソース領域３９との全域を被覆するとともに、浮遊電位領域１５が配置され、細長の長方形状のフィールド絶縁膜１６が形成された領域ではくびれて形成されている。そのゲート接続膜４６が張り出している。図１７の符号５１に、張り出した部分のゲート接続膜４６を示している。浮遊電位領域１５が配置され、細長の長方形状のフィールド絶縁膜１６が配置された領域では、層間絶縁膜４１に図示しない開口が形成され、その領域でゲート電極膜２１が露出している。この露出した部分で、上述した張り出した部分のゲート接続膜５１がゲート電極膜２１と接触し、電気的に接続されている。
【００５２】
また、ゲート接続膜４６は、フィールド絶縁膜１６の大面積に形成された部分２７の上では大面積に形成されており、この部分がゲートパッドとして用いられるようになっている。
【００５３】
次に、ＣＶＤ法により、基板９の表面(ソース電極膜４５とゲート接続膜４６と層間絶縁膜４１の表面)にシリコン酸化物薄膜を形成し、パターニングして図１９、図２０(ａ)、(ｂ)に示すように、保護膜４８を形成する。図２０(ａ)、(ｂ)は、それぞれが図１９のＡ−Ａ線、Ｂ−Ｂ線の截断面図である。この保護膜４８は、開口を２個有しており、一方の開口５３の底面に、ソース電極膜４５を露出させてソースパッドとし、他方の開口５４の底面にゲート接続膜４６表面を露出させ、ゲートパッドとし、後工程において、ソースパッドとゲートパッドにそれぞれ金属細線の一端を接続し、他端をリードに接続すると、ソース電極膜４５とゲート電極膜２１とがそれぞれ外部回路に接続できるようになる。
【００５４】
保護膜４８の形成後、基板９の裏面側に露出した低抵抗層１１の表面に、低抵抗層１１とオーミック接合を形成する金属膜を成膜し、図２１(ａ)、(ｂ)に示すように、ドレイン電極膜４９とすると、本発明の電界効果トランジスタ１が得られる。
【００５５】
この電界効果トランジスタ１は、１枚のシリコンウェハー内に複数個形成されており、各電界効果トランジスタ１は、後工程であるダイシング工程において、バラバラに切り離される。
【００５６】
この電界効果トランジスタ１は、ソース電極膜４５が接地電位に接続され、ドレイン電極膜４９に正電圧が印加された状態で、ゲート電極膜２１に、スレッショルド電圧以上の正電圧を印加すると、Ｐ型のチャネル領域４０表面にＮ型の反転層が形成され、チャネル領域４０の外側に位置するドレイン領域と、チャネル領域４０の内側に位置するソース領域３９とが反転層で接続され、電界効果トランジスタ１が導通する。
その導通した状態からゲート電極膜２１を接地電位に接続すると、反転層は消滅し、電界効果トランジスタ１は遮断する。
【００５７】
ソース電極膜４５が接地電位に接続され、ドレイン電極膜４９に正電圧が印加された状態では、チャネル領域４０を含むＰ型のベース領域２９及びオーミック領域３３と、Ｎ型の導電層２６及び高抵抗層１２の間のＰＮ接合は逆バイアスされており、空乏層は導電層２６側に向かって伸びている。即ち、空乏層は、チャネル領域４０の外側に位置するドレイン領域の内部に向かって伸びている。
【００５８】
ガードリング領域１３は浮遊電位に置かれており、導電層２６と非接触の状態で導電層２６のくびれた部分に張り出した浮遊電位領域もまた浮遊電位に置かれている。このため、浮遊電位領域１５は、ガードリング領域１３が高抵抗層１２内に形成される空乏層の表面を伸ばすのと同じように、導電層２６内に形成される空乏層を伸ばし、耐圧を向上させる。
【００５９】
上記実施例では、導電層２６を形成させるＮ型の不純物は、図３(ａ)〜(ｃ)に示したように、フィールド絶縁膜１６が配置された部分以外の領域に、一続きの高濃度不純物層１８を形成し、その高濃度不純物層１８の拡散によって導電層２６を形成した。
【００６０】
従って、上記実施例の電界効果トランジスタ１では、チャネル領域４０の内側のドレイン領域の表面には、導電層２６が一続きに配置されていたが、本発明の電界効果トランジスタは、それに限定されるものではなく、ドレイン領域には、部分的に複数個の導電層２６を配置することができる。
【００６１】
図２３は、その場合のチャネル領域４０と導電層２６との位置関係を示す図である。導電層２６は、図２３に示すように、チャネル領域４０外縁の、ドレイン領域内へと突き出た部分における角部分５５より所定距離Δｄだけ奥まった部分にそれぞれ配置されており、角部分５５の近傍には導電層２６が配置されておらず、高抵抗層１２表面が露出している。従って、角部分５５では、チャネル領域４０と高抵抗層１２との間にＰＮ接合が形成されるため、そのＰＮ接合が逆バイアスされた場合には、角部分５５から高抵抗層１２内に向かい、空乏層が伸びやすくなっている。そのため、この構造の電界効果トランジスタでは耐圧が高くなる。
【００６２】
次に、一層耐圧が高い電界効果トランジスタについて説明する。
その電界効果トランジスタは、上記電界効果トランジスタ１と同じ構造であり、異なる点は、活性領域内のゲート絶縁膜と、ゲート電極膜の平面形状である。
【００６３】
各拡散層や薄膜は、上記工程と同じ工程で形成されるので、同じ符号を付すと、符号７０は、二重の環を形成するソース領域３９及びチャネル領域４０と、チャネル領域４０で囲われた高抵抗層１２と、導電層２６と、浮遊電位領域１５とが形成する平面形状を示している。
【００６４】
ソース領域３９及びチャネル領域４０の平面形状は、図２２、図２３に示した上記実施例のソース領域３９及びチャネル領域４０の平面形状とほぼ同様であり、環状に形成されたソース領域の外側に、環状に形成されたチャネル領域４０が配置されて二重の環を形成する点では上記実施例と同じであるが、チャネル領域４０の外側に位置し、高抵抗層１２と導電層２６とが形成するＮ型の領域へと膨出する部分(以下で外側膨出部分と称する。)におけるソース領域３９及びチャネル領域４０の平面形状が、ともに略半円状になっている点で上記実施例と異なる。図２４の符号７２に、その外側膨出部分を示す。
【００６５】
従って、チャネル領域４０とＮ型の領域とが形成するｐｎ接合は、この外側膨出部分７２では、球状接合よりも緩やかに曲がっており、球状接合のアバランシェ降伏電圧よりも大きな耐圧が得られるようになっている。
【００６６】
他方、ソース領域３９及びチャネル領域は、ソース領域３９で囲まれたオーミック領域３３の内部へも膨出しているが、この膨出した部分(以下で内側膨出部分と称する。)では、チャネル領域４０の三辺７５ａ、７６、７５ｂは直角に交わっている。図２４の符号７１に、内側膨出部分を示す。即ち、この内側膨出部分７１では、チャネル領域４０は直角に折れ曲がっている。
【００６７】
内側膨出部分７１では、チャネル領域４０は導電層２６に接しており、空乏層は導電層２６の内側に拡がるから、三辺７５ａ、７６、７５ｂの交点が形成する２個の頂点７７ａ、７７ｂの部分でも、アバランシェ降伏電圧は円筒接合よりも大きくなっている。
【００６８】
各導電層２６は、チャネル領域４０で挟まれた領域内に位置し、それぞれが矩形状に配置されている。各導電層２６の一端は、各内側膨出部分７１でチャネル領域４０と接しており、他端は、外側膨出部分７２におけるチャネル領域４０の先端より所定距離だけ奥まった位置に位置しており、外側膨出部分７２の付近には配置されていない。従って、外側膨出部分７２では高抵抗層１２が配置され、チャネル領域４０と高抵抗層１２とがｐｎ接合を形成するので、空乏層が高抵抗層１２側に拡がりやすく、アバランシェ降伏電圧が高くなっている。
【００６９】
また、この平面形状７０では、内側膨出部分７１におけるチャネル領域４０が円形ではなく、矩形になっているため、チャネル領域４０を円形にした場合に比してチャネル領域４０が長くなっており、導通抵抗が低くなっている。
【００７０】
図２５の符号８０は、図２４で説明した内側膨出部分７１におけるソース領域３９、チャネル領域４０の先端形状が、半円形状にされた場合の平面形状であり、符号７３は、その内側膨出部分を示している。
【００７１】
この内側膨出部分７３における半円形状のチャネル領域４０の半径をＲとすると、この内側膨出部分７３におけるチャネル幅はπ×Ｒであるのに対し、図２３の平面形状７０における内側膨出部分７１では、チャネル幅は４×Ｒになるから、内側膨出部分におけるチャネル領域４０の先端形状は、矩形である方が優れている。
【００７２】
なお、以上は、電界効果トランジスタを製造する場合について説明したが、図２６(ａ)に示すように、低抵抗層１１に代え、高抵抗層１２を、Ｎ型で厚みが薄いダイオード構成層３４上に形成し、そのダイオード構成層３４の裏面に、ダイオード構成層３４とショットキー接続する金属膜を形成し、アノード電極膜５０とすると、ショットキー接合を用いたＩＧＢＴ型の電界効果トランジスタ２が得られる。
【００７３】
この場合、アノード電極膜５０とダイオード構成層３４との間に形成されるショットキーダイオードは、ドレイン電極膜５０がアノードとなり、ダイオード構成層３４がカソードとなる。高抵抗層１２に、エピタキシャル成長させたシリコン単結晶層ではなく、引き上げ法によって形成した単結晶のシリコンウェハーそのものを用いる場合には、ダイオード構成層３４を設けず、高抵抗層１２の裏面にアノード電極膜５０を形成し、ショットキーダイオードを構成させてもよい。
【００７４】
また、図２６(ｂ)に示すように、Ｎ型のシリコン単結晶層１１に替え、Ｐ型のシリコン単結晶基板を用いてコレクタ層２０とし、コレクタ層２０に、コレクタ層２０とオーミック接続するコレクタ電極５６を形成すると、ＰＮ接合を用いたＩＧＢＴ型の電界効果トランジスタ３が得られる。この電界効果トランジスタ３も本発明に含まれる。
【００７５】
また、上記の高抵抗層１２は、低抵抗層１１上にエピタキシャル成長させたものを用いたが、高抵抗のシリコンウェハー自体で高抵抗層１２を構成させ、その高抵抗層１２の裏面側から高抵抗層１２と同じ導電型の不純物を拡散させ、高抵抗層１２よりも低抵抗の低抵抗層１１を構成させてもよい。
【００７６】
また、上記実施形態では、本発明における第１導電型不純物をＮ型不純物とし、第２導電型不純物をＰ型不純物としたが、本発明の第１、第２導電型不純物はこれに限られるものではなく、逆に第１導電型不純物をＰ型不純物とし、第２導電型不純物をＮ型不純物としてもよい。
【００７７】
【発明の効果】
導通抵抗が低く、耐圧が高い電界効果トランジスタが得られる。
【図面の簡単な説明】
【図１】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１)
【図２】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(２)
【図３】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(３)
【図４】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(４)
【図５】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(５)
【図６】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(６)
【図７】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(７)
【図８】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(８)
【図９】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(９)
【図１０】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１０)
【図１１】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１１)
【図１２】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１２)
【図１３】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１３)
【図１４】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１４)
【図１５】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１５)
【図１６】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１６)
【図１７】本発明の一例の電界効果トランジスタの製造工程を説明するための図(１７)
【図１８】(ａ)、(ｂ)：図１７の断面図であり、本発明の一例の電界効果トランジスタの製造工程を説明するための図(１８)
【図１９】本発明の一例の電界効果トランジスタの製造工程を説明するための図(１９)
【図２０】(ａ)、(ｂ)：図１９の断面図であり、本発明の一例の電界効果トランジスタの製造工程を説明するための図(２０)
【図２１】(ａ)：本発明の一例の電界効果トランジスタを説明する第１の断面図
(ｂ)：本発明の一例の電界効果トランジスタを説明する第２の断面図
【図２２】導電層とチャネル領域とソース領域の位置関係を説明するための図
【図２３】ドレイン領域内に複数の導電層を部分的に形成した状態を説明するための図
【図２４】本発明の電界効果トランジスタのチャネル領域とその内側の拡散層の平面形状の例(１)
【図２５】本発明の電界効果トランジスタのチャネル領域とその内側の拡散層の平面形状の例(２)
【図２６】(ａ)：本発明の他の例であり、ショットキー接合を用いたＩＧＢＴ型の電界効果トランジスタを説明するための図
(ｂ)：本発明の他の例であり、ＰＮ接合を用いたＩＧＢＴ型の電界効果トランジスタを説明するための図
【図２７】従来技術の電界効果トランジスタを説明するための図
【図２８】その電界効果トランジスタのセルの配置を説明するための図
【符号の説明】
１１……第１導電型の低抵抗層
１２……第１導電型の高抵抗層
１５……浮遊電位領域
１９……ゲート絶縁膜
２０……コレクタ層
２１……ゲート電極膜
２６……第１導電型の導電層
２９……第２導電型のベース領域
３４……ダイオード構成層
３９……第１導電型のソース領域
４０……チャネル領域
４５……ソース電極膜
４９……ドレイン電極膜
５０……アノード電極膜
５６……コレクタ電極膜
９８……拡散領域
Claims (5)
- 第１導電型の高抵抗層に形成され、前記高抵抗層の表面に配置された第２導電型の拡散領域と、
前記拡散領域内に形成され、その表面に配置された第１導電型のソース領域と、
前記拡散領域の一部であって、該拡散領域の縁と前記ソース領域の縁との間に位置するチャネル領域と、
少なくとも前記チャネル領域表面に配置されたゲート絶縁膜と、
前記ゲート絶縁膜表面に配置されたゲート電極膜とを有し、
前記ゲート電極膜に印加された電圧により、前記チャネル領域表面が第１導電型に反転すると、前記チャネル領域の外側に位置する高抵抗層からなるドレイン領域と、前記ソース領域とが電気的に接続される電界効果トランジスタであって、
前記拡散領域は、細長の幹部を少なくとも一本と、前記幹部に一端が接続された複数の枝部とを有し、
前記ソース領域は環状に形成され、その外縁部分が前記拡散領域の外縁部分より所定距離だけ内側に位置するように構成され、
前記枝部の先端部分は前記高抵抗層とＰＮ接合を形成し、前記先端部分では前記高抵抗層内を空乏層が拡がるようにしながら、前記枝部と前記枝部の間の前記ドレイン領域内部の表面側に、前記高抵抗層よりも抵抗が低い第１導電型の導電層が配置された電界効果トランジスタ。 - 前記ドレイン領域内部の表面側には、前記チャネル領域とは非接触の第２導電型の浮遊電位領域が配置された請求項１記載の電界効果トランジスタ。
- 前記高抵抗層は、第１導電型で前記高抵抗層よりも抵抗が低い低抵抗層上に配置され、
前記低抵抗層の裏面には、前記低抵抗層とオーミック接合を形成するドレイン電極膜が配置された請求項１又は請求項２のいずれか１項記載の電界効果トランジスタ。 - 前記高抵抗層の裏面には、該高抵抗層とショットキー接合を形成するアノード電極膜が配置され、前記アノード電極膜をアノードとし、前記高抵抗層をカソードとするダイオードが形成された請求項１乃至請求項３のいずれか１項記載の電界効果トランジスタ。
- 前記高抵抗層は、第２導電型のコレクタ層上に配置され、
前記コレクタ層の裏面には、前記コレクタ層とオーミック接合を形成するコレクタ電極膜が配置された請求項１乃至請求項４のいずれか１項記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330442A JP4125864B2 (ja) | 2000-10-30 | 2000-10-30 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330442A JP4125864B2 (ja) | 2000-10-30 | 2000-10-30 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134749A JP2002134749A (ja) | 2002-05-10 |
| JP4125864B2 true JP4125864B2 (ja) | 2008-07-30 |
Family
ID=18806962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000330442A Expired - Fee Related JP4125864B2 (ja) | 2000-10-30 | 2000-10-30 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4125864B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4731796B2 (ja) * | 2003-03-31 | 2011-07-27 | 三洋電機株式会社 | Ｍｏｓｆｅｔ |
| JP5401409B2 (ja) * | 2010-07-22 | 2014-01-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2000
- 2000-10-30 JP JP2000330442A patent/JP4125864B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002134749A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3641547B2 (ja) | 横型ｍｏｓ素子を含む半導体装置 | |
| CN108550618B (zh) | 半导体装置 | |
| JP4955958B2 (ja) | 半導体装置 | |
| JP7155641B2 (ja) | 半導体装置 | |
| KR100958561B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법 | |
| JP2001094095A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US6703665B1 (en) | Transistor | |
| JP2019220727A (ja) | 半導体装置 | |
| JP5134746B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2023060183A (ja) | 半導体装置 | |
| JP4125864B2 (ja) | 電界効果トランジスタ | |
| EP1184908B1 (en) | Field effect transistor | |
| JP4406535B2 (ja) | ショットキーダイオード付きトランジスタ | |
| JP3738127B2 (ja) | 高耐圧半導体デバイス | |
| JP4666708B2 (ja) | 電界効果トランジスタ | |
| JP4929559B2 (ja) | 半導体素子 | |
| JP4870865B2 (ja) | Ｍｏｓトランジスタ | |
| JP4845293B2 (ja) | 電界効果トランジスタ | |
| JP2002141505A (ja) | 電界効果トランジスタ | |
| JP4133548B2 (ja) | 半導体装置 | |
| JP3689419B1 (ja) | 半導体装置、半導体装置の製造方法 | |
| JP3744196B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP3913043B2 (ja) | 電界効果トランジスタ | |
| JP3869581B2 (ja) | 半導体装置およびその製法 | |
| JP2002246595A (ja) | トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080204 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4125864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |