JP4123641B2 - 情報処理装置及び方法 - Google Patents
情報処理装置及び方法 Download PDFInfo
- Publication number
- JP4123641B2 JP4123641B2 JP17334999A JP17334999A JP4123641B2 JP 4123641 B2 JP4123641 B2 JP 4123641B2 JP 17334999 A JP17334999 A JP 17334999A JP 17334999 A JP17334999 A JP 17334999A JP 4123641 B2 JP4123641 B2 JP 4123641B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- information processing
- asynchronous
- data
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置及び方法に関し、例えばいわゆるＩＥＥＥ（Institute of Electrical and Electronics Engineers）１３９４準拠のディジタルシリアルバスに対してデータの送受信を行う情報処理装置及び方法に関する。
【０００２】
【従来の技術】
近年は、例えばディジタルビデオ機器や家庭用のパーソナルコンピュータなど、ＩＥＥＥ１３９４準拠のディジタルシリアルインターフェイスを備えた機器が増え、それら機器間でのディジタルデータの送受信が可能となっている。
【０００３】
ここで、ＩＥＥＥ１３９４規格について簡単に説明する。
【０００４】
ＩＥＥＥ１３９４規格とは、ＩＥＥＥ（Institute of Electrical and Electronics Engineers：米国電気電子技術者協会）による規格であり、ディジタルビデオレコーダ等の家庭用電子機器同士の接続やこれら電子機器とコンピュータとの間の接続といったマルチメディア用途に向くものとして注目されている。
【０００５】
ＩＥＥＥ１３９４規格では、基本的に２組のツイストペア線を用いて伝送が行われる。その伝送方法は、１方向の伝送にツイストペア線を２組とも使う、いわゆる半２重の通信である。この通信法には、ＤＳコーディングと呼ばれる通信方法が採用されており、これは、ツイストペア線の片側にデータを、他方にストローブと呼ばれる信号を送り、２つの信号の排他的論理和をとることで、受信側でクロックを再現するというものである。
【０００６】
ＩＥＥＥ１３９４規格のデータレートは、９８．３０４Ｍｂｐｓ（Ｓ１００）、１９６．６０８Ｍｂｐｓ（Ｓ２００）、３９３．２１６Ｍｂｐｓ（Ｓ４００）の３種類が定義されており、高速のレートに対応した機器はそれより遅いレートのノード（機器）をサポートしなければならない、いわゆる上位互換性が定められている。各ノードは、最大２７個までのポートを持つことが許されており、各ノードのポートをＩＥＥＥ１３９４シリアルバスを介して接続することで最大６３台までのノードをネットワーク化することができる。また、異なる２つのＩＥＥＥ１３９４シリアルバスにそれぞれ接続された１組のノードを、これら２つの異なるＩＥＥＥ１３９４シリアルバス間の橋渡しを行うブリッジとして使用し、当該ブリッジを使用して複数（２つ以上）のバスの間でデータの伝送を行うようなネットワーク構成も可能となされている。すなわち、１つのＩＥＥＥ１３９４バスに接続できる機器（ノード）の数は、最大で６３個に制限されているが、複数のバスをブリッジを用いて連結し、バスとブリッジからなるネットワークを構成することにより、更に多くのノードを接続することが可能になされている。
【０００７】
ＩＥＥＥ１３９４規格では、その接続時にバスの初期化処理が行われ、複数のノードの接続を行うとツリー構造が自動的に内部にて構成される。その後、各ノードのアドレスが自動的に割り振られる。ＩＥＥＥ１３９４規格上では、１台のノードが送信した信号を他のノードが中継することで、ネットワーク内の全てのノードに同じ内容の信号を伝えることが可能である。したがって、無秩序な送受信を防止するために、各ノードは送信を開始する前にバスの使用権を調停する必要がある。バスの使用権を得るためには、先ずバスが開放されるのを待ち、ツリー上の親機に対してバス使用権の要求信号を送る。そして、要求を受けた親機は、さらなる親機に信号を中継し、要求信号は最終的には最上位の親機である制御ノードにまで達する。制御ノードは、要求信号を受けると使用許可信号を返し、許可を受けたノード（被制御ノード）は通信を行うことが可能となる。但し、このとき複数のノードから同時に要求信号が出された場合には、１台にのみ許可信号が与えられ、他の要求は拒否される。
【０００８】
このように、ＩＥＥＥ１３９４規格上は、バスの使用権を奪い合いながら、複数のノードが１つのバスを時分割多重で使用している。
【０００９】
次に、ＩＥＥＥ１３９４規格では、アドレスとして、ＩＥＥＥ１２１２ ＣＳＲ（Control and Status Register Architecture）で規定されている６４ビットの固定的に割り振られたアドレス空間を利用する。この６４ビットのうち、上位１６ビットはノードＩＤ（node_ID）、６４ｋのノードアドレス空間を提供する。また、ＩＥＥＥ１３９４シリアルバスでは、バス同士を識別するためにノードＩＤの上位１０ビットをバスＩＤ（bus_ID）とし、下位６ビットをノードを識別するためのフィジカルＩＤ（physical_ID）とする。
【００１０】
ＩＥＥＥ１３９４シリアルバスのレイヤ構造は、トランザクションレイヤ（Transaction Layer）、リンクレイヤ（Link Layer）、物理レイヤ（Physical Layer）からなる。トランザクションレイヤは、アプリケーションから指示されたデータや命令を下位のリンクレイヤに伝える。物理レイヤは、リンクレイヤが使っている論理的な信号を電気信号に変換する。
【００１１】
次に、ＩＥＥＥ１３９４規格では、リアルタイム性を保証する同期通信、すなわちアイソクロナス通信（isochronous data transfer）を定義してある。また、ＩＥＥＥ１３９４規格には、この同期通信に対して、非同期通信、すなわちアシンクロナス通信（asynchronous data transfer）も定義されている。
【００１２】
また、ＩＥＥＥ１３９４規格では、データをパケット化して転送することが行われ、このパケットを転送するプロセスをサブアクション（subaction）と呼んでいる。
【００１３】
サブアクションには、上記パケットをアイソクロナス通信にて転送するアイソクロナスサブアクション（isochronous subaction）と上記アシンクロナス通信にて転送する（asynchronous subaction）がある。アイソクロナスサブアクションは、特定のノードにパケットを転送するのではなく、チャネルアドレスを使用してバス全体に送信する。一方、アシンクロナスサブアクションでは、指定したノードに対して様々な量のデータとトランザクションレイヤの情報を示す数バイトのヘッダ情報をを送り、その応答を受ける。
【００１４】
さらにサブアクションは、アービトレーションシーケンス（Aebitration Sequence）とデータパケット転送（Data Packet Transmission）とアクノリッジメント（acknowledgment）の３つの部分に分けられる。アービトレーションシーケンスでは、パケットを送信したいノードが、物理レイヤにバスの制御権を得るように要求する。アービトレーションは、最終的に一つのノードに制御権を与え、制御権を得たノードは、データパケットを送信することが可能となる。データパケット転送では、実際にデータパケット転送が行われる。ここで、アシンクロナス通信の場合、送信ノードは、スピードコード（Speed Code）を含むデータプリフィックス（data_prefix）、送信側と受信側のアドレス、トランザクションコード（Transaction Code：TCODE）、トランザクションラベル（Transaction Label）、リトライコード（Retry Code）、データ、１つか２つのＣＲＣ（Cyclic Redundancy Check）、パケット・ターミネーション（Packet Termination、data_prefixかdata_endのどちらか）等を送出する。なお、トランザクションコードは、主要なパケットのパケットタイプを定義し、ＩＥＥＥ１３９４規格では、当該トランザクションコードの値によって、アイソクロナスパケットとアシンクロナスパケットを区別する。アクノリッジメントでは、受信側から、操作が行われたことを送信側に応答する。アシンクロナスパケットの場合、受信側のノードはパケットの受信状況（成功や失敗など）を示すコードを送信側のノードに返す。なお、アクノリッジメントで転送されるデータも一種のデータパケットである。
【００１５】
また、全てのアシンクロナスサブアクションでは、通常、サブアクションギャップと呼ばれる期間だけ、バスをアイドル状態にする。ＩＥＥＥ１３９４シリアルバスでは、一定時間以上のアイドル状態が確認された場合、データ転送を希望するノードがアービトレーション（Arbitration）を開始する。なお、アービトレーションとは、各ノードがバスを使用する権利を得るための調停のことである。このサブアクションギャップに対して、アクノリッジギャップもあり、このアクノリッジギャップは、送信側のノードが送信したデータパケットとそのパケットに対する応答パケット（アクノリッジ）の間のギャップを指す。アクノリッジギャップの長さはバスの状況により変化する。なお、アクノリッジギャップは、サブアクションギャップの長さよりも十分短くなるように規定されている。これは、接続された他のノードがアクノリッジを受信する前にアービトレーションを始めないことを確実にするためである。
【００１６】
その他、ＩＥＥＥ１３９４規格では、データをクワドレット単位（Quadlet、ＩＥＥＥ１３９４における４バイト毎のデータ単位）で送受信する。
【００１７】
【発明が解決しようとする課題】
ところで、ＩＥＥＥ１３９４シリアルバスを使用してデータを転送する場合において、ＩＥＥＥ１３９４シリアルバスの信頼性を定量的に測ることができれば、データ転送の信頼性がどの程度有るのかを知ることができ、また、データ転送の信頼性がどの程度あるのかを知ることができれば、データ転送の信頼性を確保できると考えられる。
【００１８】
そこで、本発明はこのような状況に鑑みてなされたものであり、例えばＩＥＥＥ１３９４シリアルバスの信頼性を定量的に測れるようにし、データ転送の信頼性を確保可能とする、情報処理装置及び方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の情報処理装置は、所定形式のデータパケットを生成して送出する情報処理装置において、上記データパケットの送出頻度及びパケット長を、シーケンシャル又はランダムに可変させて生成送出するパケット生成送出手段を有し、上記パケット生成送出手段は、上記データパケットの１つとして、アシンクロナスパケットカウントナンバー、パケット長を含むデータ部と、ヘッダ部分とから構成される通信チェック用アシンクロナスパケットを生成して送出することにより、上述した課題を解決する。
【００２０】
また、本発明の情報処理装置は、所定形式のデータパケットを受信する情報処理装置において、送出頻度及びパケット長がシーケンシャル又はランダムに可変されて送信されてきたパケットを受信する受信手段と、上記受信したパケットを解析することで通信の正確性を定量的に測定する解析手段とを有し、上記受信手段は、上記データパケットの１つとして、アシンクロナスパケットカウントナンバー及びパケット長を含むデータ部と、ヘッダ部分とから構成される通信チェック用アシンクロナスパケットを受信し、上記解析手段は、上記通信チェック用アシンクロナスパケットのデータ部とヘッダ部分とを解析することにより、上述した課題を解決する。
【００２１】
次に、本発明の情報処理方法は、所定形式のデータパケットを生成して送出する情報処理方法において、上記データパケットの送出頻度及びパケット長を、シーケンシャル又はランダムに可変させて生成送出し、上記データパケットの１つとして、アシンクロナスパケットカウントナンバー、パケット長を含むデータ部と、ヘッダ部分とから構成される通信チェック用アシンクロナスパケットを生成して送出することにより、上述した課題を解決する。
【００２２】
また、本発明の情報処理方法は、所定形式のデータパケットを受信する情報処理方法において、送出頻度及びパケット長がシーケンシャル又はランダムに可変されて送信されてきたパケットを受信する受信工程と、上記受信したパケットを解析することで通信の正確性を定量的に測定する解析工程とを有し、上記受信工程では、上記データパケットの１つとして、アシンクロナスパケットカウントナンバー及びパケット長を含むデータ部と、ヘッダ部分とから構成される通信チェック用アシンクロナスパケットを受信し、上記解析工程では、上記通信チェック用アシンクロナスパケットのデータ部とヘッダ部分とを解析することにより、上述した課題を解決する。
【００２３】
【発明の実施の形態】
本発明の好ましい実施の形態について、図面を参照しながら説明する。
【００２４】
先ず、本発明の情報処理装置及び方法が適用される一実施の形態としてのパーソナルコンピュータの概略構成を図１に示す。
【００２５】
図１において、当該パーソナルコンピュータは、各部を制御するＣＰＵ１、ＢＩＯＳ（Basic Input Output Systems）等が格納されたＲＯＭ３、各種のプログラムやデータを一時的に記憶するＲＡＭ２、ＯＳ（オペレーティングシステム）や各種アプリケーションプログラム、その他のデータ等を格納するハードディスクを駆動するハードディスクドライブ（ＨＤＤ）４、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭなどのディスクに記録された情報を再生するためのディスクドライブ５、ユーザにより操作されるマウスやキーボード等の入力操作装置、各種端子を備えたＩ／Ｏ部７、電話回線などの外部通信網と接続するためのモデム６、ＩＥＥＥ１３９４規格の外部シリアルバスに接続するためのＩＥＥＥ１３９４Ｉ／Ｆ部９、情報を表示するためのモニタ１０等からなる。本発明の情報処理方法を実現するためのアプリケーションプログラムは、ディスクドライブ５によりＣＤ−ＲＯＭやＤＶＤ−ＲＯＭのディスクから再生、或いはモデム８より外部通信回線等を介して伝送され、ＨＤＤ４内のハードディスクに格納される。また、ハードディスクに格納された本発明の情報処理方法を実現するためのアプリケーションプログラムは、ＨＤＤ４によりハードディスクから読み出されてＲＡＭ２に一時的に記憶され、ＣＰＵ１では当該ＲＡＭ２に一時的に記憶されたアプリケーションプログラムに応じて、以下に説明するようなチェック用パケットの生成及び送出、やパケット受信及びバス評価等の各種の処理を行う。
【００２６】
なお、図１の例では、特に、送信側となるパーソナルコンピュータのＣＰＵ１が行うチェック用パケットの生成から送出までの処理をチェック用パケット生成送出処理部２０として明示し、また、受信側となるパーソナルコンピュータのＣＰＵ１が行うパケット受信及びシリアルバス評価処理をパケット受信バス評価処理部２１として明示している。もちろん、送信側となるパーソナルコンピュータのＣＰＵ１はチェック用パケットの生成から送出までの処理のみを行うようにしても良く、また、受信側となるパーソナルコンピュータのＣＰＵ１はパケット受信及びシリアルバス評価処理のみを行うようにしてもよい。
【００２７】
図２には、送信側となる本発明実施の形態のパーソナルコンピュータのＣＰＵ１がチェック用パケット生成送出処理部２０の処理として行う、チェック用パケットの生成処理及び当該生成したチェック用パケットの送出処理までの大まかな流れを示す。
【００２８】
この図２において、送信側となる本発明実施の形態のパーソナルコンピュータのＣＰＵ１は、先ず、ステップＳ１として、所定の送出処理関数にアクセスを開始する。ステップＳ１においてアクセスを開始すると、ＣＰＵ１は、ステップＳ２として、アクセスを行う毎にアクセスカウンタをまわす。
【００２９】
次に、ＣＰＵ１は、ステップＳ３として、ステップＳ２でのアクセスカウント値が、ある与えられる条件値を満たしたか否かの判定を行う。
【００３０】
ここで、当該「ある与えられる条件値」とは、以下に説明するようなパケット送出頻度制御値である。本実施の形態においては、パケットの送出頻度制御値として、「送信しない」、「１５０Ｈｚ」、「３００Ｈｚ」、「１５０ＨｚランダムＡ」、「１５０ＨｚランダムＢ」、「１５０ＨｚランダムＣ」、「１２０Ｈｚ」、「９０Ｈｚ」、「６０Ｈｚ」、「３０Ｈｚ」、「自動制御モード」が用意されている。また、当該送出頻度制御値には番号としてＢ６が付加され、さらに各送出頻度制御値には、「０：送信しない」、「１：１５０Ｈｚ」、「２：３００Ｈｚ」、「３：１５０ＨｚランダムＡ」、「４：１５０ＨｚランダムＢ」、「５：１５０ＨｚランダムＣ」、「６：１２０Ｈｚ」、「７：９０Ｈｚ」、「８：６０Ｈｚ」、「９：３０Ｈｚ」、「１０：自動制御モード」のようにそれぞれ番号が付加されている。上記送出頻度制御値の「０：送信しない」は後述する通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出しないことを表し、「１：１５０Ｈｚ」は１５０Ｈｚ周期で通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出することを、「２：３００Ｈｚ」は３００Ｈｚ周期で通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出することを、「３：１５０ＨｚランダムＡ」、「４：１５０ＨｚランダムＢ」、「５：１５０ＨｚランダムＣ」はそれぞれ長い時間で平均すれば１５０Ｈｚ周期であるが一定間隔ではない頻度にて通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出することを、「６：１２０Ｈｚ」は１２０Ｈｚ周期で通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出することを、「７：９０Ｈｚ」は９０Ｈｚ周期で通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出することを、「８：６０Ｈｚ」は６０Ｈｚ周期で通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出することを、「９：３０Ｈｚ」は３０Ｈｚ周期で通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出することを、「１０：自動制御モード」はＩＥＥＥ１３９４におけるアクノリッジメント（acknowledgment）のビジーフラグ（ack_busy）を見て、これが返ってきだしたならば段階的に送出頻度を落とし、適当な時間ビジーフラグ（ack_busy）が来なければ段階的に送出頻度を戻すことを表している。
【００３１】
すなわち、上記ＣＰＵ１は、このステップＳ３において、ステップＳ２でのアクセスカウント値が、上述したような送出頻度制御値を満たしたか否かの判定を行う。
【００３２】
ステップＳ３にてアクセスカウント値が送出頻度制御値を満たしたと判定した場合、ＣＰＵ１は、ステップＳ４として通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを生成し、そのパケットを送出する。
【００３３】
ここで、当該通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットは、例えば図３に示すようなデータ構成のパケットである。すなわち、通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットは、図３に示すように、アシンクロナスパケットカウントナンバーｎ、チェック用パケット長（パケットレングスｌ）、各クワドレット（Quadlet）毎の番号ｑ、このパケットが２つの機器間の通信チェック用パケットであることを示す認識ＩＤｉ１、ｉ２からなるデータ部と、４クワドレット分のアシンクロナスパケットヘッダｈとから構成される。
【００３４】
なお、パケット長（パケットレングスｌ）には、以下の４つのモードがある。すなわち、パケット長のモードには、「０〜１６の何れかで固定」、「４〜１６」、「１６〜４」、「ランダム送出」の４つが用意されている。また、当該パケット長には番号としてＢ７が付加され、さらに各モードには、「０：４〜１６の何れかで固定」、「１：４〜１６」、「２：１６〜４」、「３：ランダム送出」のようにそれぞれ番号が付加されている。上記パケット長のモードの「０：４〜１６の何れかで固定」は４クワドレット〜１６クワドレットでの何れかの固定パターンであることを表し、「１：４〜１６」は４クワドレット〜１６クワドレットで１づつインクリメントするパターンであることを、「２：１６〜４」は１６クワドレット〜４クワドレットで１づつデクリメントするパターンであることを、「３：ランダム送出」は１６クワドレット〜４クワドレットでランダムとなるパターンであることを表す。
【００３５】
次に、送信側の本発明実施の形態のパーソナルコンピュータのＣＰＵ１が前述したようにして生成して送出したチェック用パケットを、受信側となる本発明実施の形態のパーソナルコンピュータのＣＰＵ１がパケット受信バス評価処理部２１として行う、パケット受信処理及びその受信したパケットを用いたシリアルバスの信頼性評価処理の大まかな流れを、図４に示す。
【００３６】
この図４において、受信側となる本発明実施の形態のパーソナルコンピュータのＣＰＵ１は、先ず、ステップＳ２１として、送信側のパーソナルコンピュータから送られてきたアシンクロナスパケットを受信したか否かの判定を行っており、当該ステップＳ２１にてパケットを受信すると、ステップＳ２２として、そのパケット受信数をカウントする。
【００３７】
次に、ＣＰＵ１は、ステップＳ２３として、受信したアシンクロナスパケットの読み込み処理の際に、そのパケットが外形的に正常なものであるか否かを判定し、外形的に正常なパケットのみの受信数をステップＳ２４にてカウントする。一方、ステップＳ２３にて外形的に不完全なパケットであると判定された場合は、その外形的に不完全なパケットをそのまま排除してもよいが、例えば異常パケットとしてステップＳ３１にてその異常パケットの受信数をカウントし、後の解析時に使用することも可能である。
【００３８】
ステップＳ２４にて外形的に正常なパケットの受信数をカウントした後、ＣＰＵ１は、ステップＳ２５として、トランザクションコード（tcode）によるパケット長チェック並びにフォーマット上で規定されているヘッダ部分のパケット長と読み込み処理で得たパケット長の整合チェックを行う。
【００３９】
次に、ＣＰＵ１は、ステップＳ２６として、送信側のパーソナルコンピュータにて規定したアシンクロナスパケットに合っているかのチェックを行う。
【００４０】
すなわち、ＣＰＵ１は、当該ステップＳ２６の処理として、先ず、受信したパケットが通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットであるか否かの判定を行う。なお、通信チェック用のパケットでないと判定した場合、当該パケットを不完全なパケットであるとして排除することも可能であるが、例えばステップＳ３４にて通常のデータパケットに対する処理を行うようにしてもよい。
【００４１】
一方、ステップＳ２７にて通信チェック用のパケットであると判定した場合、ＣＰＵ１は、ステップＳ２８として、当該パケットのデータ部分のチェックを、前述した図３のアシンクロナスパケットカウントナンバーｎ、チェック用パケット長（パケットレングスｌ）、各クワドレット（Quadlet）毎に行う。このステップＳ２８において、一部でも正しくない部分が存在する場合は、そのパケットは不完全なパケットであるとして排除することも可能であるが、例えば異常パケットとしてステップＳ３１にてその異常パケットの受信数をカウントし、後の解析時に使用することも可能である。
【００４２】
一方、ステップＳ２８にてデータ部分が全て正しいと判定した場合、ＣＰＵ１は、ステップＳ２９として、そのパケットのヘッダ部分がクワドレット毎にフォーマットに合致しているか否かチェックする。このステップＳ２９において、ヘッダ部分がフォーマットに合致していないと判定した場合は、そのパケットを不完全なパケットであるとして排除することも可能であるが、例えば異常パケットとしてステップＳ３１にてその異常パケットの受信数をカウントし、後の解析時に使用することも可能である。
【００４３】
ステップＳ２８にてヘッダ部分がフォーマットに合致していると判定した場合、ＣＰＵ１は、ステップＳ３０として、当該パケットが通信チェック用の正常な（完全無欠の）ＩＥＥＥ１３９４アシンクロナスパケットであるとして、そのパケット受信数をカウントする。
【００４４】
次に、ＣＰＵ１は、ステップＳ３２として、ステップＳ３０でのカウントによるパケット受信数に基づいて、前記送信側のパーソナルコンピュータと受信側パーソナルコンピュータとの間のＩＥＥＥ１３９４シリアルバスの信頼性を解析（定量的に解析）する。その後、ＣＰＵ１は、ステップＳ３３として、その解析結果を例えばモニタ１０等に表示して、バスの評価結果をユーザに示す。
【００４５】
以上説明したように、本発明実施の形態によれば、ＩＥＥＥ１３９４シリアルバスにおいてアシンクロナスパケットの送出頻度とパケット長をシーケンシャル及びランダムに変えて、ＩＥＥＥ１３９４シリアルバスの信頼性を定量的に測ることができる。また、本発明実施の形態によれば、シリアルバスの信頼性評価だけでなく、実使用上でもアシンクロナスパケットをカウントし、送出頻度をコントロールできることになる。
【００４６】
【発明の効果】
以上の説明で明らかなように、本発明の情報処理装置及び方法は、通信チェック用アシンクロナスパケットの送出頻度及びパケット長を、シーケンシャル又はランダムに可変させて生成送出することにより、受信側において、例えばＩＥＥＥ１３９４シリアルバスの信頼性を定量的に測ることが可能となり、その結果として、データ転送の信頼性を確保可能となる。
【００４７】
また、本発明の情報処理装置及び方法は、送出頻度及びパケット長がシーケンシャル又はランダムに可変されて送信されてきた通信チェック用アシンクロナスパケットを受信し、当該受信したパケットを解析することで通信の正確性を定量的に測定することにより、例えばＩＥＥＥ１３９４シリアルバスの信頼性を定量的に測ることが可能となり、その結果として、データ転送の信頼性を確保可能となる。
【図面の簡単な説明】
【図１】本発明の情報処理装置及び方法が適用される一実施の形態のパーソナルコンピュータの構成を示すブロック回路図である。
【図２】本発明実施の形態の送信側となるパーソナルコンピュータのＣＰＵが行う、チェック用パケットの生成処理及び当該生成したチェック用パケットの送出処理までの大まかな流れを示すフローチャートである。
【図３】本実施の形態における通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットのデータ構成の説明に用いる図である。
【図４】本発明実施の形態の受信側となるパーソナルコンピュータのＣＰＵが行う、パケット受信処理及びその受信したパケットを用いたシリアルバスの信頼性評価処理の大まかな流れを示すフローチャートである。
【符号の説明】
１ ＣＰＵ、 ２ ＲＡＭ、 ３ ＲＯＭ、 ４ ＨＤＤ、 ５ ディスクドライブ、 ６ 入力操作装置、 ７ Ｉ／Ｏ部、 ８ モデム、 ９ ＩＥＥＥ１３９４Ｉ／Ｆ部、 １０ モニタ、 ２０ チェック用パケット生成送出処理部、 ２１ パケット受信バス評価処理部
【発明の属する技術分野】
本発明は、情報処理装置及び方法に関し、例えばいわゆるＩＥＥＥ（Institute of Electrical and Electronics Engineers）１３９４準拠のディジタルシリアルバスに対してデータの送受信を行う情報処理装置及び方法に関する。
【０００２】
【従来の技術】
近年は、例えばディジタルビデオ機器や家庭用のパーソナルコンピュータなど、ＩＥＥＥ１３９４準拠のディジタルシリアルインターフェイスを備えた機器が増え、それら機器間でのディジタルデータの送受信が可能となっている。
【０００３】
ここで、ＩＥＥＥ１３９４規格について簡単に説明する。
【０００４】
ＩＥＥＥ１３９４規格とは、ＩＥＥＥ（Institute of Electrical and Electronics Engineers：米国電気電子技術者協会）による規格であり、ディジタルビデオレコーダ等の家庭用電子機器同士の接続やこれら電子機器とコンピュータとの間の接続といったマルチメディア用途に向くものとして注目されている。
【０００５】
ＩＥＥＥ１３９４規格では、基本的に２組のツイストペア線を用いて伝送が行われる。その伝送方法は、１方向の伝送にツイストペア線を２組とも使う、いわゆる半２重の通信である。この通信法には、ＤＳコーディングと呼ばれる通信方法が採用されており、これは、ツイストペア線の片側にデータを、他方にストローブと呼ばれる信号を送り、２つの信号の排他的論理和をとることで、受信側でクロックを再現するというものである。
【０００６】
ＩＥＥＥ１３９４規格のデータレートは、９８．３０４Ｍｂｐｓ（Ｓ１００）、１９６．６０８Ｍｂｐｓ（Ｓ２００）、３９３．２１６Ｍｂｐｓ（Ｓ４００）の３種類が定義されており、高速のレートに対応した機器はそれより遅いレートのノード（機器）をサポートしなければならない、いわゆる上位互換性が定められている。各ノードは、最大２７個までのポートを持つことが許されており、各ノードのポートをＩＥＥＥ１３９４シリアルバスを介して接続することで最大６３台までのノードをネットワーク化することができる。また、異なる２つのＩＥＥＥ１３９４シリアルバスにそれぞれ接続された１組のノードを、これら２つの異なるＩＥＥＥ１３９４シリアルバス間の橋渡しを行うブリッジとして使用し、当該ブリッジを使用して複数（２つ以上）のバスの間でデータの伝送を行うようなネットワーク構成も可能となされている。すなわち、１つのＩＥＥＥ１３９４バスに接続できる機器（ノード）の数は、最大で６３個に制限されているが、複数のバスをブリッジを用いて連結し、バスとブリッジからなるネットワークを構成することにより、更に多くのノードを接続することが可能になされている。
【０００７】
ＩＥＥＥ１３９４規格では、その接続時にバスの初期化処理が行われ、複数のノードの接続を行うとツリー構造が自動的に内部にて構成される。その後、各ノードのアドレスが自動的に割り振られる。ＩＥＥＥ１３９４規格上では、１台のノードが送信した信号を他のノードが中継することで、ネットワーク内の全てのノードに同じ内容の信号を伝えることが可能である。したがって、無秩序な送受信を防止するために、各ノードは送信を開始する前にバスの使用権を調停する必要がある。バスの使用権を得るためには、先ずバスが開放されるのを待ち、ツリー上の親機に対してバス使用権の要求信号を送る。そして、要求を受けた親機は、さらなる親機に信号を中継し、要求信号は最終的には最上位の親機である制御ノードにまで達する。制御ノードは、要求信号を受けると使用許可信号を返し、許可を受けたノード（被制御ノード）は通信を行うことが可能となる。但し、このとき複数のノードから同時に要求信号が出された場合には、１台にのみ許可信号が与えられ、他の要求は拒否される。
【０００８】
このように、ＩＥＥＥ１３９４規格上は、バスの使用権を奪い合いながら、複数のノードが１つのバスを時分割多重で使用している。
【０００９】
次に、ＩＥＥＥ１３９４規格では、アドレスとして、ＩＥＥＥ１２１２ ＣＳＲ（Control and Status Register Architecture）で規定されている６４ビットの固定的に割り振られたアドレス空間を利用する。この６４ビットのうち、上位１６ビットはノードＩＤ（node_ID）、６４ｋのノードアドレス空間を提供する。また、ＩＥＥＥ１３９４シリアルバスでは、バス同士を識別するためにノードＩＤの上位１０ビットをバスＩＤ（bus_ID）とし、下位６ビットをノードを識別するためのフィジカルＩＤ（physical_ID）とする。
【００１０】
ＩＥＥＥ１３９４シリアルバスのレイヤ構造は、トランザクションレイヤ（Transaction Layer）、リンクレイヤ（Link Layer）、物理レイヤ（Physical Layer）からなる。トランザクションレイヤは、アプリケーションから指示されたデータや命令を下位のリンクレイヤに伝える。物理レイヤは、リンクレイヤが使っている論理的な信号を電気信号に変換する。
【００１１】
次に、ＩＥＥＥ１３９４規格では、リアルタイム性を保証する同期通信、すなわちアイソクロナス通信（isochronous data transfer）を定義してある。また、ＩＥＥＥ１３９４規格には、この同期通信に対して、非同期通信、すなわちアシンクロナス通信（asynchronous data transfer）も定義されている。
【００１２】
また、ＩＥＥＥ１３９４規格では、データをパケット化して転送することが行われ、このパケットを転送するプロセスをサブアクション（subaction）と呼んでいる。
【００１３】
サブアクションには、上記パケットをアイソクロナス通信にて転送するアイソクロナスサブアクション（isochronous subaction）と上記アシンクロナス通信にて転送する（asynchronous subaction）がある。アイソクロナスサブアクションは、特定のノードにパケットを転送するのではなく、チャネルアドレスを使用してバス全体に送信する。一方、アシンクロナスサブアクションでは、指定したノードに対して様々な量のデータとトランザクションレイヤの情報を示す数バイトのヘッダ情報をを送り、その応答を受ける。
【００１４】
さらにサブアクションは、アービトレーションシーケンス（Aebitration Sequence）とデータパケット転送（Data Packet Transmission）とアクノリッジメント（acknowledgment）の３つの部分に分けられる。アービトレーションシーケンスでは、パケットを送信したいノードが、物理レイヤにバスの制御権を得るように要求する。アービトレーションは、最終的に一つのノードに制御権を与え、制御権を得たノードは、データパケットを送信することが可能となる。データパケット転送では、実際にデータパケット転送が行われる。ここで、アシンクロナス通信の場合、送信ノードは、スピードコード（Speed Code）を含むデータプリフィックス（data_prefix）、送信側と受信側のアドレス、トランザクションコード（Transaction Code：TCODE）、トランザクションラベル（Transaction Label）、リトライコード（Retry Code）、データ、１つか２つのＣＲＣ（Cyclic Redundancy Check）、パケット・ターミネーション（Packet Termination、data_prefixかdata_endのどちらか）等を送出する。なお、トランザクションコードは、主要なパケットのパケットタイプを定義し、ＩＥＥＥ１３９４規格では、当該トランザクションコードの値によって、アイソクロナスパケットとアシンクロナスパケットを区別する。アクノリッジメントでは、受信側から、操作が行われたことを送信側に応答する。アシンクロナスパケットの場合、受信側のノードはパケットの受信状況（成功や失敗など）を示すコードを送信側のノードに返す。なお、アクノリッジメントで転送されるデータも一種のデータパケットである。
【００１５】
また、全てのアシンクロナスサブアクションでは、通常、サブアクションギャップと呼ばれる期間だけ、バスをアイドル状態にする。ＩＥＥＥ１３９４シリアルバスでは、一定時間以上のアイドル状態が確認された場合、データ転送を希望するノードがアービトレーション（Arbitration）を開始する。なお、アービトレーションとは、各ノードがバスを使用する権利を得るための調停のことである。このサブアクションギャップに対して、アクノリッジギャップもあり、このアクノリッジギャップは、送信側のノードが送信したデータパケットとそのパケットに対する応答パケット（アクノリッジ）の間のギャップを指す。アクノリッジギャップの長さはバスの状況により変化する。なお、アクノリッジギャップは、サブアクションギャップの長さよりも十分短くなるように規定されている。これは、接続された他のノードがアクノリッジを受信する前にアービトレーションを始めないことを確実にするためである。
【００１６】
その他、ＩＥＥＥ１３９４規格では、データをクワドレット単位（Quadlet、ＩＥＥＥ１３９４における４バイト毎のデータ単位）で送受信する。
【００１７】
【発明が解決しようとする課題】
ところで、ＩＥＥＥ１３９４シリアルバスを使用してデータを転送する場合において、ＩＥＥＥ１３９４シリアルバスの信頼性を定量的に測ることができれば、データ転送の信頼性がどの程度有るのかを知ることができ、また、データ転送の信頼性がどの程度あるのかを知ることができれば、データ転送の信頼性を確保できると考えられる。
【００１８】
そこで、本発明はこのような状況に鑑みてなされたものであり、例えばＩＥＥＥ１３９４シリアルバスの信頼性を定量的に測れるようにし、データ転送の信頼性を確保可能とする、情報処理装置及び方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の情報処理装置は、所定形式のデータパケットを生成して送出する情報処理装置において、上記データパケットの送出頻度及びパケット長を、シーケンシャル又はランダムに可変させて生成送出するパケット生成送出手段を有し、上記パケット生成送出手段は、上記データパケットの１つとして、アシンクロナスパケットカウントナンバー、パケット長を含むデータ部と、ヘッダ部分とから構成される通信チェック用アシンクロナスパケットを生成して送出することにより、上述した課題を解決する。
【００２０】
また、本発明の情報処理装置は、所定形式のデータパケットを受信する情報処理装置において、送出頻度及びパケット長がシーケンシャル又はランダムに可変されて送信されてきたパケットを受信する受信手段と、上記受信したパケットを解析することで通信の正確性を定量的に測定する解析手段とを有し、上記受信手段は、上記データパケットの１つとして、アシンクロナスパケットカウントナンバー及びパケット長を含むデータ部と、ヘッダ部分とから構成される通信チェック用アシンクロナスパケットを受信し、上記解析手段は、上記通信チェック用アシンクロナスパケットのデータ部とヘッダ部分とを解析することにより、上述した課題を解決する。
【００２１】
次に、本発明の情報処理方法は、所定形式のデータパケットを生成して送出する情報処理方法において、上記データパケットの送出頻度及びパケット長を、シーケンシャル又はランダムに可変させて生成送出し、上記データパケットの１つとして、アシンクロナスパケットカウントナンバー、パケット長を含むデータ部と、ヘッダ部分とから構成される通信チェック用アシンクロナスパケットを生成して送出することにより、上述した課題を解決する。
【００２２】
また、本発明の情報処理方法は、所定形式のデータパケットを受信する情報処理方法において、送出頻度及びパケット長がシーケンシャル又はランダムに可変されて送信されてきたパケットを受信する受信工程と、上記受信したパケットを解析することで通信の正確性を定量的に測定する解析工程とを有し、上記受信工程では、上記データパケットの１つとして、アシンクロナスパケットカウントナンバー及びパケット長を含むデータ部と、ヘッダ部分とから構成される通信チェック用アシンクロナスパケットを受信し、上記解析工程では、上記通信チェック用アシンクロナスパケットのデータ部とヘッダ部分とを解析することにより、上述した課題を解決する。
【００２３】
【発明の実施の形態】
本発明の好ましい実施の形態について、図面を参照しながら説明する。
【００２４】
先ず、本発明の情報処理装置及び方法が適用される一実施の形態としてのパーソナルコンピュータの概略構成を図１に示す。
【００２５】
図１において、当該パーソナルコンピュータは、各部を制御するＣＰＵ１、ＢＩＯＳ（Basic Input Output Systems）等が格納されたＲＯＭ３、各種のプログラムやデータを一時的に記憶するＲＡＭ２、ＯＳ（オペレーティングシステム）や各種アプリケーションプログラム、その他のデータ等を格納するハードディスクを駆動するハードディスクドライブ（ＨＤＤ）４、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭなどのディスクに記録された情報を再生するためのディスクドライブ５、ユーザにより操作されるマウスやキーボード等の入力操作装置、各種端子を備えたＩ／Ｏ部７、電話回線などの外部通信網と接続するためのモデム６、ＩＥＥＥ１３９４規格の外部シリアルバスに接続するためのＩＥＥＥ１３９４Ｉ／Ｆ部９、情報を表示するためのモニタ１０等からなる。本発明の情報処理方法を実現するためのアプリケーションプログラムは、ディスクドライブ５によりＣＤ−ＲＯＭやＤＶＤ−ＲＯＭのディスクから再生、或いはモデム８より外部通信回線等を介して伝送され、ＨＤＤ４内のハードディスクに格納される。また、ハードディスクに格納された本発明の情報処理方法を実現するためのアプリケーションプログラムは、ＨＤＤ４によりハードディスクから読み出されてＲＡＭ２に一時的に記憶され、ＣＰＵ１では当該ＲＡＭ２に一時的に記憶されたアプリケーションプログラムに応じて、以下に説明するようなチェック用パケットの生成及び送出、やパケット受信及びバス評価等の各種の処理を行う。
【００２６】
なお、図１の例では、特に、送信側となるパーソナルコンピュータのＣＰＵ１が行うチェック用パケットの生成から送出までの処理をチェック用パケット生成送出処理部２０として明示し、また、受信側となるパーソナルコンピュータのＣＰＵ１が行うパケット受信及びシリアルバス評価処理をパケット受信バス評価処理部２１として明示している。もちろん、送信側となるパーソナルコンピュータのＣＰＵ１はチェック用パケットの生成から送出までの処理のみを行うようにしても良く、また、受信側となるパーソナルコンピュータのＣＰＵ１はパケット受信及びシリアルバス評価処理のみを行うようにしてもよい。
【００２７】
図２には、送信側となる本発明実施の形態のパーソナルコンピュータのＣＰＵ１がチェック用パケット生成送出処理部２０の処理として行う、チェック用パケットの生成処理及び当該生成したチェック用パケットの送出処理までの大まかな流れを示す。
【００２８】
この図２において、送信側となる本発明実施の形態のパーソナルコンピュータのＣＰＵ１は、先ず、ステップＳ１として、所定の送出処理関数にアクセスを開始する。ステップＳ１においてアクセスを開始すると、ＣＰＵ１は、ステップＳ２として、アクセスを行う毎にアクセスカウンタをまわす。
【００２９】
次に、ＣＰＵ１は、ステップＳ３として、ステップＳ２でのアクセスカウント値が、ある与えられる条件値を満たしたか否かの判定を行う。
【００３０】
ここで、当該「ある与えられる条件値」とは、以下に説明するようなパケット送出頻度制御値である。本実施の形態においては、パケットの送出頻度制御値として、「送信しない」、「１５０Ｈｚ」、「３００Ｈｚ」、「１５０ＨｚランダムＡ」、「１５０ＨｚランダムＢ」、「１５０ＨｚランダムＣ」、「１２０Ｈｚ」、「９０Ｈｚ」、「６０Ｈｚ」、「３０Ｈｚ」、「自動制御モード」が用意されている。また、当該送出頻度制御値には番号としてＢ６が付加され、さらに各送出頻度制御値には、「０：送信しない」、「１：１５０Ｈｚ」、「２：３００Ｈｚ」、「３：１５０ＨｚランダムＡ」、「４：１５０ＨｚランダムＢ」、「５：１５０ＨｚランダムＣ」、「６：１２０Ｈｚ」、「７：９０Ｈｚ」、「８：６０Ｈｚ」、「９：３０Ｈｚ」、「１０：自動制御モード」のようにそれぞれ番号が付加されている。上記送出頻度制御値の「０：送信しない」は後述する通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出しないことを表し、「１：１５０Ｈｚ」は１５０Ｈｚ周期で通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出することを、「２：３００Ｈｚ」は３００Ｈｚ周期で通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出することを、「３：１５０ＨｚランダムＡ」、「４：１５０ＨｚランダムＢ」、「５：１５０ＨｚランダムＣ」はそれぞれ長い時間で平均すれば１５０Ｈｚ周期であるが一定間隔ではない頻度にて通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出することを、「６：１２０Ｈｚ」は１２０Ｈｚ周期で通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出することを、「７：９０Ｈｚ」は９０Ｈｚ周期で通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出することを、「８：６０Ｈｚ」は６０Ｈｚ周期で通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出することを、「９：３０Ｈｚ」は３０Ｈｚ周期で通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを送出することを、「１０：自動制御モード」はＩＥＥＥ１３９４におけるアクノリッジメント（acknowledgment）のビジーフラグ（ack_busy）を見て、これが返ってきだしたならば段階的に送出頻度を落とし、適当な時間ビジーフラグ（ack_busy）が来なければ段階的に送出頻度を戻すことを表している。
【００３１】
すなわち、上記ＣＰＵ１は、このステップＳ３において、ステップＳ２でのアクセスカウント値が、上述したような送出頻度制御値を満たしたか否かの判定を行う。
【００３２】
ステップＳ３にてアクセスカウント値が送出頻度制御値を満たしたと判定した場合、ＣＰＵ１は、ステップＳ４として通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットを生成し、そのパケットを送出する。
【００３３】
ここで、当該通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットは、例えば図３に示すようなデータ構成のパケットである。すなわち、通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットは、図３に示すように、アシンクロナスパケットカウントナンバーｎ、チェック用パケット長（パケットレングスｌ）、各クワドレット（Quadlet）毎の番号ｑ、このパケットが２つの機器間の通信チェック用パケットであることを示す認識ＩＤｉ１、ｉ２からなるデータ部と、４クワドレット分のアシンクロナスパケットヘッダｈとから構成される。
【００３４】
なお、パケット長（パケットレングスｌ）には、以下の４つのモードがある。すなわち、パケット長のモードには、「０〜１６の何れかで固定」、「４〜１６」、「１６〜４」、「ランダム送出」の４つが用意されている。また、当該パケット長には番号としてＢ７が付加され、さらに各モードには、「０：４〜１６の何れかで固定」、「１：４〜１６」、「２：１６〜４」、「３：ランダム送出」のようにそれぞれ番号が付加されている。上記パケット長のモードの「０：４〜１６の何れかで固定」は４クワドレット〜１６クワドレットでの何れかの固定パターンであることを表し、「１：４〜１６」は４クワドレット〜１６クワドレットで１づつインクリメントするパターンであることを、「２：１６〜４」は１６クワドレット〜４クワドレットで１づつデクリメントするパターンであることを、「３：ランダム送出」は１６クワドレット〜４クワドレットでランダムとなるパターンであることを表す。
【００３５】
次に、送信側の本発明実施の形態のパーソナルコンピュータのＣＰＵ１が前述したようにして生成して送出したチェック用パケットを、受信側となる本発明実施の形態のパーソナルコンピュータのＣＰＵ１がパケット受信バス評価処理部２１として行う、パケット受信処理及びその受信したパケットを用いたシリアルバスの信頼性評価処理の大まかな流れを、図４に示す。
【００３６】
この図４において、受信側となる本発明実施の形態のパーソナルコンピュータのＣＰＵ１は、先ず、ステップＳ２１として、送信側のパーソナルコンピュータから送られてきたアシンクロナスパケットを受信したか否かの判定を行っており、当該ステップＳ２１にてパケットを受信すると、ステップＳ２２として、そのパケット受信数をカウントする。
【００３７】
次に、ＣＰＵ１は、ステップＳ２３として、受信したアシンクロナスパケットの読み込み処理の際に、そのパケットが外形的に正常なものであるか否かを判定し、外形的に正常なパケットのみの受信数をステップＳ２４にてカウントする。一方、ステップＳ２３にて外形的に不完全なパケットであると判定された場合は、その外形的に不完全なパケットをそのまま排除してもよいが、例えば異常パケットとしてステップＳ３１にてその異常パケットの受信数をカウントし、後の解析時に使用することも可能である。
【００３８】
ステップＳ２４にて外形的に正常なパケットの受信数をカウントした後、ＣＰＵ１は、ステップＳ２５として、トランザクションコード（tcode）によるパケット長チェック並びにフォーマット上で規定されているヘッダ部分のパケット長と読み込み処理で得たパケット長の整合チェックを行う。
【００３９】
次に、ＣＰＵ１は、ステップＳ２６として、送信側のパーソナルコンピュータにて規定したアシンクロナスパケットに合っているかのチェックを行う。
【００４０】
すなわち、ＣＰＵ１は、当該ステップＳ２６の処理として、先ず、受信したパケットが通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットであるか否かの判定を行う。なお、通信チェック用のパケットでないと判定した場合、当該パケットを不完全なパケットであるとして排除することも可能であるが、例えばステップＳ３４にて通常のデータパケットに対する処理を行うようにしてもよい。
【００４１】
一方、ステップＳ２７にて通信チェック用のパケットであると判定した場合、ＣＰＵ１は、ステップＳ２８として、当該パケットのデータ部分のチェックを、前述した図３のアシンクロナスパケットカウントナンバーｎ、チェック用パケット長（パケットレングスｌ）、各クワドレット（Quadlet）毎に行う。このステップＳ２８において、一部でも正しくない部分が存在する場合は、そのパケットは不完全なパケットであるとして排除することも可能であるが、例えば異常パケットとしてステップＳ３１にてその異常パケットの受信数をカウントし、後の解析時に使用することも可能である。
【００４２】
一方、ステップＳ２８にてデータ部分が全て正しいと判定した場合、ＣＰＵ１は、ステップＳ２９として、そのパケットのヘッダ部分がクワドレット毎にフォーマットに合致しているか否かチェックする。このステップＳ２９において、ヘッダ部分がフォーマットに合致していないと判定した場合は、そのパケットを不完全なパケットであるとして排除することも可能であるが、例えば異常パケットとしてステップＳ３１にてその異常パケットの受信数をカウントし、後の解析時に使用することも可能である。
【００４３】
ステップＳ２８にてヘッダ部分がフォーマットに合致していると判定した場合、ＣＰＵ１は、ステップＳ３０として、当該パケットが通信チェック用の正常な（完全無欠の）ＩＥＥＥ１３９４アシンクロナスパケットであるとして、そのパケット受信数をカウントする。
【００４４】
次に、ＣＰＵ１は、ステップＳ３２として、ステップＳ３０でのカウントによるパケット受信数に基づいて、前記送信側のパーソナルコンピュータと受信側パーソナルコンピュータとの間のＩＥＥＥ１３９４シリアルバスの信頼性を解析（定量的に解析）する。その後、ＣＰＵ１は、ステップＳ３３として、その解析結果を例えばモニタ１０等に表示して、バスの評価結果をユーザに示す。
【００４５】
以上説明したように、本発明実施の形態によれば、ＩＥＥＥ１３９４シリアルバスにおいてアシンクロナスパケットの送出頻度とパケット長をシーケンシャル及びランダムに変えて、ＩＥＥＥ１３９４シリアルバスの信頼性を定量的に測ることができる。また、本発明実施の形態によれば、シリアルバスの信頼性評価だけでなく、実使用上でもアシンクロナスパケットをカウントし、送出頻度をコントロールできることになる。
【００４６】
【発明の効果】
以上の説明で明らかなように、本発明の情報処理装置及び方法は、通信チェック用アシンクロナスパケットの送出頻度及びパケット長を、シーケンシャル又はランダムに可変させて生成送出することにより、受信側において、例えばＩＥＥＥ１３９４シリアルバスの信頼性を定量的に測ることが可能となり、その結果として、データ転送の信頼性を確保可能となる。
【００４７】
また、本発明の情報処理装置及び方法は、送出頻度及びパケット長がシーケンシャル又はランダムに可変されて送信されてきた通信チェック用アシンクロナスパケットを受信し、当該受信したパケットを解析することで通信の正確性を定量的に測定することにより、例えばＩＥＥＥ１３９４シリアルバスの信頼性を定量的に測ることが可能となり、その結果として、データ転送の信頼性を確保可能となる。
【図面の簡単な説明】
【図１】本発明の情報処理装置及び方法が適用される一実施の形態のパーソナルコンピュータの構成を示すブロック回路図である。
【図２】本発明実施の形態の送信側となるパーソナルコンピュータのＣＰＵが行う、チェック用パケットの生成処理及び当該生成したチェック用パケットの送出処理までの大まかな流れを示すフローチャートである。
【図３】本実施の形態における通信チェック用のＩＥＥＥ１３９４アシンクロナスパケットのデータ構成の説明に用いる図である。
【図４】本発明実施の形態の受信側となるパーソナルコンピュータのＣＰＵが行う、パケット受信処理及びその受信したパケットを用いたシリアルバスの信頼性評価処理の大まかな流れを示すフローチャートである。
【符号の説明】
１ ＣＰＵ、 ２ ＲＡＭ、 ３ ＲＯＭ、 ４ ＨＤＤ、 ５ ディスクドライブ、 ６ 入力操作装置、 ７ Ｉ／Ｏ部、 ８ モデム、 ９ ＩＥＥＥ１３９４Ｉ／Ｆ部、 １０ モニタ、 ２０ チェック用パケット生成送出処理部、 ２１ パケット受信バス評価処理部
Claims (22)
- 所定形式のデータパケットを生成して送出する情報処理装置において、
上記データパケットの送出頻度及びパケット長を、シーケンシャル又はランダムに可変させて生成送出するパケット生成送出手段を有し、
上記パケット生成送出手段は、上記データパケットの１つとして、アシンクロナスパケットカウントナンバー、パケット長を含むデータ部と、ヘッダ部分とから構成される通信チェック用アシンクロナスパケットを生成して送出する
ことを特徴とする情報処理装置。 - 上記通信チェック用アシンクロナスパケットは、上記データ部にクワドレット毎の番号、認識ＩＤを含む
ことを特徴とする請求項１記載の情報処理装置。 - 上記所定形式のデータパケットは、ＩＥＥＥ１３９４規格のアシンクロナスパケットである
ことを特徴とする請求項１記載の情報処理装置。 - 上記パケット生成送出手段は、上記ＩＥＥＥ１３９４規格の通信チェック用アシンクロナスパケットを、アクノリッジパケットのビジーフラグを監視しながら自動的に可変させる
ことを特徴とする請求項３記載の情報処理装置。 - 所定形式のデータパケットを受信する情報処理装置において、
送出頻度及びパケット長がシーケンシャル又はランダムに可変されて送信されてきたパケットを受信する受信手段と、
上記受信したパケットを解析することで通信の正確性を定量的に測定する解析手段とを有し、
上記受信手段は、上記データパケットの１つとして、アシンクロナスパケットカウントナンバー及びパケット長を含むデータ部と、ヘッダ部分とから構成される通信チェック用アシンクロナスパケットを受信し、
上記解析手段は、上記通信チェック用アシンクロナスパケットのデータ部とヘッダ部分とを解析する
ことを特徴とする情報処理装置。 - 上記通信チェック用アシンクロナスパケットは、上記データ部に各クワドレット毎の番号、認識ＩＤを含み、
上記解析手段は、上記通信チェック用のアシンクロナスパケットかどうかのチェックを行う第１のチェック手段と、上記アシンクロナスパケットカウントナンバー、パケット長、クワドレット毎の番号をクワドレット毎にチェックする第２のチェック手段と、ヘッダ部分をクワドレット毎にフォーマットに合致しているかをチェックする第３のチェック手段とを備え、送信側で規定したアシンクロナスパケットに合っているかのチェックを行う
ことを特徴とする請求項５記載の情報処理装置。 - 上記受信手段は、上記解析手段が上記チェックにより全て正しいと判定したパケットの受信数をカウントする正常受信パケットカウント手段を備える
ことを特徴とする請求項６記載の情報処理装置。 - 上記所定形式のデータパケットは、ＩＥＥＥ１３９４規格のアシンクロナスパケットである
ことを特徴とする請求項５記載の情報処理装置。 - 上記受信手段は、上記アシンクロナスパケットの総受信数をカウントするパケットカウント手段を備える
ことを特徴とする請求項８記載の情報処理装置。 - 上記受信手段は、パケット受信時の読み込み処理で外形的に不完全なパケットを排除し、外形的に正常なパケットのみを受信し、当該外形的に正常なパケットの受信数をカウントする外形正常パケットカウント手段を備える
ことを特徴とする請求項９記載の情報処理装置。 - 上記解析手段は、ＩＥＥＥ１３９４規格のトランザクションコードによるパケット長チェック並びにフォーマット上で規定されているヘッダ部分のパケット長と読み込み処理で得たパケット長の整合チェックを行う
ことを特徴とする請求項１０記載の情報処理装置。 - 所定形式のデータパケットを生成して送出する情報処理方法において、
上記データパケットの送出頻度及びパケット長を、シーケンシャル又はランダムに可変させて生成送出し、
上記データパケットの１つとして、アシンクロナスパケットカウントナンバー、パケット長を含むデータ部と、ヘッダ部分とから構成される通信チェック用アシンクロナスパケットを生成して送出する
ことを特徴とする情報処理方法。 - 上記通信チェック用アシンクロナスパケットは、上記データ部にクワドレット毎の番号、認識ＩＤを含む
ことを特徴とする請求項１２記載の情報処理方法。 - 上記所定形式のデータパケットは、ＩＥＥＥ１３９４規格のアシンクロナスパケットである
ことを特徴とする請求項１２記載の情報処理方法。 - 上記ＩＥＥＥ１３９４規格の通信チェック用アシンクロナスパケットを、アクノリッジパケットのビジーフラグを監視しながら自動的に可変させる
ことを特徴とする請求項１４記載の情報処理方法。 - 所定形式のデータパケットを受信する情報処理方法において、
送出頻度及びパケット長がシーケンシャル又はランダムに可変されて送信されてきたパケットを受信する受信工程と、
上記受信したパケットを解析することで通信の正確性を定量的に測定する解析工程とを有し、
上記受信工程では、上記データパケットの１つとして、アシンクロナスパケットカウントナンバー及びパケット長を含むデータ部と、ヘッダ部分とから構成される通信チェック用アシンクロナスパケットを受信し、
上記解析工程では、上記通信チェック用アシンクロナスパケットのデータ部とヘッダ部分とを解析する
ことを特徴とする情報処理方法。 - 上記通信チェック用アシンクロナスパケットは、上記データ部に各クワドレット毎の番号、認識ＩＤを含み、
上記通信チェック用のアシンクロナスパケットかどうかのチェックを行う第１のチェック処理と、上記アシンクロナスパケットカウントナンバー、パケット長、クワドレット毎の番号をクワドレット毎にチェックする第２のチェック処理と、ヘッダ部分をクワドレット毎にフォーマットに合致しているかをチェックする第３のチェック処理とを行い、送信側で規定したアシンクロナスパケットに合っているかのチェックを行う
ことを特徴とする請求項１６記載の情報処理方法。 - 上記チェックにより全て正しいと判定したパケットの受信数をカウントする
ことを特徴とする請求項１７記載の情報処理方法。 - 上記所定形式のデータパケットは、ＩＥＥＥ１３９４規格のアシンクロナスパケットである
ことを特徴とする請求項１６記載の情報処理方法。 - 上記アシンクロナスパケットの総受信数をカウントすることを特徴とする請求項１９記載の情報処理方法。
- パケット受信時の読み込み処理で外形的に不完全なパケットを排除し、外形的に正常なパケットのみを受信し、当該外形的に正常なパケットの受信数をカウントする
ことを特徴とする請求項２０記載の情報処理方法。 - ＩＥＥＥ１３９４規格のトランザクションコードによるパケット長チェック並びにフォーマット上で規定されているヘッダ部分のパケット長と読み込み処理で得たパケット長の整合チェックを行う
ことを特徴とする請求項２１記載の情報処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17334999A JP4123641B2 (ja) | 1999-06-18 | 1999-06-18 | 情報処理装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17334999A JP4123641B2 (ja) | 1999-06-18 | 1999-06-18 | 情報処理装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007814A JP2001007814A (ja) | 2001-01-12 |
| JP4123641B2 true JP4123641B2 (ja) | 2008-07-23 |
Family
ID=15958778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17334999A Expired - Fee Related JP4123641B2 (ja) | 1999-06-18 | 1999-06-18 | 情報処理装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4123641B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NO20014256D0 (no) | 2001-09-03 | 2001-09-03 | Bjoern Kristiansen | Fremstilling av immunstimulerende forbindelse |
| JP2014078780A (ja) * | 2012-10-09 | 2014-05-01 | Nec Corp | 通信装置 |
-
1999
- 1999-06-18 JP JP17334999A patent/JP4123641B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001007814A (ja) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157972A (en) | Apparatus and method for processing packetized information over a serial bus | |
| US6122248A (en) | Data transmission system with bus failure recovery | |
| US6397277B1 (en) | Method and apparatus for transmitting data over data bus at maximum speed | |
| JP4278439B2 (ja) | 情報通信装置、そのシステム、その方法、そのプログラム、および、そのプログラムを記録した記録媒体 | |
| US6754184B2 (en) | Information processing apparatus and method, and distribution medium | |
| US20030194037A1 (en) | Reception interface unit in transmission system | |
| EP0959590B1 (en) | Data communication system operating at maximum data rate | |
| US20020010824A1 (en) | Electronic equipment and method for processing digital serial data at bus initialization phase in interface unit | |
| JP3584789B2 (ja) | データ転送制御装置及び電子機器 | |
| US6823408B2 (en) | Electronic equipment, and method for controlling state of physical layer circuit therefor | |
| US20030131122A1 (en) | Information communication apparatus, information communication method, and information communication process program | |
| JP3655211B2 (ja) | 送受信回路及び送受信方法 | |
| US6909699B2 (en) | Data transfer system, data transfer management apparatus and data transfer method | |
| JP4123641B2 (ja) | 情報処理装置及び方法 | |
| KR100609493B1 (ko) | 복수의 센서 데이터를 하나의 캔 메시지로 전송하는 방법 | |
| JP3908667B2 (ja) | Ｌａｒｑヘッダを抜き取り、ｆｃｓを再生成してスリープモード復帰をサポートする機構 | |
| US20110292944A1 (en) | Fly-by and ack-accelerated arbitration for broadcast packets | |
| JP2001028612A (ja) | 情報処理装置及び方法 | |
| CN1697417B (zh) | 一种基于rpr媒质接入控制的信号传输方法和装置 | |
| US20010044869A1 (en) | Interface unit for digital serial data, bridge portal utilizing the same, and a method for transmitting digital data | |
| US8819257B2 (en) | Method and device for performing communication on a bus structured network | |
| JP4244474B2 (ja) | 情報処理装置及び方法 | |
| Canosa | Fundamentals of firewire | |
| JP2002281034A (ja) | 情報転送装置 | |
| JP2003037596A (ja) | 通信装置及び通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |