JP4119227B2 - 電力増幅装置、及び無線通信装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、高周波電力を増幅する電力増幅装置、及びそれを用いた無線通信装置に関するものである。
【０００２】
【従来の技術】
携帯電話端末やその基地局に用いられる電力増幅装置には、小型化及び低消費電力化のために、高出力かつ高効率な特性が要求される。特に、Ｗ−ＣＤＭＡ方式等の広帯域な送信信号を扱う場合には、電力増幅装置は、広帯域で歪みが少ないことが必要である。
【０００３】
ところが、搬送波が変調波により変調された被変調波の周波数スペクトルは、通常変調波の周波数程度の帯域に分布している。このような周波数スペクトルを持つ被変調波の周波数の信号が電力増幅装置に入力されると、電力増幅装置に用いられているＦＥＴ（Ｆｉｅｌｄ ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの増幅素子の非線形性により、相互変調歪み成分以外に、被変調波の異なる周波数成分の信号どうしの差の周波数に現れる２次相互変調歪み成分が生じる。
【０００４】
また、上述したように、高出力特性とするために、電力増幅装置の増幅素子として、ＦＥＴを並列に多フィンガー構成したものや、ＦＥＴを多数並列に合成してゲート幅を増大したもの等が用いられる。
【０００５】
このような電力増幅装置にあっては、ＦＥＴの出力側の、被変調波の変調波の周波数におけるインピーダンスがある程度高い場合には、被変調波の異なる周波数成分の信号どうしの差の周波数に現れる２次相互変調歪み成分が生じる。この２次相互変調歪み成分の周波数は、変調波の周波数付近に分布しており、この２次相互変調歪み成分が、再度ＦＥＴのドレイン電極で増幅信号とミキシングを起こし、相互変調歪みをさらに悪化させる。これではＦＥＴの線形性が有効に利用されていないことになる。
【０００６】
図１０に、従来の歪み特性が良好な電力増幅装置１１１３を示す（例えば、特許文献１参照。）。図１０の電力増幅装置１１１３は、入力端子１１０１、整合回路１１０２、１１０６、１１１０、ＦＥＴ１１０３、インダクタ１１０４、１１０９、キャパシタ１１０５、１１０８、２倍波短絡回路１１０７、出力端子１１１１、バイアス供給端子１１１２から構成される。
【０００７】
整合回路１１０２は、入力端子１１０１とＦＥＴ１１０３のドレイン側とのインピーダンスを整合させる回路である。
【０００８】
インダクタ１１０４とキャパシタ１１０５とは、被変調波の周波数において直列共振する回路である。なお、被変調波の周波数は例えば１ＧＨｚであり、被変調波の変調波の周波数は例えば２０ＭＨｚであるとする。
【０００９】
整合回路１１０６は、ＦＥＴ１１０３の出力側と整合回路１１１０の側とのインピーダンスを整合させる回路である。
【００１０】
２倍波短絡回路１１０７は、被変調波の周波数の高調波に対して短絡となる回路であり、例えば１／４波長ストリップラインである。
【００１１】
キャパシタ１１０８、インダクタ１１０９、及びバイアス供給端子１１１２は、ＦＥＴ１１０３のゲートにバイアス電圧を供給するバイアスチョーク回路を構成する。
【００１２】
整合回路１１１０は、整合回路１１０６の側と出力端子１１１１の側とのインピーダンスを整合させる回路である。
【００１３】
次に、このような従来の電力増幅装置の動作を説明する。
【００１４】
上述したように被変調波（１ＧＨｚ）の周波数の信号は、その変調波（２０ＭＨｚ）により変調されたものであるので、被変調波の周波数の信号の周波数は、１ＧＨｚ付近を中心として例えば±２０ＭＨｚ程度の帯域に渡って分布しているものとする。
【００１５】
このような被変調波の周波数の信号が入力端子１１０１に入力されと、整合回路１１０２でインピーダンスが整合されて、ＦＥＴ１１０３のゲートに入力される。ＦＥＴ１１０３のドレインには、そのバイアス供給端子１１１２及びキャパシタ１１０８及びインダクタ１１０９で構成されるバイアスチョーク回路により、バイアス電圧が供給されている。
【００１６】
従って、ＦＥＴ１１０３のゲートに入力された被変調波の周波数の信号は、ＦＥＴ１１０３で電力増幅され、ＦＥＴ１１０３のドレインから増幅信号として出力される。この増幅信号には、ＦＥＴ１１０３の非線形性のために、被変調波の異なる周波数成分の信号どうしの差の周波数に現れる２次相互変調歪み成分も含まれている。この２次相互変調歪み成分は、変調波の周波数（２０ＭＨｚ）付近に分布している。
【００１７】
インダクタ１１０４及びキャパシタ１１０５で構成される共振回路は、変調波の周波数付近で直列共振するように定数を設定している。従って、そのインピーダンスは、変調波の周波数（２０ＭＨｚ）では短絡となり、被変調波の周波数（１ＧＨｚ）では高インピーダンスとなる。
【００１８】
従って、増幅成分に含まれる２次相互変調歪み成分は、インダクタ１１０４及びキャパシタ１１０５で構成される共振回路により短絡されることになるので、ＦＥＴ１１０３のドレイン側の電圧は、変調波の周波数で変動する信号成分が低減されることになる。従って、上述したようにドレインで２次相互変調歪み成分と増幅信号がミキシングを起こし相互歪みを悪化させるという不具合が低減される。
【００１９】
ＦＥＴ１１０３から出力された増幅信号は、上述したようにインダクタ１１０４及びキャパシタ１１０５で２次相互変調歪み成分が平滑化され、整合回路１１０６でインピーダンスが整合される。２倍波短絡回路１１０７及びキャパシタ１１０８から構成される回路は、被変調波の高次高調波（２ＧＨｚ程度及び２ＧＨｚ以上の周波数スペクトルを持つ信号）で短絡となる。従って、整合回路１１０６から出力された増幅信号に含まれる被変調波の高次高調波は、２倍波短絡回路１１０７及びキャパシタ１１０８から構成される回路で短絡される。このように高次高調波が低減された増幅信号は、整合回路１１１０でインピーダンスが整合され、出力端子１１１１から出力される。
【００２０】
【特許文献１】
特開２００１−１１１３６４号公報
【００２１】
【発明が解決しようとする課題】
このように、Ｗ−ＣＤＭＡなどの通信方式で用いられる電力増幅装置は、広帯域で歪みが少ないことが必要である。そして、そのためには、上述したように増幅素子の出力側の被変調波の周波数（１ＧＨｚ）に対して変調波の周波数（２０ＭＨｚ）における増幅素子の出力側の回路部分のインピーダンスをより低くすることが非常に重要である。
【００２２】
また、図１０で説明した従来の電力増幅装置１１１３が用いている構成以外の他の構成で、出力側の回路部分のインピーダンスを低くすることが出来ればその分設計の自由度が向上する。
【００２３】
すなわち、従来とは異なった構成で、増幅素子の出力側の回路部分の変調波の周波数におけるインピーダンスを低くすることが出来る電力増幅装置が必要であるという課題がある。
【００２４】
また、図１０で説明した従来の電力増幅装置１１１３では、インダクタ１１０４及びキャパシタ１１０５から構成される共振器で変調波の周波数（２０ＭＨｚ）におけるインピーダンスを短絡に近づけているが、実際にはインダクタ１１０４及びキャパシタ１１０５は変調波の周波数においてある程度の損失があるので、変調波の周波数において理想的な短絡を作るのが困難である。また、損失をより少なくするためには、インダクタ１１０４やキャパシタ１１０５の物理的サイズを大きくしなければならず、このため電力増幅装置のサイズが大きくなる。
【００２５】
すなわち、増幅素子の出力側の回路部分の変調波の周波数におけるインピーダンスをより低くするのは困難であり、従って増幅素子の線形性をより有効に利用することは困難であるという課題がある。
【００２６】
Ｗ−ＣＤＭＡなどの通信方式以前の無線通信システムでは、通信に用いられる周波数帯域が狭帯域であったため、このような課題は発生しなかったが、近年のＷ−ＣＤＭＡなどの広帯域システムでは、重要な問題になってきている。
【００２７】
本発明は、上記課題を考慮し、従来とは異なった構成で、増幅素子の出力側の回路部分の変調波の周波数におけるインピーダンスを低くすることが出来る電力増幅装置、及び無線通信装置を提供することを目的とするものである。
【００２８】
本発明は、上記課題を考慮し、増幅素子の出力側の回路部分の変調波の周波数におけるインピーダンスをより低くすることが出来、増幅素子の線形性をより有効に利用することが出来る電力増幅装置、及び無線通信装置を提供することを目的とするものである。
【００２９】
【課題を解決するための手段】
上述した課題を解決するために、第１の本発明は、被変調波の周波数の信号を２分配する分配回路と、
前記分配回路の一方の出力に入力が接続された第１の増幅素子と、
前記分配回路の他方の出力に入力が接続された第２の増幅素子と、
前記第１の増幅素子の出力と前記第２の増幅素子の出力とを合成して出力する合成回路と、
前記第１の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の周波数の信号の変調波の周波数帯の信号を通過させる第１のフィルタと、
前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の周波数の信号の変調波の周波数帯の信号を通過させる第２のフィルタと、
前記第１のフィルタの他方と前記第２のフィルタの他方との間に接続され、前記変調波の周波数帯の信号を、その位相を反転させて通過させる反転回路とを備え、
前記反転回路は、第１のインダクタと、
第２のインダクタと、
第４のインダクタと、
第１のキャパシタと、
第２のキャパシタと、
第３のキャパシタと、
第４のキャパシタとを有し、
前記第１のインダクタは、その一方が前記第１のフィルタの他方に接続され、その他方が前記第２のインダクタの一方に接続され、
前記第２のインダクタの他方は、前記第２のフィルタの他方に接続され、
前記第１のキャパシタは、その一方が前記第１のインダクタの一方に接続され、その他方が接地されており、
前記第２のキャパシタは、その一方が前記第１のインダクタの他方に接続され、その他方が接地されており、
前記第３のキャパシタは、その一方が前記第２のインダクタの他方に接続され、その他方が接地されており、
前記第４のインダクタは、その一方がバイアス電源に接続され、その他方が前記第１のインダクタの他方に接続されており、
前記第４のキャパシタは、その一方が前記第４のインダクタの一方に接続され、その他方が接地されている電力増幅装置である。
【００３５】
また、第２の本発明は、被変調波の周波数の信号を少なくとも２分配する分配回路と、
前記分配回路の一方の出力に入力が接続された第１の増幅素子と、
前記分配回路の他方の出力に入力が接続された第２の増幅素子と、
前記第１の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる第１のフィルタと、
前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
前記第１のフィルタの他方に出力が接続され、前記第２のフィルタの他方に入力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する反転増幅器とを備え、
前記第１の増幅素子の出力は外部に出力され、かつ前記第２の増幅素子の出力は終端されている電力増幅装置である。
【００３６】
また、第３の本発明は、被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれの出力が接続された（Ｎ−１）分配回路の入力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる第１のフィルタと、
前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
前記第２のフィルタの他方にその入力が接続され、前記第１のフィルタの他方にその出力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する反転増幅器と、
少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
前記第２の増幅素子の出力は終端されている電力増幅装置である。
【００３７】
また、第４の本発明は、被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれ一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる（Ｎ−１）個の第１のフィルタと、
前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
前記第２のフィルタの他方にその入力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する反転増幅器と、
少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
前記（Ｎ−１）個の第１のフィルタの他方は、前記反転増幅器の出力に接続された（Ｎ−１）分配回路の（Ｎ−１）個の出力のそれぞれに接続されており、前記第２の増幅素子の出力は終端されている電力増幅装置である。
【００３８】
また、第５の本発明は、被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれ一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる（Ｎ−１）個の第１のフィルタと、
前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
前記（Ｎ−１）個の第１のフィルタの他方にそれぞれ出力が接続され、入力が前記第２のフィルタの他方に接続された（Ｎ−１）分配回路の（Ｎ−１）個の出力のそれぞれに接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する（Ｎ−１）個の反転増幅器と、
少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
前記第２の増幅素子の出力は終端されている電力増幅装置である。
【００３９】
また、第６の本発明は、被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれ一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる（Ｎ−１）個の第１のフィルタと、
前記（Ｎ−１）個の第１のフィルタの他方にそれぞれ出力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する（Ｎ−１）個の反転増幅器と、
前記（Ｎ−１）個の反転増幅器の入力にそれぞれ一方が接続され、他方が前記第２の増幅素子の出力に接続された（Ｎ−１）分配回路の（Ｎ−１）個の出力のそれぞれに接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる（Ｎ−１）個の第２のフィルタと、
少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
前記第２の増幅素子の出力は終端されている電力増幅装置である。
また、第７の本発明は、被変調波の周波数の信号を少なくとも２分配する分配回路と、
前記分配回路の一方の出力に入力が接続された第１の増幅素子と、
前記分配回路の他方の出力に入力が接続された第２の増幅素子と、
前記第１の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる第１のフィルタと、
前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
前記第１のフィルタの他方に出力が接続され、前記第２のフィルタの他方に入力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する反転増幅器とを備え、
少なくとも前記第１の増幅素子の出力は外部に出力されており、
前記第２の増幅素子は、前記第１の増幅素子より増幅素子サイズが小さい電力増幅装置である。
また、第８の本発明は、被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれの出力が接続された（Ｎ−１）分配回路の入力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる第１のフィルタと、
前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
前記第２のフィルタの他方にその入力が接続され、前記第１のフィルタの他方にその出力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する反転増幅器と、
少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
前記第２の増幅素子は、前記第１の増幅素子より増幅素子サイズが小さい電力増幅装置である。
また、第９の本発明は、被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれ一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる（Ｎ−１）個の第１のフィルタと、
前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
前記第２のフィルタの他方にその入力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する反転増幅器と、
少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
前記（Ｎ−１）個の第１のフィルタの他方は、前記反転増幅器の出力に接続された（Ｎ−１）分配回路の（Ｎ−１）個の出力のそれぞれに接続されており、
前記第２の増幅素子は、前記第１の増幅素子より増幅素子サイズが小さい電力増幅装置である。
また、第１０の本発明は、被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれ一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる（Ｎ−１）個の第１のフィルタと、
前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
前記（Ｎ−１）個の第１のフィルタの他方にそれぞれ出力が接続され、入力が前記第２のフィルタの他方に接続された（Ｎ−１）分配回路の（Ｎ−１）個の出力のそれぞれに接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する（Ｎ−１）個の反転増幅器と、
少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
前記第２の増幅素子は、前記第１の増幅素子より増幅素子サイズが小さい電力増幅装置である。
また、第１１の本発明は、被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれ一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる（Ｎ−１）個の第１のフィルタと、
前記（Ｎ−１）個の第１のフィルタの他方にそれぞれ出力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する（Ｎ−１）個の反転増幅器と、
前記（Ｎ−１）個の反転増幅器の入力にそれぞれ一方が接続され、他方が前記第２の増 幅素子の出力に接続された（Ｎ−１）分配回路の（Ｎ−１）個の出力のそれぞれに接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる（Ｎ−１）個の第２のフィルタと、
少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
前記第２の増幅素子は、前記第１の増幅素子より増幅素子サイズが小さい電力増幅装置である。
【００４１】
また、第１２の本発明は、前記終端されているとは、前記第２の増幅素子の出力に終端抵抗を接続した、または前記第２の増幅素子の出力にキャパシタ及び／またはインダクタから構成される終端負荷を接続したことである第２〜６のいずれかの本発明の電力増幅装置である。
【００４３】
また、第１３の本発明は、第１、３〜６、８〜１１の本発明のいずれかの電力増幅装置を複数備え、
それらの電力増幅装置の各分配回路は、共通化されており、同じ前記被変調波の周波数の信号を入力し、
それらの電力増幅装置の各合成回路は、共通化されており、一つに合成された出力信号を出力する電力増幅装置である。
【００４４】
また、第１４の本発明は、第２または第７の本発明の電力増幅装置複数と、
それらの電力増幅装置の外部に出力すべき出力を合成して出力する合成回路とを備え、
それらの電力増幅装置の各分配回路は共通化されており、同じ前記被変調波の周波数の信号を入力する電力増幅装置である。
【００４５】
また、第１５の本発明は、第１〜１１の本発明のいずれかの電力増幅装置が形成されている誘電体多層基板を備えた電力増幅装置である。
【００４６】
また、第１６の本発明は、前記誘電体多層基板は、その上部に配置された半導体基板と、前記半導体基板の下部に配置された誘電体多層基板とを有する第１５の本発明の電力増幅装置である。
【００４７】
また、第１７の本発明は、その内部に前記誘電体多層基板が配置されている内部整合基板を備えた第１６の本発明の電力増幅装置である。
【００４８】
また、第１８の本発明は、前記被変調波の周波数の信号の周波数は、前記変調波の周波数帯の信号の周波数帯域の千倍以下である第１〜１１の本発明のいずれかの電力増幅装置である。
【００４９】
また、第１９の本発明は、前記第１のフィルタ及び前記第２のフィルタは、前記変調波の周波数の信号の高調波成分を通過させる第１〜１１の本発明のいずれかの電力増幅装置である。
【００５０】
また、第２０の本発明は、送信波を出力する送信回路を少なくとも備え、
前記送信回路には第１〜１１の本発明のいずれかの電力増幅装置が用いられている無線通信装置である。
【００５１】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を参照して説明する。
【００５２】
（第１の実施の形態）
図１に、本発明の第１の実施の形態における電力増幅装置６１の構成を示す。
【００５３】
図１の電力増幅装置６１は、例えば図９に示す無線回路６３の電力増幅器５として用いられるものである。
【００５４】
まず、図９の無線回路６３について簡単に説明する。
【００５５】
無線回路６３は、発振器１及び２、変調器３、ミキサ４及び９、電力増幅器５、低雑音増幅器８、アンテナ共用器６、アンテナ７から構成される。
【００５６】
変調器３は、図示していないベースバンド部で発生されたベースバンドＩ信号及びベースバンドＱ信号により、発振器１から出力される信号を変調する直交変調器である。なお、以下の説明ではベースバンドＩ信号及びベースバンドＱ信号の周波数を変調波の周波数と呼ぶことにし、例えば変調波の周波数は２０ＭＨｚであるとする。
【００５７】
ミキサ４は、変調器３で変調された信号と発振器２から出力される信号とをミキシングすることにより送信周波数の信号に変換する回路である。
【００５８】
なお、以下の説明では、送信周波数を被変調波の周波数と呼ぶことにし、例えば被変調波の周波数は１ＧＨｚであるとする。また従来の技術と同様に、被変調波の周波数の信号の周波数は、１ＧＨｚ付近で変調周波数である±２０ＭＨｚ程度の帯域に分布しているものとする。
【００５９】
電力増幅器５は、送信周波数の信号すなわち、被変調波の周波数の信号の電力を増幅し、この増幅信号をアンテナ共用器６に出力する回路である。
【００６０】
アンテナ共用器６は、増幅信号をアンテナ７に導きまたアンテナ７で受信された受信信号を低雑音増幅器８に導く回路である。
【００６１】
低雑音増幅器８は、アンテナ共用器６から出力された受信信号を増幅する回路である。
【００６２】
ミキサ９は、低雑音増幅器８から出力された信号と発振器２から出力された信号とを合成することにより中間周波数の信号に変換する回路である。
【００６３】
フィルタ１０は、その中間周波数の信号に変換された信号の不要周波数成分を低減する回路である。
【００６４】
復調器１１は、中間周波数の信号と発振器１から出力される信号とを合成することにより、ベースバンドＩ信号及びベースバンドＱ信号を復元する直交復調器である。
【００６５】
このような、無線回路６３は、Ｗ−ＣＤＭＡ等の通信方式を用いた携帯電話端末やその基地局の無線回路として用いられるものである。そして、図１の電力増幅装置６１を、無線回路６３の電力増幅器５として用いることにより、広帯域に渡って良好な歪み特性を有し、かつ消費電力が少ない無線回路６３を実現することが出来る。以下に、無線回路６３の電力増幅器５として用いられる図１の電力増幅装置６１について説明する。
【００６６】
すなわち、図１において、電力増幅装置６１の入力端子２１には整合回路／分配回路２２の入力が接続されており、また、整合回路／分配回路２２の２つの出力には、それぞれにはＦＥＴ２３ａのゲート及びＦＥＴ２３ｂのゲートが接続されている。ＦＥＴ２３ａのドレインは、直流遮断用のキャパシタ２７ａを介して合成回路／整合回路２８の一方の入力に接続されており、ＦＥＴ２３ｂのドレインは、直流遮断用キャパシタ２７ｂを介して合成回路／整合回路２８の他方の入力に接続されている。また、合成回路／整合回路２８の出力は、出力端子２９に接続されている。
【００６７】
また、ＦＥＴ２３ａ及びＦＥＴ２３ｂのソースはともに接地されている。そして、ＦＥＴ２３ａのドレインには、２倍波短絡／バイアスチョーク回路２４ａの一方が接続されている。同様に、ＦＥＴ２４ａのドレインには、２倍波短絡／バイアスチョーク回路２４ｂの一方が接続されている。
【００６８】
２倍波短絡／バイアスチョーク回路２４ａの他方と２倍波短絡／バイアスチョーク回路２４ｂの他方との間には差周波反転回路２６が接続されており、差周波反転回路２６の一方には、２倍波バイパス用のキャパシタ２５ａの一方が接続されており、その他方は接地されている。また、同様に、差周波反転回路２６の他方には、２倍波バイパス用のキャパシタ２５ｂの一方が接続されており、その他方は接地されている。
【００６９】
入力端子２１は、入力信号である被変調波の周波数の信号が入力される端子である。また、出力端子２９は、出力信号である増幅信号が出力される端子である。
【００７０】
整合回路／分配回路２２は、入力端子側と、ＦＥＴ２３ａのゲート側及びＦＥＴ２３ｂのゲート側とのインピーダンスを整合させるとともに、入力端子２１から入力される被変調波の周波数の信号を２分配して、ＦＥＴ２３ａのゲート及びＦＥＴ２３ｂのゲートに入力する回路である。
【００７１】
ＦＥＴ２３ａ、及びＦＥＴ２３ｂは、それぞれそのゲートに入力された被変調波の周波数の信号の電力を増幅する増幅素子である。
【００７２】
２倍波短絡／バイアスチョーク回路２４ａは、被変調波の周波数の信号（１ＧＨｚ程度の周波数の信号）を通過させず、変調波の周波数の信号（２０ＭＨｚ程度の周波数の信号）を通過させるフィルタの機能と、被変調波の周波数の高次高調波の周波数におけるインピーダンスを短絡する機能と、ＦＥＴ２３ａのドレインにバイアス電圧を供給するバイアスチョーク回路の機能とを有する回路である。
【００７３】
同様に、２倍波短絡／バイアスチョーク回路２４ｂは、被変調波の周波数の信号（１ＧＨｚ程度の周波数の信号）を通過させず、変調波の周波数の信号（２０ＭＨｚ程度の周波数の信号）を通過させるフィルタの機能と、被変調波の周波数の高次高調波の周波数におけるインピーダンスを短絡する機能と、ＦＥＴ２３ｂのドレインにバイアス電圧を供給するバイアスチョーク回路の機能とを有する回路である。
【００７４】
差周波反転回路２６は、変調波の周波数の信号が通過した場合、その変調波の周波数の信号の位相を反転する回路である。
【００７５】
合成回路／整合回路２８は、キャパシタ２７ａの側及びキャパシタ２７ｂの側と、出力端子２９との側とのインピーダンスを整合させるとともに、キャパシタ２７ａを通過した増幅信号とキャパシタ２７ｂを通過した増幅信号とを合成して出力端子２９に出力する回路である。
【００７６】
図２に、２倍波短絡／バイアスチョーク回路２４ａ、２倍波短絡／バイアスチョーク回路２４ｂ、及び差周波反転回路２６の部分の詳細な構成を示す。
【００７７】
すなわち、差周波反転回路２６は、キャパシタ３１及び３２と、インダクタ３０とから構成される。インダクタ３０の一方は、２倍波短絡／バイアスチョーク回路２４ａの他方に接続されており、インダクタ３０の他方は、２倍波短絡／バイアスチョーク回路２４ｂの他方に接続されている。そして、インダクタ３０の一方には、キャパシタ３１の一方が接続され、キャパシタ３１の他方は接地されている。またインダクタ３０の他方には、キャパシタ３２の一方が接続され、キャパシタ３２の他方は接地されている。キャパシタ３１及びキャパシタ３２のそれぞれのキャパシタンスと、インダクタ３０のインダクタンスとは、差周波反転回路２６を通過した変調波の周波数の信号（２０ＭＨｚ）の位相が１８０度反転されるように調整されているものである。
【００７８】
また、２倍波短絡／バイアスチョーク回路２４ａ及び２４ｂは、それぞれ被変調波の周波数の波長の１／４の長さを有するストリップライン線路に、図示していないバイアス供給端子の出力端が接続され、バイアス供給端子の入力端は、直流バイアスを供給するバイアス供給端子に接続された構成を持つ。
【００７９】
次に、このような本実施の形態の動作を説明する。
【００８０】
入力端子２１に被変調波の周波数の信号が入力されたとする。上述したように、この信号は１ＧＨｚの周波数の信号であって、変調波の周波数（２０ＭＨｚ）程度の帯域で周波数が分布している信号である。
【００８１】
入力端子２１に入力された被変調波の周波数の信号は、整合回路／分配回路２２で２分配され、２分配された被変調波の周波数の信号は、それぞれＦＥＴ２３ａのゲート及びＦＥＴ２４ｂのゲートに入力される。また、このとき、整合回路／分配回路２２は、入力端子２１の側とＦＥＴ２３ａのゲート側及びＦＥＴ２３ｂのゲート側とのインピーダンスを整合させる。
【００８２】
ＦＥＴ２３ａのドレインには、２倍波短絡／バイアスチョーク回路２４ａから直流バイアスが供給されており、ＦＥＴ２３ａのゲートに出力された被変調波の周波数の信号は、ＦＥＴ２３ａで増幅されて、そのドレインに出力される。
【００８３】
同様に、ＦＥＴ２３ｂのドレインには、２倍波短絡／バイアスチョーク回路２４ｂから直流バイアスが供給されており、ＦＥＴ２３ｂのゲートに出力された被変調波の周波数の信号は、ＦＥＴ２３ｂで増幅されて、そのドレインに出力される。
【００８４】
ＦＥＴ２３ａ及びＦＥＴ２３ｂは線形な特性を有するが、高効率動作時には非線形な特性が顕著になってくる。この非線形な特性のために、被変調波の周波数の信号がＦＥＴ２３ａで増幅された信号である増幅信号には、歪み成分が含まれることになる。このような歪み成分には、被変調波の周波数の信号の高次高調波の歪み成分（２ＧＨｚ程度以上の周波数の歪み成分）、被変調波の周波数の近傍の周波数に現れる３次相互変調歪み成分（１ＧＨｚ近傍に現れる歪み成分）、及び増幅されるべき被変調波の周波数の信号のうちの異なった周波数成分どうしの差の周波数を有する２次相互変調歪み成分（２０ＭＨｚ程度の周波数の歪み成分）などがある。
【００８５】
２倍波短絡／バイアスチョーク回路２４ａは、２次相互変調歪み成分すなわち変調波の周波数の信号を通過させ、高次高調波の周波数の信号は短絡して全反射させる。また被変調波の周波数では高インピーダンスであるので被変調波の周波数の信号は通過させない。従って、このような歪み成分をも含む増幅信号が、ＦＥＴ２３ａのドレインから出力されると、増幅信号のうち、２次相互変調歪み成分は、２倍波短絡／バイアスチョーク回路２４ａの一方に入力され、この変調波の周波数の信号は、２倍波短絡／バイアスチョーク回路２４ａを通過する。一方、変調波の周波数の信号は、差周波反転回路２６に入力される。
【００８６】
一方、このような増幅信号のうちの被変調波の信号は、２倍波短絡／バイアスチョーク回路２４ａを通過せず、キャパシタ２７ａを介して合成回路／整合回路２８の一方の入力に出力される。
【００８７】
２倍波短絡／バイアスチョーク回路２４ａを通過した変調波の周波数の信号は、差周波反転回路２６を通過することによりその位相が１８０度反転される。すなわち、差周波反転回路２６のキャパシタ３１及び３２のそれぞれのキャパシタンスと、インダクタ３０のインダクタンスは、通過した変調波の周波数の位相が１８０度反転するように予め調整されている。差周波反転回路２６を通過した変調波の周波数の信号は、さらに２倍波短絡／バイアスチョーク回路２４ｂを通過して、ＦＥＴ２３ｂのドレイン端にまで達する。この変調波の周波数の信号と、ＦＥＴ２３ｂで増幅され、そのドレイン端に出力された増幅成分に含まれる２次相互変調歪み成分である変調波の周波数の信号とは位相が１８０度異なっている。従ってＦＥＴ２３ｂのドレイン端でこれら２つの変調波の周波数の信号が互いに他を打ち消し合うことになる。従って、ＦＥＴ２３ｂのドレインでは、変調波の周波数の信号が打ち消されているので、２次相互変調歪み成分である変調波の周波数の信号がＦＥＴ２３ｂのドレインで被変調波の信号とミキシングされることにより相互変調歪みを悪化させるという事態を避けることが出来る。
【００８８】
同様に、ＦＥＴ２３ｂの増幅信号は、２倍波反転回路２６で１８０度位相を反転されて、ＦＥＴ２３ａのドレイン端に達する。そして、この変調波の信号は、ＦＥＴ２３ａのドレイン端から出力される増幅信号に含まれる２次相互変調歪み成分である変調周波数の信号とは位相が１８０度異なっているので、これら２つの変調波の周波数の信号はＦＥＴ２３ａのドレインで互いに打ち消し合うことになる。従って、ＦＥＴ２３ａにおいても、ＦＥＴ２３ｂと同様にドレインで変調波の周波数の信号と被変調波の周波数の信号とがミキシングされることにより相互変調歪みを悪化させるという事態を避けることが出来る。
【００８９】
また、ＦＥＴ２３ｂから出力された増幅信号のうちの被変調波の周波数の信号は、２倍波短絡／バイアスチョーク回路２４ｂを通過せず、キャパシタ２７ｂを介して合成回路／整合回路２８の他方の入力に出力される。
【００９０】
合成回路／整合回路２８は、一方の入力及び他方の入力に入力された変調波の信号を合成し、出力端子２９に出力する。なお、このとき合成回路／整合回路２８は、キャパシタ２７ａ及びキャパシタ２７ｂの側と、出力端子２９の側とのインピーダンスを整合させる。
【００９１】
このようにして増幅された被変調波の信号が出力端子２９から出力される。
【００９２】
なお、本実施の形態では、差周波反転回路２６、及び２倍波短絡／バイアスチョーク回路２４ａ及び２４ｂが図２のように構成されているとして説明したが、これに限らず、図３のように構成されていても構わない。
【００９３】
図３は、２倍波短絡／バイアスチョーク回路２４ａ及び２４ｂの代わりに２倍波短絡回路６４ａ及び６４ｂを用い、差周波反転回路２６の代わりに、差周波反転回路６６を用い、差周波反転回路６６にバイアスチョーク回路を接続した構成である。
【００９４】
図３において、２倍波短絡回路６４ａ及び６４ｂはそれぞれ、被変調波の周波数における波長の１／４倍の長さを有するストリップライン線路である。また、差周波反転回路６６は、インダクタ３３、３４、及びキャパシタ３５、３６、３７から構成される。インダクタ３３の一方は、２倍波短絡回路６４ａの他方に接続され、インダクタ３３の他方は、インダクタ３４の一方に接続され、インダクタ３４の他方は、２倍波短絡回路６４ｂの他方に接続されている。また、インダクタ３３の一方にはキャパシタ３５の一方が接続され、キャパシタ３３の他方は接地されており、インダクタ３３の他方には、キャパシタ３６の一方が接続され、キャパシタ３６の他方は接地されており、インダクタ３４の他方にはキャパシタ３７の一方が接続され、キャパシタ３７の他方は接地されている。
【００９５】
インダクタ３３及び３４のそれぞれのインダクタンスと、キャパシタ３５、３６及び３７のそれぞれのキャパシタンスは、差周波反転回路２６と同様に、変調波の周波数の信号が通過した場合、その位相が１８０度反転するように予め調整されているものである。
【００９６】
また、バイアスチョーク回路は、バイアス供給端子４０にインダクタ３８の一方とキャパシタ３９の一方が接続され、キャパシタ３９の他方は接地され、インダクタ３８の他方はインダクタ３３の他方に接続された構成を有する。
【００９７】
図２の代わりに図３のような回路を用いた場合であっても、ＦＥＴ２３ａ及び２３ｂに直流バイアスを供給することが出来、また、差周波反転回路６６を通過する変調波の周波数の信号の位相を１８０度反転することが出来る。従って、図２の回路を用いた場合と同等の効果を得ることが出来る。
【００９８】
このように本実施の形態の電力増幅装置６１は、変調波の周波数の信号どうしが、ＦＥＴ２３ａ及びＦＥＴ２３ｂのそれぞれのドレイン端で互いに他を打ち消し合うので、ドレインで、変調波の周波数の信号と被変調波の周波数の信号とがミキシングすることによる相互変調歪みの悪化を防止することが出来る。
【００９９】
図５は、本実施の形態の電力増幅装置６１を誘電体基板７１〜７６を積層した誘電体積層構造内に形成した例である。
【０１００】
誘電体基板７１には整合回路／分配回路２２、ＦＥＴ２３ａ、２３ｂ、チップコンデンサとして形成されたキャパシタ２７ａ及び２７ｂ、及び合成回路／整合回路２８が形成されている。
【０１０１】
誘電体基板７１の下層に配置された誘電体基板７２には、シールド電極が形成されており、誘電体基板７２の下層に配置された誘電体基板７３には、２倍波短絡／バイアスチョーク回路２４ａ及び２４ｂ、インダクタ３０が形成されており、誘電体基板７３と、誘電体基板７２及び誘電体基板７４のシールド電極である接地層との間にバイパスキャパシタ２５ａ及び２５ｂが形成されている。
【０１０２】
また、誘電体基板７３の下層に配置された誘電体基板７４にはシールド電極が形成されており、誘電体基板７３の下層に配置された誘電体基板７５には、キャパシタ３１及び３２が形成されている。そして、誘電体基板７５の下層に配置された誘電体基板７６にはシールド電極が形成されている。
【０１０３】
図６は、本実施の形態の電力増幅装置６１を半導体基板上の誘電体層に形成した例である。
【０１０４】
半導体基板７７にはポリイミドなどの絶縁膜が形成されており、半導体基板７７上には、整合回路／分配回路２２、ＦＥＴ２３ａ及び２３ｂ、合成回路／整合回路２８が形成されている。
【０１０５】
半導体基板７７の下層には、誘電体基板７８が積層されており、誘電体基板７８には、２倍波短絡／バイアスチョーク回路２４ａ及び２４ｂ、キャパシタ２７ａ及び２７ｂが形成されており、誘電体基板７８と、誘電体基板７９のシールド電極である接地層との間にバイパスキャパシタ２５ａ及び２５ｂが形成されている。誘電体基板７８の下層にはシールド電極が形成された誘電体基板７９が形成されており、その下層には誘電体基板８０が形成されている。誘電体基板８０にはキャパシタ３１及び３２、及びインダクタ３０が形成されている。
【０１０６】
図７は、本実施の形態の電力増幅装置６１をセラミック高周波パッケージ内に実装した例を示す。なお、図７のものはハイパワー用であり携帯電話の基地局に用いられるものである。また、図７の電力増幅装置６１は図３の回路を用いたものである。
【０１０７】
高周波パッケージ８１の内部に配置されている内部整合基板８２に半導体基板８３ａと、誘電体基板８３ｂ、８４〜８８がこの順で積層された誘電体多層基板が実装されており、入力端子２１、出力端子２９、バイアス供給端子４０が高周波パッケージ８１の内部から外部に引き出されている。
【０１０８】
半導体基板８３ａには、整合回路／分配回路２２、ＦＥＴ２３ａ及び２３ｂ、キャパシタ３９、合成回路／整合回路２８が形成されている。誘電体基板８３ｂの下層には、誘電体基板８４が形成されている。誘電体基板８４には、キャパシタ２７ａ及び２７ｂが形成されている。
【０１０９】
誘電体基板８４の下層には、シールド電極が形成された誘電体基板８５が形成されており、その下層には誘電体基板８６が形成されている。誘電体基板８６には、インダクタ３８、３３及び３４、及び２倍波短絡／バイアスチョーク回路６４ａ及び６４ｂが形成されており、誘電体基板８６と、誘電体基板８５のシールド電極である接地層との間にバイパスキャパシタ２５ａ及び２５ｂが形成されている。
【０１１０】
誘電体基板８６の下層には誘電体基板８７が形成されており、誘電体基板８７と、誘電体基板８８のシールド電極である接地層との間にキャパシタ３５、３６、３７、３９が形成されている。誘電体基板８７の下層にはシールド電極が形成された誘電体基板８８が形成されている。
【０１１１】
なお、本実施の形態では、被変調波の周波数の信号の周波数が１ＧＨｚであり、変調波の周波数の信号の周波数帯域が２０ＭＨｚであるとして説明したが、これに限らない。被変調波の周波数の信号の周波数が、変調波の周波数帯の信号の周波数帯域の千倍以下であれば、従来技術と比較して、本実施の形態の方がより良好に相互変調歪みを改善することが出来る。
【０１１２】
このように、被変調波の周波数の信号が、変調波の周波数帯の信号の周波数帯域の千倍以下になる例として次のようなものがある。
【０１１３】
まず、通信方式としてＣＤＭＡ２０００を用いる場合がある。この場合、被変調波の周波数の信号として８００ＭＨｚ帯の周波数の信号及び２ＧＨｚ帯の周波数の信号を用いる。ＣＤＭＡ２０００で被変調波の周波数の信号として８００ＭＨｚ帯の周波数の信号を用いる場合、変調波の周波数帯の信号の周波数帯域は１．２３ＭＨｚとなり、被変調波の周波数の信号の周波数が変調波の周波数帯の信号の周波数帯域の千倍以下になっている。従って良好に相互変調歪みを改善することが出来る。
【０１１４】
また、ＣＤＭＡ２０００の２ＧＨｚ帯はデータ通信専用に用いられる周波数帯であり、高速なデータ通信を行うために複数チャンネルを使用することが行われる。すなわち、高速通信のためには最大３チャンネル分の周波数帯域を使用してデータ通信が行われ、最大３チャンネル分の周波数帯域を使用する場合には、変調波の周波数帯の信号の周波数帯域が３．６９ＭＨｚになっている。このようにＣＤＭＡ２０００における２ＧＨｚ帯は、パソコンや、ＰＤＡと携帯電話との機能が統合された端末でデータ通信を行う際に用いられるものである。この場合にも被変調波の周波数の信号の周波数が変調波の周波数帯の信号の周波数帯域の千倍以下になっており、従来技術に比べてより良好に相互変調歪みを改善することが出来る。
【０１１５】
また、無線ＬＡＮの規格であるＩＥＥＥ８０２．１１ａでは、被変調波の周波数の信号の周波数として５ＧＨｚ帯を用い、変調波の周波数帯の信号の周波数帯域は、２０ＭＨｚであるので、上記と同様に良好に相互変調歪みを改善することが出来る。
【０１１６】
また、いわゆる第４世代の移動帯通信では被変調波の周波数の信号の周波数として５ＧＨｚ帯の周波数帯を用い、変調波の周波数帯の信号の周波数帯域は１００ＭＨｚの帯域である。従ってこの場合にも、被変調波の周波数の信号の周波数が変調波の周波数帯の信号の周波数帯域の千倍以下になっているので、従来技術に比べてより良好に相互変調歪みを改善することが出来る。
【０１１７】
また、デジタルテレビ放送の放送局やその中継局では被変調波の周波数の信号の周波数が４００ＭＨｚ〜７００ＭＨｚの周波数を用いる。そして、変調波の周波数帯の信号の周波数帯域は、６ＭＨｚである。従って、この場合も、被変調波の周波数の信号の周波数が変調波の周波数帯の信号の周波数帯域の千倍以下になっているので、従来技術に比べてより良好に相互変調歪みを改善することが出来る。
【０１１８】
なお、本実施の形態では、２倍波短絡／バイアスチョーク回路が被変調波の周波数の高次高調波の周波数におけるインピーダンスを短絡されるとして説明したが、被変調波の周波数の高次高調波の周波数の信号を通過させる働きを有するものであってもよい。このような場合の方が電力増幅装置として良好な特性が得られる。
【０１１９】
このように、本実施の形態によれば、２倍波短絡／バイアスチョーク回路２４ａ及び２４ｂ等と差周波反転回路２６とを一体化する、すなわち、一つの積層体に一体化することにより、回路全体の小型化を図ることが出来る。
【０１２０】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。
【０１２１】
図４に、第２の実施の形態における電力増幅装置６２の構成を示す。
【０１２２】
本実施の形態の電力増幅装置６２は、例えば第１の実施の形態で説明した図９の無線回路６３の電力増幅器５として用いられるものである。
【０１２３】
電力増幅装置６２の入力端子２１には整合回路／分配回路４１の入力が接続されており、また、整合回路／分配回路４１の３つの出力には、それぞれにはＦＥＴ４２ａのゲート及びＦＥＴ４２ｂのゲート及びＦＥＴ４２ｃのゲートが接続されている。
【０１２４】
ＦＥＴ４２ａのドレインは、直流遮断用のキャパシタ２７ａを介して合成回路／整合回路２８の２つの入力の一方に接続されており、ＦＥＴ４２ｃのドレインは、直流遮断用キャパシタ２７ｂを介して合成回路／整合回路２８の他方の入力に接続されている。また、合成回路／整合回路２８の出力は、出力端子２９に接続されている。また、ＦＥＴ４２ｂのドレインは、終端抵抗４８により終端されている。
【０１２５】
また、ＦＥＴ４２ａ、４２ｂ、及び４２ｃのソースはそれぞれ接地されている。そして、ＦＥＴ４２ａのドレインには、２倍波短絡回路４３ａの一方が接続されている。同様に、ＦＥＴ４２ｃのドレインには、２倍波短絡回路４３ｄの一方が接続されている。また、ＦＥＴ４２ｂのドレインに接続された図示していない分配回路の一方の出力に２倍波短絡回路４３ｂの一方及びその分配回路の他方の出力に２倍波短絡回路４３ｃの一方が接続されている。
【０１２６】
２倍波短絡回路４３ａの他方と２倍波短絡回路４３ｂの他方との間には反転増幅器４５ａが接続されており、反転増幅器４５ａの出力及び入力にはそれぞれ、２倍波バイパス用のキャパシタ４４ａの一方及び２倍波バイパス用のキャパシタ４６ａの一方が接続されており、キャパシタ４４ａの他方及びキャパシタ４６ａの他方はそれぞれ接地されている。
【０１２７】
また、２倍波短絡回路４３ｄの他方と２倍波短絡回路４３ｃの他方との間には反転増幅器４５ｂが接続されており、反転増幅器４５ｂの出力及び入力にはそれぞれ、２倍波バイパス用のキャパシタ４４ｂの一方及び２倍波バイパス用のキャパシタ４６ｂの一方が接続されており、キャパシタ４４ｂの他方及びキャパシタ４６ｂの他方はそれぞれ接地されている。
【０１２８】
入力端子２１は、第１の実施の形態と同様に入力信号である被変調波の周波数の信号が入力される端子である。また、出力端子２９は、出力信号である増幅信号が出力される端子である。
【０１２９】
整合回路／分配回路４１は、入力端子２１側と、ＦＥＴ４２ａのゲート側及びＦＥＴ４２ｂのゲート側及びＦＥＴ４２ｃのゲート側とのインピーダンスをそれぞれ整合させるとともに、入力端子２１から入力される被変調波の周波数の信号を３分配して、ＦＥＴ４２ａのゲート及びＦＥＴ４２ｂのゲート及びＦＥＴ４２ｃのゲートに入力する回路である。
【０１３０】
ＦＥＴ４２ａ、４２ｂ、及び４２ｃは、それぞれそのゲートに入力された被変調波の周波数の信号の電力を増幅する増幅素子である。ＦＥＴ４２ｂのＦＥＴサイズは、ＦＥＴ４２ａやＦＥＴ４２ｃのＦＥＴサイズよりも小さいものとする。また、ＦＥＴ４２ａとＦＥＴ４２ｃとはＦＥＴサイズが同一であるとする。
【０１３１】
２倍波短絡回路４３ａ、４３ｂ、４３ｃ、及び４３ｄは、被変調波の周波数の信号（１ＧＨｚ程度の周波数の信号）を通過させず、変調波の周波数の信号（２０ＭＨｚ程度の周波数の信号）を通過させるフィルタの機能と、被変調波の周波数の高次高調波の周波数におけるインピーダンスを短絡する機能とを有する回路である。
【０１３２】
反転増幅器４５ａ及び４５ｂは、変調波の周波数の信号を１８０度位相を反転させて増幅する回路である。
【０１３３】
合成回路／整合回路２８は、キャパシタ２７ａの側及びキャパシタ２７ｂの側と、出力端子２９との側とのインピーダンスを整合させるとともに、キャパシタ２７ａを通過した増幅信号とキャパシタ２７ｂを通過した増幅信号とを合成して出力端子２９に出力する回路である。
【０１３４】
次に、このような本実施の形態の動作を説明する。
【０１３５】
入力端子２１に被変調波の周波数の信号が入力されたとする。上述したように、この信号は１ＧＨｚの周波数の信号であって、変調波の周波数（２０ＭＨｚ）程度の帯域で周波数が分布している信号である。
【０１３６】
入力端子２１に入力された被変調波の周波数の信号は、整合回路／分配回路４１で３分配され、３分配された被変調波の周波数の信号は、それぞれの出力からそれぞれＦＥＴ４２ａのゲート及びＦＥＴ４２ｂのゲート及びＦＥＴ４２ｃのゲートに入力される。また、このとき、整合回路／分配回路４１は、入力端子２１の側とＦＥＴ４２ａ、４２ｂ、及び４２ｃのそれぞれのゲート側とのインピーダンスを整合させる。
【０１３７】
ＦＥＴ４２ａ、４２ｂ、及び４２ｃのそれぞれのゲートに出力された被変調波の周波数の信号は、それぞれＦＥＴ４２ａ、４２ｂ、４２ｃで増幅されて、それぞれのドレインに出力される。
【０１３８】
第１の実施の形態と同様に、ＦＥＴ４２ａ、４２ｂ、及び４２ｃはそれぞれ線形な特性を有するが、高効率動作時には非線形な特性が顕著になってくる。この非線形な特性のために、被変調波の周波数の信号がＦＥＴ４２ａ、４２ｂ、及び４２ｃでそれぞれ増幅された信号である増幅信号には、歪み成分が含まれることになる。このような歪み成分には、被変調波の周波数の信号の高次高調波の歪み成分（２ＧＨｚ程度以上の周波数の歪み成分）、被変調波の周波数の近傍の周波数に現れる３次相互変調歪み成分（１ＧＨｚ近傍に現れる歪み成分）、及び増幅されるべき被変調波の周波数の信号のうちの異なった周波数成分どうしの差の周波数を有する２次相互変調歪み成分（２０ＭＨｚ程度の周波数の歪み成分）などがある。
【０１３９】
２倍波短絡回路４３ａ、及び４３ｂ、４３ｃ、及び４３ｄは、２次相互変調歪み成分すなわち変調波の周波数の信号を通過させ、高次高調波の周波数の信号は短絡して全反射させる。また被変調波の周波数では高インピーダンスであるので被変調波の周波数の信号は通過させない。
【０１４０】
従って、このような歪み成分をも含む増幅信号がそれぞれＦＥＴ４２ａ、４２ｃのドレインから出力されると、増幅信号のうち、２次相互変調歪み成分は、２倍波短絡回路４３ａ及び４３ｄをそれぞれ通過する。
【０１４１】
一方、ＦＥＴ４２ｂのドレインからこのような歪成分を含む増幅信号が出力されると、増幅信号のうち、２次相互変調歪み成分と高次高調波の周波数の歪み成分とは、２倍波短絡回路４３ｂ及び４３ｃをそれぞれ通過する。そして、高次高調波の周波数の信号は、２倍波バイパス用のキャパシタ４４ａ及び４４ｂでそれぞれ接地にバイパスされる。また、この増幅信号のうち、被変調波の周波数の信号は、２倍波短絡回路４３ｂ、４３ｃを通過せず、終端抵抗４８で終端される。
【０１４２】
また、変調周波数の信号は、２倍波短絡回路４３ｂ、４３ｃをそれぞれ通過して、それぞれ反転増幅器４５ａ及び４５ｂに入力される。反転増幅器４５ａ及び４５ｂは、それぞれ、入力された変調周波数の信号の位相を１８０度反転して変調周波数の信号を増幅する。
【０１４３】
反転増幅器４５ａで増幅された変調波の周波数の信号は、２倍波短絡回路４３ａを通過してＦＥＴ４２ａのドレイン端に達する。なお、変調波の周波数の信号が２倍波短絡回路４３ａを通過する際、２倍波短絡回路４３ａの損失のために多少減衰する。
【０１４４】
また、反転増幅器４５ａの利得は、反転増幅器４５ａから反転増幅されて出力された信号が２倍波短絡回路４３ａの損失により減衰して通過し、ＦＥＴ４２ａのドレイン端に達した時の振幅と、ＦＥＴ４２ａのドレイン端から出力される増幅信号に含まれる変調波の周波数の信号の振幅とが等振幅になるように予め調整されている。
【０１４５】
従って、ＦＥＴ４２ａのドレイン端に達した変調波の周波数の信号と、ＦＥＴ４２ａのドレイン端から出力される増幅信号に含まれる変調波の周波数の信号とは等振幅かつ逆位相になる。従ってこれら２つの変調波の周波数の信号は互いに打ち消し合うことになるので、２次相互変調歪み成分である変調波の周波数の信号がＦＥＴ４２ｂのドレインで被変調波の信号とミキシングされることにより相互変調歪みを悪化させるという事態を避けることが出来る。
【０１４６】
同様に、反転増幅器４５ｂで増幅された変調波の周波数の信号は、２倍波短絡回路４３ｄを通過してＦＥＴ４２ｃのドレイン端に達する。なお、変調波の周波数の信号が２倍波短絡回路４３ｄを通過する際、２倍波短絡回路４３ｄの損失のために多少減衰する。
【０１４７】
また、反転増幅器４５ｂの利得は、反転増幅器４５ｂから反転増幅されて出力された信号が２倍波短絡回路４３ｂの損失により減衰して通過し、ＦＥＴ４２ｃのドレイン端に達した時の振幅と、ＦＥＴ４２ｃのドレイン端から出力される増幅信号に含まれる変調波の周波数の信号の振幅とが等振幅になるように予め調整されている。
【０１４８】
従って、ＦＥＴ４２ｃのドレイン端に達した変調波の周波数の信号と、ＦＥＴ４２ｃのドレイン端から出力される増幅信号に含まれる変調波の周波数の信号とは等振幅かつ逆位相になる。従ってこれら２つの変調波の周波数の信号は互いに打ち消し合うことになるので、２次相互変調歪み成分である変調波の周波数の信号がＦＥＴ４２ｃのドレインで被変調波の信号とミキシングされることにより３次相互変調歪みを悪化させるという事態を避けることが出来る。
【０１４９】
ＦＥＴ４２ａ及びＦＥＴ４２ｃのドレインから出力された増幅信号は、第１の実施の形態と同様に合成回路／整合回路２８でインピーダンスが整合されるとともに合成されて出力端子２９に出力される。
【０１５０】
このように本実施の形態の電力増幅装置６２は、変調波の周波数の信号どうしが、ＦＥＴ４２ａ及びＦＥＴ４２ｃのそれぞれのドレイン端で互いに他を打ち消し合うので、ドレインで、変調波の周波数の信号と被変調波の周波数の信号とがミキシングすることによる相互変調歪みの悪化を防止することが出来る。
【０１５１】
さらに、本実施の形態の電力増幅装置６２は、２倍波短絡回路４３ａ、４３ｂ、４３ｃ、４３ｄ等の損失により変調波の周波数の信号が減衰する場合であっても、変調波の周波数の信号を反転増幅器４５ａ、４５ｂで増幅するので、ＦＥＴ４２ａ及びＦＥＴ４２ｃのそれぞれのドレイン端で２つの変調波の周波数の信号を等振幅逆位相とすることが出来る。従って、ＦＥＴ４２ａなどの線形性を最大限に利用した広帯域で低歪みな特性を得ることが出来る。
【０１５２】
さらに、ＦＥＴ４２ｂのＦＥＴサイズをＦＥＴ４２ａ及びＦＥＴ４２ｃより小さくし、それに応じて反転増幅器４５ａ及び４５ｂの利得を増加させることにより、ＦＥＴ４２ｂに入力される被変調波の周波数の信号を小さくすることが出来るので、電力増幅装置６２の効率を向上させることが出来る。さらに、このような場合には、ＦＥＴ４２ｂのドレインから出力された増幅信号はＦＥＴ４２ａやＦＥＴ４２ｃのドレインから出力される増幅信号に比べて微弱である。従って、ＦＥＴ４２ｂの増幅信号を終端抵抗４８により終端する代わりに、ＦＥＴ４２ａやＦＥＴ４２ｃから出力された増幅信号とともに合成して出力端子２９から出力しても歪み成分は平均的にはほとんど増加しない。従ってＦＥＴ４２ｂの増幅信号を終端抵抗４８の代わりに、ＦＥＴ４２ａやＦＥＴ４２ｃから出力された増幅信号とともに合成して出力端子２９から出力してもよい。
【０１５３】
なお、図８に、本実施の形態の電力増幅装置６２を誘電体多層基板内に形成した例を示す。
【０１５４】
誘電体基板９１上には整合回路／分配回路４１、ＦＥＴ４２ａ、４２ｂ、及び４２ｃ、反転増幅器４５ａ及び４５ｂ、チップコンデンサであるキャパシタ２７ａ及び２７ｂ、及び合成回路／整合回路２８が形成されている。誘電体基板９１の下層には、シールド電極が形成された誘電体基板９２が形成されている。
【０１５５】
誘電体基板９２の下層には誘電体基板９３が形成されている。誘電体基板９３には２倍波短絡回路４３ａ、４３ｂ、４３ｃ、及び４３ｄが形成されている。また、誘電体基板９３と誘電体基板９４のシールド電極である接地層との間に、キャパシタ４４ａ、４４ｂ、４６ａ、４６ｂが形成されている。そして、誘電体基板９２の下層にはシールド電極が形成された誘電体基板９４が形成されている。
【０１５６】
なお、本実施の形態では、ＦＥＴ４２ａとＦＥＴ４２ｃとはＦＥＴサイズが同一であるとしたが、これに限らない。ＦＥＴ４２ａとＦＥＴ４２ｃとがＦＥＴサイズが異なっていても構わない。なお、この場合には、ＦＥＴ４２ｂのサイズは、ＦＥＴ４２ａとＦＥＴ４２ｃとのうちＦＥＴサイズが小さい方よりもＦＥＴサイズが小さいことが好ましい。
【０１５７】
さらに、本実施の形態の終端抵抗４８の代わりにキャパシタ、インダクタ及び抵抗を組み合わせた構成を持つ終端負荷や、キャパシタと抵抗とを組み合わせた構成を持つ終端負荷や、インダクタと抵抗とを組み合わせた構成を持つ終端負荷や、キャパシタとインダクタとを組み合わせた構成を持つ終端負荷を用いることも出来る。
【０１５８】
なお、第２の実施の形態の電力増幅装置６２のうち、ＦＥＴ４２ｃ、２倍波短絡回路４３ｃ及び４３ｄ、反転増幅器４５ｂ、キャパシタ４４ｂ及び４６ｂ、キャパシタ２７ｂを設けない構成の電力増幅器であっても本実施の形態と同等の効果を得ることが出来る。
【０１５９】
すなわち、図４において、整合回路／分配回路４１の代わりに入力を２分配する整合回路／分配回路に置き換え、また、合成回路／整合回路２８の代わりに、キャパシタ２７ａを通過した増幅信号を出力端子２９に出力するととともに、そのインピーダンスを整合させる整合回路に置き換えればよい。このようにすることによっても本実施の形態と同等の効果を得ることが出来る。
【０１６０】
さらに、第２の実施の形態の電力増幅装置６２では、増幅信号が出力端子に出力されるＦＥＴ４２ａ及びＦＥＴ４２ｃは２個であり、変調波の周波数の信号を打ち消すためのＦＥＴ４２ｂは１個使用されているがこれに限らない。変調波の周波数の信号を打ち消すためのＦＥＴを一つ設け、増幅信号が出力端子に出力されるＦＥＴを（Ｎ−１）個設けた電力増幅器であってもよい。この場合（Ｎ−１）個のＦＥＴのそれぞれＦＥＴのゲートには、被変調波の周波数の信号をＮ分配する整合回路／分配回路のそれぞれの出力が接続されている。また変調波の周波数の信号を打ち消すためのＦＥＴのゲートには、この整合回路／分配回路の残りの出力が接続されている。そして、（Ｎ−１）個のＦＥＴのそれぞれのＦＥＴと変調波の周波数の信号を打ち消すためのＦＥＴとの間には、それぞれ図４の２倍波短絡回路４３ｂ、キャパシタ４６ａ、反転増幅器４５ａ、キャパシタ４４ａ、２倍波短絡回路４３ａ、及びキャパシタ２７ａの回路部分と同等の回路構成を有する回路が接続される。また、（Ｎ−１）個のＦＥＴのそれぞれのＦＥＴから出力された信号は、それぞれのＦＥＴのキャパシタ２７ａと同等のキャパシタを経由して、（Ｎ−１）個の入力を合成してインピーダンスを整合させる合成回路／整合回路から出力端子２９に出力されるものとする。
【０１６１】
さらに、本実施の形態では、ＦＥＴ４２ｂのドレインには、ＦＥＴ４２ａ及び４２ｃのそれぞれに至る回路の経路上にそれぞれ２倍波短絡回路４３ｂ及び２倍波短絡回路４３ｃを設けたが、これに限らない。ＦＥＴ４２ｂのドレインに２倍波短絡回路の一方を接続し、その２倍波短絡回路の他方を反転増幅器４５ａの入力、及び反転増幅器４５ｂの入力に接続する構成も可能である。また、このような電力増幅装置において、上述したように、増幅信号が出力端子に出力されるＦＥＴを（Ｎ−１）個設けた構成にすることも可能である。このようにすれば、２倍波短絡回路の個数を少なくすることが出来る。
【０１６２】
このように、ＦＥＴ４２ｂのドレインからＦＥＴ４２ａ及びＦＥＴ４２ｃに至る回路のそれぞれの経路上の各素子のうち、２倍波短絡回路４３ｂ及び２倍波短絡回路４３ｃを共通化することが出来るが、さらに、ＦＥＴ４２ｂのドレインからＦＥＴ４２ａ及びＦＥＴ４２ｃに至る経路上のそれぞれの素子の全部または一部をさらに共通化することも出来る。
【０１６３】
例えばＦＥＴ４２ｂのドレインからＦＥＴ４２ａのドレインに至る経路上の素子のうち、２倍波短絡回路４３ｂ及びキャパシタ４６ａを、ＦＥＴ４２ｂのドレインからＦＥＴ４２ｃのドレインに至る回路部分のうちの２倍波短絡回路４３ｃ及びキャパシタ４６ｂと共通化することが出来る。すなわち、ＦＥＴ４２ｂのドレインに２倍波短絡回路の一方を接続し、その２倍波短絡回路の他方を図示していない分配回路で２分配し、その２分配した一方の出力を反転増幅器４５ａの入力に接続し、他方の出力を反転増幅器４５ｂの入力に接続する。また、２倍波短絡回路の他方にはキャパシタ４６ａ及び４６ｂを共通化したキャパシタの一方を接続し、その他方を接地する。
【０１６４】
また、例えばＦＥＴ４２ｂのドレインからＦＥＴ４２ａのドレインに至る経路上の回路部分のうち、２倍波短絡回路４３ｂ及びキャパシタ４６ａ及び反転増幅器４５ａを、ＦＥＴ４２ｂのドレインからＦＥＴ４２ｃのドレインに至る経路上の回路部分のうちの２倍波短絡回路４３ｃ及びキャパシタ４６ｂ及び反転増幅器４５ｂとを共通化することが出来る。すなわち、ＦＥＴ４２ｂのドレインに２倍波短絡回路の一方を接続し、その２倍波短絡回路の他方にキャパシタの一方及び反転増幅器の入力を接続し、そのキャパシタの他方は接地し、反転増幅器の出力に図示していない分配回路の入力を接続し、その分配回路で２分配された出力を２倍波短絡回路４３ａの他方及び２倍波短絡回路４３ｄの他方に接続し、２倍波短絡回路４３ａ及び４３ｄの他方に、キャパシタ４４ａ及び４４ｂを接続する。
【０１６５】
また、例えばＦＥＴ４２ｂのドレインからＦＥＴ４２ａのドレインに至る回路部分のうち、２倍波短絡回路４３ｂ及びキャパシタ４６ａ及び反転増幅器４５ａ及びキャパシタ４４ａを、ＦＥＴ４２ｂのドレインからＦＥＴ４２ｃのドレインに至る回路部分のうちの２倍波短絡回路４３ｃ及びキャパシタ４６ｂ及び反転増幅器４５ｂ及びキャパシタ４４ｂとを共通化することが出来る。すなわち、ＦＥＴ４２ｂのドレインに２倍波短絡回路の一方を接続し、その２倍波短絡回路の他方にキャパシタの一方及び反転増幅器の入力を接続し、そのキャパシタの他方は接地し、反転増幅器の出力にキャパシタ及び図示していない分配回路の入力を接続し、そのキャパシタの他方は接地し、その分配回路で２分配された出力を２倍波短絡回路４３ａの他方及び２倍波短絡回路４３ｄの他方に接続する。
【０１６６】
また、例えば、ＦＥＴ４２ｂのドレインからＦＥＴ４２ａのドレインに至る回路部分のうち、２倍波短絡回路４３ｂ及びキャパシタ４６ａ及び反転増幅器４５ａ及びキャパシタ４４ａ、２倍波短絡回路４３ａを、ＦＥＴ４２ｂのドレインからＦＥＴ４２ｃのドレインに至る回路部分のうちの２倍波短絡回路４３ｃ及びキャパシタ４６ｂ及び反転増幅器４５ｂ及びキャパシタ４４ｂ、２倍波短絡回路４３ｄとを共通化することが出来る。すなわち、ＦＥＴ４２ｂのドレインに２倍波短絡回路の一方を接続し、その２倍波短絡回路の他方にキャパシタの一方及び反転増幅器の入力を接続し、そのキャパシタの他方は接地し、反転増幅器の出力にキャパシタ及びもう一つの２倍波短絡回路の他方を接続し、その２倍波短絡回路の他方に図示していない分配回路の入力を接続し、その分配回路で２分配された出力をＦＥＴ４２ａのドレイン及びＦＥＴ４２ｃのドレインに接続する。
【０１６７】
このような電力増幅装置において、上述したように、増幅信号が出力端子に出力されるＦＥＴを（Ｎ−１）個設けた構成にすることも出来ることはいうまでもない。
【０１６８】
さらに、第１の実施の形態や第２の実施の形態で説明した電力増幅装置を複数組み合わせた構成を有する電力増幅装置であってもよい。
【０１６９】
例えば、図４の電力増幅装置６２を２つ組み合わせるとは、２つの電力増幅装置６２の整合回路／分配回路４１を共通化することを意味する。すなわち、共通化するとは、２つの整合回路／分配回路４１を一つの整合回路／分配回路として実現することを意味する。従ってこのように共通化した整合回路／分配回路は、一つの入力端子２１から被変調波の周波数の信号を入力し、６分配する。このうち３つの出力は一方の電力増幅装置６２のＦＥＴに入力され、残りの３つの出力は他方の電力増幅装置６２のＦＥＴに入力される。
【０１７０】
そして、合成回路／整合回路２８も同様に共通化する。すなわち、共通化するとは、２つの合成回路／整合回路２８を一つの合成回路／整合回路として実現することを意味する。従ってこのように共通化した合成回路／整合回路２８は、４つの増幅信号を合成して一つの出力端子２９に出力するとともにそのインピーダンスを整合させるものとなる。そして、一方の電力増幅装置６２のキャパシタ２７ａ及び２７ｂを通過した増幅信号が共通化された合成回路／整合回路の２つの入力に入力され、他方の電力増幅装置６２のキャパシタ２７ａ及び２７ｂを通過した増幅信号が共通化された合成回路／整合回路の残りの２つの入力に入力されるものとする。そして、これら４つの増幅信号が共通化された合成回路／整合回路で合成されるとともに、インピーダンスが整合されて一つの出力端子２９から出力されるものとする。
【０１７１】
このようにすれば、第１の実施の形態の電力増幅装置６１、及び第２の実施の形態の電力増幅装置６２、及び第２の実施の形態で説明した電力増幅装置６２を変形した電力増幅装置を複数個及び／または複数種類組み合わせた電力増幅装置も得ることが出来る。このように本実施の形態の電力増幅装置を複数個及び／または複数種類組み合わせた電力増幅装置の整合回路／分配回路は、組み合わせる前の各整合回路／分配回路を上記と同様に共通化したものを用いる。また、同様に本実施の形態の電力増幅装置を複数個及び／または複数種類組み合わせた電力増幅装置の合成回路／整合回路は、組み合わせる前の各合成回路／整合回路を上記と同様に共通化したものを用いる。このように本実施の形態の電力増幅装置を組み合わせた電力増幅装置も本実施の形態と同等の効果を得ることが出来る。
【０１７２】
なお、本実施の形態のＦＥＴは本発明の増幅素子の例であり、本実施の形態の２倍波短絡回路は本発明のフィルタの例であり、本実施の形態のＦＥＴ２３ａは本発明の第１の増幅素子の例であり、本実施の形態のＦＥＴ２３ｂは本発明の第２の増幅素子の例であり、本実施の形態の２倍波短絡／バイアスチョーク回路２４ａは本発明の第１のフィルタの例であり、本実施の形態の２倍波短絡／バイアスチョーク回路２４ｂは本発明の第２のフィルタの例であり、本実施の形態のＦＥＴ４２ａは本発明の第１の増幅素子の例であり、本実施の形態のＦＥＴ４２ｃは本発明の第１の増幅素子の例であり、本実施の形態のＦＥＴ４２ｂは本発明の第２の増幅素子の例である。
【０１７３】
なお、本発明の増幅素子は、本実施の形態におけるＦＥＴに限らず、トランジスタなど他の増幅素子であっても構わない。
【０１７４】
さらに、本発明の無線通信装置とは、例えば、携帯電話、ＰＨＳ、自動車電話、列車電話、船舶電話、航空機電話、コードレス電話、ポケットベルなどの移動体無線装置及びその基地局装置を含む。
【０１７５】
【発明の効果】
以上説明したところから明らかなように、本発明は、従来とは異なった構成で、増幅素子の出力側の回路部分の変調波の周波数におけるインピーダンスを低くすることが出来る電力増幅装置、及び無線通信装置を提供することが出来る。
【０１７６】
また、本発明は、増幅素子の出力側の回路部分の変調波の周波数におけるインピーダンスをより低くすることが出来、増幅素子の線形性をより有効に利用することが出来る電力増幅装置、及び無線通信装置を提供することが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における電力増幅装置の構成を示す図
【図２】本発明の第１の実施の形態における電力増幅装置のうち、差周波反転回路、２倍波短絡／バイアスチョーク回路の部分の詳細な構成を示す図
【図３】本発明の第１の実施の形態における電力増幅装置のうち、差周波反転回路、２倍波短絡／バイアスチョーク回路の部分の詳細な構成を示す図
【図４】本発明の第２の実施の形態における電力増幅装置の構成を示す図
【図５】本発明の第１の実施の形態における電力増幅装置を誘電体多層基板内に形成した例を示す図
【図６】本発明の第１の実施の形態における電力増幅装置を半導体基板上に誘電体層を配置して形成した例を示す図
【図７】本発明の第１の実施の形態における電力増幅装置をセラミック高周波パッケージ内に実装した例を示す図
【図８】本発明の第１の実施の形態における電力増幅装置を誘電体多層基板内に形成した例を示す図
【図９】本発明の第１、及び第２の実施の形態における無線回路の構成を示す図
【図１０】従来の歪み特性が良好な電力増幅装置の構成を示す図
【符号の説明】
１ 発振器
２ 発振器
３ 変調器
４ ミキサ
５ 電力増幅器
６ アンテナ共用器
７ アンテナ
２１ 入力端子
２２ 整合回路／分配回路
２３ａ ＦＥＴ
２３ｂ ＦＥＴ
２４ａ ２倍波短絡／バイアスチョーク回路
２４ｂ ２倍波短絡／バイアスチョーク回路
２５ａ キャパシタ
２５ｂ キャパシタ
２６ 差周波反転回路
２７ａ キャパシタ
２７ｂ キャパシタ
２８ 合成回路／整合回路
２９ 出力端子
４１ 整合回路／分配回路
４２ａ ＦＥＴ
４２ｂ ＦＥＴ
４２ｃ ＦＥＴ
４５ａ 反転増幅器
４５ｂ 反転増幅器

Claims (20)

1. 被変調波の周波数の信号を２分配する分配回路と、
   前記分配回路の一方の出力に入力が接続された第１の増幅素子と、
   前記分配回路の他方の出力に入力が接続された第２の増幅素子と、
   前記第１の増幅素子の出力と前記第２の増幅素子の出力とを合成して出力する合成回路と、
   前記第１の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の周波数の信号の変調波の周波数帯の信号を通過させる第１のフィルタと、
   前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の周波数の信号の変調波の周波数帯の信号を通過させる第２のフィルタと、
   前記第１のフィルタの他方と前記第２のフィルタの他方との間に接続され、前記変調波の周波数帯の信号を、その位相を反転させて通過させる反転回路とを備え、
   前記反転回路は、第１のインダクタと、
   第２のインダクタと、
   第４のインダクタと、
   第１のキャパシタと、
   第２のキャパシタと、
   第３のキャパシタと、
   第４のキャパシタとを有し、
   前記第１のインダクタは、その一方が前記第１のフィルタの他方に接続され、その他方が前記第２のインダクタの一方に接続され、
   前記第２のインダクタの他方は、前記第２のフィルタの他方に接続され、
   前記第１のキャパシタは、その一方が前記第１のインダクタの一方に接続され、その他方が接地されており、
   前記第２のキャパシタは、その一方が前記第１のインダクタの他方に接続され、その他方が接地されており、
   前記第３のキャパシタは、その一方が前記第２のインダクタの他方に接続され、その他方が接地されており、
   前記第４のインダクタは、その一方がバイアス電源に接続され、その他方が前記第１のインダクタの他方に接続されており、
   前記第４のキャパシタは、その一方が前記第４のインダクタの一方に接続され、その他方が接地されている電力増幅装置。
2. 被変調波の周波数の信号を少なくとも２分配する分配回路と、
   前記分配回路の一方の出力に入力が接続された第１の増幅素子と、
   前記分配回路の他方の出力に入力が接続された第２の増幅素子と、
   前記第１の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる第１のフィルタと、
   前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
   前記第１のフィルタの他方に出力が接続され、前記第２のフィルタの他方に入力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する反転増幅器とを備え、
   前記第１の増幅素子の出力は外部に出力され、かつ前記第２の増幅素子の出力は終端されている電力増幅装置。
3. 被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
   前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
   前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
   前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれの出力が接続された（Ｎ−１）分配回路の入力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる第１のフィルタと、
   前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
   前記第２のフィルタの他方にその入力が接続され、前記第１のフィルタの他方にその出力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する反転増幅器と、
   少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
   前記第２の増幅素子の出力は終端されている電力増幅装置。
4. 被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
   前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
   前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
   前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれ一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる（Ｎ−１）個の第１のフィルタと、
   前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
   前記第２のフィルタの他方にその入力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する反転増幅器と、
   少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
   前記（Ｎ−１）個の第１のフィルタの他方は、前記反転増幅器の出力に接続された（Ｎ−１）分配回路の（Ｎ−１）個の出力のそれぞれに接続されており、前記第２の増幅素子の出力は終端されている電力増幅装置。
5. 被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
   前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
   前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
   前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれ一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる（Ｎ−１）個の第１のフィルタと、
   前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
   前記（Ｎ−１）個の第１のフィルタの他方にそれぞれ出力が接続され、入力が前記第２のフィルタの他方に接続された（Ｎ−１）分配回路の（Ｎ−１）個の出力のそれぞれに接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する（Ｎ−１）個の反転増幅器と、
   少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
   前記第２の増幅素子の出力は終端されている電力増幅装置。
6. 被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
   前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
   前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
   前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれ一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる（Ｎ−１）個の第１のフィルタと、
   前記（Ｎ−１）個の第１のフィルタの他方にそれぞれ出力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する（Ｎ−１）個の反転増幅器と、
   前記（Ｎ−１）個の反転増幅器の入力にそれぞれ一方が接続され、他方が前記第２の増幅素子の出力に接続された（Ｎ−１）分配回路の（Ｎ−１）個の出力のそれぞれに接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる（Ｎ−１）個の第２のフィルタと、
   少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
   前記第２の増幅素子の出力は終端されている電力増幅装置。
7. 被変調波の周波数の信号を少なくとも２分配する分配回路と、
   前記分配回路の一方の出力に入力が接続された第１の増幅素子と、
   前記分配回路の他方の出力に入力が接続された第２の増幅素子と、
   前記第１の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる第１のフィルタと、
   前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
   前記第１のフィルタの他方に出力が接続され、前記第２のフィルタの他方に入力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する反転増幅器とを備え、
   少なくとも前記第１の増幅素子の出力は外部に出力されており、
   前記第２の増幅素子は、前記第１の増幅素子より増幅素子サイズが小さい電力増幅装置。
8. 被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
   前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
   前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
   前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれの出力が接続された（Ｎ−１）分配回路の入力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる第１のフィルタと、
   前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
   前記第２のフィルタの他方にその入力が接続され、前記第１のフィルタの他方にその出力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する反転増幅器と、
   少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
   前記第２の増幅素子は、前記第１の増幅素子より増幅素子サイズが小さい電力増幅装置。
9. 被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
   前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
   前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
   前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれ一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる（Ｎ−１）個の第１のフィルタと、
   前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
   前記第２のフィルタの他方にその入力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する反転増幅器と、
   少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
   前記（Ｎ−１）個の第１のフィルタの他方は、前記反転増幅器の出力に接続された（Ｎ−１）分配回路の（Ｎ−１）個の出力のそれぞれに接続されており、
   前記第２の増幅素子は、前記第１の増幅素子より増幅素子サイズが小さい電力増幅装置。
10. 被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
    前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
    前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
    前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれ一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる（Ｎ−１）個の第１のフィルタと、
    前記第２の増幅素子の出力に一方が接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる第２のフィルタと、
    前記（Ｎ−１）個の第１のフィルタの他方にそれぞれ出力が接続され、入力が前記第２のフィルタの他方に接続された（Ｎ−１）分配回路の（Ｎ−１）個の出力のそれぞれに接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する（Ｎ−１）個の反転増幅器と、
    少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
    前記第２の増幅素子は、前記第１の増幅素子より増幅素子サイズが小さい電力増幅装置。
11. 被変調波の周波数の信号をＮ（Ｎは３以上の整数）分配する分配回路と、
    前記分配回路のＮ個の出力のうち（Ｎ−１）個の出力にそれぞれ入力が接続された（Ｎ−１）個の第１の増幅素子と、
    前記分配回路の前記（Ｎ−１）個の出力以外の前記分配回路の出力に入力が接続された第２の増幅素子と、
    前記（Ｎ−１）個の第１の増幅素子の出力にそれぞれ一方が接続され、前記被変調波の周波数の信号を通過させず、前記被変調波の変調波の周波数帯の信号を通過させる（Ｎ−１）個の第１のフィルタと、
    前記（Ｎ−１）個の第１のフィルタの他方にそれぞれ出力が接続され、前記変調波の周波数帯の信号を、その位相を反転させて増幅する（Ｎ−１）個の反転増幅器と、
    前記（Ｎ−１）個の反転増幅器の入力にそれぞれ一方が接続され、他方が前記第２の増幅素子の出力に接続された（Ｎ−１）分配回路の（Ｎ−１）個の出力のそれぞれに接続され、前記被変調波の周波数の信号を通過させず、前記変調波の周波数帯の信号を通過させる（Ｎ−１）個の第２のフィルタと、
    少なくとも前記（Ｎ−１）個の第１の増幅素子の出力を合成して出力する合成回路とを備え、
    前記第２の増幅素子は、前記第１の増幅素子より増幅素子サイズが小さい電力増幅装置。
12. 前記終端されているとは、前記第２の増幅素子の出力に終端抵抗を接続した、または前記第２の増幅素子の出力にキャパシタ及び／またはインダクタから構成される終端負荷を接続したことである請求項２〜６のいずれかに記載の電力増幅装置。
13. 請求項１、３〜６、８〜１１のいずれかに記載の電力増幅装置を複数備え、
    それらの電力増幅装置の各分配回路は、共通化されており、同じ前記被変調波の周波数の信号を入力し、
    それらの電力増幅装置の各合成回路は、共通化されており、一つに合成された出力信号を出力する電力増幅装置。
14. 請求項２または７に記載の電力増幅装置複数と、
    それらの電力増幅装置の外部に出力すべき出力を合成して出力する合成回路とを備え、
    それらの電力増幅装置の各分配回路は共通化されており、同じ前記被変調波の周波数の信号を入力する電力増幅装置。
15. 請求項１〜１１のいずれかに記載の電力増幅装置が形成されている誘電体多層基板を備えた電力増幅装置。
16. 前記誘電体多層基板は、その上部に配置された半導体基板と、前記半導体基板の下部に配置された誘電体多層基板とを有する請求項１５記載の電力増幅装置。
17. その内部に前記誘電体多層基板が配置されている内部整合基板を備えた請求項１６記載の電力増幅装置。
18. 前記被変調波の周波数の信号の周波数は、前記変調波の周波数帯の信号の周波数帯域の千倍以下である請求項１〜１１のいずれかに記載の電力増幅装置。
19. 前記第１のフィルタ及び前記第２のフィルタは、前記変調波の周波数の信号の高調波成分を通過させる請求項１〜１１のいずれかに記載の電力増幅装置。
20. 送信波を出力する送信回路を少なくとも備え、
    前記送信回路には請求項１〜１１のいずれかに記載の電力増幅装置が用いられている無線通信装置。

Images