JP4118964B2 - 消弧回路及び消弧方法 - Google Patents
消弧回路及び消弧方法 Download PDFInfo
- Publication number
- JP4118964B2 JP4118964B2 JP51601599A JP51601599A JP4118964B2 JP 4118964 B2 JP4118964 B2 JP 4118964B2 JP 51601599 A JP51601599 A JP 51601599A JP 51601599 A JP51601599 A JP 51601599A JP 4118964 B2 JP4118964 B2 JP 4118964B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output terminal
- input
- resonance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3411—Constructional aspects of the reactor
- H01J37/3444—Associated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/02—Details
- H01J2237/0203—Protection arrangements
- H01J2237/0206—Extinguishing, preventing or controlling unwanted discharges
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Generation Of Surge Voltage And Current (AREA)
- Plasma Technology (AREA)
Description
技術分野
本発明は、消弧回路に関し、特に、グロー放電を発生させる電源回路に適用した場合に、グロー放電中に生じたアーク放電を消弧できる消弧回路に関する。
背景技術
従来のグロー放電用電源回路は、直流電圧生成回路と、直流電圧生成回路の陽極、陰極にそれぞれ接続された陽極端子と陰極端子とを有している。このうち陰極端子をターゲットに接続し、陽極端子を基板ホルダーに接続し、基板ホルダーに基板を保持させ、低圧力雰囲気中でターゲットと基板の一面(以下で基板表面と称する。)を対向させた状態で、直流電圧生成回路を起動して直流電圧を陽極端子と陰極端子との間に印加させると、基板表面とターゲットとの間にグロー放電発生させ、ターゲットをスパッタリングさせて、基板表面に薄膜を成膜することができる。
しかしながら、グロー放電中に何らかの異常が生じると、アーク放電が生じてしまうことがある。アーク放電が生じると、ターゲットが局部的にスパッタリングされ、基板表面に不均一な薄膜が成膜されてしまう。場合によっては基板表面に成膜された薄膜が破壊されてしまうことがあった。
本発明は上記課題に鑑みてなされたもので、グロー放電を生じさせる電源回路に用いられ、アーク放電を確実に消弧できる消弧回路を提供することを目的とする。
発明の開示
本発明の消弧回路は、制御端子と２つの入出力端子とを備え、前記制御端子に入力される電圧に基づいて、前記２つの入出力端子間が導通するように構成されたスイッチ素子と、一次巻線と電圧検出用コンデンサとの直列接続回路であって、一端が一方の入出力端子に接続され、他端が他方の入出力端子に接続された検出回路と、前記一次巻線と磁気結合され、一端が前記制御端子に接続され、他端が前記入出力端子のいずれか一方に接続された二次巻線とを有する。
本発明の消弧回路においては、前記一次巻線にトリガ電流が流れると、前記二次巻線に誘起された電圧で前記スイッチ素子が導通することにより、前記電圧検出用コンデンサが放電し、前記一次巻線に放電電流が流れると、前記放電電流は、前記トリガ電流と同じ向きで前記一次巻線に流れるように構成してもよい。
本発明の消弧回路においては、少なくとも１個のインダクタンス素子を有し、前記インダクタンス素子の一端は、前記入出力端子のいずれか一方又は両方に接続されるように構成してもよい。
本発明の他の消弧回路は、制御端子と２つの入出力端子とを備え、前記制御端子に入力される電圧に基づいて、前記２つの入出力端子間が導通するように構成されたスイッチ素子と、一次巻線と電圧検出用コンデンサとの直列接続回路であって、一端が一方の入出力端子に接続され、他端が他方の入出力端子に接続された検出回路と、前記一次巻線と磁気結合され、一端が前記制御端子に接続され、他端が前記入出力端子のいずれか一方に接続された二次巻線と、共振用インダクタンス素子と共振用コンデンサとの直列接続回路であって、一端が前記一方の入出力端子に接続され、他端が前記他方の入出力端子に接続された共振回路と、前記共振回路の一端と前記一方の入出力端子との間又は前記共振回路の他端と前記他方の入出力端子との間のいずれか一方又は両方に挿入されたダイオードとを有するように構成されている。
また、本発明の他の消弧回路においては、前記消弧回路は少なくとも１個のインダクタンス素子を有し、前記インダクタンス素子の一端は、前記共振用コンデンサの端子に接続されるように構成してもよい。
さらに、本発明の他の消弧回路においては、前記消弧回路は、電圧制限回路を有し、前記電圧制限回路は、前記電圧検出回路と並列に接続され、前記電圧検出回路の両端子間に、定常状態での極性と逆極性の電圧が生じたときに、前記電圧検出回路の両端子間に生じる電圧が、一定電圧以上に上昇しないように構成してもよい。
また、本発明の消弧方法は、定常状態において、第１、第２の出力端子から負荷に定電圧を供給する間に共振用コンデンサを予め充電しておき、負荷のインピーダンスが急減した場合には、前記インピーダンスの急減を検出し、前記第１、第２の出力端子間に接続されたスイッチ素子を導通状態にさせ、前記第１、第２の出力端子間を短絡させると共に、前記共振用コンデンサを放電させ、前記放電の電流を共振用インダクタンスに流し、前記共振用コンデンサと前記共振用インダクタンス素子に共振動作させ、該共振動作により、前記共振用コンデンサに前記定常状態での極性と逆向きの電圧を発生させ、前記逆向きの電圧によって、前記スイッチ素子を非導通状態にし、前記第１、第２の出力端子の間の電圧を前記定常状態に復帰させるように構成されている。
本発明の消弧方法においては、前記スイッチ素子が導通状態になり、前記第１、第２の出力端子間が短絡されたときに、該スイッチ素子を介して前記第１、第２の出力端子の間に流れる電流の経路中にダイオード素子を予め挿入しておき、前記スイッチ素子を介して前記第１、第２の出力端子の間に電流が流れたときに、前記共振用コンデンサに生じた前記定常状態とは逆向きの電圧により、前記ダイオード素子を逆バイアスさせ、前記共振動作を終了させるように構成してもよい。
本発明の消弧方法においては、電圧検出用コンデンサと一次巻線とが直列接続された回路を前記第１、第２の出力端子の間に接続し、前記定常状態で予め前記電圧検出用コンデンサを充電しておき、前記負荷のインピーダンスが急減したときに、前記電圧検出用コンデンサの放電によって前記一次巻線に電流を流し、前記一次巻線と磁気結合した二次巻線に電圧を誘起させ、前記二次巻線に誘起された電圧によって前記スイッチ素子を導通状態にするように構成してもよい。
本発明の消弧方法においては、前記電圧検出用コンデンサに、遅延回路を接続しておき、前記遅延回路で、前記電圧検出用コンデンサに充電を開始してから、前記電圧検出用コンデンサの両端子間の電圧が、定常状態における前記両端子間の電圧になるまでの時間を長くするように構成してもよい。
以上の構成を有する本発明にあっては、直流電圧を生成する直流電源の両端をそれぞれスイッチ素子の入出力端子に接続し、各入出力端子を第１、第２の出力端子とし、それぞれに真空雰囲気中におかれた電極を１個ずつ接続して、各電極を離間させた状態で直流電源を起動すると、電極間に高電圧が印加され、グロー放電が生じる。一方の電極にターゲットを、他方の電極に基板をそれぞれ接続し、ターゲットと基板とを対向配置しておくと、グロー放電によってターゲット材料をスパッタリングして基板表面に薄膜を成膜することができる。
本発明では、電圧検出用コンデンサと一次巻線が直列接続された電圧検出回路を有しており、予め定常状態で電圧検出用コンデンサを充電しておくと、その後何らかの異常によりアーク放電が生じて第１、第２の出力端子間の電位差が急減したときに、電圧検出用コンデンサから放電電流を一次巻線に供給し、一次巻線と磁気結合した二次巻線に電圧を誘起させることができる。
予め電圧検出用コンデンサに適当な値の電圧を充電しておくと、二次巻線に電圧が誘起されたときに、第１、第２の出力端子間に接続された非導通状態のスイッチ素子を導通状態にすることができ、第１、第２の出力端子間を短絡して、電極間を短絡させてアーク放電を消弧することができる。アーク放電は、生じてからごく短時間で消弧されるので、基板表面に成膜される薄膜の膜質が悪化することはない。
さらに、本発明の消弧回路において、一次巻線にトリガ電流が流れると、二次巻線に誘起された電圧でスイッチ素子が導通することにより、電圧検出用コンデンサが放電すると、一次巻線に、トリガ電流と同じ向きに放電電流が流れるように構成してもよい。
このように構成することにより、放電電流は、スイッチ素子を導通させるトリガ電流と同じ向きに流れるので、放電電流が流れている間はスイッチ素子の導通状態が維持され、電圧検出用コンデンサからの放電が終了するまで、スイッチ素子の導通状態を維持させることができる。
さらに又、本発明においてインダクタンス素子を設け、その一端が入出力端子のいずれか一方又は両方に接続されるように構成してもよい。
この場合には、何らかの異常でアーク放電が生じ、電極間に大電流が流れようとしても、インダクタンス素子により、電極間に流れる電流が制限されるので、電極間の電位差を急減させることができる。従って、アーク放電が生じたときに、予め充電されていた電圧検出用コンデンサを放電させ、放電電流でスイッチ素子を導通させてアーク放電を消弧することができる。
また、本発明の他の消弧回路では、共振回路を有している。このような構成では、定常状態で予め電圧検出用コンデンサと、共振用コンデンサとを充電しておく。その状態でアーク放電が生じると、スイッチ素子が導通して出力端子間が短絡するとともに、共振用コンデンサが放電され、放電電流が共振用インダクタンスに流れ、共振用コンデンサと共振用インダクタンス素子が共振動作をする。共振動作により、共振用コンデンサに定常状態での極性と逆向きの電圧を発生させることにより、スイッチ素子を非導通状態にすることができる。
一例として、第１、第２の出力端子間が短絡されたときに、該スイッチ素子を介して第１、第２の出力端子の間に流れる電流の経路中にダイオード素子を予め挿入しておくと、第１、第２の出力端子の間に電流が流れたときに、共振用コンデンサに生じた定常状態とは逆向きの電圧により、ダイオード素子を逆バイアスさせ、スイッチ素子を非導通状態にすることができる。
この場合には、電圧検出用コンデンサが放電を終了する前に非導通状態にすることができるので、スイッチ素子が非導通状態に復帰するまでの時間を短縮することができ、アーク放電を消弧した後に、再び定常状態に復帰させるまでの時間を短縮することができる。
このように共振回路を設けた場合に、共振動作で生じる逆向きの電圧が大きすぎると、第１、第２の出力端子間が短絡してアーク放電が消弧された直後に、第１、第２の出力端子間の電圧が過度に上昇して再びアーク放電可能な電圧になり、アーク放電が発生してしまうことがある。
そこで、本発明において、電圧検出回路と並列に電圧制限回路を接続している。この場合には、第１、第２の出力端子間の電圧が所定電圧以上に上昇しないようにすることができるため、所定電圧を適当な値に設定することにより、第１、第２の出力端子間の電圧が、アーク放電可能な電圧まで上昇しないようにすることができる。従って、第１、第２の出力端子間が短絡した直後に再びアーク放電が生じないようにすることができる。
また、本発明の消弧方法によれば、第１、第２の出力端子のそれぞれに真空雰囲気中におかれた電極を１個ずつ接続して、各電極を離間させた状態で直流電源を起動すると、電極間に高電圧が印加され、定常状態でグロー放電が生じる。
その後何らかの異常によりアーク放電が生じて電極間のインピーダンスが急減すると、その急減を検出して第１、第２の出力端子間に接続されたスイッチ素子を導通状態にさせると第１、第２の出力端子間が短絡し、電極間が短絡するので、アーク放電を消弧することができる。
スイッチ素子を導通させてアーク放電を消弧するとともに、定常状態で予め充電された共振用コンデンサを放電させ、放電の電流を共振用インダクタンスに流して、共振用コンデンサと共振用インダクタンス素子に共振動作させることにより、共振用コンデンサに定常状態での極性と逆向きの電圧を発生させ、逆向きの電圧によって、スイッチ素子を非導通状態にして、定常状態に復帰させることができる。
本発明の消弧方法においては、電圧検出用コンデンサと一次巻線とが直列接続された回路を第１、第２の出力端子の間に接続し、定常状態で予め電圧検出用コンデンサを充電しておき、負荷のインピーダンスが急減したときに、電圧検出用コンデンサの放電によって一次巻線に電流を流し、一次巻線と磁気結合した二次巻線に電圧を誘起させ、二次巻線に誘起された電圧によってスイッチ素子を導通状態にするように構成してもよい。
このように構成することにより、電圧検出用コンデンサの放電で負荷のインピーダンスの急減を検出し、放電電流を一次巻線に流してスイッチ素子を導通させることにより、第１、第２の出力端子間を短絡させて、アーク放電を消弧することが可能になる。
本発明の消弧方法においては、電圧検出用コンデンサに、遅延回路を接続しておき、遅延回路で、電圧検出用コンデンサに充電を開始してから、定常状態における両端の電圧になるまでの時間を長くしている。
このように構成することにより、第１、第２の出力端子間の電圧が定常状態における電圧に達し、グロー放電が可能な状態になる前に、電圧検出用コンデンサの両端の電圧が、一次巻線に電流を流して二次巻線に電圧を誘起させ、スイッチ素子を導通状態にできるだけの電圧に達しないようにすることができる。
従って、グロー放電が発生する前に、アーク放電が可能な状態になったときに、誤ってスイッチ素子を導通させ、第１、第２の出力端子を短絡させることができないようにすることができるので、グロー放電を確実に発生させることができる。
【図面の簡単な説明】
第１図は、本発明の一実施形態の電源回路を示す回路図であり、第２図は、本発明の一実施形態の電源回路の動作を説明する第１の図である。第３図は、本発明の一実施形態の電源回路の動作を説明する第２の図であり、第４図は、本発明の一実施形態の電源回路の動作を説明する第３の図である。第５図は、本発明の一実施形態の電源回路の動作を説明する第４の図である。
また、第６図は本発明の一実施形態の電源回路の第１の変形例を示す回路図であり、第７図は本発明の一実施形態の電源回路の第２の変形例を示す回路図である。
さらに、第８図は本発明の他の実施形態の電源回路を示す回路図である。第９図は、本発明の他の実施形態の電源回路に流れる電流を示す第１の図であり、第１０図は、本発明の他の実施形態の電源回路に流れる電流を示す第２の図である。
また、第１１図は、本発明の他の実施形態の電源回路に流れる電流を示す第３の図であり、第１２図は、本発明の他の実施形態の電源回路に流れる電流を示す第４の図である。第１３図は本発明の他の実施形態の電源回路の動作を示す図である。
さらに、第１４図は、本発明の他の実施形態の電源回路の第１の変形例を示す回路図であり、第１５図は本発明の他の実施形態の電源回路の第２の変形例を示す回路図である。第１６図は本発明の他の実施形態の電源回路の第２の変形例の動作を示す図である。第１７図は本発明の電源回路を用いたスパッタリング装置の構成を示す断面図である。
発明を実施するための最良の形態
以下、添付図面を参照して本発明に係る電源回路の好ましい実施の形態を詳細に説明する。
第１図の符号１に、本発明の一実施形態のグロー放電用電源回路を示す。この電源回路１は、直流電圧生成回路２と正極出力端子１２と負極出力端子１３とを有している。直流電圧生成回路２の正極は正極出力端子１２に接続されて接地され、負極は後述する電流制限用コイル４を介して負極出力端子１３に接続されており、直流電圧生成回路２を起動すると、負極出力端子１３に、接地電位に対して負の直流電圧を印加できるように構成されている。
上述の電源回路１が設けられたスパッタリング装置を第１７図の符号９０に示す。このスパッタリング装置９０は真空槽９５と基板ホルダー９２とターゲット９３とを有しており、基板ホルダー９２は真空槽９５の内部底面に配置され、ターゲット９３は基板ホルダー９２と対向するように配置されている。基板ホルダー９２には電源回路１の正極出力端子１２が接続され、ターゲット９３には負極出力端子１３が接続されている。
予め、基板ホルダー９２に基板９１を保持させ、ターゲット９３と基板９１の一面(以下基板表面と称する。)を対向させて真空槽９５内を真空排気しておく。
この状態で直流電圧生成回路２を起動して、正極出力端子１２と負極出力端子１３との間に高電圧の直流電圧を印加すると、グロー放電が発生する。第１図の符号１４は、放電時における正極出力端子１２と負極出力端子１３との間のインピーダンスを示す仮想的な負荷である。グロー放電が維持されている間は、負荷１４は高インピーダンスになっている。
グロー放電が発生するとターゲット材料がスパッタリングされ、ターゲット材料からなる薄膜が基板表面に成膜される。
しかしながら、何らかの異常が生じると、グロー放電がアーク放電に移行してしまい、ターゲットが局部的にスパッタリングされ、基板表面に不均一な薄膜が成膜されてしまう。本発明の電源回路１には、その対策として消弧回路３が設けられている。
この消弧回路３は、電流制限用コイル４と、電圧検出回路５と、二次巻線８と、スイッチ素子９とを有している。
直流電圧生成回路２の負極と負極出力端子１３との間には、電流制限用コイル４が挿入されており、直流電圧生成回路２が動作している間には、直流電圧生成回路２から負荷１４には、電流制限用コイル４を介して、電流が供給されるように構成されている。
定常状態でグロー放電を発生させている間に、何らかの異常が生じてアーク放電が生じると、等価的な負荷１４のインピーダンスが急減して、正極出力端子１２と負極出力端子１３との間に大電流が流れようとするが、電流制限コイル４により、流れる電流は制限されるから、正極出力端子１２と負極出力端子１３との間の電位差が小さくなる。
正極出力端子１２と負極出力端子１３との間には、上述した電圧検出回路５が設けられている。電圧検出回路５は電圧検出用コンデンサ６と一次巻線７とを有しており、電圧検出用コンデンサ６と一次巻線７とが直列接続されてなる。このうち、電圧検出用コンデンサ６は直流電圧生成回路２の負極側に配置され、一次巻線７は直流電圧生成回路２の負極側に配置されている。定常状態では、電圧検出用コンデンサ６は予め直流電圧生成回路２の両端子間の電圧で充電されており、一次巻線７には電流は流れないようにされている。このとき、電圧検出用コンデンサ６の負極側の端子には負極性の電圧が、正極側の端子には正極性の電圧がそれぞれ発生している。
正極出力端子１２は接地されているので、正極出力端子１２と負極出力端子１３との電位差が小さくなると、電圧検出用コンデンサ６の負極側の端子の電位が急速に上昇する。負極側の端子の電位の上昇に伴って、電圧検出用コンデンサ６の正極側の端子の電位も上昇する。
正極側の端子には一次巻線７が接続されているので、正極側の端子の電位は接地電位よりも高くなり、電圧検出用コンデンサ６が放電し、第２図に示すように、電圧検出用コンデンサ６から一次巻線７へと放電電流Ｉ1が流れる。
上述の二次巻線８は、一次巻線７と磁気結合されており、一次巻線７に放電電流Ｉ1が流れると、二次巻線８の両端に電圧が誘起される。
上述したスイッチ素子９は、第１、第２の入出力端子９ａ、９ｂ、制御端子９ｃ及びＮＰＮ型のトランジスタ１１を有しており、トランジスタ１１のコレクタ端子、エミッタ端子がそれぞれ第１、第２の入出力端子９ａ、９ｂにされ、ベース端子が制御端子９ｃにされている。
制御端子９ｃは二次巻線８の一方の端子８ａに接続され、第２の入出力端子９ｂは二次巻線８の他方の端子８ｂに接続されている。二次巻線８は、一次巻線７に放電電流Ｉ1が流れることにより、制御端子９ｃ側の端子８ａには正極性の電圧が生じ、第２の入出力端子側の端子８ｂには負極性の電圧が生じるように、一次巻線７と磁気結合されており、二次巻線８に電圧が誘起されると、制御端子９ｃには第２の入出力端子９ｂよりも高い電圧が印加される。制御端子９ｃに第２の入出力端子９ｂよりも高い電圧が印加されると、トランジスタ１１のエミッタ−ベース間が順バイアスされる。
第１の入出力端子９ａには正極出力端子１２が接続され、第２の入出力端子９ｂには負極出力端子１３が接続されており、第１の入出力端子９ａには、第２の入出力端子９ｂからみて正電圧が印加されている。トランジスタ１１のエミッタ−ベース間が順バイアスされるとスイッチ素子９が導通し、二次巻線の正極側端子８ａからスイッチ素子９を介して二次巻線の負極側端子８ｂに電流Ｉ2が流れる。スイッチ素子９が導通すると、正極出力端子１２と負極出力端子１３との間が短絡する。
アーク放電が生じてから、スイッチ素子９が導通して正極出力端子１２と負極出力端子１３との間が短絡されるまでの時間はごく短時間(数μｓｅｃ程度)であり、一旦生じたアーク放電は瞬間的に消弧される。
正極出力端子１２と負極出力端子１３との間が短絡すると、第４図に示すように、電圧検出用コンデンサ６から流れる放電電流Ｉ1は、一次巻線７ｂに流れ、一次巻線７ｂからスイッチ素子９を介して電圧検出用コンデンサ６へと帰還する。このとき放電電流Ｉ1は、スイッチ素子９を正極出力端子１２側から負極出力端子１３側へと流れ、他方、スイッチ素子９と逆方向に、一次巻線７を負極出力端子１３側から正極出力端子１２側へと流れる。
このような経路で放電電流Ｉ1が流れるとともに、直流電圧生成回路２の正極から、スイッチ素子９と電流制限用コイル４を介して直流電圧生成回路２の負極へと電流Ｉ3が流れる。
電圧検出用コンデンサ６の放電が終了し、一次巻線７に放電電流Ｉ1が供給されなくなると、二次巻線８に誘起されていた電圧が消滅するのでスイッチ素子９が非導通状態になり、第５図に示すように、直流電圧生成回路２の正極から一次巻線７を介して電圧検出コンデンサ６へ電流Ｉ4が流れ、電圧検出コンデンサ６が充電される。電圧検出コンデンサ６が充電されるとともに負極出力端子１３の電位が低下し、負極出力端子１３の電位が定常状態と同じ電位まで低下すると、グロー放電が可能な状態に復帰する。
以上説明したように、本発明の一実施形態の電源回路１によれば、アーク放電が発生しても、ごく短時間(数μｓｅｃ程度)でアーク放電を消弧することができるので、グロー放電により基板表面にターゲット材料をスパッタリングさせて薄膜を成膜する場合に、アーク放電が長時間なされることで不均一な薄膜が成膜されたり、薄膜が破壊されることなく、均一な薄膜を成膜することができる。
なお、第１図〜第５図には、電流制限用コイル４が、負極出力端子１３と直流電圧生成回路２の負極との間に設けられ、電圧検出用コンデンサ６が負極出力端子１３側に配置された回路を示したが、本発明の構成はこれに限らず、第６図に示すように、電流制限用コイル４は負極出力端子１３と直流電圧生成回路２の負極との間に設けられていてもよいし、電圧検出用コンデンサ６が正極出力端子１２側に配置されていてもよい。
さらに、アーク放電が生じたときに負荷に流れる電流を制限する素子は、電流制限用コイル４に限られるものではない。
また、第１図〜第６図には、スイッチ素子９が、ＮＰＮ型トランジスタ１１を有する回路を示したが、本発明の構成はこれに限らず、第７図に示すように、スイッチ素子９がｎチャネル型のＩＧＢＴ(Insulated gate bipolar mode transistor)１５を有する構成とし、ＩＧＢＴ１５のゲート端子が制御端子９ｃにされ、コレクタ端子とエミッタ端子がそれぞれ第１、第２の入出力端子９ａ、９ｂにされるようにしてもよい。この場合には、ＩＧＢＴ１５を保護するために、第２の制御端子９ｂと制御端子９ｃとの間に、電圧制限用のツェナーダイオード１６を接続するとともに、一次巻線７と電圧検出用コンデンサ６との間に、電流制限用の抵抗１７を設けておくとよい。さらにスイッチ素子９は、ｐチャネル型のＩＧＢＴを有するものとしてもよいし、ＰＮＰ型のトランジスタを有するものとしてもよいし、ＭＯＳＦＥＴを有するものとしてもよい。
以下で、本発明の他の実施形態について説明する。第８図の符号２１に、本発明の他の実施形態の電源回路を示す。
この電源回路２１は、直流電圧生成回路２２と、消弧回路２３と、正極出力端子３２と、負極出力端子３３とを有している。このうち、第８図の直流電圧生成回路２２、正極出力端子３２、負極出力端子３３は、それぞれ第７図の直流電圧生成回路２、正極出力端子１２、負極出力端子１３と同じものであるので説明を省略する。
第８図の消弧回路２３は電流制限用コイル２４と、電圧検出回路２５と、二次巻線２８と、スイッチ素子２９と、電流制限用のツェナーダイオード３６と逆流防止用ダイオード３７と、共振回路３８とを有している。このうち、電流制限用コイル２４、電圧検出回路２５、二次巻線２８、スイッチ素子２９及び電流制限用のツェナーダイオード３６は、第７図に示した電流制限用コイル４、電圧検出回路５、二次巻線８、スイッチ素子９及び電流制限用のツェナーダイオード１６とそれぞれ同じものであるため説明を省略する。電流制限用のツェナーダイオード３６と逆流防止用ダイオード３７との詳細については、後述する。
直流電圧生成回路２２の負極と負極出力端子３３とは、電流制限用コイル２４と、後述する共振用コイル３９とを介して接続されており、電流制限用コイル２４と共振用コイル３９との接続部には、後述する共振用コンデンサ４０の一端が接続されている。共振用コンデンサ４０の他端は、正極出力端子３２に接続されており、共振用コイル３９と共振用コンデンサ４０とで共振回路３８を構成している。
上述した電源回路２１を用いて、スパッタリング法で基板表面に薄膜を成膜するには、予め、上述の正極出力端子３２と負極出力端子３３とを、それぞれ基板ホルダー９２とターゲット９３とに接続し、基板ホルダー９２に基板９１を保持させ、真空槽９５内でターゲット９３と基板９１の表面とを対向させ、真空槽９５内を真空排気しておく。
この状態で直流電圧生成回路２２を起動して、正極出力端子３２と負極出力端子３３との間に高電圧の直流電圧を印加すると、正極出力端子３２と負極出力端子３３との間でグロー放電が発生する。第８図の符号３４は、放電時における正極出力端子３２と負極出力端子３３との間のインピーダンスを示す仮想的な負荷である。グロー放電時には直流電圧生成回路２２から負荷３４に、電流制限用コイル２４と共振用コイル３９とを介して電流が供給される。グロー放電が維持されている間は、負荷３４は高インピーダンスになっている。
グロー放電が発生するとターゲット材料がスパッタリングされ、ターゲット材料からなる薄膜が基板表面に成膜される。
グロー放電を発生させている間に、何らかの原因でアーク放電が発生すると、正極出力端子３２から負極出力端子３３へ大電流が流れようとするが、電流制限コイル２４によって、正極出力端子３２から負極出力端子３３へ流れる電流は急増できないので、正極出力端子３２と負極出力端子３３との電位差が小さくなる。
正極出力端子３２は接地されているので、正極出力端子３２と負極出力端子３３との電位差が小さくなると、電圧検出用コンデンサ２６の負極側の端子の電位が急速に上昇する。負極側の端子の電位の上昇に伴って、電圧検出用コンデンサ６の正極側の端子の電位も上昇する。正極側の端子には一次巻線２７が接続されているので、正極側の端子の電位は接地電位よりも高くなる。
電圧検出コンデンサ２６は、グロー放電が生じている定常状態では直流電圧生成回路２２が生成する電圧で予め充電されており、電圧検出用コンデンサ２６が放電し、第９図に示すように、電圧検出用コンデンサ２６から一次巻線２７へと放電電流Ｉ21が流れる。
放電電流Ｉ21が流れると、二次巻線２８に電圧が誘起される。
スイッチ素子２９の第１の入出力端子２９ａは正極出力端子３２に接続され、第２の入出力端子２９ｂは逆流防止用ダイオード３７を介して負極出力端子３３に接続されており、第１の入出力端子２９ａには、第２の入出力端子２９ｂからみて正電圧が印加されている。このとき逆流防止用ダイオード３７のカソードは第２の入出力端子２９ｂに接続され、アノードは負極出力端子３３に接続されている。
二次巻線２８は、制御端子２９ｃ側の端子２８ａに正極性の電圧が誘起され、第２の入出力端子側の端子２８ｂに負極性の電圧が誘起されるように構成されており、二次巻線２８に電圧が誘起されると、スイッチ素子２９の制御端子２９ｃには、スイッチ素子２９の第２の入出力端子２９ｂより高い電圧が印加される。ＩＧＢＴ３５のエミッタ−ゲート間がバイアスされ、スイッチ素子２９が導通する。
スイッチ素子２９が導通すると、負極出力端子３３の電位が急速に上昇し、ほぼ接地電位に等しくなり、正極出力端子３２と負極出力端子３３との間が短絡する。負極出力端子３３の電位の一例を第１３図の曲線(Ｂ)に示す。第１３図では、時刻ｔ1に負極出力端子３３の電位が急速に上昇して、接地電位とほぼ同電位になるものとしている。
アーク放電が生じてから、スイッチ素子２９が導通して正極出力端子３２と負極出力端子３３との間が短絡されるまでの時間はごく短時間(数μｓｅｃ)であり、一旦生じたアーク放電はほぼ瞬間的に消弧される。
スイッチ素子２９が導通すると、アーク放電が消弧されるとともに、電圧検出用コンデンサ２６の一方の端子から、電流制限抵抗３１と、一次巻線２７と、スイッチ素子２９と、逆流防止用ダイオード３７とを介して電圧検出用コンデンサ２６の他方の端子へと放電電流Ｉ21が流れる。
上述した共振回路３８中の共振用コンデンサ４０は、定常状態では予め直流電圧生成回路２２の両端子間の電圧で充電されており、正極出力端子側の端子４０ａには正極性の電圧が発生し、共振用コイル側の端子４０ｂには負極性の電圧が発生している。スイッチ素子２９が導通すると、共振用コンデンサ４０の正極出力端子３２側の端子４０ａから、スイッチ素子２９と、逆流防止用ダイオード３７と、共振用コイル３９とを介して共振用コンデンサ４０の共振用コイル３９側の端子４０ｂとが接続されて閉ループ(以下で共振閉ループと称する。)が形成される。
共振閉ループが形成されると、共振用コンデンサ４０が放電を開始し、第１１図に示すように、共振用コンデンサ４０の正極側の端子４０ａから、スイッチ素子２９と逆流防止用ダイオード３７と共振用コイル３９とを介して、共振用コンデンサ４０の負極側の端子４０ｂへと電流Ｉ23が流れる。第１３図の曲線(Ａ)に、共振用コイル３９に流れる電流Ｉ23の波形の一例を示す。
共振用コンデンサ４０が放電して電流Ｉ23が流れると、充電時に共振用コンデンサ４０に蓄積されたエネルギーが共振用コイル３９へと移動し、共振用コイル３９に蓄積される。その結果共振用コンデンサ４０に蓄積されていたエネルギーが０になると、共振用コンデンサ４０は放電を終了する。
放電を終了した後には、共振用コイル３９に移動したエネルギーが共振用コンデンサ４０へと移動して、電流Ｉ23と同方向に電流が流れ続け、共振用コンデンサ４０が定常状態と逆極性に充電される。
共振用コイル３９に蓄積されたエネルギーが０になると、共振用コンデンサ４０の充電が終了する。充電が終了したときには、共振用コンデンサ４０の両端子間には、定常状態とほぼ同じ大きさで逆極性の電圧が生じ、共振用コンデンサ４０が放電して、共振閉ループに電流Ｉ23と逆向きの電流を流そうとするが、電流Ｉ23と逆向きの電流の流れる方向は、逆流防止用ダイオード３７の順方向と逆方向であって、逆流防止用ダイオード３７には逆バイアスがかかり、電流Ｉ23と逆向きの電流は共振閉ループには流れない。
電流Ｉ23と逆向きの電流が共振閉ループに流れないので、共振用コイル３９の両端子の電位はほぼ等しくなり、共振用コイル３９の電流制限用コイル２４側の端子Ｄの電位と、負極出力端子３３の電位とがほぼ等しくなる。
共振用コイル３９の電流制限用コイル２４側の端子Ｄの電位の一例を第１３図の曲線(Ｃ)に示す。第１３図では、時刻ｔ2で負極出力端子３３の電位が端子Ｄの電位とほぼ同電位になるものとしている。
負極出力端子３３が端子Ｄとほぼ同電位になると、負極出力端子３３には、共振用コンデンサ４０の負極側の端子に生じる正極性の電圧が印加され、正極出力端子３２の接地電位よりも高くなるので、スイッチ素子２９は強制的に非導通状態にされる。
スイッチ素子２９が強制的に非導通状態にされると、第１２図に示すように、一次巻線２７と電流制限抵抗３１とを介して電圧検出用コンデンサ２６に電流が流れ、直流電圧生成回路２２から電圧検出用コンデンサ２６へ充電がなされはじめるので、第１３図の時刻ｔ2以降には、負極出力端子３３の電位は低下する。負極出力端子３３の電位が定常状態と同じ電位まで低下すると、グロー放電が可能になる。
以上説明したように、第８図の電源回路２１には共振回路３８が設けられているので、スイッチ素子２９を導通させてアーク放電を消弧した後には、電圧検出用コンデンサ２６から一次巻線２７に放電電流Ｉ21が供給されていても、共振回路３９によってスイッチ素子２９を強制的に非導通状態にすることができる。
従って、電圧検出用コンデンサ６が放電電流Ｉ1の供給を停止するまでスイッチ素子２９を非導通状態にすることができなかった図１の電源回路１に比して、スイッチ素子２９を非導通状態にするまでの時間を短縮することができるので、アーク放電を消弧してから、定常状態に復帰するまでの時間を短縮することができる。
なお、第１４図の符号４１に示す電源回路のように、第８図に示す電源回路２１に、さらに電圧制限回路５０を設けてもよい。この電圧制限回路５０は定電圧回路５１とダイオード５２とが互いに逆向きに直列接続されてなる回路であって、正極出力端子３２と負極出力端子３３との間に、電圧検出回路２５と並列に接続されている。
ダイオード５２はアノードが正極出力端子３２に接続されており、定常状態では逆バイアスされるように構成されている。定電圧回路５１は、ダイオード５２が順バイアスされる極性の電圧が両端に印加されると導通し、導通したときに定電圧回路５１及びダイオード５２に電流が流れ、電流が流れたときに、両端の電圧が所定電圧の導通電圧で維持されるように構成されている。
定常状態では、ダイオード５２が逆バイアスされるため電圧制限回路５０には電流は流れない。
他方、アークが消弧された後、共振用コンデンサ４０が、定常状態とほぼ同じ大きさで逆極性の電圧に充電されると、負極性出力端子３３の電位は上昇するものの、定電圧回路５１の両端の電圧は導通電圧で維持されて、導通電圧以上には上昇しないので、正極出力端子３２と負極出力端子３３との間の電圧もまた、導通電圧以上には上昇しない。
電圧制限回路５０が設けられていない場合には、アーク放電が消弧され、負極出力端子３３の電位が正電圧側で過度に上昇すると、接地電位にある正極出力端子３２と正電圧にある負極出力端子３３との間の電圧が、アーク放電可能な電圧になってしまい、再びアーク放電が発生してしまうことがあった。
しかしながら、第１４図の電源回路４１では、電圧制限回路５０を設ける場合には、逆流防止用ダイオード３７に逆バイアスがかかった場合でも、正極出力端子３２と負極出力端子３３との間の電圧は、定電圧回路５１の導通電圧以上には上昇しない。
このため、導通電圧を適当に設定することにより、正極出力端子３２と正電圧にある負極出力端子３３との間の電圧が、アーク放電可能な電圧にまで達しないようにすることができる。
従って、逆流防止用ダイオード３７に逆バイアスがかかった後に、消弧されたアーク放電が再び発生しないようにすることができる。
第８図の電源回路２１では、直流電圧生成回路２２を起動してから定常状態に至ってグロー放電をするまでの間に、電圧検出用コンデンサ２６が充電され、負極出力端子３３の電位が変動したときにスイッチ素子２９を導通できる状態になっていると、グロー放電が発生する直前にアーク放電可能な状態になったときに、消弧回路２３が動作して正極出力端子３２と負極出力端子３３との間を短絡させてしまい、グロー放電を発生させることができなくなってしまうことがあった。
そこで、第１５図に示すような電源回路６１が提案された。この電源回路６１は、第８図の電源回路２１に遅延回路８１が更に設けられることで構成されている。遅延回路８１は、２つの遅延用抵抗８３、８４と、遅延用コンデンサ８２とを有し、一方の遅延用抵抗８４と遅延用コンデンサ８２とは直列接続されており、遅延用コンデンサ８２の一端が正極出力端子３２に接続され、一方の遅延用抵抗８４の一端がダイオード８６を介して負極出力端子３３に接続されている。他方の遅延用抵抗８３の一端は、一次巻線２７の負極側の端子２７ｂに接続され、他端は一方の遅延用抵抗８４と遅延用コンデンサ８２との接続部に接続されている。
このような電源回路６１で、直流電圧生成回路２２を起動すると、第１６図に示すように、直流電圧生成回路２２の正極から、電圧検出用コンデンサ２６と、一次巻線２７と、一方の遅延用抵抗８３と、他方の遅延用抵抗８４と、ダイオード８６とを介して負極出力端子３３へ電流Ｉ31が流れ、電圧検出用コンデンサ２６に充電がなされるとともに、直流電圧生成回路２２の正極から、遅延用コンデンサ８２と、他方の遅延用抵抗８４と、ダイオード８６を介して負極出力端子３２へ電流Ｉ32が流れて遅延コンデンサ８２に充電されるので、電圧検出用コンデンサ２６が充電され、電圧検出用コンデンサ２６の両端子間の電圧が一定電圧になるまでの時間が長くなる。
従って、正極出力端子３２と負極出力端子３３との間がグロー放電を発生可能な電位差になる前に、電圧検出用コンデンサ２６の両端子間の電圧が、一次巻線２７に電流を流し、スイッチ素子２９を導通させられるだけの電圧に達しないようにすることができる。
これにより、グロー放電が発生する直前に、アーク放電可能な状態になったときに、消弧回路２３が誤動作し、正極出力端子３２と負極出力端子３３との間が短絡しないようにすることができ、グロー放電を確実に発生させることができる。
なお、第８図〜第１６図では、スイッチ素子２９が、ｎチャネル型のＩＧＢＴを有するものとしているが、本発明のスイッチ素子２９はこれに限らず、ｐチャネル型のＩＧＢＴや、ＮＰＮ型トランジスタや、ＰＮＰ型トランジスタやＭＯＳＦＥＴを有するものとしてもよい。
産業上の利用可能性
以上説明したように、本発明による電源回路は、グロー放電を安定して発生させるための電源回路として有用であり、特にスパッタリング装置などの成膜装置に用いるものとして適したものである。
本発明は、消弧回路に関し、特に、グロー放電を発生させる電源回路に適用した場合に、グロー放電中に生じたアーク放電を消弧できる消弧回路に関する。
背景技術
従来のグロー放電用電源回路は、直流電圧生成回路と、直流電圧生成回路の陽極、陰極にそれぞれ接続された陽極端子と陰極端子とを有している。このうち陰極端子をターゲットに接続し、陽極端子を基板ホルダーに接続し、基板ホルダーに基板を保持させ、低圧力雰囲気中でターゲットと基板の一面(以下で基板表面と称する。)を対向させた状態で、直流電圧生成回路を起動して直流電圧を陽極端子と陰極端子との間に印加させると、基板表面とターゲットとの間にグロー放電発生させ、ターゲットをスパッタリングさせて、基板表面に薄膜を成膜することができる。
しかしながら、グロー放電中に何らかの異常が生じると、アーク放電が生じてしまうことがある。アーク放電が生じると、ターゲットが局部的にスパッタリングされ、基板表面に不均一な薄膜が成膜されてしまう。場合によっては基板表面に成膜された薄膜が破壊されてしまうことがあった。
本発明は上記課題に鑑みてなされたもので、グロー放電を生じさせる電源回路に用いられ、アーク放電を確実に消弧できる消弧回路を提供することを目的とする。
発明の開示
本発明の消弧回路は、制御端子と２つの入出力端子とを備え、前記制御端子に入力される電圧に基づいて、前記２つの入出力端子間が導通するように構成されたスイッチ素子と、一次巻線と電圧検出用コンデンサとの直列接続回路であって、一端が一方の入出力端子に接続され、他端が他方の入出力端子に接続された検出回路と、前記一次巻線と磁気結合され、一端が前記制御端子に接続され、他端が前記入出力端子のいずれか一方に接続された二次巻線とを有する。
本発明の消弧回路においては、前記一次巻線にトリガ電流が流れると、前記二次巻線に誘起された電圧で前記スイッチ素子が導通することにより、前記電圧検出用コンデンサが放電し、前記一次巻線に放電電流が流れると、前記放電電流は、前記トリガ電流と同じ向きで前記一次巻線に流れるように構成してもよい。
本発明の消弧回路においては、少なくとも１個のインダクタンス素子を有し、前記インダクタンス素子の一端は、前記入出力端子のいずれか一方又は両方に接続されるように構成してもよい。
本発明の他の消弧回路は、制御端子と２つの入出力端子とを備え、前記制御端子に入力される電圧に基づいて、前記２つの入出力端子間が導通するように構成されたスイッチ素子と、一次巻線と電圧検出用コンデンサとの直列接続回路であって、一端が一方の入出力端子に接続され、他端が他方の入出力端子に接続された検出回路と、前記一次巻線と磁気結合され、一端が前記制御端子に接続され、他端が前記入出力端子のいずれか一方に接続された二次巻線と、共振用インダクタンス素子と共振用コンデンサとの直列接続回路であって、一端が前記一方の入出力端子に接続され、他端が前記他方の入出力端子に接続された共振回路と、前記共振回路の一端と前記一方の入出力端子との間又は前記共振回路の他端と前記他方の入出力端子との間のいずれか一方又は両方に挿入されたダイオードとを有するように構成されている。
また、本発明の他の消弧回路においては、前記消弧回路は少なくとも１個のインダクタンス素子を有し、前記インダクタンス素子の一端は、前記共振用コンデンサの端子に接続されるように構成してもよい。
さらに、本発明の他の消弧回路においては、前記消弧回路は、電圧制限回路を有し、前記電圧制限回路は、前記電圧検出回路と並列に接続され、前記電圧検出回路の両端子間に、定常状態での極性と逆極性の電圧が生じたときに、前記電圧検出回路の両端子間に生じる電圧が、一定電圧以上に上昇しないように構成してもよい。
また、本発明の消弧方法は、定常状態において、第１、第２の出力端子から負荷に定電圧を供給する間に共振用コンデンサを予め充電しておき、負荷のインピーダンスが急減した場合には、前記インピーダンスの急減を検出し、前記第１、第２の出力端子間に接続されたスイッチ素子を導通状態にさせ、前記第１、第２の出力端子間を短絡させると共に、前記共振用コンデンサを放電させ、前記放電の電流を共振用インダクタンスに流し、前記共振用コンデンサと前記共振用インダクタンス素子に共振動作させ、該共振動作により、前記共振用コンデンサに前記定常状態での極性と逆向きの電圧を発生させ、前記逆向きの電圧によって、前記スイッチ素子を非導通状態にし、前記第１、第２の出力端子の間の電圧を前記定常状態に復帰させるように構成されている。
本発明の消弧方法においては、前記スイッチ素子が導通状態になり、前記第１、第２の出力端子間が短絡されたときに、該スイッチ素子を介して前記第１、第２の出力端子の間に流れる電流の経路中にダイオード素子を予め挿入しておき、前記スイッチ素子を介して前記第１、第２の出力端子の間に電流が流れたときに、前記共振用コンデンサに生じた前記定常状態とは逆向きの電圧により、前記ダイオード素子を逆バイアスさせ、前記共振動作を終了させるように構成してもよい。
本発明の消弧方法においては、電圧検出用コンデンサと一次巻線とが直列接続された回路を前記第１、第２の出力端子の間に接続し、前記定常状態で予め前記電圧検出用コンデンサを充電しておき、前記負荷のインピーダンスが急減したときに、前記電圧検出用コンデンサの放電によって前記一次巻線に電流を流し、前記一次巻線と磁気結合した二次巻線に電圧を誘起させ、前記二次巻線に誘起された電圧によって前記スイッチ素子を導通状態にするように構成してもよい。
本発明の消弧方法においては、前記電圧検出用コンデンサに、遅延回路を接続しておき、前記遅延回路で、前記電圧検出用コンデンサに充電を開始してから、前記電圧検出用コンデンサの両端子間の電圧が、定常状態における前記両端子間の電圧になるまでの時間を長くするように構成してもよい。
以上の構成を有する本発明にあっては、直流電圧を生成する直流電源の両端をそれぞれスイッチ素子の入出力端子に接続し、各入出力端子を第１、第２の出力端子とし、それぞれに真空雰囲気中におかれた電極を１個ずつ接続して、各電極を離間させた状態で直流電源を起動すると、電極間に高電圧が印加され、グロー放電が生じる。一方の電極にターゲットを、他方の電極に基板をそれぞれ接続し、ターゲットと基板とを対向配置しておくと、グロー放電によってターゲット材料をスパッタリングして基板表面に薄膜を成膜することができる。
本発明では、電圧検出用コンデンサと一次巻線が直列接続された電圧検出回路を有しており、予め定常状態で電圧検出用コンデンサを充電しておくと、その後何らかの異常によりアーク放電が生じて第１、第２の出力端子間の電位差が急減したときに、電圧検出用コンデンサから放電電流を一次巻線に供給し、一次巻線と磁気結合した二次巻線に電圧を誘起させることができる。
予め電圧検出用コンデンサに適当な値の電圧を充電しておくと、二次巻線に電圧が誘起されたときに、第１、第２の出力端子間に接続された非導通状態のスイッチ素子を導通状態にすることができ、第１、第２の出力端子間を短絡して、電極間を短絡させてアーク放電を消弧することができる。アーク放電は、生じてからごく短時間で消弧されるので、基板表面に成膜される薄膜の膜質が悪化することはない。
さらに、本発明の消弧回路において、一次巻線にトリガ電流が流れると、二次巻線に誘起された電圧でスイッチ素子が導通することにより、電圧検出用コンデンサが放電すると、一次巻線に、トリガ電流と同じ向きに放電電流が流れるように構成してもよい。
このように構成することにより、放電電流は、スイッチ素子を導通させるトリガ電流と同じ向きに流れるので、放電電流が流れている間はスイッチ素子の導通状態が維持され、電圧検出用コンデンサからの放電が終了するまで、スイッチ素子の導通状態を維持させることができる。
さらに又、本発明においてインダクタンス素子を設け、その一端が入出力端子のいずれか一方又は両方に接続されるように構成してもよい。
この場合には、何らかの異常でアーク放電が生じ、電極間に大電流が流れようとしても、インダクタンス素子により、電極間に流れる電流が制限されるので、電極間の電位差を急減させることができる。従って、アーク放電が生じたときに、予め充電されていた電圧検出用コンデンサを放電させ、放電電流でスイッチ素子を導通させてアーク放電を消弧することができる。
また、本発明の他の消弧回路では、共振回路を有している。このような構成では、定常状態で予め電圧検出用コンデンサと、共振用コンデンサとを充電しておく。その状態でアーク放電が生じると、スイッチ素子が導通して出力端子間が短絡するとともに、共振用コンデンサが放電され、放電電流が共振用インダクタンスに流れ、共振用コンデンサと共振用インダクタンス素子が共振動作をする。共振動作により、共振用コンデンサに定常状態での極性と逆向きの電圧を発生させることにより、スイッチ素子を非導通状態にすることができる。
一例として、第１、第２の出力端子間が短絡されたときに、該スイッチ素子を介して第１、第２の出力端子の間に流れる電流の経路中にダイオード素子を予め挿入しておくと、第１、第２の出力端子の間に電流が流れたときに、共振用コンデンサに生じた定常状態とは逆向きの電圧により、ダイオード素子を逆バイアスさせ、スイッチ素子を非導通状態にすることができる。
この場合には、電圧検出用コンデンサが放電を終了する前に非導通状態にすることができるので、スイッチ素子が非導通状態に復帰するまでの時間を短縮することができ、アーク放電を消弧した後に、再び定常状態に復帰させるまでの時間を短縮することができる。
このように共振回路を設けた場合に、共振動作で生じる逆向きの電圧が大きすぎると、第１、第２の出力端子間が短絡してアーク放電が消弧された直後に、第１、第２の出力端子間の電圧が過度に上昇して再びアーク放電可能な電圧になり、アーク放電が発生してしまうことがある。
そこで、本発明において、電圧検出回路と並列に電圧制限回路を接続している。この場合には、第１、第２の出力端子間の電圧が所定電圧以上に上昇しないようにすることができるため、所定電圧を適当な値に設定することにより、第１、第２の出力端子間の電圧が、アーク放電可能な電圧まで上昇しないようにすることができる。従って、第１、第２の出力端子間が短絡した直後に再びアーク放電が生じないようにすることができる。
また、本発明の消弧方法によれば、第１、第２の出力端子のそれぞれに真空雰囲気中におかれた電極を１個ずつ接続して、各電極を離間させた状態で直流電源を起動すると、電極間に高電圧が印加され、定常状態でグロー放電が生じる。
その後何らかの異常によりアーク放電が生じて電極間のインピーダンスが急減すると、その急減を検出して第１、第２の出力端子間に接続されたスイッチ素子を導通状態にさせると第１、第２の出力端子間が短絡し、電極間が短絡するので、アーク放電を消弧することができる。
スイッチ素子を導通させてアーク放電を消弧するとともに、定常状態で予め充電された共振用コンデンサを放電させ、放電の電流を共振用インダクタンスに流して、共振用コンデンサと共振用インダクタンス素子に共振動作させることにより、共振用コンデンサに定常状態での極性と逆向きの電圧を発生させ、逆向きの電圧によって、スイッチ素子を非導通状態にして、定常状態に復帰させることができる。
本発明の消弧方法においては、電圧検出用コンデンサと一次巻線とが直列接続された回路を第１、第２の出力端子の間に接続し、定常状態で予め電圧検出用コンデンサを充電しておき、負荷のインピーダンスが急減したときに、電圧検出用コンデンサの放電によって一次巻線に電流を流し、一次巻線と磁気結合した二次巻線に電圧を誘起させ、二次巻線に誘起された電圧によってスイッチ素子を導通状態にするように構成してもよい。
このように構成することにより、電圧検出用コンデンサの放電で負荷のインピーダンスの急減を検出し、放電電流を一次巻線に流してスイッチ素子を導通させることにより、第１、第２の出力端子間を短絡させて、アーク放電を消弧することが可能になる。
本発明の消弧方法においては、電圧検出用コンデンサに、遅延回路を接続しておき、遅延回路で、電圧検出用コンデンサに充電を開始してから、定常状態における両端の電圧になるまでの時間を長くしている。
このように構成することにより、第１、第２の出力端子間の電圧が定常状態における電圧に達し、グロー放電が可能な状態になる前に、電圧検出用コンデンサの両端の電圧が、一次巻線に電流を流して二次巻線に電圧を誘起させ、スイッチ素子を導通状態にできるだけの電圧に達しないようにすることができる。
従って、グロー放電が発生する前に、アーク放電が可能な状態になったときに、誤ってスイッチ素子を導通させ、第１、第２の出力端子を短絡させることができないようにすることができるので、グロー放電を確実に発生させることができる。
【図面の簡単な説明】
第１図は、本発明の一実施形態の電源回路を示す回路図であり、第２図は、本発明の一実施形態の電源回路の動作を説明する第１の図である。第３図は、本発明の一実施形態の電源回路の動作を説明する第２の図であり、第４図は、本発明の一実施形態の電源回路の動作を説明する第３の図である。第５図は、本発明の一実施形態の電源回路の動作を説明する第４の図である。
また、第６図は本発明の一実施形態の電源回路の第１の変形例を示す回路図であり、第７図は本発明の一実施形態の電源回路の第２の変形例を示す回路図である。
さらに、第８図は本発明の他の実施形態の電源回路を示す回路図である。第９図は、本発明の他の実施形態の電源回路に流れる電流を示す第１の図であり、第１０図は、本発明の他の実施形態の電源回路に流れる電流を示す第２の図である。
また、第１１図は、本発明の他の実施形態の電源回路に流れる電流を示す第３の図であり、第１２図は、本発明の他の実施形態の電源回路に流れる電流を示す第４の図である。第１３図は本発明の他の実施形態の電源回路の動作を示す図である。
さらに、第１４図は、本発明の他の実施形態の電源回路の第１の変形例を示す回路図であり、第１５図は本発明の他の実施形態の電源回路の第２の変形例を示す回路図である。第１６図は本発明の他の実施形態の電源回路の第２の変形例の動作を示す図である。第１７図は本発明の電源回路を用いたスパッタリング装置の構成を示す断面図である。
発明を実施するための最良の形態
以下、添付図面を参照して本発明に係る電源回路の好ましい実施の形態を詳細に説明する。
第１図の符号１に、本発明の一実施形態のグロー放電用電源回路を示す。この電源回路１は、直流電圧生成回路２と正極出力端子１２と負極出力端子１３とを有している。直流電圧生成回路２の正極は正極出力端子１２に接続されて接地され、負極は後述する電流制限用コイル４を介して負極出力端子１３に接続されており、直流電圧生成回路２を起動すると、負極出力端子１３に、接地電位に対して負の直流電圧を印加できるように構成されている。
上述の電源回路１が設けられたスパッタリング装置を第１７図の符号９０に示す。このスパッタリング装置９０は真空槽９５と基板ホルダー９２とターゲット９３とを有しており、基板ホルダー９２は真空槽９５の内部底面に配置され、ターゲット９３は基板ホルダー９２と対向するように配置されている。基板ホルダー９２には電源回路１の正極出力端子１２が接続され、ターゲット９３には負極出力端子１３が接続されている。
予め、基板ホルダー９２に基板９１を保持させ、ターゲット９３と基板９１の一面(以下基板表面と称する。)を対向させて真空槽９５内を真空排気しておく。
この状態で直流電圧生成回路２を起動して、正極出力端子１２と負極出力端子１３との間に高電圧の直流電圧を印加すると、グロー放電が発生する。第１図の符号１４は、放電時における正極出力端子１２と負極出力端子１３との間のインピーダンスを示す仮想的な負荷である。グロー放電が維持されている間は、負荷１４は高インピーダンスになっている。
グロー放電が発生するとターゲット材料がスパッタリングされ、ターゲット材料からなる薄膜が基板表面に成膜される。
しかしながら、何らかの異常が生じると、グロー放電がアーク放電に移行してしまい、ターゲットが局部的にスパッタリングされ、基板表面に不均一な薄膜が成膜されてしまう。本発明の電源回路１には、その対策として消弧回路３が設けられている。
この消弧回路３は、電流制限用コイル４と、電圧検出回路５と、二次巻線８と、スイッチ素子９とを有している。
直流電圧生成回路２の負極と負極出力端子１３との間には、電流制限用コイル４が挿入されており、直流電圧生成回路２が動作している間には、直流電圧生成回路２から負荷１４には、電流制限用コイル４を介して、電流が供給されるように構成されている。
定常状態でグロー放電を発生させている間に、何らかの異常が生じてアーク放電が生じると、等価的な負荷１４のインピーダンスが急減して、正極出力端子１２と負極出力端子１３との間に大電流が流れようとするが、電流制限コイル４により、流れる電流は制限されるから、正極出力端子１２と負極出力端子１３との間の電位差が小さくなる。
正極出力端子１２と負極出力端子１３との間には、上述した電圧検出回路５が設けられている。電圧検出回路５は電圧検出用コンデンサ６と一次巻線７とを有しており、電圧検出用コンデンサ６と一次巻線７とが直列接続されてなる。このうち、電圧検出用コンデンサ６は直流電圧生成回路２の負極側に配置され、一次巻線７は直流電圧生成回路２の負極側に配置されている。定常状態では、電圧検出用コンデンサ６は予め直流電圧生成回路２の両端子間の電圧で充電されており、一次巻線７には電流は流れないようにされている。このとき、電圧検出用コンデンサ６の負極側の端子には負極性の電圧が、正極側の端子には正極性の電圧がそれぞれ発生している。
正極出力端子１２は接地されているので、正極出力端子１２と負極出力端子１３との電位差が小さくなると、電圧検出用コンデンサ６の負極側の端子の電位が急速に上昇する。負極側の端子の電位の上昇に伴って、電圧検出用コンデンサ６の正極側の端子の電位も上昇する。
正極側の端子には一次巻線７が接続されているので、正極側の端子の電位は接地電位よりも高くなり、電圧検出用コンデンサ６が放電し、第２図に示すように、電圧検出用コンデンサ６から一次巻線７へと放電電流Ｉ1が流れる。
上述の二次巻線８は、一次巻線７と磁気結合されており、一次巻線７に放電電流Ｉ1が流れると、二次巻線８の両端に電圧が誘起される。
上述したスイッチ素子９は、第１、第２の入出力端子９ａ、９ｂ、制御端子９ｃ及びＮＰＮ型のトランジスタ１１を有しており、トランジスタ１１のコレクタ端子、エミッタ端子がそれぞれ第１、第２の入出力端子９ａ、９ｂにされ、ベース端子が制御端子９ｃにされている。
制御端子９ｃは二次巻線８の一方の端子８ａに接続され、第２の入出力端子９ｂは二次巻線８の他方の端子８ｂに接続されている。二次巻線８は、一次巻線７に放電電流Ｉ1が流れることにより、制御端子９ｃ側の端子８ａには正極性の電圧が生じ、第２の入出力端子側の端子８ｂには負極性の電圧が生じるように、一次巻線７と磁気結合されており、二次巻線８に電圧が誘起されると、制御端子９ｃには第２の入出力端子９ｂよりも高い電圧が印加される。制御端子９ｃに第２の入出力端子９ｂよりも高い電圧が印加されると、トランジスタ１１のエミッタ−ベース間が順バイアスされる。
第１の入出力端子９ａには正極出力端子１２が接続され、第２の入出力端子９ｂには負極出力端子１３が接続されており、第１の入出力端子９ａには、第２の入出力端子９ｂからみて正電圧が印加されている。トランジスタ１１のエミッタ−ベース間が順バイアスされるとスイッチ素子９が導通し、二次巻線の正極側端子８ａからスイッチ素子９を介して二次巻線の負極側端子８ｂに電流Ｉ2が流れる。スイッチ素子９が導通すると、正極出力端子１２と負極出力端子１３との間が短絡する。
アーク放電が生じてから、スイッチ素子９が導通して正極出力端子１２と負極出力端子１３との間が短絡されるまでの時間はごく短時間(数μｓｅｃ程度)であり、一旦生じたアーク放電は瞬間的に消弧される。
正極出力端子１２と負極出力端子１３との間が短絡すると、第４図に示すように、電圧検出用コンデンサ６から流れる放電電流Ｉ1は、一次巻線７ｂに流れ、一次巻線７ｂからスイッチ素子９を介して電圧検出用コンデンサ６へと帰還する。このとき放電電流Ｉ1は、スイッチ素子９を正極出力端子１２側から負極出力端子１３側へと流れ、他方、スイッチ素子９と逆方向に、一次巻線７を負極出力端子１３側から正極出力端子１２側へと流れる。
このような経路で放電電流Ｉ1が流れるとともに、直流電圧生成回路２の正極から、スイッチ素子９と電流制限用コイル４を介して直流電圧生成回路２の負極へと電流Ｉ3が流れる。
電圧検出用コンデンサ６の放電が終了し、一次巻線７に放電電流Ｉ1が供給されなくなると、二次巻線８に誘起されていた電圧が消滅するのでスイッチ素子９が非導通状態になり、第５図に示すように、直流電圧生成回路２の正極から一次巻線７を介して電圧検出コンデンサ６へ電流Ｉ4が流れ、電圧検出コンデンサ６が充電される。電圧検出コンデンサ６が充電されるとともに負極出力端子１３の電位が低下し、負極出力端子１３の電位が定常状態と同じ電位まで低下すると、グロー放電が可能な状態に復帰する。
以上説明したように、本発明の一実施形態の電源回路１によれば、アーク放電が発生しても、ごく短時間(数μｓｅｃ程度)でアーク放電を消弧することができるので、グロー放電により基板表面にターゲット材料をスパッタリングさせて薄膜を成膜する場合に、アーク放電が長時間なされることで不均一な薄膜が成膜されたり、薄膜が破壊されることなく、均一な薄膜を成膜することができる。
なお、第１図〜第５図には、電流制限用コイル４が、負極出力端子１３と直流電圧生成回路２の負極との間に設けられ、電圧検出用コンデンサ６が負極出力端子１３側に配置された回路を示したが、本発明の構成はこれに限らず、第６図に示すように、電流制限用コイル４は負極出力端子１３と直流電圧生成回路２の負極との間に設けられていてもよいし、電圧検出用コンデンサ６が正極出力端子１２側に配置されていてもよい。
さらに、アーク放電が生じたときに負荷に流れる電流を制限する素子は、電流制限用コイル４に限られるものではない。
また、第１図〜第６図には、スイッチ素子９が、ＮＰＮ型トランジスタ１１を有する回路を示したが、本発明の構成はこれに限らず、第７図に示すように、スイッチ素子９がｎチャネル型のＩＧＢＴ(Insulated gate bipolar mode transistor)１５を有する構成とし、ＩＧＢＴ１５のゲート端子が制御端子９ｃにされ、コレクタ端子とエミッタ端子がそれぞれ第１、第２の入出力端子９ａ、９ｂにされるようにしてもよい。この場合には、ＩＧＢＴ１５を保護するために、第２の制御端子９ｂと制御端子９ｃとの間に、電圧制限用のツェナーダイオード１６を接続するとともに、一次巻線７と電圧検出用コンデンサ６との間に、電流制限用の抵抗１７を設けておくとよい。さらにスイッチ素子９は、ｐチャネル型のＩＧＢＴを有するものとしてもよいし、ＰＮＰ型のトランジスタを有するものとしてもよいし、ＭＯＳＦＥＴを有するものとしてもよい。
以下で、本発明の他の実施形態について説明する。第８図の符号２１に、本発明の他の実施形態の電源回路を示す。
この電源回路２１は、直流電圧生成回路２２と、消弧回路２３と、正極出力端子３２と、負極出力端子３３とを有している。このうち、第８図の直流電圧生成回路２２、正極出力端子３２、負極出力端子３３は、それぞれ第７図の直流電圧生成回路２、正極出力端子１２、負極出力端子１３と同じものであるので説明を省略する。
第８図の消弧回路２３は電流制限用コイル２４と、電圧検出回路２５と、二次巻線２８と、スイッチ素子２９と、電流制限用のツェナーダイオード３６と逆流防止用ダイオード３７と、共振回路３８とを有している。このうち、電流制限用コイル２４、電圧検出回路２５、二次巻線２８、スイッチ素子２９及び電流制限用のツェナーダイオード３６は、第７図に示した電流制限用コイル４、電圧検出回路５、二次巻線８、スイッチ素子９及び電流制限用のツェナーダイオード１６とそれぞれ同じものであるため説明を省略する。電流制限用のツェナーダイオード３６と逆流防止用ダイオード３７との詳細については、後述する。
直流電圧生成回路２２の負極と負極出力端子３３とは、電流制限用コイル２４と、後述する共振用コイル３９とを介して接続されており、電流制限用コイル２４と共振用コイル３９との接続部には、後述する共振用コンデンサ４０の一端が接続されている。共振用コンデンサ４０の他端は、正極出力端子３２に接続されており、共振用コイル３９と共振用コンデンサ４０とで共振回路３８を構成している。
上述した電源回路２１を用いて、スパッタリング法で基板表面に薄膜を成膜するには、予め、上述の正極出力端子３２と負極出力端子３３とを、それぞれ基板ホルダー９２とターゲット９３とに接続し、基板ホルダー９２に基板９１を保持させ、真空槽９５内でターゲット９３と基板９１の表面とを対向させ、真空槽９５内を真空排気しておく。
この状態で直流電圧生成回路２２を起動して、正極出力端子３２と負極出力端子３３との間に高電圧の直流電圧を印加すると、正極出力端子３２と負極出力端子３３との間でグロー放電が発生する。第８図の符号３４は、放電時における正極出力端子３２と負極出力端子３３との間のインピーダンスを示す仮想的な負荷である。グロー放電時には直流電圧生成回路２２から負荷３４に、電流制限用コイル２４と共振用コイル３９とを介して電流が供給される。グロー放電が維持されている間は、負荷３４は高インピーダンスになっている。
グロー放電が発生するとターゲット材料がスパッタリングされ、ターゲット材料からなる薄膜が基板表面に成膜される。
グロー放電を発生させている間に、何らかの原因でアーク放電が発生すると、正極出力端子３２から負極出力端子３３へ大電流が流れようとするが、電流制限コイル２４によって、正極出力端子３２から負極出力端子３３へ流れる電流は急増できないので、正極出力端子３２と負極出力端子３３との電位差が小さくなる。
正極出力端子３２は接地されているので、正極出力端子３２と負極出力端子３３との電位差が小さくなると、電圧検出用コンデンサ２６の負極側の端子の電位が急速に上昇する。負極側の端子の電位の上昇に伴って、電圧検出用コンデンサ６の正極側の端子の電位も上昇する。正極側の端子には一次巻線２７が接続されているので、正極側の端子の電位は接地電位よりも高くなる。
電圧検出コンデンサ２６は、グロー放電が生じている定常状態では直流電圧生成回路２２が生成する電圧で予め充電されており、電圧検出用コンデンサ２６が放電し、第９図に示すように、電圧検出用コンデンサ２６から一次巻線２７へと放電電流Ｉ21が流れる。
放電電流Ｉ21が流れると、二次巻線２８に電圧が誘起される。
スイッチ素子２９の第１の入出力端子２９ａは正極出力端子３２に接続され、第２の入出力端子２９ｂは逆流防止用ダイオード３７を介して負極出力端子３３に接続されており、第１の入出力端子２９ａには、第２の入出力端子２９ｂからみて正電圧が印加されている。このとき逆流防止用ダイオード３７のカソードは第２の入出力端子２９ｂに接続され、アノードは負極出力端子３３に接続されている。
二次巻線２８は、制御端子２９ｃ側の端子２８ａに正極性の電圧が誘起され、第２の入出力端子側の端子２８ｂに負極性の電圧が誘起されるように構成されており、二次巻線２８に電圧が誘起されると、スイッチ素子２９の制御端子２９ｃには、スイッチ素子２９の第２の入出力端子２９ｂより高い電圧が印加される。ＩＧＢＴ３５のエミッタ−ゲート間がバイアスされ、スイッチ素子２９が導通する。
スイッチ素子２９が導通すると、負極出力端子３３の電位が急速に上昇し、ほぼ接地電位に等しくなり、正極出力端子３２と負極出力端子３３との間が短絡する。負極出力端子３３の電位の一例を第１３図の曲線(Ｂ)に示す。第１３図では、時刻ｔ1に負極出力端子３３の電位が急速に上昇して、接地電位とほぼ同電位になるものとしている。
アーク放電が生じてから、スイッチ素子２９が導通して正極出力端子３２と負極出力端子３３との間が短絡されるまでの時間はごく短時間(数μｓｅｃ)であり、一旦生じたアーク放電はほぼ瞬間的に消弧される。
スイッチ素子２９が導通すると、アーク放電が消弧されるとともに、電圧検出用コンデンサ２６の一方の端子から、電流制限抵抗３１と、一次巻線２７と、スイッチ素子２９と、逆流防止用ダイオード３７とを介して電圧検出用コンデンサ２６の他方の端子へと放電電流Ｉ21が流れる。
上述した共振回路３８中の共振用コンデンサ４０は、定常状態では予め直流電圧生成回路２２の両端子間の電圧で充電されており、正極出力端子側の端子４０ａには正極性の電圧が発生し、共振用コイル側の端子４０ｂには負極性の電圧が発生している。スイッチ素子２９が導通すると、共振用コンデンサ４０の正極出力端子３２側の端子４０ａから、スイッチ素子２９と、逆流防止用ダイオード３７と、共振用コイル３９とを介して共振用コンデンサ４０の共振用コイル３９側の端子４０ｂとが接続されて閉ループ(以下で共振閉ループと称する。)が形成される。
共振閉ループが形成されると、共振用コンデンサ４０が放電を開始し、第１１図に示すように、共振用コンデンサ４０の正極側の端子４０ａから、スイッチ素子２９と逆流防止用ダイオード３７と共振用コイル３９とを介して、共振用コンデンサ４０の負極側の端子４０ｂへと電流Ｉ23が流れる。第１３図の曲線(Ａ)に、共振用コイル３９に流れる電流Ｉ23の波形の一例を示す。
共振用コンデンサ４０が放電して電流Ｉ23が流れると、充電時に共振用コンデンサ４０に蓄積されたエネルギーが共振用コイル３９へと移動し、共振用コイル３９に蓄積される。その結果共振用コンデンサ４０に蓄積されていたエネルギーが０になると、共振用コンデンサ４０は放電を終了する。
放電を終了した後には、共振用コイル３９に移動したエネルギーが共振用コンデンサ４０へと移動して、電流Ｉ23と同方向に電流が流れ続け、共振用コンデンサ４０が定常状態と逆極性に充電される。
共振用コイル３９に蓄積されたエネルギーが０になると、共振用コンデンサ４０の充電が終了する。充電が終了したときには、共振用コンデンサ４０の両端子間には、定常状態とほぼ同じ大きさで逆極性の電圧が生じ、共振用コンデンサ４０が放電して、共振閉ループに電流Ｉ23と逆向きの電流を流そうとするが、電流Ｉ23と逆向きの電流の流れる方向は、逆流防止用ダイオード３７の順方向と逆方向であって、逆流防止用ダイオード３７には逆バイアスがかかり、電流Ｉ23と逆向きの電流は共振閉ループには流れない。
電流Ｉ23と逆向きの電流が共振閉ループに流れないので、共振用コイル３９の両端子の電位はほぼ等しくなり、共振用コイル３９の電流制限用コイル２４側の端子Ｄの電位と、負極出力端子３３の電位とがほぼ等しくなる。
共振用コイル３９の電流制限用コイル２４側の端子Ｄの電位の一例を第１３図の曲線(Ｃ)に示す。第１３図では、時刻ｔ2で負極出力端子３３の電位が端子Ｄの電位とほぼ同電位になるものとしている。
負極出力端子３３が端子Ｄとほぼ同電位になると、負極出力端子３３には、共振用コンデンサ４０の負極側の端子に生じる正極性の電圧が印加され、正極出力端子３２の接地電位よりも高くなるので、スイッチ素子２９は強制的に非導通状態にされる。
スイッチ素子２９が強制的に非導通状態にされると、第１２図に示すように、一次巻線２７と電流制限抵抗３１とを介して電圧検出用コンデンサ２６に電流が流れ、直流電圧生成回路２２から電圧検出用コンデンサ２６へ充電がなされはじめるので、第１３図の時刻ｔ2以降には、負極出力端子３３の電位は低下する。負極出力端子３３の電位が定常状態と同じ電位まで低下すると、グロー放電が可能になる。
以上説明したように、第８図の電源回路２１には共振回路３８が設けられているので、スイッチ素子２９を導通させてアーク放電を消弧した後には、電圧検出用コンデンサ２６から一次巻線２７に放電電流Ｉ21が供給されていても、共振回路３９によってスイッチ素子２９を強制的に非導通状態にすることができる。
従って、電圧検出用コンデンサ６が放電電流Ｉ1の供給を停止するまでスイッチ素子２９を非導通状態にすることができなかった図１の電源回路１に比して、スイッチ素子２９を非導通状態にするまでの時間を短縮することができるので、アーク放電を消弧してから、定常状態に復帰するまでの時間を短縮することができる。
なお、第１４図の符号４１に示す電源回路のように、第８図に示す電源回路２１に、さらに電圧制限回路５０を設けてもよい。この電圧制限回路５０は定電圧回路５１とダイオード５２とが互いに逆向きに直列接続されてなる回路であって、正極出力端子３２と負極出力端子３３との間に、電圧検出回路２５と並列に接続されている。
ダイオード５２はアノードが正極出力端子３２に接続されており、定常状態では逆バイアスされるように構成されている。定電圧回路５１は、ダイオード５２が順バイアスされる極性の電圧が両端に印加されると導通し、導通したときに定電圧回路５１及びダイオード５２に電流が流れ、電流が流れたときに、両端の電圧が所定電圧の導通電圧で維持されるように構成されている。
定常状態では、ダイオード５２が逆バイアスされるため電圧制限回路５０には電流は流れない。
他方、アークが消弧された後、共振用コンデンサ４０が、定常状態とほぼ同じ大きさで逆極性の電圧に充電されると、負極性出力端子３３の電位は上昇するものの、定電圧回路５１の両端の電圧は導通電圧で維持されて、導通電圧以上には上昇しないので、正極出力端子３２と負極出力端子３３との間の電圧もまた、導通電圧以上には上昇しない。
電圧制限回路５０が設けられていない場合には、アーク放電が消弧され、負極出力端子３３の電位が正電圧側で過度に上昇すると、接地電位にある正極出力端子３２と正電圧にある負極出力端子３３との間の電圧が、アーク放電可能な電圧になってしまい、再びアーク放電が発生してしまうことがあった。
しかしながら、第１４図の電源回路４１では、電圧制限回路５０を設ける場合には、逆流防止用ダイオード３７に逆バイアスがかかった場合でも、正極出力端子３２と負極出力端子３３との間の電圧は、定電圧回路５１の導通電圧以上には上昇しない。
このため、導通電圧を適当に設定することにより、正極出力端子３２と正電圧にある負極出力端子３３との間の電圧が、アーク放電可能な電圧にまで達しないようにすることができる。
従って、逆流防止用ダイオード３７に逆バイアスがかかった後に、消弧されたアーク放電が再び発生しないようにすることができる。
第８図の電源回路２１では、直流電圧生成回路２２を起動してから定常状態に至ってグロー放電をするまでの間に、電圧検出用コンデンサ２６が充電され、負極出力端子３３の電位が変動したときにスイッチ素子２９を導通できる状態になっていると、グロー放電が発生する直前にアーク放電可能な状態になったときに、消弧回路２３が動作して正極出力端子３２と負極出力端子３３との間を短絡させてしまい、グロー放電を発生させることができなくなってしまうことがあった。
そこで、第１５図に示すような電源回路６１が提案された。この電源回路６１は、第８図の電源回路２１に遅延回路８１が更に設けられることで構成されている。遅延回路８１は、２つの遅延用抵抗８３、８４と、遅延用コンデンサ８２とを有し、一方の遅延用抵抗８４と遅延用コンデンサ８２とは直列接続されており、遅延用コンデンサ８２の一端が正極出力端子３２に接続され、一方の遅延用抵抗８４の一端がダイオード８６を介して負極出力端子３３に接続されている。他方の遅延用抵抗８３の一端は、一次巻線２７の負極側の端子２７ｂに接続され、他端は一方の遅延用抵抗８４と遅延用コンデンサ８２との接続部に接続されている。
このような電源回路６１で、直流電圧生成回路２２を起動すると、第１６図に示すように、直流電圧生成回路２２の正極から、電圧検出用コンデンサ２６と、一次巻線２７と、一方の遅延用抵抗８３と、他方の遅延用抵抗８４と、ダイオード８６とを介して負極出力端子３３へ電流Ｉ31が流れ、電圧検出用コンデンサ２６に充電がなされるとともに、直流電圧生成回路２２の正極から、遅延用コンデンサ８２と、他方の遅延用抵抗８４と、ダイオード８６を介して負極出力端子３２へ電流Ｉ32が流れて遅延コンデンサ８２に充電されるので、電圧検出用コンデンサ２６が充電され、電圧検出用コンデンサ２６の両端子間の電圧が一定電圧になるまでの時間が長くなる。
従って、正極出力端子３２と負極出力端子３３との間がグロー放電を発生可能な電位差になる前に、電圧検出用コンデンサ２６の両端子間の電圧が、一次巻線２７に電流を流し、スイッチ素子２９を導通させられるだけの電圧に達しないようにすることができる。
これにより、グロー放電が発生する直前に、アーク放電可能な状態になったときに、消弧回路２３が誤動作し、正極出力端子３２と負極出力端子３３との間が短絡しないようにすることができ、グロー放電を確実に発生させることができる。
なお、第８図〜第１６図では、スイッチ素子２９が、ｎチャネル型のＩＧＢＴを有するものとしているが、本発明のスイッチ素子２９はこれに限らず、ｐチャネル型のＩＧＢＴや、ＮＰＮ型トランジスタや、ＰＮＰ型トランジスタやＭＯＳＦＥＴを有するものとしてもよい。
産業上の利用可能性
以上説明したように、本発明による電源回路は、グロー放電を安定して発生させるための電源回路として有用であり、特にスパッタリング装置などの成膜装置に用いるものとして適したものである。
Claims (10)
- 制御端子と２つの入出力端子とを備え、前記制御端子に入力される電圧に基づいて、前記２つの入出力端子間が導通するように構成されたスイッチ素子と、
一次巻線と電圧検出用コンデンサとの直列接続回路であって、一端が一方の入出力端子に接続され、他端が他方の入出力端子に接続された検出回路と、
前記一次巻線と磁気結合され、一端が前記制御端子に接続され、他端が前記入出力端子のいずれか一方に接続された二次巻線とを有する消弧回路。 - 前記一次巻線にトリガ電流が流れると、前記二次巻線に誘起された電圧で前記スイッチ素子が導通することにより、前記電圧検出用コンデンサが放電し、前記一次巻線に放電電流が流れると、
前記放電電流は、前記トリガ電流と同じ向きで前記一次巻線に流れるように構成された請求の範囲第１項記載の消弧回路。 - 前記消弧回路は、少なくとも１個のインダクタンス素子を有し、前記インダクタンス素子の一端は、前記入出力端子のいずれか一方又は両方に接続されたことを特徴とする請求の範囲第１項記載の消弧回路。
- 制御端子と２つの入出力端子とを備え、前記制御端子に入力される電圧に基づいて、前記２つの入出力端子間が導通するように構成されたスイッチ素子と、
一次巻線と電圧検出用コンデンサとの直列接続回路であって、一端が一方の入出力端子に接続され、他端が他方の入出力端子に接続された検出回路と、
前記一次巻線と磁気結合され、一端が前記制御端子に接続され、他端が前記入出力端子のいずれか一方に接続された二次巻線と、
共振用インダクタンス素子と共振用コンデンサとの直列接続回路であって、
一端が前記一方の入出力端子に接続され、他端が前記他方の入出力端子に接続された共振回路と、
前記共振回路の一端と前記一方の入出力端子との間又は前記共振回路の他端と前記他方の入出力端子との間のいずれか一方又は両方に挿入されたダイオードとを有することを特徴とする消弧回路。 - 前記消弧回路は、少なくとも１個のインダクタンス素子を有し、
前記インダクタンス素子の一端は、前記共振用コンデンサの端子に接続されたことを特徴とする請求の範囲第４項記載の消弧回路。 - 前記消弧回路は、電圧制限回路を有し、
前記電圧制限回路は、前記電圧検出回路と並列に接続され、前記共振用コンデンサの両端子間に、定常状態での極性と逆極性の電圧が生じたときに、
前記電圧検出回路の両端子間に生じた電圧が、一定電圧以上に上昇しないように構成されたことを特徴とする請求の範囲第５項記載の消弧回路。 - 定常状態において、第１、第２の出力端子から負荷に定電圧を供給する間に共振用コンデンサを予め充電しておき、
負荷のインピーダンスが急減した場合には、前記インピーダンスの急減を検出し、前記第１、第２の出力端子間に接続されたスイッチ素子を導通状態にさせ、前記第１、第２の出力端子間を短絡させると共に、前記共振用コンデンサを放電させ、
前記放電の電流を共振用インダクタンスに流し、前記共振用コンデンサと前記共振用インダクタンス素子に共振動作させ、
該共振動作により、前記共振用コンデンサに前記定常状態での極性と逆向きの電圧を発生させ、
前記逆向きの電圧によって、前記スイッチ素子を非導通状態にし、前記第１、第２の出力端子の間の電圧を前記定常状態に復帰させることを特徴とする消弧方法。 - 前記スイッチ素子が導通状態になり、前記第１、第２の出力端子間が短絡されたときに、該スイッチ素子を介して前記第１、第２の出力端子の間に流れる電流の経路中にダイオード素子を予め挿入しておき、
前記スイッチ素子を介して前記第１、第２の出力端子の間に電流が流れたときに、前記共振用コンデンサに生じた前記定常状態とは逆向きの電圧により、前記ダイオード素子を逆バイアスさせ、前記共振動作を終了させることを特徴とする請求の範囲第７項記載の消弧方法。 - 電圧検出用コンデンサと一次巻線とが直列接続された回路を前記第１、第２の出力端子の間に接続し、前記定常状態で予め前記電圧検出用コンデンサを充電しておき、
前記負荷のインピーダンスが急減したときに、前記電圧検出用コンデンサの放電によって前記一次巻線に電流を流し、前記一次巻線と磁気結合した二次巻線に電圧を誘起させ、前記二次巻線に誘起された電圧によって前記スイッチ素子を導通状態にすることを特徴とする請求の範囲第８項記載の消弧方法。 - 前記電圧検出用コンデンサに、遅延回路を接続しておき、
前記遅延回路で、前記電圧検出用コンデンサに充電を開始してから、前記電圧検出用コンデンサの両端間の電圧が、定常状態における前記両端間の電圧になるまでの時間を長くすることを特徴とする請求の範囲第９項記載の消弧方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8931098 | 1998-03-18 | ||
| JP8931198 | 1998-03-18 | ||
| PCT/JP1999/001305 WO1999047727A1 (fr) | 1998-03-18 | 1999-03-17 | Circuit d'extinction d'arc et procede d'extinction d'arc |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP4118964B2 true JP4118964B2 (ja) | 2008-07-16 |
Family
ID=26430737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51601599A Expired - Lifetime JP4118964B2 (ja) | 1998-03-18 | 1999-03-17 | 消弧回路及び消弧方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6483678B1 (ja) |
| JP (1) | JP4118964B2 (ja) |
| WO (1) | WO1999047727A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE525231C2 (sv) | 2001-06-14 | 2005-01-11 | Chemfilt R & D Ab | Förfarande och anordning för att alstra plasma |
| US6967305B2 (en) * | 2003-08-18 | 2005-11-22 | Mks Instruments, Inc. | Control of plasma transitions in sputter processing systems |
| US6943317B1 (en) | 2004-07-02 | 2005-09-13 | Advanced Energy Industries, Inc. | Apparatus and method for fast arc extinction with early shunting of arc current in plasma |
| US7081598B2 (en) | 2004-08-24 | 2006-07-25 | Advanced Energy Industries, Inc. | DC-DC converter with over-voltage protection circuit |
| US7514935B2 (en) * | 2006-09-13 | 2009-04-07 | Advanced Energy Industries, Inc. | System and method for managing power supplied to a plasma chamber |
| JP4931092B2 (ja) * | 2007-11-07 | 2012-05-16 | 富士通メディアデバイス株式会社 | スイッチング電源、スイッチング電源を制御する制御回路、スイッチング電源の制御方法およびモジュール基板 |
| JP5112921B2 (ja) * | 2008-03-21 | 2013-01-09 | 新電元工業株式会社 | スパッタ装置用電源回路 |
| DE102008032876B4 (de) * | 2008-07-14 | 2010-04-08 | Sew-Eurodrive Gmbh & Co. Kg | Verfahren, Schaltungsanordnung und Brückenschaltung |
| JP5778463B2 (ja) * | 2011-04-19 | 2015-09-16 | 新電元工業株式会社 | 電源装置 |
| US9313870B2 (en) * | 2012-08-31 | 2016-04-12 | Advanced Energy Industries, Inc. | Arc management with voltage reversal and improved recovery |
| CN103436851B (zh) * | 2013-08-13 | 2016-02-24 | 西安理工大学 | 一种用于磁控溅射工艺的电弧熄灭方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1240035A (en) * | 1968-01-20 | 1971-07-21 | Fuji Electric Co Ltd | Electric circuit breaker |
| US5281321A (en) * | 1991-08-20 | 1994-01-25 | Leybold Aktiengesellschaft | Device for the suppression of arcs |
| US5427669A (en) * | 1992-12-30 | 1995-06-27 | Advanced Energy Industries, Inc. | Thin film DC plasma processing system |
| JP3408304B2 (ja) | 1993-12-28 | 2003-05-19 | 新電元工業株式会社 | スパッタ装置用電源 |
| JP3679840B2 (ja) | 1995-09-05 | 2005-08-03 | 新電元工業株式会社 | スパッタ装置用電源 |
| JPH1046324A (ja) | 1996-07-29 | 1998-02-17 | Kobe Steel Ltd | アークイオンプレーティング装置 |
-
1999
- 1999-03-17 WO PCT/JP1999/001305 patent/WO1999047727A1/ja active Application Filing
- 1999-03-17 JP JP51601599A patent/JP4118964B2/ja not_active Expired - Lifetime
- 1999-03-17 US US09/423,559 patent/US6483678B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6483678B1 (en) | 2002-11-19 |
| WO1999047727A1 (fr) | 1999-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101190138B1 (ko) | 바이폴라 펄스 전원 및 복수의 바이폴라 펄스 전원으로 구성된 전원 장치 | |
| JP3971732B2 (ja) | 内燃機関の燃焼室内のイオン化電流を測定するための回路 | |
| JP4118964B2 (ja) | 消弧回路及び消弧方法 | |
| KR100204450B1 (ko) | 아크 분류 가감기 | |
| US5548097A (en) | Plasma arc cutting torch ignition circuit and method providing a forced arc transfer function | |
| JP4624414B2 (ja) | プラズマにおけるアーク電流の早期短絡を用いた迅速なアーク消滅のための装置 | |
| US7102110B2 (en) | Magnetron oscillating apparatus | |
| JPS6221280B2 (ja) | ||
| KR20000071147A (ko) | 스퍼터링 장치용 전원 장치 | |
| JPH1046324A (ja) | アークイオンプレーティング装置 | |
| US4035669A (en) | Operation-delayed switching circuit | |
| KR100375644B1 (ko) | 전계방출장치아크-서프레서및전계방출장치보호방법 | |
| US4870529A (en) | Active arc protection circuit | |
| US20040046539A1 (en) | Active method and system of establishing electrical contact | |
| US4318154A (en) | Fast relay turn on circuit with low holding current | |
| US20040000537A1 (en) | Micro-welder | |
| US6034486A (en) | Electronic flash device | |
| JP3860902B2 (ja) | 閃光装置 | |
| KR100302196B1 (ko) | 소자회로 | |
| JPH0316416A (ja) | パルス発生回路 | |
| CN100433943C (zh) | 逆变微波炉的逆变电路 | |
| JP3720504B2 (ja) | 閃光発光装置 | |
| JPH0224208Y2 (ja) | ||
| JPS597797Y2 (ja) | 水平保護装置 | |
| JP2010101258A (ja) | イオン電流検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080424 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |