JP4117716B2 - 遊技用演算処理装置 - Google Patents
遊技用演算処理装置 Download PDFInfo
- Publication number
- JP4117716B2 JP4117716B2 JP31894399A JP31894399A JP4117716B2 JP 4117716 B2 JP4117716 B2 JP 4117716B2 JP 31894399 A JP31894399 A JP 31894399A JP 31894399 A JP31894399 A JP 31894399A JP 4117716 B2 JP4117716 B2 JP 4117716B2
- Authority
- JP
- Japan
- Prior art keywords
- game
- information
- signal
- gaming machine
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【発明の属する技術分野】
本発明は、例えば、パチンコ遊技機、スロットマシンまたは映像式ゲーム機などの射幸心をあおるおそれのある遊技機(以下単に遊技機という)に適用する遊技用演算処理装置に関し、詳しくは、電源オフ直前の遊技制御情報を保持し得るように構成した遊技用演算処理装置であって、その保持情報を、例えば、遊技店の非営業時間中に不正に読み取り、若しくは、不正に書き換える行為の防止を意図した遊技用演算処理装置に関する。
【0002】
【従来の技術】
一般に、遊技機における遊技制御機能は、制御基板に実装されたCPU(Central Processor Unit)および主記憶ならびに周辺回路等のハードウェア資源と、該CPUにより主記憶上で実行される遊技プログラム等のソフトウェア資源との有機的結合によって実現されており、実行中の遊技制御情報は、例えば、パチンコ遊技機の場合、電源オフとともに失われる(注1)が、特定の遊技機(例えば、スロットマシン)の場合は、次回の電源オンまで保持するような仕組みになっている。
注1:例外として、封入球式パチンコ遊技機のように、一部の遊技制御情報を次回の電源オンまで保持するようにしたものもある(特開平7−213686号公報参照)。
【0003】
上記の仕組みは、電源オフ(停電などの意図しない電源オフを含む)を検出してCPUに最優先の割込み(一般にマスク不可のノンマスカブル割込み)を掛け、CPUでCPUレジスタ値やプログラムカウンタ値を主記憶に退避させる電源割込みプログラムを実行するというものである。これによれば、電源オフの検出に応答して、直前のCPUレジスタ値やプログラムカウンタ値を主記憶に退避させることができるので、主記憶をバッテリバックアップすることにより、主記憶上のデータを次回の電源オン(遊技店の開店時または停電復旧時)まで保持することができ、電源オフ直前の遊技制御情報を用いて継続的な遊技を行うことができる。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来の技術にあっては、電源オフの期間中、例えば、遊技店の非営業時間中における主記憶上の遊技制御情報に対するセキュリティ対策が不十分であり、例えば、主記憶を構成するメモリに直接アクセスして、遊技制御情報を不正に読み取ったり、または、不正に書き換えたりする行為の可能性を否定できないという問題点があった。
したがって、本発明が解決しようとする課題は、電源オフの期間中における遊技制御情報の読み取りや書き換えを困難にし、以って当該遊技制御情報に対するセキュリティを向上した遊技機用演算処理装置を提供することにある。
【0005】
【課題を解決するための手段】
上記課題達成のため、本発明に係る遊技用演算処理装置は、所定の遊技プログラムを実行して遊技機の遊技制御を行う遊技制御手段と、
前記遊技制御手段のワークエリアとして利用され、電源断後もデータを保持可能な第1記憶手段と、
電源断が発生した場合に前記遊技制御手段に電源断割込信号を出力する停電監視手段と、を備えた遊技用演算処理装置において、
前記遊技制御手段は、
前記第1記憶手段の読み取りと書き込みの禁止又は解除する情報を揮発的に保持する第2記憶手段と、
第2記憶手段に保持された情報に基づいて前記第1記憶手段の読み取りと書込みの禁止、又は解除を行うプロテクト制御手段と、
前記遊技制御手段に割り当てられたユニークな識別情報を書き換え不能かつ不揮発的に記憶する第3の記憶手段と、
前記遊技制御手段で利用可能なリソースに含まれず、かつ、前記第3の記憶手段の記憶内容を電源投入時またはシステムリセット時にコピーして揮発的に記憶し、電源断後もデータを保持可能な第4の記憶手段と、
外部からの要求に応答して前記第4の記憶手段の記憶内容を要求先に出力する出力手段と、を含み、
前記停電監視手段が出力する電源断割込信号が検出された場合にはノンマスカブル割り込みを実行して、前記第2記憶手段に前記第1記憶手段の読み取りと書込みの禁止を行う為の情報を設定し、
電源投入時またはシステムリセット時には、前記第3の記憶手段の記憶内容と前記第4の記憶手段の記憶内容とを照合し、照合結果が異常な場合に所要の異常対応処理を行うようにしたことを特徴とする。
【0006】
【発明の実施の形態】
以下、本発明の実施の形態を、多数のパチンコ遊技機を設置した遊技店(以下ホールという)を例にして図面を参照しながら説明する。
<ホールの全体構成>
最初に、ホールの全体構成を説明する。図1はホールの全体構成を示すブロック図である。この図において、1はホール(遊技店)であり、ホール1にはCR(カードリーダ)式の遊技機10j(jはa、b…;以下同様)が多数設置されたパチンコ島11、状態変化情報記録装置JR、補助状態変化情報記録装置JRs、履歴処理装置12、カウンタ用コンピュータCC、FAX装置13、事務所用コンピュータHC、プリンタ14、通信制御装置15〜18、玉計数機19、島金庫20、監視カメラシステム21、アナウンスシステム22および設定・検査装置23が配置されている。なお、設定・検査装置23は常設されない。必要の都度、店内ネットワーク24に接続して用いられる。
【0007】
パチンコ島11は、情報収集BOXとも呼ばれる情報収集端末装置31a、31b(以下適宜に情報収集端末装置31で代表する)、遊技機10a、10b(遊技機10)、カード式球貸装置32a、32b(カード式球貸装置32)、球切装置33a、33b(球切装置33)、パルスタンク34a、34b(パルスタンク34)およびネットワーク中継装置25を備えている。なお、パチンコ島11はホール1に複数配置されるが、それぞれの“島”は類似(但し、島ごとに遊技機の機種が異なることが多い)の構成のため、ここでは1つのパチンコ島11について説明することにする。
ネットワーク中継装置25は1つのパチンコ島11について、それぞれ1台ずつ配置されるが、その他の各装置(例えば、情報収集端末装置31、球切装置33、パルスタンク34)は遊技機10a、10bと同数だけ(すなわち、遊技機10と対をなして)配置される。
【0008】
遊技機10は、遊技状態を制御する遊技制御装置41a、41b(以下適宜に遊技制御装置41で代表する)をそれぞれ有しており、遊技制御装置41は役物の制御を行う遊技用演算処理装置(図5参照:但し、図5では単に演算処理装置と表記している)200を内蔵している。遊技制御装置41は遊技制御基板やその基板を収納するケース等を含む。
遊技機10の側方にはカード式球貸装置32が配置されており、プリペイドカード(PC)を使用した球の貸出し操作等を遊技機10で行うことが可能になっている。
球切装置33は遊技機10の貯留タンクへパチンコ島11から球を補給するもので、例えば、球が10個補給される毎に1パルスとなる信号(後述の図2に示す補給球数信号)が球切装置33から出力される。パルスタンク34は遊技機10から外部に回収された遊技終了後の球を計数するもので、パルスタンク34からは、例えば、球の10個流出(回収)ごとに1パルスとなる信号(後述の図2に示す回収球数信号)が出力される。
【0009】
情報収集端末装置31は、それぞれ、PJ1およびPJ2並びに分配回路42a、42b(以下適宜に分配回路42で代表する)を備えている。分配回路42は遊技機10、カード式球貸装置32、球切装置33およびパルスタンク34に接続され、これらの各装置から入出力される信号をPJ1やPJ2に分配して転送する。例えば、分配回路42は、PJ1に対して売上信号、補給球数信号、回収球数信号、大当り信号、特図回転信号、確変信号およびアミューズ通信信号を分配して転送し、PJ2に対して打止信号、金枠開閉信号、木枠開閉信号、空皿信号(遊技機10の貯留タンクにパチンコ島11から補給される球量が少なくなったことを検出する信号)、異常信号(不正な電磁波を出す等の不正な磁気力および電磁波を検出する信号)および電源断を指令する電源断信号を分配して転送する。
【0010】
PJ1は売上信号、補給球数信号、回収球数信号、大当り信号、特図回転信号および確変信号並びに遊技制御装置41から入出力されるアミューズ通信信号に基づいて、自分が受け持つ遊技機10および遊技設備装置(球貸装置32等)より出力された遊技情報と、PJ2から転送された遊技情報(状態変化情報)とを併せて演算加工し、収集した遊技情報より遊技情報の変化を検出する処理等を行うとともに、遊技用演算処理装置200の正当性判定(真偽判定)も行うもので、その詳細なブロック構成は後述する。
PJ2は遊技機10および遊技設備装置(球貸装置32等)より収集した主に遊技機10を監視するための状態変化情報(例えば、金枠開放信号、空皿信号等)をPJ1へ転送する処理やPJ1から発射停止要求があった場合に遊技機10を不能動化する処理(打止信号や電源断信号の発生処理)等を行うもので、PJ1と同様に、その詳細なブロック構成は後述する。
ネットワーク中継装置25は、例えば、ルータ(Router)の機能を有し、島内ネットワーク26と店内ネットワーク24の各LON間を中継接続する装置である。島内ネットワーク26にはLON(米国エシャロン社によって開発されたLON(Local Operating Network:同社の登録商標))が採用されている。
【0011】
パチンコ島11は、島内ネットワーク26、ネットワーク中継装置25および店内ネットワーク24を介してJR、JRs、履歴処理装置12、CC、HC、通信制御装置15〜18並びに設定・検査装置23に接続されている。店内ネットワーク24にも上記同様のLONが採用されている。
島内ネットワーク26、ネットワーク中継装置25および店内ネットワーク24は、全体としてPJ1、PJ2、JR、JRs、CCおよびHCの間を接続する通信網27(以下LON通信網ということもある)を構成する。なお、LON通信網27に接続される各ノード間では、LONTALKプロトコルを使用した認証付きメッセージで情報の転送を行い、ノード双方を相互に認証して信頼性を確保するようになっている。
JRおよびJRsはホール1に1台ずつ設けられている。例えば、遊技機500台に対して1台設置されている。または、複数の遊技フロアーがある場合は各フロアー毎に1台設置されることもある。JRは各パチンコ島11のPJ1から通報される遊技情報(状態変化情報)を遊技機毎に整理して記録し、JRsはJRをバックアップする。
履歴処理装置12は店内ネットワーク24に接続されているPJ1、PJ2、JR、JRs等からのエラー情報を記録する装置であり、エラー履歴を事後に分析して故障の発生したノード(PJ1、PJ2、JR、JRs等が接続されたノード)を特定するためのものである。
【0012】
CCとしては、汎用のパーソナルコンピュータを使用することができる。CCは当日の遊技機10の状態変化情報をJRもしくはJRsをポーリングして収集し、状態変化を検出して表示する処理を行う。一般に状態変化情報の中で大当りや確率変動は、CCで当該事象が発生した遊技機10の詳細な遊技情報も確認したい場合が普通なので、この特定の状態変化の場合は直接に該当する遊技機10のPJ1から遊技情報を収集し、先の状態変化情報と併せて詳細な遊技情報を表示する。また、JRがトラブルを起こして情報を収集できない場合は、直ちにバックアップ用のJRsに切り替えて同様の情報収集と表示を行う。
さらに、CCで所望の遊技機10の遊技情報を確認したい場合は、直接該当するPJ1から遊技情報を収集して表示する機能もある。CCとHCとの間は専用のネットワークケーブル28(例えば、イーサネット)で接続されており、CCで売上や機種情報および時系列情報等の経営情報を確認したい場合は、HCから当該情報を入手して表示できるようになっている。
なお、CCにはFAX装置13が接続されており、CCで収集分析した情報を所定の印刷フォーマットに加工して外部に送信可能である。
【0013】
HCにも汎用のパーソナルコンピュータを使用することができる。HCは当日や過去分の遊技情報を元にして経営判断に資する各種情報を生成するものであり、PJ1もしくはPJ2を所定時間毎にポーリングして遊技情報を収集し、ハードディスクなどに記録するとともに、所定のフォーマットで表示したり印刷したりできるものである。また、HCで特定の遊技機10の遊技情報を確認したい場合は、直接該当するPJ1から遊技情報を収集して表示する機能もある。さらに、HCで遊技機10の状態変化情報(リアル系の情報)を確認したい場合は、ネットワークケーブル28を介してCCから当該情報を入手して表示することもできる。なお、HCにはプリンタ14が接続されており、収集した情報を所定のフォーマットで印刷可能である。CCおよびHCは遊技店1の全体的な遊技情報を管理する管理装置を構成する。
【0014】
通信制御装置15〜18は玉計数機19、島金庫20、監視カメラシステム21およびアナウンスシステム22と店内ネットワーク24との間の通信インターフェースを行う装置である。
玉計数機19は遊技者が獲得した球(例えば、景品交換のため)の計数を行い、計数値をCCおよびHCに転送するとともに、当該遊技者に対して景品交換用の計数結果紙片をプリントアウトして出力する。島金庫20はホール1に設けられた両替機や現金式球貸装置等から回収した硬貨および紙幣を収納する装置であり、現在の収納金額をHCおよびCCに逐一転送する。
監視カメラシステム21はホール1内に配置された監視カメラを管理して、撮像された画像を記録するシステムであり、アナウンスシステム22はホール1内のアナウンスを手動および自動的に行うシステムである。
【0015】
設定・検査装置23には、例えば、ノート型のパーソナルコンピュータを使用することができる。設定・検査装置23は必要に応じて店内ネットワーク24に接続することができ、接続時にLON通信網27のアカウントを自動取得し、任意のPJ1に接続された遊技機10の遊技制御装置41に内蔵されている遊技用演算処理装置200をアクセスして正当性判定のための固有IDを設定することができるものである。
既述のとおり、設定・検査装置23は“必要の都度”、店内ネットワーク24に接続される。必要の都度とは、例えば、新台に入れ替える場合または遊技用演算処理装置200のみを入れ替える場合もしくは遊技用演算処理装置200を含む遊技制御装置41を入れ替える場合であり、入れ替え後に設定・検査装置23を店内ネットワーク24に接続し、新台のPJ1を介してその台(入れ換えられた遊技機10)の遊技制御装置41に内蔵されている遊技用演算処理装置200をアクセスして正当性判定のための固有IDを設定する。
【0016】
なお、PJ1で遊技用演算処理装置200の正当性を判定する場合に、上記のような固有IDの判定に加えて、遊技プログラムを判定情報として使用してもよく、その場合には遊技用演算処理装置200に内蔵されている遊技プログラムと同一の基準遊技プログラムを設定・検査装置23からPJ1に設定する。PJ1は遊技用演算処理装置200から遊技プログラムを読み出し、設定された基準遊技プログラムと比較して正当性の判定を行う。
【0017】
<PJ1の構成>
次に、PJ1のブロック構成について説明する。図2はPJ1のブロック図である。この図において、PJ1はCPU51、ROM52、RAM53、EEPROM54、バックアップ電源55、発振回路56、通信制御装置57、出力インターフェース(I/F)58、入力インターフェース(I/F)59およびバス60を備えている。
CPU51はROM52に格納されている処理プログラムに基づいて自分が受け持つ遊技機10および遊技設備装置(球貸装置32等)より出力された遊技情報と、PJ2より転送された遊技情報(状態変化情報)とを併せて演算加工し、収集した遊技情報より遊技情報の変化を検出する処理等を行うとともに、遊技用演算処理装置200の正当性判定を行う。ROM52は遊技用演算処理装置200の正当性判定を行う処理プログラムや遊技情報の収集・加工等のための処理プログラムを格納しており、RAM53はワークエリアとして用いられる。
【0018】
EEPROM54は当該PJ1に接続された遊技用演算処理装置200に製造時に格納されている固有IDと同一の情報(以下「照合用ID」ということもある)を記憶する。例えば、ホール1にN台の遊技機10が遊技可能な状態で設置されている場合、EEPROM54はN台分の照合用IDを記憶する。この記憶動作は、設定・検査装置23によって行われる。また、EEPROM54は状態変化情報の監視用の設定値も記憶する。この設定値は、CCもしくはHCにより設定される。
バックアップ電源55はRAM53の記憶情報を停電時も保持するための電源(一次電池または二次電池)である。発振回路56はCPU51に制御クロック信号を供給する。通信制御装置57は島内ネットワーク26を介して当該PJ1と他のネットワーク端末(例えば、PJ2あるいはネットワーク中継装置25を介した店内ネットワーク24につながる各端末)との間で情報の転送等に必要な通信の制御を行う。
【0019】
出力インターフェース58は遊技機10とCPU51との間の出力インターフェース処理を行うもので、出力インターフェース58から遊技機10の遊技制御装置41に対してアミューズ通信信号が出力される。アミューズ通信信号は遊技制御装置41に内蔵されている遊技用演算処理装置200へ各種コマンド(例えば、認証チェックコマンド)を出力するための信号である。
入力インターフェース59は遊技機10および遊技設備装置(球貸装置32等)とCPU51との間の入力インターフェース処理を行うもので、アミューズ通信信号、カード式の球貸装置32Cからのカードによる売上信号、現金式の球貸装置32Gからの現金による売上信号、球切装置33からの補給球数信号、パルスタンク34からの回収球数信号、遊技制御装置41からの特図回転信号、大当り信号、確変信号がそれぞれ入力されるようになっている。入力インターフェース59は、これらの信号をインターフェース処理してCPU51に送る。
【0020】
入力インターフェース回路59に入力されるアミューズ通信信号は、例えば、遊技機10の遊技用演算処理装置200より送信される認証コード(固有IDを含む)信号であり、この信号をCPU51によって監視(認証判断)することにより、正規の遊技用演算処理装置200が装着されているか否かを判断する。カードによる売上信号はカード式球貸装置32Cによるプリペイドカードを使用した球の貸し出しの売上を知らせる信号である。なお、球貸装置にはプリペイドカードを使用したカード式球貸装置32Cのほかに、現金の投入によって球の貸し出しを行う現金式球貸装置32Gがあり、現金式球貸装置32Gの場合には、現金の投入に伴う球の貸し出しに対応した現金売上信号となる。補給球数信号は入賞による賞球に伴って当該遊技機10の補給タンクの球が減少した場合に、パチンコ島11から当該遊技機10の補給タンクに補給した球数情報を知らせる信号であり、球切装置33より出力されるいわゆるイン信号(例えば、球の10個補給で1パルスとなる信号あるいは球の100個補給で1パルスとなる信号または球の400個補給で1パルスとなる信号)が利用される。また、遊技機10より直接賞球数を外部に連絡する端子を備えているタイプの遊技機であれば、当該端子より信号を取得してもよい。
【0021】
回収球数信号は当該遊技機10からパチンコ島11の方に(つまり遊技を終了して遊技の結果が確定した球を遊技機外部に)球が流れたことを知らせる信号であり、例えば、パルスタンク34より球の10個流出に対応して1パルスとなるアウト信号が利用される。特図回転信号は当該遊技機10が第1種である場合に、特別図柄表示装置の図柄(以下特図という)変動が終了したときに、特図の回転を知らせる信号である。大当たり信号は当該遊技機10の特図が特定の利益状態(例えば、大当たりのゾロ目状態:“777”など)に揃って大当たりが発生していることを知らせる信号であり、この信号は遊技機10より大当たり発生時から大当たり終了時まで出力される。確変信号は当該遊技機10が確率変動遊技付きの遊技機である場合に、確率変動中および大当たり中に、それを知らせる信号である。
【0022】
以上のとおり、PJ1は、遊技機10の各々毎に設けられ、アミューズ通信信号に基づいて遊技用演算処理装置200の正当性判定を行い、遊技用演算処理装置200の非正当性が認められた場合にPJ2に対して球の発射停止を要求して遊技機10を不能動化する処理を行うとともに、カードによる売上信号、現金による売上信号、補給球数信号、回収球数信号、特図回転信号、大当たり信号または確変信号の入力に基づいて遊技情報および状態変化情報の加工処理を行う。また、PJ1は、PJ2より転送された遊技情報(状態変化情報)も併せて上位ノード(JR、JRs)へ転送する処理を行うとともに、収集した遊技情報より遊技情報の変化を検出すると、状態変化情報の内容をJRおよびJRsへ自立的に通報する。さらに、PJ1は、CCやHCからの要求指令があった場合に、遊技情報の内容を現在の遊技情報として要求元のCCやHCに転送する。
【0023】
<PJ2の構成>
次に、PJ2のブロック構成について説明する。図3はPJ2のブロック図である。この図において、PJ2はCPU61、ROM62、RAM63、EEPROM64、バックアップ電源65、発振回路66、通信制御装置67、出力インターフェース(I/F)68、入力インターフェース(I/F)69およびバス70を備えている。
CPU61はROM62に格納されている処理プログラムに基づいて自分が受け持つ遊技機10および遊技設備装置(金枠センサ133等)より収集した信号から状態変化を検出(例えば、金枠の開閉等)し、その情報をPJ1へ転送し、PJ1より上位ノードへ転送してもらう処理を行うとともに、PJ1から発射停止要求があった場合には遊技機10を不能動化(例えば、球の発射停止または遊技プログラム停止)する処理を行う。ROM62は状態変化検出等のための処理プログラムを格納しており、RAM63はワークエリアとして用いられる。
【0024】
EEPROM64は当該PJ2における状態変化情報の監視用の設定値を記憶している。この設定値は、CCもしくはHCによって設定される。
バックアップ電源65はRAM63の記憶情報を停電時も保持するための電源(一次電池または二次電池)である。発振回路66はCPU61に制御クロック信号を供給し、通信制御装置67は島内ネットワーク26を介して当該PJ2とPJ1との間の通信制御を行う。
出力インターフェース68は遊技機10とCPU61との間の出力インターフェース処理を行うもので、出力インターフェース68から遊技機10の遊技機電源装置131に対して電源断信号が出力されるとともに、発射制御装置132に対して打止信号が出力される。遊技機電源装置131は、遊技機10への電源供給をオンオフする装置であり、電源断信号が入力されると遊技機10への電源供給をオフにする。打止信号は遊技機10へ発射停止を指令する信号であり、CC等よりの指令でPJ2を介して出力される。発射制御装置132はこの打止信号の入力に応答して球の発射を停止する。
入力インターフェース69は遊技機10および遊技設備装置(金枠センサ133等)とCPU61との間の入力インターフェース処理を行うもので、入力インターフェース69には、遊技機10の金枠センサ133からの金枠開閉信号、木枠センサ134からの木枠開閉信号、補給検出センサ135からの空皿信号、電磁波検出装置136からの異常信号がそれぞれ入力されている。入力インターフェース69は、これらの信号をインターフェース処理してCPU61に送る。
【0025】
金枠センサ133は遊技機10における金枠の開閉状態を検出するもので、金枠近傍に設けられた金枠の開閉を検出するスイッチによって構成される。木枠センサ134は遊技機10における額縁状前面枠の開閉状態を検出するもので、額縁状前面枠近傍に設けられた木枠の開閉を検出するスイッチによって構成される。補給検出センサ135は遊技機10のタンク(タンクにはパチンコ島11から遊技球が補給される)に補給されている球量が少なくなったことを検出して空皿信号を出力する。電磁波検出装置136は遊技機10への磁石の接近、あるいは遊技機10に対する電波の放射を検出すると異常信号を出力する。
【0026】
以上のとおり、PJ2は、遊技機10の各々毎に設けられ、遊技機10および遊技設備装置(金枠センサ133等)より収集した信号から状態変化を検出(例えば、金枠が10秒間開放したら金枠開放とする等)し、その情報をPJ1へ転送し、PJ1より上位ノードへ転送してもらうとともに、PJ1から発射停止要求があった場合に遊技機10を不能動化する。なお、PJ2はPJ1の中に一体的に組み込んでもよく、例えば、PJ1の基板上にPJ2を一体的に搭載するようにしてもよい。
ここで、PJ1およびPJ2は、全体として、遊技機10の遊技制御装置41に含まれる遊技用演算処理装置200の固有IDを監視して当該遊技用演算処理装置200の正当性を評価する監視装置を構成する。
【0027】
<遊技機の構成>
図4は遊技機10を示す図であり、遊技機10は額縁状の前面枠71と、ガラスを支持する金枠(ガラス枠)72と、遊技領域が形成された遊技盤73と、前面表示パネル74と、前面表示パネル74の下方に設けられた操作パネル75とを有している。前面枠71は遊技機10を設置している木製の機枠(図示略)に対して上部蝶番77および下部蝶番78によって開閉可能に支持され、金枠72は前面枠71に開閉可能に支持されている。
表示パネル74は一端側が前面枠71に開閉可能に支持され、賞球を受ける上皿81が形成されるとともに、上皿81の球を球貯留皿(受皿ともいう)82に移すために両者を接続する通路を開閉するための開閉レバー83が設けられている。操作パネル75には、灰皿84および前述の球貯留皿82が形成されるとともに、球貯留皿82に貯留された球を外部下方に抜くための球抜きレバー85が設けられている。また、操作パネル75の右端部側には玉発射用の操作ノブ86が設けられており、遊技機10の前面枠71の上部には大当り時に点灯または点滅する大当り表示器87が設けられている。
【0028】
遊技盤73には前面の略円形領域をガイドレール88で取り囲んだ遊技領域が形成されており、この遊技領域には、複数の識別情報(いわゆる特別図柄;以下特図という)を複数列で変動表示する特図表示装置89、大入賞口を有する特別変動入賞装置90、特図始動口として機能する普通変動入賞装置91(いわゆる普電)、普通変動入賞装置91に設けられた普通図柄(いわゆる普図;以下普図という)を表示する普図表示装置92、スルーチャッカー形式の複数の普図始動ゲート93、複数の一般入賞口94、風車と呼ばれる複数の打球方向変換部材96、左右のサイドランプ97、98、アウト穴99などが備えられている。
普通変動入賞装置91内の入賞流路には特図始動スイッチ100が設けられており、普図始動ゲート93内の通過流路には普図始動ゲートスイッチ101が設けられている。また、特別変動入賞装置90の大入賞口内における継続入賞流路には継続スイッチ102が設けられており、一般入賞流路にはカウントスイッチ103が設けられている(上記各スイッチは図5参照)。
【0029】
特図表示装置89の上部には前述した一般入賞口94が配置され、また、4個の特図始動記憶表示器105が設けられており、普通変動入賞装置91には、4個の普図始動記憶表示器106が設けられている。普図表示装置92は、例えば、一桁の数字を表示する7セグメントの表示部を有する液晶またはLED等よりなる表示器であり、この場合、普通図柄(普図)は一桁の数字である。始動記憶表示器105、106は、特図あるいは普図の始動記憶数をそれぞれ表示するものである。
特図始動スイッチ100は普通変動入賞装置91に玉が入賞したことを検出し、普図始動ゲートスイッチ101は普図始動ゲート93を玉が通過したことを検出し、カウントスイッチ103は特別変動入賞装置90の大入賞口に入った全ての玉を検出し、継続スイッチ102は大入賞口に入った玉のうち継続入賞(いわゆるV入賞)した玉を検出する。
なお、遊技盤73の遊技領域には、天釘やヨロイ釘などと呼ばれる多数の障害釘が設けられているが、ここでは図面の複雑化を避けるために省略している。また、遊技盤73には、その他の各種装飾ランプやLED等が設けられていてもよい。
遊技盤における遊技領域の種類は、いわゆる第1種に属するものや図柄表示装置を備えた第3種に属するものを含め種々のものがあるが、本発明は何れの種類にも適用できる。要は、遊技制御を司る遊技用演算処理装置200を備えるものであればよい。ちなみに、本実施の形態のものは第1種に属するタイプである。
【0030】
<遊技制御装置の構成>
図5は遊技制御装置41のブロック図であり、遊技制御装置41は、パチンコ遊技等に必要な役物制御を行う、いわゆる“アミューズメントチップ”としての遊技用演算処理装置200と、振動素子の固有振動数を分周して所定のクロック信号(CLK)を発生する発振器111と、遊技制御装置41への電源投入を検出してシステムリセット信号(RST)を発生する電源投入検出回路(図ではRST発生器と表記)112と、各種センサ信号を入力する複数個(図では5個)のポート113a〜113eを有する入力インターフェース113と、各種駆動信号を出力する複数個(図では9個)のポート114a〜114iを有する出力インターフェース114と、遊技に必要な効果音(電子音や音声合成音)を生成するサウンドジェネレータ115と、サウンドジェネレータ115からの効果音信号を増幅して遊技機10の所定箇所に設置されたスピーカー116に出力するアンプ117と、遊技用演算処理装置200と情報収集端末装置31j(図1の情報収集端末装置31a、31b参照)との間で信号の受け渡しを行う外部通信用端子118と、遊技用演算処理装置200と入力インターフェース113および出力インターフェース114ならびにサウンドジェネレータ115の間を接続する外部バス125(“外部”とは遊技用演算処理装置200の外側という意味である)と、遊技用演算処理装置200から出力される13個のチップセレクト信号CS0〜CS12を24個のチップセレクト信号CS0〜CS23に拡張する信号拡張回路126と、遊技制御装置41の各部に電源を供給する電源部127と、電源部127に入力する外部電源(図3の遊技機電源装置131からの供給電源)の電位が所定のレベル以下に低下したときに電源断割込み信号PWRを発生する電源監視回路128と、を含んで構成される。
ここに、上記電源割込み信号PWRは、例えば、ホール従業員によって意図的な電源オフ操作が行われたとき、PJ2から電源断信号が出力されたとき、電源系にトラブルが起きたとき、または、商用電源が停電したときなどに発生する。
【0031】
入力インターフェース113の各ポート113a〜113eには、特図始動スイッチ100、普図始動ゲートスイッチ101、継続スイッチ102、カウントスイッチ103およびセーフセンサ104(入賞球を検出するセンサ)からの信号が入力され、出力インターフェース114の各ポート114a〜114iからは、情報収集端末装置31に遊技情報を出力するための外部情報端子119、特図表示装置89の表示制御を行う表示制御装置120、特別変動入賞装置90である大入賞口を開閉駆動する大入賞口ソレノイド121、特図始動記憶表示器105、普図表示装置92、普通変動入賞装置91を駆動する普通電動役物ソレノイド122、普図始動記憶表示器106、入賞球に対応して賞球の排出を制御する賞球排出回路123、各種装飾ランプ、LED(例えばサイドランプ97、98等を含む装飾具)124に制御信号が出力される。
【0032】
入力インターフェース113、出力インターフェース114およびサウンドジェネレータ115には、外部バス125が接続されるとともに、信号拡張回路126からの24個のチップセレクト信号CS0〜CS23が入力されており、入力インターフェース113の各ポート113a〜113e、出力インターフェース114の各ポート114a〜114iおよびサウンドジェネレータ115は、24個のチップセレクト信号CS0〜CS23の状態ならびに外部バス125に含まれるいくつかの制御信号(例えば、MREQ、IOREQ、WR、RD信号)の状態に応じて、一つが選択され、その選択されたI/Oブロックと外部バス125を介して、入力信号、例えば、特図始動スイッチ100の信号を遊技用演算処理装置200に取り込み、または、遊技用演算処理装置200からの信号を、例えば、表示制御装置120に出力する。
【0033】
<遊技用演算処理装置の構成>
図6は遊技用演算処理装置200のブロック図である。遊技用演算処理装置200は遊技制御を行う遊技ブロック200Aと、情報管理を行う管理ブロック200Bとに区分され、以下に説明する各ブロックの構成要素を共通の半導体基板上に実装してワンチップ化し、パッケージングして製造された、アミューズメントチップである。
遊技ブロック200Aは、CPUコア(発明の要旨に記載の遊技制御手段に相当)201やプログラムROM202およびユーザワークRAM(発明の要旨に記載の保持手段、半導体記憶デバイスに相当)204といった構成要素を含むとともに、外部バスインターフェース203、プロテクト回路(発明の要旨に記載の禁止手段、解除手段に相当)205、乱数生成回路206、チップセレクトコントローラ207、アドレスデコーダ208、リセット/割込制御回路209およびクロックジェネレータ210などの構成要素を含み、且つ、これらの構成要素を接続するCPUバス211を含む。
【0034】
CPUコア201は、図示は略すが、各種のレジスタ群、演算・論理部(ALU)、命令レジスタ(IR)、デコーダ、プログラムカウンタ(PC)、スタックポインタ(SP)、これらを結ぶデータバス、アドレスバスおよび各種の制御部をコア内に含む、例えば、Z80アーキテクチャのCPUコアであり、プログラムROM202に格納された遊技制御プログラムをユーザワークRAM204にロードして実行することにより、前記遊技機10の遊技制御に必要な各種機能をソフト的に実現するものである。
【0035】
外部バスインターフェース203は、図5の外部バス125との間で、複数ビット(例えば、16ビット)の外部アドレス信号A0〜A15、複数ビット(例えば、8ビット)の外部データ信号D0〜D7、メモリリクエスト信号MREQ、入出力リクエスト信号IORQ、メモリ書込み信号WR、メモリ読み出し信号RDおよびモード信号MODEなどの信号インターフェース処理を行うものである。
例えば、MODE信号をアクティブにした状態で、外部アドレス信号A0〜A15を順次にインクリメントしながら、外部データ信号D0〜D7を外から加えると、プログラムROM202への書き込みモードとなって遊技機の製造メーカあるいは第三者機関による遊技プログラムの書き込みが可能になる。但し、プログラムROM202への遊技プログラムの書き込みが終了すると、後述のパラメータメモリ213の所定領域に書込終了コードが記録(例えば、所定のコードもしくは所定ビットを物理的に切断することで記録)されるようになっており、パラメータメモリ213に書込終了コードが記録されている場合には、プログラムROM202への遊技プログラムの書き込みができないようになっている。
【0036】
また、MREQ信号またはIOREQ信号をアクティブにした状態でWR信号をアクティブにすると、所定の外部I/Oに外部データ信号D0〜D7を書き込むことができ、RD信号をアクティブにすると、所定の外部I/Oから外部データ信号D0〜D7を取り込むことができるようになっている。なお、所定の外部I/Oとは、図5の入力インターフェース113の各ポート113a〜113e、出力インターフェース114の各ポート114a〜114iおよびサウンドジェネレータ115のうち、チップセレクト信号CS0〜CS23の状態とWR信号またはRD信号の状態に応じて選択される一つの要素のことである。
【0037】
ユーザワークRAM204は、CPUコア201の主記憶に相当し、例えば、S−RAM等の高速半導体デバイスで構成され、遊技ブロック200Aにおける遊技プログラムに基づく処理を実行する際にワークエリア(作業領域)として用いられるものである。なお、ユーザワークRAM204は、遊技用演算処理装置200の端子群の一つに割り当てられた専用の端子(以下、便宜的にVCAP0という)を用いて、バッテリバックアップ機能を付与できるようになっており、遊技機10の電源オフ後もその記憶内容を保持することが可能になっている。VCAP0の使用法は後述する。
また、ユーザワークRAM204は、後で詳述するように、そのチップイネーブルの禁止と許可がプロテクト回路205によってコントロールされるようになっており、チップイネーブルの禁止状態中は読み書きのいずれも行うことができないようになっている。
【0038】
乱数生成回路206は遊技の実行過程において遊技価値(例えば、大当り)を付加するか否か等に係わる乱数(乱数は、大当たりの決定や停止時の図柄の決定等に使用)を生成するもので、一様性乱数を生成する数学的手法(例えば、合同法あるいはM系列法等)を利用している。本実施の形態では、機種に関連した情報を乱数生成の際における種値として利用する。
リセット/割込制御回路209は電源投入検出回路112からのシステムリセット信号(RST)に応答してCPUコア201をシステムリセット(詳細は後述)するとともに、遊技用演算処理装置200の内部の各種リソースを初期状態に設定する。
クロックジェネレータ210は、発振器111からのクロック信号CLKを基に、CPUコア201を含む遊技用演算処理装置200の各ブロックに動作クロック信号を供給する。
【0039】
アドレスデコーダ208はCPUバス211のアドレスバスの情報をデコードし、そのデコード結果に応じて、24個のI/Oリソース選択用の内部信号iCS0〜iCS23の一つをアクティブにする。ここで、CPUバス211のアドレスバス上の情報ビット数はiA0からiA15までの16ビットであり、アドレスデコーダ208は、このiA0からiA15までをフルデコードし、16ビットで表現される0000hからFFFFhまでのアドレス空間の所定番地に予め割り付けられた24個のI/Oアドレス(例えば、2300h〜2317hまでの24バイトのアドレス)のいずれかを検出すると、当該I/Oアドレスに対応する一つのI/Oリソース選択用の内部信号をアクティブにする。
【0040】
チップセレクトコントローラ207はアドレスデコーダ208からの24個のI/Oリソース選択用の内部信号iCS0〜iCS23に基づいて、13個のチップセレクト信号CS0〜CS12の状態をコントロールする。具体的には、13個のチップセレクト信号CS0〜CS12のうち8個(CS0〜CS7)をそのまま外部I/O選択用のチップセレクト信号として出力するとともに、残り5個のチップセレクト信号CS8〜CS12の組合わせ状態をコントロールすることにより、8個のチップセレクト信号CS0〜CS7で最大8個、残り5個のチップセレクト信号CS8〜CS12のうちの4個(CS8〜CS11)の組合わせで24個(=16個)、したがって、最大8個+16個=24個までの外部I/Oを制御可能なチップセレクト信号CS0〜CS12を発生する。
【0041】
CPUバス211は図示は略すがデータバス、アドレスバスおよびコントロールバスを含み、CPUコア201とプログラムROM202、外部バスインターフェース203、ユーザワークRAM204、プロテクト回路205、乱数生成回路206、アドレスデコーダ208、リセット/割込制御回路209、クロックジェネレータ210の間を接続するとともに、管理ブロック200Bの一部の構成要素(ブートROM212、パラメータメモリ213およびバスモニタ回路215)にも接続されている。
【0042】
次に、遊技用演算処理装置200における情報管理を行う管理ブロック200Bの構成を説明する。管理ブロック22Bは、ブートROM212、パラメータメモリ213、管理用ワークRAM214、バスモニタ回路215、セキュリティメモリ216、IDプロパティRAM217、制御回路218、外部通信回路219および管理バス220を含むとともに、遊技ブロック200Aから延びるCPUバス211の一部を含んで構成されており、CPUバス211は、ブートROM212、パラメータメモリ213およびバスモニタ回路215に接続されている。
【0043】
ブートROM212はブートプログラムを格納しており、遊技用演算処理装置200のシステムリセット時(正確には、システムリセット直後に実行される管理ブロック200Bの自己診断および初期化処理の正常完了後に)、このブートプログラムが立ち上がって、所定の簡易チェックを行い、正常であれば、後述のプロテクト設定処理を実行した後、遊技プログラムの所定アドレス(CPU201のアドレス空間内における所定アドレス;一般に当該アドレス空間の先頭番地0000h)に処理を渡すようになっている。
パラメータメモリ213は書込終了コードおよび初期設定情報を格納している。書込終了コードとは、先にも述べたとおり、プログラムROM202に遊技プログラムを書き込んだことを示す情報である。また、初期設定情報とは、遊技機の製造メーカが遊技プログラムを書き込む際に、チップセレクト信号CS0〜CS12の拡張機能(ECSモード)のオンオフ設定や、チップセレクト信号CS0〜CS12の用途(但しECSモードをオンにした場合はCS0〜CS23の用途)などを設定するための情報である。
【0044】
バスモニタ回路215は、CPUバス211の状態監視を行い、CPUバス211がCPUコア201によって使用されていないときに、必要に応じて、CPUバス211を介して遊技ブロック200AのプログラムROM202やユーザワークRAM204などをアクセスし、所要のデータ(遊技プログラムやユーザワークRAM204の内容など)を管理ブロック200Bに取り込む。
【0045】
セキュリティメモリ216(ワンタイムPROMで構成)には、遊技用演算処理装置200の識別や正当性の判定のために使用する固有IDが書き込まれており、さらに、この固有IDに加え、遊技種別コード、ランクコード、メーカ番号、機種コードおよび検査番号などの各情報が書き込まれている。ここで、遊技種別コードはパチンコ遊技機やスロットマシン等を区別するための情報であり、例えば、パチンコ遊技機の場合は“P”、スロットマシンの場合は“G”を表すコードである。また、ランクコードは遊技機の機種ランクコード(第1種、第2種等を区別するためのコード)、メーカ番号当該遊技機の製造メーカを識別するためのメーカID(またはメーカコード)であり、機種コードは製造メーカが設定する当該遊技機の製品コードである、検査番号(または検定コード)は第三者機関による検査に合格した遊技機に付与される番号である。
【0046】
IDプロパティRAM217には、セキュリティメモリ216の内容がコピーされている。すなわち、固有ID、遊技種別コード、ランクコード、メーカ番号、機種コードおよび検査番号が書き込まれている。コピーのタイミングは、遊技機10の電源投入時または遊技用演算処理装置200のシステムリセット時であり、例えば、システムリセット直後に管理ブロック200Bで実行される初期化処理の中で行われる。IDプロパティRAM217は、前述のユーザワークRAM204と同様に、遊技用演算処理装置200の端子群の一つに割り当てられた専用の端子(以下便宜的にVCAP1という)を用いて、バッテリバックアップ機能を付与できるようになっており、遊技機10の電源オフ後もその記憶内容を保持することが可能になっている。なお、VCAP1の使用法は後述する。
管理用ワークRAM214は、バスモニタ回路215を介して読み込まれた遊技ブロック200Aの情報(プログラムRAM202の内容やユーザワークRAM204の内容など)を一時的に保持するための記憶領域である。
【0047】
制御回路218は所定のシーケンスを実行して、管理ブロック200Bの動作を制御するもので、例えば、システムリセット時に(正確にはシステムリセット直後に管理ブロック200Bで実行される初期化処理で)セキュリティメモリ216の内容をIDプロパティRAM217にコピーしたり、また、遊技中にバスモニタ回路215を介してCPUコア201のバス解放期間を検出し、同期間中に遊技ブロック200AのプログラムROM202の内容やユーザワークRAM204の内容を読み出して管理用ワークRAM214へ書き込んだりするほか、外部装置であるPJ1からの管理情報要求指令に応答して管理用ワークRAM214やIDプロパティRAM217の内容を外部へ転送したりする。
外部通信回路219は前述のPJ1(図2参照)との通信を行うもので、例えば、外部からの指令に基づいて、管理用ワークRAM214やIDプロパティRAM217の記憶内容をそのままの状態または暗号化した状態で外部へ転送する等の処理を行う。
【0048】
<ユーザワークRAMのプロテクト>
図7は、ユーザワークRAM204とプロテクト回路205を含む要部構成図であり、ユーザワークRAM204を模式的に表す矩形状の枠内に記載された符号”WE”、”OE”、”CE”は、それぞれライトイネーブル(Write Enable)端子、アウトプットイネーブル(Output Enable)端子、チップイネーブル(Chip Enable)端子の略である。なお、端子とは、半導体デバイスの分野において、一般に半導体パッケージのピンのことを指すが、本明細書中ではこのような狭い解釈を用いない。共通の半導体基板上に集積された半導体デバイスの主要ノード(特に回路図上でWE、OE、CEと表記されるノード)も端子に含む。
今、”WE”、”OE”および”CE”のアクティブ論理を一般的なS−RAMに合わせて負論理とすると、図示のユーザワークRAM204は、”CE”に負論理の信号を加えた状態で、”WE”に負論理の信号を加えることにより、CPUバス211のアドレスバス上のアドレス値で指定された記憶番地に、CPUバス211のデータバス上のデータを書き込むことができ、または、”CE”に負論理の信号を加えた状態で、”OE”に負論理の信号を加えることにより、CPUバス211のアドレスバス上のアドレス値で指定された記憶番地の記憶情報を、CPUバス211のデータバス上に読み出すことができる。
【0049】
したがって、CPUコア201からの読み出し制御信号WRをユーザワークRAM204の”WE”に供給するとともに、CPUコア201からの書き込み制御信号RDをユーザワークRAM204の”OE”に供給し、且つ、ユーザワークRAM204の”CE”に負論理の信号を加えた状態で、CPUコア201からのWR信号とRD信号の論理を切り換えることにより、CPUバス211を介してユーザワークRAM204の読み書きを自在に行うことができる。
【0050】
さて、本実施の形態のプロテクト回路205は、ユーザワークRAM204の”CE”に加える信号の論理を制御するものであり、好ましい例によれば、プロテクト回路205は、CPUバス211のアドレスバス上のアドレス値を監視して特定のアドレス(例えば、2325h)を検出したとき検出信号Saを発生するアドレスデコーダ205aと、検出信号Saの発生に応答して、そのときのCPUバス211のデータバス上のデータ(以下プロテクト解除設定情報DPという)を取り込んで保持するレジスタ205bと、レジスタ205bに保持されたプロテクト解除設定情報と所定の正論理情報(図では正電源電圧Vcc)との論理積をとってその否定論理の信号Sbを出力するナンドゲート205cとを備える。
これによれば、CPUコア201で所定のプログラムを実行し、アドレス2325hと正論理のプロテクト解除設定情報DPを発生してCPUバス211に出力することにより、アドレスデコーダ205aで信号Saを発生させて、CPUバス211上の正論理のプロテクト解除設定情報DPを、レジスタ205bに保持させることができる。その結果、ナンドゲート205cから出力される信号Sbの論理が「負論理」となり、以降、ユーザワークRAM204の”CE”をアクティブ論理に維持し、ユーザワークRAM204を非プロテクト状態にして、CPUコア201からのユーザワークRAM204に対する読み書きを行うことができる。
【0051】
ユーザワークRAM204の電源VDDは、遊技用演算処理装置200のバッテリバックアップ端子VCAP0につながっており、このVCAP0には破線で示すような構成(詳細は後述)のバッテリバックアップ回路が接続されている。したがって、ユーザワークRAM204の記憶内容は、電源オフ後も失われることなく保持される。一方、プロテクト回路205はバッテリバックアップされておらず、プロテクト回路205の各構成要素(アドレスデコーダ205a、レジスタ205bおよびナンドゲート205c)には通常の電源(非バックアップ電源)Vccが与えられている。したがって、電源オフの期間中、これらの構成要素は非作動となる。
【0052】
ここで、プロテクト回路205の動作を、二つのケースに分けて説明する。第一のケースは電源オン期間中の動作であり、第二のケースは電源オフ期間中の動作である。
まず、電源オン期間中のケースにおいては、プロテクト回路205の動作はレジスタ205bの記憶内容に依存する。例えば、レジスタ205bの記憶内容が初期値(負論理)であれば、ナンドゲート205cの出力(Sb)が正論理となり、結局、この場合のプロテクト回路205は、ユーザワークRAM204のCEを正論理にしてプロテクト状態にするように動作することになる。しかし、本実施の形態のプロテクト回路205は、後述のブートプログラム(図16参照)によって、電源投入直後にレジスタ205bに正論理のプロテクト解除設定情報DPを意図的に書き込むようになっているため、電源オン期間中における上記のプロテクト動作は実際には行われない。すなわち、電源オン期間中のケースにおいては、レジスタ205bの記憶内容が(プロテクト解除設定情報DPによって)正論理に維持されるため、ナンドゲート205cの出力(Sb)が常に負論理となり、結局、電源オン期間中のケースでは、プロテクト回路205は、ユーザワークRAM204のCEを負論理にして非プロテクト状態(読み書き許可状態)に維持するように動作する。
【0053】
次に、電源オフ期間中のケースにおいては、プロテクト回路205の動作は以下のとおりになる。すなわち、既述のとおりプロテクト回路205はバッテリバックアップされていないため、電源オフ期間中、アドレスデコーダ205a、レジスタ205bおよびナンドゲート205cのすべてが非作動となる。その結果、レジスタ205bの記憶内容が失われて初期値に復帰し、また、ナンドゲート205cの出力(Sb)が高抵抗状態(ハイインピーダンス状態)になる。このハイインピーダンス状態は、二値論理におけるいずれの論理(正論理/負論理)にも該当しないものであり、したがって、CEのアクティブ論理(負論理)を満足しないから、結局、電源オフ期間中のケースにおいては、プロテクト回路205は、ユーザワークRAM204のCEを負論理以外にしてプロテクト状態(読み書き禁止状態)に維持するように動作する。
【0054】
このように、本実施の形態のプロテクト回路205は、電源オフ期間中、ユーザワークRAM204をプロテクト状態に維持することができ、電源オフ期間中のユーザワークRAM204の保持データを不正なアクセスから保護し、バッテリバックアップされたユーザワークRAM204のセキュリティを向上することができる。
なお、例えば、電源オフ期間中に何らかの不正手段によって、プロテクト回路205を一時的に作動状態にしたとしても、ユーザワークRAM204のプロテクトを解除することはできない。電源オフ直後にレジスタ205bの内容が初期値(負論理)に復帰しているからであり、ナンドゲート205cの出力信号Sbの論理が「正論理」に維持されるからである。
【0055】
<バッテリバックアップ回路>
図8は、遊技用演算処理装置200の端子群に割り当てられた二つのバッテリバックアップ端子(VCAP0およびVCAP1)の使い方を示す図である。既述のとおり、VCAP0は遊技ブロック200Aに設けられたユーザワークRAM204のバッテリバックアップ端子であり、また、VCAP1は管理ブロック200Bに設けられたIDプロパティRAM217のバッテリバックアップ端子である。これら二つの端子VCAP0、VCAP1は、図示のとおり、四つのパターンのいずれかで使用することができる。
図8(a)は、二つの端子VCAP0、VCAP1に電源Vccを加える使い方のパターンである。Vccは遊技機10の電源をオンにしている間、所定の電位を保持する直流電源である。このパターンで使用すると、遊技機10の電源をオンにしている間だけユーザワークRAM204とIDプロパティRAM217の双方に電源Vccが供給されるので、ユーザワークRAM204とIDプロパティRAM217のバッテリバックアップを行わない使い方をすることができる。したがって、このパターンでは、遊技機10の電源をオンにしている間だけユーザワークRAM204とIDプロパティRAM217の記憶内容を保持することができ、言い換えれば、遊技機10の電源オフ時にユーザワークRAM204とIDプロパティRAM217の記憶内容を消去することができる。
【0056】
図8(b)は、二つの端子VCAP0、VCAP1にVccを加えるとともに、VCAP0にコンデンサ(発明の要旨に記載のバックアップ手段に相当)C1を接続する使い方のパターンである。このパターンで使用すると、遊技機10の電源をオフにした後もVCAP0を介してコンデンサC1の充電電圧がユーザワークRAM204に供給され続けるので、ユーザワークRAM204に対するバッテリバックアップを行うことができる。したがって、このパターンでは、遊技機10の電源オフ後もユーザワークRAM204の記憶内容を保持し続けることができるとともに、遊技機10の電源オフ時にIDプロパティRAM217の記憶内容を消去することができる。
図8(c)は、二つの端子VCAP0、VCAP1にVccを加えるとともに、VCAP1にコンデンサC2を接続する使い方のパターンである。このパターンで使用すると、遊技機10の電源をオフにした後もVCAP1を介してコンデンサC2の充電電圧がIDプロパティRAM217に供給され続けるので、IDプロパティRAM217に対するバッテリバックアップを行うことができる。したがって、このパターンでは、遊技機10の電源オフ後もIDプロパティRAM217の記憶内容を保持し続けることができるとともに、遊技機10の電源オフ時にユーザワークRAM204の記憶内容を消去することができる。
【0057】
図8(d)は、二つの端子VCAP0、VCAP1にVccを加えるとともに、VCAP0とVCAP1にそれぞれコンデンサC1、C2を接続する使い方のパターンである。このパターンで使用すると、遊技機10の電源をオフにした後もVCAP0、VCAP1を介してコンデンサC1、C2の充電電圧がユーザワークRAM204とIDプロパティRAM217に供給され続けるので、ユーザワークRAM204とIDプロパティRAM217の双方に対するバッテリバックアップを行うことができる。したがって、このパターンでは、遊技機10の電源オフ後もユーザワークRAM204とIDプロパティRAM217の記憶内容を保持し続けることができる。
【0058】
本実施の形態における遊技用演算処理装置200は、図8(b)または図8(d)のパターンを採用する。すなわち、少なくともユーザワークRAM204に対するバッテリバックアップ機能を付与する使い方をする。
コンデンサC1、C2は、Vccの電位に向けて電荷を蓄積(充電)するとともに、Vccのオフ後はその充電電荷を負荷(VCAP0、VCAP1)に供給(放電)するから、いわゆる二次電池として機能する。但し、これらC1、C2の代わりに一次電池(放電のみの電池)やその他の電池(例えば、燃料電池)を用いることも可能である。
【0059】
なお、図8(b)〜(d)において、VccとコンデンサC1(VccとコンデンサC2)の間にダイオードD1(D2)(発明の要旨に記載のバックアップ手段に相当)を挿入することが望ましい。Vccを正電源とするならば、ダイオードD1(D2)のアノードをVccに接続し、カソードをコンデンサC1(C2)に接続する。電源オフ時にVccの電位が0V方向に低下しても、コンデンサC1(C2)からVccへと電流が逆流せず、バックアップ端子VCAP0(VCAP1)へのコンデンサC1(C2)からの電源供給を支障なく行うことができる。また、ダイオードD1(D2)にはショットキー型のものを使用することが好ましい。ショットキー型のダイオードは、アノード−カソード間の順方向電圧が小さく、ダイオードD1(D2)の挿入に伴う電圧降下を低く抑えることができるからである。
【0060】
次に、作用を説明するが、始めに、遊技用演算処理装置200の正当性の判定に関係する各部の動作を説明し、その後、遊技用演算処理装置200のシステムリセット動作等の説明を行い、そのシステムリセット動作の説明の後に、本願発明のポイントであるユーザワークRAM204のプロテクト設定と解除の動作説明を行うこととする。
<遊技用演算処理装置200の正当性の判定動作>
遊技用演算処理装置200の正当性の判定動作は、PJ1、PJ2、JR、JRsおよび遊技用演算処理装置200が相互に関連しあって行われる。
図9(a)、(b)はPJ1のメインルーチンおよび割り込みルーチンをそれぞれ示すフローチャートである。PJ1のメインルーチンは、PJ1の電源投入(パワーオン)時に開始される。PJ1がパワーオンすると、まずステップS1でCPU51のイニシャライズ、RAM53のチェックおよびイニシャライズを行う。これにより、CPU51が初期化され、システム内部のレジスタの設定処理、フラグのイニシャライズ等が行われるとともに、RAM53の正常判定処理、ワークエリアのイニシャライズ等が行われる。
【0061】
次いで、ステップS2で設定処理を行う。これは、PJ1へ設定・検査装置23より遊技用演算処理装置200の固有IDと同一の照合用IDを設定するもので、ステップS1を経た後に、ステップS2にて設定処理を行っている。次いで、ステップS3で遊技用演算処理装置200のチェック処理を行う。これは、遊技用演算処理装置200の固有IDが正当であるか否かを判定するものである。すなわち、遊技用演算処理装置200には製造時に予め固有ID(遊技用演算処理装置200毎に異なるID)がセキュリティメモリ216に格納されており、セキュリティメモリ216の格納データ(固有ID等)がIDプロパティRAM217にコピーされるようになっている。そして、ホール1に遊技機10が納入された後、PJ1がIDプロパティRAM217の格納データを定期的に読み出し、設定・検査装置23より設定された照合用IDと比較することにより遊技用演算処理装置200の正当性を判定するようになっている(詳細な判定動作は後述のサブルーチンで説明する)。なお、メインルーチンにおける処理の内容は必要に応じて逐次後述のサブルーチンで詳述する。これは、以下のステップについても同様である。また、PJ1以外のその他の装置についても同様である。
【0062】
次いで、ステップS4でイベント処理を行う。これは、遊技機10等(これには遊技機10および遊技設備装置も含まれる。以下同様)より出力される各信号およびPJ2より転送されてくる遊技情報を加工・記録する処理を行うとともに、遊技情報に状態変化があった場合に、その状態変化情報をJRおよびJRsに送信するものである(後述のサブルーチンで詳述)。
ここで、遊技機10等より出力される各信号およびPJ2より転送されてくる遊技情報を加工したものとしては、例えば時刻(時分:遊技情報を収集したときの発生時刻)、累計セーフ、累計アウト、累計特賞回数、累計確変回数、累計特賞中セーフ、累計特賞中アウト、累計確変中セーフ、累計確変中アウト、累計確変中スタート、累計スタート、累計カード売上、累計現金売上、最終スタート回数、打止回数、打止目標値、最終アウト玉数、金枠開放回数、木枠開放回数および電磁波異常回数等がある。また、遊技情報の状態変化を監視するステータスおよびその内容としては、特賞、確変、稼働中検出、自動打止、手動打止、アウト異常、セーフ異常、ベース異常、出過ぎ異常、入賞異常、特賞異常、演算処理装置異常(遊技用演算処理装置200の固有IDが異常のときに状態1となるビットである)、ノード異常(端末装置間の相互認証が異常のときに状態1となるビットである。なお、相互認証はLONプロトコルによって行われる)、金枠開、金枠開異常、木枠開、木枠開異常、電磁波異常、空皿検出、空皿検出異常およびコール等がある。
【0063】
次いで、ステップS5でHCより遊技情報のポーリングに対する応答処理を行う。次いで、ステップS6でHCもしくはCCより要求される所望遊技機10の遊技情報を取得したい場合に、その要求に対して応答するブラウジング応答処理を行う。次いで、ステップS7で遊技情報設定処理を行う。これは、HCもしくはCCより設定される状態変化情報の監視用の設定処理を行うとともに、PJ1は夜間も動作しているので、例えばHCより開店等の要求があった場合に、前日の遊技機情報等をクリアする処理を行うものである。
次いで、ステップS8で設定・検査装置要求処理を行う。これは、設定・検査装置23よりのメモリ内容(RAM53:作業メモリの内容)の要求指令、もしくはROM52に格納されている基準遊技プログラムの要求指令等を遊技用演算処理装置200へ連絡したり、遊技用演算処理装置200より設定・検査装置23へ上記要求指令に対して応答する情報(メモリ内容、遊技プログラム)を中継する処理を行うものである。なお、設定・検査装置23はホール1における当局の立入検査時のみならず、遊技機10の検定検査を行うときにも使用できる。
【0064】
ステップS8を経ると、ステップS3に戻って処理ループ(ステップS3〜ステップS8)を繰り返す。PJ1(PJ2も同様)およびLON通信網27(島内ネットワーク26、ネットワーク中継装置25および店内ネットワーク24)は夜間も動作しており、特に島内ネットワーク26に接続されるノード(端末装置)は夜間も遊技情報の状態変化を監視している。したがって、ステップS3〜ステップS8の処理ループを繰り返すことにより、翌朝、開店前に各遊技情報を取得することで、不正を監視できる。また、夜間、通電しているLON通信網27に外部通信装置(例えば、FAX装置等)を接続しておけば、不正が発生した時点で外部に不正発生という状況を送信することができ、不正に有効に対処することが可能になる。
【0065】
PJ1の割り込みルーチンでは、図9(b)に示すように、ステップS11で入力処理を行う。これは、PJ1の入力インターフェース59にアミューズ通信信号、売上信号(カード、現金)、補給球数信号、回収球数信号、特図回転信号、大当り信号および確変信号の何れかの信号が入力された際に、その入力信号をトリガーとして割り込みがかかり、その入力された信号を保存しておく処理を行うものである。入力処理で保存した信号はPJ1のメインルーチンの処理で使用される。次いで、ステップS12でタイマ処理を行う。これにより、PJ1において使用する各種のタイマが作成され、例えば、100ms等のタイマが作られる。ステップS12を経ると、割り込みを終了する。
なお、PJ2についても、図9(a)(b)に示す内容と同様の処理が行われるので、ここでの説明は省略する。但し、PJ2は遊技機10および遊技設備装置より収集した状態変化情報(例えば、金枠開放信号、空皿信号等)をPJ1へ転送し、PJ1より上位ノードの端末装置(例えば、JRやJRs)に転送してもらうとともに、発射停止要求に応答して遊技機10を不能動化する処理を行う点でPJ1と相違する。
【0066】
次に、遊技用演算処理装置200のチェックに関するサブルーチンについて説明する。図10は遊技用演算処理装置チェックのサブルーチンを示すフローチャートである。遊技用演算処理装置200をチェックする過程では、遊技用演算処理装置200、PJ1およびPJ2において関連する処理が行われる。
既述のとおり、遊技用演算処理装置200には製造時に予め固有ID(遊技用演算処理装置200毎に異なるID)がセキュリティメモリ216に格納されており、セキュリティメモリ216の格納データ(固有ID等)がIDプロパティRAM217にコピーされるようになっている。そして、ホール1に遊技機10が納入された後、PJ1が固有IDに基づいて正当な遊技用演算処理装置200であるか否かを判断できるように、LON通信網27に設定・検査装置23を接続し、当該遊技用演算処理装置200に予め格納されている固有IDと同一の情報(照合用ID)を、当該遊技機10が接続されるPJ1へ設定する。PJ1では所定間隔毎に遊技用演算処理装置200に固有ID読み出しコマンドを送信し、遊技用演算処理装置200はそれに応答すべくIDプロパティRAM217にコピーされている固有IDを含む情報をPJ1へ送信し、PJ1は受け取った情報に含まれている固有IDを設定・検査装置23により設定された照合用IDと比較することで、遊技用演算処理装置200の正当性を判断する。そして、特定の者(例えば、製造時に遊技用演算処理装置200に固有IDを格納し、管理している者)しか知り得ない固有IDが正当であれば、その正当な遊技用演算処理装置200に書き込まれている遊技プログラムは正当であると判断する。
【0067】
図10に示すプログラムで遊技用演算処理装置200の正当性を判断する場合、まず、PJ1のメインルーチンの遊技用演算処理装置チェック処理において、ステップS21で所定間隔毎の固有IDの確認タイミング(例えば、1秒毎)であるか否かを判別し、確認タイミングでなければ、今回のルーチンを終了してメインルーチンにリターンする。確認タイミングであれば、ステップS22に進んで当該PJ1に接続される遊技機10の遊技用演算処理装置200に対して固有ID要求(例えば、固有ID読み出しコマンド)を送信する。これは、PJ1と対になっている(つまりPJ1がチェック対象としている)遊技機10における遊技制御基板41に内蔵されている遊技用演算処理装置200に対して固有IDを要求するものである。
【0068】
遊技用演算処理装置200では、外部通信回路219が処理を行い、まずステップS23でPJ1から送られてきた固有ID要求指令が正規な指令情報であるか否かを判別し、正規のものでなければルーチンを終了する。したがって、このときは無応答となる。無応答とすることによって、不正の防止を行う。例えば、何かしら応答すると、その応答を解析される恐れがあるので、無応答にしているものである。要は、不正なコマンドに対する応答動作はしないという構成である。なお、無応答に限らず、予め決められた一定の情報だけを返す(例えば、応答不能です)ようにしてもよい。このように無応答にすることにより、不正者による解析を著しく困難にすることができる。
【0069】
一方、ステップS23で正規の指令情報である場合には、ステップS24に進んでそれが固有IDの要求指令であるか否かを判別する。固有IDの要求指令でなければルーチンを終了する。固有IDの要求指令であれば、ステップS25でPJ1より送信されてきた固有ID要求を受信し、ステップS26でIDプロパティRAM217にコピーされている情報(固有IDを含む情報)をPJ1へ送信してルーチンを終了する。
【0070】
固有IDは遊技用演算処理装置200の正当性を判断する情報であり、予め遊技用演算処理装置200のセキュリティメモリ216に格納されている情報であるが、PJ1への送信対象となる情報は、セキュリティメモリ216からIDプロパティRAM217にコピーされた情報である。
なお、遊技用演算処理装置200における固有ID要求の受付けとその応答処理はCPUコア201の関与を受けることなく、管理ブロック200Bの動作のみで行われる。すなわち、管理ブロック200Bの外部通信回路219で固有ID要求を受付け、それに応答してIDプロパティRAM217にコピーされている固有IDを含む情報を外部に送信する。したがって、CPUコア201の動作に何ら影響を与えることなく、固有ID要求の受付けおよび応答処理を実行できる。このように、管理ブロック200Bが独立して固有ID要求に対する応答を行うことにより、例えば遊技プログラムの実行中(すなわち、遊技中)でも固有IDに基づくセキュリティチェックを実現することが可能になるという利点がある。
【0071】
PJ1ではステップS27で遊技用演算処理装置200の外部通信回路219から送信された固有IDを受信し、ステップS28で受信した固有IDが正常であるか(正規なものであるか)否かを判別する。なお、チェック用の固有ID(照合用ID)は予め設定・検査装置23によりPJ1に対して設定(例えば、EEPROM54に格納)されている。照合用IDは設定・検査装置23によって設定する例に限らず、例えばCCなどによって設定してもよい。
【0072】
ステップS28の判別結果で、遊技用演算処理装置200から受信した固有IDが正常であれば、ステップS29で固有ID正常状態を記憶(例えば、状態変化情報のうち遊技用演算処理装置異常のビットを「0」にして正常なものとして記憶:図11に示すイベント処理のステップS44で使用される)してメインルーチンにリターンする。一方、遊技用演算処理装置200の固有IDが正常でない場合(例えば、偽造された遊技用演算処理装置である場合)には、ステップS30に進んで固有IDの異常に対応した処置を行うべく、発射停止要求をPJ2に送信するとともに、ステップS57で固有ID異常状態を記憶(例えば、状態変化情報のうち遊技用演算処理装置異常のビットを「1」にして記憶:図11に示すイベント処理のステップS44で使用される)してメインルーチンにリターンする。
【0073】
PJ2では、異常対処処理において、ステップS32でPJ1から発射停止要求を受信すると、ステップS33に進んで異常の遊技機に対して打止信号をオンにして球の発射を停止し、メインルーチンにリターンする。これにより、PJ2に接続されている該当する遊技機10における遊技球の発射が停止され、遊技機10の動作が不能動化される。したがって、遊技用演算処理装置200が偽造されて固有IDが正規のものでない場合には、遊技を継続できなくなり、不正を防止することができる。なお、ステップS33では異常の遊技機の発射をオフしているが、これに限らず、例えば、遊技機電源断信号を遊技機電源装置81へ出力して異常の遊技機の電源をオフしてもよい。要は、遊技を実行できなくすればよい。
【0074】
次に、PJ1のイベント処理に関するサブルーチンについて説明する。図11はイベント処理のサブルーチンを示すフローチャートである。イベント処理の過程では、PJ1、JRおよびJRsにおいて関連する処理が行われる。まず、PJ1のメインルーチンのイベント処理において、ステップS41でイベント信号確認処理を行う。これは、PJ1が管理する遊技機10や遊技設備装置よりの遊技情報を取得するために、まずこれらの各端末からの信号(イベント信号)の入力の確認を行うものである。すなわち、PJ1では、売上信号(カード、現金)、補給球数信号、回収球数信号、特図回転信号、大当り信号および確変信号の入力の受け入れが可能であるが、これらの信号は常時入力されるものではなく、該当するイベント(例えば、プリペイドカードによる球貸しというイベントが発生すると、売上信号(カード)が入力される等)の発生に応じて入力されるものであり、ステップS41ではイベントの発生があった場合に、当該イベントに対応した信号の受け入れを確認することになる。
【0075】
次いで、ステップS42でPJ2より送信された遊技情報の確認処理を行い、ステップS43で送信されたそれらの情報に基づいて遊技情報の加工・記録処理を行う。これにより、収集した情報が遊技情報に加工され、当日分の遊技情報が記録(例えば、RAM53に記録)される。次いで、ステップS44で遊技情報の状態変化(ステータスの変化)があるか否かを判別し、変化がなければ今回のルーチンを終了してメインルーチンにリターンする。状態変化があれば、ステップS45に進んで状態変化情報を作成する。これにより、ステータスの変化に応じた内容の状態変化情報が作成される。次いで、ステップS46で作成した状態変化情報をJRおよびJRsに送信(通報)してルーチンを終了する。
JR(およびJRs;以下JRで代表)では、PJ1から状態変化情報の通報を受けると、ステップS47でそれを取得し、ステップS48で各遊技機10毎に状態変化情報を整理して記録しルーチンを終了する。その後、CCよりの要求(所定間隔毎のポーリング要求)を受けると、整理した状態変化情報を送信することになる。
【0076】
次に、設定・検査装置23の検査処理に関するサブルーチンについて説明する。図12は検査処理のサブルーチンを示すフローチャートである。検査処理の過程では、設定・検査装置23、PJ1および遊技用演算処理装置200において関連する処理が行われる。これは、設定・検査装置23によりPJ1を介して遊技用演算処理装置200へメモリ内容(ユーザワークRAM204の記憶内容)の要求指令、もしくは、プログラムROM202に格納されている遊技プログラムの要求指令に対して、遊技用演算処理装置200がPJ1を介して設定・検査装置23に当該要求指令に対する応答情報を連絡する処理である。この場合、設定・検査装置23を使用するのは当局の立入り検査時のみならず、遊技機10の検定検査の試験時にも使用される。そのため、設定・検査装置23はホール1に常時設置されていない。
【0077】
図12に示すプログラムで検査処理を行う場合、まず、設定・検査装置23における検査処理ルーチンにおいて、ステップS51で要求情報を送信する処理を行う。これは、設定・検査装置23が管理する所望の要求指令(内容はメモリ要求指令、遊技プログラム指令であり、要求は操作者による入力となる)を所望の遊技用演算処理装置200(すなわち、遊技機10)に対応するPJ1へ送信し、ステップS61で要求に対する応答を所定時間待つ。PJ1では、ステップS52で要求情報があるか否かを判別し、要求情報がなければルーチンを終了する。要求情報があればステップS53に進んで要求情報を下位ノードである遊技機10の遊技用演算処理装置200へ送信する。
【0078】
遊技用演算処理装置200では、ステップS54でPJ1より受け取った要求指令が正規な要求情報である否かを判別し、正規なものでない場合はルーチンを終了する。すなわち、不正な要求指令に対して無応答となる。正規なものである場合は、ステップS55でその要求指令がメモリ情報(メモリ内容)の要求であるか否かを判別し、メモリ情報の要求の場合はステップS56で現在のメモリ内容(ユーザワークRAM204の内容)をPJ1を介して設定・検査装置23へ送信する。また、メモリ情報の要求でない場合は、ステップS57で遊技プログラムの要求か否かを判別し、遊技プログラムの要求でない場合はルーチンを終了し、無応答とする。一方、遊技プログラムの要求である場合は、ステップS58に進んで遊技プログラムをPJ1を介して設定・検査装置23へ送信し、ルーチンを終了する。
【0079】
ステップS54〜ステップS58の処理は、遊技プログラムの実行(CPUコア201)の処理の妨げにならないように独立して処理される。ただし、遊技プログラムの読み出しの場合は、遊技プログラムの動作停止状態が前提条件となり、バスモニタ回路215によりCPUバス211を外部通信回路219が使用できるようにして、CPUバス211を利用してプログラムROM202の内容を外部通信回路219より外部に転送可能にしている。一方、メモリ内容(ユーザワークRAM204の情報)を外部に転送する場合は、遊技プログラム実行中においても可能なように、ユーザワークRAM204を使用するようにして、CPUコア201側からも、外部通信回路219側からもアクセス可能である。
PJ1では、ステップS58で要求情報を送信した後、ステップS59で遊技用演算処理装置200から当該要求に対する応答を受信し、ステップS60で取得した情報を設定・検査装置23へ送信してルーチンを終了する。したがって、この場合のPJ1は遊技用演算処理装置200と設定・検査装置23との通信処理および設定・検査装置側23との通信処理を行う中継装置的な処理を行うものとなる。
【0080】
設定・検査装置23では、ステップS61で該当要求情報(すなわち、ステップS51で送信した要求に対する応答情報)を受信したか否の判別のため所定期間応答を待ち、所定期間を過ぎても応答がない場合はステップS64に進んで異常報知を行い、ルーチンを終了する。所定期間内に応答を受信した場合は、ステップS62で該当要求に対する応答情報(メモリ情報応答、あるいは遊技プログラム応答)を記憶し、ステップS63で情報を報知(例えば、表示)してルーチンを終了する。このようにして、設定・検査装置23を使用してホール1への立入り検査時の処理、あるいは遊技機10の検定検査の試験で遊技用演算処理装置200のメモリ内容の読み出し、あるいは遊技プログラムの読み出しが行われ、例えばメモリ内容に不審な情報がないかとか、遊技プログラムの真偽等が判断されることになる。
【0081】
次に、設定・検査装置23の設定処理に関するサブルーチンについて説明する。図13は設定処理のサブルーチンを示すフローチャートである。設定処理の過程では、設定・検査装置23、PJ1および遊技用演算処理装置200において関連する処理が行われる。これは、ホール1に新たな遊技機10(すなわち、遊技用演算処理装置200)が納入されたときに、それを監視するPJ1へ設定・検査装置23より固有IDを設定する処理、および設定・検査装置23より遊技用演算処理装置200へPJ1を介して要求するコマンドを変更する処理である。この場合、設定・検査装置23をLON通信網27に接続して使用する。
【0082】
PJ1への固有IDの設定を行う場合、まず、設定・検査装置23における設定処理ルーチンにおいて、ステップS71で固有ID設定要求があるか否かを判別する。固有ID設定要求は、操作者が設定・検査装置23(ノート型パーソナルコンピュータ等)に対して入力することによって行う。固有ID設定要求がある場合はステップS72で固有IDを含む情報をPJ1へ送信し、ステップS73で設定完了ありか否かを判別して待機する。設定・検査装置23の操作者は第3者機関等である。そして、新たな遊技機10に備えられている遊技用演算処理装置200の固有IDは、例えば管理表のようなものがあり、それに基づいてPJ1へ固有IDを設定していく。すなわち、PJ1毎に固有IDが設定される。
【0083】
一方、PJ1では、ステップS81で設定・検査装置23から固有ID設定要求があるか否かを監視し、固有ID設定要求があれば、ステップS82に進んで設定・検査装置23から送信されてきた固有IDを取得し、ステップS83で固有IDを照合用IDとして記憶(例えば、EEPROM54に記憶)する。次いで、ステップS84で固有IDの設定完了を設定・検査装置23へ送信し、ステップS85へ進む。設定・検査装置23では、前述したようにステップS73で設定完了ありか否かを判別して待機しており、PJ1から固有IDの設定完了が送信されると、ステップS73の判別結果がYESとなってステップS74に移行する。
【0084】
遊技用演算処理装置200へ要求指令するコマンド変更の設定処理を行う場合は、まず、ステップS74で要求情報変更要求があるか否かを判別する。この要求情報変更要求についても、同様に第3者機関の操作者が入力を行う。要求情報変更要求がなければ今回のルーチンを終了する。要求情報変更要求がある場合、例えば、遊技プログラムの要求指令が「5A5A」であるとき、それを「5555」に変更したい場合とかには、ステップS75に進んで該当する要求指令の変更情報を入力(この場合は「5A5A」→変更→「5555」と入力)するとともに、その情報をPJ1へ送信する。これにより、要求指令の変更情報がPJ1を介して遊技用演算処理装置200へ送信されることになる(詳しくは後述)。なお、変更した要求指令を操作者が忘れてしまう場合もあることを考慮し、要求指令をデフォルト値に戻すこともできる(処理ステップは後述する)。
【0085】
PJ1では、ステップS86で設定・検査装置23よりの要求情報があるか否かを判別し、要求情報がなければルーチンを終了する。要求情報があれば、ステップS86に進んで要求情報を遊技用演算処理装置200へ送信し、ステップS87でその応答を待つ。遊技用演算処理装置200では、ステップS91でPJ1から受け取った要求情報が正規な要求情報であるか否かを判別し、正規なものでない場合はルーチンを終了する(無応答となる)。正規な要求情報である場合は、ステップS92でその要求指令が要求情報の変更であるか否かを判別する。要求情報の変更でなければルーチンを終了する(無応答となる)。要求情報の変更であれば、ステップS93に進んで変更要求情報設定処理を行う。これは、変更要求情報をセキュリティメモリ216に記憶するものである。セキュリティメモリ216には予め固有IDなどの情報が記憶されており、要求指令変更後は、それらの情報に併せて変更情報が記憶される。
【0086】
次いで、ステップS94で設定変更完了という応答情報をPJ1へ送信してルーチンを終了する。上記ステップS91〜ステップS94の処理は遊技用演算処理装置200における外部通信回路219およびセキュリティメモリ216によって実行され、CPUコア201が行うものではなく、遊技プログラムの動作にかかわらず実行可能である。すなわち、遊技プログラムの実行(CPUコア201)を妨げないように独立して処理される。
PJ1では、前述したようにステップS87で遊技用演算処理装置200からの応答情報があるか否かを判別して待機しており、PJ1から設定変更完了という応答情報が送信されると、ステップS87の判別結果がYESとなってステップS88へ進む。ステップS88では応答情報を設定・検査装置23へ送信してルーチンを終了する。したがって、この場合のPJ1は遊技用演算処理装置200と設定・検査装置23との中継装置的な処理を行うものになる。設定・検査装置23では、ステップS76でPJ1を介して遊技用演算処理装置200から設定変更が完了したか否かの応答情報を待ち、応答があった場合はステップS77に進んで操作者に設定変更完了の報知を行いルーチンを終了する。このようにして、設定・検査装置23を使用して遊技用演算処理装置200へ要求指令するコマンドの変更が行われる。
【0087】
なお、変更した要求指令を操作者が忘れてしまった場合に、要求指令をデフォルト値に戻す処理は、設定・検査装置23のステップS75で要求指令としてデフォルト値に戻すコマンドを入力し、それをPJ1を介して遊技用演算処理装置200に送信する。遊技用演算処理装置200はそのデフォルト値への変更指令を受け取ると、予め記憶されているデフォルト値に要求指令を変更し、設定変更完了の応答情報をPJ1を介して設定・検査装置23に送信する。このように、要求指令の変更、デフォルト値の変更も含めて、上記ステップS75〜ステップS77、ステップS85〜ステップS88、ステップS91〜ステップS94を実行することにより、要求指令をデフォルト値に戻す処理が行われる。
【0088】
<遊技用演算処理装置200のシステムリセット動作>
次に、遊技用演算処理装置200のシステムリセット動作について説明する。図14は、遊技用演算処理装置200の状態遷移図であり、226〜229は状態、230〜239は遷移線である。まず、電源投入によってシステムリセットが発生(遷移線230)すると、管理ブロック200Bで自己診断と初期化処理を実行し(状態226)、その結果がNG(遷移線231)であれば、所要の警報等を発生して待機状態に移行し、OK(遷移線232、233)であれば、管理ブロック200Bをアイドル状態(遷移線234:管理情報要求の待ち受け状態)にするとともに、ブートROM212に格納されているブートプログラムを実行する(状態228)。
そして、ブート結果がNG(遷移線237)であれば、所要の警報等を発生して待機状態に移行し、OK(遷移線238)であれば、ブートリセット(遊技プログラムのスタートアドレス発生)を発生してプログラムROM202に格納されている遊技プログラムを実行し(状態229)、以降、ユーザ定期リセットが発生(遷移線239)する度に遊技プログラムを繰り返す。なお、遷移線235は、外部装置であるPJ1からの管理情報要求指令を表し、遷移線236はPJ1への管理情報応答を表す。
【0089】
図15は、図14の状態226で実行される管理ブロックシステムリセット動作のフローチャートである。このフローチャートにおいて、システムリセットが発生すると、まず、ステップS101でIDプロパティRAM217の記憶内容を変数KDにセットし、ステップS102で変数KDに有効なデータ(有意データ)が格納されている否かを調べる。今、IDプロパティRAM217がバッテリバックアップされていない場合、すなわち、VCAP1にコンデンサC2が接続されていない場合(図8(a)または図8(b)参照)を想定すると、システムリセット直後のIDプロパティRAM217の記憶内容は消去されて“不定”となっているから、この記憶内容をセットした変数KDのデータもまた不定となり、結局、ステップS102の判定結果は“NO”となる。一方、IDプロパティRAM217がバッテリバックアップされている場合、すなわち、VCAP1にコンデンサC2が接続されている場合(図8(c)または図8(d)参照)を想定すると、システムリセット直後のIDプロパティRAM217の記憶内容は、固有IDを含む有意データになっているから、この記憶内容をセットした変数KDのデータもまた有意データとなり、結局、ステップS102の判定結果は“YES”となる。したがって、ステップS102における判定動作は、IDプロパティRAM217のバッテリバックアップの有無を判定する動作であるということもできる。
【0090】
ステップS102の判定結果が“YES”の場合、すなわち、IDプロパティRAM217のバッテリバックアップ有が判定された場合、ステップS110でセキュリティメモリ216の記憶内容を読み出して、それを変数SDにセットし、ステップS111で二つの変数KD、SDの内容一致を判定する。この判定動作は、バッテリバックアップされたIDプロパティRAM217の記憶内容と、このIDプロパティRAM217の記憶内容のコピー元であるセキュリティメモリ216の記憶内容との一致を判定することに相当する。そして、この判定結果が“NO”となった場合は、バッテリバックアップ中のIDプロパティRAM217の記憶内容が何らかの原因で変化(例えば、ビット化け)したことを意味し、かかる記憶内容の変化は不正な行為に起因することも有り得るから、ステップS112で異常警報処理を行った後、ステップS109でNG処理(図14の状態231)を行い、フローチャートを終了する。異常警報処理としては、例えば、ランプ等による報知表示、電子音や音声合成音等による報知音出力、異常を示す信号の外部出力等がある。特に、異常を示す信号の外部出力を行う場合、この信号を利用してポケベルの呼び出しやE−mailの送信等を実行でき、在宅中や外出中の管理者等に遅滞なく異常を通報できるので好ましい。なお、ステップS109のNG処理においては、正当な手続(例えば、所定の認証コードの入力や所定のスイッチ操作)によって異常状態の解除が行われるという条件の下に、自動的に、管理ブロック200Bのセキュリティメモリ216からIDプロパティRAM217へのデータコピーを実行し、その後、正常な状態と同様に起動を開始するようにしてもよい。このようにすると、ノイズ等による突発的な異常状態が発生しても、緊急避難的に起動を開始することができる。
【0091】
他方、ステップS111の判定結果がYESの場合、すなわち、二つの変数KD、SDの内容が一致した場合は、バッテリバックアップ中のIDプロパティRAM217の記憶内容が何ら変化しておらず、セキュリティメモリ216の記憶内容と一致しているので、ステップS103に進んで、管理ブロック200Bの自己診断処理を行い、その自己診断結果がOK(ステップS104のYES判定)であれば、ステップS105で管理ブロック200Bの初期化処理を実行し、初期化処理の結果がOK(ステップS106のYES判定)であれば、ステップ107でブート起動(図14の状態228)を行い、ステップS108で管理ブロック200Bのアイドル(図14の遷移線234)に移行した後、フローチャートを終了する。
【0092】
<ブートプログラム>
図16は上記ブート起動(図14のステップ107参照)に応答して、遊技ブロック200AのCPUコア201で実行されるブートプログラムの概略フローチャートを示す図である。ブートプログラムを開始すると、まず、ステップS121で自己診断等の初期化処理を実行し、ステップS122でその結果を判定してOKの場合に、ステップS123でユーザワークRAM123のプロテクト解除処理を行う。ユーザワークRAM204のプロテクト解除処理とは、先にも説明したように、CPUバス211に特定のアドレス2325hと正論理のプロテクト解除設定情報(発明の要旨に記載の他論理の情報に相当)DPを出力するという処理である。この処理を行うことにより、プロテクト回路205のレジスタ205bに正論理の情報(プロテクト解除設定情報DP)がセットされ、以降、プロテクト回路205のナンドゲート205cの出力信号Sbの論理、すなわち、ユーザワークRAM204の”CE”の論理がアクティブ論理(負論理)に維持される結果、CPUコア201からのユーザワークRAM204への読み書きが継続的に許容(プロテクト解除)されるというものである。
【0093】
プロテクト解除処理を完了すると、次に、ステップS124で遊技機の種別コードが“G”であるか否か、すなわち、ユーザワークRAM204の記憶情報を電源オフ中も保持するタイプの遊技機(例えば、スロットマシン)であるか否かを調べる。そして、種別コードが“G”でなければ、ステップS125でユーザワークRAM204を初期化(オールゼロを書き込み)した後、ステップS128でブートリセットを行って遊技プログラムの実行を開始する。一方、種別コードが“G”であれば、ステップS126でユーザワークRAM204のリードベリファイチェック(記憶データを読み出して検査する)を行い、ステップS127でチェック結果を判定してOKであれば、ステップS128でブートリセットを行って遊技プログラムの実行を開始する。なお、ステップS127またはステップS122の判定結果がOKでない場合はシステムに異常があるので、遊技プログラムを実行せずに所定の待機状態(ブートループ)に移行する。
【0094】
図17はユーザワークRAM204のプロテクト解除とプロテクト設定の概念図であり、ステップS131は遊技機10の電源投入を、ステップS131aは上記ブート処理を、ステップS133はブート処理の正常終了後に周期的(例えば1ms周期)に実行される遊技処理を、ステップS134aは電源オフ操作または停電等の発生を、それぞれ示している。
既述のとおり、ブート処理では、CPUコア201からCPUバス211へ特定のアドレス2325hと正論理のプロテクト解除設定情報DPを出力し、プロテクト回路205のレジスタ205bに正論理のプロテクト解除設定情報DPをセットすることにより、プロテクト回路205のナンドゲート205cの出力信号Sbの論理、すなわち、ユーザワークRAM204の”CE”の論理をアクティブ論理(負論理)に維持する。その結果、CPUコア201からのユーザワークRAM204への読み書きが継続的に許容(プロテクト解除)される(ステップS132a)。したがって、遊技機10の電源オン後は、ユーザワークRAM204へのCPUコア201からのアクセス(読み書き)を支障なく行うことができる。
【0095】
一方、プロテクト回路205のレジスタ205bにセットされた正論理のプロテクト解除設定情報DPは、遊技機10に電源が供給されている間だけ保持される。これは、当該レジスタ205bが揮発性の記憶デバイスであるからである。
したがって、遊技機10の電源オフ後は、プロテクト回路205のレジスタ205bの記憶情報(正論理のプロテクト解除設定情報DP)が失われるから、仮に、電源オフ期間中において、何らかの方法でユーザワークRAM204の”WE”または”OE”に印可するWR信号またはRD信号をアクティブ論理にしたとしても、レジスタ205bの内容が初期値(負論理)に復帰しているから、ナンドゲート205cの出力信号Sbの論理が「正論理」となり、ユーザワークRAM204に対する書き込みおよび読み出しのいずれも不可能となる結果、電源オフ期間中のユーザワークRAM204の保持データを不正なアクセスから保護することができ、バッテリバックアップされたユーザワークRAM204のセキュリティを向上することができるのである。
【0096】
以上のとおり、本実施の形態によれば、バッテリバックアップされたユーザワークRAM204を有する遊技用演算処理装置200において、電源オフ期間中におけるユーザワークRAM204の記憶内容の読み取りや、書き換えを困難にすることができる。したがって、電源オフ直前の遊技制御情報を次回の電源オンまでユーザワークRAM204に保持するタイプの遊技機に適用して、セキュリティの向上に寄与する有益な技術を提供することができる。
【0097】
本発明の実施の形態は、上記例示に限定されず、以下に述べるような各種の変形実施が可能である。
(a) プロテクト回路205のレジスタ205bは、例えば、EEPROMのような不揮発性の記憶デバイスであってもよい。この場合、不揮発性のレジスタは電源がオフになっても記憶情報をそのまま保持するため、電源オフの検出信号(例えば、図5の電源断割込み信号PWR)を利用して、CPUコア201に割込み(好ましくは優先度の高いノンマスカブル割込み)をかけ、その割り込みプログラムで不揮発性レジスタに「負論理」の情報を書き込んで初期化する必要がある。
(b) 電源オフ期間中のプロテクト対象の記憶デバイスは、ユーザワークRAM204に限定されない。要は、バッテリバックアップされた記憶デバイスであって、電源オフ期間中にその記憶内容が読み取られたり、書きかえられたりするとホールや遊技者に不正な利益を与え、または、損害を与える可能性のある記憶デバイスであればよく、例えば、管理ブロックBに設けられたIDプロパティRAM217をプロテクト対象としてもよい。但し、この場合は、IDプロパティRAM217をCPUコア201から直接アクセスできないので、管理ブロックBの制御部216からプロテクト回路205のレジスタ205bに正論理のプロテクト解除設定情報DPをセットするようにし、且つ、そのプロテクト回路205の出力信号(ナンドゲート205cの出力信号Sb)をIDプロパティRAM217の”CE”に与えるようにすればよい。
(c) 上記実施の形態では、プロテクト対象の記憶デバイス(例えば、ユーザワークRAM204)の”CE”の論理を操作して、プロテクトの設定や解除を行っているが、これに限定されない。要は、当該記憶デバイスのアクセスを禁止できればよく、例えば、”WE”の論理を操作(書き込みプロテクトの設定/解除)したり、”OE”の論理を操作(読み出しプロテクトの設定/解除)したり、または、その両方を操作してもよい。
【0098】
【発明の効果】
本発明によれば、電源断割込信号が検出された場合にはノンマスカブル割り込みを実行して、第2記憶手段に第1記憶手段の読み取りと書込みの禁止を行う為の情報を設定し、電源投入時またはシステムリセット時には、第3の記憶手段の記憶内容と第4の記憶手段の記憶内容とを照合し、照合結果が異常な場合に所要の異常対応処理を行う。
したがって、第1記憶手段に対するアクセスを電源オフの期間中、継続して禁止することができ、例えば、次回の電源オンまで遊技制御情報を保持するタイプの遊技機に適用して、そのセキュリティを向上できるという有益な効果を有する遊技用演算処理装置を提供できる。
【図面の簡単な説明】
【図1】 遊技店の全体構成を示すブロック図である。
【図2】 PJ1(遊技情報収集装置1)のブロック図である。
【図3】 PJ2(遊技情報収集装置2)のブロック図である。
【図4】 遊技機の正面図である。
【図5】 遊技制御装置の構成を示すブロック図である。
【図6】 遊技用演算処理装置の構成を示すブロック図である。
【図7】 ユーザワークRAMおよびプロテクト回路を含む遊技用演算処理装置の要部構成図である。
【図8】 遊技用演算処理装置の端子群に割り当てられた二つのバッテリバックアップ端子(VCAP0およびVCAP1)の使い方を示す図である。
【図9】 PJ1(遊技情報収集装置1)のプログラムを示すフローチャートである。
【図10】 遊技用演算処理装置のチェック処理サブルーチンプログラムを示すフローチャートである。
【図11】 イベント処理サブルーチンプログラムを示すフローチャートである。
【図12】 設定・検査処理のサブルーチンプログラムを示すフローチャートである。
【図13】 設定処理のサブルーチンプログラムを示すフローチャートである。
【図14】 遊技用演算処理装置の状態遷移図である。
【図15】 管理ブロックのシステムリセット動作のフローチャートである。
【図16】 ブートプログラムのフローチャートである。
【図17】 ユーザワークRAMのプロテクト解除とプロテクト設定の概念図である。
【符号の説明】
C1 コンデンサ(バックアップ手段)
CE チップイネーブル端子
D1 ダイオード(バックアップ手段)
DP 正論理のプロテクト解除設定情報(他論理の情報)
OE 書き込みイネーブル端子
RD メモリ読み出し信号(制御信号)
WE 読み出しイネーブル端子
WR メモリ書込み信号(制御信号)
200 遊技用演算処理装置
201 CPUコア(遊技制御手段)
204 ユーザワークRAM(保持手段、半導体記憶デバイス)
205 プロテクト回路(禁止手段、解除手段)
Claims (1)
- 所定の遊技プログラムを実行して遊技機の遊技制御を行う遊技制御手段と、
前記遊技制御手段のワークエリアとして利用され、電源断後もデータを保持可能な第1記憶手段と、
電源断が発生した場合に前記遊技制御手段に電源断割込信号を出力する停電監視手段と、を備えた遊技用演算処理装置において、
前記遊技制御手段は、
前記第1記憶手段の読み取りと書き込みの禁止又は解除する情報を揮発的に保持する第2記憶手段と、
第2記憶手段に保持された情報に基づいて前記第1記憶手段の読み取りと書込みの禁止、又は解除を行うプロテクト制御手段と、
前記遊技制御手段に割り当てられたユニークな識別情報を書き換え不能かつ不揮発的に記憶する第3の記憶手段と、
前記遊技制御手段で利用可能なリソースに含まれず、かつ、前記第3の記憶手段の記憶内容を電源投入時またはシステムリセット時にコピーして揮発的に記憶し、電源断後もデータを保持可能な第4の記憶手段と、
外部からの要求に応答して前記第4の記憶手段の記憶内容を要求先に出力する出力手段と、を含み、
前記停電監視手段が出力する電源断割込信号が検出された場合にはノンマスカブル割り込みを実行して、前記第2記憶手段に前記第1記憶手段の読み取りと書込みの禁止を行う為の情報を設定し、
電源投入時またはシステムリセット時には、前記第3の記憶手段の記憶内容と前記第4の記憶手段の記憶内容とを照合し、照合結果が異常な場合に所要の異常対応処理を行うようにしたことを特徴とする遊技用演算処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31894399A JP4117716B2 (ja) | 1999-11-09 | 1999-11-09 | 遊技用演算処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31894399A JP4117716B2 (ja) | 1999-11-09 | 1999-11-09 | 遊技用演算処理装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001129212A JP2001129212A (ja) | 2001-05-15 |
JP2001129212A5 JP2001129212A5 (ja) | 2005-04-07 |
JP4117716B2 true JP4117716B2 (ja) | 2008-07-16 |
Family
ID=18104731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31894399A Expired - Fee Related JP4117716B2 (ja) | 1999-11-09 | 1999-11-09 | 遊技用演算処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4117716B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5021342B2 (ja) * | 2007-03-14 | 2012-09-05 | 株式会社大都技研 | 遊技台 |
JP5177644B2 (ja) * | 2008-03-03 | 2013-04-03 | サミー株式会社 | 遊技機 |
-
1999
- 1999-11-09 JP JP31894399A patent/JP4117716B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001129212A (ja) | 2001-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4056150B2 (ja) | 遊技用演算処理装置 | |
JP4236069B2 (ja) | 遊技機 | |
JP2000126425A5 (ja) | ||
JP2001137504A5 (ja) | ||
JP4112129B2 (ja) | 遊技用演算処理装置 | |
JP2001137516A (ja) | 遊技監視装置 | |
JP2001145772A (ja) | 遊技システム | |
JP4117716B2 (ja) | 遊技用演算処理装置 | |
JP2001087529A5 (ja) | ||
JP2009082733A (ja) | 遊技用演算処理装置 | |
JP4297553B2 (ja) | 遊技機 | |
JP4518338B2 (ja) | 遊技機 | |
JP4592107B2 (ja) | 遊技用演算処理装置 | |
JP4112130B2 (ja) | 遊技用演算処理装置 | |
JP4493684B2 (ja) | 遊技機 | |
JP2001129212A5 (ja) | ||
JP4641043B2 (ja) | 遊技機 | |
JP2000300811A5 (ja) | ||
JP4518335B2 (ja) | 遊技機 | |
JP4056149B2 (ja) | 遊技用演算処理装置 | |
JP2001087522A5 (ja) | ||
JP4117715B2 (ja) | 遊技用演算処理装置 | |
JP4592032B2 (ja) | 遊技用演算処理装置 | |
JP4592033B2 (ja) | 遊技用演算処理装置 | |
JP4518334B2 (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040520 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |