JP4114540B2 - イメージセンサー - Google Patents
イメージセンサー Download PDFInfo
- Publication number
- JP4114540B2 JP4114540B2 JP2003143648A JP2003143648A JP4114540B2 JP 4114540 B2 JP4114540 B2 JP 4114540B2 JP 2003143648 A JP2003143648 A JP 2003143648A JP 2003143648 A JP2003143648 A JP 2003143648A JP 4114540 B2 JP4114540 B2 JP 4114540B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- image sensor
- converter
- address
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000035945 sensitivity Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像を撮像するイメージセンサーに関する。
【０００２】
【従来の技術】
画像処理装置を用いた各種警報システムや運転支援システムが提案されている。これらのシステムに用いられるイメージセンサーの性能に対する要求は、応用システムごとに異なっている。例えば障害物をすばやく発見して警報するシステムでは、割り込み車両のような高速な動きを検出することが要求される。このような高速な動きを検出するにはイメージセンサーのピクセルを微細にし、空間分解能を高める必要がある。
【０００３】
一方、例えば夜間に遠方の道路白線を検出するシステムを考えると、イメージセンサーには高感度でかつ低雑音性能が要求される。また、画像を表示するためのイメージセンサーには高階調性能が要求される。
【０００４】
ところが、従来のイメージセンサーでは、ピクセルを微細化して高空間分解能化しようとすると、イメージセンサーの感度と階調がとも低下し、雑音が増大する方向にある。空間分解能と感度・雑音性能のトレードオフ関係を両立させる方法として、感度が必要な場合に複数のピクセルを結合させ、あたかも一つのピクセルのようにして信号を読み出すようにしたイメージセンサーが提案されている（例えば、特許文献１参照）。
【０００５】
このイメージセンサーでは、空間分解能を高くしたい場合には各ピクセルの信号を別々に読み出し、逆に感度を高くしたい場合には二つのピクセルの信号を加算して読み出す。これにより、加算モードと非加算モードの読み出しを任意に選択することができ、画像処理装置用イメージセンサーに要求される高空間分解能と高感度・低雑音を両立させることができる。
【０００６】
この出願の発明に関連する先行技術文献としては次のものがある。
【特許文献１】
特開平０９−０４６５９６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来のイメージセンサーでは、加算がピクセル内で行われ、加算するピクセルのパターンを予めハードウェア上にインプリメントする構成としているため、加算と非加算を自由に選択できても、加算するピクセルの数などの結合パターンをイメージセンサーの設計段階で予め決めておく必要があり、実際に使用するときに任意に変えることはできない。ところが、自動車に応用する場合には、撮像環境が大きく変化するので加算、非加算だけでなく、加算するピクセルの数など画素結合パターンを状況に応じて任意に変える必要がある。
【０００８】
また、自動車に応用する場合には、画像処理用イメージセンサーを表示用イメージセンサーと共用させ、システム全体のコストを抑えることが要求される。一般の画像処理では、入力画像を２値（１ビット）化してから処理しているために階調を要求されないが、画像を表示するには経験的に８ビット以上の高階調を要求される。しかしながら、上述した従来のイメージセンサーでは階調を可変にできないため、感度を向上させることができても画像処理用としてピクセルを微細化すると階調が低下し、表示用として使うことができなくなるという問題がある。
【０００９】
本発明は、画素の結合パターンを柔軟に変えることができるとともに信号の読み出し速度と感度や階調を両立できるイメージセンサーを提供するものである。
【００１０】
【課題を解決するための手段】
本発明は、二次元状に配置された複数のピクセルと、すべてのピクセルに対して共通に設けられ、ピクセルの出力をＡＤ変換するΔΣ型ＡＤ変換器と、ピクセルを指定するためのアドレス信号を生成するアドレス生成回路と、各ピクセルごとに設けられ、アドレス生成回路からのアドレス信号にしたがってピクセルの出力をΔΣ型ＡＤ変換器へ接続するスイッチ回路とを備えたイメージセンサーであって、アドレス生成回路は、ΔΣ型ＡＤ変換器の積分器をリセットする周期の間に、隣接する複数のピクセルのアドレスを順次生成し、ΔΣ型ＡＤ変換器は、スイッチ回路を介してアドレス生成回路で生成されたアドレスのピクセル出力を順次入力する。
【００１１】
【発明の効果】
本発明によれば、画素の結合パターンを柔軟に変えることができるとともに信号の読み出し速度と感度や階調を両立できる。
【００１２】
【発明の実施の形態】
《発明の第１の実施の形態》
図１は第１の実施の形態のイメージセンサーの全体構成を示す。第１の実施の形態では、ＣＭＯＳ型イメージセンサーと同様に、複数のピクセル１，２，・・・が２次元状に配置されたピクセルアレイ１００を備えている。各ピクセル１，２，・・の出力は後述するスイッチを介してＡＤ変換器２００へ接続される。アドレス生成回路３００は出力を読み出すピクセルのアドレスを生成し、ピクセルアレイ１００へ出力する。ピクセルアレイ１００では、アドレス信号によりピクセルのスイッチが閉路し、指定アドレスのピクセル出力がＡＤ変換器２００へ接続される。
【００１３】
図２は、第１の実施の形態のイメージセンサーの２ピクセル分の回路(ａ)とその動作(ｂ)を示す。なお、図２ではアドレス生成回路３００の図示を省略する。また、図２(ｂ)のクロックパルスはΔΣ型ＡＤ変換器２００のクロック、リセットパルスはΔΣ型ＡＤ変換器２００の積分器２０２をリセットするためのリセットパルス、アドレス信号はΔΣ型ＡＤ変換器２００へ接続するピクセルを指定するためのアドレス信号である。
【００１４】
図２では、ピクセルのリセット回路は例えば特許文献１に示す従来のイメージセンサーと同様な構成になっており、本発明の動作に直接、関係がないので図示を省略する。また、図２では、説明を解りやすくするために各ピクセル１，２，・・の出力をＡＤ変換器２へ接続するためのスイッチ１ａ，２ａ，・・を一つだけ示しているが、複数のスイッチを介して任意の一つのピクセル出力を選択的にＡＤ変換器に接続するようにしてもよい。図２において、各ピクセル１，２，・・の１ｂ，２ｂ，・・は光電変換部、１ｃ，２ｃ，・・はピクセル値読み出し用ソースフォロワである。
【００１５】
この一実施の形態ではピクセル出力のＡＤ変換器としてΔΣ型ＡＤ変換器を用いる。図１および図２にΔΣ型ＡＤ変換器２００の構成例を示す。このΔΣ型ＡＤ変換器２００は加算器２０１、積分器２０２、コンパレータ２０３およびラッチ２０４を備えている。
【００１６】
イメージセンサーのピクセル出力にΔΣ型ＡＤ変換器を用いることは、例えば「A Low-Power Low-Noise Ultrawide-Dynamic-Range CMOS Imager with Pixel-Parallel A/D Conversion」（Lisa G. McIlrath，IEEE Journal of Solid-State Circuits，vol.SSC-36,No.5,May 2001）などに記載されている。図３にその回路(ａ)と動作(ｂ)を示す。この例では、一つのピクセルの出力を読み出すためにΔΣ型ＡＤ変換器２００が使われている。
【００１７】
図３に示すイメージセンサーの動作を説明する。まず、ΔΣ型ＡＤ変換器２００を構成している積分器２０２をリセットする。また、読み出そうとしているピクセルのアドレス（１）を生成し、ピクセル１の出力をΔΣ型ＡＤ変換器２００に接続する。これによりピクセル１の出力が加算器２０１でラッチ２０４の反転出力に加算され、加算結果が積分器２０２で積分される。次に、積分器２０２の積分結果がコンパレーター２０３で所定値と比較され、クロックが入るたびにコンパレーター２０３の出力がラッチ２０４によりラッチされる。このように、図３に示すΔΣ型ＡＤ変換器２００では複数回のクロックで一ピクセルの出力を読み出す。次のピクセル（２）を読み出すには積分器２０２をリセットするとともに、ピクセル２の出力をΔΣ型ＡＤ変換器２００へ接続する。
【００１８】
図２に示す第１の実施の形態のイメージセンサーの動作(ｂ)を、図３に示す従来のイメージセンサーの動作(ｂ)と比較すると、両者はアドレス生成回路３００によるアドレス生成結果のみが相違している。図３に示す従来のイメージセンサーでは、１ピクセル出力の読み出し動作ごとにΔΣ型ＡＤ変換器２００をリセットしている、これに対し図２に示す第１の実施の形態のイメージセンサーでは、ΔΣ型ＡＤ変換器２００をリセットしてから複数のアドレス１〜９を生成し、対応する複数のピクセル出力を順次、ΔΣ型ＡＤ変換器２００へ接続する。
【００１９】
図２に示す第１の実施の形態では、ΔΣ型ＡＤ変換器２００のリセット後に読み出す複数のピクセルが互いに隣接しているとすれば、それらのピクセル出力の相関が強く、出力値がほぼ同じであると考えることができる。その結果、図２に示す第１の実施の形態のような読み出し方をすると、ピクセル１から９までの出力の平均値がＡＤ変換され、出力されることになる。
【００２０】
イメージセンサーの各ピクセルの出力にはショット雑音などのランダムな雑音が含まれており、これらの雑音により信号対雑音（ＳＮ）比および感度の限界が決められている。特にピクセルを微細にすると信号成分が減少するのでＳＮ比と感度が低下する。図３に示す従来のイメージセンサーのような読み出し方をすると、ピクセル１の信号と雑音とが一緒に読み出されるので、ＳＮ比と感度を向上させることができない。
【００２１】
これに対し図２に示す第１の実施の形態のような読み出し方をすると、ピクセル１から９までの各ピクセルの信号と雑音の平均が読み出される。各ピクセル間の信号成分には強い相関があるため、平均しても信号成分の値が変わらない。しかし、雑音成分がランダムであるため、平均することによって値が減少する。したがって、図２に示す第１の実施の形態のような読み出し方をすることによって、ピクセル１から９を結合させるのと同じようにＳＮ比および感度を向上させることができる。また、ここでは９個のピクセルの平均が読み出されているので出力値の階調が３ビット強（＝ｌｏｇ（９）／ｌｏｇ（２））だけ向上する。
【００２２】
このように、第１の実施の形態では、ＡＤ変換器２００としてΔΣ型ＡＤ変換器を用い、さらにΔΣ型ＡＤ変換器２００の積分器２０２をリセットする一周期の間に互いに隣接した複数のピクセルのアドレスを生成し、対応する複数のピクセル出力を順次ΔΣ型ＡＤ変換器２００へ接続することによって、感度、雑音性能、階調ともに向上させることができ、例えば表示などのような高感度、高階調が要求される応用に対応することができる。
【００２３】
これは、従来のΔΣ型ＡＤ変換器が、１リセット周期の間に１つのピクセルに対して複数クロックの間、オーバーサンプリングする、すなわち時間軸上でオーバーサンプリングを行っているのに対し、第１の実施の形態のΔΣ型ＡＤ変換器は、１リセット周期の間に複数個のピクセル出力をオーバーサンプリングする、すなわち空間軸上でオーバーサンプリングを行っていることに相当し、オーバーサンプリングによって感度および階調が向上しているということができる。
【００２４】
また、第１の実施の形態の構成をそのまま使い、一リセット周期の間にアクセスするピクセルの数を少なくすることによって、高速な動きの検出などのような高速、高空間分解能が要求される応用にも対応することができる。図４にその一例を示す。なお、図４ではアドレス生成回路３００の図示を省略する。図４に示す例では、一リセット周期の間に４ピクセルだけをアクセスしている。その結果、同じクロックを使った場合の図２に示すイメージセンサーに比べてデータの読み出し速度を９／４倍だけ速くできる。さらに高速が要求される場合には、一リセット周期中に１ピクセルだけをアクセスするようにすれば、読み出し速度を最も高速にできる。
【００２５】
すなわち、第１の実施の形態では空間軸上にオーバーサンプリングを行い、空間オーバーサンプリングのレートを変化させることで、高速、高感度、低雑音、高階調の諸性能を柔軟に両立させているということができる。これによって、例えば自動車応用のような撮像環境が大きく変化しても、イメージセンサーの諸性能を柔軟に対応させることができ、例えば画像処理用イメージセンサーを表示用イメージセンサーと共用させ、システム全体のコストを抑えることができる。
【００２６】
さらに、従来イメージセンサーの諸性能を柔軟に変化させる一方法としては、各ピクセルの出力をフレームメモリに記憶しておき、フレームメモリ上に画素を結合させる方法が知られているが、本発明の構成によると高価なフレームメモリを使わなくても同等の効果を得ることができる。
【００２７】
《発明の第２の実施の形態》
図５に第２の実施の形態の構成(ａ)と動作(ｂ)を示す。なお、図５ではアドレス生成回路３００の図示を省略する。この第２の実施の形態では、図４に示す動作と同じように４個のピクセルをあたかも一つとして画素結合を行っている。ただし、図４ではアドレスがクロックに同期して生成され、一クロック当りに一アドレスが生成されているのに対し、図５に示す第２の実施の形態では二クロックで一アドレスを生成する。この第２の実施の形態によれば、空間軸上のオーバーサンプリングと時間軸上のオーバーサンプリングとを同時に行うことができ、読み出し速度と階調をさらに任意に変えることができる。
【００２８】
《発明の第３の実施の形態》
図６に第３の実施の形態の構成(ａ)と動作(ｂ)を示す。なお、図６ではアドレス生成回路３００の図示を省略する。この第３の実施の形態では、連続する複数クロックに対してクロックごとに同一のアドレスを生成しており、図５に示す第２の実施の形態と同様に、空間軸上のオーバーサンプリングと時間軸上のオーバーサンプリングとを同時に行うことができる上に、一クロック当りにアドレスが必ず一つ生成されるようになっている。図５に示す第２の実施の形態の場合は一クロック当りに一つのアドレスを生成するか、二クロック当りに一つアドレスを生成するか、モードを切り替える必要があるが、図６に示す動作とすることで読み出し速度および階調の設定をすべてアドレス生成回路３００のみに持たすことができ、乱雑なモードの切り替えを不要にできる。アドレス生成はコントローラーなどのソフトウェアで行うことができるため、図６に示す構成にした方が回路の柔軟性を高くできる。
【００２９】
《発明の第４の実施の形態》
図７に第４の一実施の形態の構成(ａ)と動作(ｂ)を示す。なお、図７ではアドレス生成回路３００の図示を省略する。この第４の実施の形態では、図４に示す動作と同様に、４つのピクセルを結合するようになっている。ただし、図７に示す第４の実施の形態では一フレームの間に各ピクセルが複数回アクセスされ、異なる結合パターンで画素結合されている。これにより、空間分解能を一定にしたままで感度と階調を向上させることができる。
【００３０】
以上の第１から第４の実施の形態では、単純な一次の積分器２０２によって構成されるΔΣ型ＡＤ変換器２００を例としてたが、これ以外のΔΣ型ＡＤ変換器を用いてもかまわない。例えば図８に示すような二次の積分器２１２，２１４によって構成されるΔΣ型ＡＤ変換器２１０を用いることができる。
【００３１】
このように、一実施の形態のイメージセンサーによれば、イメージセンサーの各ピクセルの出力を共通のΔΣ型ＡＤ変換器に接続し、ΔΣ型ＡＤ変換器の積分器をリセットする周期の間に複数の互いに隣接しているピクセルを順次アクセスするためのアドレスを生成するようにしたので、これら複数のピクセル出力の平均が読み出され、感度および階調を向上させることができ、読み出し時のアドレスによって画素の結合パターンを任意に変えることができる。これによってそれぞれの応用に要求されるイメージセンサーの読み出し速度と感度や階調を両立でき、画像処理用イメージセンサーと表示用のイメージセンサーを共用することができる。
【００３２】
また、一実施の形態のイメージセンサーによれば、ΔΣ型ＡＤ変換器の一クロック当りにアドレスが必ず一つ生成されるようにしたので、読み出し速度および感度、階調の設定をすべてアドレス生成回路のみに持たすことができ、アドレスの生成をコントローラーなどのソフトウェアで行うことにすることで回路の柔軟性を高めるできる。
【００３３】
さらに、一実施の形態のイメージセンサーによれば、隣接する複数のピクセルのアドレスを順次生成するアドレス生成パターンを繰り返し、１フレームの間に異なるアドレス生成パターンで各ピクセルのアドレスを複数回生成するようにしたので、ピクセルが複数の異なるパターンで隣接している他のピクセルと結合され、空間分解能を保持しながら感度、階調を向上させることができる。
【図面の簡単な説明】
【図１】 第１の実施の形態の全体構成を示す図である。
【図２】 第１の実施の形態のイメージセンサーの２ピクセル分の回路(ａ)と動作(ｂ)を示す図である。
【図３】 従来のΔΣ型ＡＤ変換器を備えたイメージセンサーの回路(ａ)と動作(ｂ)を示す図である。
【図４】 第１の実施の形態の変形例の構成(ａ)と動作(ｂ)を示す図である。
【図５】 第２の実施の形態のイメージセンサーの構成(ａ)と動作(ｂ)を示す図である。
【図６】 第３の実施の形態のイメージセンサーの構成(ａ)と動作(ｂ)を示す図である。
【図７】 第４の実施の形態のイメージセンサーの構成(ａ)と動作(ｂ)を示す図である。
【図８】 二次の積分器を備えたΔΣ型ＡＤ変換器を用いた一実施の形態の変形例を示す図である。
【符号の説明】
１，２，・・１０，１１，１２，１３，・・ ピクセル
１ａ，２ａ，・・ スイッチ
１ｂ，２ｂ，・・ 光電変換部
１ｃ，２ｃ，・・ ピクセル値読み出し用ソースフォロワ
１００ ピクセルアレイ
２００，２１０ ΔΣ型ＡＤ変換器
２０１，２１１ 加算器
２０２，２１２，２１４ 積分器
２０３，２１５ コンパレーター
２０４，２１６，２１７ ラッチ
３００ アドレス生成回路
【発明の属する技術分野】
本発明は、画像を撮像するイメージセンサーに関する。
【０００２】
【従来の技術】
画像処理装置を用いた各種警報システムや運転支援システムが提案されている。これらのシステムに用いられるイメージセンサーの性能に対する要求は、応用システムごとに異なっている。例えば障害物をすばやく発見して警報するシステムでは、割り込み車両のような高速な動きを検出することが要求される。このような高速な動きを検出するにはイメージセンサーのピクセルを微細にし、空間分解能を高める必要がある。
【０００３】
一方、例えば夜間に遠方の道路白線を検出するシステムを考えると、イメージセンサーには高感度でかつ低雑音性能が要求される。また、画像を表示するためのイメージセンサーには高階調性能が要求される。
【０００４】
ところが、従来のイメージセンサーでは、ピクセルを微細化して高空間分解能化しようとすると、イメージセンサーの感度と階調がとも低下し、雑音が増大する方向にある。空間分解能と感度・雑音性能のトレードオフ関係を両立させる方法として、感度が必要な場合に複数のピクセルを結合させ、あたかも一つのピクセルのようにして信号を読み出すようにしたイメージセンサーが提案されている（例えば、特許文献１参照）。
【０００５】
このイメージセンサーでは、空間分解能を高くしたい場合には各ピクセルの信号を別々に読み出し、逆に感度を高くしたい場合には二つのピクセルの信号を加算して読み出す。これにより、加算モードと非加算モードの読み出しを任意に選択することができ、画像処理装置用イメージセンサーに要求される高空間分解能と高感度・低雑音を両立させることができる。
【０００６】
この出願の発明に関連する先行技術文献としては次のものがある。
【特許文献１】
特開平０９−０４６５９６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来のイメージセンサーでは、加算がピクセル内で行われ、加算するピクセルのパターンを予めハードウェア上にインプリメントする構成としているため、加算と非加算を自由に選択できても、加算するピクセルの数などの結合パターンをイメージセンサーの設計段階で予め決めておく必要があり、実際に使用するときに任意に変えることはできない。ところが、自動車に応用する場合には、撮像環境が大きく変化するので加算、非加算だけでなく、加算するピクセルの数など画素結合パターンを状況に応じて任意に変える必要がある。
【０００８】
また、自動車に応用する場合には、画像処理用イメージセンサーを表示用イメージセンサーと共用させ、システム全体のコストを抑えることが要求される。一般の画像処理では、入力画像を２値（１ビット）化してから処理しているために階調を要求されないが、画像を表示するには経験的に８ビット以上の高階調を要求される。しかしながら、上述した従来のイメージセンサーでは階調を可変にできないため、感度を向上させることができても画像処理用としてピクセルを微細化すると階調が低下し、表示用として使うことができなくなるという問題がある。
【０００９】
本発明は、画素の結合パターンを柔軟に変えることができるとともに信号の読み出し速度と感度や階調を両立できるイメージセンサーを提供するものである。
【００１０】
【課題を解決するための手段】
本発明は、二次元状に配置された複数のピクセルと、すべてのピクセルに対して共通に設けられ、ピクセルの出力をＡＤ変換するΔΣ型ＡＤ変換器と、ピクセルを指定するためのアドレス信号を生成するアドレス生成回路と、各ピクセルごとに設けられ、アドレス生成回路からのアドレス信号にしたがってピクセルの出力をΔΣ型ＡＤ変換器へ接続するスイッチ回路とを備えたイメージセンサーであって、アドレス生成回路は、ΔΣ型ＡＤ変換器の積分器をリセットする周期の間に、隣接する複数のピクセルのアドレスを順次生成し、ΔΣ型ＡＤ変換器は、スイッチ回路を介してアドレス生成回路で生成されたアドレスのピクセル出力を順次入力する。
【００１１】
【発明の効果】
本発明によれば、画素の結合パターンを柔軟に変えることができるとともに信号の読み出し速度と感度や階調を両立できる。
【００１２】
【発明の実施の形態】
《発明の第１の実施の形態》
図１は第１の実施の形態のイメージセンサーの全体構成を示す。第１の実施の形態では、ＣＭＯＳ型イメージセンサーと同様に、複数のピクセル１，２，・・・が２次元状に配置されたピクセルアレイ１００を備えている。各ピクセル１，２，・・の出力は後述するスイッチを介してＡＤ変換器２００へ接続される。アドレス生成回路３００は出力を読み出すピクセルのアドレスを生成し、ピクセルアレイ１００へ出力する。ピクセルアレイ１００では、アドレス信号によりピクセルのスイッチが閉路し、指定アドレスのピクセル出力がＡＤ変換器２００へ接続される。
【００１３】
図２は、第１の実施の形態のイメージセンサーの２ピクセル分の回路(ａ)とその動作(ｂ)を示す。なお、図２ではアドレス生成回路３００の図示を省略する。また、図２(ｂ)のクロックパルスはΔΣ型ＡＤ変換器２００のクロック、リセットパルスはΔΣ型ＡＤ変換器２００の積分器２０２をリセットするためのリセットパルス、アドレス信号はΔΣ型ＡＤ変換器２００へ接続するピクセルを指定するためのアドレス信号である。
【００１４】
図２では、ピクセルのリセット回路は例えば特許文献１に示す従来のイメージセンサーと同様な構成になっており、本発明の動作に直接、関係がないので図示を省略する。また、図２では、説明を解りやすくするために各ピクセル１，２，・・の出力をＡＤ変換器２へ接続するためのスイッチ１ａ，２ａ，・・を一つだけ示しているが、複数のスイッチを介して任意の一つのピクセル出力を選択的にＡＤ変換器に接続するようにしてもよい。図２において、各ピクセル１，２，・・の１ｂ，２ｂ，・・は光電変換部、１ｃ，２ｃ，・・はピクセル値読み出し用ソースフォロワである。
【００１５】
この一実施の形態ではピクセル出力のＡＤ変換器としてΔΣ型ＡＤ変換器を用いる。図１および図２にΔΣ型ＡＤ変換器２００の構成例を示す。このΔΣ型ＡＤ変換器２００は加算器２０１、積分器２０２、コンパレータ２０３およびラッチ２０４を備えている。
【００１６】
イメージセンサーのピクセル出力にΔΣ型ＡＤ変換器を用いることは、例えば「A Low-Power Low-Noise Ultrawide-Dynamic-Range CMOS Imager with Pixel-Parallel A/D Conversion」（Lisa G. McIlrath，IEEE Journal of Solid-State Circuits，vol.SSC-36,No.5,May 2001）などに記載されている。図３にその回路(ａ)と動作(ｂ)を示す。この例では、一つのピクセルの出力を読み出すためにΔΣ型ＡＤ変換器２００が使われている。
【００１７】
図３に示すイメージセンサーの動作を説明する。まず、ΔΣ型ＡＤ変換器２００を構成している積分器２０２をリセットする。また、読み出そうとしているピクセルのアドレス（１）を生成し、ピクセル１の出力をΔΣ型ＡＤ変換器２００に接続する。これによりピクセル１の出力が加算器２０１でラッチ２０４の反転出力に加算され、加算結果が積分器２０２で積分される。次に、積分器２０２の積分結果がコンパレーター２０３で所定値と比較され、クロックが入るたびにコンパレーター２０３の出力がラッチ２０４によりラッチされる。このように、図３に示すΔΣ型ＡＤ変換器２００では複数回のクロックで一ピクセルの出力を読み出す。次のピクセル（２）を読み出すには積分器２０２をリセットするとともに、ピクセル２の出力をΔΣ型ＡＤ変換器２００へ接続する。
【００１８】
図２に示す第１の実施の形態のイメージセンサーの動作(ｂ)を、図３に示す従来のイメージセンサーの動作(ｂ)と比較すると、両者はアドレス生成回路３００によるアドレス生成結果のみが相違している。図３に示す従来のイメージセンサーでは、１ピクセル出力の読み出し動作ごとにΔΣ型ＡＤ変換器２００をリセットしている、これに対し図２に示す第１の実施の形態のイメージセンサーでは、ΔΣ型ＡＤ変換器２００をリセットしてから複数のアドレス１〜９を生成し、対応する複数のピクセル出力を順次、ΔΣ型ＡＤ変換器２００へ接続する。
【００１９】
図２に示す第１の実施の形態では、ΔΣ型ＡＤ変換器２００のリセット後に読み出す複数のピクセルが互いに隣接しているとすれば、それらのピクセル出力の相関が強く、出力値がほぼ同じであると考えることができる。その結果、図２に示す第１の実施の形態のような読み出し方をすると、ピクセル１から９までの出力の平均値がＡＤ変換され、出力されることになる。
【００２０】
イメージセンサーの各ピクセルの出力にはショット雑音などのランダムな雑音が含まれており、これらの雑音により信号対雑音（ＳＮ）比および感度の限界が決められている。特にピクセルを微細にすると信号成分が減少するのでＳＮ比と感度が低下する。図３に示す従来のイメージセンサーのような読み出し方をすると、ピクセル１の信号と雑音とが一緒に読み出されるので、ＳＮ比と感度を向上させることができない。
【００２１】
これに対し図２に示す第１の実施の形態のような読み出し方をすると、ピクセル１から９までの各ピクセルの信号と雑音の平均が読み出される。各ピクセル間の信号成分には強い相関があるため、平均しても信号成分の値が変わらない。しかし、雑音成分がランダムであるため、平均することによって値が減少する。したがって、図２に示す第１の実施の形態のような読み出し方をすることによって、ピクセル１から９を結合させるのと同じようにＳＮ比および感度を向上させることができる。また、ここでは９個のピクセルの平均が読み出されているので出力値の階調が３ビット強（＝ｌｏｇ（９）／ｌｏｇ（２））だけ向上する。
【００２２】
このように、第１の実施の形態では、ＡＤ変換器２００としてΔΣ型ＡＤ変換器を用い、さらにΔΣ型ＡＤ変換器２００の積分器２０２をリセットする一周期の間に互いに隣接した複数のピクセルのアドレスを生成し、対応する複数のピクセル出力を順次ΔΣ型ＡＤ変換器２００へ接続することによって、感度、雑音性能、階調ともに向上させることができ、例えば表示などのような高感度、高階調が要求される応用に対応することができる。
【００２３】
これは、従来のΔΣ型ＡＤ変換器が、１リセット周期の間に１つのピクセルに対して複数クロックの間、オーバーサンプリングする、すなわち時間軸上でオーバーサンプリングを行っているのに対し、第１の実施の形態のΔΣ型ＡＤ変換器は、１リセット周期の間に複数個のピクセル出力をオーバーサンプリングする、すなわち空間軸上でオーバーサンプリングを行っていることに相当し、オーバーサンプリングによって感度および階調が向上しているということができる。
【００２４】
また、第１の実施の形態の構成をそのまま使い、一リセット周期の間にアクセスするピクセルの数を少なくすることによって、高速な動きの検出などのような高速、高空間分解能が要求される応用にも対応することができる。図４にその一例を示す。なお、図４ではアドレス生成回路３００の図示を省略する。図４に示す例では、一リセット周期の間に４ピクセルだけをアクセスしている。その結果、同じクロックを使った場合の図２に示すイメージセンサーに比べてデータの読み出し速度を９／４倍だけ速くできる。さらに高速が要求される場合には、一リセット周期中に１ピクセルだけをアクセスするようにすれば、読み出し速度を最も高速にできる。
【００２５】
すなわち、第１の実施の形態では空間軸上にオーバーサンプリングを行い、空間オーバーサンプリングのレートを変化させることで、高速、高感度、低雑音、高階調の諸性能を柔軟に両立させているということができる。これによって、例えば自動車応用のような撮像環境が大きく変化しても、イメージセンサーの諸性能を柔軟に対応させることができ、例えば画像処理用イメージセンサーを表示用イメージセンサーと共用させ、システム全体のコストを抑えることができる。
【００２６】
さらに、従来イメージセンサーの諸性能を柔軟に変化させる一方法としては、各ピクセルの出力をフレームメモリに記憶しておき、フレームメモリ上に画素を結合させる方法が知られているが、本発明の構成によると高価なフレームメモリを使わなくても同等の効果を得ることができる。
【００２７】
《発明の第２の実施の形態》
図５に第２の実施の形態の構成(ａ)と動作(ｂ)を示す。なお、図５ではアドレス生成回路３００の図示を省略する。この第２の実施の形態では、図４に示す動作と同じように４個のピクセルをあたかも一つとして画素結合を行っている。ただし、図４ではアドレスがクロックに同期して生成され、一クロック当りに一アドレスが生成されているのに対し、図５に示す第２の実施の形態では二クロックで一アドレスを生成する。この第２の実施の形態によれば、空間軸上のオーバーサンプリングと時間軸上のオーバーサンプリングとを同時に行うことができ、読み出し速度と階調をさらに任意に変えることができる。
【００２８】
《発明の第３の実施の形態》
図６に第３の実施の形態の構成(ａ)と動作(ｂ)を示す。なお、図６ではアドレス生成回路３００の図示を省略する。この第３の実施の形態では、連続する複数クロックに対してクロックごとに同一のアドレスを生成しており、図５に示す第２の実施の形態と同様に、空間軸上のオーバーサンプリングと時間軸上のオーバーサンプリングとを同時に行うことができる上に、一クロック当りにアドレスが必ず一つ生成されるようになっている。図５に示す第２の実施の形態の場合は一クロック当りに一つのアドレスを生成するか、二クロック当りに一つアドレスを生成するか、モードを切り替える必要があるが、図６に示す動作とすることで読み出し速度および階調の設定をすべてアドレス生成回路３００のみに持たすことができ、乱雑なモードの切り替えを不要にできる。アドレス生成はコントローラーなどのソフトウェアで行うことができるため、図６に示す構成にした方が回路の柔軟性を高くできる。
【００２９】
《発明の第４の実施の形態》
図７に第４の一実施の形態の構成(ａ)と動作(ｂ)を示す。なお、図７ではアドレス生成回路３００の図示を省略する。この第４の実施の形態では、図４に示す動作と同様に、４つのピクセルを結合するようになっている。ただし、図７に示す第４の実施の形態では一フレームの間に各ピクセルが複数回アクセスされ、異なる結合パターンで画素結合されている。これにより、空間分解能を一定にしたままで感度と階調を向上させることができる。
【００３０】
以上の第１から第４の実施の形態では、単純な一次の積分器２０２によって構成されるΔΣ型ＡＤ変換器２００を例としてたが、これ以外のΔΣ型ＡＤ変換器を用いてもかまわない。例えば図８に示すような二次の積分器２１２，２１４によって構成されるΔΣ型ＡＤ変換器２１０を用いることができる。
【００３１】
このように、一実施の形態のイメージセンサーによれば、イメージセンサーの各ピクセルの出力を共通のΔΣ型ＡＤ変換器に接続し、ΔΣ型ＡＤ変換器の積分器をリセットする周期の間に複数の互いに隣接しているピクセルを順次アクセスするためのアドレスを生成するようにしたので、これら複数のピクセル出力の平均が読み出され、感度および階調を向上させることができ、読み出し時のアドレスによって画素の結合パターンを任意に変えることができる。これによってそれぞれの応用に要求されるイメージセンサーの読み出し速度と感度や階調を両立でき、画像処理用イメージセンサーと表示用のイメージセンサーを共用することができる。
【００３２】
また、一実施の形態のイメージセンサーによれば、ΔΣ型ＡＤ変換器の一クロック当りにアドレスが必ず一つ生成されるようにしたので、読み出し速度および感度、階調の設定をすべてアドレス生成回路のみに持たすことができ、アドレスの生成をコントローラーなどのソフトウェアで行うことにすることで回路の柔軟性を高めるできる。
【００３３】
さらに、一実施の形態のイメージセンサーによれば、隣接する複数のピクセルのアドレスを順次生成するアドレス生成パターンを繰り返し、１フレームの間に異なるアドレス生成パターンで各ピクセルのアドレスを複数回生成するようにしたので、ピクセルが複数の異なるパターンで隣接している他のピクセルと結合され、空間分解能を保持しながら感度、階調を向上させることができる。
【図面の簡単な説明】
【図１】 第１の実施の形態の全体構成を示す図である。
【図２】 第１の実施の形態のイメージセンサーの２ピクセル分の回路(ａ)と動作(ｂ)を示す図である。
【図３】 従来のΔΣ型ＡＤ変換器を備えたイメージセンサーの回路(ａ)と動作(ｂ)を示す図である。
【図４】 第１の実施の形態の変形例の構成(ａ)と動作(ｂ)を示す図である。
【図５】 第２の実施の形態のイメージセンサーの構成(ａ)と動作(ｂ)を示す図である。
【図６】 第３の実施の形態のイメージセンサーの構成(ａ)と動作(ｂ)を示す図である。
【図７】 第４の実施の形態のイメージセンサーの構成(ａ)と動作(ｂ)を示す図である。
【図８】 二次の積分器を備えたΔΣ型ＡＤ変換器を用いた一実施の形態の変形例を示す図である。
【符号の説明】
１，２，・・１０，１１，１２，１３，・・ ピクセル
１ａ，２ａ，・・ スイッチ
１ｂ，２ｂ，・・ 光電変換部
１ｃ，２ｃ，・・ ピクセル値読み出し用ソースフォロワ
１００ ピクセルアレイ
２００，２１０ ΔΣ型ＡＤ変換器
２０１，２１１ 加算器
２０２，２１２，２１４ 積分器
２０３，２１５ コンパレーター
２０４，２１６，２１７ ラッチ
３００ アドレス生成回路
Claims (3)
- 二次元状に配置された複数のピクセルと、
すべての前記ピクセルに対して共通に設けられ、前記ピクセルの出力をＡＤ変換するΔΣ型ＡＤ変換器と、
前記ピクセルを指定するためのアドレス信号を生成するアドレス生成回路と、
前記各ピクセルごとに設けられ、前記アドレス生成回路からのアドレス信号にしたがって前記ピクセルの出力を前記ΔΣ型ＡＤ変換器へ接続するスイッチ回路とを備えたイメージセンサーであって、
前記アドレス生成回路は、前記ΔΣ型ＡＤ変換器の積分器をリセットする周期の間に、隣接する複数のピクセルのアドレスを順次生成し、
前記ΔΣ型ＡＤ変換器は、前記スイッチ回路を介して前記アドレス生成回路で生成されたアドレスのピクセル出力を順次入力することを特徴とするイメージセンサー。 - 請求項１に記載のイメージセンサーにおいて、
前記アドレス生成回路は、前記ΔΣ型ＡＤ変換器のクロックに同期して１クロック当たり１つのアドレス信号を生成することを特徴とするイメージセンサー。 - 請求項１または請求項２に記載のイメージセンサーにおいて、
前記アドレス生成回路は、隣接する複数のピクセルのアドレスを順次生成するアドレス生成パターンを繰り返し、１フレームの間に異なるアドレス生成パターンで前記各ピクセルのアドレスを複数回生成することを特徴とするイメージセンサー。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003143648A JP4114540B2 (ja) | 2003-05-21 | 2003-05-21 | イメージセンサー |
| US10/847,293 US20040233311A1 (en) | 2003-05-21 | 2004-05-18 | Image sensor |
| EP04011973A EP1480447A3 (en) | 2003-05-21 | 2004-05-19 | Image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003143648A JP4114540B2 (ja) | 2003-05-21 | 2003-05-21 | イメージセンサー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004349952A JP2004349952A (ja) | 2004-12-09 |
| JP4114540B2 true JP4114540B2 (ja) | 2008-07-09 |
Family
ID=33095443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003143648A Expired - Fee Related JP4114540B2 (ja) | 2003-05-21 | 2003-05-21 | イメージセンサー |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040233311A1 (ja) |
| EP (1) | EP1480447A3 (ja) |
| JP (1) | JP4114540B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7633539B2 (en) * | 2004-06-07 | 2009-12-15 | Canon Kabushiki Kaisha | Image pickup device with analog-to-digital converter |
| US7483067B2 (en) * | 2005-04-15 | 2009-01-27 | Micron Technology, Inc. | Column-parallel sigma-delta analog-to-digital conversion for imagers |
| JP5040449B2 (ja) | 2007-05-31 | 2012-10-03 | 富士通セミコンダクター株式会社 | 固体撮像素子および固体撮像素子を用いた信号処理方法 |
| JP5634194B2 (ja) * | 2010-09-28 | 2014-12-03 | キヤノン株式会社 | 放射線撮像装置及びその制御方法 |
| US10366674B1 (en) * | 2016-12-27 | 2019-07-30 | Facebook Technologies, Llc | Display calibration in electronic displays |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6021172A (en) * | 1994-01-28 | 2000-02-01 | California Institute Of Technology | Active pixel sensor having intra-pixel charge transfer with analog-to-digital converter |
| US5886659A (en) * | 1996-08-21 | 1999-03-23 | California Institute Of Technology | On-focal-plane analog-to-digital conversion for current-mode imaging devices |
| DE19715214C1 (de) * | 1997-04-11 | 1998-07-02 | Siemens Ag | Bildsensor mit einer Vielzahl von Bildpunkt-Sensorbereichen |
-
2003
- 2003-05-21 JP JP2003143648A patent/JP4114540B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-18 US US10/847,293 patent/US20040233311A1/en not_active Abandoned
- 2004-05-19 EP EP04011973A patent/EP1480447A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP1480447A3 (en) | 2008-05-28 |
| JP2004349952A (ja) | 2004-12-09 |
| US20040233311A1 (en) | 2004-11-25 |
| EP1480447A2 (en) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9648264B2 (en) | Solid-state image sensing apparatus | |
| US8754956B2 (en) | Pseudo-digital average sub sampling method and apparatus | |
| CN104115488B (zh) | 成像元件、控制方法和成像设备 | |
| US20120138775A1 (en) | Data sampler, data sampling method, and photo detecting apparatus including data sampler | |
| US8054357B2 (en) | Image sensor with time overlapping image output | |
| KR101597785B1 (ko) | 이미지 센서 및 영상 처리 방법 | |
| JP4539924B2 (ja) | 撮像装置及びその信号読み出し方法 | |
| Sasaki et al. | A wide-dynamic-range CMOS image sensor based on multiple short exposure-time readout with multiple-resolution column-parallel ADC | |
| KR20030094511A (ko) | 고체 촬상 장치 및 그 신호 처리 방법 | |
| WO2015038569A2 (en) | Oversampled image sensor with conditional pixel readout | |
| JP2006311240A (ja) | 撮像装置 | |
| CN1902903A (zh) | 在传感器电路的列电路中的像素信号装仓和内插 | |
| WO2013148833A1 (en) | Cmos image sensors implementing full frame digital correlated double sampling with global shutter | |
| KR20120058337A (ko) | Ｃｄｓ 회로, 이의 동작 방법, 및 이를 포함하는 장치들 | |
| JP4613311B2 (ja) | ２重積分型ａ／ｄ変換器、カラム処理回路、及び固体撮像装置 | |
| WO2018135125A1 (ja) | アナログ－デジタル変換器、固体撮像素子、及び、電子機器 | |
| JP2018174493A (ja) | 撮像装置、撮像システム、移動体 | |
| US10218930B2 (en) | Counting circuit including a plurality of latch circuits and image sensing device with the counting circuit | |
| JP4114540B2 (ja) | イメージセンサー | |
| US8743253B2 (en) | Method of controlling read address, physical information acquisition apparatus, and semiconductor device | |
| JP4423111B2 (ja) | 撮像素子および撮像システム | |
| JP4484103B2 (ja) | イメージセンサ | |
| JP2001268451A (ja) | 撮像装置 | |
| JP7254547B2 (ja) | 信号処理回路及び固体撮像素子 | |
| JP4874864B2 (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |