JP4084555B2

JP4084555B2 - フォトダイオードを有する半導体装置の製造方法

Info

Publication number: JP4084555B2
Application number: JP2001312372A
Authority: JP
Inventors: 敏英三宅
Original assignee: シリンクス株式会社
Priority date: 2001-10-10
Filing date: 2001-10-10
Publication date: 2008-04-30
Anticipated expiration: 2021-10-10
Also published as: JP2003124497A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特にフォトダイオードを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
光信号を電気信号に変換する受光素子には、分光感度特性の相違する各種の素子が実用化ないし提案されているが、可視光に分光感度を有する受光素子としては、ＣｄＳと呼ばれる硫化カドミウム素子、及びシリコンのフォトダイオードが一般に用いられている。しかし、ＣｄＳは、有害物質の使用が環境の点から近年問題となっており、シリコンのフォトダイオードに置き換わりつつある。また、シリコンのフォトダイオードは可視光だけでなく赤外光に対しても高い感度を有するため、カメラの自動露出用など視感度にほぼ一致するような分光感度が望まれる用途では、長波長側の感度を抑える必要がある。本発明はシリコンのフォトダイオードにおける長波長側の感度の抑制技術に関する。
【０００３】
フォトダイオードにおける長波長側の感度を抑える典型的な方法は、入射光の成分のうち赤外領域の光成分を吸収すると共に可視領域の光成分は透過する光学フィルタを受光面上に配設することである（以下、第１の従来技術と称す）。しかし、赤外光をカットする光学フィルタは、通常蒸着による干渉フィルタが使用されており、高価であり、またスペースもとってしまうという課題がある。
【０００４】
フォトダイオードにおける長波長側の感度を抑える他の方法は、素子の構造に改良を加える方法である。このような方法の一例が特開平１１−１６３３８６号公報に記載されている。同公報に記載の従来技術では、フォトダイオードのＰＮ接合を構成する２種類の半導体層のうち光の入射側と反対側の半導体層（この層のことを同公報では光吸収層と呼んでいる）の厚さを薄く形成する方法である（以下、第２の従来技術と称す）。光吸収層の厚さの違いによる分光感度の違いを説明する同公報の図面を図５に示す。図５において、フォトダイオードＡは、厚さ４００μｍのＮ型単結晶シリコン基板１０１の上にＰ型領域１０２を形成したもので、Ｎ型単結晶シリコン基板１０１とＰ型領域１０２とのＰＮ接合でフォトダイオードが構成されている。この場合、単結晶シリコン基板１０１が光吸収層になり、その厚さは４００μｍである。他方、フォトダイオードＢは、高不純物濃度のＮ型半導体層１０３の上に低不純物濃度の厚さ１０μｍのＮ型半導体層１０４を形成し、このＮ型半導体層１０４にＰ型領域１０５を形成したもので、Ｎ型半導体層１０４とＰ型領域１０５とのＰＮ接合でフォトダイオードが構成されている。この場合、Ｎ型半導体層１０４が光吸収層になり、その厚さは１０μｍである。
【０００５】
図５には、フォトダイオードＡ及びＢの分光感度の測定結果が併せて描かれている。横軸は入射光の波長（μｍ）、縦軸はピーク値を１００とした場合の相対感度を表す。この測定結果から、フォトダイオードＡの分光感度特性が０．９〜１．０μｍ程度をピーク値としているのに対し、フォトダイオードＢの分光感度特性は、０．７μｍ程度をピーク値として、それより長波長側では徐々に感度が低下する傾向を示し、全体として、可視光領域で充分な感度を有しながら赤外光に対する感度がフォトダイオードＡに比べて低くなっているのが分かる。
【０００６】
【発明が解決しようとする課題】
図５のフォトダイオードＢは赤外光に対する感度が低くなってはいるが、カメラの自動露出用など視感度にほぼ一致するような分光感度が望まれる用途には、赤外感度がまだ高すぎる。半導体層１０４をもっと薄く、例えば２．５μｍ程度にすると、赤外感度もちょうど良い程度に低くなり、緑色波長領域にピークを持つようになる。この場合の特性を図６に示す。なお、縦軸は変換効率Ａ／Ｗを、横軸は入射光の波長（ｎｍ）を示す。
【０００７】
しかしながら、半導体のチップ上にフォトダイオードだけを作る場合には第２の従来技術でも実用化は容易であるが、バイポーラトランジスタと一緒にフォトダイオードを集積化するバイポーラＩＣへの適用は困難である。その理由は、バイポーラＩＣでは、バイポーラトランジスタの一部を使ってフォトダイオードを作るため、前記公報で言う光吸収層を薄く形成することは仕様上あるいは製造プロセスの制約上、困難になるためである。具体的には、例えば、通常のＰ型基板の上にＮ型のエピタキシャル層を成長させ、さらに、Ｐ型のベース拡散、更にその上にＮ型のエミッタ拡散を行ったバイポーラＩＣ構造の場合、Ｎ型のエピタキシャル層とＰ型のベース拡散とのＰＮ接合がフォトダイオードとして一般に利用される。この場合、エピタキシャル層が前記公報で言う光吸収層に相当するため、このエピタキシャル層を薄く形成する必要がある。しかし、エピタキシャル層の厚さは耐圧などの関係で余り薄くすることはできない。また、エピタキシャル層の厚さをフォトダイオードの部分だけ薄く形成し、バイポーラトランジスタの部分は厚く形成するようなことは製造プロセス上、極めて困難である。従って、エピタキシャル層の厚さは、仕様あるいは製造プロセスの制約から任意には選べない。このような状況のため、同じチップ上にフォトダイオードとバイポーラトランジスタ等の素子を集積化する場合には、光学フィルタを使用する第１の従来技術が使用されているのが現状である。
【０００８】
本発明の目的は、光学フィルタを使うことなく長波長側の感度を充分に抑圧することができ、然もバイポーラトランジスタとの集積化に適したフォトダイオードを有する半導体装置及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明のフォトダイオードを有する半導体装置は、Ｐ型半導体基板の上に形成したＮ型エピタキシャル層に素子を形成する構造の半導体装置において、Ｎ型エピタキシャル層の上に形成したＰ型半導体層と前記Ｎ型エピタキシャル層とで構成されるフォトダイオードの領域の全部または一部に不純物濃度の高いＰ型埋め込み層を備えるようにしている。ここで、不純物濃度の高いＰ型埋め込み層からＮ型エピタキシャル層への拡散と上方からの分離拡散とをＮ型エピタキシャル層の中間部分で繋げることによって、Ｎ型エピタキシャル層をコレクタとするＮＰＮトランジスタや同じくＮ型エピタキシャル層をベースとするラテラルＰＮＰトランジスタ等の素子間の分離を行う半導体装置にあっては、素子分離工程におけるＰ型埋め込み層の形成時に同時に前記フォトダイオードの領域の全部または一部にＰ型埋め込み層を形成することが好ましい。また、Ｐ型半導体基板の上に他の素子としてバーチカルＰＮＰトランジスタを形成する場合、前記フォトダイオードは、バーチカルＰＮＰトランジスタのベースを構成するＮ型エピタキシャル層とエミッタを構成するＰ型半導体層とのＰＮ接合を利用したものとすることができ、その場合、フォトダイオードの領域の全部または一部に形成される不純物濃度の高いＰ型埋め込み層は、バーチカルＰＮＰトランジスタのコレクタを構成するＰ型埋め込み層を利用するのが好ましい。
【００１０】
前記フォトダイオードは、好ましくは分光感度において図６の特性図に示したように緑色波長領域にピークを持つ。この場合、Ｎ型エピタキシャル層は４μｍ乃至６μｍ程度の厚さで形成され、フォトダイオードの領域に設けられたＰ型埋め込み層からＮ型エピタキシャル層への拡散によってフォトダイオードの領域における実効的なＮ型エピタキシャル層の厚さが１．５μｍ乃至３μｍ程度に形成される。
【００１１】
また、Ｐ^＋埋め込み層のように濃度の高い不純物層を作ることで、近傍の結晶に欠陥が入る確率が増加し、微少電流領域においてデリケートな性能が要求される対数圧縮用のトランジスタに影響が及ぶのを防止するために、デリケートな性能が要求されるトランジスタは、フォトダイオードから好ましくは８０μｍ以上離して形成するのが良い。同様の理由で、フォトダイオードの領域の一部に不純物濃度の高いＰ型埋め込み層を形成する際には、当該Ｐ型埋め込み層はフォトダイオードの領域の中心に近い部分、好ましくは周辺部５０μｍより内側にのみ形成するのが好ましい。
【００１２】
【作用】
本発明にあっては、Ｐ型半導体基板の上に形成したＮ型エピタキシャル層とこのＮ型エピタキシャル層の上に形成したＰ型半導体層とで構成されるフォトダイオードの領域の全部または一部に不純物濃度の高いＰ型埋め込み層を備えているため、Ｎ型エピタキシャル層自体の厚さが４μｍ乃至６μｍ程度と厚い場合であっても、Ｐ型埋め込み層からＮ型エピタキシャル層への拡散によってフォトダイオード領域における実効的なＮ型エピタキシャル層の厚さが１．５μｍ乃至３μｍ程度に薄くでき、フォトダイオードの長波長側の感度を充分に低くすることが可能となる。
【００１３】
【発明の実施の形態】
次に本発明の実施の形態の例について図面を参照して詳細に説明する。
【００１４】
図１は本発明の一実施の形態にかかるフォトダイオードを有する半導体装置の要部断面図である。この例の半導体装置は、シリコンのＰ型基板１１の上にフォトダイオード１２とＮＰＮトランジスタ１３とが形成されている。図１では、フォトダイオード１２に隣接してＮＰＮトランジスタ１３が形成されているが、必ずしもこのような関係である必要はない。また、一般にバイポーラＩＣには抵抗やコンデンサ等の他の基本素子も集積化されるが、本発明と直接関係しないため図１では描いていない。
【００１５】
フォトダイオード１２及びＮＰＮトランジスタ１３は、Ｐ型基板１１の上に形成されたＮ型のエピタキシャル層１４をＰ^＋層１５及びＰ^＋層１６によって分断して形成したエピタキシャル層の島部分にそれぞれ形成されている。ここで、Ｐ^＋層１５はエピタキシャル層１４の成長前にＰ^＋不純物を分離部分に拡散しておいたＰ^＋埋め込み層であり、Ｐ^＋層１６はエピタキシャル層１４の成長後にＰ^＋不純物を上方から熱拡散した分離拡散層である。双方のＰ^＋層１５及び１６は、熱拡散時にエピタキシャル層１４のほぼ中央部で衝突し、両者が一体となって分離層を形成する。
【００１６】
ＮＰＮトランジスタ１３は、エピタキシャル層１４をコレクタ領域、エピタキシャル層１４にベース拡散されて形成されたＰ層１７をベース領域、Ｐ層１７にエミッタ拡散されて形成されたＮ^＋層１８をエミッタ領域としており、エピタキシャル層１４にはコレクタ配線１９、Ｐ層１７にはベース配線２０、Ｎ^＋層１８にはエミッタ配線２１がそれぞれ形成されている。なお、２２はＳｉＯ_２等の絶縁層、２３はＮ^＋埋め込み層、２４はコレクタ抵抗を減らすためのＮ^＋拡散層である。
【００１７】
他方、フォトダイオード１２は、エピタキシャル層１４をカソード領域、エピタキシャル層１４に形成されたＰ層３０をアノード領域としており、Ｐ層３０にはアノード配線２５が、エピタキシャル層１４にはＮ^＋拡散層２６及びＮ^＋埋め込み層２７を介してカソード配線２８が形成されている。Ｎ^＋拡散層２６、Ｎ^＋埋め込み層２７は、ＮＰＮトランジスタ１３におけるＮ^＋拡散層２４、Ｎ^＋埋め込み層２３と同じ役割を持つ。使用に際しては、エピタキシャル層１４とＰ層３０のＰＮ接合が逆バイアス状態となるようにアノード配線２５とカソード配線２８に電圧をかけるが、その際、カソード配線２８を或る電位に固定して、アノード配線２５から光電変換電流を取り出す。このようなフォトダイオード１２の構造自体は、ＮＰＮトランジスタ１３のエピタキシャル層１４とベース層（Ｐ層１７）とのＰＮ接合をフォトダイオードとして利用する従来のフォトダイオードと同じである。
【００１８】
本実施の形態の特徴は、フォトダイオード１２のエピタキシャル層１４とＰ型基板１１との間に、素子間分離に使うＰ^＋埋め込み層１５と同様なＰ^＋埋め込み層２９を設けている点にある。すなわち、通常の製造プロセスでは、Ｐ^＋埋め込み層は分離部分の下にのみ形成されるが、本実施の形態ではフォトダイオード１２の領域の下にも入れておくことで、フォトダイオード領域における実効的なエピタキシャル層１４の厚みを小さくしている。
【００１９】
エピタキシャル層１４の厚さは、同時に集積化されるＮＰＮトランジスタ１３の仕様などから余り薄くはできず、またＰ層３０は、ＮＰＮトランジスタ１３のＰ層１７と同じプロセスで作られるため、Ｐ層３０の厚さも自ずと決まってしまう。従って、Ｐ^＋埋め込み層２９が無い従来のフォトダイオードでは、フォトダイオード領域におけるエピタキシャル層１４の厚さ（図１の符号ａ）は４μｍから６μｍ程度になり、前述したように赤外光の感度が依然として高い。Ｐ^＋埋め込み層２９を設けることで、フォトダイオード領域における実効的なエピタキシャル層１４の厚さ（図１の符号ｂ）をより小さく設定することができる。この実効的なエピタキシャル層１４の厚さは、長波長側の感度をどの程度まで抑圧するかによって事前に決められる。カメラの自動露出用など視感度にほぼ一致するような分光感度が望まれる用途では、実効的なエピタキシャル層１４の厚さは、１．５μｍから３μｍ程度が望ましい。
【００２０】
本実施の形態にかかるフォトダイオードを有する半導体装置にあっては、フォトダイオード１２の領域におけるエピタキシャル層１４の実質的な厚さがＰ^＋埋め込み層２９によって薄くなっているため、Ｐ層３０を主たる受光面として外部からＰ層３０に入射した光の成分のうち、浅い領域で吸収されずに深い位置まで到達する長波長成分はエピタキシャル層１４を突き抜けてＰ^＋埋め込み層２９またはＰ型基板１１まで達し、そこで少数キャリアを発生させる。しかし、Ｐ型基板１１で発生する少数キャリアも、Ｐ^＋埋め込み層２９で発生する少数キャリアも、まずエピタキシャル層１４側に移動する間にＰ^＋埋め込み層２９で再結合して吸収されるだけでなく、エピタキシャル層１４に到達してもこの部分は或る基準となる電位に固定されているため、その電位に対して電流を流すのみであり、フォトダイオード１２の出力電流には影響を与えない。これによって、長波長側の感度が充分に抑圧されることになる。
【００２１】
長波長側の感度がどの程度抑圧されるかは、フォトダイオード領域におけるＰ層３０とＰ^＋埋め込み層２９との距離（エピタキシャル層１４の図１の符号ａで示す厚さ）以外に、Ｐ^＋埋め込み層２９の平面積（基板面に平行な面積）にも関係する。図２に、フォトダイオード１２を受光面側から見た場合のＰ層３０とＰ^＋埋め込み層２９の平面図の概略を示す。図２（ａ）に示すように、フォトダイオード領域のほぼ全部をカバーするようにＰ^＋埋め込み層２９を形成したときが長波長側の感度抑圧効果が一番大きくなり、図２（ｂ）に示すように、フォトダイオード領域の一部分にＰ^＋埋め込み層２９を形成したときは、Ｐ^＋埋め込み層２９の平面積が小さくなるに従って長波長側の感度抑圧効果が低下していく。このため、Ｐ^＋埋め込み層２９の平面積を調整することで、フォトダイオードの長波長側の感度を微調整することも可能である。例えば、エピタキシャル層１４の符号ａで示す厚さが或る値のとき、長波長側の感度が所望の感度より低く、少し感度を上げたい場合には、エピタキシャル層１４の実効的な厚さを増やす設計変更以外に、Ｐ^＋埋め込み層２９の平面積を狭くする設計変更でも対処することができる。なお、Ｐ^＋埋め込み層２９は、１つだけでなく、図２（ｃ）に示すように複数個形成するようにしても良い。
【００２２】
また、フォトダイオードの感度は、Ｐ^＋埋め込み層２９が入っているフォトダイオード、入っていないフォトダイオード、Ｐ^＋埋め込み層２９が入っているがそのＰ^＋埋め込み層２９の平面積が異なる複数のフォトダイオードなど、感度特性の異なる複数のフォトダイオードを同一基板上に形成し、複数のフォトダイオードを並列に接続することで調整することも可能である。
【００２３】
また、Ｐ^＋埋め込み層のように濃度の高い不純物層を作ることで、近傍の結晶に欠陥が入る確率が増加する。このため、対数圧縮トランジスタのように微少電流領域においてデリケートな性能が要求されるトランジスタは、フォトダイオードの近傍に配置しないことが望ましい。具体的には、そのようなデリケートな性能が要求されるトランジスタは、フォトダイオードのＰ^＋埋め込み層の端から８０μｍ以上離して形成するのが望ましい。同様の理由で、図２（ｂ）に示すようにフォトダイオード領域の一部にＰ^＋埋め込み層２９を入れる場合、フォトダイオード領域の周辺部から５０μｍより内側にのみＰ^＋埋め込み層２９を形成するのが望ましい。
【００２４】
本実施の形態にかかる半導体装置は、ＮＰＮトランジスタ１３を集積化するバイポーラＩＣと同様の製造プロセスで製造することができる。相違する点は、通常の製造プロセスでは、Ｐ^＋埋め込み層は分離部分の下にのみ形成するが、本実施形態ではフォトダイオード１２の領域の下にも入れておくことである。Ｐ^＋埋め込み層を形成するプロセスの一例を図３に示す。Ｐ型基板１１の上に生成したＳｉＯ_２等の酸化膜３１をパターニングして、分離部分の下に形成するＰ^＋埋め込み層１５用の開孔３２とフォトダイオード領域に入れるＰ^＋埋め込み層２９用の開孔３３とを形成し、例えばホウ素を熱拡散させてＰ^＋埋め込み層１５と同時にＰ^＋埋め込み層２９を形成する。図３の例では、Ｎ^＋埋め込み層２３、２７の形成後にＰ^＋埋め込み層１５、２９を形成したが、Ｎ^＋埋め込み層２３、２７を形成する前にＰ^＋埋め込み層１５、２９を形成するようにしても良い。
【００２５】
図４は本発明の別の実施の形態にかかるフォトダイオードを有する半導体装置の要部断面図である。この例の半導体装置は、シリコンのＰ型基板４１の上に形成されるバーチカル構造のＰＮＰトランジスタ４３のプロセスでフォトダイオード４２を形成したものである。
【００２６】
フォトダイオード４２及びＰＮＰトランジスタ４３は、Ｐ型基板４１の上に形成されたＮ型のエピタキシャル層４４をＰ^＋層４５及びＰ^＋層４６によって分断して形成したエピタキシャル層の島部分にそれぞれ形成されている。ここで、Ｐ^＋層４５はエピタキシャル層４４の成長前にＰ^＋不純物を分離部分に拡散しておいたＰ^＋埋め込み層、Ｐ^＋層４６はエピタキシャル層４４の成長後にＰ^＋不純物を上方から熱拡散した分離拡散層であり、図１の実施の形態におけるＰ^＋埋め込み層１５、Ｐ^＋分離拡散層１６に相当する。
【００２７】
バーチカル構造のＰＮＰトランジスタ４３は、エピタキシャル層４４をベース領域、エピタキシャル層４４にエミッタ拡散されて形成されたＰ層４７をエミッタ領域、エピタキシャル層４４に形成されたＰ^＋埋め込み層４８をコレクタ領域としており、エピタキシャル層４４にはベース配線４９、Ｐ層４７にはエミッタ配線５０、Ｐ^＋埋め込み層４８にはコレクタ配線５１がそれぞれ形成されている。なお、５２はＳｉＯ_２等の絶縁層、５３はＮ^＋埋め込み層、５４はベース抵抗を減らすためのＮ^＋拡散層であり、６２はエピタキシャル層４４の島のバイアスを与えるためのコンタクトで通常最大電位（普通は電源＋）に接続する。ここで、Ｐ^＋埋め込み層４８は、エピタキシャル層４４の成長前にＰ^＋不純物を拡散しておいた基部４８ａと、エピタキシャル層４４の成長後にＰ^＋不純物を上方から熱拡散した拡散部４８ｂとで構成されている。
【００２８】
他方、フォトダイオード４２は、エピタキシャル層４４をアノード領域、エピタキシャル層４４に形成されたＰ層６０をカソード領域としており、Ｐ層６０にはカソード配線５５が、エピタキシャル層４４にはＮ^＋拡散層５６を介してアノード配線５７が形成されている。また、ＰＮＰトランジスタ４３におけるＰ^＋埋め込み層４８及びＮ^＋埋め込み層５３と同様なＰ^＋埋め込み層５８及びＮ^＋埋め込み層５９が設けられており、Ｐ^＋埋め込み層５８にはバイアス配線（ＧＮＤ電位）６１が接続されている。ここで、Ｎ^＋拡散層５６、Ｎ^＋埋め込み層５９は、ＰＮＰトランジスタ４３におけるＮ^＋拡散層５４、Ｎ^＋埋め込み層５３と同じ役割を持つ。また、Ｐ^＋埋め込み層５８は、エピタキシャル層４４の成長前にＰ^＋不純物を拡散しておいた基部５８ａと、エピタキシャル層４４の成長後にＰ^＋不純物を上方から熱拡散した拡散部５８ｂとで構成されている。使用に際しては、エピタキシャル層４４とＰ層６０のＰＮ接合が逆バイアス状態となるようにアノード配線５７とカソード配線５５に電圧をかけるが、その際、バイアス配線６１にバイアスをかけておき、アノード配線５７から光電変換電流を取り出す。
【００２９】
本実施の形態の特徴は、フォトダイオード４２のエピタキシャル層４４とＰ型基板４１との間に、バーチカル構造のＰＮＰトランジスタ４３で使うＰ＋埋め込み層４８と同様なＰ^＋埋め込み層５８を設け、フォトダイオード領域における実効的なエピタキシャル層４４の厚みを小さくしている点にある。これにより、例えば、Ｐ^＋埋め込み層５８が無いフォトダイオードでは、フォトダイオード領域におけるエピタキシャル層４４の厚さ（図４の符号ａ）は一般に４μｍから６μｍ程度あるため赤外光の感度が依然として高くなるが、Ｐ^＋埋め込み層５８を設けてフォトダイオード領域における実効的なエピタキシャル層の厚さ（図４の符号ｂ）を例えば１．５μｍから３μｍ程度に設定することで、カメラの自動露出用など視感度にほぼ一致するような分光感度を得ることができる。
【００３０】
なお、図１の実施例と同様に、本実施の形態においてもフォトダイオード領域の一部分にＰ^＋埋め込み層５８を形成することで、フォトダイオードの長波長側の感度を微調整することが可能である。また、Ｐ^＋埋め込み層５８が入っているフォトダイオード、入っていないフォトダイオード、Ｐ^＋埋め込み層５８が入っているがそのＰ^＋埋め込み層５８の平面積が異なる複数のフォトダイオードなど、感度特性の異なる複数のフォトダイオードを同一基板上に形成し、複数のフォトダイオードを並列に接続することで、フォトダイオードの長波長側の感度を所望の感度に調整することも可能である。
【００３１】
本実施の形態にかかる半導体装置は、バーチカル構造のＰＮＰトランジスタ４３を集積化したバイポーラＩＣと同様の製造プロセスで製造することができる。相違する点は、通常の製造プロセスでは、Ｐ^＋埋め込み層４８はＰＮＰトランジスタ４３の領域にのみ形成するが、本実施形態ではフォトダイオード４２の領域の下にも入れておくことである。Ｐ^＋埋め込み層５８を形成するプロセスの一例を説明すると、エピタキシャル層４４の形成前に、Ｐ型基板４１の上に形成したＮ^＋埋め込み層５３、５９にＰ^＋埋め込み層４８用の開孔、Ｐ^＋埋め込み層５８用の開孔をパターニングし、例えばホウ素を熱拡散させてＰ^＋埋め込み層４８の基部４８ａと同時にＰ^＋埋め込み層５８の基部５８ａを形成する。そして、エピタキシャル層４４の形成後、Ｐ^＋埋め込み層４８の拡散部４８ｂを形成するプロセスにおいて、Ｐ^＋埋め込み層５８の拡散部５８ｂを同時に形成する。
【００３２】
【発明の効果】
以上説明したように本発明によれば、光学フィルタ無しにフォトダイオードの長波長側の感度を抑えることができる。その理由は、Ｐ型半導体基板の上に形成したＮ型エピタキシャル層とこのＮ型エピタキシャル層の上に形成したＰ型半導体層とで構成されるフォトダイオードの領域の全部または一部に形成した不純物濃度の高いＰ型埋め込み層によって、実効的なＮ型エピタキシャル層の厚さを薄くできるからである。
【００３３】
また本発明によれば、バイポーラトランジスタとの集積化に適したフォトダイオードを有する半導体装置が得られる。その理由は、Ｐ型半導体基板の上に形成するＮ型エピタキシャル層自体の厚さをフォトダイオードのためだけに薄く形成する必要がないこと、Ｐ型埋め込み層を素子間分離工程におけるＰ型埋め込み層と同じ工程や、バーチカルＰＮＰトランジスタのコレクタを構成するＰ型埋め込み層と同じ工程で製造できるためである。
【図面の簡単な説明】
【図１】本発明の一実施の形態にかかるフォトダイオードを有する半導体装置の要部断面図である。
【図２】フォトダイオードを受光面側から見た概略平面図である。
【図３】本発明の一実施の形態にかかるフォトダイオードを有する半導体装置においてＰ＋埋め込み層を形成するプロセスの説明図である。
【図４】本発明の別の実施の形態にかかるフォトダイオードを有する半導体装置の要部断面図である。
【図５】光吸収層の厚さの違いによるフォトダイオードの分光感度の違いを説明する図である。
【図６】光吸収層の厚さを２．５μｍ程度にしたときのフォトダイオードの分光感度の特性を示す図である。
【符号の説明】
１１…シリコンのＰ型基板
１２…フォトダイオード
１３…ＮＰＮトランジスタ
１４…Ｎ型のエピタキシャル層
１５…Ｐ^＋層（Ｐ^＋埋め込み層）
１６…Ｐ^＋層（分離拡散層）
１７…Ｐ層（ベース領域）
１８…Ｎ^＋層（エミッタ領域）
１９…コレクタ配線
２０…ベース配線
２１…エミッタ配線
２２…絶縁層
２３…Ｎ^＋埋め込み層
２４…Ｎ^＋拡散層
２５…アノード配線
２６…Ｎ^＋拡散層
２７…Ｎ^＋埋め込み層
２８…カソード配線
２９…Ｐ^＋埋め込み層
３０…Ｐ層（アノード領域）

Claims

Ｐ型半導体基板の上に形成したＮ型エピタキシャル層と該Ｎ型エピタキシャル層に形成したＰ型半導体層とのＰＮ接合を利用したフォトダイオードを有する半導体装置の製造方法において、Ｐ型埋め込み層から前記Ｎ型エピタキシャル層への拡散と上方からの分離拡散とを前記Ｎ型エピタキシャル層の中間部分で繋げることによって素子間の分離を行う素子分離工程における前記Ｐ型埋め込み層の形成時に、前記フォトダイオードの前記ＰＮ接合を形成する前記Ｐ型半導体層が形成される領域の下方にも同時に、前記Ｐ型埋め込み層と同じ不純物濃度のＰ型埋め込み層を形成することを特徴とするフォトダイオードを有する半導体装置の製造方法。
前記Ｎ型エピタキシャル層は４μｍ乃至６μｍ程度の厚さで形成され、前記フォトダイオードの前記ＰＮ接合を形成する前記Ｐ型半導体層が形成される領域の下方に形成された前記Ｐ型埋め込み層から前記Ｎ型エピタキシャル層への拡散によって、前記Ｐ型半導体層の下方の前記Ｎ型エピタキシャル層の厚さが１．５μｍ乃至３μｍ程度に形成される請求項１記載のフォトダイオードを有する半導体装置の製造方法。
微少電流領域においてデリケートな性能が要求されるトランジスタは前記フォトダイオードから離して形成する請求項１または２に記載のフォトダイオードを有する半導体装置の製造方法。