JP4075162B2 - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP4075162B2 JP4075162B2 JP31138198A JP31138198A JP4075162B2 JP 4075162 B2 JP4075162 B2 JP 4075162B2 JP 31138198 A JP31138198 A JP 31138198A JP 31138198 A JP31138198 A JP 31138198A JP 4075162 B2 JP4075162 B2 JP 4075162B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- pixel data
- data
- pixel
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Facsimiles In General (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の属する技術分野】
この発明はデータ処理装置に関し、複数の処理部で複数の処理を所定の順序に従って実行するデータ処理装置に関する。
【0002】
【従来の技術】
図18は、従来のデータ処理装置の概要を示すブロック図である。従来のデータ処理装置は、MPU1と、画像入力装置2と、Log変換、MTF補正、ガンマ補正、2値化の4つの処理をそれぞれ行なう処理部3〜6と、画像出力装置7とを含む。
【0003】
画像入力装置2は、CCD等の光電変換素子とこれを走査する駆動系およびA/D変換器からなり、たとえば連続階調画像と線画等からなる混在原稿をスキャンして標本化アナログ信号を生成し、A/D変換器にてその標本化アナログ信号を1画素がたとえば8ビット(256階調)の値を持つ連続階調反射率データとして量子化し、デジタル信号を出力する。
【0004】
処理部3は、Log変換処理を行なう。Log変換処理とは、画像入力装置2から出力される連続階調反射率データとLog関係にある8ビット連続階調濃度データを算出する処理である。
【0005】
処理部4は、MTF補正処理を行なう。MTF補正処理とは、先鋭度補正であり、処理部3でLog変換処理を施して得られる8ビット連続階調濃度データに先鋭度補正を、たとえばラプラシアンフィルタ等のデジタルフィルタを用いて行なう処理である。
【0006】
処理部5は、ガンマ補正処理を行なう。ガンマ補正処理は、データ処理装置全体として望ましガンマ特性を実現するために、画像入力装置2と画像出力装置7との階調カーブの差異を補正する処理である。たとえば、256ワード8ビットのLUT(ルックアップテーブル)を用いて、非線形ガンマ補正データを出力する処理である。ガンマ補正処理は、操作者が自己の望ましいガンマ特性を設定するためにも行なうことができる。
【0007】
処理部6は、2値化処理を行なう。2値化処理は、ガンマ補正された8ビット連続階調濃度データを明暗に応じた1ビットの2値データに変換する処理である。2値化処理には、たとえば誤差拡散2値化方式等の面積階調2値化法が用いられる。
【0008】
画像出力装置7は、電子写真プリンタあるいはインクジェットプリンタ等のプリンタであり、紙などの出力媒体に処理部6で2値化された1ビットの2値データを印字する。
【0009】
このように従来のデータ処理装置は、画像入力装置2で入力された画像データが、処理部3〜6で1つの画素データごとに順に処理が施される。画像入力装置2と、処理部3〜6と、画像出力装置7との間で画素データの入出力の同期をとるために、1つの画素データごとに対応した画素クロックがクロック発振器(図示しない)により発生され、画像入力装置2、処理部3〜6、画像出力装置7が、画素クロックに同期して動作する。
【0010】
【発明が解決しようとする課題】
しかしながら、従来のデータ処理装置は、画像入力装置2、処理部3〜6、画像出力装置7のそれぞれが画素クロックに同期して動作するようにしているため、画素クロックは画像入力装置2と処理部3〜6と画像出力装置7のうちで最も動作速度の遅いものに合わせて発生させなければならなかった。このため、ボトルネックとなる処理部に合わせて回路を構成しなければならず、回路設計が困難であった。
【0011】
この問題に対応するため、画像入力装置2と処理部3〜6と画像出力装置7のそれぞれを独立のクロックで動作させることができるように、非同期で接続する回路を構成することが考えられる。図19は、処理ブロックを非同期で接続した回路の構成を説明するためのブロック図である。図19を参照して、処理ブロックA,B,Cは、それぞれ固有のクロックで動作して処理を行なうことができる。
【0012】
ただしこの場合には、処理ブロック間でデータを直接授受することができないため、ブロック間に所定容量のバッファメモリを備える必要がある。バッファメモリを備えることで、処理ブロック間の処理速度の差を吸収することができる。
【0013】
このように、処理ブロック間を非同期で接続した場合には、図18に示した画像入力装置2と処理ブロック3〜6と画像出力装置7とを同期して動作するように接続する場合に比べて、ボトルネックとなる処理部等がデータ処理装置の処理速度を決定してしまうようなことにはならない。しかし、バッファメモリが必要となるため、コストアップとなる。また、バッファメモリには2つの処理ブロックからのデータの書込と読出が発生するため、処理ブロック間でいずれか1つの処理ブロックがバッファメモリへアクセスするように調停する処理を、各処理ブロックで行なうか、もしくはバッファメモリごとに備えたコントローラで行なわなければならないという問題があった。
【0014】
この発明は上述の問題点を解決するためになされたもので、メモリ容量の削減および原価低減を可能としたデータ処理装置を提供することを目的とする。さらに、複数のプロセッサを用いた非同期処理の制御を容易にし、データの高速処理が可能なデータ処理装置を提供することを目的とする。
【0015】
【課題を解決するための手段】
この発明のある局面によるデータ処理装置は、入力された画像データに所定の順序で施すべき複数の処理の各々を、画像データを構成する画素データごとに非同期で施す複数の処理部と、画素データを、画素データが複数の処理部のどの処理まで終了した画素データであるのかを示す状態フラグ領域と、データ領域とからなるフォーマットで記憶する記憶手段と、各処理部による処理の終了に伴い、各画素データの状態フラグ領域を、処理部による処理が終了したことを示す状態に書き換える書換手段とを備え、記憶手段に記憶された状態フラグ領域を参照することにより、各画素データが複数の処理部のどの処理まで終了した画素データであるのかを判断し、もって各画素データに対して次に処理可能な処理を特定することにより、複数の処理が所定の順序で非同期に施されるように構成される。
【0016】
好ましくは、複数の処理部は、各画素データについて、画素データ及びその周辺の所定数の画素データが同じ値であるか否かにより、画素データがベタ画像の画素データであるか否かを判別する判別処理を行う判別処理部を含み、書換手段は、判別処理部による判別処理の終了に伴い、判別処理部によりベタ画像でないと判別された画素データについては、画素データの状態フラグ領域を判別処理部による判別処理が終了したことを示す状態に書き換え、判別処理部によりベタ画像であると判別された画素データについては、画素データの状態フラグ領域を判別処理部の後段の所定の処理部による処理まで終了したことを示す状態に書き換えることを特徴とする。
【0017】
好ましくは、記憶手段は、画素データを、複数の画素データのデータ領域に対して1つの状態フラグ領域を対応付けたフォーマットで記憶することを特徴とする。
【0019】
好ましくは、各処理部は、記憶手段に記憶された状態フラグ領域を参照することにより、各画素データが自己が実行する処理の前段の処理まで終了している画素データであるか否かを判断し、自己が実行する処理の前段の処理まで終了している画素データである場合に自己が処理可能な画素データであると特定し、画素データに対して自己が実行する処理を施すことを特徴とする。
【0020】
さらに好ましくは、記憶手段に記憶された状態フラグ領域を参照することにより、各画素データが複数の処理部のどの処理まで終了した画素データであるのかを判断し、もって各画素データに対して次に処理可能な処理を特定し、特定の結果に基づいて、複数の処理部それぞれに対して記憶手段に記憶された画素データの中から処理すべき画素データを指示することにより、各画素データに対して複数の処理を所定の順序で非同期に実行させる状態制御部をさらに備える。
【0021】
これらの発明によれば、メモリ容量の削減および原価低減を可能としたデータ処理装置を提供することができる。さらに、複数のプロセッサを用いた非同期処理の制御を容易にし、データの高速処理が可能なデータ処理装置を提供することができる。
【0022】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照して詳しく説明する。なお図中同一符号は同一または相当する部材を示す。
【0023】
[第1の実施の形態]
図1は、この発明の第1の実施の形態におけるデータ処理装置の概略を示すブロック図である。図を参照して、データ処理装置は、画像データを入力する画像入力装置8と、入力された画像データを画素データごとに各種の処理を行なう処理部9〜12と、処理された画像データを紙等の記録媒体に出力する電子写真プリンタもしくはインクジェットプリンタ等からなる画像出力装置13と、メモリ16とを含む。
【0024】
処理部9は画像入力装置8で入力された画像データを画素データごとにLog変換処理を施す。処理部10は、処理部9でLog変換処理が施されたデータにMTF補正処理を施す。処理部11は、処理部10でMTF補正処理がされたデータにガンマ補正処理を施す。処理部12は、処理部11でガンマ補正処理が施されたデータを2値化する。Log変換、MTF補正、ガンマ補正、2値化の4つの処理については、従来の技術で説明した処理と同様である。画像入力装置で行なう入力処理と画像出力装置で行なう出力処理とは、従来の技術で説明した画像入力装置2および画像出力装置7で行なうそれぞれの処理と同様である。これらについてここでの説明は繰返さない。
【0025】
画像入力装置8、処理部9〜12、画像出力装置13(以下「処理部等8〜13」と言う)は、メモリ16とデータバスで接続されており、各処理部等8〜13は、このデータバスを通じてメモリ16にデータの書込と読出を行なう。メモリ16は、処理部等8〜13のすべてが書込または読込が可能な共有メモリである。また、メモリ16は、処理部等8〜13のうちいずれか1つで読込または書込ができるようにコントローラ(図示しない)を有している。
【0026】
図2は、メモリ16に記憶される画像データのデータフォーマットを示す図である。画像データは複数の画素データの集合であり、画素データは、3ビットの状態フラグ領域と8ビットのデータ領域とからなるフォーマットで記憶される。したがって、状態フラグ領域とデータ領域とは、画素データの数だけメモリ16に記憶されることになる。
【0027】
なお、状態フラグ領域を3[bit]としたのは、処理部等8〜13が6つであることによるものであり、処理部等8〜13の数により状態フラグ領域を3[bit]よりも多くしてもよいし、少なくしてもよい。また、データ領域を8[bit]としたのは、画素データが256階調で表わされることによるものである。したがって、データ領域は8[bit]に限られず、画素データの大きさに合わせたビット数とすればよい。
【0028】
ここで、状態フラグについて説明する。状態フラグとは、画素データが処理部等8〜13のどの処理までを行なったデータであるのか、または、次に行なう処理はどの処理であるのかを示すフラグである。図3は、状態フラグを説明するための図である。状態フラグは、3桁の2進数、すなわち3[bit]で表わされる。状態フラグが「000」の場合には、データ領域に記憶されている画素データは、画像入力装置8で入力されたデータを表わすとともに、処理部9でLog変換処理が可能なデータであることを示す。状態フラグが「001」の場合には、データ領域に記憶された画素データは、処理部9でLog変換処理が終了したデータであることを示すとともに、処理部10でMTF補正処理が可能なデータであることを示す。同様に、状態フラグが「010」の場合には、MTF補正処理が終了したデータであってガンマ補正処理が可能なデータであることを示す。状態フラグが「011」の場合には、ガンマ補正処理が終了したデータであって2値化処理が可能なデータであることを示す。状態フラグが「100」の場合には、2値化処理が終了したデータであって、画像出力が可能なデータであることを示す。状態フラグが「111」の場合には、画像出力が終了したデータであることを示す。
【0029】
図4は、メモリ16に必要なメモリ容量を説明するための図である。画像入力装置8で入力される画像データの大きさがA4用紙の大きさであり、画素密度が400[dpi]である場合には、画素数は横方向に3308[dot]、縦方向に4678[dot]必要となる。1画素に対する画像データは図2を参照して11[bit]であるので、メモリ16に必要なメモリ容量は3308×4678×11[bit]必要となる。
【0030】
図5は、メモリ16に記憶されている画像データの状態を説明するための図である。図5(A)は、画像入力装置8で画像データが入力されてメモリ16に画像データが記憶された状態を示す。この状態での画素データのフラグ領域は、すべて「000」として記憶されている。図5(B)は、メモリ16に記憶されている画像データの一部に対して、処理部9でLog変換処理がなされた状態を示す。Log変換処理がなされた画素データの状態フラグ領域は「001」に変更されて記憶されている。図5(C)は、メモリ16に記憶されている画像データの一部に対して、処理部10でMTF補正処理がなされた状態を示す。MTF補正処理がなされた画素データの状態フラグ領域は「010」として記憶されている。図5(D)は、メモリ16に記憶された画像データの一部に対して、処理部11でガンマ補正処理がなされた状態を示す。ガンマ補正処理がなされた画素データの状態フラグ領域は「011」として記憶されている。図5(E)は、メモリ16に記憶された画像データの一部に対して、処理部12で2値化処理がなされた状態を示す。2値化処理がなされた画素データの状態フラグ領域は「100」として記憶される。図5(F)は、メモリ16に記憶された画像データのすべての画素データに対して処理部12で2値化処理がなされた状態を示す。すべての画素データの状態フラグ領域は「100」として記憶されている。
【0031】
図6は、処理部9〜12で行なわれる処理の流れを示すフロー図である。メモリ16には、画像入力装置8で画像データを読込んだ際に、読込まれた画素データの順に画素データが記憶されている。図を参照して、各処理部9〜12は、メモリ16に記憶されている画素データを画像入力装置8で読込まれた順に読込む(ステップS01)。読込まれた画素データと状態フラグのチェックが行なわれる(ステップS02)。状態フラグのチェックとは、読込まれた画素データが、処理可能な画素データであるか否かの判断をするものである。たとえば、図3を参照して、Log変換処理においては、状態フラグが「000」であれば処理可能であり、状態フラグがそれ以外であればLog変換処理を施すことはできない。同様に、MTF補正処理では「001」、ガンマ補正処理では「010」、2値化処理では「011」の状態フラグのときのみそれぞれの処理が可能である。
【0032】
読込まれた画素データが処理することができない画素データの場合には(ステップS02でNO)、所定時間待機した後(ステップS03)、再び画素データの読込がされる(ステップS01)。これは、画素データに対してなされる処理はその順番が決まっており、画像入力装置8で読込まれた画素データの順にそれぞれの処理を定められた順序で処理するため、ステップS02で状態フラグのチェックをして処理することができないと判断された場合には、その画素データは前段の処理が未だなされていないことを意味するからである。たとえば、ガンマ補正処理を行なう処理部11では、画素データを読込んで状態フラグのチェックを行なった場合に、処理不可能とされたときの状態フラグは「000」もしくは「001」である。したがって、前段の処理が終了するまで待って再び画素データを読込むようにすればよい。ステップS03における所定時間とは、前段の処理に必要な時間とすれば十分である。
【0033】
状態フラグのチェックにより処理が可能とされた場合には(ステップS02でYES)、処理の実行が行なわれる(ステップS04)。処理が終了すると、処理後の処理データと状態フラグとがメモリ16に書込まれる(ステップS05)。ここで書込まれる状態フラグとは、図3を参照して、ステップS04で実行した処理がLog変換の場合には「001」であり、MTF補正の場合には「010」であり、ガンマ補正の場合には「011」であり、2値化の場合には「100」である。
【0034】
次に処理対象となる画素データの有無が判断され(ステップS06)、対象となる画素データがある場合にはステップS01に進み、上述の処理が繰返され、対象となる画素データがない場合には処理を終了する。
【0035】
図6のステップS02で、読込んだ画素データに処理を施すか否かを状態フラグをチェックすることにより判断したが、画素データに対して実行する処理がMTF補正の場合には、状態フラグのチェックに加えて次の処理がなされる。図7を参照して、MTF補正は、処理の対象となる画素の周辺の画素の値を用いて処理するため、処理の対象となる画素よりも後の画素については、前段の処理であるLog変換処理がなされていないおそれがある。たとえば、図7に示すごとく、MTF補正処理を3×3のマトリックスを用いて行なう場合、処理の対象となる画素を中心とする3×3のマトリックスで囲まれた画素のすべてについてLog変換処理が終了している必要がある。したがって、MTF補正処理における図6のステップS02では、処理の対象となる画素の状態フラグとともに、処理の対象となる画素を中心とする3×3のマトリックスに含まれる画素の状態フラグがすべて「001」となっているか否かが判断される。このため、図6のステップS01では、図7に示す3×3のマトリックスに含まれる9つの画素データが読込まれることになる。
【0036】
本実施の形態においては、メモリ16に記憶される画素データを画素データごとに状態フラグ領域とデータ領域を持つフォーマット(図2参照)としたが、複数の画素データに対して状態フラグを1つ設け、1つの状態フラグ領域と複数のデータ領域とからなるフォーマットを用いてもよい。図8に、1つの状態フラグ領域と複数のデータ領域とを有するフォーマットの例を示す。図8に示すフォーマットは、たとえば、1ライン分の画素データに対して1つの状態フラグを持つ場合や、画素データを3×3または5×5等のマトリックスに分割し、それらのマトリックスに含まれる画素データごとに状態フラグを1つ持つ場合等に有効である。図8に示すフォーマットを用いる場合には、各処理部9〜12では、図8に示すフォーマットごとに画素データを読込みそれぞれの処理を実行する。
【0037】
このように、複数の画像データに対して1つの状態フラグを持つようにすれば、メモリ16のメモリ容量を削減することが可能となる。
【0038】
以上説明したように本実施の形態におけるデータ処理装置は、複数の処理部に対して1つの共有メモリを用い、共有メモリに記憶される画素データに状態フラグを対応づけて記憶するようにしたので、メモリ容量を削減することができる。さらに、各処理部においては、画素データに対応づけられた状態フラグを見ることにより、その画素データが処理可能か否かの判断ができるので、各処理部間で同期をとらずに非同期で処理を実行させることができ、非同期処理の制御が容易となる。
【0039】
[第2の実施の形態]
図9は第2の実施の形態におけるデータ処理装置の概要を示すブロック図である。第2の実施の形態におけるデータ処理装置は、第1の実施の形態におけるデータ処理装置に状態制御部20を付加した構成となっている。状態制御部20は、画像入力装置、処理部15〜18、および画像出力装置と接続されており、これらに対して制御を行なう。状態制御部20と処理部15〜18の処理の他は、第1の実施の形態におけるデータ処理装置と同様であるのでここでの説明は繰返さない。
【0040】
図10は、状態制御部20で行なわれる状態制御処理の流れを示すフロー図である。状態制御部20はまず、メモリ16の状態フラグ領域を「000」に書換えることで、状態フラグを初期化する(ステップS10)。次に、状態制御部20は、図5において説明したメモリ16の状況を常に監視しており、各処理部15〜18に対して、処理対象となる画素データのアドレスを送信する(ステップS11)。各処理部15〜18では、状態制御部20から受信したアドレスをもとにメモリ16にアクセスし画素データを読込みそれぞれの処理を実施する。各処理部15〜18で処理が終了すると状態制御部20に対して終了信号を送信する。状態制御部20では、各処理部15〜18より終了信号を受信するまで待機状態となり(ステップS12)、いずれかの処理部15〜18より終了信号を受信すると、終了信号を送信した処理部が処理した画素データに対応した状態フラグ領域を書換える(ステップS13)。たとえば、MTF補正処理を行なう処理部16に対して画素データnのアドレスAnを送信している場合、ステップS12で処理部10より終了信号を受信したときには、ステップS13で画素データnが記憶されているメモリ16の状態フラグ領域を「010」に書換える。
【0041】
次に、最終画素データ、すなわち、画像入力装置8で最後に読込まれた画素データの状態フラグが「100」であるか否かを判断し、「100」である場合には、ステップS15に進み、そうでない場合にはステップS11に進み、ステップS11からステップS13までの処理を繰返す。
【0042】
最終画素データの状態フラグが「100」である場合とは、すべての画素データについて、2値化処理が終了したこと、すなわちすべての処理が終了したことを示す。
【0043】
ステップS15では、画像出力装置13に対して、メモリ16に記憶されている画像データを出力する指示がなされる。画像出力装置13でメモリ16に記憶されている画像データの印刷出力が終了すると、メモリ16に記憶されている画素データのすべてのフラグ領域が「100」から「111」に書換えられる(ステップS16)。その後処理を終了する。
【0044】
図11は、各処理部15〜18における処理の流れを示すフロー図である。図を参照して、処理部15〜18では、状態制御部20からの指示を待つ(ステップS20)。状態制御部からの指示とは、図10に示した状態制御処理のステップS11において送信される画素データのアドレスを示す。状態制御部20よりアドレスを受信すると、メモリ16の該当アドレスにアクセスして画像データを読込み(ステップS21)、処理を実行する(ステップS22)。ここで言う処理とは、Log変換、MTF補正、ガンマ補正、2値化のいずれかの処理である。
【0045】
読込まれた画像データに対する処理が終了すると、処理を施した処理データをメモリ16に書込む。このとき書込を行なうアドレスは、ステップS20で状態制御部20から受信したアドレスである。メモリ16への書込が終了すると、状態制御部20に対して終了信号を送信する(ステップS24)。
【0046】
このように、第2の実施の形態におけるデータ処理装置は、状態制御部20により各処理部15〜18における進捗を把握するようにして各処理部15〜18を制御するようにしたので、各処理部15〜18は他の処理部と同期をとることなく非同期で処理を実行することができる。
【0047】
[第3の実施の形態]
図12は、第3の実施の形態におけるデータ処理装置の概要を示すブロック図である。第3の実施の形態におけるデータ処理装置は、第2の実施の形態におけるデータ処理装置に領域判別部30を付加した構成となっている。その他の構成については、第2の実施の形態におけるデータ処理装置と同様であるのでここでの説明は繰返さない。
【0048】
領域判別部30は、画像入力装置8で入力された画素データに対して、処理部15で行なわれるLog変換処理を行なう前に画素データがベタ画像の画素データであるか否かを判別する処理を行なう。
【0049】
図13は、領域判別部30で行なわれる領域判別処理の流れを示すフロー図である。図を参照して、領域判別処理は、状態制御部20より指示があるまで待機状態となる(ステップS40)。ここで言う状態制御部よりの指示とは、図10に示す状態制御処理のステップS11において状態制御部20から出力する画素データのアドレスの受信を言う。状態制御部より画像データのアドレスを受信すると(ステップS40でYES)、メモリ16より受信したアドレスに該当する画像データとその画素データの周辺の画素データ、たとえば受信したアドレスに該当する画素データを中心とする3×3のマトリックスに含まれる画素データを読込む(ステップS41)。
【0050】
次に読込まれた画素データをもとに3×3のマトリックス領域がベタ画像であるか否かの判断がなされる(ステップS42)。ベタ画像とは、本実施の形態における画像入力装置8で入力される画像データがモノクロであるので、3×3のマトリックスに含まれる画素データがすべて同じ値となるときを言う。なお、画像入力装置8で入力される画像データがカラーの場合は、ベタ画像とは、3×3のマトリックスに含まれる画像データの彩度と輝度とがともに同じ値となる画像データを言う。
【0051】
ステップS42でベタ画像と判断された場合には、状態制御部20に書換信号を出力する(ステップS44)。ベタ画像でないと判断された場合には(ステップS42でNO)、状態制御部20に書換不要信号を出力する(ステップS43)。そしてその後処理を終了する。
【0052】
状態制御部20では、図10で示した状態制御処理が行なわれるが、ステップS12において、領域判別部30からは終了信号ではなく書換信号または書換不要信号のいずれかを受信することになる。そして、書換信号を受信した場合には、ステップS13において、状態フラグを「100」に書換え、ステップS12で書換不要信号を受信した場合には、ステップS13で状態フラグを「001」に書換える。
【0053】
図14は、第3の実施の形態における状態フラグを示す図である。図を参照して、領域判別処理において、ベタ画像と判断された場合には、状態フラグが「100」に書換えられるため、状態フラグが「100」に書換えられた画像データは、次に行なわれる処理は2値化処理となる。
【0054】
以上説明したとおり、第3の実施の形態におけるデータ処理装置は、領域判別部30において画素データがベタ画像か否かを判断し、ベタ画像の場合にはその画素データに対するLog変換、MTF補正、ガンマ補正の3つの処理を行なわないようにしたので、途中の処理を省略することにより、データ処理の高速化を図ることができる。
【0055】
[第4の実施の形態]
図15は、第4の実施の形態におけるデータ処理装置の概要を示すブロック図である。第4の実施の形態におけるデータ処理装置は、第3の実施の形態におけるデータ処理装置がモノクロデータを処理するのに対し、カラーデータを処理することができるデータ処理装置である。第4の実施の形態におけるデータ処理装置は、カラー画像を入力可能な画像入力装置40と、カラー画像を出力可能な画像出力装置44と、色変換、MTF補正、ガンマ補正の3つの処理をそれぞれ行なう処理部41〜43と、状態制御部45と、領域判別部46と、メモリ47とを含む。
【0056】
画像入力装置40は、CCD等の光電変換素子で読取った画像データをメモリ16に記憶する。画像データは、1つの画素に対してR(赤),G(緑),B(青)の3つのデータからなる。処理部41で行なわれる色変換処理は、R,G,Bの3つのデータをY(イエロー),M(マゼンタ),C(シアン),K(ブラック)の4つのデータに変換する。したがって、色変換処理が行なわれた後の画像データは、1つの画素に対してY,M,C,Kの4つのデータからなるので、モノクロの場合に比べて、約4倍となる。
【0057】
図16は、第4の実施の形態におけるメモリ47に記憶される画像データのフォーマットを示す図である。第4の実施の形態におけるデータ処理装置で扱われる画素データは、1つの画素に対してR,G,Bの3つのデータあるいは、Y,M,C,Kの4つのデータである。したがってデータフォーマットは、1つの画素に対して、3[bit]の1つの状態フラグ領域と、8[bit]の4つのデータ領域からなる。したがって、1画素に対する画素データは、3[bit]の状態フラグ領域と、32[bit]のデータ領域との計35[bit]でメモリ47に記憶される。たとえば、画像入力装置40で入力された画素データは、状態フラグ「000」が状態フラグ領域に記憶され、データ領域の最初の8[bit]にRデータ、次の8[bit]にGデータ、次の8[bit]にBデータが記憶される。そして、処理部41で色変換処理がなされた後は、状態フラグ「010」が状態フラグ領域に記憶され、データ領域の最初の8[bit]にYデータ、次の8[bit]にMデータ、次の8[bit]にCデータ、次の8[bit]にKデータが記憶される。
【0058】
第4の実施の形態における状態制御部45、処理部41〜43、領域判別部46は、取扱うデータがカラーデータである点で、モノクロデータを取扱う第3の実施の形態における状態制御部20、処理部9〜12、領域判別部30と異なる。その他の点については第3の実施の形態におけるデータ処理装置と同様であるので、ここでの説明は繰返さない。
【0059】
領域判別部46は、画素データがベタ画像の領域に含まれる画素データであるか否かを判断する処理を行なう。この処理は、第2の実施の形態の領域判別部30の領域判別処理として説明した図13の処理を適用することができる。ただし、ステップS42において、ベタ画像か否かの判断は、判別の対象となる画素データを中心とした3×3のマトリックスの範囲に含まれる画素データの彩度と輝度がすべて同じか否かでベタ画像を判断する。彩度と輝度がすべて同じ場合にはベタ画像とし、そうでない場合にはベタ画像としない。彩度と輝度は、3×3のマトリックスの範囲に含まれる画素データのR,G,Bの3つのデータを用いて計算される。
【0060】
図17は、第4の実施の形態におけるデータ処理装置の状態フラグを示す図である。図を参照して、領域判別部46で、画素データがベタ画像と判断された場合には、状態フラグは「100」に書換えられ、そうでない場合には「001」に書換えられる。したがって、画素データがベタ画像である場合には、色変換、MTF補正、ガンマ補正の3つの処理は行なわれないことになる。
【0061】
以上説明したとおり、第4の実施の形態におけるデータ処理装置は、カラーの画像データに対して、画素データごとに状態フラグを1つ設けてメモリに記憶し、複数の処理部でメモリに記憶された画素データを処理するようにしたので、カラー画像を取扱う場合においても、メモリの容量を削減することができる。さらに、画素データが、ベタ画像である場合には、色変換、MTF補正、ガンマ補正を行なわないようにしたので、画像データがカラーの場合においても、データ処理の高速化を図ることができる。
【0062】
なお、第4の実施の形態における領域判別部46を省いた構成、または、状態制御部45と領域判別部46とを省いた構成とすることも可能であることは言うまでもない。
【0063】
さらに、第4の実施の形態における画素データのフォーマットを、1つの画素データに対して状態フラグを1つ設けるようにしたが複数の画素データに対して1つの状態フラグを設けるフォーマットとしてもよい。たとえば、1ライン分の画素データに対して1つの状態フラグを持つフォーマットや、画像データを3×3のマトリックスで分割し、3×3の範囲に含まれる画素データに対して1つの状態フラグを有するフォーマットとしてもよい。
【0064】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図1】第1の実施の形態におけるデータ処理装置の概略を示すブロック図である。
【図2】第1の実施の形態における画素データのフォーマットを示す図である。
【図3】第1の実施の形態におけるデータ処理装置で取扱う状態フラグを示す図である。
【図4】メモリ16のメモリ容量を説明するための図である。
【図5】メモリ16に記憶されるデータの経時的変化を示す図である。
【図6】処理部9〜12で行なわれる処理の流れを示すフロー図である。
【図7】MTF補正処理に用いられる画素データを説明するための図である。
【図8】メモリ16に記憶される画素データのフォーマットの変形例を示す図である。
【図9】第2の実施の形態におけるデータ処理装置の概略を示すブロック図である。
【図10】第2の実施の形態における状態制御部20で行なわれる状態制御処理の流れを示すフロー図である。
【図11】第2の実施の形態における処理部15〜18で行なわれる処理の流れを示すフロー図である。
【図12】第3の実施の形態におけるデータ処理装置の概略を示すブロック図である。
【図13】第3の実施の形態における領域判別部30で行なわれる領域判別処理の流れを示すフロー図である。
【図14】第3の実施の形態におけるデータ処理装置で用いられる状態フラグを示す図である。
【図15】第4の実施の形態におけるデータ処理装置の概略を示すブロック図である。
【図16】第4の実施の形態におけるメモリ47に記憶される画素データのフォーマットを示す図である。
【図17】第4の実施の形態におけるデータ処理装置で扱われる状態フラグを示す図である。
【図18】従来のデータ処理装置の概略を示すブロック図である。
【図19】複数の処理ブロックで行なわれる非同期処理を説明するためのブロック図である。
【符号の説明】
8 画像入力装置
9 Log変換を行なう処理部
10 MTF補正処理を行なう処理部
11 ガンマ補正処理を行なう処理部
12 2値化処理を行なう処理部
13 画像出力装置
16 メモリ
20 状態制御部
30 領域判別部
Claims (5)
- 入力された画像データに所定の順序で施すべき複数の処理の各々を、前記画像データを構成する画素データごとに非同期で施す複数の処理部と、
前記画素データを、当該画素データが前記複数の処理部のどの処理まで終了した画素データであるのかを示す状態フラグ領域と、データ領域とからなるフォーマットで記憶する記憶手段と、
前記各処理部による処理の終了に伴い、各画素データの状態フラグ領域を、当該処理部による処理が終了したことを示す状態に書き換える書換手段とを備え、
前記記憶手段に記憶された状態フラグ領域を参照することにより、各画素データが前記複数の処理部のどの処理まで終了した画素データであるのかを判断し、もって各画素データに対して次に処理可能な処理を特定することにより、前記複数の処理が前記所定の順序で非同期に施されるように構成された、データ処理装置。 - 前記複数の処理部は、前記各画素データについて、当該画素データ及びその周辺の所定数の画素データが同じ値であるか否かにより、当該画素データがベタ画像の画素データであるか否かを判別する判別処理を行う判別処理部を含み、
前記書換手段は、前記判別処理部による判別処理の終了に伴い、前記判別処理部によりベタ画像でないと判別された画素データについては、当該画素データの状態フラグ領域を前記判別処理部による判別処理が終了したことを示す状態に書き換え、前記判別処理部によりベタ画像であると判別された前記画素データについては、当該画素データの状態フラグ領域を前記判別処理部の後段の所定の処理部による処理まで終了したことを示す状態に書き換えることを特徴とする、請求項1に記載のデータ処理装置。 - 前記記憶手段は、前記画素データを、複数の画素データのデータ領域に対して1つの状態フラグ領域を対応付けたフォーマットで記憶することを特徴とする、請求項1又は2に記載のデータ処理装置。
- 前記各処理部は、前記記憶手段に記憶された状態フラグ領域を参照することにより、各画素データが自己が実行する処理の前段の処理まで終了している画素データであるか否かを判断し、自己が実行する処理の前段の処理まで終了している画素データである場合に自己が処理可能な画素データであると特定し、当該画素データに対して自己が実行する処理を施すことを特徴とする、請求項1から3のいずれかに記載のデータ処理装置。
- 前記記憶手段に記憶された状態フラグ領域を参照することにより、各画素データが前記複数の処理部のどの処理まで終了した画素データであるのかを判断し、もって各画素データに対して次に処理可能な処理を特定し、当該特定の結果に基づいて、前記複数の処理部それぞれに対して前記記憶手段に記憶された画素データの中から処理すべき画素データを指示することにより、各画素データに対して前記複数の処理を前記所定の順序で非同期に実行させる状態制御部をさらに備えた、請求項1から3のいずれかに記載のデータ処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31138198A JP4075162B2 (ja) | 1998-10-30 | 1998-10-30 | データ処理装置 |
US09/427,114 US20030107577A1 (en) | 1998-10-30 | 1999-10-26 | Data processing system having a plurality of processors and executing a series of processings in a prescribed order |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31138198A JP4075162B2 (ja) | 1998-10-30 | 1998-10-30 | データ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000138777A JP2000138777A (ja) | 2000-05-16 |
JP4075162B2 true JP4075162B2 (ja) | 2008-04-16 |
Family
ID=18016504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31138198A Expired - Fee Related JP4075162B2 (ja) | 1998-10-30 | 1998-10-30 | データ処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20030107577A1 (ja) |
JP (1) | JP4075162B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3904861B2 (ja) * | 2000-08-21 | 2007-04-11 | 株式会社ソニー・コンピュータエンタテインメント | 画像処理方法及び装置、コンピュータプログラム |
US7266254B2 (en) | 2002-02-13 | 2007-09-04 | Canon Kabushiki Kaisha | Data processing apparatus, image processing apparatus, and method therefor |
US8358262B2 (en) * | 2004-06-30 | 2013-01-22 | Intel Corporation | Method and apparatus to synchronize backlight intensity changes with image luminance changes |
US8970608B2 (en) * | 2010-04-05 | 2015-03-03 | Nvidia Corporation | State objects for specifying dynamic state |
KR102415312B1 (ko) * | 2017-10-30 | 2022-07-01 | 삼성디스플레이 주식회사 | 색 변환 장치, 이를 포함하는 표시 장치, 및 색 변환 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5250940A (en) * | 1991-01-18 | 1993-10-05 | National Semiconductor Corporation | Multi-mode home terminal system that utilizes a single embedded general purpose/DSP processor and a single random access memory |
US5299309A (en) * | 1992-01-02 | 1994-03-29 | Industrial Technology Research Institute | Fast graphics control system capable of simultaneously storing and executing graphics commands |
US5790842A (en) * | 1996-10-11 | 1998-08-04 | Divicom, Inc. | Processing system with simultaneous utilization of multiple clock signals |
-
1998
- 1998-10-30 JP JP31138198A patent/JP4075162B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-26 US US09/427,114 patent/US20030107577A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20030107577A1 (en) | 2003-06-12 |
JP2000138777A (ja) | 2000-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4713684A (en) | Image processing apparatus for discriminating and processing different formats of color image signals | |
JPH0231910B2 (ja) | ||
JPH07117284A (ja) | 画像処理装置及びその方法 | |
JP4075162B2 (ja) | データ処理装置 | |
JPH07288705A (ja) | カラー画像処理装置および方法 | |
JP3255123B2 (ja) | カラープリンタシステム | |
EP1077572B1 (en) | Image forming apparatus selectively applying a smoothing operation to image data | |
JP3185435B2 (ja) | 画像形成装置 | |
JPH065892B2 (ja) | イメ−ジデ−タ処理システム | |
JP3377298B2 (ja) | カラー画像印刷システム | |
JPH07242027A (ja) | 印刷装置 | |
JPH1198343A (ja) | 画像処理装置及び画像処理方法 | |
JP2003251862A (ja) | 画像処理装置、画像処理方法、プログラム及び記録媒体 | |
JP2644212B2 (ja) | カラー画像処理装置 | |
JP2885890B2 (ja) | 記録制御装置 | |
JP3364057B2 (ja) | 画像処理方法 | |
JPH0644803B2 (ja) | イメ−ジデ−タ処理システム | |
JPH05286170A (ja) | 画像形成装置 | |
JP2010000726A (ja) | 画像処理装置、記録装置、及び画像処理方法 | |
JPH05328109A (ja) | 画像形成装置 | |
JPH04316277A (ja) | 画像処理装置 | |
JPH09200521A (ja) | 画像処理方法及び装置及び画像形成装置 | |
JPH04186971A (ja) | 画像処理装置 | |
JP2003134335A (ja) | カラー画像処理装置および複合カラー画像印刷装置 | |
JPH05112038A (ja) | プリント装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050614 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050920 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |