JP4067072B2 - 複合半導体装置 - Google Patents
複合半導体装置 Download PDFInfo
- Publication number
- JP4067072B2 JP4067072B2 JP16202899A JP16202899A JP4067072B2 JP 4067072 B2 JP4067072 B2 JP 4067072B2 JP 16202899 A JP16202899 A JP 16202899A JP 16202899 A JP16202899 A JP 16202899A JP 4067072 B2 JP4067072 B2 JP 4067072B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- out terminal
- semiconductor
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体チップ等を搭載する窒化アルミニウムからなる絶縁基板の小型化を図り、以って安価に製作できる複合半導体装置に関するものである。
【０００２】
【従来の技術】
従来の複合半導体装置の構造を、図２の部分断面図及び図３の等価回路図を参照して説明する。
図２において、金属放熱板１の外周には、外部導出端子２が側壁３にインサートモールドされた両端開口の絶縁ケース４が嵌合されている。
上記の外部導出端子２の下端部２ａは上記側壁３の下端内部に一部を露出させ、また、上記外部導出端子２の上端部２ｂは上記側壁３の上端部から外部に突出するようにインサートモールドされている。
【０００３】
一方、上記金属放熱板１上には、絶縁基板が搭載・固着され、この絶縁基板上に形成した導体パターン（図示省略）上に複数の半導体チップ６，７が配置されている。そのうち一方の半導体チップ６は、例えばＩＧＢＴチップであり、他方の半導体チップ７は、シリコンからなる抵抗体である。従来ではこれらの半導体チップ６，７は１枚の絶縁基板上に搭載・固着されている。
【０００４】
上記の半導体チップ６，７同士及び絶縁基板上に形成した導体パターンと外部導出端子２の下端部２ａとはボンディングワイヤ８にてボンディングされている。上記ＩＧＴＢチップである半導体チップ６は、図３の等価回路図に記載された半導体チップのようにソース端子Ｓ、ドレイン端子Ｄ及び抵抗体Ｒを介在させたゲートＧを有している。
【０００５】
また、上記抵抗体Ｒとしてシリコンからなる半導体チップ７を用いている。そして、この半導体チップ７と上記ＩＧＢＴチップの半導体チップ６とが窒化アルミニウム基板等からなる１枚の絶縁基板上に搭載・固着されている。
【０００６】
【発明が解決しようとする課題】
従来の複合半導体装置は、上記のように本来の機能素子としての半導体チップ６の他に抵抗体としての半導体チップ７を１枚の絶縁基板上に配置するために相当の面積を必要とし、装置の小型化が実現し難かった。また、絶縁基板として熱伝導性の良い窒化アルミニウム基板を使用しているが、この材料は高価であるため、大きな面積の基板ではコストアップとなるという解決すべき課題があった。
【０００７】
本発明は上記のような課題を解決するためになされたもので、従来においては絶縁基板上に搭載されていた複数の半導体チップのうちの一部を、外部導出端子の下端部に分散配置し、絶縁基板の小型化により装置全体の小型化を図ると共に、小さい絶縁基板を使用して製造原価の低減を図ることができる複合半導体装置を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明によれば、金属放熱板（１）上に絶縁基板（１６）を介してスイッチング用半導体チップ（６）が搭載され、
両端開口の絶縁ケース（４）の側壁（３）に外部導出端子（２）がインサートモールドされ、
前記絶縁ケース（４）が前記金属放熱板（１）の外周部に嵌合され、
前記外部導出端子（２）の下端部（２ａ）上に、前記スイッチング用半導体チップ（６）のゲートに直列に挿入される抵抗体としての半導体チップ（７）が配置されている複合半導体装置において、
前記絶縁基板（１６）上に配置された前記スイッチング用半導体チップ（６）の表面の電極と、前記外部導出端子（２）の下端部（２ａ）上に配置された前記抵抗体としての半導体チップ（７）の表面とを、ボンディングワイヤ（８）で接続したことを特徴とする複合半導体装置が提供される。
【００１０】
【実施例】
以下に本発明の実施例を、図を参照して説明する。図１は本発明の複合半導体装置の一部を示す断面図である。図１において、１６は絶縁基板であり、窒化アルミニウム基板により形成されている。この絶縁基板１６の縦・横の寸法をＬ１とし、図２に示した従来の絶縁基板の縦・横の寸法をＬ２とすると、Ｌ１＝２９．５ｍｍ、Ｌ２＝３５ｍｍとなり、Ｌ１の方がかなり小さくなっている。
【００１１】
上記の絶縁基板１６を金属放熱板１上に配置する。この放熱板１上には機能素子（ＩＧＢＴ等）としての半導体チップ６のみを搭載・固着させる。
一方、抵抗体としての半導体チップ７は、絶縁ケース４にインサートモールドされた外部導出端子２の下端部２ａ上に配置する。次いで、半導体チップ６の表面に形成した電極と、同じく半導体チップ７の表面に形成した電極とはボンディングワイヤ８によりワイヤボンディングされる。
なお、上記の外部導出端子２は、図３に示した半導体素子のゲート端子としての役割を果たすものである。
【００１２】
【発明の効果】
以上説明したように本発明は、外部導出端子の下端部に複数の半導体チップのうちの一部を分散配置するようにしたので、高価な窒化アルミニウム製の絶縁基板の大きさを小さくすることができる。このため、使用面積の減少により装置全体の製作コストを削減することができると共に、複合半導体装置の小型化が実現できる。
【図面の簡単な説明】
【図１】本発明の複合半導体装置の一部を示す断面図である。
【図２】従来の複合半導体装置の一部を示す断面図である。
【図３】上記複合半導体装置の絶縁基板に搭載・固着させる半導体チップの等価回路である。
【符号の説明】
１ 金属放熱板
２ 外部導出端子
３ 側壁
４ 絶縁ケース
１６ 絶縁基板
６ 半導体チップ（ＩＧＢＴ）
７ 半導体チップ（抵抗体）
８ ボンディングワイヤ
Claims (1)
- 金属放熱板（１）上に絶縁基板（１６）を介してスイッチング用半導体チップ（６）が搭載され、
両端開口の絶縁ケース（４）の側壁（３）に外部導出端子（２）がインサートモールドされ、
前記絶縁ケース（４）が前記金属放熱板（１）の外周部に嵌合され、
前記外部導出端子（２）の下端部（２ａ）上に、前記スイッチング用半導体チップ（６）のゲートに直列に挿入される抵抗体としての半導体チップ（７）が配置されている複合半導体装置において、
前記絶縁基板（１６）上に配置された前記スイッチング用半導体チップ（６）の表面の電極と、前記外部導出端子（２）の下端部（２ａ）上に配置された前記抵抗体としての半導体チップ（７）の表面とを、ボンディングワイヤ（８）で接続したことを特徴とする複合半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16202899A JP4067072B2 (ja) | 1999-06-09 | 1999-06-09 | 複合半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16202899A JP4067072B2 (ja) | 1999-06-09 | 1999-06-09 | 複合半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000349232A JP2000349232A (ja) | 2000-12-15 |
| JP4067072B2 true JP4067072B2 (ja) | 2008-03-26 |
Family
ID=15746711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16202899A Expired - Lifetime JP4067072B2 (ja) | 1999-06-09 | 1999-06-09 | 複合半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4067072B2 (ja) |
-
1999
- 1999-06-09 JP JP16202899A patent/JP4067072B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000349232A (ja) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642640B2 (en) | Semiconductor device and manufacturing process thereof | |
| US10720373B2 (en) | Semiconductor power device with corresponding package and related manufacturing process | |
| US6841866B2 (en) | Power semiconductor device | |
| JPH04233257A (ja) | 大規模集積電子部品 | |
| US11362008B2 (en) | Power semiconductor module embedded in a mold compounded with an opening | |
| JP2010034350A (ja) | 半導体装置 | |
| KR102405276B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| JPH08306856A (ja) | マルチチップ・パッケージの作成方法 | |
| US20060220188A1 (en) | Package structure having mixed circuit and composite substrate | |
| JPH09321216A (ja) | 電力用半導体装置 | |
| JPH06151657A (ja) | 半導体装置及びその製造方法 | |
| JP4067072B2 (ja) | 複合半導体装置 | |
| JPH04249353A (ja) | 樹脂封止型半導体装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| JP4148383B2 (ja) | 複合半導体装置 | |
| JP3644161B2 (ja) | パワー半導体モジュール | |
| JP2001144251A (ja) | 複合半導体装置 | |
| JPH08204068A (ja) | モジュール構造の半導体装置 | |
| JP4150508B2 (ja) | 電力用半導体装置 | |
| JPH1050897A (ja) | 半導体装置 | |
| JP3867881B2 (ja) | 半導体装置 | |
| KR20190085587A (ko) | 고열전도성 반도체 패키지 | |
| JPH03191554A (ja) | 半導体装置 | |
| JPH0338837Y2 (ja) | ||
| JP2587722Y2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4067072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |