JP4058900B2 - 放電灯点灯装置 - Google Patents
放電灯点灯装置 Download PDFInfo
- Publication number
- JP4058900B2 JP4058900B2 JP2000355750A JP2000355750A JP4058900B2 JP 4058900 B2 JP4058900 B2 JP 4058900B2 JP 2000355750 A JP2000355750 A JP 2000355750A JP 2000355750 A JP2000355750 A JP 2000355750A JP 4058900 B2 JP4058900 B2 JP 4058900B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge lamp
- voltage
- lighting device
- capacitor
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【発明の属する技術分野】
この発明は、自動車用あるいは投射型のディスプレイ等の光源として用いられる放電灯点灯装置に関するものである。
【0002】
【従来の技術】
図18は、特開平12−82592号公報に示された従来の放電灯点灯装置を示す回路構成図である。図において、1はバッテリー等の直流電源、2は直流電源1から供給された電力を調整出力するDC−DCコンバータであり、そのDC−DCコンバータ2において、2aはトランス、2bはFET(Field Effect Transistor)、2cはダイオードである。3はアース、4は放電灯電流IL検出用のシャント抵抗、50はFET50a〜50dによりH型に構成され、DC−DCコンバータ2により調節された直流電力を交流電力に変換するフルブリッジ回路(以下、Hブリッジと記す)、6はそのHブリッジ50により変換された交流電力により駆動される放電灯である。
また、7はDC−DCコンバータ2の出力の陰極側から放電灯電圧VLを入力すると共に、シャント抵抗4のHブリッジ50側から放電灯電流ILを入力するインタフェース(以下、I/Fと言う)、8はI/F7を介して逐次検出される放電灯電圧VL、放電灯電流IL、および予め設定された回路インピーダンス固定値に基づいて放電灯6に供給される電力が所定値になるようにDC−DCコンバータ2のFET2bを制御するマイクロコンピュータ(以下、マイコンと言う)である。
【0003】
次に動作について説明する。放電灯6の点灯始動時には、直流電源1から供給された電力をDC−DCコンバータ2により調整出力し、さらに、Hブリッジ50により直流電力を交流電力に変換して放電灯6を駆動する。ここで、DC−DCコンバータ2の出力の陰極側から検出される放電灯電圧VLは、図19に示すように−400Vまで昇圧され、さらに、ピークでおおよそ20kVまで昇圧されてから放電灯6が点灯し、その後、−90Vで点灯安定状態となる。これらの制御はマイコン8により、I/F7を介して逐次検出される放電灯電圧VLおよび放電灯電流ILに基づいて放電灯6に供給される電力が所定値になるようにDC−DCコンバータ2のFET2bを制御することによって行われる。
放電灯6が点灯した後、Hブリッジ50のFET50aとFET50dをON、FET50bとFET50cをOFFとしたスイッチ状態と、FET50aとFET50dをOFF、FET50bとFET50cをONとしたスイッチ状態を繰り返すことにより交流電圧を放電灯6に印加する。
ところで、点灯安定状態における放電灯6に供給される放電灯電力は、34Wが望ましいとされている。しかしながら、単にマイコン8により放電灯電圧VLおよび放電灯電流ILに基づいて放電灯6に供給される電力を34Wに制御したのでは、Hブリッジ50のFET50a〜50dのオン抵抗分の電圧降下による損失があるため、実際に放電灯6に供給される電力は34Wよりも低下してしまう。そこで、Hブリッジ50のFET50a〜50dのオン抵抗分を予め見込んで回路インピーダンス固定値を設定しておき、マイコン8により放電灯電圧VL、放電灯電流IL、および予め設定された回路インピーダンス固定値に基づいて、Hブリッジ50のFET50a〜50dのオン抵抗分による電力損失があっても放電灯6に供給される電力が34Wになるように制御している。
【0004】
【発明が解決しようとする課題】
従来の放電灯点灯装置は以上のように構成され、Hブリッジ50には最大400Vの高電圧が印加されることから、Hブリッジ50を構成するFETは400Vに耐えうる高耐電圧性を要求される。このような高耐電圧性を有するFETは単価が高く、しかも上記従来構成ではこのような単価の高い上記FETを4個も使用している。従って、上記のようなHブリッジによるインバータ回路構成は、コンパクト化、低コスト化を図る上で、一つの弊害となっており、Hブリッジ50のFET素子個数の削減、あるいは、Hブリッジに印加される電圧の低減は、放電灯点灯装置の課題となっていた。
【0005】
この発明は上記のような課題を解決するためになされたものであり、直流電圧を交流電圧に変換して放電灯を駆動する放電灯駆動手段(インバータ回路部分)を構成する素子数の削減、あるいは、上記放電灯駆動手段に印加される電圧の低減を図ることにより、コンパクト化、低コスト化を図ることを目的とする。
【0006】
【課題を解決するための手段】
本発明の第1の構成による放電灯点灯装置は、電源から供給される電力を調整して、それぞれ異なる電位を有する電圧を2つの配線より出力する電力調整手段と、1つのスイッチング素子により構成され、入力端子が上記電力調整手段の2つの配線に接続されると共に、上記入力端子のうちの一方の入力端子が放電灯の一方の電極に接続され、出力端子が上記放電灯の他方の電極に接続されたスイッチング回路部と、上記スイッチング回路部の一方の入力端子と上記放電灯と上記スイッチング回路部の出力端子とを接続する回路中に、上記放電灯と直列に接続したコンデンサとを備え、単パルス信号に基づいて上記スイッチング回路部がオンオフ動作を行い、上記スイッチング回路部のオフ期間に上記電力調整手段へ連続パルス信号を印加して上記電力調整手段が複数回のスイッチングを行うことで、上記電力調整手段から上記放電灯へ電流を供給するとともに、上記コンデンサへの充電を行なう過程と、上記スイッチング回路部のオン期間に上記電力調整手段への連続パルス信号の印加を停止し、上記コンデンサから上記放電灯へ逆方向の電流を供給する過程とを繰り返して、上記放電灯を交流駆動するものである。
【0008】
また、本発明の第2の構成による放電灯点灯装置は、第1の構成において、点灯準備をする待機期間と、少なくともコンデンサの電圧Vcを検知し、放電灯が点灯後、上記電圧Vcが所定の電圧になるまで、上記放電灯の電極を放電灯電流によって加熱する電極加熱期間と、上記放電灯に交流電流を流し、放電を持続させるAC放電期間とを備えたものである。
【0009】
また、本発明の第3の構成による放電灯点灯装置は、第1または第2の構成において、スイッチング回路部は、一方の入力端子がスイッチング素子を介して出力端子に接続され、他方の入力端子が出力端子に直接接続されているものである。
【0010】
また、本発明の第4の構成による放電灯点灯装置は、第1ないし第3のいずれかの構成において、スイッチング素子は放電灯電流が所定値になるように制御電圧を調節する手段を備えたものである。
【0011】
また、本発明の第5の構成による放電灯点灯装置は、第1ないし第4のいずれかの構成において、電力調整手段より出力される電圧を平滑化するとともに、放電開始時に放電灯に電流を供給する電圧平滑・初期電流供給手段をするものである。
【0012】
また、本発明の第6の構成による放電灯点灯装置は、第5の構成において、放電灯の交流駆動にあたって、電力調整手段の動作を停止する期間とスイッチング素子のオフ期間とを重ねた不感期間を設けたものである。
【0013】
また、本発明の第7の構成による放電灯点灯装置は、第5の構成において、電圧平滑・初期電流供給手段は、抵抗とダイオードとの並列回路および第1のコンデンサを直列接続した回路と、第2のコンデンサとを並列に配置することにより構成したものである。
【0015】
また、本発明の第8の構成による放電灯点灯装置は、電源から供給される電力を調整して、正、負2値の電圧を2つの配線より出力する電力調整手段と、第1および第2のスイッチング素子により構成され、上記電力調整手段の2つの配線と放電灯の一方の電極との接続を制御するスイッチング回路部とを備え、上記放電灯のもう一方の電極が、上記正、負2値の電圧の中心電圧レベルになるように構成し、上記電力調整手段の2つの配線のうちの一方の配線と上記スイッチング回路部との間に第3のスイッチング素子を配置し、点灯準備をする待機期間には、上記第3のスイッチング素子をオフ状態としたものである。
【0016】
また、本発明の第9の構成による放電灯点灯装置は、電源から供給される電力を調整して、正、負2値の電圧を2つの配線より出力する電力調整手段と、第1および第2のスイッチング素子により構成され、上記電力調整手段の2つの配線と放電灯の一方の電極との接続を制御するスイッチング回路部とを備え、上記放電灯のもう一方の電極が、上記正、負2値の電圧の中心電圧レベルになるように構成し、上記電力調節手段は、上記正の電圧とアース電圧と上記負の電圧を出力する3つの端子を有し、上記アース電圧を出力するアース端子と、上記正または負のどちらか一方の電圧を出力する電圧端子との間に、上記第1および第2のスイッチング素子に印加される電圧とは逆極性の電圧を発生し、上記第1および第2のスイッチング素子のいずれか一方に印加される電圧を低下させる電圧クランプ素子を接続したものである。
【0017】
また、本発明の第10の構成による放電灯点灯装置は、第9の構成において、正の電圧とアース電圧と負の電圧とからなる3つの電圧レベルは、2個のトランスを用いることにより形成したものである。
【0018】
また、本発明の第11の構成による放電灯点灯装置は、第9の構成において、正の電圧とアース電圧と負の電圧とからなる3つの電圧レベルは、コアの一方の端部に1次巻線と2次巻線とを配置し、もう一方の端部にもう一つの1次巻線と3次巻線を配置した一体型のトランスを用いることにより形成したものである。
【0020】
また、本発明の第12の構成による放電灯点灯装置は、第1ないし第11のいずれかの構成において、放電灯はイグナイター回路を有するものである。
【0021】
【発明の実施の形態】
実施の形態1.
以下、本発明の実施の形態1を図を用いて説明する。
図1はこの発明の実施の形態1による放電灯点灯装置を示す回路構成図である。図において、1はバッテリー等の直流電源、2は直流電源1から供給された電力を調整出力するDC−DCコンバータ(電力調整手段)であり、トランス2a、FET2b、ダイオード2c、コンデンサ2dにより構成される。コンデンサ2dは放電開始時に放電灯に電流を流しこむ機能と出力電圧を平滑化する機能を有する(電圧平滑・初期電流供給手段)。3はアース、4は放電灯電流IL検出用のシャント抵抗、5はスイッチング回路であり、入力端子がDC−DCコンバータの2つの配線に接続されるとともに、一方の入力端子がスイッチング素子(FET)5bを介して出力端子に接続され、他方の入力端子が出力端子に直接接続され、かつ上記出力端子が放電灯6の一方の電極に接続されたスイッチング回路である。7はI/F、8はマイコンである。9は放電開始時に20kV程度の高電圧を放電灯に印加する機能を備えたイグナイター回路であり、巻線比1:100のパルストランス9a、放電開始のエネルギーを蓄積するコンデンサ9b、400Vで導通するギャップスイッチ9c、スイッチオンから放電開始までの時間を決めている10kΩ抵抗9e、逆流防止のダイオード9f、および放電開始時に放電灯6に高ピーク、短パルスの電流を流すためのコンデンサ9dにより構成されている。10は電解タイプの充分に容量の大きなコンデンサであり、DCパルス電圧を放電灯6の電極間で交流電圧パルスに変換するためのDCパルス/ACパルス変換用コンデンサである。コンデンサ10はスイッチング回路5の一方の入力端子(FET5b側の入力端子)とイグナイター回路9とを接続する回路中に、放電灯6と直列に設置されている。また、コンデンサ10には、コンデンサ10と並列に、コンデンサ10に逆極性電圧が印加されないようにダイオード12、保護用に10kΩ〜1MΩの抵抗11が接続されている。
【0022】
次に上記各回路素子の接続について説明する。
図1において、直流電源1のプラス側は、トランス2aの1次巻線の巻き終わり側に接続され、一次巻線の巻き始め側はFET2bのドレインに接続されている。アース3はFET2bのソース、および直流電源1のマイナス側に接続されている。FET2bのゲートには、マイコン8からの信号Sig.3が入力される。トランス2aの2次巻線の巻き始め側は、ダイオード2cのアノードに接続され、巻き終わり側はアース3に接続されている。ダイオード2cのカソードは、コンデンサ2dの一方の電極と、スイッチング回路5の他方の入力端子と接続されている。スイッチング回路5の他方の入力端子は出力端子と直接接続されるとともに、FET5bのドレインと接続され、さらに、FET5bのソースは、シャント抵抗4を介してアース3に接続されている。FET5bのゲートには、マイコンからの信号Sig.2が入力される。スイッチング回路5の出力端子は放電灯6の一方の電極に接続され、さらに、イグナイター回路9のコンデンサ9d、ダイオード9fのアノードに接続されている。ダイオード9fのカソードは、抵抗9eを介してコンデンサ9b、ギャップスイッチ9cの一方の電極に接続される。ギャップスイッチ9cのもう一方の電極は、パルストランス9aの一次巻線を介してコンデンサ9b、9dのもう一方の電極に接続され、さらに、パルストランス9aの二次巻線を介して放電灯6のもう一方の電極に接続されている。コンデンサ9b、9d、パルストランス9aの一次巻線には、コンデンサ10のアノード、抵抗11、およびダイオード12のカソードが接続され、コンデンサ10のカソード、抵抗11の他方の電極、およびダイオード12のアノードは、シャント抵抗4を介してアース3に接続されている。
また、スイッチング回路5の他方の入力端子(出力端子と直接接続された入力端子)の電圧VLと、シャント抵抗4から検出される放電灯電流ILと、DCパルス/ACパルス変換用のコンデンサ10の電圧Vcは、I/F7を介してマイコン8に入力される。マイコン8内で予め設定された値に従って、コントロール信号Sig.2、Sig.3により、FET2b、5bが制御される。
【0023】
次に動作を説明する。
図2は、コントロール信号Sig.2、Sig.3の入力信号と、VL、Vcの電圧、放電灯電流の出力波形が示されたタイミング図である。まず、電源1のスイッチがオンされると、信号Sig.3にパルス信号が発生することにより、DC/DCコンバータ2が動作し、信号Sig.2がロウになることにより、FET5bがOFFになる。Sig.3は、100kHzのパルス信号であり、電圧VL値と予め設定された電圧値とを比較しながらそのパルス信号は制御され、DC/DCコンバータ2のFET2bのゲート信号がコントロールされることにより、電圧VLが400Vまで単調に上昇し、コンデンサ2dを充電する。スイッチング回路5の他方の入力端子と出力端子とは直接接続されているため、そのとき同時にギャップスイッチ9cに並列に接続されたコンデンサ9b、そしてコンデンサ9dも充電することになる。この期間は点灯準備をする期間であり、待機期間と呼ぶ。
【0024】
コンデンサ2d、9b、9dに蓄積された電圧が400Vに達すると、ギャップスイッチ9cが導通し、パルストランス9aの一次巻線に大きな電流が流れ、パルストランス9aの2次巻線に約20kVの高電圧が発生し、放電灯6に高ピーク、短パルス幅の電流(ブレークダウン電流)が流れ、放電が開始する。放電により放電灯6の電極間の電圧が急激に低下すると同時に、DC/DCコンバータ2のコンデンサ2dに蓄えられていた電荷がスイッチング回路5の他方の入力端子と出力端子を介して放電灯6に流れ込み、放電を持続させる(放電成長電流)。それ以降は、DC/DCコンバータ2により、1A程度の電流が放電灯6に供給され続ける。放電灯6が放電し始めると、コンデンサ10が放電灯6を介して充電され、電圧Vcが上昇し始める。電圧Vcがマイコン8内で設定されている値の140V程度に上昇するまで、このDC的に放電灯6に電流を流し続ける過程は続く。この期間を電極加熱期間と呼ぶ。この電極加熱期間は、放電灯の電極を加熱し放電電圧を十分低下させるためのものであり、また、FET5bのスイッチング状態を逆転させたときの放電灯6に印加させる電圧を、放電するのに十分な値まで上昇させるためのものでもある。その電圧は、実験より100V以上が好ましいことが分かっている。
【0025】
電圧Vcがマイコン8の内部設定値の140Vになったら、Sig.3のパルス信号を停止して、DC/DCコンバータ2を停止させ、Sig.2をハイにして、FET5bをON状態にして、コンデンサ10に蓄えられていた電荷を放電灯6に供給する。前期間とは逆方向の電流が放電灯に流れる。電極加熱期間において、放電電圧が40V〜90Vに低下した状態で、140Vもの電圧が放電灯に印加されるので、前期間よりも大きな電流が流れるが、DCパルス/ACパルス変換用コンデンサ10の容量値が十分大きいので、電圧Vcの電圧降下はそれほど大きくない。ある一定時間コンデンサ10から放電灯6に電流を供給したら、再び、Sig.3のパルス信号をON、Sig.2をロウとして、DC/DCコンバータ2を動作させ、FET5bをOFF状態にして、DC/DCコンバータ2から放電灯6へ電荷を供給する。この繰り返し周期は、200Hz以上である。この期間をAC放電期間と呼ぶ。電流出力IL、電圧出力VLとマイコン8の設定値を比較することにより、電力制御を行い、AC放電期間になった後は速やかに電力34Wを保持するように、DC/DCコンバータ2のFET2bを信号Sig.3によりコントロールする。
【0026】
以上説明したように、本実施の形態は、従来のスイッチング回路がHブリッジ構成で4つのFETを使用していたのに対して、1つのFETの使用で済むため、各FETのゲートコントロール回路も含めると、コンデンサ10が追加されたとしてもコストの削減ができ、コンパクト化が可能となることが分かる。
【0027】
また、本実施の形態では、コンデンサの電圧Vcを検知してスイッチング回路部におけるスイッチングのタイミングを制御しているので、安定した放電発光が得られるようになる。即ち、放電灯が点灯後、コンデンサの電圧Vcが所定の電圧になるまで放電灯の電極を放電灯電流によって加熱するように制御しているため、スイッチング状態を逆転させたとき、放電灯に印加させる電圧が十分な値まで上昇しており、これにより安定した放電発光が得られるようになる。
【0028】
なお、図1に示す実施の形態においてはコンデンサ10、およびコンデンサ10と並列に設けられた抵抗11とダイオード12の位置は、スイッチング回路5の一方の入力端子(FET5b側の入力端子)とイグナイター回路9とを接続する回路中に、放電灯6と直列に設置したが、スイッチング回路5の出力端子側、即ちスイッチング回路5の出力端子とイグナイター回路9とを接続する回路中に、放電灯6と直列に設置してもよい。
【0029】
実施の形態2.
図3はこの発明の実施の形態2に係わるスイッチング回路部分を示す回路構成図である。DCパルス/ACパルス変換用のコンデンサ10の容量値は、実施の形態1と比較して1/10程度になっている。更なるコンパクト化、低コスト化を考えた場合、コンデンサ10の容量値は、小さければ小さい方が良いからである。この実施の形態2では、コンデンサ容量を低下させた場合の回路構成、制御方法を述べる。
【0030】
図3に示すように、スイッチング回路5の構成が実施の形態1と異なっている。本実施の形態においては、FET5bのゲート−ソース間に抵抗5dが接続され、FET5bのゲートと抵抗5dの接続点とI/F7の間に可変抵抗5cが配置されている。FET5bのゲート電圧は、可変抵抗5cの抵抗値を変化させることにより調節することができる。FET5bのゲート電圧を絞ることにより、ある一定以上の電流は流れなくなる。実施の形態1では十分大きな容量のコンデンサを用いていたが、本発明の形態2ではこの容量値が小さくなっているため、大電流が短時間のうちに流れてしまうと電圧降下が大きくなり、放電電圧不足が原因となり放電が立ち消えてしまう。このような回路構成にした理由は、ゲート電圧を調節して2.5A以上の電流が流れないようにすることにより、DCパルス/ACパルス変換用コンデンサ10から放電灯6へ電流を流す期間に発生する電圧降下をできるだけ小さくするためである。
なお、DCパルス/ACパルス変換用コンデンサ10に並列に逆極性電圧防止用のダイオード12が接続されているが、コンデンサ10をフィルムコンデンサ等の極性がないものを使用した場合は、ダイオード12は必要ないことは言うまでもない。
【0031】
次に動作について説明する。
図4にSig.2、Sig.3の信号波形と、VL、Vcの電圧、放電灯電流の出力波形を示す。実施の形態1と異なる期間は、電極加熱期間とAC放電期間の始めである。待機期間は上記実施の形態1と同じである。電極加熱期間になると、同様に、ブレークダウン電流、放電成長電流が流れる。そして、DC/DCコンバータ2を動作させることにより、放電灯6を介してコンデンサ10を充電する。コンデンサ10の電圧Vcがマイコン8に予め設定してある電圧(140V程度)になったら、DC/DCコンバータ2の動作を停止させ、FET5bをオンさせ放電灯6に逆方向の電流を流す。コンデンサ10の電荷は放電灯6へ放出され、放電が持続する。その時、やはりマイコン8の制御によって、電圧Vcが放電灯の放電電圧(前放電サイクルのDC/DCコンバータ動作時に検出されたVL−Vc の値)になるまでスイッチの状態は保持される。Vcが放電灯の放電電圧になったら、DC/DCコンバータ2を動作させ、FET5bをOFFにし、DC/DCコンバータから再び放電灯6へ電荷を供給し放電を持続させる。このときも電圧Vcが140Vまでスイッチ状態は保持される。このサイクルがシャント抵抗4により検出される放電灯電流ILの積分値が60mAs(60mC)になるまで繰り返される。電極加熱期間に複数回このサイクルを繰り返すのは、実施の形態1に対してコンデンサ10の容量値が小さいためであり、電極加熱に放電灯に与えるべき総電荷量をマイコン8で設定したある規定値に達せさせるために複数回必要であるということである。
【0032】
また、本実施の形態2では、FET5bのゲート電圧を絞り、FET5bがONした時に流れる電流を制限しているため、コンデンサ10の電圧降下が抑えられ、コンデンサ10の容量値が実施の形態1の1/10程度と小さいにも関わらず、コンデンサ10から放電灯6へ電流を供給する時間をある程度とることができている。
【0033】
60mAsの電荷量を放電灯6に供給した後、AC放電期間に移行する。DC/DCコンバータ2を動作させ、FET5bをOFF状態で移行する場合は、放電灯の放電電圧(前放電サイクルのDC/DCコンバータ動作時に検出され、マイコン8に記憶されたVL−Vc)を2倍した値と電圧VLが等しくなったらAC放電期間に移行する。DC/DCコンバータ2を停止させ、FET5bをON状態で移行する場合は、放電灯の放電電圧と電圧Vcとが等しくなったらAC放電期間に移行する。AC放電期間は、実施の形態1と同様に200Hz以上で駆動され、電極加熱期間同様、DC/DCコンバータ2を動作、FET5bをOFFとする過程と、DC/DCコンバータを停止、FET5bをONとする過程の繰り返しで放電灯6をAC放電点灯させる。定常放電時の電力は、同様に34Wに制御されている。
【0034】
実施の形態3.
図1、図3に示す上記実施の形態1、2においては、電圧平滑化、放電開始時の電流源としての役割をもつコンデンサ2dがDC/DCコンバータ2内に配置されている。もし、何の工夫もなくスイッチング動作を行ったとすると、スイッチFET5bをONしたとき、DC/DCコンバータ動作時にコンデンサ2dに蓄えられた電荷をすべてスイッチFET5bのON抵抗で消費することになり、大きな電力損失を発生させてしまう。そのときの電力損失を見積もる。定常時の34W動作時の放電灯6に印加される電圧は約85Vであり、例えば、コンデンサ容量値1μF、1kHzでAC放電させたとすると、電力損失Pは、
P=(1/2)×(1μF)×(85V×2)2×(1kHz)=14.45W
にもなってしまう。
本実施の形態3では、スイッチングの工夫を行い、この電力損失を抑えるようにしたものであり、図5は本実施の形態3による放電灯点灯装置のAC放電期間における信号波形のタイミングを示す図である。AC放電期間において、スイッチの切り替え時のFET5bをONする直前に、DC/DCコンバータ停止期間とFET5bのOFF期間とを重ねた両OFF期間(図中、不感期間)を設けている。このスイッチの不感期間は、コンデンサ2dに蓄えられていた電荷を、放電灯電圧が放電が立ち消えしない程度のゼロに近い値でになるまで供給するための期間である。例えば、VL電圧170V(85V×2)がVc電圧である85Vになる手前の100Vになるまでの期間を不感期間とし、上記の条件とすると、電力損失P’は、
P’=(1/2)×(1μF)×(100V)2×(1kHz)=5W
まで低下できる。
【0035】
実施の形態4.
図6は本発明の実施の形態4による放電灯点灯装置の回路構成図であり、図5で説明した実施の形態3とは別の電力損失を抑えた回路構成の放電灯点灯装置である。
DC/DCコンバータ内のコンデンサ2dが配置されていた位置に、コンデンサ102d(第2のコンデンサ)を設け、さらに抵抗102fとダイオード102gとを並列接続し、コンデンサ102e(第1のコンデンサ)を直列接続したものを、上記コンデンサ102dと並列に接続している。ダイオード102gのカソードはダイオード2cのカソードに接続され、アノードはコンデンサ102eに接続されている。動作は、実施の形態2とまったく同じである。
【0036】
上記実施の形態1〜3において、電圧の平滑化と放電開始時の電流の供給源の役割をもつコンデンサ2dの機能を分離し、平滑化はコンデンサ102dに、放電開始時の電流の供給源はコンデンサ102eに、役割を分担させている。本実施の形態では、コンデンサ102dの容量値は、電力損失がそれほど大きくならず電圧平滑化がある程度できる値、コンデンサ102eの容量値は、実施の形態1〜3のコンデンサ102dと同程度の放電開始時の電流が供給できる程度の値、抵抗102fの抵抗値は、コンデンサ102eとの容量値から定まる時定数がAC放電期間の周期に比べて充分大きくなるような値にしている。このような回路構成にすることによって、FET5bがONした場合の電力損失を抑えることができる。コンデンサ102eへの充電は、400Vまで緩やかに時間をかけて(AC放電期間の周期よりも十分長い)行う待機期間のみになる。AC放電期間は、待機期間よりも非常に早い充放電(200Hz以上)になるため、抵抗102fの存在によりほとんど充電されないために、電力損失は非常に小さくなる。また、平滑化用コンデンサ102dの容量値を小さな値に抑えているため、このコンデンサによる電力損失も小さい。例えば、AC放電周波数1kHz、放電灯放電電圧85Vとし、VL電圧が170Vから100Vになるまでの電荷は放電灯に供給し、コンデンサ102dの容量値を0.1μFとした場合、コンデンサ102dによる電力損失Pは、上記のように蓄積電荷を放電灯電流に有効に使用するとして、
P=(1/2)×(0.1μF)×(100V)2×(1kHz)=0.5W
になる。コンデンサ102eによる電力損失はゼロに近いため、損失は0.5Wに抑えられる。
【0037】
なお、本実施の形態4において、コンデンサ10に実施の形態1で述べたような大きな容量値のものを用いた場合、実施の形態1と同様にFET5bのゲートに接続した抵抗5c、5dを取り外し、図2に示したような動作をさせても問題なく放電灯6を点灯できることは言うまでもない。
また、本実施の形態では不感期間を設けた場合を示したが、不感期間を設けないで、図6の構成とするだけでも電力損失が低減される効果がある。
【0038】
実施の形態5.
放電灯の点灯において、ナトリウムイオンの管壁への拡散(ナトリウムの損失)を嫌って、放電灯をアースにし、印加電圧をマイナスにすることがある。そのような放電灯の点灯は、実施の形態1〜4において非常に簡単に実現できる。その回路構成について、実施の形態4を例にして示す。図7は、実施の形態4において、アース電位を基準としてマイナスパルスで放電灯6を点灯する場合の回路構成が示されている。回路構成はプラスとマイナスが入れ替わっただけである。
【0039】
図7において、図6で示した実施の形態4と異なる点について述べる。DC/DCコンバータ2のハイ側出力電圧がアース3に接続され、スイッチング回路5のFET5b、抵抗5c、5dがDC/DCコンバータ2のハイ側出力に配置され、ロウ側はスイッチング回路5の出力端子に接続されている。スイッチング回路5の出力パルスがアースを基準としたマイナス電圧パルスになっているので、DCパルス/ACパルス変換用コンデンサ10に並列に接続されているダイオード12の方向が逆向きになっている。出力電圧VL、Vcがマイナス方向になるだけで、放電灯電流、入力信号Sig.2、Sig.3は、図4、図5に示した波形と変わらない。従って、動作は実施の形態4と同じである。
【0040】
実施の形態6.
図8は本発明の実施の形態6による放電灯点灯装置の回路構成図である。
実施の形態1〜5のDC/DCコンバータ2の出力電圧は、正または負の電圧値VLとアースといった、ハイとロウの2つのレベルの電圧だけだったのに対して、本実施の形態6では、正および負の2値の電圧値とアース電圧といった、ハイとロウとそれらの中心レベルの3値が出力できるようになっている。したがって、DC/DCコンバータ2の構成が上述の実施の形態とは異なる。DCパルス/ACパルス変換用コンデンサも必要なくなっている。
【0041】
図8に示す回路構成において、イグナイター回路9、放電灯6、直流電源1、I/F7、マイコン8、シャント抵抗4は、上記実施の形態1〜5と同じである。スイッチング回路5の構成は、FET5a(第1のスイッチング素子)とFET5b(第2のスイッチング素子)の2個のスイッチング素子からなるハーフブリッジ回路であり、FET5a、5bのゲートには、マイコンからの信号Sig.1、Sig.2が入力される。FET5aのドレインにはアースを基準としてハイ電圧VH、FET5bのソースにはアースを基準としてロウ電圧VKが供給される。スイッチング回路5の出力端子は、放電灯6の片側の電極に接続され、放電灯6のもう一方の電極は、イグナイター回路9のパルストランス9aとシャント抵抗4を介してアース3に接続され、ハイ電圧VHとロウ電圧VKの中心電圧レベルになるように構成されている。
【0042】
DC/DCコンバータ2のトランス202aは、実施の形態1〜5とは異なり、1次、2次、3次巻線から構成されている。ハイ電圧を出力する2次巻線の一方には、ダイオード2cのアノードが接続され、もう一方にはアース3が接続されている。ダイオード2cのカソードは、FET5aのドレインと、電圧平滑化および放電開始時の電流供給源として機能するコンデンサ2dが接続され、コンデンサ2dのもう一方はアース3に接続されている。また、トランス202aのロウ側電圧を出力する3次巻線の一方には、ダイオード202hのアノードが接続され、もう一方にはFET5bのソースが接続されている。ダイオード202hのカソードは、アース3と、電圧平滑化として機能するコンデンサ202iが接続され、コンデンサ202iのもう一方はFET5bのソースに接続されている。本実施の形態6ではハイ側の電圧VH、ロウ側の電圧VK、放電灯電流ILを検知し、マイコン8により比較処理されることにより、放電灯6の点灯が制御される。
【0043】
次に動作について説明する。
図9に、FET5a、FET5b、FET2bのゲート入力波形と、電圧VH、VKの波形と、放電灯電流波形を示す。待機期間において、電圧VHは400Vまで上昇し、電圧VKは−400Vまで低下する。FET5aがON、FET5bがOFF状態であるので、イグナイター回路9内のコンデンサ9bも400Vまで充電され、ギャップスイッチ9cが導通し、放電灯6間には20kV程度のパルス電圧が印加され、放電が開始する。放電が開始すると、ブレークダウン電流が放電灯6に流れ、コンデンサ2dに蓄積された400V分の電荷を放電開始時の電流として放電灯6に供給する。
【0044】
電極加熱期間において、スイッチング状態は待機期間の状態が保持され、一方向の電流が放電灯6に供給され続ける。電流ILを検知することにより、流れた電荷量が30mCに達したら、FET5aをOFF、FET5bをON状態とし、逆方向の電流を放電灯6に流す。やはり、30mCに達したら、AC放電期間に移行する。
【0045】
AC放電期間においては、放電灯6は200Hz〜20kHzの交流駆動により、点灯制御される。そのときのトランス202aの2次巻線、3次巻線の出力電圧は、絶対値で言うと40V〜90Vである。定常状態では、上述のように34Wの電力が維持される。
【0046】
実施の形態6のメリットは、従来のスイッチング回路では4つのFETを使用していたのに対して、2つのFETで済む点である。また、実施の形態1〜5において使用されたDCパルス/ACパルス変換用コンデンサが必要なくなる。従って、コンパクト化および低コスト化にメリットがある。
【0047】
実施の形態7.
実施の形態6では、図9に示すように待機期間において、FET5bのドレイン−ソース間に最大800Vの電圧が印加されることになる。高耐圧部品は、サイズが大きく、単価も高いため、印加電圧が下げられるのであれば、スイッチをもう一つ追加しても、コンパクト化および低コスト化にメリットがでる。
図10は、この発明の実施の形態7による放電灯点灯装置を示す回路構成図である。実施の形態6と異なる点は、トランス202aの3次巻線とFET5bの間にFET302jが配置されているのみである。FET302jのゲートには、マイコン8より信号Sig.4が入力される。
【0048】
次に動作について説明する。
図11に、FETゲート入力波形動作Sig.1、Sig.2、Sig.3、Sig.4、および、出力波形電圧VH、Vk、放電灯電流波形が示されている。実施の形態6(図9)と異なるのは待機期間だけであり、待機期間において、電圧VKは、FET302jをOFF状態としているため電圧ゼロになっている。待機期間にFET302jをOFF状態としたことにより、FET5bに印加される電圧が最大400Vになるため、実施の形態6で用いるスイッチング素子よりも低耐電圧のものを使用できるので、コンパクト化および低コスト化が図れる。
【0049】
実施の形態8.
図12はこの発明の実施の形態8による放電灯点灯装置を示す回路構成図であり、実施の形態7と同様に、実施の形態6のFET5bに最大800V印加されることを、スイッチを追加しないで解決したものである。
DC/DCコンバータ2以外は、実施の形態6、7と同じである。
DC/DCコンバータ2において、1次、2次、3次巻線を有するトランスが1次、2次巻線を有するトランス402a、402kの2個に置き換わり、コンデンサ202iに並列に電圧クランプ素子402lを接続した点が、実施の形態6と異なる。クランプ素子402lは、抵抗、ツエナーダイオードが考えられる。本実施の形態において、クランプ素子402lは、150Vのツエナーダイオードを用いた。
【0050】
次に動作について説明する。
図13にFETゲート入力波形Sig.1、Sig.2、Sig.3と、出力電圧波形VH、Vk、放電灯電流波形を示す。実施の形態6(図9)と異なるのは、FET5bがONするまで(待機期間、電極加熱期間の前半)であり、その期間、クランプ素子402lが働き、電圧Vkが−150Vに保持されている。よって、FET5bには、最大550Vの電圧が印加されることになり、実施の形態6よりも低耐電圧のスイッチング素子が使用可能となることが分かる。
【0051】
実施の形態9.
図14はこの発明の実施の形態9による放電灯点灯装置を示す回路構成図である。実施の形態8とは、DC/DCコンバータ2のトランスが異なるだけで、他は同じである。トランス502aは、一体型構造になっており、図15に示すような構造になっている。601はコア、602、603は一次巻線、604は2次巻線、605は3次巻線である。通常、トランスはコアの中心にすべての巻線が巻かれるが、本実施の形態のトランスはコアの端部分に1次巻線と2次巻線、もう一方の端部分に1次巻線と3次巻線が巻かれた構成になっている。こうようなトランス構造にすることにより、3次巻線の出力を−150Vでクランプしても2次巻線の出力電圧を上昇させることができる。
【0052】
次に動作について説明する。
入力、出力波形は、図13に示した実施の形態8と同じであり、動作も同じである。
【0053】
実施の形態6〜9は、トランス構造が複雑、あるいはFET素子の耐電圧性が要求されることになるが、従来のスイッチング回路がスイッチング素子を4つ必要としていたのと比較して2つに減るので、コンパクト化、低コスト化に対してメリットがある。
【0054】
実施の形態10.
図16はこの発明の実施の形態10による放電灯点灯装置を示す回路構成図である。実施の形態1〜9までは、スイッチング回路5を構成するFETの個数を削減する実施の形態であったが、本実施の形態では、FETの個数は従来と同じ4つで、各素子の耐電圧を低下させ、コンパクト化、低コスト化を図るものである。
【0055】
放電灯6、イグナイター回路9、シャント抵抗4、I/F7は、実施の形態1〜9と同じである。マイコン8は、制御すべきFETの個数が増加したため、信号Sig.1〜Sig.5の5本の信号が出力される。
DC/DCコンバータ2のトランス702aは、1入力、2出力の3つの巻線から構成されている。1次巻線は、実施の形態1〜9と同様にFET2bにより電流が流される。2次巻線の一方はダイオード2cのアノードに接続され、もう一方はスイッチング回路5のFET5fのソースに接続されている。このFET5fのソースの電圧を検知する電圧VLとしている。ダイオード2cのカソードは、電圧平滑用のコンデンサ2dに接続され、またシャント抵抗4を介してスイッチング回路5のダイオード5iのアノードに接続されており、アース3にも接続されている。シャント抵抗4より電流ILを検知する。また、3次巻線の一方はダイオード702mのアノードに、もう一方はスイッチング回路5の出力端子のパルストランス9a側に接続されている。ダイオード702mのカソードと3次巻線間に電圧平滑用コンデンサ702nが接続され、ダイオード702mのカソードは抵抗702oを介して、もう一方のスイッチング回路5の出力端子に接続されている。トランス702aの2次巻線と3次巻線の巻線比は、1:4になっており、2次巻線が−100Vを出力しているとき、3次巻線は400Vを出力している。コンデンサ2dおよび702nは、電圧平滑化の機能のみを要求されているので、この実施の形態では0.1μFになっている。抵抗702oは、定常時3次巻線が発生する電圧による電力損失を抑えるために高い抵抗値が必用であり、この実施の形態においては100kΩとなっている。
スイッチング回路5は、従来例と同じくHブリッジ回路となっいる。ハイ電圧を切り替えるのにFET5aとFET5eが動作し、ロウ電圧を切り替えるのにFET5bとFET5fが動作する。FET5aのドレインには、ダイオード5iのカソードが接続され、FET5fのドレインにダイオード5jのカソードが接続されている。また、FET5bに並列に100kΩの抵抗5gが、FET5eに並列に100kΩの抵抗5hが接続されている。FET5aのソースとFET5bのドレインの接続点は、スイッチング回路5の出力端子となり、放電灯6の一方の電極に接続されている。また、FET5eのソースとダイオード5jのアノードとの接続点はもう一方の出力端子となり、パルストランス9aの1次巻線と接続される。
スイッチング回路5の出力端子間には、コンデンサ13が接続されている。これは、放電開始時に放電灯に電流を供給するための初期電流供給手段としての役割をもっている。この実施の形態においては、1μFにしている。このように、本実施の形態10では、放電開始時の電流供給源(コンデンサ13)をスイッチング回路5の出力端子に配置し、待機期間になされるコンデンサ13とコンデンサ9bの400Vまでの充電を、トランス702aの3次巻線を使って行っている。
【0056】
次に動作の説明をする。
図17にゲート入力信号波形Sig.1〜Sig.5、および、コンデンサ13の電圧、VLの電圧波形と、放電灯電流波形を示す。待機期間において、Sig.1、Sig.2、Sig.4、Sig.5はOFF状態で、DC/DCコンバータのみがパルス幅制御によってコントロールされる。このとき、電圧VLは−150Vに制御され、コンデンサ13、コンデンサ9bの電圧は400Vまで上昇する。このとき、FET5a、5b、5e、5fのドレイン−ソース間には最大275Vの電圧しか印加されない。
電圧が400Vに達すると、ギャップスイッチ9cが導通し、20kV程度のパルス電圧が放電灯6に印加され、放電が開始する。放電が開始すると、ブレークダウン電流が放電灯6に流れ、コンデンサ13に蓄積された電荷は放電開始時の電流として放電灯6に供給される。
ブレークダウンを電流ILにより検知したら、FET5aとFED5fをON、FET5bとFED5eをOFF状態とし、DC/DCコンバータ2より電流を一定方向に流し続ける(電極加熱期間)。移動電荷量(電流ILの積分値)が30mCになったら、FET5aとFET5fをOFF、FET5bとFET5eをON状態として、逆方向に電流を流し続ける。この方向においても30mCの電荷を供給したら、AC放電期間に移行する。AC放電期間では、200Hz〜20kHzの交流電流を放電灯6に流し、点灯を持続させる。定常放電時の電力は34Wにコントロールされている。
【0057】
AC放電期間にコンデンサ13に充放電される電荷量は、FETのON抵抗によって無駄に消費されてしまう(電力損失)。これを抑えるために、実施の形態3で述べた方法を本実施の形態でも使用している。本実施の形態では、コンデンサ13に蓄えられる電荷を放電灯6に供給してから、スイッチを切り替えている。すなわち、FET5a、5fと、FET5b、5eのON−OFF切り換えにスイッチの不感期間を設けている。
【0058】
本実施の形態10においては、スイッチング回路5を構成するFETの個数は4個と従来と同じであるが、各素子には最大275Vしか印加されないため、従来使用していたFETを低耐電圧素子のものに置き換えることができる。低耐電圧素子は、高耐電圧素子と比較して安価であるため低コスト化が図れる。
【0059】
なお、上記各実施の形態においては放電灯6がイグナイター回路9を有するものを示したが、イグナイター回路9が無くてもよい。
【0060】
【発明の効果】
以上のように、この発明の第1の構成によれば、電源から供給される電力を調整して、それぞれ異なる電位を有する電圧を2つの配線より出力する電力調整手段と、1つのスイッチング素子により構成され、入力端子が上記電力調整手段の2つの配線に接続されると共に、上記入力端子のうちの一方の入力端子が放電灯の一方の電極に接続され、出力端子が上記放電灯の他方の電極に接続されたスイッチング回路部と、上記スイッチング回路部の一方の入力端子と上記放電灯と上記スイッチング回路部の出力端子とを接続する回路中に、上記放電灯と直列に接続したコンデンサとを備え、単パルス信号に基づいて上記スイッチング回路部がオンオフ動作を行い、上記スイッチング回路部のオフ期間に上記電力調整手段へ連続パルス信号を印加して上記電力調整手段が複数回のスイッチングを行うことで、上記電力調整手段から上記放電灯へ電流を供給するとともに、上記コンデンサへの充電を行なう過程と、上記スイッチング回路部のオン期間に上記電力調整手段への連続パルス信号の印加を停止し、上記コンデンサから上記放電灯へ逆方向の電流を供給する過程とを繰り返して、上記放電灯を交流駆動したので、スイッチング回路部を構成するスイッチング素子を1個で構成できるようになり、低コスト化、コンパクト化が可能となる。
【0062】
また、本発明の第2の構成によれば、第1の構成において、点灯準備をする待機期間と、少なくともコンデンサの電圧Vcを検知し、放電灯が点灯後、上記電圧Vcが所定の電圧になるまで、上記放電灯の電極を放電灯電流によって加熱する電極加熱期間と、上記放電灯に交流電流を流し、放電を持続させるAC放電期間とを備えたので、点灯失敗のない安定した放電発光が得られる。
【0063】
また、本発明の第3の構成によれば、第1または第2の構成において、スイッチング回路部は、一方の入力端子がスイッチング素子を介して出力端子に接続され、他方の入力端子が出力端子に直接接続されているので、スイッチング回路部を構成するスイッチング素子が1個になるため、低コスト化、コンパクト化が可能となる。
【0064】
また、本発明の第4の構成によれば、第1ないし第3のいずれかの構成において、スイッチング素子は、放電灯電流が所定値になるように制御電圧を調節する手段を備えたので、最大放電電流値を抑えることができ、コンデンサの容量値が小さなものを使用しても、電圧降下が小さくて済むため、点灯の安定性が増すだけではなく、コンデンサも小型化できる。
【0065】
また、本発明の第5の構成によれば、第1ないし第4のいずれかの構成において、電力調整手段より出力される電圧を平滑化するとともに、放電開始時に放電灯に電流を供給する電圧平滑・初期電流供給手段を有するので、放電を安定に持続させる効果がある。
【0066】
また、本発明の第6の構成によれば、第5の構成において、放電灯の交流駆動にあたって、電力調整手段の動作を停止する期間とスイッチング素子のオフ期間とを重ねた不感期間を設けたので、電圧平滑・初期電流供給手段として用いるコンデンサに蓄積されている電荷を放電に有効に利用することができ、無効電力を抑えることができる。
【0067】
また、本発明の第7の構成によれば、第5の構成において、電圧平滑・初期電流供給手段は、抵抗とダイオードとの並列回路および第1のコンデンサを直列接続した回路と、第2のコンデンサとを並列に配置することにより構成したので、待機期間時には第1のコンデンサへ放電開始に必要な電荷量の蓄積ができ、AC放電期間時には、その繰り返し周波数が高いため第1のコンデンサへの充放電がごくわずかになるため、放電開始時に必要な電流は確保しつつ、AC放電期間時の電力損失を抑えることができる。
【0069】
また、本発明の第8の構成によれば、電源から供給される電力を調整して、正、負2値の電圧を2つの配線より出力する電力調整手段と、第1および第2のスイッチング素子により構成され、上記電力調整手段の2つの配線と放電灯の一方の電極との接続を制御するスイッチング回路部とを備え、上記放電灯のもう一方の電極が、上記正、負2値の電圧の中心電圧レベルになるように構成し、上記電力調整手段の2つの配線のうちの一方の配線と上記スイッチング回路部との間に第3のスイッチング素子を配置し、点灯準備をする待機期間には、上記第3のスイッチング素子をオフ状態としたので、スイッチング回路部を構成するスイッチング素子に印加される電圧が第3のスイッチング素子を設けないものより低くなるため、低耐電圧のスイッチング素子を使用でき、低コスト化、コンパクト化が可能となる。
【0070】
また、本発明の第9の構成によれば、電源から供給される電力を調整して、正、負2値の電圧を2つの配線より出力する電力調整手段と、第1および第2のスイッチング素子により構成され、上記電力調整手段の2つの配線と放電灯の一方の電極との接続を制御するスイッチング回路部とを備え、上記放電灯のもう一方の電極が、上記正、負2値の電圧の中心電圧レベルになるように構成し、上記電力調節手段は、上記正の電圧とアース電圧と上記負の電圧を出力する3つの端子を有し、上記アース電圧を出力するアース端子と、上記正または負のどちらか一方の電圧を出力する電圧端子との間に、上記第1および第2のスイッチング素子に印加される電圧とは逆極性の電圧を発生し、上記第1および第2のスイッチング素子のいずれか一方に印加される電圧を低下させる電圧クランプ素子を接続したので、スイッチング回路部を構成するスイッチング素子に印加される電圧が電圧クランプ素子を設けないものより低くなるため、低耐電圧のスイッチング素子を使用でき、低コスト化、コンパクト化が可能となる。
【0071】
また、本発明の第10の構成によれば、第9の構成において、正の電圧とアース電圧と負の電圧とからなる3つの電圧レベルは、2個のトランスを用いることにより形成したので、待機期間において、片方の電圧を一定に保ちつつ、もう一方の電圧を所定の電圧まで上昇させることができる。
【0072】
また、本発明の第11の構成によれば、第9の構成において、正の電圧とアース電圧と負の電圧とからなる3つの電圧レベルは、コアの一方の端部に1次巻線と2次巻線とを配置し、もう一方の端部にもう一つの1次巻線と3次巻線を配置した一体型のトランスを用いることにより形成したので、待機期間において、片方の電圧を一定に保ちつつ、もう一方の電圧を所定の電圧まで上昇させることができる。
【0074】
また、本発明の第12の構成によれば、第1ないし第11のいずれかの構成において、放電灯はイグナイター回路を有するので、安定して放電開始する効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による放電灯点灯装置を示す回路構成図である。
【図2】 この発明の実施の形態1による放電灯点灯装置の信号波形、電圧波形、および放電灯電流波形を示す波形図である。
【図3】 この発明の実施の形態2による放電灯点灯装置を示す回路構成図である。
【図4】 この発明の実施の形態2による放電灯点灯装置の信号波形、電圧波形、および放電灯電流波形を示す波形図である。
【図5】 この発明の実施の形態3による放電灯点灯装置のAC放電期間における信号波形のタイミングを示す図である。
【図6】 この発明の実施の形態4による放電灯点灯装置を示す回路構成図である。
【図7】 この発明の実施の形態5による放電灯点灯装置を示す回路構成図である。
【図8】 この発明の実施の形態6による放電灯点灯装置を示す回路構成図である。
【図9】 この発明の実施の形態6による放電灯点灯装置の信号波形、電圧波形、および放電灯電流波形を示す波形図である。
【図10】 この発明の実施の形態7による放電灯点灯装置を示す回路構成図である。
【図11】 この発明の実施の形態7による放電灯点灯装置の信号波形、電圧波形、および放電灯電流波形を示す波形図である。
【図12】 この発明の実施の形態8による放電灯点灯装置を示す回路構成図である。
【図13】 この発明の実施の形態8による放電灯点灯装置の信号波形、電圧波形、および放電灯電流波形を示す波形図である。
【図14】 この発明の実施の形態9による放電灯点灯装置を示す回路構成図である。
【図15】 この発明の実施の形態9に係るトランスの構成を示す構成図である。
【図16】 この発明の実施の形態10による放電灯点灯装置を示す回路構成図である。
【図17】 この発明の実施の形態10による放電灯点灯装置の信号波形、電圧波形、および放電灯電流波形を示す波形図である。
【図18】 従来の放電灯点灯装置の回路構成図である。
【図19】 従来の放電灯点灯装置における始動時の電圧波形を示す波形図である。
【符号の説明】
1 直流電源、2 DC/DCコンバータ、2a,202a,402a,402k,502a,702a トランス、2b,5a,5b,5e,5f,50a,50b,50c,50d,302j FET、2c,5i,5j,9f,12,102g,202h,702m ダイオード、2d,9b,9d,10,102e,202i,702n コンデンサ、3 アース、4 シャント抵抗、5 スイッチング回路、6 放電灯、7 I/F、8 マイコン、9 イグナイター回路、9a パルストランス、9c ギャップスイッチ、9e,11,5d,5g,5h,102f,702o 抵抗、50 Hブリッジ,5c 可変抵抗、402l 電圧クランプ素子、601 コア、602 1次巻線、603 1次巻線、604 2次巻線、605 3次巻線。
Claims (12)
- 電源から供給される電力を調整して、それぞれ異なる電位を有する電圧を2つの配線より出力する電力調整手段と、1つのスイッチング素子により構成され、入力端子が上記電力調整手段の2つの配線に接続されると共に、上記入力端子のうちの一方の入力端子が放電灯の一方の電極に接続され、出力端子が上記放電灯の他方の電極に接続されたスイッチング回路部と、上記スイッチング回路部の一方の入力端子と上記放電灯と上記スイッチング回路部の出力端子とを接続する回路中に、上記放電灯と直列に接続したコンデンサとを備え、単パルス信号に基づいて上記スイッチング回路部がオンオフ動作を行い、上記スイッチング回路部のオフ期間に上記電力調整手段へ連続パルス信号を印加して上記電力調整手段が複数回のスイッチングを行うことで、上記電力調整手段から上記放電灯へ電流を供給するとともに、上記コンデンサへの充電を行なう過程と、上記スイッチング回路部のオン期間に上記電力調整手段への連続パルス信号の印加を停止し、上記コンデンサから上記放電灯へ逆方向の電流を供給する過程とを繰り返して、上記放電灯を交流駆動することを特徴とする放電灯点灯装置。
- 請求項1記載の放電灯点灯装置において、点灯準備をする待機期間と、少なくともコンデンサの電圧Vcを検知し、放電灯が点灯後、上記電圧Vcが所定の電圧になるまで、上記放電灯の電極を放電灯電流によって加熱する電極加熱期間と、上記放電灯に交流電流を流し、放電を持続させるAC放電期間とを備えたことを特徴とする放電灯点灯装置。
- 請求項1または2記載の放電灯点灯装置において、スイッチング回路部は、一方の入力端子がスイッチング素子を介して出力端子に接続され、他方の入力端子が出力端子に直接接続されていることを特徴とする放電灯点灯装置。
- 請求項1ないし3のいずれか1項に記載の放電灯点灯装置において、スイッチング素子は放電灯電流が所定値になるように制御電圧を調節する手段を備えたことを特徴とする放電灯点灯装置。
- 請求項1ないし4のいずれか1項に記載の放電灯点灯装置において、電力調整手段より出力される電圧を平滑化するとともに、放電開始時に放電灯に電流を供給する電圧平滑・初期電流供給手段を有することを特徴とする放電灯点灯装置。
- 請求項5記載の放電灯点灯装置において、放電灯の交流駆動にあたって、電力調整手段の動作を停止する期間とスイッチング素子のオフ期間とを重ねた不感期間を設けたことを特徴とする放電灯点灯装置。
- 請求項5記載の放電灯点灯装置において、電圧平滑・初期電流供給手段は、抵抗とダイオードとの並列回路および第1のコンデンサを直列接続した回路と、第2のコンデンサとを並列に配置することにより構成したことを特徴とする放電灯点灯装置。
- 電源から供給される電力を調整して、正、負2値の電圧を2つの配線より出力する電力調整手段と、第1および第2のスイッチング素子により構成され、上記電力調整手段の2つの配線と放電灯の一方の電極との接続を制御するスイッチング回路部とを備え、上記放電灯のもう一方の電極が、上記正、負2値の電圧の中心電圧レベルになるように構成し、上記電力調整手段の2つの配線のうちの一方の配線と上記スイッチング回路部との間に第3のスイッチング素子を配置し、点灯準備をする待機期間には、上記第3のスイッチング素子をオフ状態としたことを特徴とする放電灯点灯装置。
- 電源から供給される電力を調整して、正、負2値の電圧を2つの配線より出力する電力調整手段と、第1および第2のスイッチング素子により構成され、上記電力調整手段の2つの配線と放電灯の一方の電極との接続を制御するスイッチング回路部とを備え、上記放電灯のもう一方の電極が、上記正、負2値の電圧の中心電圧レベルになるように構成し、上記電力調節手段は、上記正の電圧とアース電圧と上記負の電圧を出力する3つの端子を有し、上記アース電圧を出力するアース端子と、上記正または負のどちらか一方の電圧を出力する電圧端子との間に、上記第1および第2のスイッチング素子に印加される電圧とは逆極性の電圧を発生し、上記第1および第2のスイッチング素子のいずれか一方に印加される電圧を低下させる電圧クランプ素子を接続したことを特徴とする放電灯点灯装置。
- 請求項9記載の放電灯点灯装置において、正の電圧とアース電圧と負の電圧とからなる3つの電圧レベルは、2個のトランスを用いることにより形成したことを特徴とする放電灯点灯装置。
- 請求項9記載の放電灯点灯装置において、正の電圧とアース電圧と負の電圧とからなる3つの電圧レベルは、コアの一方の端部に1次巻線と2次巻線とを配置し、もう一方の端部にもう一つの1次巻線と3次巻線を配置した一体型のトランスを用いることにより形成したことを特徴とする放電灯点灯装置。
- 請求項1ないし11のいずれか1項に記載の放電灯点灯装置において、放電灯はイグナイター回路を有することを特徴とする放電灯点灯装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000355750A JP4058900B2 (ja) | 2000-05-24 | 2000-11-22 | 放電灯点灯装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-153072 | 2000-05-24 | ||
JP2000153072 | 2000-05-24 | ||
JP2000355750A JP4058900B2 (ja) | 2000-05-24 | 2000-11-22 | 放電灯点灯装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002050497A JP2002050497A (ja) | 2002-02-15 |
JP4058900B2 true JP4058900B2 (ja) | 2008-03-12 |
Family
ID=26592475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000355750A Expired - Fee Related JP4058900B2 (ja) | 2000-05-24 | 2000-11-22 | 放電灯点灯装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4058900B2 (ja) |
-
2000
- 2000-11-22 JP JP2000355750A patent/JP4058900B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002050497A (ja) | 2002-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100380506B1 (ko) | 방전 램프 점등 장치 | |
US7391165B2 (en) | Discharge lamp lighting control device | |
US8174202B2 (en) | Lamp driving circuit | |
JPH03226266A (ja) | パルス電源装置 | |
US6476568B2 (en) | Gas discharge lamp lighting device | |
JP2004087374A (ja) | 放電灯点灯回路 | |
US6919695B2 (en) | Overvoltage protection for hid lamp ballast | |
US6366030B1 (en) | Starter circuit configuration for a discharge lamp lighting circuit | |
JP3760074B2 (ja) | 放電灯点灯回路 | |
JPH0990482A (ja) | 閃光装置 | |
JP4058900B2 (ja) | 放電灯点灯装置 | |
JP4085555B2 (ja) | 放電灯点灯装置 | |
US6621237B2 (en) | Gas-discharge lamp lighting apparatus with optimized circuit configuration | |
CN103120027B (zh) | 用于启动和驱动高压放电灯的电路装置和方法 | |
JP4710032B2 (ja) | 放電灯点灯装置 | |
JP3521501B2 (ja) | 高圧放電灯点灯装置 | |
JP5460065B2 (ja) | 放電灯点灯回路 | |
JP4151107B2 (ja) | 高圧放電灯点灯装置 | |
JP4000621B2 (ja) | 車両用負荷駆動装置 | |
JP4721937B2 (ja) | 放電灯点灯装置 | |
KR100278049B1 (ko) | 보조권선을 사용한 자동차 헤드라이트용 고압방전등 안정기의전력 변환 회로 | |
JPH08321390A (ja) | 放電灯点灯装置 | |
JP2005073305A (ja) | 高周波インバータおよび放電ランプ点灯装置 | |
JP2000066274A (ja) | ストロボ充電回路 | |
JP2009176635A (ja) | 高圧放電灯点灯装置、照明器具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |