JP4057727B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4057727B2 JP4057727B2 JP37002998A JP37002998A JP4057727B2 JP 4057727 B2 JP4057727 B2 JP 4057727B2 JP 37002998 A JP37002998 A JP 37002998A JP 37002998 A JP37002998 A JP 37002998A JP 4057727 B2 JP4057727 B2 JP 4057727B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- signal
- display device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶材料として強誘電液晶または反強誘電液晶等の自発分極を有するスメクチック系液晶材料を用いた液晶表示装置に関する。
【０００２】
【従来の技術】
強誘電性液晶ＦＬＣ(Ferroelectric Liquid Crystal)や、反強誘電液晶ＡＦＬＣ(Anti Ferroelectric Liquid Crystal) といった自発分極を有するスメクチック系液晶材料を用いた液晶表示装置では、通常のＴＮ液晶（Twisted Nematic Liquid Crystal）液晶に比べて応答速度が２〜３桁ほど高速であり、また広視野角を有するため、次世代の液晶表示素子の材料として期待されている。
【０００３】
その様な優れた特徴の一方で、ＡＦＬＣ材料は温度変化に対する透過率の変化が敏感であるという問題がある。 図２３に温度変化に対する印加電圧対透過率特性（Ｖ−Ｔ：Voltage - Transmittance ）特性の変化を示す。温度Ｔ２の印加電圧と透過率の特性で映像表示特性を設定しても、液晶材料の温度がＴ３に上昇した場合には、Ｔ２の場合よりも低い印加電圧で表示特性が飽和してしまうために、いわゆる「白ツブレ」現象の画質劣化を生じてしまう。また、「白ツブレ」現象を回避するためＴ３において映像表示特性を設定した場合には、Ｔ２、Ｔ１等の低い温度（Ｔ３＞Ｔ２＞Ｔ１）の場合にはより高い十分な透過率が得られないため、コントラストが低く十分な画質を得ることができないという問題がある。
【０００４】
また、固有または電場を印加することにより誘起される自発分極を有する液晶材料においても通常のＴＮ液晶の場合と同様に、正極性と負極性の対称駆動条件が変動した場合には液晶セルの印加電圧対透過率特性（Ｖ−Ｔ）に変動が生じ、その変動、つまりＶ−Ｔ特性に正極性または負極性のオフセット電圧が加わった場合と同様な変動が生じるため、そのＶ−Ｔ変動によって表示特性の変化が生じ、それが画質劣化となる問題がある。図２４にＡＦＬＣ液晶セルに印加する表示信号電圧にオフセット電圧が加わった場合のＶ−Ｔ特性を示す。同図において、Ｔ４は初期状態でありオフセット電圧は零の場合であるが、Ｔ６は正極性側（プラス側）のオフセット電圧が加わった場合であり、Ｔ５は負極性側（マイナス側）にオフセット電圧が加わった場合である。同図に示すように、液晶セルに印加する表示信号電圧にオフセットが加わった場合にはＶ−Ｔ特性のシフトが生じ、そのシフト後のＶ−Ｔ特性で映像信号の表示を行った場合には、正極性と負極性とで表示特性に非対称性が生じるため、液晶パネルの駆動方法によっては、フリッカー妨害、走査線方向の輝度差妨害（ライン妨害）、信号線方向の輝度差妨害（縦ライン妨害）や画素毎の輝度差妨害（ドット妨害）などの画質劣化を生じてしまうという問題がある。また、表示信号電圧にオフセット電圧が加わるような駆動状態は、通常の動画像表示、つまり毎フレーム毎の表示信号電圧に変化が生じている映像信号のために正極性と負極性で対称な駆動とならない場合に起こり易い。つまり通常の動画像を表示していても輝度差妨害などの表示劣化は生じてしまうという問題がある。
【０００５】
【発明が解決しようとする課題】
従来の反強誘電性液晶材料を使用した液晶表示装置は、温度変化或いは正極性・負極性間でのオフセット電圧の変動に応じて表示信号電圧が変化し、コントラストの低下、ライン妨害・ドット妨害等の輝度差妨害が生じるという問題があった。
本発明は上記問題点を鑑みたもので、その課題とするところは、コントラストの向上と輝度差妨害の防止を共に解決した液晶表示装置の提供とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために請求項１の液晶表示装置は、自発分極を有するスメクチック系液晶材料からなる液晶層と、この液晶層を挟む第１の電極及び第２の電極と、前記第１の電極に表示信号電圧を供給する第１の駆動回路と、前記第２の電極に対向電圧を供給する第２の駆動回路とを具備する液晶表示装置において、前記液晶層の分極反転電流からＶ−Ｔ特性のオフセット電圧及び非飽和領域を検出する検出手段と、前記オフセット電圧及び非飽和領域のフィールド間における変動量が小さくなる様に前記表示信号電圧或いは前記対向電圧に補正値を加える補正手段とを具備する事を特徴とする。
【０００７】
請求項２の液晶表示装置は、請求項１において、前記検出手段が、前記液晶表示装置へ入力される映像信号の垂直ブランキング期間に所定の検出信号を前記液晶層に印加して得られる前記液晶層の分極反転電流から前記オフセット電圧及び非飽和領域のフィールド間における変動量を検出することを特徴とする。
【０００８】
請求項３の液晶表示装置は、請求項２において、前記オフセット電圧は前記分極反転電流の尖頭値から検出し、また前記非飽和領域は前記分極反転電流変化の絶対値が零に漸近する点を検出することにより行うことを特徴とする。
【０００９】
請求項４の液晶表示装置は、請求項２において、液晶材料の分極反転電流により検出された液晶材料の特性変化検出結果に基づき、液晶に印加される画像表示信号電圧のダイナミックレンジ、または、表示信号電圧のオフセット電圧値、または、前記表示信号電圧のダイナミックレンジおよび前記表示信号電圧のオフセット値の双方を可変とする事を特徴とする。
【００１０】
請求項５の液晶表示装置は、請求項２において、前記変化量が所定の値を超えた場合には、前記表示信号へ補正値の印加は行わず、前記液晶層の配向処理信号を印加または前記液晶層への印加電圧を零にする事を特徴とする。
【００１１】
請求項６の液晶表示装置は、請求項２において、前記変化量が所定の値を超えた場合には、前記液晶表示装置に装備されているバックライトに供給する電力を可変とするを特徴とする。
【００１２】
請求項７の液晶表示装置は、請求項２において、前記第１の駆動回路は信号線ドライバであり、前記補正手段は表示信号電圧に加える補正値を形成するアナログ電圧発生回路であることを特徴とする。
【００１３】
請求項８の液晶表示装置は、請求項２において、前記第２の駆動回路は対向電極駆動回路であり、前記補正手段は電流変動検出回路である事を特徴とする。
ここでは、液晶層を挟む一対の電極は例えばガラス基板上にマトリックス配置された画素電極と、この画素電極に対向配置する対向電極である。これらの電極に印加する電圧は表示信号電圧であるが、この表示信号電圧は画素電極だけに印加するものではなく、２つの電極間で電界を形成できれば対向電極に印可しても良い。
【００１４】
【発明の実施の形態】
本発明では、液晶層の分極反転電流を検出することにより液晶層のＶ−Ｔ特性のオフセット電圧及び非飽和領域を検出することができる。その後、フィールド間でのオフセット電圧及び非飽和領域の変動量が小さくなるように補正値を算出し、この補正値を加えた表示信号電圧を液晶層を挟んだ電極に印加する。
【００１５】
検出手段は、特に液晶表示装置へ入力される映像信号の垂直ブランキング期間に所定の検出信号例えば三角波等を液晶に印加すること、或いは映像信号中の特定信号により、その液晶材料の分極反転電流の変化量を検出することにより行う。ＡＦＬＣに三角波を印加した場合、印加電圧が０[ Ｖ] 付近ではＡＦＬＣに流入または流出する電流は尖頭（ピーク）値を示し、またＶ−Ｔ特性が飽和、すなわち最高透過率に達する電圧（Ｖsat ）付近ではＡＦＬＣに流入または流出する電流はほぼ零になる。従って、このＩ−Ｖ特性のピーク値のずれ、つまり印加電圧０[ Ｖ] 以外で生じるＩ−Ｖ特性のピーク点（電圧）を測定することにより、Ｖ−Ｔ特性のオフセット電圧が検出でき、またＩ−Ｖ特性の零への漸近点を測定することによりＶ−Ｔ特性の非飽和領域が検出できる。これらの変化量は連続するフィールド間での差を測定する事により得られる。
【００１６】
【実施例】
（実施例1 ）
図１に本発明の実施例１に係る液晶表示装置のブロック図を示す。同図に示すブロック図では、通常の液晶表示装置に比べて液晶層のＶ−Ｔ変動検出回路を有していることが特徴である。図２にＶ−Ｔ変動検出回路１の構成例を示すブロック図を示す。
【００１７】
以下、図１及び図２に沿って説明する。このＶ−Ｔ変動検出回路１は表示タイミングコントローラー８からのＶ−Ｔ変動検出用タイミング信号１６により動作を開始する。動作は入力映像信号中で映像信号が無い時間、つまり有効走査時間以外の垂直ブランキング期間に行われる。動作は、１垂直ブランキング時間内に完了し、その結果が補正手段であるアナログ信号発生回路６に反映される。ここで、９は映像信号、１０は同期信号であり、共に表示タイミングコントローラー８に入力される。アナログ電圧発生回路６は信号線ドライバー４へ供給しているアナログ信号、つまり補正値を作成する回路である。信号線ドライバ４が作成する表示信号電圧にこの補正値が加算された新しい表示信号電圧が液晶パネル２内の画素電極に印加される。従って、アナログ信号発生回路６に供給する低電圧側基準信号１４および高電圧側基準信号１５を可変とすることにより、液晶パネル２を駆動する電圧の振幅（ダイナミックレンジ）や対称性（オフセット）を可変する事が出来る。ここで、液晶パネルは、図示していないが、ガラス基板の表面に２次元状でマトリックス状に画素電極（第１の電極）が形成されている。この画素電極と対向する位置に対向電極（第２の電極）が形成されており、これら一対の画素電極と対向電極間に液晶層を挟むことによって液晶パネルは構成されている。場合によっては、対向電極は別のガラス基板に形成しておき、２つのガラス基板で液晶層を挟むようにしても良い。
【００１８】
なお、このＶ−Ｔ変動検出回路１がＶ−Ｔ変動を検出する場合には電流検出回路１０５から信号線ドライバー４へＶ−Ｔ検出用アナログ信号１２が供給される。従って垂直ブランキング期間の切り換え回路７の動作は、アナログ信号切り換え信号１１により通常のアナログ信号発生回路６の出力ではなく、Ｖ−Ｔ変動検出回路１の出力を選択して信号線ドライバー４へアナログ信号を供給する。ここで、１８は表示信号電圧データであり、１９は走査信号データである。また、Ｖ−Ｔ変動検出回路１からの出力である対向電極駆動基準電圧１７は対向電極駆動回路５に供給される。対向電極駆動回路５は適切なタイミングで対向電極印加電圧２０を液晶パネル中の対向電極に供給する。
【００１９】
また、垂直ブランキング期間内に検出動作を完了する事により、液晶パネル２に表示されている画像には影響を与えずにＶ−Ｔ変動を検出することが可能になる。なお、走査線ドライバー３は通常の垂直期間時の動作のようにＶ−Ｔ変動検出回路１が動作中の場合には液晶パネル２内のＴＦＴへ表示信号電圧保持電圧を出力し、信号線ドライバー４はＶ−Ｔ変動検出回路１が動作中の場合に信号出力が可能な状態にしておく必要がある。信号線ドライバー４を通じて液晶パネル２の信号線を駆動、つまりパネル内部の信号線と対向電極間に挟まれた全液晶を駆動することにより、大面積の液晶パネルを駆動できるため、流れる電流も多くなりノイズの影響を軽減できるため精度良く検出できる。図２中で、１００は遅延回路、１０１はカウンタ、１０２はＲＯＭ、１０３はＤ／Ａ変換回路、１０４はオペアンプ、１１０は電流変動検出回路である。ＲＯＭ１０２からの出力である検出開始信号１０８、デジタル検出信号１０７、ラッチパルスゲート信号１６０は電流変動検出回路１１０に供給される。１０９は電流検出結果である。
【００２０】
図３に液晶パネル２に使用されるＡＦＬＣのＶ−Ｔ特性の一例を示す。
図４はＡＦＬＣに三角波を印加した場合の電流対印加電圧（Ｉ−Ｖ）特性の一例を示す。図３と図４は同じ条件で、Ｖ−Ｔ、Ｉ−Ｖ特性を測定し、かつ横軸（表示信号電圧の軸）を揃えて表示してある。したがって、図３および図４から、ＡＦＬＣに三角波を印加した場合、印加電圧が０[ Ｖ] 付近ではＡＦＬＣに流入または流出する電流は尖頭（ピーク）値を示し、またＶ−Ｔ特性が飽和、すなわち最高透過率に達する電圧（Ｖsat ）付近ではＡＦＬＣに流入または流出する電流はほぼ零になることが分かる。 従って、このＩ−Ｖ特性のピーク値のずれ、つまり印加電圧０[ Ｖ] 以外で生じるＩ−Ｖ特性のピーク点（Ｖ−Ｔ特性のオフセット電圧）を測定することにより、Ｖ−Ｔ特性の非対称性（オフセット）が検出でき、Ｉ−Ｖ特性の零への漸近点を測定することにより、Ｖ−Ｔ特性の飽和電圧（Ｖsat ）の変化が検出できることがわかる。
【００２１】
図５に電流検出回路１０５の構成例のブロック図を示す。同図に示す電流検出回路１０５は電流検出用抵抗１１１の両端の電位を比較し、その電位差により流れる電流値を検出する回路である。図５の例では、通常の表示信号電圧が液晶パネル２へ表示されている状態、つまりＶ−Ｔ検出用アナログ信号１２が信号線ドライバー４に接続されていない状態、すなわち電流検出用抵抗１１１の両端に電位差が乗じない状態を基準とし回路調整がなされている。動作点設定用ボリューム１１６で電流検出用抵抗１１１の両端に接続されたオペアンプ１１３、１１５の動作点が設定され、そのオペアンプ１１３、１１５の差分、つまり電位差検出がオペアンプ１１４で行われる。オペアンプ１１４は、ゼロ調整用ボリューム１１７を調整してＶ−Ｔ検出用アナログ信号１２が信号線ドライバー４に接続されていない場合にオペアンプ１１４の出力が０[ Ｖ] となるように調整されており、アナログ信号１２が信号線ドライバー４に接続され電流検出用抵抗１１１に電流が流れて電位差が生じる事により、電流が流入する場合には「＋」側へ、電流が流出する場合には「−」側へ、電流量に応じてオペアンプ１１４の出力が変化する。ここで、１１２はオペアンプ１１３、１１５の動作点設定用オペアンプである。
【００２２】
図６に電流変動検出回路１１０のブロック図、図７に第１の変動電流検出例を示すタイミングチャートを示す。図１〜図７を用いて、Ｉ−Ｖ 特性の電流ピーク値を検出する場合の例を以下に説明する。
【００２３】
まず、表示タイミングコントローラー８からのＶ−Ｔ変動検出用タイミング信号１６の垂直同期信号（ＶＤ）を遅延回路１００により所定の時間だけ遅延させて、有効表示信号電圧の表示が終り十分な時間が経過してから動作を開始する。検出信号は、遅延されたＶＤ信号によりカウンター１０１が動作を開始し、そのカウンター１０１出力がＲＯＭ（Read Only Memory）１０２に入力されＲＯＭ１０２から検出用デジタル信号１０７が出力される。検出用デジタル信号１０７はＤ／Ａコンバーター１０３でアナログ信号に変換され、所定のゲインでオペアンプ１０４にて増幅されたアナログ検出信号１０６が電流検出回路１０５を通って切り換え回路７から信号線ドライバー４へ供給される。
【００２４】
三角波の検出用信号を印加した場合、電流検出回路１０５で検出される電流検出結果１０９は図７に示すような波形となる。その電流検出結果１０９は電流変動検出回路１１０に入力される。電流変動検出回路１１０において、電流検出結果１０９はオペアンプ１２０、１２１で絶対値化（全て「＋」側の信号に）された絶対値信号１２３にされる。この絶対値信号１２３はコンパレーター１２５で、ある所定の電位と比較され、Ｉ−Ｖ特性のピーク領域を検出するための検出時間枠１２６を作成する。電流変動検出回路１１０に入力された電流検出結果１０９は、絶対値化されるとともに、オペアンプ１２２で微分される。その微分出力１２４はコンパレーター１２７で零との大小比較をされ、「＋」側部分を正論理パルスで、Ｉ−Ｖ特性のピーク相当をパルスの立ち下がりとしてゼロクロス点出力１２８を出力する。そのゼロクロス点出力１２８と１クロック遅らせた遅延ゼロクロス点出力１２８とで排他的論理和回路１２９において排他的論理和をとることによりゼロクロス点のみを１クロック幅のパルスとしてゼロクロス点出力１３０を得る。そのゼロクロス点出力１３０は論理積ゲート１３１で検出時間枠信号１２６と論理積をとられて、Ｉ−Ｖ特性のピーク点のみの時刻信号が得られる。そのピーク点時刻信号は検出開始信号１０８でリセットされたフリップフロップ回路１３３および遅延素子１３２を通って論理積回路１３６、１３７に入力される。リセットされたフリップフロップ回路１３３はピーク点時刻信号によりその出力信号１３４、１３５をピーク点時刻信号毎に反転させる。その反転されたフリップフロップ出力信号１３４、１３５とラッチパルスゲート信号１６０およびピーク点時刻信号の論理積をとることにより、論理積回路１３６からは三角波の上昇電圧印加時のＩ−Ｖ特性ピーク時刻が、論理積回路１３７からは三角波の下降電圧印加時のＩ−Ｖ特性ピーク時刻に対応したパルス（ピーク時刻信号）が出力される。なお、検出開始信号１０８およびラッチパルスゲート信号１６０は検出用デジタル信号１０７を格納してあるＲＯＭ１０２で一括して作成される。たとえば、ＲＯＭ１０２が８ｂｉｔ／ｗｏｒｄ構成の場合、下位６ビットで検出用デジタル信号を作成し、上位２ビットで検出開始信号およびラッチパルスゲート信号を作成することより効率良くＲＯＭを使用して各信号を作成することが可能となる。
【００２５】
得られた論理積回路１３６からの三角波の上昇電圧印加時のＩ−Ｖ特性ピーク時刻信号と、論理積回路１３７からの三角波の下降電圧印加時のＩ−Ｖ特性ピーク時刻信号とで、ＲＯＭ１０２からのデジタル信号１０７が、ラッチ回路１３８、１３９にラッチされる。つまりラッチ回路１３８には三角波の上昇電圧印加時のＩ−Ｖ特性ピーク時のデジタル信号が、ラッチ回路１３９には三角波の下降電圧印加時のＩ−Ｖ特性ピーク時のデジタル信号がラッチされる。また、それ以前、つまり前回のＶ−Ｔ変動検出動作時にラッチされていた三角波の上昇電圧印加時および下降電圧印加時のデジタル信号は、ＶＤ信号により、このＶ−Ｔ変動検出回路１の動作開始時に、ラッチ回路１４０、１４１にラッチされる。ラッチ回路１３８、１３９およびラッチ回路１４０、１４１にラッチされている新旧の三角波の上昇・下降電圧印加時のデジタル信号は減算機１４２で各々減算され、前回のＶ−Ｔ変動検出動作からの変動が検出される。また、その変動量、すなわち減算結果は加算器１４３で加算され、変動が同一方向の場合は強調するように、反動がばらついた場合にはその誤差が少なくなるようにされて、変動量がラッチ回路１４５にラッチされる。通常Ｉ−Ｖ特性が変動しない場合やピーク値の変動が不揃いの場合はラッチ回路１４５の出力も小さいが、Ｖ−Ｔ特性が同一方向に同時にシフト、つまりＶ−Ｔ特性のオフセット電圧２００等の影響などでピーク値が同一方向にシフトした場合にはラッチ回路１４５の出力も強調された出力となるため、より正確な出力が得られる。１４４はクロック信号で論理積回路１３７からの出力パルスを１クロック時間遅延させるためのラッチ回路である。ラッチ回路１４５は係数ＲＯＭ１４６で反転やノイズ分の低減や所望のゲインが与えられて、Ｄ／Ａコンバーター１４７に出力される。Ｄ／Ａコンバーター１４７出力は、反転電位調整用ボリューム１５３で電位調整をされながら、オペアンプ１４８、１４９、１５０、１５１、１５２で演算されて表示用アナログ信号用低電圧側基準信号１４、および高電圧側基準信号１５が作成される。例えば、ラッチ回路１４５が「＋」で係数ＲＯＭ１４６からの出力は反転された「−」信号だった場合には、Ｄ／Ａ出力およびオペアンプ１４８出力も「−」信号となり、結局表示用アナログ信号用低電圧側基準信号１４、および高電圧側基準信号１５も所定電位より低下するため、駆動条件としては（対向電極電位を基準と考えた場合には）「−」オフセットを加える方向となり、「＋」オフセットが発生する駆動条件を補正することが出来る。つまりラッチ回路１４５の出力が「＋」の場合には「＋」のオフセットを補正する駆動条件に、ラッチ回路１４５の出力が「−」の場合には「−」のオフセットを補正する駆動条件に適応的に補正することができる。
【００２６】
図８にＶ−Ｔ変動検出回路１でのＶ−Ｔ変動検出により、対向電極駆動電圧を可変とする場合の電流変動検出回路１１０の構成例を示す。基本的な構成や動作は図６に示した構成例と同じである。図８に示した電流変動検出回路１１０から出力される対向電極駆動基準電圧１７は、反転電位調整用ボリューム１５３で電位調整されている通常の対向電極駆動電圧を、Ｖ−Ｔ変動検出結果に応じて加減を行う。また、図８に示した電流変動検出回路１１０では係数ＲＯＭ１４６では入力信号の極性に対して反転は行わない。例えば、ラッチ回路１４５が「＋」で係数ＲＯＭ１４６からの出力も「＋」信号だった場合には、Ｄ／Ａ出力およびオペアンプ１４８出力も「＋」信号となり、対向電極駆動基準電圧１７も所定電位より上昇するため、駆動条件としては（対向電極電位を基準と考えた場合には）表示信号電圧電圧に「−」オフセットを加える方向となり、「＋」オフセットが発生する駆動条件を補正することが出来る。つまりラッチ回路１４５の出力が「＋」の場合には「＋」のオフセットを補正する駆動条件に、ラッチ回路１４５の出力が「−」の場合には「−」のオフセットを補正する駆動条件に適応的に補正することができる。従って、このような補正を行うことにより、発生したオフセットに対して逆のオフセットを加えて、Ｖ−Ｔ変動を起こしたオフセット電圧をキャンセルすることができるため、ＤＣオフセット電圧による液晶表示装置の劣化を防止し、信頼性を向上出来る。
【００２７】
なお、図６および図８に示した電流変動検出回路１１０の動作の極性は係数ＲＯＭ１４６で行っているが、オペアンプ１４８、１５０、１５１、１５２で極性の調整を行っても良い。
【００２８】
図９は電流変動検出回路１１０の変形例を示すブロック図である。図９に示す電流変動検出回路１１０ではＶ−Ｔ特性の飽和、すなわち最高透過率に達する電圧（Ｖsat ）付近を検出する場合の構成例を示している。このＶsat 検出では、Ｉ−Ｖ特性のピーク検出の場合と同様に、ＡＦＬＣに三角波を印加し、そのときＡＦＬＣに流れる電流の変化量を検出することにより行う。また、流れる電流が零に漸近する点（電圧）を検出することにより、Ｖ−Ｔ特性のＶsat を検出することができる。図１０にこの変形例の電流変動検出回路での変動電流検出例を示すタイミングチャートを示す。 図９と図１０を用いて以下にＶ−Ｔ特性のＶsat 点を検出する動作を説明する。
【００２９】
まず、Ｖsat 検出の場合もＩ−Ｖ特性のピーク検出の場合と同様に垂直ブランキング期間に三角波の検出用信号を印加し、そのときに信号線ドライバー４を通じて液晶パネル２へ流れる電流の絶対値１２３を求める。電流の絶対値１２３はコンパレーター１２５で零に近い値と比較され、比較レベルよりも絶対値が１２３が高い場合に正論理レベルの比較器出力１２６を出力する。この比較器出力１２６のパルスの立ち上がり、または立ち下がりがＩ−Ｖ特性の零への漸近点、すなわちＶ−Ｔ特性のＶsat 点に対応している。比較器出力１２６は遅延させた比較器出力１２６と排他的論理和回路１２９で、パルスの立ち上がりおよび立ち下がり点が１クロック幅の漸近点信号１３０として出力される。その漸近点信号１３０は検出開始信号１０８でリセットされたフリップフロップ回路１３３および遅延素子１３２を通って論理積回路１３６、１３７に入力される。リセットされたフリップフロップ回路１３３はピーク点時刻信号によりその出力信号１３４、１３５をピーク点時刻信号毎に反転させる。論理積回路１３６、１３７には、フリップフロップ回路１３３の出力信号１３４、１３５、および漸近点信号１３０、さらにラッチパルスゲート信号１６０が入力される。その結果、論理積回路１３６からは正極性の三角波印加時のＶsat 点が、論理積回路１３７からは負極性の三角波印加時のＶsat 点が出力される。それら論理積回路１３６、１３７出力である三角波印加時のＶsat 点の信号によりＲＯＭ１０２からのデジタル信号１０７が、ラッチ回路１３８、１３９にラッチされる。ラッチ回路１３８、１３９にラッチされる。ラッチ回路１３８、１３９にラッチされたデジタル信号１０７は減算器１４で減算、つまり正極性のＶsat 点から負極性のＶsat 点が減算され、その差が求められる。求められた差は印加電圧に対して透過率が変化する領域、つまり表示に使用可能な電圧範囲を表す値である。その使用可能な電圧範囲（ダイナミックレンジ＝Ｖ−Ｔ特性の非飽和領域）２００はラッチ回路１４５でラッチされ、係数ＲＯＭ１４６に入力される。ＲＯＭ１４６では、ある所定の条件で測定された基準ダイナミックレンジと入力とＲＯＭ１４６に入力されたダイナミックレンジとを比較し、基準ダイナミックレンジより大きいダイナミックレンジが入力された場合には「−」の値を、基準ダイナミックレンジより小さいダイナミックレンジが入力された場合には「＋」の値が出力される。ＲＯＭ１４６から出力された値は、Ｄ／Ａコンバーター１４７でアナログ信号に変換され、オペアンプ１４８で適当なバイアスとゲインが与えられた後、後段のオペアンプにアナログ信号を供給する。オペアンプ１４９ではオペアンプ１４８の出力が「−」の場合には出力電圧を低下させ、オペアンプ１４８の出力が「＋」の場合には出力電圧を上昇させる。また、オペアンプ１５２ではオペアンプ１４８の出力が「−」の場合には出力電圧を上昇させ、オペアンプ１４８の出力が「＋」の場合には出力電圧を低下させる。従って、オペアンプ１４８の出力が「＋」の場合にはオペアンプ１５２、１４９出力間の電圧差は広がり、つまり表示用アナログ信号用低電圧側基準信号１４と高電圧側基準信号１５の電圧間の差は広がり表示用アナログ電圧発生回路６のダイナミックレンジが拡大される。また、オペアンプ１４８の出力が「−」の場合にはオペアンプ１５２、１４９出力間の電圧差は狭まり、つまり表示用アナログ信号用低電圧側基準信号１４と高電圧側基準信号１５の電圧間の差は狭まり表示用アナログ電圧発生回路６のダイナミックレンジが縮小される。従って、Ｖ−Ｔ特性のＶsat 点の変動に合わせて表示用アナログ信号のダイナミックレンジも拡大・縮小が出来る。例えば、図２３に示すようにＴ3 からＴ１に温度が変化してＶ−Ｔ特性が変動した場合には、Ｖsat 点もＴ３よりＴ１が広くなるため、表示用アナログ信号のダイナミックレンジも拡大されていく。従って、このような電流変動検出回路の構成をとることにより、温度変化によるＶ−Ｔ特性の変化が起こった場合にも適応的に表示信号電圧のダイナミックレンジを可変出来るため、Ｖ−Ｔ変動に起因する輝度低下や、「白ツブレ」などの画質劣化は生じない。
【００３０】
なお、ダイナミックレンジ可変を決定するＲＯＭ１４６の出力を「＋」または「−」としたが、ＲＯＭ１４６の出力はオフセットが加わった値でも構わない。
また、図１１に示すように、Ｉ−Ｖ特性のピーク変動や、Ｖsat 点の変動の検出には、デジタル検出信号１０７以外にカウンター出力信号１６１を用いてもよい。
【００３１】
次にＶsat 点検出でＶ−Ｔ特性のシフトを検出するための電流変動検出回路１１０の構成例を図１２に示す。図１２に示す電流変動検出回路は図９の電流変動検出回路とほぼ同じであり、動作もほぼ同じである。図１２に示す電流変動検出回路の場合には、ラッチ回路１３８、１３９にラッチされたデジタル信号１０７を減算器１４で減算する際に、絶対値回路１６２で絶対値を求めてから、つまり正極性のＶsat 点と負極性のＶsat 点の印加電圧の絶対値を求めてから、減算器１４で差が求められる。従って、減算器１４で求められた差分値は、正極性のＶsat 点と負極性のＶsat 点の差であり、Ｖ−Ｔ特性のシフト量そのものの値である。その差分値は、Ｉ−Ｖ特性のピーク検出の場合と同様に、係数ＲＯＭ１４６で適当な制御値に変換された後、Ｄ／Ａコンバーター１４７でアナログ信号に変換され、表示用アナログ信号用低電圧側基準信号１４、および高電圧側基準信号１５が作成される。また図８に示すように、差分値からのアナログ値で対向電極駆動電圧を可変してもよい。その場合の電流変動検出回路１１０の構成例を図１３に示す。
【００３２】
また前述のＶsat 点検出、つまりＶsat 点間の電圧差の検出とを組み合わせることにより、温度変化によるダイナミックレンジ変動およびＤＣオフセットによるＶ−Ｔ特性の変動の双方に適応的に対応することが出来る。
【００３３】
（実施例２）
図１４に、本発明の実施例２に係る液晶表示装置のブロック図を示す。図１４の例では、実施例１のような切り換え回路によるアナログ信号切り換えでのＶ−Ｔ変動検出信号の印加は行わず、信号線ドライバー４に供給するデジタル表示信号電圧１８を所定の値とした場合に液晶パネル２に流れる電流を検出することによりＶ−Ｔ特性の変動を検出する。図１５にＶ−Ｔ変動検出回路の構成例を示す。図１５では、Ｖ−Ｔ変動検出のためのパターン発生回路は無く、電流変動検出回路１１０のみで構成されている。図１６に電流変動検出回路１１０の構成例を示す。図１７に図１６の電流変動検出回路動作のタイミングチャートを示す。図１４、図１６、図１７を用いて以下に電流変動検出動作を説明する。
【００３４】
この実施例２においても、垂直ブランキング期間内に検出動作を行うことにより、液晶パネル２に表示されている画像には影響を与えずにＶ−Ｔ変動を検出することが可能になる。垂直ブランキング期間内で有効走査が完了して十分な時間が経過した後、表示タイミングコントローラー８からはＶ−Ｔ変動検出用のデジタル表示信号電圧１８が信号線ドライバー４へ供給される。通常、Ｖ−Ｔ変動検出用のデジタル表示信号電圧１８は飽和領域の透過率に対して透過率５０[ ％] 程度の透過率が得られる表示信号電圧レベルに設定する。また、表示タイミングコントローラー８からは、デジタル表示信号電圧１８と共にタイミング信号１６が電流変動検出回路１１０に供給される。信号線ドライバー４では、全信号線を駆動するためのＶ−Ｔ変動検出用のデジタル表示信号電圧１８の受信が終了すると、そのデジタル表示信号電圧１８に対応した表示信号電圧を液晶パネル２に供給する。電流変動検出回路１１０では表示タイミングコントローラー８からのタイミング信号１６によりピークホールドコンデンサ１６７を０[ Ｖ] にリセットする。その後、タイミング信号１６を遅延回路１００で遅延させた信号により、スイッチ回路１６５を閉じて電流検出１０５からの電流検出結果１０９の取り込みを開始する。その電流検出結果１０９はオペアンプ１６３で電流増幅されて、電流のスイッチ回路１６５が閉じられた後以降の電流のピーク値をピークホールドコンデンサ１６７に充電する。ピークホールドコンデンサ１６７の値は電界効果トランジスター（ＦＥＴ）１６８に接続されており、ＦＥＴ１６８を通してピーク値の読み出しが行われる。また、高インピーダンスのＦＥＴでの読み出しのため、次にリセットされるまでピークホールドコンデンサ１６７の値は保持されている。ＦＥＴ１６８を通してピーク値の読み出しが行われたピーク値はオペアンプ１６４で所定ゲインで増幅されＡ／Ｄコンバーター１６９でデジタルデータに変換される。変換されたデジタルデータは１走査線時間遅延回路１７０で遅延されたタイミング信号により、ラッチ回路１４５にラッチされる。ラッチされたデジタルのピーク値は係数ＲＯＭ１４６に入力される。係数ＲＯＭ１４６では、入力されたデジタルピーク値とある基準値とを比較し、その差分値に所定の係数を掛けてノイズの除去および所定の制御特性になるような重み付けを行った検出結果信号をＤ／Ａコンバーター１４７に出力する。
【００３５】
ここで、温度が変化した場合のＶ−Ｔの変動と、Ｖ−Ｔが変動した場合にＡＦＬＣに流れる電流の変化の一例を図１８に示す。図１８に示すように、温度が変化しても書き込み開始直後（時刻〓０）の突入電流は殆ど変化しないが、その後の流れる電流値の緩和の仕方が温度によって変化して行く事が分かる。従って、前述のようにタイミング信号１６を遅延回路１００で遅延させることにより、温度変化に依存しない突入電流部分を回避して、温度変化によって変化する緩和部分の電流値を検出することが出来る。通常、遅延回路１００での遅延量は２〜３[ μｓ] 程度に設定しておく。
【００３６】
電流変動検出回路１１０の係数ＲＯＭ１４６での基準値を図１８に示すＴ２の場合の電流値に設定しておくことにより、ラッチ回路１４５から係数ＲＯＭ１４６に入力されるデジタルの検出電流ピーク値が基準値よりも高くなった場合、つまりＴ１に変化した場合には係数ＲＯＭ１４６から「−」の値が出力される。また、ラッチ回路１４５から係数ＲＯＭ１４６に入力されるデジタルの検出電流ピーク値が基準値より低くなった場合、つまりＴ３に変化した場合には係数ＲＯＭ１４６から「＋」の値が出力される。係数ＲＯＭ１４６から出力されたデジタル信号はＤ／Ａコンバーター１４７でアナログ信号に変換され、オペアンプ１４８で所定の値に増幅される。オペアンプ１４９ではオペアンプ１４８の出力が「−」の場合には出力電圧を低下させ、オペアンプ１４８の出力が「＋」の場合には出力電圧を上昇させる。また、オペアンプ１５２ではオペアンプ１４８の出力が「−」の場合には出力電圧を上昇させ、オペアンプ１４８の出力が「＋」の場合には出力電圧を低下させる。従って、オペアンプ１４８の出力が「＋」の場合にはオペアンプ１５２、１４９出力間の電圧差は広がり、つまり表示用アナログ信号用低電圧側基準信号１４と高電圧側基準信号１５の電圧間の差は広がり表示用アナログ電圧発生回路６のダイナミックレンジが拡大される。また、オペアンプ１４８の出力が「−」の場合にはオペアンプ１５２、１４９出力間の電圧差は狭まり、つまり表示用アナログ信号用低電圧側基準信号１４と高電圧側基準信号１５の電圧間の差は狭まり表示用アナログ電圧発生回路６のダイナミックレンジが縮小される。従って、液晶パネル２に流入する緩和電流の変化を検出して、すなわち温度変化などによるＶ−Ｔ特性の変動を検出して、表示用アナログ信号のダイナミックレンジも適応的に拡大・縮小が可能となる。
【００３７】
図１９に電流変動検出回路１１０を全てアナログ素子で構成した場合のブロック図を示す。図１９では、基準となる電流値を基準値設定用ボリューム１７１で設定する。また、基準値と検出した緩和電流のピーク値とはオペアンプ１７２で減算される。従って、オペアンプ１７２からは基準値との差が出力され、その差分値が、アナログスイッチ回路１７３、ホールドコンデンサ１７４、読み出し用ＦＥＴ１７５で構成されるサンプル・ホールド回路に保持される。サンプル・ホールド回路に保持される電圧、すなわち基準値との差分値は、オペアンプ１４８で所定の値に増幅される。オペアンプ１４９ではオペアンプ１４８の出力が「−」の場合には出力電圧を低下させ、オペアンプ１４８の出力が「＋」の場合には出力電圧を上昇させる。また、オペアンプ１５２ではオペアンプ１４８の出力が「−」の場合には出力電圧を上昇させ、オペアンプ１４８の出力が「＋」の場合には出力電圧を低下させる。従って、オペアンプ１４８の出力が「＋」の場合にはオペアンプ１５２、１４９出力間の電圧差は広がり、つまり表示用アナログ信号用低電圧側基準信号１４と高電圧側基準信号１５の電圧間の差は広がり表示用アナログ電圧発生回路６のダイナミックレンジが拡大される。また、オペアンプ１４８の出力が「−」の場合にはオペアンプ１５２、１４９出力間の電圧差は狭まり、つまり表示用アナログ信号用低電圧側基準信号１４と高電圧側基準信号１５の電圧間の差は狭まり表示用アナログ電圧発生回路６のダイナミックレンジが縮小される。従って、デイジタル素子を用いずに、つまり回路規模を大きくすることなく、全アナログ素子構成で液晶パネル２に流入する緩和電流の検出が可能であり、温度変化などによるＶ−Ｔ特性の変動に対して表示用アナログ信号のダイナミックレンジも適応的に拡大・縮小が可能となる。
【００３８】
さらに、通常は垂直ブランキング期間内でＶ−Ｔ特性変動検出を行うが、液晶表示装置に入力される映像信号中にＶ−Ｔ変動検出用のデジタル表示信号電圧が含まれている場合、もしくは一走査線の映像信号が同一の信号で合った場合にも、信号線ドライバー４に流れる電流を検出することにより、上記のようなＶ−Ｔ特性変動を検出することが出来る。
【００３９】
（実施例３）
図２０に、本発明の実施例３に係る液晶表示装置のブロック図を示す。図２０に示す液晶表示装置では、Ｖ−Ｔ変動検出回路１での検出結果により、表示タイミングコントローラー８に表示ＯＮ／制御信号２０を返す構成となっていることが特徴である。図２１に表示ＯＮ／制御信号２０を作成する場合の電流変動検出回路１１０構成例を示す。この例では、パネルに流れる電流値の検出値が基準値から大きく変化した場合に、ＲＯＭから表示ＯＮ／制御信号２０を表示タイミングコントローラー８に出力する。表示信号電圧コントローラー８では、表示ＯＮ／制御信号２０により、表示信号電圧の値を零、つまり対向電極との電位差が最小になる値としたり、逆に表示信号電圧の値を対向電極との電位差が最大となる値にしたりする。温度が大きく低下した場合には液晶の応答速度も低下し表示も難しくなって来るため、表示タイミングコントローラー８では信号線ドライバー４に供給するデジタルの表示信号電圧を零とする。また、反対に温度が大きく上昇した場合には液晶のスメクチック相が変化して表示が出来なくなって来るため、表示タイミングコントローラー８では信号線ドライバー４に供給するデジタルの表示信号電圧を対向電極との電位差が最大となる値にする。このように対向電極との電位差が最大となる値にして一定周期極性反転を行うこと、すなわち配向処理信号を印加することにより、温度が高温から徐々に低下していった場合には液晶の配向状態の改善を行うことが出来る。つまり、電圧を印加した状態での配向処理を行なうことができる。
【００４０】
なお、Ｖ−Ｔ特性変動からの温度変化の検出は実施例２までに述べて来た方法で行う。
（実施例４）
図２２に、本発明の実施例４に係る液晶表示装置のブロック図を示す。図２２に示す液晶表示装置では、Ｖ−Ｔ変動検出回路１での検出結果により、バックライト駆動回路を制御しバックライトの発光量を可変とする構成となっている。つまり、温度低下によりＶ−Ｔ特性が変動した場合にはＶ−Ｔ変動検出回路１により温度の低下程度が検出可能であるので、その検出結果に従ってバックライト２３を駆動する駆動電流を増加させてバックライト２３の発光量を増加させ、バックライト２３の発熱により液晶表示装置の温度低下を緩和する。また、温度上昇によりＶ−Ｔ特性が変動した場合にはＶ−Ｔ変動検出回路１により温度の上昇程度が検出可能であるので、その検出結果に従ってバックライト２３を駆動する駆動電流を低下させてバックライト２３の発光量を低下させ、バックライトの発熱を抑えて、液晶表示装置の温度上昇を緩和する。
【００４１】
なお、Ｖ−Ｔ特性変動からの温度変化の検出は実施例２までに述べて来た方法で行う。
また、実施例３で述べた表示信号を零とした場合や電圧を印加した状態での配向処理の場合にはバックライトを消灯しても良い。
【００４２】
また、これまでの実施例は、変動検出パターン発生用ＲＯＭや演算回路および制御回路をマイクロプロセッサーで行うことやビット精度の加減など、本発明の主旨を変えない範囲で種々変更しておこなう事が出来る。
【００４３】
【発明の効果】
以上説明したように、Ｖ−Ｔ特性に生じた特性変動に対して表示信号電圧のダイナミックレンジやオフセット値を可変することによって、コントラストの向上と輝度差妨害の防止を共に解決した液晶表示装置を得る。
【図面の簡単な説明】
【図１】 本発明の実施例１に係る液晶表示装置のブロック図
【図２】 本発明の実施例１に係るＶ−Ｔ変動検出回路のブロック図。
【図３】 本発明の実施例１に係るＡＦＬＣのＶ−Ｔ特性図
【図４】 本発明の実施例１に係るＡＦＬＣのＩ−Ｖ特性図
【図５】 本発明の実施例１に係る電流検出回路のブロック図
【図６】 本発明の実施例１に係る電流変動検出回路のブロック図
【図７】 本発明の実施例１に係るタイミングチャート
【図８】 本発明の実施例１に係る変動検出回路の構成図
【図９】 本発明の実施例１に係る電流変動検出回路のブロック図
【図１０】 本発明の実施例１に係るタイミングチャート
【図１１】 本発明の実施例１に係るＶ−Ｔ変動検出回路のブロック図
【図１２】 本発明の実施例１に係る電流変動検出回路のブロック図
【図１３】 本発明の実施例１に係る電流変動検出回路のブロック図
【図１４】 本発明の実施例２に係る液晶表示装置のブロック図
【図１５】 本発明の実施例２に係るＶ−Ｔ変動検出回路のブロック図
【図１６】 本発明の実施例２に係る電流変動検出回路のブロック図
【図１７】 本発明の実施例２に係るタイミングチャート
【図１８】 本発明の実施例２に係るＶ−Ｔ特性変動と電流変化を示す図
【図１９】 本発明の実施例２に係る電流変動検出回路のブロック図
【図２０】 本発明の実施例３に係る液晶表示装置のブロック図
【図２１】 本発明の実施例３に係る電流変動検出回路のブロック図
【図２２】 本発明の実施例４に係る液晶表示装置のブロック図
【図２３】 従来の液晶表示装置に係る液晶材料の透過率特性を示す図
【図２４】 従来の液晶表示装置に係るＶ−Ｔ特性を示す図
【符号の説明】
１…Ｖ−Ｔ変動検出回路 ２…液晶パネル ３…走査線ドライバー
４…信号線ドライバー ５…対向電極駆動回路 ６…アナログ電圧発生回路
７…アナログ信号切り換え回路 ８…表示タイミングコントローラー
９…映像信号入力 １０…同期信号入力 １１…アナログ信号切り換え信号
１２…Ｖ−Ｔ検出用アナログ信号 １３…表示用アナログ信号
１４…表示用アナログ信号用低電圧側基準信号
１５…表示用アナログ信号用高電圧側基準信号
１６…Ｖ−Ｔ変動検出用タイミング信号
１７…対向電極駆動基準電圧
１８…表示信号電圧データ １９…走査信号データ ２０…表示ＯＮ／制御信号
２１…バックライト制御信号 ２２…バックライト駆動回路 ２３…バックライト
１００…遅延回路 １０１…カウンター １０２…ＲＯＭ
１０３、１４７…Ｄ／Ａコンバーター １０４、１１２、１１３、１１４、１１５、１２０、１２１、１２２１４８、１４９、１５０、１５１、１５２、１６３、１６４、１７２、１７３…オペアンプ
１０５…電流検出回路
１０６…アナログ検出信号 １０７…デジタル検出信号 １０８…検出開始信号
１０９…電流検出結果 １１０…変動検出回路 １１１…電流検出用抵抗
１１６…動作点設定用ボリューム １１７…ゼロ調整用ボリューム
１２３…絶対値出力 １２４…微分出力 １２５、１２７…コンパレーター
１２６…検出時間枠 １２８…ゼロクロス点出力 １２９…排他的論理和回路
１３０…ゼロ点出力 １３１、１３６、１３７、…論理積回路
１３２…遅延素子 １３３…フリップフロップ回路
１３４…フリップフロップ回路出力 １３５フリップフロップ回路反転出力
１３８、１３９、１４０、１４１、１４４、１４５…ラッチ回路 １４２…減算回路
１４３…加算回路 １４６…係数ＲＯＭ １５３…反転電位調整用ボリューム
１６０…ラッチパルスゲート信号 １６１…カウンター出力信号
１６２…絶対値回路 １６５、１６６、１７３…スイッチ回路
１６７…ピークホールドコンデンサ １６８、１７５…ＦＥＴ
１６９…Ａ／Ｄコンバーター
１７０…１走査線遅延回路 １７１…比較基準設定用ボリューム
１７４…差分値ホールドコンデンサ
２００…Ｖ−Ｔ特性のオフセット電圧
２０１…Ｖ−Ｔ特性の非飽和領域
【発明の属する技術分野】
本発明は、液晶材料として強誘電液晶または反強誘電液晶等の自発分極を有するスメクチック系液晶材料を用いた液晶表示装置に関する。
【０００２】
【従来の技術】
強誘電性液晶ＦＬＣ(Ferroelectric Liquid Crystal)や、反強誘電液晶ＡＦＬＣ(Anti Ferroelectric Liquid Crystal) といった自発分極を有するスメクチック系液晶材料を用いた液晶表示装置では、通常のＴＮ液晶（Twisted Nematic Liquid Crystal）液晶に比べて応答速度が２〜３桁ほど高速であり、また広視野角を有するため、次世代の液晶表示素子の材料として期待されている。
【０００３】
その様な優れた特徴の一方で、ＡＦＬＣ材料は温度変化に対する透過率の変化が敏感であるという問題がある。 図２３に温度変化に対する印加電圧対透過率特性（Ｖ−Ｔ：Voltage - Transmittance ）特性の変化を示す。温度Ｔ２の印加電圧と透過率の特性で映像表示特性を設定しても、液晶材料の温度がＴ３に上昇した場合には、Ｔ２の場合よりも低い印加電圧で表示特性が飽和してしまうために、いわゆる「白ツブレ」現象の画質劣化を生じてしまう。また、「白ツブレ」現象を回避するためＴ３において映像表示特性を設定した場合には、Ｔ２、Ｔ１等の低い温度（Ｔ３＞Ｔ２＞Ｔ１）の場合にはより高い十分な透過率が得られないため、コントラストが低く十分な画質を得ることができないという問題がある。
【０００４】
また、固有または電場を印加することにより誘起される自発分極を有する液晶材料においても通常のＴＮ液晶の場合と同様に、正極性と負極性の対称駆動条件が変動した場合には液晶セルの印加電圧対透過率特性（Ｖ−Ｔ）に変動が生じ、その変動、つまりＶ−Ｔ特性に正極性または負極性のオフセット電圧が加わった場合と同様な変動が生じるため、そのＶ−Ｔ変動によって表示特性の変化が生じ、それが画質劣化となる問題がある。図２４にＡＦＬＣ液晶セルに印加する表示信号電圧にオフセット電圧が加わった場合のＶ−Ｔ特性を示す。同図において、Ｔ４は初期状態でありオフセット電圧は零の場合であるが、Ｔ６は正極性側（プラス側）のオフセット電圧が加わった場合であり、Ｔ５は負極性側（マイナス側）にオフセット電圧が加わった場合である。同図に示すように、液晶セルに印加する表示信号電圧にオフセットが加わった場合にはＶ−Ｔ特性のシフトが生じ、そのシフト後のＶ−Ｔ特性で映像信号の表示を行った場合には、正極性と負極性とで表示特性に非対称性が生じるため、液晶パネルの駆動方法によっては、フリッカー妨害、走査線方向の輝度差妨害（ライン妨害）、信号線方向の輝度差妨害（縦ライン妨害）や画素毎の輝度差妨害（ドット妨害）などの画質劣化を生じてしまうという問題がある。また、表示信号電圧にオフセット電圧が加わるような駆動状態は、通常の動画像表示、つまり毎フレーム毎の表示信号電圧に変化が生じている映像信号のために正極性と負極性で対称な駆動とならない場合に起こり易い。つまり通常の動画像を表示していても輝度差妨害などの表示劣化は生じてしまうという問題がある。
【０００５】
【発明が解決しようとする課題】
従来の反強誘電性液晶材料を使用した液晶表示装置は、温度変化或いは正極性・負極性間でのオフセット電圧の変動に応じて表示信号電圧が変化し、コントラストの低下、ライン妨害・ドット妨害等の輝度差妨害が生じるという問題があった。
本発明は上記問題点を鑑みたもので、その課題とするところは、コントラストの向上と輝度差妨害の防止を共に解決した液晶表示装置の提供とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために請求項１の液晶表示装置は、自発分極を有するスメクチック系液晶材料からなる液晶層と、この液晶層を挟む第１の電極及び第２の電極と、前記第１の電極に表示信号電圧を供給する第１の駆動回路と、前記第２の電極に対向電圧を供給する第２の駆動回路とを具備する液晶表示装置において、前記液晶層の分極反転電流からＶ−Ｔ特性のオフセット電圧及び非飽和領域を検出する検出手段と、前記オフセット電圧及び非飽和領域のフィールド間における変動量が小さくなる様に前記表示信号電圧或いは前記対向電圧に補正値を加える補正手段とを具備する事を特徴とする。
【０００７】
請求項２の液晶表示装置は、請求項１において、前記検出手段が、前記液晶表示装置へ入力される映像信号の垂直ブランキング期間に所定の検出信号を前記液晶層に印加して得られる前記液晶層の分極反転電流から前記オフセット電圧及び非飽和領域のフィールド間における変動量を検出することを特徴とする。
【０００８】
請求項３の液晶表示装置は、請求項２において、前記オフセット電圧は前記分極反転電流の尖頭値から検出し、また前記非飽和領域は前記分極反転電流変化の絶対値が零に漸近する点を検出することにより行うことを特徴とする。
【０００９】
請求項４の液晶表示装置は、請求項２において、液晶材料の分極反転電流により検出された液晶材料の特性変化検出結果に基づき、液晶に印加される画像表示信号電圧のダイナミックレンジ、または、表示信号電圧のオフセット電圧値、または、前記表示信号電圧のダイナミックレンジおよび前記表示信号電圧のオフセット値の双方を可変とする事を特徴とする。
【００１０】
請求項５の液晶表示装置は、請求項２において、前記変化量が所定の値を超えた場合には、前記表示信号へ補正値の印加は行わず、前記液晶層の配向処理信号を印加または前記液晶層への印加電圧を零にする事を特徴とする。
【００１１】
請求項６の液晶表示装置は、請求項２において、前記変化量が所定の値を超えた場合には、前記液晶表示装置に装備されているバックライトに供給する電力を可変とするを特徴とする。
【００１２】
請求項７の液晶表示装置は、請求項２において、前記第１の駆動回路は信号線ドライバであり、前記補正手段は表示信号電圧に加える補正値を形成するアナログ電圧発生回路であることを特徴とする。
【００１３】
請求項８の液晶表示装置は、請求項２において、前記第２の駆動回路は対向電極駆動回路であり、前記補正手段は電流変動検出回路である事を特徴とする。
ここでは、液晶層を挟む一対の電極は例えばガラス基板上にマトリックス配置された画素電極と、この画素電極に対向配置する対向電極である。これらの電極に印加する電圧は表示信号電圧であるが、この表示信号電圧は画素電極だけに印加するものではなく、２つの電極間で電界を形成できれば対向電極に印可しても良い。
【００１４】
【発明の実施の形態】
本発明では、液晶層の分極反転電流を検出することにより液晶層のＶ−Ｔ特性のオフセット電圧及び非飽和領域を検出することができる。その後、フィールド間でのオフセット電圧及び非飽和領域の変動量が小さくなるように補正値を算出し、この補正値を加えた表示信号電圧を液晶層を挟んだ電極に印加する。
【００１５】
検出手段は、特に液晶表示装置へ入力される映像信号の垂直ブランキング期間に所定の検出信号例えば三角波等を液晶に印加すること、或いは映像信号中の特定信号により、その液晶材料の分極反転電流の変化量を検出することにより行う。ＡＦＬＣに三角波を印加した場合、印加電圧が０[ Ｖ] 付近ではＡＦＬＣに流入または流出する電流は尖頭（ピーク）値を示し、またＶ−Ｔ特性が飽和、すなわち最高透過率に達する電圧（Ｖsat ）付近ではＡＦＬＣに流入または流出する電流はほぼ零になる。従って、このＩ−Ｖ特性のピーク値のずれ、つまり印加電圧０[ Ｖ] 以外で生じるＩ−Ｖ特性のピーク点（電圧）を測定することにより、Ｖ−Ｔ特性のオフセット電圧が検出でき、またＩ−Ｖ特性の零への漸近点を測定することによりＶ−Ｔ特性の非飽和領域が検出できる。これらの変化量は連続するフィールド間での差を測定する事により得られる。
【００１６】
【実施例】
（実施例1 ）
図１に本発明の実施例１に係る液晶表示装置のブロック図を示す。同図に示すブロック図では、通常の液晶表示装置に比べて液晶層のＶ−Ｔ変動検出回路を有していることが特徴である。図２にＶ−Ｔ変動検出回路１の構成例を示すブロック図を示す。
【００１７】
以下、図１及び図２に沿って説明する。このＶ−Ｔ変動検出回路１は表示タイミングコントローラー８からのＶ−Ｔ変動検出用タイミング信号１６により動作を開始する。動作は入力映像信号中で映像信号が無い時間、つまり有効走査時間以外の垂直ブランキング期間に行われる。動作は、１垂直ブランキング時間内に完了し、その結果が補正手段であるアナログ信号発生回路６に反映される。ここで、９は映像信号、１０は同期信号であり、共に表示タイミングコントローラー８に入力される。アナログ電圧発生回路６は信号線ドライバー４へ供給しているアナログ信号、つまり補正値を作成する回路である。信号線ドライバ４が作成する表示信号電圧にこの補正値が加算された新しい表示信号電圧が液晶パネル２内の画素電極に印加される。従って、アナログ信号発生回路６に供給する低電圧側基準信号１４および高電圧側基準信号１５を可変とすることにより、液晶パネル２を駆動する電圧の振幅（ダイナミックレンジ）や対称性（オフセット）を可変する事が出来る。ここで、液晶パネルは、図示していないが、ガラス基板の表面に２次元状でマトリックス状に画素電極（第１の電極）が形成されている。この画素電極と対向する位置に対向電極（第２の電極）が形成されており、これら一対の画素電極と対向電極間に液晶層を挟むことによって液晶パネルは構成されている。場合によっては、対向電極は別のガラス基板に形成しておき、２つのガラス基板で液晶層を挟むようにしても良い。
【００１８】
なお、このＶ−Ｔ変動検出回路１がＶ−Ｔ変動を検出する場合には電流検出回路１０５から信号線ドライバー４へＶ−Ｔ検出用アナログ信号１２が供給される。従って垂直ブランキング期間の切り換え回路７の動作は、アナログ信号切り換え信号１１により通常のアナログ信号発生回路６の出力ではなく、Ｖ−Ｔ変動検出回路１の出力を選択して信号線ドライバー４へアナログ信号を供給する。ここで、１８は表示信号電圧データであり、１９は走査信号データである。また、Ｖ−Ｔ変動検出回路１からの出力である対向電極駆動基準電圧１７は対向電極駆動回路５に供給される。対向電極駆動回路５は適切なタイミングで対向電極印加電圧２０を液晶パネル中の対向電極に供給する。
【００１９】
また、垂直ブランキング期間内に検出動作を完了する事により、液晶パネル２に表示されている画像には影響を与えずにＶ−Ｔ変動を検出することが可能になる。なお、走査線ドライバー３は通常の垂直期間時の動作のようにＶ−Ｔ変動検出回路１が動作中の場合には液晶パネル２内のＴＦＴへ表示信号電圧保持電圧を出力し、信号線ドライバー４はＶ−Ｔ変動検出回路１が動作中の場合に信号出力が可能な状態にしておく必要がある。信号線ドライバー４を通じて液晶パネル２の信号線を駆動、つまりパネル内部の信号線と対向電極間に挟まれた全液晶を駆動することにより、大面積の液晶パネルを駆動できるため、流れる電流も多くなりノイズの影響を軽減できるため精度良く検出できる。図２中で、１００は遅延回路、１０１はカウンタ、１０２はＲＯＭ、１０３はＤ／Ａ変換回路、１０４はオペアンプ、１１０は電流変動検出回路である。ＲＯＭ１０２からの出力である検出開始信号１０８、デジタル検出信号１０７、ラッチパルスゲート信号１６０は電流変動検出回路１１０に供給される。１０９は電流検出結果である。
【００２０】
図３に液晶パネル２に使用されるＡＦＬＣのＶ−Ｔ特性の一例を示す。
図４はＡＦＬＣに三角波を印加した場合の電流対印加電圧（Ｉ−Ｖ）特性の一例を示す。図３と図４は同じ条件で、Ｖ−Ｔ、Ｉ−Ｖ特性を測定し、かつ横軸（表示信号電圧の軸）を揃えて表示してある。したがって、図３および図４から、ＡＦＬＣに三角波を印加した場合、印加電圧が０[ Ｖ] 付近ではＡＦＬＣに流入または流出する電流は尖頭（ピーク）値を示し、またＶ−Ｔ特性が飽和、すなわち最高透過率に達する電圧（Ｖsat ）付近ではＡＦＬＣに流入または流出する電流はほぼ零になることが分かる。 従って、このＩ−Ｖ特性のピーク値のずれ、つまり印加電圧０[ Ｖ] 以外で生じるＩ−Ｖ特性のピーク点（Ｖ−Ｔ特性のオフセット電圧）を測定することにより、Ｖ−Ｔ特性の非対称性（オフセット）が検出でき、Ｉ−Ｖ特性の零への漸近点を測定することにより、Ｖ−Ｔ特性の飽和電圧（Ｖsat ）の変化が検出できることがわかる。
【００２１】
図５に電流検出回路１０５の構成例のブロック図を示す。同図に示す電流検出回路１０５は電流検出用抵抗１１１の両端の電位を比較し、その電位差により流れる電流値を検出する回路である。図５の例では、通常の表示信号電圧が液晶パネル２へ表示されている状態、つまりＶ−Ｔ検出用アナログ信号１２が信号線ドライバー４に接続されていない状態、すなわち電流検出用抵抗１１１の両端に電位差が乗じない状態を基準とし回路調整がなされている。動作点設定用ボリューム１１６で電流検出用抵抗１１１の両端に接続されたオペアンプ１１３、１１５の動作点が設定され、そのオペアンプ１１３、１１５の差分、つまり電位差検出がオペアンプ１１４で行われる。オペアンプ１１４は、ゼロ調整用ボリューム１１７を調整してＶ−Ｔ検出用アナログ信号１２が信号線ドライバー４に接続されていない場合にオペアンプ１１４の出力が０[ Ｖ] となるように調整されており、アナログ信号１２が信号線ドライバー４に接続され電流検出用抵抗１１１に電流が流れて電位差が生じる事により、電流が流入する場合には「＋」側へ、電流が流出する場合には「−」側へ、電流量に応じてオペアンプ１１４の出力が変化する。ここで、１１２はオペアンプ１１３、１１５の動作点設定用オペアンプである。
【００２２】
図６に電流変動検出回路１１０のブロック図、図７に第１の変動電流検出例を示すタイミングチャートを示す。図１〜図７を用いて、Ｉ−Ｖ 特性の電流ピーク値を検出する場合の例を以下に説明する。
【００２３】
まず、表示タイミングコントローラー８からのＶ−Ｔ変動検出用タイミング信号１６の垂直同期信号（ＶＤ）を遅延回路１００により所定の時間だけ遅延させて、有効表示信号電圧の表示が終り十分な時間が経過してから動作を開始する。検出信号は、遅延されたＶＤ信号によりカウンター１０１が動作を開始し、そのカウンター１０１出力がＲＯＭ（Read Only Memory）１０２に入力されＲＯＭ１０２から検出用デジタル信号１０７が出力される。検出用デジタル信号１０７はＤ／Ａコンバーター１０３でアナログ信号に変換され、所定のゲインでオペアンプ１０４にて増幅されたアナログ検出信号１０６が電流検出回路１０５を通って切り換え回路７から信号線ドライバー４へ供給される。
【００２４】
三角波の検出用信号を印加した場合、電流検出回路１０５で検出される電流検出結果１０９は図７に示すような波形となる。その電流検出結果１０９は電流変動検出回路１１０に入力される。電流変動検出回路１１０において、電流検出結果１０９はオペアンプ１２０、１２１で絶対値化（全て「＋」側の信号に）された絶対値信号１２３にされる。この絶対値信号１２３はコンパレーター１２５で、ある所定の電位と比較され、Ｉ−Ｖ特性のピーク領域を検出するための検出時間枠１２６を作成する。電流変動検出回路１１０に入力された電流検出結果１０９は、絶対値化されるとともに、オペアンプ１２２で微分される。その微分出力１２４はコンパレーター１２７で零との大小比較をされ、「＋」側部分を正論理パルスで、Ｉ−Ｖ特性のピーク相当をパルスの立ち下がりとしてゼロクロス点出力１２８を出力する。そのゼロクロス点出力１２８と１クロック遅らせた遅延ゼロクロス点出力１２８とで排他的論理和回路１２９において排他的論理和をとることによりゼロクロス点のみを１クロック幅のパルスとしてゼロクロス点出力１３０を得る。そのゼロクロス点出力１３０は論理積ゲート１３１で検出時間枠信号１２６と論理積をとられて、Ｉ−Ｖ特性のピーク点のみの時刻信号が得られる。そのピーク点時刻信号は検出開始信号１０８でリセットされたフリップフロップ回路１３３および遅延素子１３２を通って論理積回路１３６、１３７に入力される。リセットされたフリップフロップ回路１３３はピーク点時刻信号によりその出力信号１３４、１３５をピーク点時刻信号毎に反転させる。その反転されたフリップフロップ出力信号１３４、１３５とラッチパルスゲート信号１６０およびピーク点時刻信号の論理積をとることにより、論理積回路１３６からは三角波の上昇電圧印加時のＩ−Ｖ特性ピーク時刻が、論理積回路１３７からは三角波の下降電圧印加時のＩ−Ｖ特性ピーク時刻に対応したパルス（ピーク時刻信号）が出力される。なお、検出開始信号１０８およびラッチパルスゲート信号１６０は検出用デジタル信号１０７を格納してあるＲＯＭ１０２で一括して作成される。たとえば、ＲＯＭ１０２が８ｂｉｔ／ｗｏｒｄ構成の場合、下位６ビットで検出用デジタル信号を作成し、上位２ビットで検出開始信号およびラッチパルスゲート信号を作成することより効率良くＲＯＭを使用して各信号を作成することが可能となる。
【００２５】
得られた論理積回路１３６からの三角波の上昇電圧印加時のＩ−Ｖ特性ピーク時刻信号と、論理積回路１３７からの三角波の下降電圧印加時のＩ−Ｖ特性ピーク時刻信号とで、ＲＯＭ１０２からのデジタル信号１０７が、ラッチ回路１３８、１３９にラッチされる。つまりラッチ回路１３８には三角波の上昇電圧印加時のＩ−Ｖ特性ピーク時のデジタル信号が、ラッチ回路１３９には三角波の下降電圧印加時のＩ−Ｖ特性ピーク時のデジタル信号がラッチされる。また、それ以前、つまり前回のＶ−Ｔ変動検出動作時にラッチされていた三角波の上昇電圧印加時および下降電圧印加時のデジタル信号は、ＶＤ信号により、このＶ−Ｔ変動検出回路１の動作開始時に、ラッチ回路１４０、１４１にラッチされる。ラッチ回路１３８、１３９およびラッチ回路１４０、１４１にラッチされている新旧の三角波の上昇・下降電圧印加時のデジタル信号は減算機１４２で各々減算され、前回のＶ−Ｔ変動検出動作からの変動が検出される。また、その変動量、すなわち減算結果は加算器１４３で加算され、変動が同一方向の場合は強調するように、反動がばらついた場合にはその誤差が少なくなるようにされて、変動量がラッチ回路１４５にラッチされる。通常Ｉ−Ｖ特性が変動しない場合やピーク値の変動が不揃いの場合はラッチ回路１４５の出力も小さいが、Ｖ−Ｔ特性が同一方向に同時にシフト、つまりＶ−Ｔ特性のオフセット電圧２００等の影響などでピーク値が同一方向にシフトした場合にはラッチ回路１４５の出力も強調された出力となるため、より正確な出力が得られる。１４４はクロック信号で論理積回路１３７からの出力パルスを１クロック時間遅延させるためのラッチ回路である。ラッチ回路１４５は係数ＲＯＭ１４６で反転やノイズ分の低減や所望のゲインが与えられて、Ｄ／Ａコンバーター１４７に出力される。Ｄ／Ａコンバーター１４７出力は、反転電位調整用ボリューム１５３で電位調整をされながら、オペアンプ１４８、１４９、１５０、１５１、１５２で演算されて表示用アナログ信号用低電圧側基準信号１４、および高電圧側基準信号１５が作成される。例えば、ラッチ回路１４５が「＋」で係数ＲＯＭ１４６からの出力は反転された「−」信号だった場合には、Ｄ／Ａ出力およびオペアンプ１４８出力も「−」信号となり、結局表示用アナログ信号用低電圧側基準信号１４、および高電圧側基準信号１５も所定電位より低下するため、駆動条件としては（対向電極電位を基準と考えた場合には）「−」オフセットを加える方向となり、「＋」オフセットが発生する駆動条件を補正することが出来る。つまりラッチ回路１４５の出力が「＋」の場合には「＋」のオフセットを補正する駆動条件に、ラッチ回路１４５の出力が「−」の場合には「−」のオフセットを補正する駆動条件に適応的に補正することができる。
【００２６】
図８にＶ−Ｔ変動検出回路１でのＶ−Ｔ変動検出により、対向電極駆動電圧を可変とする場合の電流変動検出回路１１０の構成例を示す。基本的な構成や動作は図６に示した構成例と同じである。図８に示した電流変動検出回路１１０から出力される対向電極駆動基準電圧１７は、反転電位調整用ボリューム１５３で電位調整されている通常の対向電極駆動電圧を、Ｖ−Ｔ変動検出結果に応じて加減を行う。また、図８に示した電流変動検出回路１１０では係数ＲＯＭ１４６では入力信号の極性に対して反転は行わない。例えば、ラッチ回路１４５が「＋」で係数ＲＯＭ１４６からの出力も「＋」信号だった場合には、Ｄ／Ａ出力およびオペアンプ１４８出力も「＋」信号となり、対向電極駆動基準電圧１７も所定電位より上昇するため、駆動条件としては（対向電極電位を基準と考えた場合には）表示信号電圧電圧に「−」オフセットを加える方向となり、「＋」オフセットが発生する駆動条件を補正することが出来る。つまりラッチ回路１４５の出力が「＋」の場合には「＋」のオフセットを補正する駆動条件に、ラッチ回路１４５の出力が「−」の場合には「−」のオフセットを補正する駆動条件に適応的に補正することができる。従って、このような補正を行うことにより、発生したオフセットに対して逆のオフセットを加えて、Ｖ−Ｔ変動を起こしたオフセット電圧をキャンセルすることができるため、ＤＣオフセット電圧による液晶表示装置の劣化を防止し、信頼性を向上出来る。
【００２７】
なお、図６および図８に示した電流変動検出回路１１０の動作の極性は係数ＲＯＭ１４６で行っているが、オペアンプ１４８、１５０、１５１、１５２で極性の調整を行っても良い。
【００２８】
図９は電流変動検出回路１１０の変形例を示すブロック図である。図９に示す電流変動検出回路１１０ではＶ−Ｔ特性の飽和、すなわち最高透過率に達する電圧（Ｖsat ）付近を検出する場合の構成例を示している。このＶsat 検出では、Ｉ−Ｖ特性のピーク検出の場合と同様に、ＡＦＬＣに三角波を印加し、そのときＡＦＬＣに流れる電流の変化量を検出することにより行う。また、流れる電流が零に漸近する点（電圧）を検出することにより、Ｖ−Ｔ特性のＶsat を検出することができる。図１０にこの変形例の電流変動検出回路での変動電流検出例を示すタイミングチャートを示す。 図９と図１０を用いて以下にＶ−Ｔ特性のＶsat 点を検出する動作を説明する。
【００２９】
まず、Ｖsat 検出の場合もＩ−Ｖ特性のピーク検出の場合と同様に垂直ブランキング期間に三角波の検出用信号を印加し、そのときに信号線ドライバー４を通じて液晶パネル２へ流れる電流の絶対値１２３を求める。電流の絶対値１２３はコンパレーター１２５で零に近い値と比較され、比較レベルよりも絶対値が１２３が高い場合に正論理レベルの比較器出力１２６を出力する。この比較器出力１２６のパルスの立ち上がり、または立ち下がりがＩ−Ｖ特性の零への漸近点、すなわちＶ−Ｔ特性のＶsat 点に対応している。比較器出力１２６は遅延させた比較器出力１２６と排他的論理和回路１２９で、パルスの立ち上がりおよび立ち下がり点が１クロック幅の漸近点信号１３０として出力される。その漸近点信号１３０は検出開始信号１０８でリセットされたフリップフロップ回路１３３および遅延素子１３２を通って論理積回路１３６、１３７に入力される。リセットされたフリップフロップ回路１３３はピーク点時刻信号によりその出力信号１３４、１３５をピーク点時刻信号毎に反転させる。論理積回路１３６、１３７には、フリップフロップ回路１３３の出力信号１３４、１３５、および漸近点信号１３０、さらにラッチパルスゲート信号１６０が入力される。その結果、論理積回路１３６からは正極性の三角波印加時のＶsat 点が、論理積回路１３７からは負極性の三角波印加時のＶsat 点が出力される。それら論理積回路１３６、１３７出力である三角波印加時のＶsat 点の信号によりＲＯＭ１０２からのデジタル信号１０７が、ラッチ回路１３８、１３９にラッチされる。ラッチ回路１３８、１３９にラッチされる。ラッチ回路１３８、１３９にラッチされたデジタル信号１０７は減算器１４で減算、つまり正極性のＶsat 点から負極性のＶsat 点が減算され、その差が求められる。求められた差は印加電圧に対して透過率が変化する領域、つまり表示に使用可能な電圧範囲を表す値である。その使用可能な電圧範囲（ダイナミックレンジ＝Ｖ−Ｔ特性の非飽和領域）２００はラッチ回路１４５でラッチされ、係数ＲＯＭ１４６に入力される。ＲＯＭ１４６では、ある所定の条件で測定された基準ダイナミックレンジと入力とＲＯＭ１４６に入力されたダイナミックレンジとを比較し、基準ダイナミックレンジより大きいダイナミックレンジが入力された場合には「−」の値を、基準ダイナミックレンジより小さいダイナミックレンジが入力された場合には「＋」の値が出力される。ＲＯＭ１４６から出力された値は、Ｄ／Ａコンバーター１４７でアナログ信号に変換され、オペアンプ１４８で適当なバイアスとゲインが与えられた後、後段のオペアンプにアナログ信号を供給する。オペアンプ１４９ではオペアンプ１４８の出力が「−」の場合には出力電圧を低下させ、オペアンプ１４８の出力が「＋」の場合には出力電圧を上昇させる。また、オペアンプ１５２ではオペアンプ１４８の出力が「−」の場合には出力電圧を上昇させ、オペアンプ１４８の出力が「＋」の場合には出力電圧を低下させる。従って、オペアンプ１４８の出力が「＋」の場合にはオペアンプ１５２、１４９出力間の電圧差は広がり、つまり表示用アナログ信号用低電圧側基準信号１４と高電圧側基準信号１５の電圧間の差は広がり表示用アナログ電圧発生回路６のダイナミックレンジが拡大される。また、オペアンプ１４８の出力が「−」の場合にはオペアンプ１５２、１４９出力間の電圧差は狭まり、つまり表示用アナログ信号用低電圧側基準信号１４と高電圧側基準信号１５の電圧間の差は狭まり表示用アナログ電圧発生回路６のダイナミックレンジが縮小される。従って、Ｖ−Ｔ特性のＶsat 点の変動に合わせて表示用アナログ信号のダイナミックレンジも拡大・縮小が出来る。例えば、図２３に示すようにＴ3 からＴ１に温度が変化してＶ−Ｔ特性が変動した場合には、Ｖsat 点もＴ３よりＴ１が広くなるため、表示用アナログ信号のダイナミックレンジも拡大されていく。従って、このような電流変動検出回路の構成をとることにより、温度変化によるＶ−Ｔ特性の変化が起こった場合にも適応的に表示信号電圧のダイナミックレンジを可変出来るため、Ｖ−Ｔ変動に起因する輝度低下や、「白ツブレ」などの画質劣化は生じない。
【００３０】
なお、ダイナミックレンジ可変を決定するＲＯＭ１４６の出力を「＋」または「−」としたが、ＲＯＭ１４６の出力はオフセットが加わった値でも構わない。
また、図１１に示すように、Ｉ−Ｖ特性のピーク変動や、Ｖsat 点の変動の検出には、デジタル検出信号１０７以外にカウンター出力信号１６１を用いてもよい。
【００３１】
次にＶsat 点検出でＶ−Ｔ特性のシフトを検出するための電流変動検出回路１１０の構成例を図１２に示す。図１２に示す電流変動検出回路は図９の電流変動検出回路とほぼ同じであり、動作もほぼ同じである。図１２に示す電流変動検出回路の場合には、ラッチ回路１３８、１３９にラッチされたデジタル信号１０７を減算器１４で減算する際に、絶対値回路１６２で絶対値を求めてから、つまり正極性のＶsat 点と負極性のＶsat 点の印加電圧の絶対値を求めてから、減算器１４で差が求められる。従って、減算器１４で求められた差分値は、正極性のＶsat 点と負極性のＶsat 点の差であり、Ｖ−Ｔ特性のシフト量そのものの値である。その差分値は、Ｉ−Ｖ特性のピーク検出の場合と同様に、係数ＲＯＭ１４６で適当な制御値に変換された後、Ｄ／Ａコンバーター１４７でアナログ信号に変換され、表示用アナログ信号用低電圧側基準信号１４、および高電圧側基準信号１５が作成される。また図８に示すように、差分値からのアナログ値で対向電極駆動電圧を可変してもよい。その場合の電流変動検出回路１１０の構成例を図１３に示す。
【００３２】
また前述のＶsat 点検出、つまりＶsat 点間の電圧差の検出とを組み合わせることにより、温度変化によるダイナミックレンジ変動およびＤＣオフセットによるＶ−Ｔ特性の変動の双方に適応的に対応することが出来る。
【００３３】
（実施例２）
図１４に、本発明の実施例２に係る液晶表示装置のブロック図を示す。図１４の例では、実施例１のような切り換え回路によるアナログ信号切り換えでのＶ−Ｔ変動検出信号の印加は行わず、信号線ドライバー４に供給するデジタル表示信号電圧１８を所定の値とした場合に液晶パネル２に流れる電流を検出することによりＶ−Ｔ特性の変動を検出する。図１５にＶ−Ｔ変動検出回路の構成例を示す。図１５では、Ｖ−Ｔ変動検出のためのパターン発生回路は無く、電流変動検出回路１１０のみで構成されている。図１６に電流変動検出回路１１０の構成例を示す。図１７に図１６の電流変動検出回路動作のタイミングチャートを示す。図１４、図１６、図１７を用いて以下に電流変動検出動作を説明する。
【００３４】
この実施例２においても、垂直ブランキング期間内に検出動作を行うことにより、液晶パネル２に表示されている画像には影響を与えずにＶ−Ｔ変動を検出することが可能になる。垂直ブランキング期間内で有効走査が完了して十分な時間が経過した後、表示タイミングコントローラー８からはＶ−Ｔ変動検出用のデジタル表示信号電圧１８が信号線ドライバー４へ供給される。通常、Ｖ−Ｔ変動検出用のデジタル表示信号電圧１８は飽和領域の透過率に対して透過率５０[ ％] 程度の透過率が得られる表示信号電圧レベルに設定する。また、表示タイミングコントローラー８からは、デジタル表示信号電圧１８と共にタイミング信号１６が電流変動検出回路１１０に供給される。信号線ドライバー４では、全信号線を駆動するためのＶ−Ｔ変動検出用のデジタル表示信号電圧１８の受信が終了すると、そのデジタル表示信号電圧１８に対応した表示信号電圧を液晶パネル２に供給する。電流変動検出回路１１０では表示タイミングコントローラー８からのタイミング信号１６によりピークホールドコンデンサ１６７を０[ Ｖ] にリセットする。その後、タイミング信号１６を遅延回路１００で遅延させた信号により、スイッチ回路１６５を閉じて電流検出１０５からの電流検出結果１０９の取り込みを開始する。その電流検出結果１０９はオペアンプ１６３で電流増幅されて、電流のスイッチ回路１６５が閉じられた後以降の電流のピーク値をピークホールドコンデンサ１６７に充電する。ピークホールドコンデンサ１６７の値は電界効果トランジスター（ＦＥＴ）１６８に接続されており、ＦＥＴ１６８を通してピーク値の読み出しが行われる。また、高インピーダンスのＦＥＴでの読み出しのため、次にリセットされるまでピークホールドコンデンサ１６７の値は保持されている。ＦＥＴ１６８を通してピーク値の読み出しが行われたピーク値はオペアンプ１６４で所定ゲインで増幅されＡ／Ｄコンバーター１６９でデジタルデータに変換される。変換されたデジタルデータは１走査線時間遅延回路１７０で遅延されたタイミング信号により、ラッチ回路１４５にラッチされる。ラッチされたデジタルのピーク値は係数ＲＯＭ１４６に入力される。係数ＲＯＭ１４６では、入力されたデジタルピーク値とある基準値とを比較し、その差分値に所定の係数を掛けてノイズの除去および所定の制御特性になるような重み付けを行った検出結果信号をＤ／Ａコンバーター１４７に出力する。
【００３５】
ここで、温度が変化した場合のＶ−Ｔの変動と、Ｖ−Ｔが変動した場合にＡＦＬＣに流れる電流の変化の一例を図１８に示す。図１８に示すように、温度が変化しても書き込み開始直後（時刻〓０）の突入電流は殆ど変化しないが、その後の流れる電流値の緩和の仕方が温度によって変化して行く事が分かる。従って、前述のようにタイミング信号１６を遅延回路１００で遅延させることにより、温度変化に依存しない突入電流部分を回避して、温度変化によって変化する緩和部分の電流値を検出することが出来る。通常、遅延回路１００での遅延量は２〜３[ μｓ] 程度に設定しておく。
【００３６】
電流変動検出回路１１０の係数ＲＯＭ１４６での基準値を図１８に示すＴ２の場合の電流値に設定しておくことにより、ラッチ回路１４５から係数ＲＯＭ１４６に入力されるデジタルの検出電流ピーク値が基準値よりも高くなった場合、つまりＴ１に変化した場合には係数ＲＯＭ１４６から「−」の値が出力される。また、ラッチ回路１４５から係数ＲＯＭ１４６に入力されるデジタルの検出電流ピーク値が基準値より低くなった場合、つまりＴ３に変化した場合には係数ＲＯＭ１４６から「＋」の値が出力される。係数ＲＯＭ１４６から出力されたデジタル信号はＤ／Ａコンバーター１４７でアナログ信号に変換され、オペアンプ１４８で所定の値に増幅される。オペアンプ１４９ではオペアンプ１４８の出力が「−」の場合には出力電圧を低下させ、オペアンプ１４８の出力が「＋」の場合には出力電圧を上昇させる。また、オペアンプ１５２ではオペアンプ１４８の出力が「−」の場合には出力電圧を上昇させ、オペアンプ１４８の出力が「＋」の場合には出力電圧を低下させる。従って、オペアンプ１４８の出力が「＋」の場合にはオペアンプ１５２、１４９出力間の電圧差は広がり、つまり表示用アナログ信号用低電圧側基準信号１４と高電圧側基準信号１５の電圧間の差は広がり表示用アナログ電圧発生回路６のダイナミックレンジが拡大される。また、オペアンプ１４８の出力が「−」の場合にはオペアンプ１５２、１４９出力間の電圧差は狭まり、つまり表示用アナログ信号用低電圧側基準信号１４と高電圧側基準信号１５の電圧間の差は狭まり表示用アナログ電圧発生回路６のダイナミックレンジが縮小される。従って、液晶パネル２に流入する緩和電流の変化を検出して、すなわち温度変化などによるＶ−Ｔ特性の変動を検出して、表示用アナログ信号のダイナミックレンジも適応的に拡大・縮小が可能となる。
【００３７】
図１９に電流変動検出回路１１０を全てアナログ素子で構成した場合のブロック図を示す。図１９では、基準となる電流値を基準値設定用ボリューム１７１で設定する。また、基準値と検出した緩和電流のピーク値とはオペアンプ１７２で減算される。従って、オペアンプ１７２からは基準値との差が出力され、その差分値が、アナログスイッチ回路１７３、ホールドコンデンサ１７４、読み出し用ＦＥＴ１７５で構成されるサンプル・ホールド回路に保持される。サンプル・ホールド回路に保持される電圧、すなわち基準値との差分値は、オペアンプ１４８で所定の値に増幅される。オペアンプ１４９ではオペアンプ１４８の出力が「−」の場合には出力電圧を低下させ、オペアンプ１４８の出力が「＋」の場合には出力電圧を上昇させる。また、オペアンプ１５２ではオペアンプ１４８の出力が「−」の場合には出力電圧を上昇させ、オペアンプ１４８の出力が「＋」の場合には出力電圧を低下させる。従って、オペアンプ１４８の出力が「＋」の場合にはオペアンプ１５２、１４９出力間の電圧差は広がり、つまり表示用アナログ信号用低電圧側基準信号１４と高電圧側基準信号１５の電圧間の差は広がり表示用アナログ電圧発生回路６のダイナミックレンジが拡大される。また、オペアンプ１４８の出力が「−」の場合にはオペアンプ１５２、１４９出力間の電圧差は狭まり、つまり表示用アナログ信号用低電圧側基準信号１４と高電圧側基準信号１５の電圧間の差は狭まり表示用アナログ電圧発生回路６のダイナミックレンジが縮小される。従って、デイジタル素子を用いずに、つまり回路規模を大きくすることなく、全アナログ素子構成で液晶パネル２に流入する緩和電流の検出が可能であり、温度変化などによるＶ−Ｔ特性の変動に対して表示用アナログ信号のダイナミックレンジも適応的に拡大・縮小が可能となる。
【００３８】
さらに、通常は垂直ブランキング期間内でＶ−Ｔ特性変動検出を行うが、液晶表示装置に入力される映像信号中にＶ−Ｔ変動検出用のデジタル表示信号電圧が含まれている場合、もしくは一走査線の映像信号が同一の信号で合った場合にも、信号線ドライバー４に流れる電流を検出することにより、上記のようなＶ−Ｔ特性変動を検出することが出来る。
【００３９】
（実施例３）
図２０に、本発明の実施例３に係る液晶表示装置のブロック図を示す。図２０に示す液晶表示装置では、Ｖ−Ｔ変動検出回路１での検出結果により、表示タイミングコントローラー８に表示ＯＮ／制御信号２０を返す構成となっていることが特徴である。図２１に表示ＯＮ／制御信号２０を作成する場合の電流変動検出回路１１０構成例を示す。この例では、パネルに流れる電流値の検出値が基準値から大きく変化した場合に、ＲＯＭから表示ＯＮ／制御信号２０を表示タイミングコントローラー８に出力する。表示信号電圧コントローラー８では、表示ＯＮ／制御信号２０により、表示信号電圧の値を零、つまり対向電極との電位差が最小になる値としたり、逆に表示信号電圧の値を対向電極との電位差が最大となる値にしたりする。温度が大きく低下した場合には液晶の応答速度も低下し表示も難しくなって来るため、表示タイミングコントローラー８では信号線ドライバー４に供給するデジタルの表示信号電圧を零とする。また、反対に温度が大きく上昇した場合には液晶のスメクチック相が変化して表示が出来なくなって来るため、表示タイミングコントローラー８では信号線ドライバー４に供給するデジタルの表示信号電圧を対向電極との電位差が最大となる値にする。このように対向電極との電位差が最大となる値にして一定周期極性反転を行うこと、すなわち配向処理信号を印加することにより、温度が高温から徐々に低下していった場合には液晶の配向状態の改善を行うことが出来る。つまり、電圧を印加した状態での配向処理を行なうことができる。
【００４０】
なお、Ｖ−Ｔ特性変動からの温度変化の検出は実施例２までに述べて来た方法で行う。
（実施例４）
図２２に、本発明の実施例４に係る液晶表示装置のブロック図を示す。図２２に示す液晶表示装置では、Ｖ−Ｔ変動検出回路１での検出結果により、バックライト駆動回路を制御しバックライトの発光量を可変とする構成となっている。つまり、温度低下によりＶ−Ｔ特性が変動した場合にはＶ−Ｔ変動検出回路１により温度の低下程度が検出可能であるので、その検出結果に従ってバックライト２３を駆動する駆動電流を増加させてバックライト２３の発光量を増加させ、バックライト２３の発熱により液晶表示装置の温度低下を緩和する。また、温度上昇によりＶ−Ｔ特性が変動した場合にはＶ−Ｔ変動検出回路１により温度の上昇程度が検出可能であるので、その検出結果に従ってバックライト２３を駆動する駆動電流を低下させてバックライト２３の発光量を低下させ、バックライトの発熱を抑えて、液晶表示装置の温度上昇を緩和する。
【００４１】
なお、Ｖ−Ｔ特性変動からの温度変化の検出は実施例２までに述べて来た方法で行う。
また、実施例３で述べた表示信号を零とした場合や電圧を印加した状態での配向処理の場合にはバックライトを消灯しても良い。
【００４２】
また、これまでの実施例は、変動検出パターン発生用ＲＯＭや演算回路および制御回路をマイクロプロセッサーで行うことやビット精度の加減など、本発明の主旨を変えない範囲で種々変更しておこなう事が出来る。
【００４３】
【発明の効果】
以上説明したように、Ｖ−Ｔ特性に生じた特性変動に対して表示信号電圧のダイナミックレンジやオフセット値を可変することによって、コントラストの向上と輝度差妨害の防止を共に解決した液晶表示装置を得る。
【図面の簡単な説明】
【図１】 本発明の実施例１に係る液晶表示装置のブロック図
【図２】 本発明の実施例１に係るＶ−Ｔ変動検出回路のブロック図。
【図３】 本発明の実施例１に係るＡＦＬＣのＶ−Ｔ特性図
【図４】 本発明の実施例１に係るＡＦＬＣのＩ−Ｖ特性図
【図５】 本発明の実施例１に係る電流検出回路のブロック図
【図６】 本発明の実施例１に係る電流変動検出回路のブロック図
【図７】 本発明の実施例１に係るタイミングチャート
【図８】 本発明の実施例１に係る変動検出回路の構成図
【図９】 本発明の実施例１に係る電流変動検出回路のブロック図
【図１０】 本発明の実施例１に係るタイミングチャート
【図１１】 本発明の実施例１に係るＶ−Ｔ変動検出回路のブロック図
【図１２】 本発明の実施例１に係る電流変動検出回路のブロック図
【図１３】 本発明の実施例１に係る電流変動検出回路のブロック図
【図１４】 本発明の実施例２に係る液晶表示装置のブロック図
【図１５】 本発明の実施例２に係るＶ−Ｔ変動検出回路のブロック図
【図１６】 本発明の実施例２に係る電流変動検出回路のブロック図
【図１７】 本発明の実施例２に係るタイミングチャート
【図１８】 本発明の実施例２に係るＶ−Ｔ特性変動と電流変化を示す図
【図１９】 本発明の実施例２に係る電流変動検出回路のブロック図
【図２０】 本発明の実施例３に係る液晶表示装置のブロック図
【図２１】 本発明の実施例３に係る電流変動検出回路のブロック図
【図２２】 本発明の実施例４に係る液晶表示装置のブロック図
【図２３】 従来の液晶表示装置に係る液晶材料の透過率特性を示す図
【図２４】 従来の液晶表示装置に係るＶ−Ｔ特性を示す図
【符号の説明】
１…Ｖ−Ｔ変動検出回路 ２…液晶パネル ３…走査線ドライバー
４…信号線ドライバー ５…対向電極駆動回路 ６…アナログ電圧発生回路
７…アナログ信号切り換え回路 ８…表示タイミングコントローラー
９…映像信号入力 １０…同期信号入力 １１…アナログ信号切り換え信号
１２…Ｖ−Ｔ検出用アナログ信号 １３…表示用アナログ信号
１４…表示用アナログ信号用低電圧側基準信号
１５…表示用アナログ信号用高電圧側基準信号
１６…Ｖ−Ｔ変動検出用タイミング信号
１７…対向電極駆動基準電圧
１８…表示信号電圧データ １９…走査信号データ ２０…表示ＯＮ／制御信号
２１…バックライト制御信号 ２２…バックライト駆動回路 ２３…バックライト
１００…遅延回路 １０１…カウンター １０２…ＲＯＭ
１０３、１４７…Ｄ／Ａコンバーター １０４、１１２、１１３、１１４、１１５、１２０、１２１、１２２１４８、１４９、１５０、１５１、１５２、１６３、１６４、１７２、１７３…オペアンプ
１０５…電流検出回路
１０６…アナログ検出信号 １０７…デジタル検出信号 １０８…検出開始信号
１０９…電流検出結果 １１０…変動検出回路 １１１…電流検出用抵抗
１１６…動作点設定用ボリューム １１７…ゼロ調整用ボリューム
１２３…絶対値出力 １２４…微分出力 １２５、１２７…コンパレーター
１２６…検出時間枠 １２８…ゼロクロス点出力 １２９…排他的論理和回路
１３０…ゼロ点出力 １３１、１３６、１３７、…論理積回路
１３２…遅延素子 １３３…フリップフロップ回路
１３４…フリップフロップ回路出力 １３５フリップフロップ回路反転出力
１３８、１３９、１４０、１４１、１４４、１４５…ラッチ回路 １４２…減算回路
１４３…加算回路 １４６…係数ＲＯＭ １５３…反転電位調整用ボリューム
１６０…ラッチパルスゲート信号 １６１…カウンター出力信号
１６２…絶対値回路 １６５、１６６、１７３…スイッチ回路
１６７…ピークホールドコンデンサ １６８、１７５…ＦＥＴ
１６９…Ａ／Ｄコンバーター
１７０…１走査線遅延回路 １７１…比較基準設定用ボリューム
１７４…差分値ホールドコンデンサ
２００…Ｖ−Ｔ特性のオフセット電圧
２０１…Ｖ−Ｔ特性の非飽和領域
Claims (8)
- 自発分極を有するスメクチック系液晶材料からなる液晶層と、この液晶層を挟む第１の電極及び第２の電極と、前記第１の電極に表示信号電圧を供給する第１の駆動回路と、前記第２の電極に対向電圧を供給する第２の駆動回路とを具備する液晶表示装置において、前記液晶層の分極反転電流からＶ−Ｔ特性のオフセット電圧及び非飽和領域を検出する検出手段と、前記オフセット電圧及び非飽和領域のフィールド間における変動量が小さくなる様に前記表示信号電圧或いは前記対向電圧に補正値を加える補正手段とを具備する事を特徴とする液晶表示装置。
- 前記検出手段は、前記液晶表示装置へ入力される映像信号の垂直ブランキング期間に所定の検出信号を前記液晶層に印加して得られる前記液晶層の分極反転電流から前記オフセット電圧及び非飽和領域のフィールド間における変動量を検出することを特徴とする請求項１に記載の液晶表示装置。
- 前記オフセット電圧は前記分極反転電流の尖頭値から検出し、また前記非飽和領域は前記分極反転電流変化の絶対値が零に漸近する点を検出することにより行うことを特徴とする請求項２記載の液晶表示装置。
- 液晶材料の分極反転電流により検出された液晶材料の特性変化検出結果に基づき、液晶に印加される画像表示信号電圧のダイナミックレンジ、または、表示信号電圧のオフセット電圧値、または、前記表示信号電圧のダイナミックレンジおよび前記表示信号電圧のオフセット値の双方を可変とする事を特徴とする請求項２記載の液晶表示装置。
- 前記変化量が所定の値を超えた場合には、前記表示信号へ補正値の印加は行わず、前記液晶層の配向処理信号を印加または前記液晶層への印加電圧を零にする事を特徴とする請求項２記載の液晶表示装置。
- 前記変化量が所定の値を超えた場合には、前記液晶表示装置に装備されているバックライトに供給する電力を可変とするを特徴とする請求項２記載の液晶表示装置。
- 前記第１の駆動回路は信号線ドライバであり、前記補正手段は表示信号電圧に加える補正値を形成するアナログ電圧発生回路であることを特徴とする請求項２記載の液晶表示装置。
- 前記第２の駆動回路は対向電極駆動回路であり、前記補正手段は電流変動検出回路である事を特徴とする請求項２記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37002998A JP4057727B2 (ja) | 1998-12-25 | 1998-12-25 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37002998A JP4057727B2 (ja) | 1998-12-25 | 1998-12-25 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000193941A JP2000193941A (ja) | 2000-07-14 |
| JP4057727B2 true JP4057727B2 (ja) | 2008-03-05 |
Family
ID=18495899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37002998A Expired - Fee Related JP4057727B2 (ja) | 1998-12-25 | 1998-12-25 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4057727B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004086146A (ja) | 2002-06-27 | 2004-03-18 | Fujitsu Display Technologies Corp | 液晶表示装置の駆動方法及び駆動制御回路、及びそれを備えた液晶表示装置 |
| JP4062106B2 (ja) * | 2003-01-24 | 2008-03-19 | ソニー株式会社 | 表示装置 |
| JP5076483B2 (ja) * | 2006-12-19 | 2012-11-21 | セイコーエプソン株式会社 | 表示装置および表示方法 |
-
1998
- 1998-12-25 JP JP37002998A patent/JP4057727B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000193941A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW523900B (en) | Driver IC, electro-optical device and electronic equipment | |
| US6222516B1 (en) | Active matrix liquid crystal display and method of driving the same | |
| JP3143497B2 (ja) | 液晶装置 | |
| JP2614280B2 (ja) | 液晶装置 | |
| JPH09218388A (ja) | 液晶表示装置 | |
| KR890002701A (ko) | 액정셀의 어드레싱 방법 및 이를 이용한 장치 | |
| JPH05158444A (ja) | 液晶表示装置 | |
| JPH0522434B2 (ja) | ||
| JP3846469B2 (ja) | 投写型表示装置および液晶パネル | |
| US5745087A (en) | Liquid crystal display method and apparatus for controlling gray scale display | |
| TWI300206B (en) | Liquid crystal display device and method of driving the same | |
| BE1007478A3 (nl) | Weergeefinrichting met temperatuurcompensatie. | |
| JPH06281914A (ja) | 液晶駆動回路と表示装置 | |
| JP4057727B2 (ja) | 液晶表示装置 | |
| US6731265B1 (en) | Display apparatus and method for driving the same | |
| KR101195568B1 (ko) | 표시 장치 및 그것의 구동방법 | |
| WO1997008581A1 (fr) | Affichage a cristaux liquides | |
| JP3332088B2 (ja) | 液晶表示装置 | |
| KR101139525B1 (ko) | 액정 표시 장치 및 그의 차동 구동 방법 | |
| JPH1114968A (ja) | 表示装置の共通電極駆動回路 | |
| KR100506958B1 (ko) | 액정디스플레이 장치 | |
| JP3573276B2 (ja) | 液晶表示装置の駆動方法 | |
| JP2940637B2 (ja) | 液晶表示制御装置 | |
| JP2531683B2 (ja) | 液晶装置 | |
| JPH11311771A (ja) | マトリクス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |