JP4047210B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4047210B2 JP4047210B2 JP2003095777A JP2003095777A JP4047210B2 JP 4047210 B2 JP4047210 B2 JP 4047210B2 JP 2003095777 A JP2003095777 A JP 2003095777A JP 2003095777 A JP2003095777 A JP 2003095777A JP 4047210 B2 JP4047210 B2 JP 4047210B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- semiconductor substrate
- atoms
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、MOS型電界効果トランジスタを備えた半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
LSIの高速化及び高集積化は、主にスケーリング則によるMOS型電界効果トランジスタ(FET:Field-Effective-Transistor)の微細化によって進められている。スケーリング則による微細化では、SiO2ゲート絶縁膜、ゲート長等のMOS型電界効果トランジスタの各部分の高さ方向及び横方向の寸法を同時に縮小することで、微細化時に素子の特性が正常に保たれ、また性能の向上が可能となっている。スケーリング則によると、MOS型電界効果トランジスタは微細化の一途をたどっており、西暦2000年以降の次世代MOS型電界効果トランジスタでは、SiO2ゲート絶縁膜には2nm以下の膜厚が要求されている。
【0003】
しかし、SiO2からなるゲート絶縁膜の厚さが2nm以下となると、直接トンネル電流が流れてしまい、リーク電流を抑制することができない。このため、消費電力の増加等の問題を回避することができない。
【0004】
従って、ゲート絶縁膜の厚さを2nm以下にするためには、SiO2よりも誘電率が高い材料からゲート絶縁膜を形成し、シリコン酸化膜換算実効膜厚を2nm以下に抑えつつ、物理膜厚を厚くしてリーク電流を抑えることが必要である。誘電率が高いゲート絶縁膜の材料として、例えばHfO2が挙げられる。HfO2の比誘電率は25程度である。
【0005】
一方、MOS型電界効果トランジスタでは、ゲートリーク電流の抑制の他に、駆動電流(Ion)の確保も重要である。このため、チャネル移動度の劣化を抑制することも重要である。
【0006】
しかし、HfO2をゲート絶縁膜の材料として用いると、HfO2の界面フォノンによる散乱により、チャネル移動度が低減してしまうことが指摘されている(Fischetti, JAP90(2001)pp.4587-4608)。
【0007】
また、SiO2よりも誘電率が高い絶縁材料としてAl2O3も挙げられる。
【0008】
【非特許文献1】
フィシェッティ(Fischetti)、ジャーナル・オブ・アプライド・フィジクス(Journal of Applied Physics)、2001年、第90巻、p.4587−4608
【0009】
【発明が解決しようとする課題】
しかしながら、Al2O3を用いた場合には、界面フォノンによるチャネル移動度への影響は少ないものの、比誘電率は10程度であるため、HfO2ほどゲート絶縁膜の物理膜厚を厚くすることはできない。また、固定電荷の存在のために実効移動度は期待される値より低くなる。
【0010】
本発明は、かかる問題点に鑑みてなされたものであって、微細化に伴うリーク電流の増加を抑制することができると共に、良好なチャネル移動度を得ることができる半導体装置及びその製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
本願発明者は、上記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【0012】
本発明に係る半導体装置は、半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を有する半導体装置を対象とする。そして、この半導体装置は、前記ゲート絶縁膜が、Hf、O及びNからなり、少なくとも前記ゲート絶縁膜の一部には更にAlを含有しており、前記ゲート絶縁膜の前記半導体基板との界面におけるHf:Alの組成比が、9:1乃至7:3であり、前記ゲート絶縁膜中のAl含有量が、前記半導体基板との界面から前記ゲート電極との界面にかけて増加している部分が存在せず、かつ、前記ゲート電極との界面において前記半導体基板との界面よりも低くなっていることを特徴とする。
【0013】
本発明に係る半導体装置の製造方法では、半導体基板上に、Hf、O及びNからなるゲート絶縁膜を形成する。次に、前記ゲート絶縁膜上にゲート電極を形成する。そして、前記ゲート絶縁膜を形成する際には、少なくとも前記ゲート絶縁膜の一部に更にAlを含有させ、前記ゲート絶縁膜の前記半導体基板との界面におけるHf:Alの組成比を、9:1乃至7:3とし、前記ゲート絶縁膜中のAl含有量を、前記半導体基板との界面から前記ゲート電極との界面にかけて増加している部分が存在せず、かつ、前記ゲート電極との界面において前記半導体基板との界面よりも低くする。
【0015】
【発明の実施の形態】
(本発明の基本的原理)
先ず、本発明の基本的原理について説明する。上述のように、HfO2からなるゲート絶縁膜には、界面フォノンによる散乱によってチャネル移動度が低下するという問題があり、Al2O3からなるゲート絶縁膜には、比誘電率が十分ではないという問題がある。このような状況において、本願発明者は、これらの材料を混合させて用いることにより、互いの欠点を補いつつ高い特性のゲート絶縁膜を得ることができることを見出した。
【0016】
本願発明者が、ゲート絶縁膜におけるHfO2及びAl2O3の混合割合を調整しながらFT−IR測定を行ったところ、図1に示すような結果が得られた。図1は、ゲート絶縁膜の組成とFT−IRスペクトルとの関係を示すグラフである。
【0017】
図1に示すように、HfO2のみからなる絶縁膜では、当然ながら、HfO2結晶が存在することを示すピークが観測された。これに対し、Hf0.9Al0.1O2からなる絶縁膜では、HfO2結晶が存在することを示すピークが極めて小さくなった。そして、Hf0.8Al0.2O2からなる絶縁膜では、HfO2結晶が存在することを示すピークはほとんど観測されなかった。この結果は、HfO2中のHf原子の10%以上をAl原子で置換することにより、HfO2に固有の低周波数の界面フォノンが大幅に抑制されることを示している。従って、このような絶縁膜をMOSFETのゲート絶縁膜に適用することにより、界面フォノン散乱が抑制されて、チャネル移動度が良好に保たれる。
【0018】
但し、HfO2中のHf原子のAl原子による置換数が30%を超えると、誘電率が不十分となったり、トラップ(ヒステリシス)が増加したりする。従って、HfO2中のHf原子のAl原子による置換数は30%以下であることが好ましい。なお、ヒステリシスはAl原子による置換数が50%程度となったときに最も大きくなる。
【0019】
(本発明の実施形態)
次に、本発明の実施形態について添付の図面を参照しながら説明する。但し、ここでは、便宜上、半導体装置の構造については、その製造方法と共に説明する。図2乃至図3は、本発明の実施形態に係る半導体装置(NチャネルMOS型電界効果トランジスタ)の製造方法を工程順に示す断面図である。
【0020】
本実施形態では、先ず、図2(a)に示すように、主表面が(100)面であるSi基板等の半導体基板1の表層部にP型ウェル2を形成し、更に素子分離絶縁膜3を形成する。
【0021】
次に、図2(b)に示すように、素子分離絶縁膜3によって区画された素子活性領域内に、Hf、Al、O及びNを含有するゲート絶縁膜4を形成する。ゲート絶縁膜4は、例えばHfO2膜及びAl2O3膜の混合膜であり、例えばMOCVD法等により、以下のようにして形成する。成膜開始直後には、Al2O3膜の原料を多めに供給すると共に、HfO2膜の原料を少なめに供給することにより、Al2O3膜、HfO2膜の形成速度の比を3:7程度にする。その後、時間の経過に伴って、Al2O3膜の原料の供給量を減少させると共に、HfO2膜の原料の供給量を増加させる。そして、成膜終了直前には、Al2O3膜の原料の供給を停め、HfO2膜の原料のみを供給する。
【0022】
このような方法により形成されたゲート絶縁膜4中のAl含有量は、例えば図4に示すように、ゲート絶縁膜4の最表面近傍では0であり、深くなるに連れて増加する。逆に、図示しないが、Hf含有量は、ゲート絶縁膜4の最表面から深くなるに連れて減少する。そして、半導体基板1との界面近傍では、Hf原子及びAl原子の総数を100とすると、Al原子の数は30程度となっている。即ち、ゲート絶縁膜4の組成は、最表面近傍ではHfO2となっており、半導体基板1との界面近傍では、Hf0.7Al0.3O2となっている。
【0023】
ゲート絶縁膜4を形成した後には、図2(c)に示すように、ゲート絶縁膜4上にゲート電極5を形成する。
【0024】
次いで、図3(a)に示すように、ゲート電極5をマスクとして、N型不純物のイオン注入を行うことにより、N型エクステンション層6を形成する。
【0025】
その後、図3(b)に示すように、ゲート電極5の側方にサイドウォール絶縁膜8を形成する。続いて、ゲート電極5及びサイドウォール絶縁膜8をマスクとして、N型エクステンション層6の形成時よりも高い濃度でN型不純物のイオン注入を行うことにより、N型ソース・ドレイン不純物拡散層7を形成する。
【0026】
次に、図3(c)に示すように、ゲート電極5及びN型ソース・ドレイン不純物拡散層7の表面をシリサイド化することにより、シリサイド層9を形成する。
【0027】
その後、層間絶縁膜及び配線等の形成を行うことにより、半導体装置を完成させる。なお、NチャネルMOS型電界効果トランジスタと同様にして、PチャネルMOS型電界効果トランジスタを製造することも可能である。
【0028】
このような本実施形態によれば、組成を適切に制御しながらゲート絶縁膜4を形成しているので、界面フォノンによる散乱を抑制しながら、高い誘電率を得ることができる。従って、シリコン酸化膜換算実効膜厚を例えば2nm以下にしながら、物理膜厚を厚くしてリーク電流を抑えることができる。このため、良好なチャネル移動度が確保され、駆動電流を増加させることができる。この結果、駆動能力が向上する。
【0029】
なお、上述の第1の実施形態では、ゲート絶縁膜4を単一の膜とし、その組成を変化させているが、図1に示す例のように組成が変化しない単一の膜からゲート絶縁膜を形成してもよく、また、図5及び図6に示すように、ゲート絶縁膜を互いに組成が異なる2つの絶縁膜から形成してもよい。図6は、絶縁膜4a及び4bからなるゲート絶縁膜のAl含有量を示すグラフである。この例では、絶縁膜4a及び4bのいずれにおいても、Al含有量は一定である。また、半導体基板に近い絶縁膜4aにおいて、Al含有量が多くなっている。
【0030】
また、図7(a)に示すように、互いに組成が異なる3以上の絶縁膜からゲート絶縁膜を形成してもよい。この場合、半導体基板に近い絶縁膜ほど、Al含有量が多くなっていることが好ましい。また、図7(b)に示すように、一部の絶縁膜中のAl含有量が最表面からの深さに応じて変化していてもよい。この場合、半導体基板に近い絶縁膜ほど、Al含有量が多くなっていることが好ましい。同様に、全ての絶縁膜中のAl含有量が最表面からの深さに応じて変化していてもよい。
【0031】
更に、図4及び図7(b)では、Al含有量が深さに対して1次関数にそって変化しているが、深くなるほどAl含有量が多くなっていれば、2次以上の関数や三角関数等にそって変化していてもよい。
【0032】
なお、ゲート絶縁膜が複数の絶縁膜から形成される場合、図6等のように、Al含有量が不連続であってもよいが、Al含有量は深さ方向で連続していることが好ましい。これは、Al含有量が不連続な絶縁膜間の界面では、誘電率も不連続になり、この界面では、電気双極子が発生したり、予期せぬトラップが生じたりすることがあるからである。また、この界面は、チャネル移動度の低下や1/f雑音の発生原因にもなりうる。同様の理由から、ゲート絶縁膜が複数の絶縁膜から形成される場合、特に、半導体基板に接するものにおいて、Al含有量が深さ方向で連続して変化していることが好ましい。
【0033】
そして、ゲート絶縁膜の半導体基板に接する部分においては、Hf原子及びAl原子の総数を100としたときAl原子の数は10乃至30であることが好ましい。これは、Al原子の数が10未満であると、HfO2による界面フォノンの影響が大きくなり、また、Al原子の数が30を超えると、高い誘電率を得にくくなるからである。また、ゲート絶縁膜のゲート電極に接する部分においては、Hf原子及びAl原子の総数を100としたときAl原子の数は10以下であることが好ましい。これは、Alの原子の数が10を超えると、高い誘電率を得にくくなるからである。
【0034】
以下、本発明の諸態様を付記としてまとめて記載する。
【0035】
(付記1) 半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を有し、
前記ゲート電極の誘電率は、前記半導体基板に接する部分から前記ゲート電極に接する部分にかけて単調に増加していることを特徴とする半導体装置。
【0036】
(付記2) 前記ゲート絶縁膜は、Hf、Al、O及びNを含有し、Alの含有量が前記半導体基板に接する部分から前記ゲート電極に接する部分にかけて単調に減少していることを特徴とする付記1に記載の半導体装置。
【0037】
(付記3) 前記ゲート絶縁膜中で、Alの含有量が連続して変化していることを特徴とする付記2に記載の半導体装置。
【0038】
(付記4) 前記ゲート絶縁膜中で、Alの含有量が段階的に変化していることを特徴とする付記2に記載の半導体装置。
【0039】
(付記5) 前記ゲート絶縁膜は、前記半導体基板上に積層された複数の絶縁膜から構成されており、前記半導体基板に近いものほど、Alの含有量が高いことを特徴とする付記2乃至4のいずれか1項に記載の半導体装置。
【0040】
(付記6) 前記複数の絶縁膜のうちで前記半導体基板に接するものにおいては、Alの含有量が連続して変化していることを特徴とする付記5に記載の半導体装置。
【0041】
(付記7) 前記ゲート絶縁膜の前記半導体基板に接する部分において、Hf原子及びAl原子の総数を100としたときAl原子の数は10乃至30であることを特徴とする付記2乃至6のいずれか1項に記載の半導体装置。
【0042】
(付記8) 前記ゲート絶縁膜の前記ゲート電極に接する部分において、Hf原子及びAl原子の総数を100としたときAl原子の数は10以下であることを特徴とする付記2乃至7のいずれか1項に記載の半導体装置。
【0043】
(付記9) 前記ゲート絶縁膜の厚さは、2nm以下であることを特徴とする付記1乃至8のいずれか1項に記載の半導体装置。
【0044】
(付記10) 半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
を有し、
前記ゲート絶縁膜を形成する工程において、前記ゲート電極の誘電率を、前記半導体基板に接する部分から前記ゲート電極に接する部分にかけて単調に増加させることを特徴とする半導体装置の製造方法。
【0045】
(付記11) 前記ゲート絶縁膜として、Hf、Al、O及びNを含有する絶縁膜を形成し、Alの含有量が前記半導体基板に接する部分から前記ゲート電極に接する部分にかけて単調に減少させることを特徴とする付記10に記載の半導体装置の製造方法。
【0046】
(付記12) 前記ゲート絶縁膜中で、Alの含有量を連続して変化させることを特徴とする付記11に記載の半導体装置の製造方法。
【0047】
(付記13) 前記ゲート絶縁膜中で、Alの含有量を段階的に変化させることを特徴とする付記11に記載の半導体装置の製造方法。
【0048】
(付記14) 前記ゲート絶縁膜を、前記半導体基板上に積層された複数の絶縁膜から構成し、前記半導体基板に近い絶縁膜ほど、Alの含有量を高くすることを特徴とする付記11乃至13のいずれか1項に記載の半導体装置の製造方法。
【0049】
(付記15) 前記複数の絶縁膜のうちで前記半導体基板に接するものにおいては、Alの含有量を連続して変化させることを特徴とする付記14に記載の半導体装置の製造方法。
【0050】
(付記16) 前記ゲート絶縁膜の前記半導体基板に接する部分において、Hf原子及びAl原子の総数を100としたときAl原子の数を10乃至30とすることを特徴とする付記11乃至15のいずれか1項に記載の半導体装置の製造方法。
【0051】
(付記17) 前記ゲート絶縁膜の前記ゲート電極に接する部分において、Hf原子及びAl原子の総数を100としたときAl原子の数を10以下とすることを特徴とする付記11乃至16のいずれか1項に記載の半導体装置の製造方法。
【0052】
(付記18) 前記ゲート絶縁膜の厚さを2nm以下とすることを特徴とする付記10乃至17のいずれか1項に記載の半導体装置の製造方法。
【0053】
(付記19) 前記ゲート絶縁膜をMOCVD法により形成することを特徴とする付記10乃至18のいずれか1項に記載の半導体装置の製造方法。
【0054】
【発明の効果】
以上詳述したように、本発明によれば、ゲート絶縁膜の誘電率が高いものとなる。このため、物理膜厚をリーク電流が多量に流れるほど薄くしなくても、スケーリング則に従ったシリコン酸化膜換算実効膜厚を得ることができる。従って、高速動作を可能としながら、微細化に伴うリーク電流の増加を抑制することができる。また、チャネル移動度への悪影響を抑制することもできる。
【図面の簡単な説明】
【図1】ゲート絶縁膜の組成とFT−IRスペクトルとの関係を示すグラフである。
【図2】本発明の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図3】図2に引き続き、本発明の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図4】図2及び図3に示す方法で形成されたゲート絶縁膜中のAlの濃度プロファイルを示すグラフである。
【図5】ゲート絶縁膜の他の例を示す断面図である。
【図6】Alの濃度プロファイルの他の例を示すグラフである。
【図7】Alの濃度プロファイルの更に他の例を示すグラフである。
【符号の説明】
1:半導体基板
2:P型ウェル
3:素子分離絶縁膜
4:ゲート絶縁膜
4a、4b:絶縁膜
5:ゲート電極
6:N型エクステンション層
7:N型ソース・ドレイン不純物拡散層
8:サイドウォール絶縁膜
9:シリサイド層
Claims (5)
- 半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を有し、
前記ゲート絶縁膜は、Hf、O及びNからなり、
少なくとも前記ゲート絶縁膜の一部には更にAlを含有しており、
前記ゲート絶縁膜の前記半導体基板との界面におけるHf:Alの組成比は、9:1乃至7:3であり、
前記ゲート絶縁膜中のAl含有量は、前記半導体基板との界面から前記ゲート電極との界面にかけて増加している部分が存在せず、かつ、前記ゲート電極との界面において前記半導体基板との界面よりも低くなっていることを特徴とする半導体装置。 - 前記ゲート絶縁膜の前記ゲート電極に接する部分において、Hf原子及びAl原子の総数を100としたときAl原子の数は10以下であることを特徴とする請求項1に記載の半導体装置。
- 半導体基板上に、Hf、O及びNからなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
を有し、
前記ゲート絶縁膜を形成する工程において、
少なくとも前記ゲート絶縁膜の一部に更にAlを含有させ、
前記ゲート絶縁膜の前記半導体基板との界面におけるHf:Alの組成比を、9:1乃至7:3とし、
前記ゲート絶縁膜中のAl含有量を、前記半導体基板との界面から前記ゲート電極との界面にかけて増加している部分が存在せず、かつ、前記ゲート電極との界面において前記半導体基板との界面よりも低くすることを特徴とする半導体装置の製造方法。 - 前記ゲート絶縁膜の前記ゲート電極に接する部分において、Hf原子及びAl原子の総数を100としたときAl原子の数を10以下とすることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記ゲート絶縁膜をMOCVD法により形成することを特徴とする請求項3又は4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003095777A JP4047210B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003095777A JP4047210B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004303979A JP2004303979A (ja) | 2004-10-28 |
JP4047210B2 true JP4047210B2 (ja) | 2008-02-13 |
Family
ID=33408016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003095777A Expired - Fee Related JP4047210B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4047210B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100688521B1 (ko) | 2005-01-18 | 2007-03-02 | 삼성전자주식회사 | 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법 |
-
2003
- 2003-03-31 JP JP2003095777A patent/JP4047210B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004303979A (ja) | 2004-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6371822B2 (ja) | 半導体チップ | |
US7755144B2 (en) | Multiple-gate MOS transistors | |
JP5235784B2 (ja) | 半導体装置 | |
JP5289069B2 (ja) | 半導体装置およびその製造方法 | |
CN101364546B (zh) | 具有稳定的阈值修改材料的fet器件及其方法 | |
KR20070037395A (ko) | 반도체 장치 및 그 제조 방법 | |
CN103311281A (zh) | 半导体器件及其制造方法 | |
US11908915B2 (en) | Method of manufacturing semiconductor devices and semiconductor devices | |
JP2007134492A (ja) | 半導体装置およびその製造方法 | |
TWI671806B (zh) | 電晶體裝置及其成型方法 | |
US20130334608A1 (en) | Semiconductor device | |
KR100687153B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20090294877A1 (en) | Semiconductor device and manufacturing method thereof | |
CN100550308C (zh) | 半导体器件制造方法 | |
JP2007013025A (ja) | 電界効果型トランジスタおよびその製造方法 | |
US20040227186A1 (en) | Semiconductor device | |
JP4047210B2 (ja) | 半導体装置及びその製造方法 | |
WO2011027487A1 (ja) | 半導体装置及びその製造方法 | |
KR20090031103A (ko) | 반도체 소자 및 상기 반도체 소자의 금속 게이트 형성 방법 | |
Yamaguchi et al. | Formation of HfSiON/SiO/sub 2//Si-substrate gate stack with low leakage current for high-performance high-/spl kappa/MISFETs | |
TWI847035B (zh) | 半導體裝置及其製造方法 | |
Hergenrother et al. | 50 nm vertical replacement-gate (VRG) nMOSFETs with ALD HfO/sub 2/and Al/sub 2/O/sub 3/gate dielectrics | |
JP2012156375A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPWO2007138693A1 (ja) | 半導体デバイスおよびその作製方法 | |
KR20090024961A (ko) | 반도체 소자 및 상기 반도체 소자의 금속 게이트 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070501 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4047210 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |