JP4045767B2

JP4045767B2 - Semiconductor light emitting device

Info

Publication number: JP4045767B2
Application number: JP2001301834A
Authority: JP
Inventors: 嗣久林
Original assignee: Nichia Corp
Current assignee: Nichia Corp
Priority date: 2001-09-28
Filing date: 2001-09-28
Publication date: 2008-02-13
Anticipated expiration: 2021-09-28
Also published as: JP2003110148A

Description

【０００１】
【従来の技術】
近年、窒化物半導体を用いて構成された半導体素子が、青色発光が可能な発光素子として多様な用途に使用されるようになってきている。
【０００２】
この窒化物半導体を用いて構成された半導体素子は、通常、サファイア基板上にｎ型窒化物半導体層、窒化物半導体活性層、ｐ型窒化物半導体層が順次積層され、ｐ側の層および窒化物半導体活性層の一部を除去して露出させたｎ型窒化物半導体層上にｎ側オーミック電極が形成され、ｐ型窒化物半導体層上にｐ側オーミック電極が形成されている。
【０００３】
窒化物半導体を用いた従来の発光素子には、ｐ型窒化物半導体側からｐ型窒化物半導体層上に形成された透光性を有する正電極を介して発光した光を出力するいわゆる半導体側発光タイプと、透光性を有するサファイア基板を介して発光した光を出力する基板側発光タイプに分けられている。
【０００４】
窒化物半導体発光素子のなかでもとくに窒化ガリウム系半導体素子では、通常ｐ型窒化物半導体の抵抗値が比較的高いという特徴を有するために、ｐ型窒化物半導体層のほぼ全面に透光性のｐ側のオーミック電極を形成することにより窒化物半導体活性層全体に電流が注入されるように構成している。また窒化物半導体発光素子では、上述のようにｎ型窒化物半導体上の一部にｎ電極を形成し、窒化物半導体層の成長面側にｐ側電極とｎ側電極の両方を形成する必要があるため、窒化物半導体活性層全体に電流が注入されにくい。そこで、ｎ型窒化物半導体層の１つの隅部にｎ側のオーミック電極を形成し、その１つの隅部と対角を成すｐ側オーミック電極上の他の隅部に、外部と電気的に導通するためのｐ側のパッド電極を形成し、ｎ側オーミック電極上には、ｎ側のパッド電極を形成し、窒化物半導体の活性層全体に電流が注入されやすいようにしている。
【０００５】
すなわち、窒化ガリウム系半導体素子では、絶縁性のサファイア基板を用いて構成されていること、およびｐ型窒化物半導体の抵抗値が比較的大きいという、例えば、ＧａＡｓ系等の他の半導体素子とは異なる事情があるために、ｐ側オーミック電極をｐ型窒化ガリウム系半導体層のほぼ全面に設け、かつｎ側のオーミック電極とｐ側のパッド電極とを対角を成す位置に形成し活性層に効率よく電流が注入されるような、独特の構成を有している。
【０００６】
さらに、従来の窒化物半導体発光素子では、通常、半導体層および電極層を保護するために、ｎ側パット電極上およびｐ側パット電極上の外部回路との接続部分とを除いて、絶縁性保護膜を形成する。以上のように構成された従来の窒化物半導体発光素子は、正および負のパット電極の外部回路との接続部分をそれぞれ、配線基板に対向させて例えばフリップチップボンディングにより接続し、発光した光は透光性の基板を介して出力される。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の方法により大面積の窒化物半導体発光素子、なかでも窒化ガリウム系半導体素子を得ようとする場合、以下のような問題が生じる。上述した、ｐ側オーミック電極をｐ型窒化ガリウム系半導体層のほぼ全面に設けかつｎ側オーミック電極とｐ側パッド電極を、対角を成す位置に形成するという独特の構成では、大面積の発光素子を形成する場合、窒化物半導体活性層に注入される電流は、ｎ側オーミック電極からある一定の距離の範囲では、ほぼ一定と見なすことができるが、その範囲を超えると急激に減少し、均一な発光も難しくなる。
【０００８】
例えば、サファイア基板上にｎ型窒化物半導体層、窒化物半導体活性層、ｐ型窒化物半導体層を積層し、形成された窒化ガリウム系の発光素子では、ｎ側オーミック電極から２５０μｍ以内の距離にある窒化物半導体活性層に注入される電流はほぼ一定であるが、２５０μｍ以上離れると急激に減少する。実際には２２０μｍより離れると窒化物半導体活性層に注入される電流は徐々に減少しはじめるが、２５０μｍまでは電流値は実質的に一定と見なすことができる。
【０００９】
またこの現象（窒化物半導体活性層が２５０μｍ以上離れると注入される電流が急激に減少するという現象）は、ｎ型窒化物半導体層の抵抗値に起因して生じると考えられるが、通常、用いられるｎ型窒化物半導体層の抵抗値の範囲においては、ほとんど変わらないことが確認されている。
【００１０】
上記の知見から、ｎ型窒化物半導体層の上に、一方向に長い長方形の窒化物半導体活性層およびｐ型窒化物半導体層を形成した場合であっても、ｎ側オーミック電極からの距離を一定以内の距離、（ある範囲以内）好ましくは２５０μｍ以内とすれば、窒化物半導体活性層全体にほぼ均一に電流を注入することができる。
【００１１】
大面積の発光素子を得る場合は、上記ｐ側オーミック電極をｐ型窒化ガリウム系半導体層のほぼ全面に設けかつｎ側のオーミック電極とｐ側のパッド電極を、対角を成す位置に形成するという独特の構成を相似形により、大きくするという構成では、上記の理由により困難であるため、１つの基板上に、望ましいある一定の距離に窒化物半導体活性層が存在する発光素子を、線形又はアレイ状に複数個配列することにより構成するのが好ましい。
【００１２】
しかし、上記の方法で、複数の半導体素子を基板上に並べ、各々の半導体素子を接続した大面積の発光素子（ＬＥＤチップ）を、実装基体に実装した場合、窒化物半導体活性層にほぼ均一に電流を注入できるが、面積が広くなるため、活性層から生じる熱に対する放熱性の問題が生じてくる。従来の面積の素子により基体に実装し発光装置とした半導体素子は、オーミック電極上に外部と電気的に導通するために形成されたパッド電極上に設けられている正負１対のバンプから熱が放熱され、放熱性を問題とする必要はあまりなかった。しかし、例えば面積が広くなるなどして、前記正負一対のバンプから離れた部分において、放熱が十分に行われずに熱が堆積されると、素子の劣化を招き、寿命や一定の発光出力を保ち続けるなどの発光能力に影響を与える、などといった問題が顕在化してくる。
【００１３】
そこで本発明は、発光素子の放熱性を高めた、寿命や一定の発光出力を保ち続けるなどの発光能力に優れた半導体発光装置を提供することを目的とし、さらには、大面積でかつ放熱効率の良い集積型の半導体発光装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明における半導体発光装置は、基板上に複数の半導体素子が設けられた発光素子と、その発光素子を実装する実装基体と、を備えた半導体発光装置であって、上記半導体素子の電極と上記実装基体とを電気的に導通する正負一対の第１のバンプと、上記実装基体から電気的に絶縁される第２のバンプとにより、上記発光素子が上記実装基体に接続されている。
【００１５】
また基板上に複数の半導体素子が形成され、実装基体に実装されてなる半導体発光装置において、
前記半導体発光装置は、実装基体と電気的に導通して接続された第１のバンプと、実装基体と電気的に絶縁して接続された第２のバンプと
を有することを特徴とする。前記第１のバンプは、半導体素子の正電極および負電極に、それぞれ接続され、外部と導通されるものであり、外部に接続された電極上に形成される前記第１のバンプ以外に、第２のバンプとして、１つ又は複数のバンプを設けることにより、前記外部に接続された電極上の第１のバンプから離れた部分すなわち、熱伝導しにくい部分に堆積した熱においても、第２のバンプを設けることによって、実装基体に対する接触面積が増加することで、実装基体への放熱効率が良好となり、結果的に素子の劣化を防ぎ、半導体発光装置の寿命を向上させることができる。
【００１６】
また第２のバンプは外部に接続された正負１対の電極間の距離に応じて適宜個数を決めることができる。
【００１７】
上述の目的を達成するために、さらに、上記第２のバンプは、上記基板上で隣り合った２つの半導体素子として分離する溝において上記隣り合った半導体素子の正負の電極を接続する接続電極に配置されている。これにより、各バンプ間の距離が長く熱が堆積しやすい大面積の発光素子等において、特にその放熱効果が顕著に見込まれる。
【００１８】
また、前記基板は透光性を有し、光取り出し面を基板側とするフリップチップで実装した半導体素子において顕著な効果を示す。またこのようなフリップチップ実装方法により、光取り出し面を基板側にすると発光効率も良くなる。
【００１９】
なお、前記半導体素子は、ｎ型窒化物半導体層、窒化物半導体活性層、ｐ型窒化物半導体層が順次積層され、前記ｐ型窒化物半導体および、窒化物半導体活性層の一部を除去して露出されたｎ型窒化物半導体層上にｎ側オーミック電極が形成され、ｐ型窒化物半導体層上にｐ型オーミック電極が形成されてなることを特徴とする構成である。
【００２０】
【発明の実施の形態】
実施の形態１．
本発明に係わる実施形態の半導体発光装置は、透光性を有する基板を介して発光した光を出力するいわゆる基板側発光タイプの半導体素子であって、例えば、図１に示すように、サファイアからなる基板上に、ｎ型窒化物半導体層、窒化物半導体活性層、ｐ型窒化物半導体層が積層され、ｐ側、ｎ側オーミック電極が各層上に形成され、ｐ側のオーミック電極の一部にｐ側パッド電極が形成されている半導体素子において、これらｎ側オーミック電極およびｐ側パッド電極上に、金属からなる第１のバンプが設けられ、さらに第１のバンプと同様の金属材料からなる第２のバンプが設けられており、実装基体にマウントされているものである。
【００２１】
通常、バンプは半導体素子をフェイスダウン実装により実装基体に搭載する際、ｐ側、ｎ側の電極および実装基体の間に設けられ、半導体素子と実装基体の接合を目的として用いられる。詳細に説明すると、サファイアからなる基板上に順次積層された、ｎ型窒化物半導体層、活性層、ｐ型窒化物半導体層上にｐ側オーミック電極は全面に形成され、前記ｐ側オーミック電極の一部にパッド電極が形成されている。一方、ｐ型半導体層および活性層を除去し、表面が露出されたｎ型窒化物半導体層上には、ｎ側オーミック電極が形成されている。これらｐ側パッド電極、およびｎ側オーミック電極上以外には絶縁保護膜が形成されている。これらのｐ側パッド電極上およびｎ側オーミック電極に例えば錫−銀−銅合金（Ｓｎ−Ａｇ−Ｃｕ）または錫−銅−ニッケル合金（Ｓｎ−Ｃｕ−Ｎｉ）などの低融点金属を用いたはんだからなる第１のバンプが設けられている。
【００２２】
本発明で用いられるバンプは、上記材料以外に、錫（Ｓｎ）、金（Ａｕ）、インジウム（Ｉｎ）、金−鉛合金（Ａｕ−Ｐｂ）、錫−白金合金（Ｓｎ−Ｐｔ）、インジウム−錫合金（Ｉｎ−Ｓｎ）、共晶錫−鉛（Ｓｎ−Ｐｂ）などの一般にバンプとして用いられる材料が挙げられる。特にＳｎ−Ａｇ−ＣｕおよびＳｎ−Ｃｕ−Ｎｉは実装性の点で優れている。これらの材料からなる第１のバンプを設けることにより、半導体素子は実装基体に接合されており、これらｎ側およびｐ側の電極上のバンプは外部と電気的に導通されている。
【００２３】
また、バンプの形成方法としては、はんだ材料を用いての溶着、めっき、スタッドバンプなどに用いるボール、スクリーン印刷、または金を用いためっき、ボール、さらにはポリマーを用いたスクリーン印刷などが挙げられ、電極上、電極と対向する実装基体上、もしくは電極上と電極と対向する実装基体上の両方、のいずれかの位置に、上記バンプを形成し、実装基体と接合することで形成されるが、特に金を用いたバンプの場合は、実装基体側にも、接着する際のバンプに対向する位置に金を形成しておき、金−金接合による金バンプを形成するのが好ましい。
【００２４】
本発明の半導体発光装置は、前記ｎ側およびｐ側の電極上以外の部分においても、ｎ側オーミック電極１４およびｐ側パッド電極１６上に形成されている第１のバンプ３１とは別の部分に、１つ或いは複数の第２のバンプ３２が設けられており、前記第２のバンプ３２は、ｎ側或いはｐ側の電極上の第１のバンプ３１から実装基体２４へ伝わりにくい活性層１０から生じた熱を、実装基体２４へ導くために設けられているものであり、前記第２のバンプ３２は外部と電気的に導通されていない。
【００２５】
尚、前記第２のバンプ３２は、前記第１のバンプ３１と同様の材料からなる金属又はそれらの合金、或いは熱伝導率の良い他の材料からなるものであってもよいし、さらに第２のバンプの形成方法としては、上記に挙げた第１のバンプの形成方法と同じ方法を用いることができる。
【００２６】
また、前記第２のバンプ３２と窒化物半導体層上の絶縁保護膜の間には、ボンディングパッド１９が形成されていてもよい。
【００２７】
バンプと絶縁保護膜との間にボンディングパッド１９が形成されることで、第２のバンプ３２を形成するときの位置あわせが容易となり、バンプを設けやすくなる。
【００２８】
また、前記ボンディングパッド１９は絶縁保護膜１７を開口して、オーミック電極１５上に形成すると、絶縁保護膜１７を介さず熱が伝わるので、より効率的に放熱効果を高めることができるが、前記ボンデイングパッド１９上に第２のバンプ３２を形成しても素子に影響を与えない程度の厚さを考慮するものとし、外部電極と導通されるｎ側オーミック電極１４およびｐ側パッド電極１６と同様の材料からなる金属であっても、それ以外の金属であってもよい。
【００２９】
本実施の形態は、はんだをバンプとして用いているが、金などのはんだを用いないバンプを形成してもよく、その場合、実装基体への実装方法としては、（１）バンプと実装基体との間に新たにはんだを形成し、接続させる方法、（２）バンプと実装基体との間に異方性導電フィルムや異方性導電ペーストを介して接続させる方法などがある。
【００３０】
また、本実施の形態において、ｐ側パッド電極およびｎ側パッド電極（ｎ側パッド電極を設けない場合は、ｎ側オーミック電極）自体を第１のバンプとし、ボンディングパッド自体を第２のバンプとして実装基体に実装することも可能である。
【００３１】
尚、本実施の形態は複数個の半導体素子を並べ、大面積の発光素子とした場合にも適用される。
【００３２】
これらの条件を満たすことにより、例えば大面積の発光素子にみられるように、電極上のバンプから距離が長く放熱が十分に行われない等の問題を有する半導体素子における放熱性を高め、活性層から生じた熱が堆積されずに放熱されることにより、半導体発光装置の劣化を抑制することができる。
実施の形態２
本実施の形態２の窒化物半導体発光装置は、例えば図２に示すような１０００μｍ×１０００μｍのサファイア基板上に長方形の３つの半導体素子１、２、３を互いに平行に配置しかつ、放熱性を高めるために複数のバンプを、各素子を接続している接続電極上に設け、実装基体２４との接触面積を大きくさせることにより、工程上容易に且つ均等な放熱が可能となることから、電極からの距離が比較的遠く熱の放散が不十分である部分での発光素子の温度上昇を抑え、その結果として、長寿命で、長時間でも安定した均一な発光能力を持つ半導体発光装置を実現できる。
【００３３】
詳細に説明すると、本発明における第２の形態のように、複数の半導体素子を並べて大面積の発光素子を得る場合は、ｎ型窒化物半導体上に設けられたｎ側オーミック電極と窒化物半導体活性層およびｐ型窒化物半導体層の他の長辺との間の距離を好ましい距離とし、素子を複数個基板上に形成し、大面積にすることが望ましい。ここで好ましい距離とは、上記記載のように、窒化物半導体活性層に注入される電流がほぼ一定となる距離の最大値であり、これは窒化物半導体の抵抗値により変化するものである。
【００３４】
しかし、このように大面積の発光素子を形成し、フリップチップ実装する場合、外部に接続されている正負１対の電極上にバンプ（第１のバンプ３１）が形成され、前記第１のバンプ３１を介し発光素子は実装基体２４と接続しているが、他の部分はアンダーフィルなどと呼ばれる封止樹脂により充填されており、樹脂は金属や半導体、絶縁保護膜と比較して熱伝導率が低いので、これら他の部分で発生した熱はほとんど放熱されずに堆積する。
【００３５】
そのため、複数個並んだ状態で形成されている各素子を接続している、接続電極上に、第１のバンプ３１（外部電極と接続され電気的に導通している）と同様に第２のバンプ３２を形成することにより、前記第２のバンプ３２は、電気的に独立した絶縁状態で、実装時に半導体素子および実装基体２４に接触することができ、前記バンプ付近に生じた活性層からの熱が実装基体２４へ導かれるので、発光素子の放熱性を高めることが可能となる。
【００３６】
また、接続電極上に第２のバンプ３２を設けることで、第２のバンプを形成するための位置あわせが容易であり、第２のバンプの形状および大きさを一定とした場合、均等に放熱が行われることで、長時間均一に発光することが可能となり、発光むらを防ぐことができる。
【００３７】
本実施の形態２の好ましい形態を、以下に挙げる。図３は本実施の形態における半導体発光装置を断面から見たときの模式断面図である。
【００３８】
サファイア基板上にｎ型窒化物半導体層１２、窒化物半導体活性層１０、およびｐ型窒化物半導体層１３が順次積層され、形成された複数個の窒化物半導体発光素子において、隣りあった２つの半導体素子を接続電極により電気的に接続し、大面積の発光素子とした場合、ｎ側オーミック電極１４上およびｐ側パッド電極１６上に形成された外部接続電極２２（図中においてｎ側を２２ａ、ｐ側を２２ｂとする）に金属材料からなる第１のバンプ３１を設け、さらに、各素子を電気的に接続している接続電極上２１に、第１のバンプ３１と同様の金属材料からなる第２のバンプ３２を設ける。
【００３９】
第２のバンプ３２を設けることにより、第１のバンプ３１からの放熱が十分行われず堆積した熱が、第２のバンプ３２を介して実装基体２４へと導かれる。
【００４０】
好ましくは、複数個の半導体素子の隣りあった素子を、互いに電気的に接続しているすべての接続電極２１上の絶縁保護膜１８を開口し、第２のバンプ３２を設けるものであり、金属からなる接続電極２１上に、同様の成分からなる第２のバンプ３２を設けることで、絶縁保護膜上にバンプを設ける場合と比較して、より放熱性が高まる。
【００４１】
前記第２のバンプ３２と接続電極２１の間には、パッド電極と同様の金属材料からなるボンディングパッドを形成してもよい。
【００４２】
また、外部と導通されず、絶縁状態で存在する第２のバンプ３２および第２のバンプが形成されるボンディングパッドは、複数個形成される方が、実装基体２４と接する面が多くなり、放熱性が増すので好ましい。
【００４３】
また、前記第２のバンプ３２は前記第１のバンプ３１と同様の材料からなる金属又はそれらの合金或いは、熱伝導率の良い他の材料からなる金属であってもよく、好ましくは、前記第２のバンプ３２の下に形成されるボンディングパッドより、熱伝導率のよい金属によって形成されるものである。
【００４４】
さらに実装基体２４は、バンプと接続する部分に、熱伝導率のよい金属が実装基体２４の表面上に、或いは実装基体２４を貫通した状態で埋め込まれているなどの形状であると、放熱効果が高まり、より好ましい。
【００４５】
実施の形態２で用いられる（第１および第２の）バンプは、実施の形態１と同様に、Ｓｎ−Ａｇ−ＣｕおよびＳｎ−Ｃｕ−Ｎｉ、Ｓｎ、Ａｕ、Ｉｎ、Ａｕ−Ｐｂ、Ｓｎ−Ｐｔ、Ｉｎ−Ｓｎ、Ｓｎ−Ｐｂなどの一般にバンプとして用いられる材料が挙げられる。特にＳｎ−Ａｇ−ＣｕおよびＳｎ−Ｃｕ−Ｎｉは実装性の点で優れている。
【００４６】
また、バンプの形成方法としても、実施の形態１と同様に、はんだ材料を用いての溶着、めっき、スタッドバンプなどに用いるボール、スクリーン印刷、または金を用いためっき、ボール、さらにはポリマーを用いたスクリーン印刷などが挙げられ、電極上、電極と対向する実装基体上、もしくは電極上と電極と対向する実装基体上の両方、のいずれかの位置に、上記バンプを形成し、実装基体と接合することで形成されるが、特に金を用いたバンプの場合は、実装基体側にも、接着する際のバンプに対向する位置に金を形成しておき、金−金接合による金バンプを形成するのが好ましい。
【００４７】
本実施の形態は、はんだをバンプとして用いているが、金などのはんだを用いないバンプを形成してもよく、その場合、実装基体への実装方法としては、（１）バンプと実装基体との間に新たにはんだを形成し、接続させる方法、（２）バンプと実装基体との間に異方性導電フィルムや異方性導電ペーストを介して接続させる方法などがある。
【００４８】
また、本実施の形態において、外部接続電極は、ｐ側パッド電極およびｎ側パッド電極（ｎ側パッド電極を設けない場合は、ｎ側オーミック電極）の膜厚を大きくすることで、省略が可能である。
【００４９】
さらにまた、外部接続電極（外部接続電極を設けない場合は、ｐ側パッド電極およびｎ側パッド電極）自体を第１のバンプとし、接続電極或いはボンディングパッド自体を第２のバンプとして実装基体に実装することも可能である。
【００５０】
また実施の形態２において、半導体素子が３つの場合について説明したが、本発明はこれに限られるものではなく、２つの半導体素子を用いて構成した物であってもよいし、３以上の半導体素子で構成したものであってもよい。
【００５１】
【実施例１】
（基板）
サファイア（ｃ面）よりなる基板１１をＭＯＶＰＥの反応容器内にセットし、水素を流しながら、基板の温度を１０５０℃まで上昇させ、基板のクリーニングを行う。この基板としては他にＲ面Ａ面を主面とするサファイア基板、スピネル（ＭｇＡｌ_２Ｏ_４）のような絶縁性実装基体２４などでもよい。
（ｎ型窒化物半導体）
基板をクリーニング後、ｎ型窒化物半導体層１２を次の順序で成長させる。
【００５２】
基板の温度を５１０℃まで下げ、基板１１上にＧａＮよりなるバッファ層を１００Å成長させる。
【００５３】
次にバッファ層成長後、温度を１０５０℃まで上昇させ、アンドープＧａＮ層を１．５μｍの膜厚で成長させる。
【００５４】
続いて１０５０℃で、Ｓｉを４．５×１０^１８／ｃｍ^３ドープしたＧａＮ層を２．２μｍの膜厚で成長させる。
【００５５】
次に１０５０℃で、アンドープＧａＮ層を３０００Åの膜厚で、さらにＳｉを４．５×１０^１８／ｃｍ^３ドープしたＧａＮ層を３００Å、さらにアンドープＧａＮ層を５０Åの膜厚で成長させる。
【００５６】
続いて同様の温度で、アンドープＧａＮよりなる第１の層を４０Å、温度を８００℃にして、続いてアンドープＩｎ_０．１３Ｇａ_０．８７Ｎよりなる第２の層を２０Åの膜厚で成長させ、これらの操作を繰り返し、第１＋第２＋の順で交互に１０層ずつ積層させ、最後に第１の層を積層させた、ｎ型多層膜層を成長させる。
（窒化物半導体活性層）
次にｎ型窒化物半導体層１２を成長後、アンドープＧａＮよりなる障壁層を２００Åの膜厚で成長させ、続いて温度を８００℃にして、Ｓｉを５×１０^１７／ｃｍ^３ドープしたＩｎ_０．３Ｇａ_０．７Ｎよりなる井戸層を３０Åの膜厚で成長させる。そして障壁＋井戸＋障壁＋井戸…の順で障壁層を６層と、井戸層５層を交互に積層して、総膜厚１３５０Åの多重量子井戸よりなる窒化物半導体活性層１０を積層させる。
（ｐ型窒化物半導体層）
窒化物半導体活性層１０成長後、ｐ型窒化物半導体１３を次の構成で成長させる。
【００５７】
まず１０５０℃で、Ｍｇを５×１０^１９／ｃｍ^３ドープしたｐ型Ａｌ_０．１Ｇａ_０．９Ｎよりなる第３の層を２５Åの膜厚で成長させ、続いてアンドープＧａＮよりなる第４の層を２５Åの膜厚で成長させ、これらの操作を繰り返し、第３＋第４の順で交互に４層ずつ積層した超格子よりなるｐ型多層膜層を２００Åの膜厚で成長させる。
【００５８】
続いて１０５０℃で、Ｍｇを１×１０^２０／ｃｍ^３ドープしたｐ型ＧａＮよりなる層を２７００Åの膜厚で成長させる。
【００５９】
以上のようにして窒化物半導体を成長させたウエハを反応容器から取り出し、ｎ型窒化物半導体層１２を露出するために、露出させる部分を除くｐ型窒化物半導体１３の上にＳｉＯ_２マスクを形成し、ＲＩＥによって、エッチングを行い、ｎ型窒化物半導体層１２（ＳｉドープＧａＮ層１２２）の表面を露出させる。
【００６０】
次にｐ型窒化物半導体層１３のほぼ全面を開口させ、他の部分を覆うようにレジストを塗布し、開口させたｐ型窒化物半導体層上にＮｉを１００Å、Ｐｔを５００Å積層後、アニールしてｐ側オーミック電極１５を形成する。さらにｐ側オーミック電極１５の一部に外部と接続するための電極用にＰｔを３０００Å、Ｎｉを６０Åからなるｐ側パッド電極１６を形成し、同時にｐ側パッド電極１６以外のｐ側オーミック電極上に１つのＰｔ／Ｎｉ（３０００Å／６０Å）のボンディングパッド１９を形成する。
【００６１】
次にレジストを除去し、今度はｎ型窒化物半導体層上にＷを２００Å、Ａｌを１０００Å、Ｗを５００Å、Ｐｔを３０００Å、Ｎｉを６０Åの順で積層したｎ側オーミック電極１４を形成する。
【００６２】
次に全面にＳｉＯ_２よりなる絶縁保護膜１７を１．５μｍの膜厚で形成し、ｐ側パッド電極１６とｎ側オーミック電極１４の一部およびｐ側オーミック電極１５上のボンディングパッド１９をＲＩＥにより露出させる。
最後にダイシングによりチップ化し、窒化物半導体発光素子を得る。
【００６３】
次に、窒化物半導体素子のｎ側オーミック電極１４およびｐ側パッド電極１６およびボンディングパッド１９をＳｎ−Ａｇ−Ｃｕからなる溶融はんだの層に浸漬し、引き上げることでＳｎ−Ａｇ−Ｃｕからなるバンプを形成する。
【００６４】
さらに、バンプが形成された半導体素子を実装基体２４へフェイスダウン実装（フリップチップボンディング）にするため、ｎ型およびｐ型半導体層を下側にし、第１のバンプ３１が実装基体の配線用電極２３に対向する位置で、前記はんだ層からなる第１のバンプ３１および第２のバンプ３２と実装基体とを、半田リフローにより溶接させることで接続する。
【００６５】
以上のようにして、図１に示すような窒化物半導体発光装置を形成する。
【００６６】
また、本実施例とは異なるが、ｐ側パッド電極上にバンプを設け、ｎ側オーミック電極上にｎ側パッド電極を形成し、その上にバンプを設けるという形態であってもよい。
【００６７】
【実施例２】
次に、３つの半導体素子を並べ大面積とした形態を例として、実施の形態２の実施例を以下に示す。
【００６８】
サファイア基板上にｎ型窒化物半導体層、窒化物半導体活性層、ｐ型窒化物半導体層を、実施例１と同様の方法で積層する。
【００６９】
次に窒化物半導体を成長させたウエハを反応容器から取り出し、分離溝を形成する部分を除きウエハ全体にＳｉＯ_２マスクを形成し、ＲＩＥによって、サファイア基板に到達するまでエッチングを行うことにより分離溝４１を設け、半導体素子１、２、３を形成する。
【００７０】
次にｎ型窒化物半導体層上にｎオーミック電極およびｐ型窒化物半導体層上にｐオーミック電極、ｐパッド電極を実施例１と同様の方法で形成する。
【００７１】
本実施例２の半導体発光装置の半導体素子１、２、３において、各半導体層および電極は図３に示すような構造であり、それぞれは以下のように形成される。
【００７２】
ｎ型窒化物半導体層１２は、好ましくはサファイア基板１１上に形成された膜厚１．５μｍのアンドープＧａＮ層、膜厚２．２μｍのＳｉドープＧａＮ層、膜厚３０００ÅのアンドープＧａＮ層、膜厚３００ÅのＳｉドープＧａＮ層、膜厚５０ÅのアンドープＧａＮ層、多層膜層の積層構造とする。このようにｎ層１２を上記積層構造とすることにより、順方向電圧を低くできかつ発光効率を良くできる。なお、多層膜層１２６は、好ましくは、アンドープＧａＮよりなり膜厚４０Åの第１の層と、アンドープＩｎ_０．１３Ｇａ_０．８７Ｎよりなり膜厚２０Åの第２の層を交互にそれぞれ１０層になるように積層することにより構成する。
【００７３】
また、積層構造のｎ層全体としての抵抗率は、実質的には、膜厚２．２μｍのＳｉドープＧａＮ層により決まり、この層の抵抗率を５．５〜７．２×１０^−３Ωｃｍの範囲でかつ膜厚が２．０μｍ以上に設定することが好ましく、このようにすると窒化物半導体活性層１０全体により均一に電流を注入することができ、より均一な発光が得られる。
【００７４】
尚、ＧａＮ層において、３×１０^１８〜６×１０^１８ｃｍ^−３の範囲でＳｉをドープすることにより、抵抗率が５．５〜７．２×１０^−３Ωｃｍの範囲のＳｉドープＧａＮ膜を構成できる。
【００７５】
窒化物半導体活性層１０は、ｎ層１２とほぼ同一の長さとｎ層１２より狭い幅を有する長方形であって、その１つの長辺がｎ層１２の１つの長辺に実質的に一致するようにｎ層１２上に形成される。このように形成することにより、ｎ層１２上に窒化物半導体活性層１０に沿ってｎ側オーミック電極を形成するための領域が確保される。
【００７６】
ここで、本実施例２では、窒化物半導体活性層１０の幅は、ｎ側オーミック電極から離れた側に位置する長辺とｎ側オーミック電極との距離が２２０μｍになるように設定した。
【００７７】
ｎ側オーミック電極１４は、窒化物半導体活性層１０とほぼ同一の長さを有し、ｎ層１２上に、窒化物半導体活性層１０に沿ってかつ窒化物半導体活性層１０と近接して形成される。更にこのｎ側オーミック電極１４と窒化物半導体活性層１０との間隔は、製造上の制約により、１０〜２０μｍに設定されるが、本発明においては間隔を１０μｍ以下にすることが好ましく、このようにすると、均一に電流を注入することができる幅を大きくすることができる。
【００７８】
また、ｎ側オーミック電極１４は、ｎ層１２とのオーミック接触を良好にするために、ＷとＡｌを含む層とすることが好ましく、更に好ましくは、Ｗ層（２００Å）、Ｗ層（５００Å）、Ｐｔ層（３０００Å）、Ｎｉ層（６０Å）を順次積層することにより形成する。
【００７９】
ｐ型窒化物半導体層１３は、窒化物半導体活性層１０と同一平面形状を有して窒化物半導体活性層１０上に重ねて形成される。
【００８０】
実際には、窒化物半導体活性層１０およびｐ型窒化物半導体層１３は、ｎ層１２上に窒化物半導体活性層１０およびｐ型窒化物半導体層１３を重ねて形成した後、ｎ側オーミック電極１４を形成するｎ型窒化物半導体層１２表面を露出させるために一括してエッチングすることにより形成する。
【００８１】
尚、ｐ型窒化物半導体層１３は、１５００Åの厚さに形成した。
【００８２】
ｐ側オーミック電極１５は、ｐ型窒化物半導体層１３上のほぼ全面に形成され、ｐ型窒化物半導体層１３と良好なオーミック接触を得るために、Ｎｉ層とＰｔ層とを積層することにより構成することが好ましく、より好ましくは、Ｎｉ層１００ÅとＰｔ層５００Åを積層することにより構成する。
【００８３】
そして、ｐ側パッド電極１６は、例えば、膜厚３０００ÅのＰｔからなり、ｐ側オーミック電極１５上において、ｎ側オーミック電極１４とは離れた側に位置するｐ側オーミック電極１５の長辺に沿って形成される。
【００８４】
上述のように構成された半導体素子１、２、３は、絶縁保護膜１７により素子間が分離され、接続電極２１により以下のように接続される。
【００８５】
絶縁保護膜１７は、各半導体素子のｐ側パッド電極１６上およびｎ側オーミック電極１４上を除いて素子全体を覆うように形成される。
【００８６】
接続電極２１は、半導体素子１のｎ側オーミック電極１４上、分離溝４１に形成された絶縁保護膜１７および半導体素子２のｐ型オーミック電極１６上に連続して形成され、これにより、半導体素子１のｎ側オーミック電極１４と半導体素子２のｐ側オーミック電極１６が接続される。
【００８７】
また、接続電極２１は、半導体素子２と半導体素子３との間においても同様に形成され、これにより、半導体素子２のｎ側オーミック電極１４と半導体素子３のｐ側オーミック電極１６が接続される。接続電極２１は、Ｐｔ又はＡｕ等、種々の金属で構成することができるが、ｐおよびｎオーミック電極との密着性を良好にするために、Ｔｉ（例えば４００Å）、Ｐｔ（例えば、６０００Å）、Ａｕ（例えば、１０００Å）、Ｎｉ（例えば、６０Å）を順に積層した構造とすることが望ましい。
【００８８】
尚、本実施例ではさらに、半導体素子１のｐ側パッド電極１６上に接続電極２１と同様の材料からなる外部接続電極２２ｂが形成され、半導体素子３のｎオーミック電極１４上に接続電極２１と同様の材料からなる外部接続電極２２ａが形成される。
【００８９】
次に、絶縁保護膜１８はｐ側外部接続電極２２ｂ、ｎ側外部接続電極２２ａおよび各接続電極２１上を除いて、素子全体を覆うように形成される。
【００９０】
最後にダイシングによりチップ化し、窒化物半導体発光素子を得る。
【００９１】
次に、窒化物半導体発光素子のｎ側外部接続電極２２ａ、ｐ側外部接続電極２２ｂおよび各半導体素子を互いに接続する接続電極２１を、Ｓｎ−Ａｇ−Ｃｕからなる溶融はんだの層に浸漬し、引き上げることで、Ｓｎ−Ａｇ−Ｃｕからなるバンプを形成する。
【００９２】
さらに、バンプが形成された半導体素子を、実装基体２４へフリップチップボンディング（フェイスダウン型実装）にするため、ｎ型およびｐ型半導体層を下側にし、第１のバンプ３１が実装基体の配線用電極２３に対向する位置で、前記はんだ層からなる第１のバンプ３１および第２のバンプ３２と実装基体とを、半田リフローにより溶接させることで接続する。
【００９３】
また、本実施例とは異なるが、ｐ側パッド電極上にバンプを設け、ｎオーミック電極上にｎ側パッド電極を形成し、その上にバンプを設けるという形態であってもよい。
【００９４】
以上のようにして、図３に示すような大面積で発光する窒化物半導体発光装置を形成する。
［実施例３］
実施例３は図３に示すような構造であり、実施例２とバンプの形成方法、バンプの材料が異なる。
【００９５】
基板上に半導体素子１、２、３を形成し、外部接続電極２２ａ、２２ｂを形成し、絶縁保護膜１８を形成するまでは実施例２と同様にして形成する。
【００９６】
次に、Ａｕをｎ側外部接続電極２２ａ、ｐ側外部接続電極２２ｂおよび各半導体素子を互いに接続する接続電極２１上に形成する。
【００９７】
さらに今度は実装基体側の、半導体素子上に形成したＡｕと対向する位置にもＡｕを形成する。最後にそれぞれに形成したＡｕに超音波振動を与えて接合させ、金からなる第１のバンプ３１と第２のバンプ３２を形成する。
【００９８】
以上のようにして、図３に示すような大面積で発光する窒化物半導体発光装置を形成する。
【００９９】
【発明の効果】
以上詳細に説明したように、本発明に係わる半導体発光装置は、従来のｎ側電極およびｐ側電極上に形成するバンプと同様のバンプを、前記ｎ側電極およびｐ側電極上以外の部分に設けることにより、放熱効果を高め、半導体素子に生じる熱の堆積が原因となって起こる、素子の劣化や寿命、発光能力に関する問題を解消することができる。
【０１００】
また、本発明の効果は、実施の形態２で述べたように、複数個の半導体素子を並べ、発光面積を大面積とする半導体発光装置において、より効果が顕著となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１を示す半導体発光装置の模式断面図。
【図２】本発明の実施の形態２における、半導体素子１、２、３を成長方向側からみた模式図。
【図３】本発明の実施の形態２を示す半導体発光装置の模式断面図。
【符号の説明】
１０・・・活性層、
１１・・・基板、
１２・・・ｎ層（ｎ型窒化物半導体層）、
１３・・・ｐ層（ｐ型窒化物半導体層）、
１４・・・ｎ側オーミック電極、
１５・・・ｐ側オーミック電極、
１６・・・ｐ側パッド電極、
１７、１８・・・絶縁保護膜、
１９・・・ボンディングパッド、
２１・・・接続電極、
２２・・・外部接続電極（２２ａはｎ側、２２ｂはｐ側）、
２３・・・配線用電極、
２４・・・実装基体、
３１・・・第１のバンプ、
３２・・・第２のバンプ、
４１・・・分離溝。[0001]
[Prior art]
In recent years, a semiconductor element formed using a nitride semiconductor has been used for various purposes as a light emitting element capable of emitting blue light.
[0002]
In a semiconductor device configured using this nitride semiconductor, an n-type nitride semiconductor layer, a nitride semiconductor active layer, and a p-type nitride semiconductor layer are usually stacked in this order on a sapphire substrate, and a p-side layer and a nitride layer are formed. An n-side ohmic electrode is formed on the n-type nitride semiconductor layer exposed by removing a part of the oxide semiconductor active layer, and a p-side ohmic electrode is formed on the p-type nitride semiconductor layer.
[0003]
A conventional light emitting device using a nitride semiconductor has a so-called semiconductor side that outputs light emitted from a p-type nitride semiconductor side through a positive electrode having translucency formed on the p-type nitride semiconductor layer. It is divided into a light emitting type and a substrate side light emitting type that outputs light emitted through a translucent sapphire substrate.
[0004]
Among nitride semiconductor light emitting devices, in particular, gallium nitride based semiconductor devices usually have a characteristic that the resistance value of a p-type nitride semiconductor is relatively high. By forming a p-side ohmic electrode, current is injected into the entire nitride semiconductor active layer. In the nitride semiconductor light emitting device, it is necessary to form an n-electrode on a part of the n-type nitride semiconductor as described above, and to form both the p-side electrode and the n-side electrode on the growth surface side of the nitride semiconductor layer. Therefore, current is difficult to be injected into the entire nitride semiconductor active layer. Therefore, an n-side ohmic electrode is formed at one corner of the n-type nitride semiconductor layer, and the other corner on the p-side ohmic electrode that forms a diagonal with the one corner is electrically connected to the outside. A p-side pad electrode for conduction is formed, and an n-side pad electrode is formed on the n-side ohmic electrode so that current is easily injected into the entire active layer of the nitride semiconductor.
[0005]
In other words, the gallium nitride based semiconductor element is configured using an insulating sapphire substrate, and the resistance value of the p-type nitride semiconductor is relatively large. Because there are different circumstances, the p-side ohmic electrode is provided on almost the entire surface of the p-type gallium nitride semiconductor layer, and the n-side ohmic electrode and the p-side pad electrode are formed at diagonal positions in the active layer. It has a unique configuration that allows current to be injected efficiently.
[0006]
Further, in the conventional nitride semiconductor light emitting device, in order to protect the semiconductor layer and the electrode layer, insulative protection except for the connection portion with the external circuit on the n-side pad electrode and the p-side pad electrode A film is formed. In the conventional nitride semiconductor light emitting device configured as described above, the connecting portions of the positive and negative pad electrodes with the external circuit are respectively connected to the wiring substrate by, for example, flip chip bonding, and the emitted light is It is output via a translucent substrate.
[0007]
[Problems to be solved by the invention]
However, when trying to obtain a large-area nitride semiconductor light-emitting device, especially a gallium nitride-based semiconductor device by the above method, the following problems arise. With the above-described unique configuration in which the p-side ohmic electrode is provided on almost the entire surface of the p-type gallium nitride based semiconductor layer and the n-side ohmic electrode and the p-side pad electrode are formed at diagonal positions, light emission of a large area is possible. In the case of forming an element, the current injected into the nitride semiconductor active layer can be regarded as almost constant in a certain distance range from the n-side ohmic electrode, but suddenly decreases beyond that range, Uniform light emission is also difficult.
[0008]
For example, in a gallium nitride-based light emitting device formed by laminating an n-type nitride semiconductor layer, a nitride semiconductor active layer, and a p-type nitride semiconductor layer on a sapphire substrate, the distance is within 250 μm from the n-side ohmic electrode. The current injected into a certain nitride semiconductor active layer is substantially constant, but decreases rapidly when separated by 250 μm or more. Actually, the current injected into the nitride semiconductor active layer starts to gradually decrease when the distance is more than 220 μm, but the current value can be regarded as substantially constant up to 250 μm.
[0009]
In addition, this phenomenon (a phenomenon in which the injected current sharply decreases when the nitride semiconductor active layer is separated by 250 μm or more) is considered to be caused by the resistance value of the n-type nitride semiconductor layer. It has been confirmed that there is almost no change in the range of the resistance value of the n-type nitride semiconductor layer.
[0010]
From the above knowledge, even when a rectangular nitride semiconductor active layer and a p-type nitride semiconductor layer that are long in one direction are formed on the n-type nitride semiconductor layer, the distance from the n-side ohmic electrode is reduced. When the distance is within a certain range (within a certain range), preferably within 250 μm, the current can be injected almost uniformly into the entire nitride semiconductor active layer.
[0011]
When obtaining a light-emitting element with a large area, the p-side ohmic electrode is provided on almost the entire surface of the p-type gallium nitride semiconductor layer, and the n-side ohmic electrode and the p-side pad electrode are formed at diagonal positions. Since it is difficult for the above-described reason to enlarge the unique structure by similar shape, a light emitting device in which a nitride semiconductor active layer exists on a single substrate at a desired certain distance is linear or It is preferable to configure by arranging a plurality in an array.
[0012]
However, when a plurality of semiconductor elements are arranged on a substrate by the above method and a large-area light emitting element (LED chip) connected to each semiconductor element is mounted on a mounting substrate, the nitride semiconductor active layer is substantially uniform. However, since the area becomes large, a problem of heat dissipation against heat generated from the active layer arises. A semiconductor element that is mounted on a substrate with an element having a conventional area to form a light-emitting device receives heat from a pair of positive and negative bumps provided on a pad electrode formed on an ohmic electrode to be electrically connected to the outside. The heat was dissipated and there was not much need for heat dissipation. However, if heat is deposited without sufficient heat dissipation in a portion away from the pair of positive and negative bumps due to, for example, an increase in area, the element deteriorates, and the lifetime and constant light output are maintained. Problems such as continuing to affect the light emission ability will become apparent.
[0013]
Therefore, the present invention has an object to provide a semiconductor light-emitting device with improved light-emitting performance, such as improved heat dissipation of the light-emitting element, excellent lifetime, and constant light output, and has a large area and heat dissipation efficiency. An object of the present invention is to provide an integrated semiconductor light emitting device with good quality.
[0014]
[Means for Solving the Problems]
The semiconductor light emitting device in the present invention is A semiconductor light emitting device comprising: a light emitting element provided with a plurality of semiconductor elements on a substrate; and a mounting base on which the light emitting element is mounted, wherein the electrode of the semiconductor element and the mounting base are electrically connected The light emitting element is connected to the mounting substrate by a pair of positive and negative first bumps and a second bump electrically insulated from the mounting substrate. .
[0015]
Also, in a semiconductor light emitting device in which a plurality of semiconductor elements are formed on a substrate and mounted on a mounting substrate,
The semiconductor light emitting device includes: a first bump electrically connected to the mounting substrate; and a second bump electrically insulated from the mounting substrate.
It is characterized by having. The first bump is connected to the positive electrode and the negative electrode of the semiconductor element, respectively, and is electrically connected to the outside. In addition to the first bump formed on the electrode connected to the outside, By providing one or a plurality of bumps as the two bumps, even in the heat deposited on a portion away from the first bump on the electrode connected to the outside, that is, in a portion where heat conduction is difficult, By providing the bumps, the contact area with the mounting substrate is increased, so that the heat dissipation efficiency to the mounting substrate is improved. As a result, the deterioration of the element can be prevented and the life of the semiconductor light emitting device can be improved.
[0016]
Further, the number of the second bumps can be appropriately determined according to the distance between a pair of positive and negative electrodes connected to the outside.
[0017]
In order to achieve the above objective, The second bump above In the groove | channel which isolate | separates as two adjacent semiconductor elements on the recording substrate, it arrange | positions at the connection electrode which connects the positive / negative electrode of the said adjacent semiconductor element . As a result, the heat dissipation effect is particularly prominent in a large-area light-emitting element where the distance between the bumps is long and heat is likely to accumulate.
[0018]
Further, the substrate has translucency and exhibits a remarkable effect in a semiconductor device mounted by flip chip with the light extraction surface as the substrate side. Further, when the light extraction surface is on the substrate side by such a flip chip mounting method, the light emission efficiency is improved.
[0019]
In the semiconductor device, an n-type nitride semiconductor layer, a nitride semiconductor active layer, and a p-type nitride semiconductor layer are sequentially stacked, and a part of the p-type nitride semiconductor and the nitride semiconductor active layer is removed. The n-side ohmic electrode is formed on the exposed n-type nitride semiconductor layer, and the p-type ohmic electrode is formed on the p-type nitride semiconductor layer.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
A semiconductor light emitting device according to an embodiment of the present invention is a so-called substrate side light emitting type semiconductor element that outputs light emitted through a light-transmitting substrate. For example, as shown in FIG. An n-type nitride semiconductor layer, a nitride semiconductor active layer, and a p-type nitride semiconductor layer are stacked on a substrate, and p-side and n-side ohmic electrodes are formed on each layer, and a part of the p-side ohmic electrode In the semiconductor element in which the p-side pad electrode is formed, a first bump made of metal is provided on the n-side ohmic electrode and the p-side pad electrode, and further made of the same metal material as the first bump. A second bump is provided and is mounted on the mounting substrate.
[0021]
Normally, bumps are provided between the p-side and n-side electrodes and the mounting substrate when the semiconductor element is mounted on the mounting substrate by face-down mounting, and are used for the purpose of bonding the semiconductor element and the mounting substrate. More specifically, a p-side ohmic electrode is formed on the entire surface of an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer, which are sequentially stacked on a substrate made of sapphire. A pad electrode is formed in part. On the other hand, an n-side ohmic electrode is formed on the n-type nitride semiconductor layer from which the p-type semiconductor layer and the active layer are removed and the surface is exposed. An insulating protective film is formed on the p-side pad electrode and the n-side ohmic electrode. Solder using a low melting point metal such as tin-silver-copper alloy (Sn-Ag-Cu) or tin-copper-nickel alloy (Sn-Cu-Ni) on the p-side pad electrode and n-side ohmic electrode A first bump made of is provided.
[0022]
In addition to the above materials, bumps used in the present invention are tin (Sn), gold (Au), indium (In), gold-lead alloy (Au—Pb), tin-platinum alloy (Sn—Pt), indium— Examples of the material generally used for bumps include tin alloy (In—Sn) and eutectic tin-lead (Sn—Pb). In particular, Sn—Ag—Cu and Sn—Cu—Ni are excellent in terms of mountability. By providing the first bumps made of these materials, the semiconductor element is bonded to the mounting substrate, and the bumps on the n-side and p-side electrodes are electrically connected to the outside.
[0023]
In addition, bump formation methods include welding using a solder material, plating, balls used for stud bumps, screen printing, plating using gold, balls, and screen printing using a polymer. The bump is formed on either the electrode, the mounting substrate facing the electrode, or both the electrode and the mounting substrate facing the electrode, and the bump is formed and bonded to the mounting substrate. In particular, in the case of a bump using gold, it is preferable to form gold on the mounting substrate side at a position facing the bump when bonding, and to form a gold bump by gold-gold bonding.
[0024]
The semiconductor light-emitting device of the present invention is a portion different from the first bump 31 formed on the n-side ohmic electrode 14 and the p-side pad electrode 16 even in portions other than on the n-side and p-side electrodes. In addition, one or a plurality of second bumps 32 are provided, and the second bumps 32 are not easily transmitted from the first bumps 31 on the n-side or p-side electrodes to the mounting substrate 24. The second bumps 32 are not electrically connected to the outside. The second bumps 32 are not electrically connected to the outside.
[0025]
The second bump 32 may be made of a metal made of the same material as the first bump 31 or an alloy thereof, or another material having a good thermal conductivity. As the method for forming the bump, the same method as the method for forming the first bump described above can be used.
[0026]
A bonding pad 19 may be formed between the second bump 32 and the insulating protective film on the nitride semiconductor layer.
[0027]
Since the bonding pad 19 is formed between the bump and the insulating protective film, alignment when forming the second bump 32 is facilitated, and the bump is easily provided.
[0028]
In addition, when the bonding pad 19 is formed on the ohmic electrode 15 with the insulating protective film 17 opened, heat is transmitted without passing through the insulating protective film 17, so that the heat dissipation effect can be enhanced more efficiently. Even if the second bump 32 is formed on the bonding pad 19, the thickness is considered so as not to affect the element, and is similar to the n-side ohmic electrode 14 and the p-side pad electrode 16 that are electrically connected to the external electrode. Even a metal made of the above material may be used.
[0029]
In this embodiment, solder is used as bumps, but bumps not using solder such as gold may be formed. In that case, as a mounting method on the mounting substrate, (1) bump and mounting substrate are used. There are a method of newly forming and connecting solder between the bumps and (2) a method of connecting between the bump and the mounting substrate via an anisotropic conductive film or anisotropic conductive paste.
[0030]
In the present embodiment, the p-side pad electrode and the n-side pad electrode (or the n-side ohmic electrode if no n-side pad electrode is provided) are used as the first bumps, and the bonding pad itself is used as the second bump. It is also possible to mount on a mounting substrate.
[0031]
Note that this embodiment is also applied to a case where a plurality of semiconductor elements are arranged to form a large-area light-emitting element.
[0032]
By satisfying these conditions, for example, as seen in a large-area light-emitting element, the heat dissipation in the semiconductor element having a problem that the distance from the bump on the electrode is long and the heat radiation is not sufficiently performed is improved, and the active layer Since the heat generated from the heat is dissipated without being deposited, deterioration of the semiconductor light emitting device can be suppressed.
Embodiment 2
In the nitride semiconductor light emitting device of the second embodiment, for example, three rectangular semiconductor elements 1, 2, and 3 are arranged in parallel on a 1000 μm × 1000 μm sapphire substrate as shown in FIG. In order to increase the height, a plurality of bumps are provided on the connection electrodes connecting the elements, and the contact area with the mounting substrate 24 is increased, so that heat can be easily and evenly dissipated in the process. Suppresses the temperature rise of the light emitting element in the part where the heat dissipation is relatively long and the heat dissipation is insufficient, and as a result, the semiconductor light emitting device with long life and stable and uniform light emitting capability is realized. it can.
[0033]
More specifically, as in the second embodiment of the present invention, when a large-area light-emitting element is obtained by arranging a plurality of semiconductor elements, an n-side ohmic electrode provided on the n-type nitride semiconductor and the nitride semiconductor It is desirable that the distance between the active layer and the other long side of the p-type nitride semiconductor layer is a preferable distance, and a plurality of elements are formed on the substrate to increase the area. The preferable distance here is the maximum value of the distance at which the current injected into the nitride semiconductor active layer becomes substantially constant as described above, and this varies depending on the resistance value of the nitride semiconductor.
[0034]
However, when a light emitting element having a large area is formed and flip-chip mounted in this manner, bumps (first bumps 31) are formed on a pair of positive and negative electrodes connected to the outside, and the first bumps are formed. The light emitting element is connected to the mounting base 24 via 31, but the other part is filled with a sealing resin called underfill or the like, and the resin has a thermal conductivity as compared with a metal, semiconductor, or insulating protective film. Therefore, the heat generated in these other parts is deposited without being dissipated.
[0035]
For this reason, the second bump is connected to the connection electrode, which is connected to each of the elements formed in a plurality, in the same manner as the first bump 31 (connected to the external electrode and electrically connected). By forming the bumps 32, the second bumps 32 can be brought into contact with the semiconductor element and the mounting substrate 24 during mounting in an electrically independent insulating state, and from the active layer generated in the vicinity of the bumps. Since heat is guided to the mounting substrate 24, it is possible to improve the heat dissipation of the light emitting element.
[0036]
In addition, by providing the second bump 32 on the connection electrode, alignment for forming the second bump is easy, and when the shape and size of the second bump are constant, heat is evenly dissipated. Is performed, it becomes possible to emit light uniformly for a long time, and uneven light emission can be prevented.
[0037]
The preferable form of this Embodiment 2 is given below. FIG. 3 is a schematic cross-sectional view of the semiconductor light emitting device in the present embodiment as viewed from the cross section.
[0038]
An n-type nitride semiconductor layer 12, a nitride semiconductor active layer 10, and a p-type nitride semiconductor layer 13 are sequentially stacked on a sapphire substrate. When a semiconductor element is electrically connected by a connection electrode to form a large-area light-emitting element, external connection electrodes 22 formed on the n-side ohmic electrode 14 and the p-side pad electrode 16 (in the figure, the n-side is 22a). The first bump 31 made of a metal material is provided on the p-side 22b), and further, on the connection electrode 21 that electrically connects each element, the same metal material as the first bump 31 is used. The second bump 32 is provided.
[0039]
By providing the second bump 32, heat is not sufficiently released from the first bump 31, and the accumulated heat is guided to the mounting substrate 24 through the second bump 32.
[0040]
Preferably, the insulating protection film 18 on all the connection electrodes 21 that electrically connect the adjacent elements of the plurality of semiconductor elements to each other is opened, and the second bumps 32 are provided. By providing the second bump 32 made of the same component on the connection electrode 21 made of, the heat dissipation is further improved as compared with the case where the bump is provided on the insulating protective film.
[0041]
A bonding pad made of the same metal material as the pad electrode may be formed between the second bump 32 and the connection electrode 21.
[0042]
In addition, the second bump 32 that is not electrically connected to the outside and is present in an insulating state and the bonding pads on which the second bumps are formed have more surfaces in contact with the mounting substrate 24, and heat dissipation. This is preferable because of increased properties.
[0043]
The second bump 32 may be a metal made of the same material as the first bump 31 or an alloy thereof, or a metal made of another material having a good thermal conductivity. The bonding pad formed under the two bumps 32 is formed of a metal having good thermal conductivity.
[0044]
Furthermore, if the mounting substrate 24 has a shape in which a metal having good thermal conductivity is embedded on the surface of the mounting substrate 24 or in a state of penetrating the mounting substrate 24 at a portion connected to the bump, a heat dissipation effect is obtained. Is more preferable.
[0045]
As in the first embodiment, the (first and second) bumps used in the second embodiment are Sn—Ag—Cu and Sn—Cu—Ni, Sn, Au, In, Au—Pb, Sn— Examples thereof include materials generally used as bumps such as Pt, In—Sn, and Sn—Pb. In particular, Sn—Ag—Cu and Sn—Cu—Ni are excellent in terms of mountability.
[0046]
Also, as in the first embodiment, the bump is formed by welding using a solder material, plating, a ball used for a stud bump, screen printing, or plating using gold, a ball, and a polymer. Screen printing used, and the like. The bump is formed on either the electrode, the mounting substrate facing the electrode, or both the electrode and the mounting substrate facing the electrode. It is formed by bonding, but in the case of bumps using gold in particular, gold is also formed on the mounting substrate side at a position facing the bumps when bonding, and gold bumps by gold-gold bonding are used. Preferably formed.
[0047]
In this embodiment, solder is used as bumps, but bumps not using solder such as gold may be formed. In that case, as a mounting method on the mounting substrate, (1) bump and mounting substrate are used. There are a method of newly forming and connecting solder between the bumps and (2) a method of connecting between the bump and the mounting substrate via an anisotropic conductive film or anisotropic conductive paste.
[0048]
In this embodiment, the external connection electrode can be omitted by increasing the film thickness of the p-side pad electrode and the n-side pad electrode (or the n-side ohmic electrode if no n-side pad electrode is provided). It is.
[0049]
Furthermore, the external connection electrode (p-side pad electrode and n-side pad electrode if no external connection electrode is provided) itself is mounted as a first bump, and the connection electrode or bonding pad itself is mounted as a second bump on the mounting substrate. It is also possible to do.
[0050]
In the second embodiment, the case where the number of semiconductor elements is three has been described. However, the present invention is not limited to this, and the semiconductor element may be configured using two semiconductor elements, or may include three or more semiconductor elements. It may be composed of elements.
[0051]
[Example 1]
(substrate)
The substrate 11 made of sapphire (c-plane) is set in a MOVPE reaction vessel, and the temperature of the substrate is raised to 1050 ° C. while flowing hydrogen to clean the substrate. In addition to this, a sapphire substrate whose main surface is the R plane A surface, spinel (MgAl ₂ O ₄ An insulating mounting base 24 such as) may be used.
(N-type nitride semiconductor)
After cleaning the substrate, the n-type nitride semiconductor layer 12 is grown in the following order.
[0052]
The temperature of the substrate is lowered to 510 ° C., and a buffer layer made of GaN is grown 100 μm on the substrate 11.
[0053]
Next, after growing the buffer layer, the temperature is raised to 1050 ° C., and an undoped GaN layer is grown to a thickness of 1.5 μm.
[0054]
Subsequently, Si is 4.5 × 10 at 1050 ° C. ¹⁸ / Cm ³ A doped GaN layer is grown to a thickness of 2.2 μm.
[0055]
Next, at 1050 ° C., the undoped GaN layer has a thickness of 3000 mm, and further Si is 4.5 × 10 ¹⁸ / Cm ³ A doped GaN layer is grown to a thickness of 300 mm, and an undoped GaN layer is grown to a thickness of 50 mm.
[0056]
Subsequently, at the same temperature, the first layer of undoped GaN is 40 ° C., the temperature is 800 ° C., and then the undoped In _0.13 Ga _0.87 A second layer made of N is grown to a thickness of 20 mm, and these operations are repeated, and 10 layers are alternately stacked in the order of 1 + 2 +, and finally the first layer is stacked. A multilayer layer is grown.
(Nitride semiconductor active layer)
Next, after growing the n-type nitride semiconductor layer 12, a barrier layer made of undoped GaN is grown to a thickness of 200 mm, and subsequently the temperature is set to 800 ° C. ¹⁷ / Cm ³ Doped In _0.3 Ga _0.7 A well layer made of N is grown to a thickness of 30 mm. Then, six barrier layers and five well layers are alternately stacked in the order of barrier + well + barrier + well, and the nitride semiconductor active layer 10 composed of multiple quantum wells having a total film thickness of 1350 mm is stacked.
(P-type nitride semiconductor layer)
After the growth of the nitride semiconductor active layer 10, the p-type nitride semiconductor 13 is grown in the following configuration.
[0057]
First, at 1050 ° C, Mg is 5 × 10 ¹⁹ / Cm ³ Doped p-type Al _0.1 Ga _0.9 A third layer made of N is grown to a thickness of 25 mm, and then a fourth layer made of undoped GaN is grown to a thickness of 25 mm, and these operations are repeated, alternately in the order of 3 + 4 A p-type multilayer film composed of a superlattice layered by four layers is grown to a thickness of 200 mm.
[0058]
Subsequently, Mg is 1 × 10 at 1050 ° C. ²⁰ / Cm ³ A layer made of doped p-type GaN is grown to a thickness of 2700 mm.
[0059]
In order to expose the n-type nitride semiconductor layer 12, the wafer on which the nitride semiconductor has been grown as described above is taken out of the reaction vessel and is exposed on the p-type nitride semiconductor 13 excluding the exposed portion. ₂ A mask is formed, and etching is performed by RIE to expose the surface of n-type nitride semiconductor layer 12 (Si-doped GaN layer 122).
[0060]
Next, almost the entire surface of the p-type nitride semiconductor layer 13 is opened, a resist is applied so as to cover the other portions, and 100 nm of Ni and 500 nm of Pt are stacked on the opened p-type nitride semiconductor layer, and then annealed. Thus, the p-side ohmic electrode 15 is formed. Further, a p-side pad electrode 16 having a Pt of 3000 mm and Ni of 60 mm is formed on a part of the p-side ohmic electrode 15 as an electrode for external connection, and at the same time on the p-side ohmic electrode other than the p-side pad electrode 16 Then, one Pt / Ni (3000/60 mm) bonding pad 19 is formed.
[0061]
Next, the resist is removed, and this time, an n-side ohmic electrode 14 is formed on the n-type nitride semiconductor layer by laminating W in a thickness of 200 mm, Al in a thickness of 1,000 mm, W in a thickness of 500 mm, Pt in a thickness of 3000 mm, and Ni in a thickness of 60 mm.
[0062]
Next, SiO ₂ An insulating protective film 17 made of 1.5 μm is formed, and the p-side pad electrode 16 and part of the n-side ohmic electrode 14 and the bonding pad 19 on the p-side ohmic electrode 15 are exposed by RIE.
Finally, a chip is formed by dicing to obtain a nitride semiconductor light emitting device.
[0063]
Next, the n-side ohmic electrode 14, the p-side pad electrode 16 and the bonding pad 19 of the nitride semiconductor element are dipped in a layer of molten solder made of Sn—Ag—Cu and pulled up to raise a bump made of Sn—Ag—Cu. Form.
[0064]
Further, in order to perform face-down mounting (flip chip bonding) on the semiconductor element on which the bumps are formed, the n-type and p-type semiconductor layers are on the lower side, and the first bumps 31 are wiring electrodes on the mounting base. The first bump 31 and the second bump 32 made of the solder layer and the mounting substrate are connected by welding by solder reflow at a position opposite to 23.
[0065]
As described above, the nitride semiconductor light emitting device as shown in FIG. 1 is formed.
[0066]
Further, although different from the present embodiment, a form in which bumps are provided on the p-side pad electrode, an n-side pad electrode is formed on the n-side ohmic electrode, and a bump is provided thereon may be employed.
[0067]
[Example 2]
Next, an example of the second embodiment will be described below by taking an example in which three semiconductor elements are arranged and have a large area.
[0068]
An n-type nitride semiconductor layer, a nitride semiconductor active layer, and a p-type nitride semiconductor layer are stacked on the sapphire substrate in the same manner as in the first embodiment.
[0069]
Next, the wafer on which the nitride semiconductor is grown is taken out of the reaction vessel, and the entire wafer except for the portion where the separation groove is formed is SiO ₂ A mask is formed, and etching is performed until reaching the sapphire substrate by RIE, thereby providing a separation groove 41 to form semiconductor elements 1, 2, and 3.
[0070]
Next, an n-ohmic electrode is formed on the n-type nitride semiconductor layer, and a p-ohmic electrode and a p-pad electrode are formed on the p-type nitride semiconductor layer by the same method as in the first embodiment.
[0071]
In the semiconductor elements 1, 2, and 3 of the semiconductor light emitting device of Example 2, each semiconductor layer and electrode have a structure as shown in FIG. 3, and each is formed as follows.
[0072]
The n-type nitride semiconductor layer 12 is preferably an undoped GaN layer having a thickness of 1.5 μm, a Si-doped GaN layer having a thickness of 2.2 μm, an undoped GaN layer having a thickness of 3000 μm, and a thickness formed on the sapphire substrate 11. A laminated structure of a 300 Ｓｉ Si-doped GaN layer, an undoped GaN layer having a thickness of 50 、, and a multilayer film layer is formed. Thus, by making the n layer 12 have the above laminated structure, the forward voltage can be lowered and the luminous efficiency can be improved. The multilayer layer 126 is preferably made of undoped GaN, a first layer having a thickness of 40 mm, and undoped In _0.13 Ga _0.87 The second layer made of N and having a thickness of 20 mm is alternately laminated so that there are 10 layers each.
[0073]
Further, the resistivity of the whole n layer of the laminated structure is substantially determined by the Si-doped GaN layer having a film thickness of 2.2 μm, and the resistivity of this layer is 5.5 to 7.2 × 10. ^-3 It is preferable to set the film thickness within a range of Ωcm and a thickness of 2.0 μm or more. In this way, a uniform current can be injected into the entire nitride semiconductor active layer 10 and more uniform light emission can be obtained.
[0074]
In the GaN layer, 3 × 10 ¹⁸ ~ 6 × 10 ¹⁸ cm ^-3 The resistivity is 5.5-7.2 × 10 by doping Si in the range of ^-3 A Si-doped GaN film in the range of Ωcm can be formed.
[0075]
Nitride semiconductor active layer 10 is a rectangle having substantially the same length as n layer 12 and a narrower width than n layer 12, and one long side thereof substantially coincides with one long side of n layer 12. Thus formed on the n layer 12. By forming in this way, a region for forming an n-side ohmic electrode along the nitride semiconductor active layer 10 is secured on the n layer 12.
[0076]
Here, in Example 2, the width of the nitride semiconductor active layer 10 was set such that the distance between the long side located on the side away from the n-side ohmic electrode and the n-side ohmic electrode was 220 μm.
[0077]
The n-side ohmic electrode 14 has substantially the same length as the nitride semiconductor active layer 10, and is formed on the n layer 12 along the nitride semiconductor active layer 10 and in proximity to the nitride semiconductor active layer 10. Is done. Further, the distance between the n-side ohmic electrode 14 and the nitride semiconductor active layer 10 is set to 10 to 20 μm due to manufacturing restrictions, but in the present invention, the distance is preferably 10 μm or less. In this case, the width in which current can be uniformly injected can be increased.
[0078]
The n-side ohmic electrode 14 is preferably a layer containing W and Al in order to improve the ohmic contact with the n layer 12, and more preferably a W layer (200 mm) and a W layer (500 mm). , A Pt layer (3000 Å) and a Ni layer (60 Å) are sequentially stacked.
[0079]
The p-type nitride semiconductor layer 13 has the same planar shape as the nitride semiconductor active layer 10 and is formed on the nitride semiconductor active layer 10.
[0080]
Actually, the nitride semiconductor active layer 10 and the p-type nitride semiconductor layer 13 are formed by overlapping the nitride semiconductor active layer 10 and the p-type nitride semiconductor layer 13 on the n layer 12, and then the n-side ohmic electrode. In order to expose the surface of n-type nitride semiconductor layer 12 forming 14, it is formed by etching all at once.
[0081]
The p-type nitride semiconductor layer 13 was formed to a thickness of 1500 mm.
[0082]
The p-side ohmic electrode 15 is formed on almost the entire surface of the p-type nitride semiconductor layer 13, and in order to obtain good ohmic contact with the p-type nitride semiconductor layer 13, a Ni layer and a Pt layer are stacked. Preferably, it is configured by laminating a Ni layer 100 Å and a Pt layer 500 Å.
[0083]
The p-side pad electrode 16 is made of, for example, Pt having a film thickness of 3000 mm, and extends along the long side of the p-side ohmic electrode 15 located on the side away from the n-side ohmic electrode 14 on the p-side ohmic electrode 15. Formed.
[0084]
The semiconductor elements 1, 2, and 3 configured as described above are separated from each other by the insulating protective film 17, and are connected by the connection electrode 21 as follows.
[0085]
The insulating protective film 17 is formed so as to cover the entire element except on the p-side pad electrode 16 and the n-side ohmic electrode 14 of each semiconductor element.
[0086]
The connection electrode 21 is continuously formed on the n-side ohmic electrode 14 of the semiconductor element 1, the insulating protective film 17 formed in the isolation groove 41, and the p-type ohmic electrode 16 of the semiconductor element 2, whereby the semiconductor element 1 n-side ohmic electrode 14 and p-side ohmic electrode 16 of semiconductor element 2 are connected.
[0087]
Further, the connection electrode 21 is similarly formed between the semiconductor element 2 and the semiconductor element 3, whereby the n-side ohmic electrode 14 of the semiconductor element 2 and the p-side ohmic electrode 16 of the semiconductor element 3 are connected. . The connection electrode 21 can be composed of various metals such as Pt or Au. In order to improve the adhesion with the p and n ohmic electrodes, Ti (for example, 400 mm), Pt (for example, 6000 mm), A structure in which Au (for example, 1000 例えば) and Ni (for example, 60 Å) are sequentially stacked is desirable.
[0088]
In the present embodiment, an external connection electrode 22b made of the same material as the connection electrode 21 is formed on the p-side pad electrode 16 of the semiconductor element 1, and the connection electrode 21 and the n-ohmic electrode 14 of the semiconductor element 3 are formed. An external connection electrode 22a made of the same material is formed.
[0089]
Next, the insulating protective film 18 is formed so as to cover the entire element except for the p-side external connection electrode 22b, the n-side external connection electrode 22a, and the connection electrodes 21.
[0090]
Finally, a chip is formed by dicing to obtain a nitride semiconductor light emitting device.
[0091]
Next, the n-side external connection electrode 22a, the p-side external connection electrode 22b of the nitride semiconductor light-emitting element, and the connection electrode 21 that connects each semiconductor element to each other are immersed in a molten solder layer made of Sn—Ag—Cu, By pulling up, a bump made of Sn—Ag—Cu is formed.
[0092]
Furthermore, in order to perform flip chip bonding (face-down type mounting) on the semiconductor substrate on which the bumps are formed, the n-type and p-type semiconductor layers are on the lower side, and the first bump 31 is a wiring of the mounting base. The first bump 31 and the second bump 32 made of the solder layer and the mounting substrate are connected by welding by solder reflow at a position facing the electrode 23 for use.
[0093]
Further, although different from the present embodiment, a form in which a bump is provided on the p-side pad electrode, an n-side pad electrode is formed on the n-ohmic electrode, and a bump is provided thereon is also possible.
[0094]
As described above, a nitride semiconductor light emitting device that emits light in a large area as shown in FIG. 3 is formed.
[Example 3]
Example 3 has a structure as shown in FIG. 3 and differs from Example 2 in bump formation method and bump material.
[0095]
The semiconductor elements 1, 2, and 3 are formed on the substrate, the external connection electrodes 22a and 22b are formed, and the insulating protective film 18 is formed in the same manner as in the second embodiment.
[0096]
Next, Au is formed on the n-side external connection electrode 22a, the p-side external connection electrode 22b, and the connection electrode 21 that connects the semiconductor elements to each other.
[0097]
Further, this time, Au is also formed at a position facing the Au formed on the semiconductor element on the mounting substrate side. Finally, the first formed bump 31 and the second bump 32 made of gold are formed by applying ultrasonic vibration to the formed Au and bonding them.
[0098]
As described above, a nitride semiconductor light emitting device that emits light in a large area as shown in FIG. 3 is formed.
[0099]
【The invention's effect】
As described above in detail, in the semiconductor light emitting device according to the present invention, bumps similar to those formed on the conventional n-side electrode and p-side electrode are formed on portions other than on the n-side electrode and p-side electrode. By providing, it is possible to enhance the heat dissipation effect, and to solve problems related to element degradation, lifetime, and light emission ability caused by heat accumulation in the semiconductor element.
[0100]
In addition, as described in the second embodiment, the effect of the present invention is more remarkable in a semiconductor light emitting device in which a plurality of semiconductor elements are arranged and the light emission area is large.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a semiconductor light emitting device showing a first embodiment of the present invention.
FIG. 2 is a schematic view of semiconductor elements 1, 2, and 3 as viewed from the growth direction side according to the second embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view of a semiconductor light emitting device showing a second embodiment of the present invention.
[Explanation of symbols]
10 ... active layer,
11 ... substrate
12 ... n layer (n-type nitride semiconductor layer),
13 ... p layer (p-type nitride semiconductor layer),
14 ... n-side ohmic electrode,
15 ... p-side ohmic electrode,
16 ... p-side pad electrode,
17, 18 ... Insulating protective film,
19: Bonding pad,
21 ... Connection electrode,
22 ... external connection electrode (22a is n side, 22b is p side),
23 ... Wiring electrode,
24: Mounting substrate,
31 ... first bump,
32 ... second bump,
41 ... separation groove.

Claims

A light-emitting element provided with a plurality of semiconductor elements on a substrate, and a mounting base on which the light-emitting element is mounted, and a pair of positive and negative electrodes electrically connecting the electrode of the semiconductor element and the mounting base. A semiconductor light emitting device in which the light emitting element is connected to the mounting substrate by a first bump and a second bump electrically insulated from the mounting substrate;
The second bump is disposed in a connection electrode that connects positive and negative electrodes of the adjacent semiconductor elements in a groove that separates two adjacent semiconductor elements on the substrate. apparatus.