JP4045542B2 - パターン形成方法および装置並びにその方法により製造した電子デバイスおよび実装基板 - Google Patents

パターン形成方法および装置並びにその方法により製造した電子デバイスおよび実装基板 Download PDF

Info

Publication number
JP4045542B2
JP4045542B2 JP2002329106A JP2002329106A JP4045542B2 JP 4045542 B2 JP4045542 B2 JP 4045542B2 JP 2002329106 A JP2002329106 A JP 2002329106A JP 2002329106 A JP2002329106 A JP 2002329106A JP 4045542 B2 JP4045542 B2 JP 4045542B2
Authority
JP
Japan
Prior art keywords
pattern
substrate
pattern forming
liquid
fine particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002329106A
Other languages
English (en)
Other versions
JP2004165399A (ja
Inventor
充 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002329106A priority Critical patent/JP4045542B2/ja
Publication of JP2004165399A publication Critical patent/JP2004165399A/ja
Application granted granted Critical
Publication of JP4045542B2 publication Critical patent/JP4045542B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板にパターンを形成する方法に係り、特に液体パターン材料を用いてパターンを形成するパターン形成方法および装置並びにその方法を用いて製造した電子デバイスおよび実装基板に関する。
【0002】
【従来の技術】
従来、LSIなどの半導体装置においてパターンを形成する場合、次のように行なっていた。まず、基板に所定物質からなるパターン形成用膜をCVDなどによって成膜し、その上にフォトリソグラフィー技術を用いて所定のパターンを有するレジスト膜を形成する。次に、レジスト膜をマスクとしてパターン形成用膜をエッチングする。その後、レジスト膜をアッシングなどにより除去することにより、パターンが完成する。
【0003】
この従来のパターン形成方法は、気相反応を利用するために成膜速度が遅いことや、高価な真空装置を使用しなければならない。このため、半導体装置の歩留まりが低下するとともに、半導体装置が高価となる。そこで、水素化珪素液(液体パターン材料)を基板にスピンコートまたは霧状に噴霧して塗布し、これを焼成してシリコン膜を成膜することが提案されている(特許文献1)。
【0004】
【特許文献1】
特開平8−32085号公報
【0005】
【発明が解決しようとする課題】
しかし、上記の特許文献1に記載の方法によりシリコン膜を成膜し、これを所定のパターンに形成する場合、従来と同様にレジスト膜によるマスクの形成、マスクを用いたエッチングなどの工程を必要とする。このため、パターン形成には、多くの工程と、多くの時間とを必要とするとともに、高価な装置を使用しなければならず、半導体装置のコストを充分に下げることが困難である。
【0006】
本発明は、前記従来技術の欠点を解消するためになされたもので、エッチングなどを必要とせずに、パターンを容易に形成できるようにすることを目的としている。
また、本発明は、パターン形成工程を簡略化することを目的としている。
さらに、本発明は、パターン形成の迅速化を図ることを目的としている。
【0007】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係るパターン形成方法は、液体パターン材料を基板に塗布してパターンを形成するパターン形成方法であって、前記液体パターン材料を微粒子化して帯電させるとともに、前記基板の下面に配置しパターン形成領域に対応した形状の電極体に電界を与え、前記基板を回転させながら前記微粒子を前記基板上の前記パターン形成領域に静電吸着させることを特徴としている。
【0008】
液体は、微粒子化されると一般に帯電する。そこで、本発明は、基板のパターン形成領域に電界を与えることにより、液体パターン材料の微粒子をパターン形成領域に静電吸着させることにより、パターン形成領域に液体パターン材料を選択的に塗布することができる。また、空気中に浮遊しやすい微粒子を、静電吸着するようにしているため、液体パターン材料を迅速にパターン形成領域にのみ塗布することができる。そして、パターン形成領域に吸着された液体パターン材料を焼成することにより容易、迅速にパターンを形成することができる。このため、パターン形成用膜のエッチングなどが不要となり、工程の短縮、簡素化、コストの削減を図ることができる。
【0009】
基板は、パターン形成領域の周囲を撥液処理するとよい。パターン形成領域の周囲を撥液処理することにより、パターン形成領域に付着させた液体パターン材料がパターン形成領域の外部に広がるのを防ぐことができ、良好な形状を有するパターンとすることができる。また、液体パターン材料の微粒子には、電子線を照射することができる。微粒子に電子線を照射することにより、電子線を構成している電子が微粒子に捕捉される。このため、電気的に中性な微粒子を帯電させることができるばかりでなく、帯電している微粒子により多くの電荷を付与でき、基板との間の静電引力が大きくなって、微粒子の吸着速度を高めることができる。
【0010】
さらに、基板は、気流中に配置することが望ましい。微粒子は、質量が極めて小さく、空気中に容易に浮遊する。そこで、基板を弱い気流中に配置することにより、静電吸着されない液体パターン材料の微粒子が基板から吹き払われ、パターン形成領域外の不要な部分に付着するのを確実に防ぐことができる。そして、基板は、減圧環境中に配置することができる。基板を減圧環境中に配置することにより、微粒子に作用する空気抵抗が小さくなり、微粒子の降下速度が大きくなって微粒子の吸着速度を大きくすることができる。
【0011】
上記のパターン形成方法を実施するための本発明に係るパターン形成装置は、液体パターン材料を微粒子にする微粒子化部と、基板のパターン形成領域に対応した形状を有し、前記基板の下部に配置される電極と、前記電極を上面に備え、前記電極上に配置した基板を回転させる処理ステージと、前記電極を介して前記基板のパターン形成領域に電界を与える電源とを有することを特徴としている。微粒子化部には、微粒子に電荷を付与する電荷付与部を設けることができる。
【0012】
そして、本発明に係る電子デバイスは、上記したパターン形成方法により形成したパターンを有することを特徴としている。これにより、上記した効果を有する電子デバイスが得られる。また、本発明に係る実装基板は、上記したパターン形成方法により形成したパターンを有することを特徴としている。これにより、上記した効果を有する実装基板が得られる。
【0013】
【発明の実施の形態】
本発明に係るパターン形成方法および方法並びに電子デバイスおよび実装基板の好ましい実施の形態を、添付図面に従って詳細に説明する。
図1は、本発明の第1実施形態に係るパターン形成装置の説明図である。図1において、パターン形成装置10は、アトマイザー14を備えている。このアトマイザー14は、液体パターン材料40を微粒子12にする微粒子化部であって、原料配管16を介して液体パターン材料を貯留した原料供給部18に接続してある。また、アトマイザー14には、ガス配管20を介して攪拌ガス供給部22が接続してある。そして、原料配管16とガス配管20とには、流量調整弁24、26が設けてあり、液体パターン材料と攪拌ガスとのアトマイザー14への供給量を任意に制御できるようにしてある。
【0014】
攪拌ガス供給部22からアトマイザー14に供給されたガス(攪拌ガス)は、アトマイザー14において原料供給部18からの液体パターン材料40と混合され、液体パターン材料40を攪拌して微粒子化しやすくする。この攪拌ガスは、液体パターン材料40と反応しないガスが用いられ、窒素や希ガスなどの不活性ガスが望ましい。そして、アトマイザー14は、液体パターン材料40を攪拌ガスとともに下方に吹き出し、粒径0.2μm以下の微粒子12にする。
【0015】
アトマイザー14の下方には、処理ステージ30が配設してある。処理ステージ30は、金属などの導電性材料によって形成してあって、後述するように、共通電極の役割をなす。そして、処理ステージ30は、可変直流電源32に接続してある。また、処理ステージ30は、図示しない駆動モータによって矢印34のように回転するようになっていて、均一な厚さのパターンを形成ができるようにしてある。処理ステージ30の上面には、導電体からなる電極体(電極)36が配設してある。この電極体36は、電極体36の上に配置される基板38のパターン形成領域(図示せず)に対応した形状をしており、基板38のパターン形成領域に電界を与える。基板38は、ガラスなどの誘電体(絶縁体)から形成してあり、パターン形成領域が電極体36と一致するように電極体36の上に配置する。なお、基板38が導電性である場合、電極体36と基板38との間に誘電体を介在させる。
【0016】
液体パターン材料40は、基板38に形成するパターンの種類、パターンに求められる物理的、化学的特性などによって異なる。例えば、形成するパターンが半導体装置や実装基板の配線などである場合、有機金属の溶液や、金属の微粉末を溶媒に分散したものなどが用いられる。また、形成するパターンが液晶パネルの透明電極を構成するITOである場合、例えば、粒径0.1μm以下のITOの微粉末を溶媒に分散したものや、ジブチルスズジアセテート(DBTDA)およびインジウムアセチルアセテート(InAA)をアセチルアセトンなどの有機溶媒に溶解したものを使用することができる。この場合、錫を2〜10重量%添加するとよい。また、形成するパターンが二酸化ケイ素(SiO2)である場合、二酸化ケイ素の微粉末を溶媒に分散させたものや、テトラエトキシシラン(TEOS)などのアルコキシド系化合物をベンゼンなどの有機溶媒に溶解したものを使用することができる。さらに、無機絶縁材料からなるパターンを形成する場合、アルキルシルセスキオキサン(MSQ)や水素化シルセスキオキサン(HSQ)などの溶液を使用することができる。
【0017】
このようになっている第1実施形態の成膜装置10は、所定の形状に形成した電極体36を介して基板38を処理ステージ30の上に配置する。そして、可変直流電源32によって処理ステージ30を介して電極体36に直流電圧を印加し、基板38のパターン形成領域に電界を与える。また、処理ステージ30を接続した駆動モータを起動し、処理ステージ30を矢印34のように回転させる。
【0018】
一方、処理ステージ30の上方に配設したアトマイザー14に、原料供給部18と攪拌ガス供給部22とから液体パターン材料40と攪拌ガスとを供給し、液体パターン材料40を微粒子12にして吐出する。微粒子12は、アトマイザー14から吐出された際に帯電し、ゆっくり基板38に向けて下降する。微粒子12は、基板38に向けて下降するのに従い、電極体36によって電界が与えられている基板38のパターン形成領域に引きつけられる。すなわち、微粒子12には、基板38のパターン形成部に与えられた電界によって静電引力が作用する。このため、微粒子12は、選択的にパターン形成領域に静電吸着され、パターン形成領域に液体パターン材料40の塗布膜が形成される。このように形成した液体パターン材料40の塗布膜は、適宜の雰囲気において焼成することにより、所望のパターンとすることができる。例えば、シリコン(Si)からなるパターンは、アルコキシド系化合物を含む溶液を微粒子化し、これをパターン形成領域に吸着させて塗布膜を形成したのち、塗布膜を還元雰囲気において焼成することにより得ることができる。なお、処理ステージ30にヒータを内蔵し、基板38を所定の温度に加熱して、基板38に塗布された液体パターン材料40を乾燥させるようにしてもよい。これにより、液体パターン材料40の乾燥工程が省略でき、工程の簡素化が図れる。
【0019】
このようにしてパターンを形成することにより、プラズマエッチングなどをする必要がなく、パターンを容易、迅速に形成することができる。また、実施形態においては、従来のように高度な技術であって手間のかかるフォトリソグラフィー技術などを用いる必要がなく、パターンの形成工程を簡略化することができる。そして、実施形態においては、基板38のパターン形成領域に電界を与え、帯電した微粒子12を静電吸着するようにしているため、微粒子12の吸着(液体パターン材料の塗布)速度を大きくすることができ、パターン形成の迅速化を図ることができる。
【0020】
図2は、第2実施形態に係るパターン形成装置の説明図である。図2において、パターン形成装置50は、処理室52を有している。処理室52は、圧力調整弁54を備えた排気管56を介して真空ポンプ58に接続してあり、真空ポンプ58によって内部を減圧できるようにしてある。処理室52の下部には、矢印34のように回転可能な処理ステージ30が配設してある。そして、処理室52の天井部には、処理ステージ30と対向するようにアトマイザー14が設けてある。また、処理室52の側壁には、電荷付与部となる電子線照射ユニット60が取り付けてある。電子線照射ユニット60は、アトマイザー14から吐出された微粒子12の下降方向と交差する方向に電子線62を照射し、微粒子12に電荷を付与する。
【0021】
なお、この第2実施形態の場合、基板38は、パターンを形成する領域が親液処理してあるとともに、パターン形成領域の周囲、すなわちパターン形成領域以外の部分が撥液処理してある。この撥液処理は、実施形態の場合、図3に示した重合膜形成装置によって、撥液膜を形成することにより行なっている。
【0022】
図3に示した重合膜形成装置70は、成膜室72を有する。撥液処理する基板38は、成膜室72の内部に設けた成膜テーブル74の上に配置するようになっている。そして、成膜室72の上下には、高周波電源78に接続した高周波電極76が設けてある。また、成膜室72は、真空ポンプ80によって減圧できるようにしてある。さらに、成膜室72には、流量制御弁82を備えた供給配管84を介して、成膜原料供給部86が接続してある。
【0023】
成膜原料供給部86は、C410やC818などの直鎖状PFCからなる液体有機物88を貯留した容器90を有している。容器90には、ヒータ92が設けてあって、液体有機物88を加熱して気化できるようにしてある。また、供給配管84の流量制御弁82の下流側には、流量制御弁94を備えたキャリア配管96を介して、キャリアガス供給部98が接続してある。キャリアガスは、窒素やアルゴンなどの不活性ガスを使用する。
【0024】
なお、図3の破線に示したように、供給配管84には、流量制御弁100を有する配管102を介して添加ガス供給部104を接続することができる。この添加ガス供給部104は、成膜室72において形成したフッ素樹脂重合膜の撥液性を高めるためのもので、成膜室72に供給される液体有機物88の蒸気にCF4を添加する。成膜室72に供給されたCF4は、液体有機物88の蒸気とともにプラズマ化され、分解されて活性なフッ素を生成する。この活性なフッ素は、液体有機物88の蒸気と反応し、基板38の表面で重合した膜中のフッ素脱離部分に取り込まれ、重合膜の撥液性を向上させる。
【0025】
この重合膜形成装置70と第2実施形態のパターン形成装置50とを利用したパターン形成は、次のようにして行なう。まず、基板38を洗浄したのち、重合膜形成装置70の成膜室72に搬入し、成膜テーブル74の上に配置する。次に、真空ポンプ80によって成膜室72を減圧し、成膜室72に液体有機物88の蒸気と添加ガスとを導入する。そして、高周波電極76間に高周波電圧を印加して液体有機物88と添加ガスとの混合ガスをプラズマ化し、図4(1)に示したように、基板38の表面にフッ素樹脂重合膜からなる撥液膜110を所定の厚さ形成し、基板38の撥液処理を行なう。
【0026】
その後、基板38を成膜室72から取り出し、基板38のパターン形成領域の親液処理を行なう。すなわち、図4(2)に示したように、撥液膜110の上部にマスク112を配置し、マスク112を介して撥液膜110に紫外線116を照射する。マスク112は、基板38のパターン形成領域と対応した部分に開口114が形成してある。このため、マスク112の開口114と対応した部分の撥液膜110が紫外線116によって分解除去され(同図(3)参照)、基板38のパターン形成領域118が親液化される。次に、親液処理した基板38を図2に示したパターン形成装置50に搬入し、図5(1)に示したように、基板38のパターン形成領域118に液体パターン材料40を塗布する。これは、次のようにして行なう。
【0027】
まず、基板38を処理室52の処理ステージ30に取り付けた電極体36の上に配置する。電極体36は、基板38のパターン形成領域118に対応した形状を有し、パターン形成領域118に対応した位置に取り付けてある。その後、真空ポンプ58を起動して処理室52の内部を例えば約133kPa(1Torr)程度に減圧する。処理室52が所定の圧力に達したならば、処理ステージ30を介して可変直流電源32によって電極体36に直流電圧を印加し、基板38のパターン形成領域118に電界を与え、処理ステージ30を矢印34のように回転させる。また、真空ポンプ58による処理室52内の排気を継続するとともに、アトマイザー14に液体パターン材料40と攪拌ガスとを供給し、液体パターン材料40を微粒子12にして吐出する。そして、電子線照射ユニット60を駆動し、処理室52内を下降する微粒子12に電子線62を照射する。
【0028】
電子線62は、微粒子12に照射されると、電子線62を構成している電子が微粒子に捕捉され、微粒子12に電荷を与える。従って、微粒子12に電子線62を照射することにより、アトマイザー14から吐出された際に帯電されなかった微粒子12を帯電させることができる。さらに、電子線62の照射により、帯電している微粒子12の電荷量を多くすることができる。従って、帯電した微粒子12の量を多くすることができて液体パターン材料40の使用効率を高めることができる。また、微粒子12の電荷量が多くなるため、基板38に与えた電界による静電引力が増大し、微粒子12のパターン形成領域118への吸着(塗布)速度を大きくすることができる。さらに、実施形態においては、処理室52の内部を減圧しているため、微粒子12の受ける空気抵抗が小さく、微粒子12の降下速度が大きくなって微粒子の吸着速度を大きくすることができる。
【0029】
そして、実施形態においては、処理室52を排気しているため、処理室52内に弱い気流が発生する。このため、極めて質量の小さな微粒子12は、パターン形成領域118に吸着されるものを除き、弱い気流によって基板38から容易に吹き払われる。従って、基板38の不要な部分への液体パターン材料40の付着を防止することができ、不要な部分に付着した液体パターン材料40を除去する工程などを必要としない。しかも、基板38は、パターン形成領域118の周囲に撥液膜110を形成して撥液処理がしてあるため、パターン形成領域118に塗布した液体パターン材料40がパターン形成領域118の外側に拡がるのを防止する。従って、形状精度のよいパターンを形成することができるとともに、必要に応じた膜厚の厚いパターンの形成が可能となる。また、実施形態においては、処理ステージ30を回転させているため、基板38の全体におけるパターンの厚さを均一にすることができる。
【0030】
次に、基板38を乾燥工程に搬入し、図示しないヒータや赤外線ランプなどによって、図5(2)のように、パターン形成領域118に塗布した液体パターン材料40を乾燥させる。なお、液体パターン材料40の乾燥は、処理室52や処理ステージ30にヒータを配設し、液体パターン材料40の塗布と並行して行なってもよい。その後、同図(3)に示したように、基板38の上面全体に紫外線120を照射し、基板38に残存している撥液膜110を分解除去する(同図(4)参照)。さらに、基板38を所定の温度で焼成し、液体パターン材料40の反応を促進させて硬化し、所定のパターン122にする。なお、乾燥温度(例えば、150〜200℃程度)でパターンを形成できる場合には、焼成を必要としない。
【0031】
図4、図5に示した工程によって形成したパターン122が、例えば半導体装置の配線パターンであって、このパターン122を絶縁膜で覆う場合、基板38をパターン形成装置50の処理室52に搬入して処理ステージ30の上に配置する。この場合、電極体36は、不要である。そして、上記と同様にしてTEOSなどを含む液体パターン材料40を微粒子化し、基板38の上面全体に吸着させて塗布し、その後、焼成することにより、パターン122を覆った絶縁膜124を形成することができる。
【0032】
このように、実施形態のパターン形成方法は、LSIなどの半導体装置、液晶パネルの薄膜トランジスタの形成、三次元実装デバイス、カラーフィルタなどの電子デバイスの製造に適用することができる。
【0033】
図6は、実施の形態に係るパターン形成方法を適用した、配線基板であるビルドアップ基板の製造工程の一部を示したものである。まず、図6(1)に示したように、図3に示した重合膜形成装置70により、絶縁基板130の両面に撥液膜110を形成する。その後、図示しないマスクを介して撥液膜110に紫外線を照射し、撥液膜110の一部を除去して撥液バンク132に加工する。この撥液バンク132は、絶縁基板130の配線パターン形成領域134と対応した部分が、撥液膜110を除去された開口部136となっている。
【0034】
その後、絶縁基板130を図2に示したパターン形成装置50に搬入し、前記と同様にして、絶縁基板130の一側の配線パターン形成領域134に、銅の有機金属化合物などからなる液体パターン材料40を微粒子化して塗布する(同図(2)参照)。そして、これを乾燥させたのち、絶縁基板130の反対側面の配線パターン形成領域134に同様にして液体パターン材料40を塗布し、乾燥させる(同図(3)参照)。なお、電極体36は、撥液バンク132の開口部136に挿入できるように加工することが望ましい。
【0035】
次に、絶縁基板130の両面に紫外線を照射し、図6(4)に示したように、絶縁基板130両面の撥液バンク132を分解除去する。さらに、液体パターン材料40を所定の温度で焼成し、硬化させて配線パターン138にする。そして、このようにして配線パターン138が形成された絶縁基板130を必要枚数積層してビルドアップ基板にする。すなわち、図6(5)に示したように、複数の絶縁基板130を絶縁性接着剤140によって張り合わせ、ビルドアップ基板142にする。その後、ビルドアップ基板142の所定箇所に貫通したビアホール144を形成し、このビアホール144の内面に銅メッキなどを施し、各絶縁基板130の所定の配線パターン138を相互に電気的に接続する。これにより、ビルドアップ配線基板142が完成する。なお、ビアホールは貫通孔でなくともよい。
【図面の簡単な説明】
【図1】 第1実施形態に係るパターン形成装置の説明図である。
【図2】 第2実施形態に係るパターン形成装置の説明図である。
【図3】 実施の形態に係る重合膜形成装置の説明図である。
【図4】 実施の形態に係る基板の撥液処理と親液処理との説明図である。
【図5】 実施の形態に係るパターン形成方法の説明図である。
【図6】 実施の形態に係るビルドアップ基板の形成方法の説明図である。
【符号の説明】
10、50………パターン形成装置、12………微粒子、14………微粒子化部(アトマイザー)、18………原料供給部、30………処理ステージ、32………電源(可変直流電源)、36………電極(電極体)、38………基板、40………液体パターン材料、52………処理室、58………真空ポンプ、60………電荷付与部(電子線照射ユニット)、62………電子線、70………重合膜形成装置、110………撥液膜、118………パターン形成領域、122………パターン、130………絶縁基板、132………撥液バンク、134………パターン形成領域(配線パターン形成領域)、138………パターン(配線パターン)、142………配線基板(ビルドアップ基板)。

Claims (9)

  1. 液体パターン材料を基板に塗布してパターンを形成するパターン形成方法であって、前記液体パターン材料を微粒子化して帯電させるとともに、前記基板の下面に配置しパターン形成領域に対応した形状の電極体に電界を与え、前記基板を回転させながら前記微粒子を前記基板上の前記パターン形成領域に静電吸着させることを特徴とするパターン形成方法。
  2. 請求項1に記載のパターン形成方法において、前記基板は、前記パターン形成領域の周囲が撥液処理されていることを特徴とするパターン形成方法。
  3. 請求項1または請求項2に記載のパターン形成方法において、前記微粒子に電子線を照射することを特徴とするパターン形成方法。
  4. 請求項1ないし請求項3のいずれかに記載のパターン形成方法において、前記基板は、気流中に配置してあることを特徴とするパターン形成方法。
  5. 請求項1ないし請求項4のいずれかに記載のパターン形成方法において、前記基板は、減圧環境中に配置してあることを特徴とするパターン形成方法。
  6. 液体パターン材料を微粒子にする微粒子化部と、基板のパターン形成領域に対応した形状を有し、前記基板の下部に配置される電極と、前記電極を上面に備え、前記電極上に配置した基板を回転させる処理ステージと、前記電極を介して前記基板のパターン形成領域に電界を与える電源とを有することを特徴とするパターン形成装置。
  7. 請求項6に記載のパターン形成装置において、前記微粒子化部は、前記微粒子に電荷を付与する電荷付与部を有していることを特徴とするパターン形成装置。
  8. 請求項1ないし請求項5のいずれかに記載のパターン形成方法により形成したパターンを有することを特徴とする電子デバイス。
  9. 請求項1ないし請求項5のいずれかに記載のパターン形成方法により形成したパターンを有することを特徴とする実装基板。
JP2002329106A 2002-11-13 2002-11-13 パターン形成方法および装置並びにその方法により製造した電子デバイスおよび実装基板 Expired - Fee Related JP4045542B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002329106A JP4045542B2 (ja) 2002-11-13 2002-11-13 パターン形成方法および装置並びにその方法により製造した電子デバイスおよび実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002329106A JP4045542B2 (ja) 2002-11-13 2002-11-13 パターン形成方法および装置並びにその方法により製造した電子デバイスおよび実装基板

Publications (2)

Publication Number Publication Date
JP2004165399A JP2004165399A (ja) 2004-06-10
JP4045542B2 true JP4045542B2 (ja) 2008-02-13

Family

ID=32807200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002329106A Expired - Fee Related JP4045542B2 (ja) 2002-11-13 2002-11-13 パターン形成方法および装置並びにその方法により製造した電子デバイスおよび実装基板

Country Status (1)

Country Link
JP (1) JP4045542B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672256B1 (ko) * 2005-12-08 2007-01-24 주식회사 탑 엔지니어링 박막 패턴 성형 장치 및 그 성형 방법
JP2007329452A (ja) * 2006-05-09 2007-12-20 Canon Inc 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法
KR100834515B1 (ko) * 2007-03-07 2008-06-02 삼성전기주식회사 금속 나노입자 에어로졸을 이용한 포토레지스트 적층기판의형성방법, 절연기판의 도금방법, 회로기판의 금속층의표면처리방법 및 적층 세라믹 콘덴서의 제조방법
KR101061518B1 (ko) * 2011-01-27 2011-09-02 한국기계연구원 인쇄 전자 소자 패터닝 장치 및 방법
KR101910157B1 (ko) * 2018-08-06 2018-10-19 영창케미칼 주식회사 유무기 하이브리드 포토레지스트 공정액 조성물

Also Published As

Publication number Publication date
JP2004165399A (ja) 2004-06-10

Similar Documents

Publication Publication Date Title
TW554405B (en) Pattern generation method and apparatus
US7141492B2 (en) Method for forming thin-film, apparatus for forming thin-film, method for manufacturing semiconductor device, electro-optical unit, and electronic apparatus
US10975471B2 (en) Nano-coating protection method for electrical connectors
US7098121B2 (en) Method of forming a film of predetermined pattern on a surface as well as device manufactured by employing the same, and method of manufacturing device
US9538586B2 (en) Method and apparatus for microwave treatment of dielectric films
US6006763A (en) Surface treatment method
US5229171A (en) Apparatus and method for uniformly coating a substrate in an evacuable chamber
JP2002526907A (ja) 薄膜のミスト状付着を行うための方法及び装置
WO2004096451A1 (ja) パターンの作製方法及び液滴吐出装置
TW200919584A (en) Wiring fabricating method
KR20010110429A (ko) 액체 점성 및 다른 전구체 특성의 선택에 의한 액체증착의 개선
CN1323420C (zh) 表面处理方法、表面处理装置、表面处理基板及光电装置
CN1674767A (zh) 图案形成方法、电路基板以及电子器件
JP4045542B2 (ja) パターン形成方法および装置並びにその方法により製造した電子デバイスおよび実装基板
JP2003124213A (ja) パターン形成方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子
CN107689428B (zh) 一种用于增强oled器件发光的自由纳米柱状阵列的制作方法
US5932295A (en) Method and apparatus for misted liquid source deposition of thin films with increased yield
JP2004158794A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP2001523889A (ja) 薄膜のミスト状付着を行うための方法及び装置
JP2013211366A (ja) 静電塗布方法を用いた薄膜形成方法
JPH0758358A (ja) 発光デバイスおよびその製造方法
US6551442B2 (en) Method of producing semiconductor device and system for producing the same
KR101934984B1 (ko) 기판 처리 장치 및 방법
TWI320003B (en) Method and apparatus for low-temperature plasma sintering
KR20240045338A (ko) 증착 결함들을 제어하기 위한 처리들

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees