JP4042455B2 - フレームレート変換方法 - Google Patents
フレームレート変換方法 Download PDFInfo
- Publication number
- JP4042455B2 JP4042455B2 JP2002111691A JP2002111691A JP4042455B2 JP 4042455 B2 JP4042455 B2 JP 4042455B2 JP 2002111691 A JP2002111691 A JP 2002111691A JP 2002111691 A JP2002111691 A JP 2002111691A JP 4042455 B2 JP4042455 B2 JP 4042455B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- pull
- frames
- video signal
- time code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、テレシネなどによって映像信号のフレームをプルダウンして変換された映像信号から、元のフレームレートの信号に変換を行うフレームレート変換方法に関するものであり、特にタイムコードの変換方法に関する。
【０００２】
【従来の技術】
映画のように２４フレーム／秒で制作された映像信号を、６０フレーム／秒の映像信号に変換する場合、元信号における２フレーム単位でそれぞれ１フレームおよび２フレームのコピーフレームを挿入して５フレームに変換することによって、６０フレーム／秒の映像信号を生成する。このように２フレーム、３フレームのシーケンスで元の信号のコマが更新されるように変換する方式は２−３プルダウンと呼ばれている。２−３プルダウン方式について、図５を用いて説明する。
【０００３】
図５において、（ａ）は２４フレーム／秒の映像信号、（ｂ）６０フレーム／秒の像信号である。この図に示すように元の映像信号における２フレームを、２フレームと３フレームに変換することによって、時間軸にほぼ均等に元のフレームを配置できるので、視覚的に違和感なく６０フレーム／秒のレートに変換できる。
【０００４】
逆に、２−３プルダウンされた６０フレーム／秒の映像信号から元の２４フレーム／秒の映像信号へ変換する場合は、プルダウンシーケンスを検出して、連続する５フレームから元の２フレームを抽出する必要がある。このプルダウンシーケンスの検出には、例えば映像信号のフレーム単位での相関を調べてコピーフレームを検出したり、垂直ブランキング区間の補助情報領域にコピーフレームを示すフラグを立てておき、それを検出することにより行う。このようにして有効なフレームのみを抽出し、元の２４フレーム／秒の信号に変換することが可能となる。
【０００５】
【発明が解決しようとする課題】
上記のようにして、映像信号のフレームレートを変換することができるが、映像信号と同期しているタイムコードを取り扱う場合、タイムコードを変換して付け替える必要がある。ＳＭＰＴＥで規格化されているタイムコードは、「時：分：秒：フレーム」で表されるが、フレームレートを変換する場合は、タイムコードのフレーム値を変換する必要がある。例えば２４フレーム／秒の信号におけるタイムコードでは、フレーム値は０〜２３であるのに対して、６０フレーム／秒では０〜５９になる。プルダウンする場合はプルダウンシーケンスとタイムコードの関係をあらかじめ決めておいて、それに従ってタイムコードを変換して付けていけば変換できる。例えば２４フレーム／秒でのフレーム値“０”を６０フレーム／秒でのフレーム値“０”、“１”に変換し、２４フレーム／秒でのフレーム値“１”を６０フレーム／秒でのフレーム値“２”、“３”および“４”に変換するようにプルダウンシーケンスを決めて、それに従って順次変換すればタイムコードの変換ができる。
【０００６】
しかしながら、逆に６０フレーム／秒の信号から２４フレーム／秒へ変換する場合、プルダウンシーケンスとタイムコードの関係が上述したようになっているとは限らないため、一定の変換ルールに基づいてタイムコードを変換すると、プルダウンシーケンスによってはタイムコードが不連続になってしまうという問題があった。
【０００７】
本発明の目的は、プルダウンされた映像信号を元のフレームレートに変換する場合においても、正しくタイムコードの付け替えを行うことのできるフレームレート変換方法を提供することである。
【０００８】
【課題を解決するための手段】
上記問題点を解決するために本発明のフレームレート変換方法は、Ｎフレーム／秒の映像信号に対してＮフレーム毎に（Ｍ−Ｎ）個のコピーフレームを所定周期で挿入するプルダウン処理を行ってＭフレーム／秒（Ｍ＞Ｎ）の信号フォーマットに変換された映像信号を入力映像信号として、元のＮフレーム／秒の映像信号に逆プルダウン処理して出力するフレームレート変換方法であって、プルダウン処理においては、Ｎフレーム／秒の映像信号に含まれるフレームである有効フレームと有効フレームをコピーしたコピーフレームとが周期的に現れるように、Ｎフレーム／秒の映像信号にコピーフレームを挿入し、各フレームが有効フレームかコピーフレームかを示す有効フレームフラグを付加した上で出力し、逆プルダウン処理においては、有効フレームフラグを用いて、有効フレーム及びコピーフレームの周期的な配置における１周期分の並び方であるプルダウンシーケンスを特定し、プルダウンシーケンス中に入力映像信号のタイムコードのフレーム番号がどのように現れるかを示すプルダウン位相を検出し、検出されたプルダウン位相に基づいて、入力映像信号のタイムコードから元のＮフレーム／秒の映像信号のタイムコードへのタイムコード変換表を参照して出力映像信号のタイムコードのフレーム番号を変換する。
【０００９】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１０】
図１は、本発明の一実施形態におけるフレームレート変換装置のブロック構成図である。図１において、１は映像信号入力端子、２はタイムコード（ＴＣ）分離回路、３はフレームメモリ、４はメモリ制御回路、５はプルダウン位相検出回路、６はタイムコード（ＴＣ）変換回路、７はタイムコード多重回路、８は映像信号出力端子である。
【００１１】
第１の実施形態として、有効ライン数７２０本、２４フレーム／秒のプログレッシブ方式のＨＤ映像信号（７２０／２４ｐ方式）を２−３プルダウン処理することによって生成した有効ライン数７２０本、６０フレーム／秒のプログレッシブ方式のＨＤ映像信号（７２０／６０ｐ方式）から、元のフレームレート７２０／２４ｐに変換する場合について説明する。図２は第１の実施形態におけるフレームレート変換の概念図である。図２において、それぞれの矩形は映像信号のフレームを示しており、７２０／６０ｐでは１／６０秒、７２０／２４ｐでは１／２４秒に相当する。７２０／６０ｐにおいて、網掛けで示した有効フレームは１秒あたり２４フレーム挿入されている。有効フレーム以外のフレームはコピーフレームであり、直前の有効フレームの信号がコピーされて伝送される。フレームレート変換を行う際には、この有効フレームのみを抽出して２４フレーム／秒の信号に変換する。有効フレームかコピーフレームかを示すフラグ（有効フレームフラグ）は、タイムコード（ＬＴＣ）のユーザービット領域に格納して伝送するものとする。また、タイムコードのフレーム値を、７２０／６０ｐ信号ではＴＣ６０、７２０／２４ｐ信号ではＴＣ２４に示している。以下では、このタイムコードのフレーム値をフレーム番号と呼ぶ。フレーム番号の範囲は、ＴＣ６０（７２０／６０ｐ方式のタイムコード）では０〜５９、ＴＣ２４（７２０／２４ｐ方式のタイムコード）では０〜２３である。
【００１２】
ＳＭＰＴＥ２９６Ｍに準拠した７２０／６０ｐフォーマットのＳＤＩ信号が映像信号入力端子１から入力する。タイムコード分離回路２では垂直ブランキング区間に挿入されているＬＴＣパケットを分離してタイムコードデータを出力する。メモリ制御回路４ではタイムコードのユーザービット領域にある有効フレームフラグを検出して、有効フレームのみをフレームメモリ３に書き込む。フレームメモリからは、２４Ｈｚのフレームレートでデータが読み出される。プルダウン位相検出回路５では、入力信号のプルダウンシーケンスとタイムコードの位相関係を検出する。２−３プルダウンのシーケンスとタイムコードの位相関係には、図２の（ａ）〜（ｅ）で示される５種類のパターンがある。プルダウン位相が（ａ）〜（ｅ）のどのパターンであるかは、毎フレーム有効フレームフラグを監視して、図２（Ａ）で示される箇所すなわち連続２フレームがコピーフレームである箇所のフレーム番号に基づいて判定する。例えばその箇所のフレーム番号が“９”と“１０”であれば、（ｂ）のパターンであると判定できる。それぞれのパターンについてのＴＣ６０とＴＣ２４の変換テーブルを図８に示す。タイムコード変換回路６では、検出されたプルダウン位相に基づいて図８を参照してタイムコードのフレーム番号を変換し、フレームメモリ３からの読み出しタイミングに合わせて出力する。ここで時、分、秒の値については、入力信号から検出したタイムコードをそのまま用い、フレーム番号のみを変換する。タイムコード多重回路７ではタイムコードをパケット化して映像信号データに多重し、映像信号出力端子８を介して７２０／２４ｐフォーマットの信号を出力する。このように、プルダウンシーケンスとタイムコードとの位相関係を検出して、それに従ってタイムコードのフレーム番号を変換することによって、変換後のフレームレートにおいても、時、分、秒の桁を保持したままでフレーム番号を正しく付加することができる。
【００１３】
（実施の形態２）
次に、第２の実施形態として７２０／６０ｐから７２０／２５ｐ（有効ライン７２０本、２５フレーム／秒のプログレッシブ方式のＨＤ映像信号）への変換について説明する。第２の実施形態におけるフレームレート変換処理の概念図を図３に示す。フレームレート変換装置は、第１の実施例同様に図１で示すように構成され、プルダウン位相検出回路５およびタイムコード変換回路６以外は同様に動作する。６０フレーム／秒にプルダウンされた２５フレーム／秒の信号は、２５ｐの５フレームを６０ｐの１２フレームにそれぞれ２、３、２、３、２のフレーム数になるようにコピーフレームが挿入されているものとする。従ってプルダウン位相は図３の（ａ）〜（ｌ）に示す１２パターン存在する。図３では、ＴＣ６０でのフレーム番号が０となるフレームから２フレーム毎にペアフレームに区切っている。プルダウン位相の検出は（Ａ）で示される箇所すなわちペアフレーム内が全てコピーフレームである箇所のフレーム番号に基づいて判定する。例えばその場所のフレーム番号が“８”と“９”、“２０”と“２１”、“３２”と“３３”、“４４”と“４５”、“５６”と“５７”のいずれかであれば（ａ）または（ｆ）のパターンであるということになる。この場合、例えばＴＣ６０が“２”もしくは“３”において、有効フレームであるフレームのタイムコードをＴＣ２５＝“１”に変換する。このようにすることによって、タイムコードの変換処理を一意に行うことができる。（ａ）、（ｂ）、（ｃ）および（ｆ）のパターンにおけるタイムコード変換を示す表を図７に示す。
【００１４】
（実施の形態３）
また、第３の実施形態として、映像信号は６０フレーム／秒のフレームレートであって、タイムコードは３０フレーム／秒のフレームレートと共通にフレーム番号が０〜２９である場合について説明する。ここでは、第２の実施形態と同様に７２０／６０ｐから７２０／２５ｐへの変換とする。この場合での０〜２９のフレーム番号（ＴＣ３０）とプルダウンシーケンスの位相関係を図４に示す。図４に示すように、７２０／６０ｐの信号において２フレームずつ同じフレーム番号が付加されている。この場合においても、図３の場合と同様にフレーム番号が０となる先頭のフレームから２フレーム毎にペアフレームに区切り、ペアフレーム内が全てコピーフレームである箇所を検出することによってプルダウン位相が検出できる。プルダウン位相が検出できれば、図６に示す変換テーブルに従ってタイムコードを正しく変換することができる。なお、ここでは２５フレーム／秒に変換する場合について説明したが、２４フレーム／秒に変換する場合も０〜２９のフレーム番号に対して同様に正しく変換できる。
【００１５】
更に、本実施形態においては６０フレーム／秒にプルダウンされた信号から２４フレーム／秒または２５フレーム／秒について説明したが、他のフレームレートの場合も上記と同様にプルダウンシーケンスとタイムコードのフレーム値との位相関係を検出することによって、タイムコードの変換ルールは一意に決めることができ、それに従ってフレーム値を変換すれば正しくタイムコード変換を行うことができる。
【００１６】
また、本実施形態では有効フレームかコピーフレームかを示すフラグをＬＴＣのユーザービット領域に載せて伝送し、このフラグを見て有効フレームの検出を行ったが、有効フレームの検出方法はこれに限らず、例えば別の補助情報パケット内で有効フレームフラグを伝送する方法や、各フレームの画像の相関を検出することによって有効フレームを判定する方法などを適用することもできる。
【００１７】
なお、本実施形態ではフレームレートを変換する際に各フレームの画像サイズはそのまま保持する場合について説明したが、７２０／６０ｐの信号をアップコンバートして１０８０／２４ｐ方式に変換する場合等においても、タイムコードについては同様に処理できることは明らかである。
【００１８】
【発明の効果】
以上のように本発明によれば、プルダウンされた映像信号を元のフレームレートに変換する場合に、タイムコードとプルダウン位相の関係を自動的に検出してそれに従ってタイムコードを変換することができるので、プルダウン位相がどのような場合であっても、正しくタイムコードの付け替えを行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるフレームレート変換装置の構成を示すブロック図
【図２】本発明の第１の実施形態におけるフレームレート変換の概念図
【図３】本発明の第２の実施形態におけるフレームレート変換の概念図
【図４】本発明の第３の実施形態におけるフレームレート変換の概念図
【図５】２−３プルダウン処理の説明図
【図６】本発明の第１の実施形態におけるタイムコード変換表を示す図
【図７】本発明の第２の実施形態におけるタイムコード変換表を示す図
【図８】本発明の第３の実施形態におけるタイムコード変換表を示す図
【符号の説明】
２ タイムコード分離回路
３ フレームメモリ
４ メモリ制御回路
５ プルダウン位相検出回路
６ タイムコード変換回路
７ タイムコード多重回路
【発明の属する技術分野】
本発明は、テレシネなどによって映像信号のフレームをプルダウンして変換された映像信号から、元のフレームレートの信号に変換を行うフレームレート変換方法に関するものであり、特にタイムコードの変換方法に関する。
【０００２】
【従来の技術】
映画のように２４フレーム／秒で制作された映像信号を、６０フレーム／秒の映像信号に変換する場合、元信号における２フレーム単位でそれぞれ１フレームおよび２フレームのコピーフレームを挿入して５フレームに変換することによって、６０フレーム／秒の映像信号を生成する。このように２フレーム、３フレームのシーケンスで元の信号のコマが更新されるように変換する方式は２−３プルダウンと呼ばれている。２−３プルダウン方式について、図５を用いて説明する。
【０００３】
図５において、（ａ）は２４フレーム／秒の映像信号、（ｂ）６０フレーム／秒の像信号である。この図に示すように元の映像信号における２フレームを、２フレームと３フレームに変換することによって、時間軸にほぼ均等に元のフレームを配置できるので、視覚的に違和感なく６０フレーム／秒のレートに変換できる。
【０００４】
逆に、２−３プルダウンされた６０フレーム／秒の映像信号から元の２４フレーム／秒の映像信号へ変換する場合は、プルダウンシーケンスを検出して、連続する５フレームから元の２フレームを抽出する必要がある。このプルダウンシーケンスの検出には、例えば映像信号のフレーム単位での相関を調べてコピーフレームを検出したり、垂直ブランキング区間の補助情報領域にコピーフレームを示すフラグを立てておき、それを検出することにより行う。このようにして有効なフレームのみを抽出し、元の２４フレーム／秒の信号に変換することが可能となる。
【０００５】
【発明が解決しようとする課題】
上記のようにして、映像信号のフレームレートを変換することができるが、映像信号と同期しているタイムコードを取り扱う場合、タイムコードを変換して付け替える必要がある。ＳＭＰＴＥで規格化されているタイムコードは、「時：分：秒：フレーム」で表されるが、フレームレートを変換する場合は、タイムコードのフレーム値を変換する必要がある。例えば２４フレーム／秒の信号におけるタイムコードでは、フレーム値は０〜２３であるのに対して、６０フレーム／秒では０〜５９になる。プルダウンする場合はプルダウンシーケンスとタイムコードの関係をあらかじめ決めておいて、それに従ってタイムコードを変換して付けていけば変換できる。例えば２４フレーム／秒でのフレーム値“０”を６０フレーム／秒でのフレーム値“０”、“１”に変換し、２４フレーム／秒でのフレーム値“１”を６０フレーム／秒でのフレーム値“２”、“３”および“４”に変換するようにプルダウンシーケンスを決めて、それに従って順次変換すればタイムコードの変換ができる。
【０００６】
しかしながら、逆に６０フレーム／秒の信号から２４フレーム／秒へ変換する場合、プルダウンシーケンスとタイムコードの関係が上述したようになっているとは限らないため、一定の変換ルールに基づいてタイムコードを変換すると、プルダウンシーケンスによってはタイムコードが不連続になってしまうという問題があった。
【０００７】
本発明の目的は、プルダウンされた映像信号を元のフレームレートに変換する場合においても、正しくタイムコードの付け替えを行うことのできるフレームレート変換方法を提供することである。
【０００８】
【課題を解決するための手段】
上記問題点を解決するために本発明のフレームレート変換方法は、Ｎフレーム／秒の映像信号に対してＮフレーム毎に（Ｍ−Ｎ）個のコピーフレームを所定周期で挿入するプルダウン処理を行ってＭフレーム／秒（Ｍ＞Ｎ）の信号フォーマットに変換された映像信号を入力映像信号として、元のＮフレーム／秒の映像信号に逆プルダウン処理して出力するフレームレート変換方法であって、プルダウン処理においては、Ｎフレーム／秒の映像信号に含まれるフレームである有効フレームと有効フレームをコピーしたコピーフレームとが周期的に現れるように、Ｎフレーム／秒の映像信号にコピーフレームを挿入し、各フレームが有効フレームかコピーフレームかを示す有効フレームフラグを付加した上で出力し、逆プルダウン処理においては、有効フレームフラグを用いて、有効フレーム及びコピーフレームの周期的な配置における１周期分の並び方であるプルダウンシーケンスを特定し、プルダウンシーケンス中に入力映像信号のタイムコードのフレーム番号がどのように現れるかを示すプルダウン位相を検出し、検出されたプルダウン位相に基づいて、入力映像信号のタイムコードから元のＮフレーム／秒の映像信号のタイムコードへのタイムコード変換表を参照して出力映像信号のタイムコードのフレーム番号を変換する。
【０００９】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１０】
図１は、本発明の一実施形態におけるフレームレート変換装置のブロック構成図である。図１において、１は映像信号入力端子、２はタイムコード（ＴＣ）分離回路、３はフレームメモリ、４はメモリ制御回路、５はプルダウン位相検出回路、６はタイムコード（ＴＣ）変換回路、７はタイムコード多重回路、８は映像信号出力端子である。
【００１１】
第１の実施形態として、有効ライン数７２０本、２４フレーム／秒のプログレッシブ方式のＨＤ映像信号（７２０／２４ｐ方式）を２−３プルダウン処理することによって生成した有効ライン数７２０本、６０フレーム／秒のプログレッシブ方式のＨＤ映像信号（７２０／６０ｐ方式）から、元のフレームレート７２０／２４ｐに変換する場合について説明する。図２は第１の実施形態におけるフレームレート変換の概念図である。図２において、それぞれの矩形は映像信号のフレームを示しており、７２０／６０ｐでは１／６０秒、７２０／２４ｐでは１／２４秒に相当する。７２０／６０ｐにおいて、網掛けで示した有効フレームは１秒あたり２４フレーム挿入されている。有効フレーム以外のフレームはコピーフレームであり、直前の有効フレームの信号がコピーされて伝送される。フレームレート変換を行う際には、この有効フレームのみを抽出して２４フレーム／秒の信号に変換する。有効フレームかコピーフレームかを示すフラグ（有効フレームフラグ）は、タイムコード（ＬＴＣ）のユーザービット領域に格納して伝送するものとする。また、タイムコードのフレーム値を、７２０／６０ｐ信号ではＴＣ６０、７２０／２４ｐ信号ではＴＣ２４に示している。以下では、このタイムコードのフレーム値をフレーム番号と呼ぶ。フレーム番号の範囲は、ＴＣ６０（７２０／６０ｐ方式のタイムコード）では０〜５９、ＴＣ２４（７２０／２４ｐ方式のタイムコード）では０〜２３である。
【００１２】
ＳＭＰＴＥ２９６Ｍに準拠した７２０／６０ｐフォーマットのＳＤＩ信号が映像信号入力端子１から入力する。タイムコード分離回路２では垂直ブランキング区間に挿入されているＬＴＣパケットを分離してタイムコードデータを出力する。メモリ制御回路４ではタイムコードのユーザービット領域にある有効フレームフラグを検出して、有効フレームのみをフレームメモリ３に書き込む。フレームメモリからは、２４Ｈｚのフレームレートでデータが読み出される。プルダウン位相検出回路５では、入力信号のプルダウンシーケンスとタイムコードの位相関係を検出する。２−３プルダウンのシーケンスとタイムコードの位相関係には、図２の（ａ）〜（ｅ）で示される５種類のパターンがある。プルダウン位相が（ａ）〜（ｅ）のどのパターンであるかは、毎フレーム有効フレームフラグを監視して、図２（Ａ）で示される箇所すなわち連続２フレームがコピーフレームである箇所のフレーム番号に基づいて判定する。例えばその箇所のフレーム番号が“９”と“１０”であれば、（ｂ）のパターンであると判定できる。それぞれのパターンについてのＴＣ６０とＴＣ２４の変換テーブルを図８に示す。タイムコード変換回路６では、検出されたプルダウン位相に基づいて図８を参照してタイムコードのフレーム番号を変換し、フレームメモリ３からの読み出しタイミングに合わせて出力する。ここで時、分、秒の値については、入力信号から検出したタイムコードをそのまま用い、フレーム番号のみを変換する。タイムコード多重回路７ではタイムコードをパケット化して映像信号データに多重し、映像信号出力端子８を介して７２０／２４ｐフォーマットの信号を出力する。このように、プルダウンシーケンスとタイムコードとの位相関係を検出して、それに従ってタイムコードのフレーム番号を変換することによって、変換後のフレームレートにおいても、時、分、秒の桁を保持したままでフレーム番号を正しく付加することができる。
【００１３】
（実施の形態２）
次に、第２の実施形態として７２０／６０ｐから７２０／２５ｐ（有効ライン７２０本、２５フレーム／秒のプログレッシブ方式のＨＤ映像信号）への変換について説明する。第２の実施形態におけるフレームレート変換処理の概念図を図３に示す。フレームレート変換装置は、第１の実施例同様に図１で示すように構成され、プルダウン位相検出回路５およびタイムコード変換回路６以外は同様に動作する。６０フレーム／秒にプルダウンされた２５フレーム／秒の信号は、２５ｐの５フレームを６０ｐの１２フレームにそれぞれ２、３、２、３、２のフレーム数になるようにコピーフレームが挿入されているものとする。従ってプルダウン位相は図３の（ａ）〜（ｌ）に示す１２パターン存在する。図３では、ＴＣ６０でのフレーム番号が０となるフレームから２フレーム毎にペアフレームに区切っている。プルダウン位相の検出は（Ａ）で示される箇所すなわちペアフレーム内が全てコピーフレームである箇所のフレーム番号に基づいて判定する。例えばその場所のフレーム番号が“８”と“９”、“２０”と“２１”、“３２”と“３３”、“４４”と“４５”、“５６”と“５７”のいずれかであれば（ａ）または（ｆ）のパターンであるということになる。この場合、例えばＴＣ６０が“２”もしくは“３”において、有効フレームであるフレームのタイムコードをＴＣ２５＝“１”に変換する。このようにすることによって、タイムコードの変換処理を一意に行うことができる。（ａ）、（ｂ）、（ｃ）および（ｆ）のパターンにおけるタイムコード変換を示す表を図７に示す。
【００１４】
（実施の形態３）
また、第３の実施形態として、映像信号は６０フレーム／秒のフレームレートであって、タイムコードは３０フレーム／秒のフレームレートと共通にフレーム番号が０〜２９である場合について説明する。ここでは、第２の実施形態と同様に７２０／６０ｐから７２０／２５ｐへの変換とする。この場合での０〜２９のフレーム番号（ＴＣ３０）とプルダウンシーケンスの位相関係を図４に示す。図４に示すように、７２０／６０ｐの信号において２フレームずつ同じフレーム番号が付加されている。この場合においても、図３の場合と同様にフレーム番号が０となる先頭のフレームから２フレーム毎にペアフレームに区切り、ペアフレーム内が全てコピーフレームである箇所を検出することによってプルダウン位相が検出できる。プルダウン位相が検出できれば、図６に示す変換テーブルに従ってタイムコードを正しく変換することができる。なお、ここでは２５フレーム／秒に変換する場合について説明したが、２４フレーム／秒に変換する場合も０〜２９のフレーム番号に対して同様に正しく変換できる。
【００１５】
更に、本実施形態においては６０フレーム／秒にプルダウンされた信号から２４フレーム／秒または２５フレーム／秒について説明したが、他のフレームレートの場合も上記と同様にプルダウンシーケンスとタイムコードのフレーム値との位相関係を検出することによって、タイムコードの変換ルールは一意に決めることができ、それに従ってフレーム値を変換すれば正しくタイムコード変換を行うことができる。
【００１６】
また、本実施形態では有効フレームかコピーフレームかを示すフラグをＬＴＣのユーザービット領域に載せて伝送し、このフラグを見て有効フレームの検出を行ったが、有効フレームの検出方法はこれに限らず、例えば別の補助情報パケット内で有効フレームフラグを伝送する方法や、各フレームの画像の相関を検出することによって有効フレームを判定する方法などを適用することもできる。
【００１７】
なお、本実施形態ではフレームレートを変換する際に各フレームの画像サイズはそのまま保持する場合について説明したが、７２０／６０ｐの信号をアップコンバートして１０８０／２４ｐ方式に変換する場合等においても、タイムコードについては同様に処理できることは明らかである。
【００１８】
【発明の効果】
以上のように本発明によれば、プルダウンされた映像信号を元のフレームレートに変換する場合に、タイムコードとプルダウン位相の関係を自動的に検出してそれに従ってタイムコードを変換することができるので、プルダウン位相がどのような場合であっても、正しくタイムコードの付け替えを行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるフレームレート変換装置の構成を示すブロック図
【図２】本発明の第１の実施形態におけるフレームレート変換の概念図
【図３】本発明の第２の実施形態におけるフレームレート変換の概念図
【図４】本発明の第３の実施形態におけるフレームレート変換の概念図
【図５】２−３プルダウン処理の説明図
【図６】本発明の第１の実施形態におけるタイムコード変換表を示す図
【図７】本発明の第２の実施形態におけるタイムコード変換表を示す図
【図８】本発明の第３の実施形態におけるタイムコード変換表を示す図
【符号の説明】
２ タイムコード分離回路
３ フレームメモリ
４ メモリ制御回路
５ プルダウン位相検出回路
６ タイムコード変換回路
７ タイムコード多重回路
Claims (3)
- Ｎフレーム／秒の映像信号に対してＮフレーム毎に（Ｍ−Ｎ）個のコピーフレームを所定周期で挿入するプルダウン処理を行ってＭフレーム／秒（Ｍ＞Ｎ）の信号フォーマットに変換された映像信号を入力映像信号として、元のＮフレーム／秒の映像信号に逆プルダウン処理して出力するフレームレート変換方法であって、
前記プルダウン処理においては、前記Ｎフレーム／秒の映像信号に含まれるフレームである有効フレームと前記有効フレームをコピーした前記コピーフレームとが周期的に現れるように、前記Ｎフレーム／秒の映像信号に前記コピーフレームを挿入し、各フレームが前記有効フレームか前記コピーフレームかを示す有効フレームフラグを付加した上で出力し、
前記逆プルダウン処理においては、前記有効フレームフラグを用いて前記有効フレームのみを出力映像信号とすると共に、前記有効フレームフラグを用いて、前記有効フレーム及び前記コピーフレームの周期的な配置における１周期分の並び方であるプルダウンシーケンスを特定し、前記プルダウンシーケンス中に前記入力映像信号のタイムコードのフレーム番号がどのように現れるかを示すプルダウン位相を検出し、検出された前記プルダウン位相に基づいて、前記入力映像信号のタイムコードから前記元のＮフレーム／秒の映像信号のタイムコードへのタイムコード変換表を参照して前記出力映像信号のタイムコードのフレーム番号を変換することを特徴とするフレームレート変換方法。 - 請求項１においてＮ＝２４、Ｍ＝６０であり、
また前記プルダウン処理は２フレーム単位でそれぞれ１フレームおよび２フレームのコピーフレームを挿入する２−３プルダウンであって、
前記逆プルダウン処理におけるプルダウン位相の検出は、前記プルダウンシーケンス中の連続２フレームがコピーフレームである箇所の前記タイムコードのフレーム番号に基づいて行うことを特徴とする請求項１に記載のフレームレート変換方法。 - 請求項１においてＮ＝２５、Ｍ＝６０であり、
また前記プルダウン処理は５フレーム単位でそれぞれ１、２、１、２および１フレームのコピーフレームを挿入する２−３−２−３−２プルダウンであって、
前記逆プルダウン処理におけるプルダウン位相の検出は、前記タイムコードのフレーム番号が０になるフレームから２フレーム毎にペアフレームに分割し、前記プルダウンシーケンス中の前記ペアフレーム内が全てコピーフレームである箇所の前記タイムコードのフレーム番号に基づいて行うことを特徴とする請求項１記載のフレームレート変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002111691A JP4042455B2 (ja) | 2002-04-15 | 2002-04-15 | フレームレート変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002111691A JP4042455B2 (ja) | 2002-04-15 | 2002-04-15 | フレームレート変換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309823A JP2003309823A (ja) | 2003-10-31 |
| JP4042455B2 true JP4042455B2 (ja) | 2008-02-06 |
Family
ID=29394416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002111691A Expired - Fee Related JP4042455B2 (ja) | 2002-04-15 | 2002-04-15 | フレームレート変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4042455B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111323775A (zh) * | 2020-01-19 | 2020-06-23 | 上海眼控科技股份有限公司 | 图像处理方法、装置、计算机设备和存储介质 |
-
2002
- 2002-04-15 JP JP2002111691A patent/JP4042455B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003309823A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6078725A (en) | Apparatus for a synchronized playback of audio-video signals | |
| US6337883B1 (en) | Method and apparatus for synchronously reproducing audio data and video data | |
| KR960028559A (ko) | 동화상 처리 방법 | |
| JP3644995B2 (ja) | 符号化伝送方式におけるタイムスタンプ値演算方法 | |
| JP4042455B2 (ja) | フレームレート変換方法 | |
| US7551227B2 (en) | Signal processor | |
| JP3299185B2 (ja) | 符号化装置 | |
| KR20100030574A (ko) | 영상 기록 재생 장치 | |
| US20060092322A1 (en) | Audio signal delay apparatus and method | |
| JP2006211382A (ja) | 映像・音声多重化装置及び映像・音声分離装置 | |
| JP2006211384A (ja) | 映像・音声多重化装置及び映像・音声分離装置 | |
| JP3945190B2 (ja) | タイムスタンプ生成回路 | |
| JP6360281B2 (ja) | 同期情報生成装置およびそのプログラム、同期データ再生装置およびそのプログラム | |
| CN113518158B (zh) | 视频拼接方法、装置、电子设备及可读存储介质 | |
| JPH0227887A (ja) | 画像伝送装置 | |
| JP2838985B2 (ja) | オーディオビデオ符号復号化装置およびオーディオビデオ符号復号化方法 | |
| JPH01292927A (ja) | データ伝送方式 | |
| US20020075401A1 (en) | Telecine display device and telecine display method | |
| JPH11127435A (ja) | 圧縮符号化された映像／音声信号の復号化装置 | |
| US7248780B2 (en) | Reproducing device, medium, information aggregate, transmitting medium, and recording medium | |
| JP3309601B2 (ja) | 画像符号化装置および画像復号化装置 | |
| JP2004215143A (ja) | タイムコード情報変換装置およびタイムコード情報変換方法 | |
| JP2009124261A5 (ja) | ||
| KR960036687A (ko) | 시스템 부호화기를 위한 재생시간정보 발생장치 | |
| JP2001333391A (ja) | 映像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |