JP4040380B2

JP4040380B2 - 液晶表示装置およびその液晶コントローラ

Info

Publication number: JP4040380B2
Application number: JP2002217575A
Authority: JP
Inventors: 一哉遠藤; 直樹宮本; 志信納富; 一夫大門
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-07-26
Filing date: 2002-07-26
Publication date: 2008-01-30
Anticipated expiration: 2022-07-26
Also published as: JP2004061692A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に、液晶駆動電源回路の近傍で発生したノイズによる電源線乃至接地線の電圧変動に起因する画質低下を抑制した液晶表示装置およびその液晶コントローラに関する。
【０００２】
【従来の技術】
パソナルコンピュータや携帯情報端末、あるいはテレビ受像機の表示デバイスとして、液晶表示装置が多用されている。液晶表示装置は、複数の走査電極と複数のデータ電極の交差部にマトリクス状に液晶画素が形成された基板を有して前記液晶画素の表示を多値の電圧で駆動される液晶パネルと、前記液晶パネルの表示を制御する液晶コントローラ用半導体集積回路装置（以下、液晶コントローラＬＳＩと称す）とを具備している。
【０００３】
液晶コントローラＬＳＩは、外部信号源から入力する表示のための各種信号や表示データを取り込むインターフェース、取り込んだ表示データを格納する画像メモリ、表示のための多値電圧やその他の表示のための各種電圧を発生する液晶駆動電圧発生回路、液晶パネルの走査電極を駆動する走査電極駆動回路、データ電極を駆動するデータ電極駆動回路等で構成される。液晶駆動電圧発生回路は、外部から供給される電源電圧に基づいて基準電圧を調整し、この基準電圧に基づいて上記の多値電圧やその他の表示のための各種電圧を生成する。画像メモリに格納された表示データは上記の多値電圧に基づく階調電圧に変換されて液晶パネルのデータ電極に供給される。この種の液晶表示装置を開示したものとしては、例えば特開２０００−２０６９３９を挙げることができる。
【０００４】
【発明が解決しようとする課題】
液晶表示装置では、液晶コントローラＬＳＩの内部回路、特に、画像メモリの書き込み動作に起因して発生するノイズや液晶駆動電圧発生回路の近傍で発生するノイズによって、電源線上の電源電圧レベルや接地線上の接地レベルが変動する。液晶駆動電圧発生回路は電源線や接地線に結合されて動作電位を供給されるため、電源線上の電源電圧レベルや接地線上の接地レベルの電位変動は、液晶駆動電圧発生回路の内部で発生される基準電圧の電位レベルを変動させてしまう。基準電圧が変動すると、上記の多値電圧が大きく変動する。その結果、データ電極に供給される階調電圧が変化し、表示品質の劣化をもたらす。回路間のノイズあるいは電圧変動の影響は接地線を通して回り込みを起こし、共通の接地線に接続される回路に及ぶ。前記した液晶コントローラＬＳＩに有する各種回路の接地線の引回しについては特に考慮がなされていない。
【０００５】
本発明の目的は、液晶コントローラＬＳＩの内部回路や液晶駆動電圧発生回路の近傍で発生する電源ノイズや電圧変動に起因する基準電圧の変動による液晶パネルへの供給電圧の変動を抑制し、表示品質を向上した液晶表示装置およびその液晶コントローラを提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明は液晶コントローラＬＳＩに内蔵の、あるいは外付けした基準電圧調整回路やこの基準電圧調整回路から出力される基準電圧に基づいて各種電圧を発生する液晶駆動電圧発生回路等の電圧関連回路の接地線と、画像メモリの接地線とを、液晶コントローラＬＳＩの形成される半導体チップ（半導体基板）内において分離することで、画像メモリの動作に起因する接地線の電圧変動が上記電圧関連回路から発生される出力電圧に影響を及ぼさないようにした。
【０００７】
液晶表示装置を構成する液晶パネルは、複数の走査電極と複数のデータ電極の交差部にマトリクス状に液晶画素が形成された基板を有して前記液晶画素の表示が多値の電圧で駆動される。また、液晶コントローラＬＳＩは、外部信号源から入力する画像データを格納する画像メモリを持つ表示制御回路と、基準電圧調整回路を有する液晶駆動電圧発生回路と、前記液晶パネルの走査電極に走査信号を供給する走査電極駆動回路と、前記画像メモリに格納した画像データを前記液晶パネルの前記データ電極に供給するデータ電極駆動回路とを有する。
【０００８】
そして、液晶駆動電圧発生回路に有する前記基準電圧調整回路の接地線と当該液晶駆動電圧発生回路の出力電圧を受ける前記走査電極駆動回路および前記データ電極駆動回路の接地線とを共通にし、画像メモリの接地線と分離して配置する。液晶コントローラＬＳＩに外部回路と接続するための端子部に上記の各接地線を独立に設けることもできる。
【０００９】
また、液晶駆動電圧発生回路に有する基準電圧調整回路の電源電圧線と当該液晶駆動電圧発生回路の出力電圧を受ける走査電極駆動回路およびデータ電極駆動回路の電源電圧線とを共通の電圧線とし、画像メモリの電源電圧線と分離して配置することにより、画像メモリの動作に起因するノイズや電圧変動が上記電圧関連回路から発生される出力電圧に影響を及ぼさないようにすることもできる。
【００１０】
さらに、液晶コントローラＬＳＩの外部に基準電圧の温度変化を補償する基準電圧温度補償回路を設けて、この基準電圧温度補償回路の接地端子を液晶コントローラＬＳＩの端子部に有する電圧関連回路の接地端子に接続して基準電圧温度補償回路による電圧調整を画像メモリの電圧から分離する。それによって、画像メモリがＣＰＵ等のデータ処理装置からのアクセスにより、表示動作と非同期に動作することによる電源電圧変動や接地電位変動の影響が、基準電圧温度補償回路に及ばないようにすることもできる。
【００１１】
液晶コントローラＬＳＩを液晶パネルを構成する基板の画素領域の外周に、所謂チップ・オン・ガラス（ＣＯＧ）方式で直接実装し、各接地線を基板上に分離して形成することもできる。
【００１２】
上記のように構成することで、電源電圧の変動やノイズに起因する基準電圧の変動を抑制し、表示品質を向上した液晶表示装置を提供することができる。なお、本発明は上記の構成および後述する実施例の構成に限定されるものではなく、また単純マトリクス型に限らず、画素毎に薄膜トランジスタ等のアクティブ素子を供えた液晶パネルを用いる液晶表示装置にも適用でき、本発明の技術思想を逸脱することなく、種々の変更が可能であることは言うまでもない。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。
【００１４】
図１は本発明が適用される液晶表示装置の構成例を説明するブロック図であり、所謂単純マトリクス型の液晶表示装置の概略構成を示すものである。図１中、参照符号ＬＣＤは液晶パネル、ＬＣＣＬは、単結晶シリコンのような半導体基板上に公知のＣＭＯＳ製造プロセスによって形成された液晶コントローラＬＳＩ（以下、液晶コントローラと称する）、ＣＰＵは中央演算装置を示す。液晶パネルＬＣＤは、複数の走査電極ＣＯＭと複数のデータ電極ＳＥＧの交差部にマトリクス状に液晶画素（図示せず）が形成された基板（図示せず）を有して液晶画素の表示が多値の電圧で駆動される。
【００１５】
液晶コントローラＬＣＣＬは、液晶パネルＬＣＤの駆動に使用される各種の電圧を供給するための電源回路である液晶駆動電圧発生回路ＬＣＤＤと、この液晶駆動電圧発生回路ＬＣＤＤの出力電圧に基づいて液晶パネルＬＣＤの走査電極ＣＯＭＬとデータ電極ＳＥＧをそれぞれ駆動する走査電極駆動回路ＣＯＭＤ、セグメント電極駆動回路ＳＥＧＤ、および走査電極駆動回路ＣＯＭＤとセグメント電極線動回路ＳＥＧＤおよび液晶駆動電圧発生回路ＬＣＤＤの動作を制御するための表示制御回路ＣＴＬを含んでいる。参照符号ＣＯＭＬは走査電極線、ＳＥＧＬはセグメント電極線（データ電極線）を示す。
【００１６】
液晶コントローラＬＣＣＬには電源電圧ＶＣＣが入力する。接地線ＧＮＤは図示しないインターフェース回路に接続される。表示制御回路ＣＴＬは中央演算装置ＣＰＵから入力する表示制御信号ＣＴＳに基づいて液晶駆動電圧発生回路ＬＣＤＤ、走査電極駆動回路ＣＯＭＤ、セグメント電極駆動回路ＳＥＧＤに制御信号ＣＴＬ１、ＣＴＬ２をそれぞれ与える。液晶駆動電圧発生回路ＬＣＤＤは液晶駆動用の電源出力ＶＳＬを発生し、これを走査電極駆動回路ＣＯＭＤやセグメント電極線駆動回路ＳＥＧＤに供給する。
【００１７】
図示しないインターフェースを介して外部信号源から入力した表示データは表示制御回路ＣＴＬに有する画像メモリＲＡＭに格納された後、制御信号ＣＴＬ３に基づいてセグメント電極駆動回路ＳＥＧＤに入力し、液晶駆動電圧発生回路ＬＣＤＤからの多値の階調電圧でセグメント電極ＳＥＧの駆動電圧に変換される。走査電極ＣＯＭは液晶駆動電圧発生回路ＬＣＤＤでから出力される走査駆動電圧で走査され、所定の走査電極に対応したタイングでセグメント電極線駆動回路ＳＥＧＤからデータ電圧が印加されて表示がなされる。
【００１８】
図２は図１に示した液晶コントローラＬＣＣＬから液晶パネルに供給される液晶駆動電圧の一例を説明する波形図である。図２中、ＶＣＣは電源電圧、ＧＮＤは接地電位、Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５は多値の電圧（電源電圧ＶＳＬ、図１では接地線を含む）、ＳＥＧはデータ信号（セグメント信号）、ＣＯＭは走査信号（コモン信号）を示す。参照符号Ｆは１フレームを示す。電源電圧ＶＣＣは外部電源から入力され、接地電位ＧＮＤからの大きさは外部電源に依存する。図２に示したように、液晶パネルの表示状態をセグメントするためには多値レベルの電圧が必要である。この多値の電圧は液晶コントローラＬＣＣＬに内蔵する液晶駆動電圧発生回路ＬＣＤＤで発生される。この液晶駆動電圧発生回路ＬＣＤＤは、通常、ＣＭＯＳ素子で構成される。
【００１９】
図３は図１における液晶駆動電圧発生回路ＬＣＤＤの構成例を説明する回路図である。また、図４は図３における各種電圧の電位関係の説明図である。図３において、電源電圧ＶＣＣと接地電位ＧＮＤは外部回路から供給される。参照符号ＶＬＰＳはチャージポンプ回路の出力電圧であり、液晶駆動電圧発生回路ＬＣＤＤを動作させる為の電源電圧である。また、ＶＲＥＦＲは基準電圧調整回路、ＲＲは分割抵抗部、ＣＳは安定化容量、ＯＰＡはオペアンプ、ＶＰＣはチャージポンプ型昇圧回路、ＣＧは接地容量である。基準電圧調整回路ＶＲＥＦＲは外部回路から供給される元の基準電圧ＦＲＥＦの電圧を調整して分割抵抗部ＲＲに最高電圧ＶＲＭＡＸを与える。分割抵抗部ＲＲは調整された基準電圧ＦＲＥＦに基づいて多値の電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５を発生する。
【００２０】
基準電圧調整回路ＶＲＥＦＲはオペアンプＯＰＡと可変抵抗ＶＲ１および抵抗Ｒｆで構成される。分割抵抗部ＲＲは多値の電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５を発生するための所定の抵抗値をもつ抵抗Ｒ、Ｒ０、および可変抵抗ＶＲ２のラダー構造であり、可変抵抗ＶＲ２は液晶パネル毎の電圧値を調整する。チャージポンプ型昇圧回路ＶＰＣは、主としてＣＭＯＳのスイッチ回路と外付けの容量Ｃ１乃至Ｃ６で構成される。チャージポンプ型昇圧回路ＶＰＣに入力する電圧Ｖｃｉは電源電圧ＶＣＣ、またはこの電源電圧ＶＣＣを電圧調整した電圧である。図３に示した回路では、基準電圧ＦＲＥＦを基に昇圧した電圧ＶＲＭＡＸおよび、この電圧ＶＲＭＡＸと接地電位ＧＮＤの間を分割抵抗部ＲＲで抵抗分割して電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５を発生する。
【００２１】
図５は図１における液晶駆動電圧発生回路ＬＣＤＤの他の構成例の説明図であり、同図（ａ）は回路図、同図（ｂ）は同図（ａ）における電圧関係の説明図である。図５の（ａ）における参照符号ＶＰ１はＶ５電圧を２倍した電圧を生成するチャージポンプ型昇圧回路、ＶＰ２はＶ４電圧とＶ５電圧をｎ倍（ｎ＝１〜３）を生成するチャージポンプ型昇圧回路、ＶＰ３はＶ５電圧とＶ３電圧を生成するチャージポンプ型昇圧回路、ＶＰ４はＶ５電圧とＶ２電圧を生成するチャージポンプ型昇圧回路である。各電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５の電位関係は同図（ｂ）に示したとおりである。なお、図３と同一参照符号は同一機能部分に対応する。
【００２２】
図５に示した液晶駆動電圧発生回路ＬＣＤＤは、図３と同様に、基準電圧ＶREF を基にして各電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５を生成するものであるが、この電圧調整にチャージポンプ型昇圧回路ＶＰ１〜ＶＰ４を使用し、これらのチャージポンプ型昇圧回路ＶＰ１〜ＶＰ４への入力電圧Ｖciを基準電圧ＶREF を基に調整するように構成している。
【００２３】
上記したような液晶駆動電圧発生回路ＬＣＤＤを用いた液晶コントローラＬＣＣＬでは、多値の電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５は基準電圧を調整し、これをｎ倍に昇圧して液晶パネルに供給している。このため、前記したように、液晶コントローラＬＣＣＬの内部や、その近傍にノイズあるいは電圧変動、もしくは接地電位に変動が生じると、発生される各種の電圧に基準電圧ＶＲＥＦのｎ倍分の電圧変動をもたらし、液晶パネルに供給される階調電圧が変化して表示品質が劣化する。本発明では、接地電位を基準とする基準電圧発生回路や液晶駆動電圧発生回路の接地電位の変動を相殺することで、液晶パネルに供給される多値の電圧変動を抑制し、結果として表示品質の劣化を回避した。
【００２４】
図６は本発明の第１実施例を説明する液晶コントローラＬＣＣＬの回路配置の説明図であり、前記図３で説明した液晶駆動電圧発生回路で多値の電圧を発生する場合の構成例である。本実施例では、基準電圧調整回路ＶＲＥＦＲを液晶コントローラＬＣＣＬに内蔵している。なお、図６には基準電圧調整回路ＶＲＥＦＲ、分割抵抗部ＲＲ、基準電圧発生回路ＶＲＥＦＧ、および画像メモリＲＡＭのみを示し、他の回路は図示を省略してある。図６に示したように、液晶コントローラＬＣＣＬに有する基準電圧発生回路ＶＲＥＦＧと基準電圧調整回路ＶＲＥＦＲおよび分割抵抗部ＲＲを同一の接地線（第１の接地線ＧＮＤ１）で接続したものである。画像メモリＲＡＭは第１の接地線ＧＮＤ１と分離した第２の接地線ＧＮＤ２に接続してある。なお、第１の接地線ＧＮＤ１、第１の接地線ＧＮＤ２は、例えばアルミニウム等を主成分とした低抵抗材料を用いることが望ましい。また、参照符号ＧＰＡＤ１、ＧＰＡＤ２は第１の接地線ＧＮＤ１、第２の接地線ＧＮＤ２を外部回路に接続する接続端子（パッド）である。
【００２５】
図７は図６における基準電圧発生回路ＶＲＥＦＧの回路例の説明図である。図７に示したように、この基準電圧発生回路ＶＲＥＦＧは、所謂ＶＴＨ差型基準電圧発生回路であり、Ｎ導電型エンハンスメント型ＭＯＳＦＥＴ（ＮＥＭＯＳ）、Ｐ導電型エンハンスメント型ＭＯＳＦＥＴ（ＰＥＭＯＳ）及びＮ導電型のデプレッション型ＭＯＳＦＥＴ（ＮＤＭＯＳ）で構成され、接地電位ＧＮＤのレベル＋α（αはエンハンスメント型ＭＯＳＦＥＴ（ＮＥＭＯＳ）とＮ型デプレッション型ＭＯＳＦＥＴ（ＮＤＭＯＳ）のスレッシュホールド電位（閾値電位）Ｖｔｈ差及び回路に流れる電流Ｉａによって決定される）の基準電圧（ＶＲＥＦ）を出力する方式を用いている。なお、この明細書において、ＭＯＳＦＥＴは、金属（ｍｅｔａｌ）-絶縁膜（ｉｎｓｕｌａｔｏｒ）-半導体（ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ（ＭＩＳＦＥＴ）及び金属（ｍｅｔａｌ）-酸化膜（ｏｘｉｄｅ）-半導体（ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ（ＭＯＳＦＥＴ）を意味する用語と見なされる。
【００２６】
図６の回路配置および図７の回路構成としたことにより、基準電圧発生回路ＶＲＥＦＧと基準電圧調整回路ＶＲＥＦＲでは接地電位の電位変動は同様に発生するため、基準電圧発生回路ＶＲＥＦＧと基準電圧調整回路ＶＲＥＦＲにおける接地電位の電位変動は相殺される。これにより、画像メモリＲＡＭ以外の電源関連回路に供給される基準電圧ＶＲＥＦが接地電位の変動で影響を受けて変化しても、出力される多値の電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５は上記の変化と同量変化する。その結果、液晶パネルＬＣＤに供給される表示データであるセグメント電圧に変動は生じない。したがって、画質の劣化は回避される。
【００２７】
図８は本発明の第２実施例を説明する液晶コントローラＬＣＣＬの回路配置の説明図であり、前記図５で説明したチャージポンプ型昇圧回路で液晶駆動電圧を調整する場合の構成例である。この実施例も前記実施例と同様に基準電圧調整回路ＶＲＥＦＲを液晶コントローラＬＣＣＬに内蔵している。基準電圧調整回路ＶＲＥＦＲ、基準電圧発生回路ＶＲＥＦＧと基準電圧調整回路ＶＲＥＦＲおよびチャージポンプ型昇圧回路ＶＰＣの接地線を同一の接地線（第１の接地線ＧＮＤ１）で接続し、画像メモリＲＡＭは第１の接地線ＧＮＤ１と分離した第２の接地線ＧＮＤ２に接続したものである。
【００２８】
他の構成は図６および図７と同様である。本実施例によっても接地電位の変動が液晶パネルＬＣＤに供給される表示データであるセグメント電圧に変動は生じない。したがって、画質の劣化は回避される。なお、第１の接地線ＧＮＤ１、第１の接地線ＧＮＤ２は、例えばアルミニウム等を主成分とした低抵抗材料を用いることが望ましいことも第１実施例と同様である。
【００２９】
図９は本発明の第３実施例を説明する液晶コントローラＬＣＣＬの回路配置の説明図である。液晶表示装置では、使用する液晶パネルの温度特性に合わせて温度補償基準の基準電圧調整回路を設ける場合がある。本実施例では、基準電圧調整回路としての温度補償基準電圧調整回路ＶＲＥＦＲ−Ｃを液晶コントローラＬＣＣＬに外付けしている。この温度補償基準電圧調整回路ＶＲＥＦＲ−Ｃは、適用する液晶パネルＬＣＤの温度特性に合わせたサーミスタＴＭを用いたものである。この温度補償基準電圧調整回路ＶＲＥＦＲ−ＣはサーミスタＴＭと並列抵抗ＲＰおよび直列抵抗ＲＳ１, ＲＳ２で構成される。
【００３０】
本実施例では、液晶コントローラＬＣＣＬに有する液晶駆動電圧発生回路ＬＣＤＤと基準電圧発生回路ＶＲＥＦＧの接地線を共通にして第１の接地線ＧＮＤ１とし、画像メモリＲＡＭの接地線を第２の接地線ＧＮＤ２として、第１の接地線ＧＮＤ１と第２の接地線ＧＮＤ２を分離し、液晶コントローラＬＣＣＬに設けた各接続端子ＧＰＡＤ１、ＧＰＡＤ２に接続している。そして、第１の接地線ＧＮＤ１を接続する第３の接続端子ＧＰＡＤ３を設け、この接続端子ＧＰＡＤ３に温度補償基準電圧調整回路ＶＲＥＦＲ−Ｃの接地線ＧＮＤ３を接続している。
【００３１】
この構成により、基準電圧発生回路ＶＲＥＦＧと外付けの温度補償基準電圧調整回路ＶＲＥＦＲ−Ｃの間でノイズによる電圧変動や接地電位の変動が同じように起こり、液晶パネルＬＣＤに供給される表示データであるセグメント電圧に変動は生じない。したがって、画質の劣化は回避される。また、基準電圧発生回路ＶＲＥＦＧも第１の接地線ＧＮＤ１に共通に接続されていることから、相対的な接地電位の変動が相殺され、安定した液晶駆動用の各種電圧を発生することができ、画質の劣化は回避される。なお、第１の接地線ＧＮＤ１、第１の接地線ＧＮＤ２は、例えばアルミニウム等を主成分とした低抵抗材料を用いることが望ましいことも第１実施例と同様である。なお、第３の接地線ＧＮＤ３は後述するようなフレキシブルプリント基板を用いるため、低抵抗であり、接地電位が配線で影響されることは問題とされない。
【００３２】
図１０は本発明の第４実施例の説明図であり、液晶コントローラＬＣＣＬを液晶パネルＬＣＤの基板にＣＯＧ実装した場合の外部回路と液晶コントローラＬＣＣＬの配線配置例の構成を示す。なお、液晶パネルＬＣＤは液晶コントローラＬＣＣＬを囲む枠で示した基板のみ図示した。本実施例では、液晶パネルＬＣＤの基板上に液晶コントローラＬＣＣＬをＣＯＧ実装してある。また、外部回路であるシステム基板ＰＣＢには前記図９で説明したものと同様の温度補償基準基準電圧調整回路ＶREFR-Cを有する。液晶コントローラＬＣＣＬには、液晶駆動用タイミング信号発生回路ＬＣＤＴＧ、液晶駆動電圧発生回路ＬＣＤＤ、基準電圧発生回路ＶＲＥＦＧ、および画像メモリＲＡＭのみを示してある。
【００３３】
図１１は図１０における液晶駆動用タイミング信号発生回路ＬＣＤＴＧの構成例を説明する回路図である。この液晶駆動用タイミング信号発生回路ＬＣＤＴＧは３個のインバータＢＡと帰還容量Ｃｆ、および帰還抵抗Ｒｆで図示したように構成される。このタイミング信号出力であるクロックパルスは液晶パネルＬＣＤの液晶画素の選択用ドットクロックとして図１で説明したセグメント電極駆動回路ＳＥＧＤ、コモン電極駆動回路ＣＯＭＤ及びチャージポンプ回路などに、それぞれの回路動作に適した周波数に分周されて供給される。
【００３４】
図１０において、液晶パネルＬＣＤの基板の一部には端子部ＰＡＤを有し、各回路からの入出力のための配線が基板上で端子部ＰＡＤに形成されている。そして、画像メモリＲＡＭ以外の電源関連回路の接地をとる第１の接地線ＧＮＤ１は第１の接地線端子ＧＰＡＤ１に接続し、画像メモリＲＡＭの接地をとる第２の接地線ＧＮＤ２は第２の接地線端子ＧＰＡＤ２に接続している。
【００３５】
さらに、画像メモリＲＡＭ以外の電源関連回路に電源を供給する電源線ＶＣＣ１は共通として第１の電源端子ＶＰＡＤ１に接続され、画像メモリＲＡＭの電源線ＶＣＣ２は電源線ＶＣＣ１と分離して第２のＶＰＡＤ２に接続される。このように、画像メモリＲＡＭ以外の電源関連回路に電源を供給する電源線ＶＣＣ１と画像メモリＲＡＭの電源線ＶＣＣ２を分離することにより、接地線のみを分離する場合に比べ、ノイズ電圧変動が液晶パネルＬＣＤの表示に影響するのを抑制することができる。
【００３６】
また、システム基板ＰＣＢ有する温度補償基準電圧調整回路ＶＲＥＦＲ−Ｃの接地線ＧＮＤ３は第１の接地線ＧＮＤ１に接続した第３の接地線端子ＧＮＤ３に接続される。また、液晶駆動電圧発生回路ＬＣＤＤおよび基準電圧発生回路ＶＲＥＦＧと温度補償基準電圧調整回路ＶＲＥＦＲ−Ｃの間を接続する基準電圧入力線ＶＲＥＦｉｎおよび基準電圧入力線ＶＲＥＦｏｕｔは、それぞれ基準電圧入力端子ＶＲＥＰＡＤ１、基準電圧出力端子ＶＲＥＰＡＤ２に接続される。
【００３７】
本実施例の構成としたことで、画像メモリＲＡＭが表示動作と非同期にＣＰＵからアクセスを受けることによる画像メモリＲＡＭ部分の電源電位変動やノイズが、外付けの温度補償基準電圧調整回路ＶＲＥＦＲ−Ｃとの間の電圧調整の結果に対して影響することを抑制することができる。
【００３８】
図１２は本発明の液晶表示装置を用いた液晶表示モジュールの全体構成例を模式的に説明する平面図である。また、図１３は図１２のＡ−Ａ’線に沿って切断した断面図である。この液晶表示装置は単純マトリクス方式の液晶パネルを用いたものとして説明する。液晶パネルＬＣＤは透明な第１基板ＳＵＢ１と第２基板ＳＵＢ２の一方、図１２では第１基板ＳＵＢ１の内面に複数のデータ電極（または、セグメント電極）を有し、第２基板ＳＵＢ２の内面に複数の走査電極（または、コモン電極）を有し、両基板を貼り合わせてなる間隙に液晶ＬＣが封止されている。データ電極と走査電極は、その交差部に有する液晶と共にマトリクス状の画素（液晶画像）が形成されている。マトリクス状に配列された画素が表示領域ＡＲを構成する。なお、第２基板ＳＵＢ２の内面に有する走査電極には、第１基板側から走査電圧が印加される。
【００３９】
第１基板ＳＵＢ１の一辺は第２基板ＳＵＢ２から若干はみ出ており、この部分に液晶コントローラＬＣＣＬがＣＯＧ方式で実装されている。また、第１基板ＳＵＢ１の上記一辺の端縁には前記した各種の接続端子（パッド）が形成され、この接続端子に対して液晶コントローラＬＣＣＬの接地線やその他の電源線およびデータ線が第１基板ＳＵＢ１の上記一辺に形成されている。そして、この接続端子にはフレキシブルプリント基板ＦＰＣの一方の端子が接続されており、他方の端子はシステム基板ＰＣＢに有する端子に接続されている。システム基板ＰＣＢにはシステム回路を構成する半導体チップや、図９〜１０の実施例で説明した温度補償基準電圧調整回路ＶＲＥＦＲ−Ｃなどの電子部品が搭載されている。
【００４０】
このフレキシブルプリント基板ＦＰＣは液晶パネルＬＣＤの背面に折り曲げられており、液晶パネルＬＣＤとの間にバックライトＢＬが介挿されている。バックライトＢＬは導光板とダイオード、あるいは冷陰極蛍光ランプなどの光源から構成される。小型の電子機器ではダイオードが、比較的大サイズの電子機器では冷陰極蛍光ランプが使用される。なお、導光板と液晶パネルの間には光拡散シートやプリズムシートなどが介在されるが図示は省略した。この液晶表示モジュールＬＣＤ−Ｍは携帯端末あるいはノートパソコン等の電子機器に組み込まれる。上記の液晶表示モジュールＬＣＤ−Ｍに、前記した各実施例の何れかの構成を有する液晶コントローラを用いることで、当該コントローラやその近傍に発生するノイズ、あるいは電圧変動による表示品質の劣化が回避される。
【００４１】
【発明の効果】
以上実施例により説明したように、本発明によれば、液晶パネルに画像を表示するための多値の電圧等の基準となる基準電圧を発生する電源関連回路の接地線を共通化し、かつ画像メモリの接地線とは分離して引き回したことで、ノイズ、あるいは電圧変動による表示品質の劣化が回避され、高品質の画像表示を得ることができる。
【図面の簡単な説明】
【図１】本発明が適用される液晶表示装置の構成例を説明するブロック図である。
【図２】図１に示した液晶コントローラＬＳＩから液晶パネルに供給される液晶駆動電圧の一例を説明する波形図である。
【図３】図１における液晶駆動電圧発生回路の構成例を説明する回路図である。
【図４】図３における各種電圧の電位関係の説明図である。
【図５】図１における液晶駆動電圧発生回路の他の構成例の説明図である。
【図６】本発明の第１実施例を説明する液晶コントローラＬＳＩの回路配置の説明図である。
【図７】図６における基準電圧発生回路の回路例の説明図である。
【図８】本発明の第２実施例を説明する液晶コントローラＬＳＩの回路配置の説明図である。
【図９】本発明の第３実施例を説明する液晶コントローラＬＳＩの回路配置の説明図である。
【図１０】本発明の第４実施例の説明図である。
【図１１】図１０における液晶駆動用タイミング信号発生回路の構成例を説明する回路図である。
【図１２】本発明の液晶表示装置を用いた液晶表示モジュールの全体構成例を模式的に説明する平面図である。
【図１３】図１２のＡ−Ａ’線に沿って切断した断面図である。
【符号の説明】
ＬＣＤ・・・・液晶パネル、ＬＣＣＬ・・・・液晶コントローラＬＳＩ、ＣＰＵ・・・・中央演算装置、ＣＯＭ・・・・走査電極（コモン電極）、ＳＥＧ・・・・データ電極（セグメント電極）、ＬＣＤＤ・・・・液晶駆動電圧発生回路、ＲＲ・・・・分割抵抗部、ＲＡＭ・・・・画像メモリ、ＣＯＭＤ・・・・走査電極駆動回路、ＳＥＧＤ・・・・セグメント電極駆動回路ＳＥＧＤ、ＣＴＬ・・・・表示制御回路、ＣＯＭＬ・・・・走査電極線（コモン電極線）、ＳＥＧＬ・・・・セグメント電極線（データ電極線）、ＶＣＣ電源電圧、ＧＮＤ・・・・接地線、ＣＴＳ・・・・表示制御信号、ＬＣＤＤ・・・・液晶駆動電圧発生回路、ＣＴＬ１，ＣＴＬ２，ＣＴＬ３・・・・制御信号、ＶＳＬ・・・・電源出力、Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５・・・・多値の電圧、ＶＲＥＦＧ・・・・基準電圧発生回路、ＶＲＥＦＲ・・・・基準電圧調整回路、ＶＰＣ，ＶＰＣ１，ＶＰＣ２，ＶＰＣ３・・・・チャージポンプ型昇圧回路、ＶＲＥＦＲ−Ｃ・・・・温度補償基準電圧調整回路。

Claims

複数の走査電極と複数のデータ電極の交差部にマトリクス状に液晶画素が形成された基板を有して前記液晶画素の表示が多値の電圧で駆動される液晶パネルと、前記液晶パネルの表示を制御する液晶コントローラＬＳＩとを具備した液晶表示装置であって、
前記液晶コントローラＬＳＩは、外部信号源から入力する画像データを格納する画像メモリを持つ表示制御回路と、基準電圧調整回路を有する液晶駆動電圧発生回路と、前記液晶パネルの走査電極に走査信号を供給する走査電極駆動回路と、前記画像メモリに格納した画像データを前記液晶パネルの前記データ電極に供給するデータ電極駆動回路とを有し、
前記液晶駆動電圧発生回路に有する前記基準電圧調整回路の接地線と当該液晶駆動電圧発生回路の出力電圧を受ける前記走査電極駆動回路および前記データ電極駆動回路の接地線とを共通の第１の接地線とし、前記画像メモリの接地線を第２の接地線として前記第１の接地線と前記液晶コントローラＬＳＩ内で分離配置したことを特徴とする液晶表示装置。
前記液晶コントローラＬＳＩに外部回路と接続するための端子部を有し、前記第１の接地線と前記第２の接地線を外部回路に接続する接地端子を前記液晶コントローラＬＳＩの端子部に独立して設けたことを特徴とする請求項１に記載の液晶表示装置。
前記液晶駆動電圧発生回路に有する前記基準電圧調整回路の電源電圧線と当該液晶駆動電圧発生回路の出力電圧を受ける前記走査電極駆動回路および前記データ電極駆動回路の電源電圧線とを共通の第１の電源電圧線とし、前記画像メモリの電源電圧線を第２の電源電圧線として前記第１の電源電圧線と分離配置したことを特徴とする請求項１乃至３の何れかに記載の液晶表示装置。
前記液晶コントローラＬＳＩは、前記液晶パネルの画素領域の外周において前記一方の基板上に直接実装されており、前記第１の接地線と前記第２の接地線を前記一方の基板上に分離して形成したことを特徴とする請求項１乃至３の何れかに記載の液晶表示装置。
複数の走査電極と複数のデータ電極の交差部にマトリクス状に液晶画素が形成された基板を有して前記液晶画素の表示が多値の電圧で駆動される液晶パネルと、前記液晶パネルの表示を制御する液晶コントローラＬＳＩとを具備した液晶表示装置であって、
前記液晶コントローラＬＳＩは、外部信号源から入力する画像データを格納する画像メモリを持つ表示制御回路と、基準電圧調整回路を有する液晶駆動電圧発生回路と、前記液晶パネルの走査電極に走査信号を供給する走査電極駆動回路と、前記画像メモリに格納した画像データを前記液晶パネルの前記データ電極に供給するデータ電極駆動回路とを有し、
前記基準電圧の温度変化を補償する温度補償基準電圧調整回路を前記液晶コントローラＬＳＩの外部に有し、
前記液晶駆動電圧発生回路に有する前記基準電圧調整回路の接地線と当該液晶駆動電圧発生回路の出力電圧を受ける前記走査電極駆動回路および前記データ電極駆動回路の接地線とを共通の第１の接地線とし、前記画像メモリの接地線を第２の接地線として前記第１の接地線と前記液晶コントローラＬＳＩ内で分離配置すると共に、前記温度補償基準電圧調整回路の接地線を前記第１の接地線に接続したことを特徴とする液晶表示装置。
前記液晶コントローラＬＳＩに外部回路と接続するための端子部を有し、前記第１の接地線と前記第２の接地線を外部回路に接続する接地端子を前記液晶コントローラＬＳＩの端子部に独立して設けたことを特徴とする請求項５に記載の液晶表示装置。
前記液晶駆動電圧発生回路に有する前記液晶駆動電圧発生回路の出力電圧を受ける前記走査電極駆動回路および前記データ電極駆動回路の電源電圧線とを共通の第１の電源電圧線とし、前記画像メモリの電源電圧線を第２の電源電圧線として前記第１の電源電圧線と分離配置したことを特徴とする請求項５または６の何れかに記載の液晶表示装置。
前記液晶コントローラＬＳＩは、前記液晶パネルの画素領域の外周において前記一方の基板上に直接実装されており、前記第１の接地線と前記第２の接地線を前記一方の基板上に分離して形成したことを特徴とする請求項５乃至７の何れかに記載の液晶表示装置。
前記液晶コントローラＬＳＩに外部回路と接続するための端子部を有し、前記第１の接地線と前記第２の接地線を外部回路に接続する接地端子を前記液晶コントローラＬＳＩの端子部に独立して設けると共に、前記基準電圧温度補償回路の接地端子を前記液晶コントローラＬＳＩの前記端子部に有する前記第１の接地端子に接続したことを特徴とする請求項５乃至８の何れかに記載の液晶表示装置。
前記液晶駆動電圧発生回路に有する前記液晶駆動電圧発生回路の出力電圧を受ける前記走査電極駆動回路および前記データ電極駆動回路の電源電圧線とを共通の第１の電源電圧線とし、前記画像メモリの電源電圧線を第２の電源電圧線として前記第１の電源電圧線と分離配置したことを特徴とする請求項５乃至９の何れかに記載の液晶表示装置。
前記液晶コントローラＬＳＩは、前記液晶パネルの画素領域の外周において前記一方の基板上に直接実装されており、前記第１の接地線と前記第２の接地線を前記一方の基板上に分離して形成したことを特徴とする請求項１乃至１０の何れかに記載の液晶表示装置。
外部信号源から入力する画像データを格納する画像メモリと、
基準電圧調整回路を有する液晶駆動電圧発生回路と、
前記液晶パネルの走査電極に走査信号を供給する走査電極駆動回路と、
前記画像メモリに格納した画像データを液晶パネルのデータ電極に供給するデータ電極駆動回路とを有し、
前記液晶駆動電圧発生回路に有する前記基準電圧調整回路の接地線と当該液晶駆動電圧発生回路の出力電圧を受ける前記走査電極駆動回路および前記データ電極駆動回路の接地線とを共通の第１の接地線とし、前記画像メモリの接地線を第２の接地線として前記第１の接地線と分離して形成したことを特徴とする液晶コントローラ。
前記第１の接地線に結合された第１端子と、
前記第２の接地線に結合された第２端子とを有する請求項１２記載の液晶コントローラ。