JP4035204B2 - 静電チャック上の誘電体被膜としてダイヤモンド膜を用いる方法及び装置 - Google Patents
静電チャック上の誘電体被膜としてダイヤモンド膜を用いる方法及び装置 Download PDFInfo
- Publication number
- JP4035204B2 JP4035204B2 JP17310097A JP17310097A JP4035204B2 JP 4035204 B2 JP4035204 B2 JP 4035204B2 JP 17310097 A JP17310097 A JP 17310097A JP 17310097 A JP17310097 A JP 17310097A JP 4035204 B2 JP4035204 B2 JP 4035204B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrostatic chuck
- diamond
- pedestal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
- H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T279/00—Chucks or sockets
- Y10T279/23—Chucks or sockets with magnetic or electrostatic means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Jigs For Machine Tools (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は基板処理設備で用いられる静電チャックに関するものである。特に、本発明は、さまざまな基板処理過程中に用いられるガス種とプラズマ構成物質からの侵食に耐性のある上面を有し、より強い力で基板をクランプ(保持)することができる改良型の静電チャックに関するものである。
【0002】
【従来の技術】
基板処理システムは、ローディング(搬入)中やアンローディング(搬出)中、或は処理中における好ましくない基板の動きには敏感である。例えば、ローデング時やアンローディング時にチャックによってしっかり保持されていないと、基板は処理システム内で停滞してしまう恐れがある。このようなことが起こるのは、ローディングされてチャックの中心に置かれた基板が、処理中に動いて中心からずれるときである。そして、アンローディングの際、基板は処理チャンバの一部に接し、基板が破損する恐れがある。たとえ基板が破損しないとしても、オペレータは運転を停止し、逸脱した基板を取り除くために真空チャンバを開かねばならないだろうし、その結果、動作不可能時間が生じコストがかかることになる。処理中に基板が動くと、それによって熱が不均一となり、層の堆積或はエッチングを不均一なものとする。基板の剛性は面積が増加するほど低下するので、大きな基板(例えば直径12インチの基板)にとってこれは特に深刻な問題となる。さらに、均一な熱伝達を維持するためにもチャックと処理対象の基板とをしっかりと、均一に接触させなくてはならない。チャックに接触しない基板部分は過熱点になる可能性があり、これが歩留まりに悪影響をもたらす。従って、基板とチャックとを強力且つ均一にクランプする力が望まれている。
【0003】
処理の最中、基板を一定の場所に固定保持する一つの方法に、静電チャックを使用する方法がある。静電チャックは、基板を固定すべく、当該静電チャックと基板との間に静電力(或はクーロン力)を発生させる。いくつかの静電チャックの製造は、典型的には、プロセス互換性のあるアルミニウム等の金属を機械で加工して適当な支持ペディスタルを形成し、このペディスタルの上面にグリッド・ブラスティング(grid blasting)を行う工程を含んでいる。そして、誘電材料からなる層がペディスタルの上面に形成され、基板を保持できるように研磨されて円滑な平面にされる。
【0004】
基板処理中、基板と金属ペディスタルとの間に電圧が印加され、誘電体層の一方の側に正の電荷を他方に負の電荷を形成する。この電荷が、実質的に均一な吸引クーロン力を基板と基板を所定位置にクランプするペディスタルとの間に発生させる。
【0005】
静電チャックのクランプ力(すなわち基板を静電チャック上の所定位置に保つ力)は次の式で表わすことができる。
【0006】
F=CV2/2D (1)
なお、式中、Fはクランプ力、Cは2つの導体間の誘電体(ここでは静電チャックのペディスタルと基板との間にある被膜として示している)のキャパシタンス、Vは静電チャックに印加される電圧、Dはコンデンサプレート間の距離(誘電体の厚さ)である。
【0007】
クランプ力は、色々な方法で最大化され得る。まず第1に、誘電率(すなわち比誘電率εr)の高い被膜を用いることが考えられる。これはキャパシタンスを増加させ、クランプ力を大きくする(式(1))。キャパシタンスは誘電体によって分離した2つの平行なプレートのキャパシタンスを求める次の式で与えられる。
【0008】
C=Aεoεr/D (2)
なお、式中、Aはプレートの一つの面積(平方メートル)、Dはプレート間の距離(メートル)、εoは空スペースの誘電率、εrはプレート間の誘電体材料の比誘電率である。第2に、先の誘電体より薄い誘電体被膜を形成して、両式のDを減らすことが考えられる。クランプ力は静電チャックと基板との間の距離の平方に反比例するので、D値が減ることでクランプ力を実質的に増加することができる。最後に、ペディスタルと基板との間に印加される電圧を増加させてもよい。基板にかかる力の量は印加される電圧の平方に関連しているので、印加される電圧を増加することもかなりの効果がある。しかし、高電圧に耐えるために、被膜は十分高い誘電耐電圧を持たなくてはならない。
【0009】
一般的な静電チャックの中には、アルミニウム或はステンレス鋼から製造され、プラズマスプレー或は熱スプレーにより酸化アルミニウム(Al2O3)で被覆されたものがある。これらの材料は従来から静電チャックを製造するのに使われているが、さらに特性を向上させることが望まれている。また、「バックサイド・パーティクル(裏面側の粒子)」という問題が、セラミックで被覆されたペディスタルにはある。このような粒子は、基板が静電チャックのセラミック被覆面と接触し或はその面をこすった場合に発生する可能性ある。接触により、セラミック材料がはがれ落ち、ウエハの歩留まりに悪影響を及ぼすような好ましくない粒子と汚染物が生じる恐れがある。
【0010】
基板の処理では環境を入念に制御して、周辺の化学種からの汚染や、粒子が原因となる欠陥を避けなくてはならない。従って<多くの基板処理工程は、処理チャンバを制御環境下で、堆積、エッチング、スパッタリング、拡散等の過程を実行する。これらの作業の各々は、完成基板の製造において、ある技術が求めるさまざまな特性の層を形成し、パターニングし、取り扱う等の機能を果たす。基板を載置するペディスタル等の構成要素に対するエッチングは、エッチング工程中と(1〜3枚の基板ごとに行う必要がある)チャンバクリーニング工程中で最も活発に行われる。
【0011】
例えば、チャンバクリーニング工程は堆積システムにおいて定期的に実行される。膜が基板に堆積すると、堆積する材料の中に処理チャンバ表面に蓄積するものが現われるので、定期的に除去しなくてはならない。こうしたクリーニング工程中、プロセスガスが処理チャンバから排気され、CF4やNF3等のエッチングガスが導入される。それから、処理チャンバの内部に蓄積した残留物をエッチング除去するためのプラズマが生成される。
【0012】
可能であれば、これらのエッチングガスにさらされる表面を保護して、運転コストを減らしスループットを向上させるようにする。例えば、現在の基板処理システムでは、クリーニング工程中にダミー基板を使って、ペディスタルの上面を保護する。この過程では、ダミー基板をローディングし、位置決めし、その後取り外す作業が必要となる。半導体製造産業におけるように、最大スループットが求められる状況において、保護デバイスの処理システムへの出し入れを繰り返すのは貴重な時間の浪費である。ダミー基板の中には、約10回のクリーニング周期にしか耐えられずに取り替えなくてはならないものもあるので、ダミー基板を用いることも費用がかかる。ダミー基板がローディング中、アンローディング中につかえて動かなくなる可能性もあり、これが上で述べたような問題を生じさせることにもなりかねない。
【0013】
【発明が解決しようとする課題】
従って、処理中に基板の動きを減らして、基板全体に均一に熱が行き渡るようにすることが望まれ、しかもそれが効果的である。裏面側粒子のレベルも可能な程度まで減らす必要がある。最終的には、基板処理システムが寿命になるまでの消費コストを減らし、スループットを向上することになるので、ダミー基板を不要にすることもまた望まれる。
【0014】
【課題を解決するための手段】
本発明は静電チャックの上面にダイヤモンドを被覆することによりこれらの要件に対処するものである。本発明のダイヤモンド被膜付き静電チャックは、処理される基板にかかるクランプ力を向上させる。クランプ力が向上することで、処理中の基板の動きを減らし、基板全体に均一な熱状態をもたらす。ダイヤモンド被膜はガス反応物、副生物、基板処理やチャンバ洗浄中に一般的に用いられるか生成されるプラズマ構成物質からのエッチングに対して耐性がある。よって、本発明はダミー基板が不要であり、その結果消費コストを減らし、スループットを向上する。また、本発明で用いられるダイヤモンド被膜は剥離を防ぐので、裏面側粒子のレベルを下げる。ダイヤモンドで被覆された本発明の静電チャックはこれらの且つその他の効果をもたらし、単純で費用効率のよいやり方で製造することができる。
【0016】
また、本発明の静電チャックにおいては、ホウ素等のドーパントでドーピングされたダイヤモンド被膜でペディスタルの上面が被覆される。ドーピングされた被膜は高いコンダクタンスを示し、このため本発明の静電チャックはジョンソン−ラーベク(J−R)効果を利用することが可能になる。このJ−R効果は、誘電体の厚さを被膜と基板との微視的間隙のサイズにまで減らすことによりクランプ力を増加させる。好ましくは、ジョンソン−ラーベク効果をさらに利用できるように、ドーピングされたダイヤモンド被膜の上面が一定程度の均一な荒さを持つようにするのがよい。
【0018】
本発明の本質と効果は本明細書の以下の説明と図面を参照することで、さらに理解されるであろう。
【0019】
【発明の実施の形態】
[I.高密度プラズマCVDシステムの例]
図1は本発明の静電チャックが用いられる、高密度プラズマ化学気相成長(HDP−CVD)システム5の一実施形態を示している。HDP−CVDシステム5は、真空チャンバ10と、真空ポンプ12と、ソースRF(SRF)発生器32と、バイアスRF(BRF)発生器36と、BRF発生器50と、ペディスタル44とを有している。
【0020】
真空チャンバ10は側壁22とディスク形天井電極24とからなる天井20を有している。側壁22は石英やセラミック等の絶縁体からなり、コイル状アンテナ26を支持している。コイル状アンテナ26の詳細な構造については、1993年8月27日出願のFairbainとNowakによる、発明の名称「高密度プラズマCVD及びエッチング反応装置(High Density Plasma CVD and Etching Reactor)」の米国特許出願番号08/113,776の明細書、及び当該米国特許出願をパリ条約上の優先権主張の基礎とする特開平7−169703号公報に開示されている。これらの出願明細書の内容は本明細書で援用することとする。
【0021】
堆積用のガス及び液体が制御弁(図示しない)を有するライン27を通して、ガス混合チャンバ29に供給される。混合ガスチャンバ29で、これらのガス及び液体は混合され、そして、ガス供給リングマニホールド16に送られる。ガス注入ノズル14がガス供給リングマニホールド16に接続されており、マニホールド16に導入された堆積用ガスをチャンバ10内のペディスタル44に置かれた基板45に分散するようになっている。ペディスタル44は処理中に基板を拘束するものであり、また冷却通路や他の部材を有していてもよい。
【0022】
ガス供給リングマニホールド16はハウジング18内に配置されている。ハウジング18はスカート46によって反応物質から保護されている。スカート46は、HDP−CVDプロセスで用いられる反応物質への耐性がある石英、セラミック、シリコン、ポリシリコン等の材料からなる。真空チャンバ10の底面に、環状ライナ40を設けてもよい。この環状ライナ40自体は、取外し可能にしてもよい。
【0023】
SRF発生器32からコイルアンテナ26にRFエネルギーを印加することによって、堆積用ガスの誘導結合プラズマを基板45に隣接位置に形成することもできる。SRF発生器32は単一周波数の或は混合周波数のRFパワー(又は他の所望なパワー)をコイルアンテナ26に供給して、真空チャンバ10に導入される反応種の分解を促進する。堆積用ガスは矢印25で示された排気ライン23を経てチャンバ10から排気される。ガスが排気ライン23を経て放出される速度はスロットル弁12aによって制御される。
【0024】
天井電極24は蓋体56によって所定位置に保たれる。蓋体56は冷却ジャケット58によって冷却されるが、天井電極24は抵抗ヒータ60によって加熱され、クリーニング速度を速めたりプロセスパラメータを変えることができる。天井電極24は導体であり、ステッチ38を適切にセットすることによって、グランド(アース)又はBRF発生器36のいずれかに接続され、或は、接続されない(浮遊)状態とされる。同様に、ペディスタル44も、スイッチ52を適切にセットすることによって、グランド又はBRF発生器50のいずれかに接続され、或は、接続されない(浮遊)状態とされる。これらのスイッチのセットはプラズマの所望な特性に応じてなされる。BRF発生器36,50は単一周波数か或は混合周波数のRFパワー(或は他の所望のパワー)を供給することができる。BRF発生器36,50は個々独立のRF発生器であっても、或はまた、天井電極24とペディスタル44のいずれにも接続した単一のRF発生器であってもよい。BRF発生器36,50からRFエネルギーを印加して、誘電結合プラズマをペディスタル44の方にバイアスさせることにより、スパッタリングを促進し、プラズマの現在のスパッタリング効果を向上させる(すなわち、膜の間隙充填力を増加させる)。
【0025】
静電結合を利用して誘電結合プラズマとは別に或は誘電結合プラズマとともに、プラズマを形成してもよい。このようなプラズマはコイルアンテナ26と、天井電極24かペディスタル44のどちらか一方との間に形成されるようにしてもよい。静電結合プラズマも同様に、天井電極24とペディスタル44との間で形成するようにしてもよい。これにより、これらの方法で静電結合プラズマを3つの異なる方法で形成することが可能になる。
【0026】
HDP−CVDシステム5におけるBRF発生器36,50と、SRF発生器32と、スロットル弁12aと、ライン27に接続した制御バルブと、スイッチ30,34,38,52とその他の要素のすべてが制御ライン35上のプロセッサ31によって制御される。これらの一部だけは図示されている。プロセッサ31はメモリ33に記憶されたコンピュータプログラムの制御の下で作動する。コンピュータプログラムは特定のプロセスのタイミング、ガスの混合状態、チャンバ圧力、RFパワーレベルやその他のパラメータを指令する。
【0027】
このようなHDP−CVD装置の例については、3つの静電結合形態のそれぞれの詳細や、誘電結合形態に関する特定の詳細とともに、1994年4月26日出願の、発明の名称「誘電結合と静電結合が組み合わされた高密度プラズマCVD反応物(High Density Plasma CVD Reactorwith Combined Inductive and Capacitive Coupling)」という米国特許出願番号08/234,746の明細書に記載されている。この出願の内容は本明細書で援用する。
【0028】
上記説明は一例を示す目的だけのものであり、本発明の範囲を制限するものと考えるべきではない。上記システムの変形、例えばチャンバのデザイン、RF出力配線の位置やその他の変形等が可能である。また、本発明は、電子サイクロトロン共振(ECR)プラズマCVDデバイス、熱CVDデバイス、エッチングデバイス、スパッタリング堆積デバイス等の基板処理設備に効果的である。本発明の装置はいかなる特定の基板処理装置に限定されるものではない。
【0029】
[II.静電チャックのダイヤモンド被膜]
本発明は、さまざまな基板処理チャンバ内での処理中に基板を固定するために用いられる、ダイヤモンドで被覆された静電チャックを提供するものである。例えば、本発明のダイヤモンドで被覆された静電チャックを図1のHDP−CVDシステムのペディスタル44として用いることができる。本発明のダイヤモンドで被覆された静電チャックは一般的な基板処理過程において見られるガス反応物質や副生物からのエッチングに対して耐性があり、以下でより詳細に述べる他の効果があるだけでなく、処理される基板へのクランプ力を高める。
【0030】
図2は、ペディスタル44として使うことが可能な本発明に従ってダイヤモンドで被覆された静電チャック100の一つの実施形態を示したものである。図2に示すように、ダイヤモンド被膜110を、ペディスタル120の少なくとも上面115に形成して、処理中に基板が静電チャック上に固定されるとき、基板がダイヤモンド被膜と接触するようにしている。ダイヤモンド被膜110をペディスタル120の他の部分、例えばペディスタルの側面や下部に形成してもよい。
【0031】
ペディスタル120は、液体冷却媒体を供給してダイヤモンド被膜付き静電チャック100から熱を伝達させるための冷却剤チャンネル130(1)〜130(N)と、ガスを基板の下面に供給して処理中、基板全体を均一温度にするためのガスチャンネル140とを有する。ペディスタル120の少なくとも一部は、モリブデン、炭化けい素、窒化けい素、窒化アルミニウム等の導電材料からなる。ペディスタル120と基板との間にクランプ電圧を印加できるように電気接触子150が設けられている。
【0032】
ダイヤモンド被膜110はペディスタル120極めて硬く強い上面を与える。静電チャック100の構造だけでなく、ダイヤモンド表面110の硬度や他の物理的、電気的な特性のおかげで、静電チャック100は従来の静電チャックに比べて多数の長所を有することになる。
【0033】
一つには、汚染物や堆積物がダイヤモンド被膜110の表面に容易には凝集しないということである。これは表面のエネルギー準位が高いためである。また、ダイヤモンド被膜の硬度と構造により、裏面側粒子の形成を防ぐことができる。ダイヤモンド表面は剥離やチッピングに対する耐性が特に高い。よって、ウエハをローディング、アンローディングしている間に基板が本発明の静電チャックと接触するとき、こうした粒子が生成される可能性は少ない。
【0034】
本発明のダイヤモンドで被覆された静電チャックは、ガス種、副生物及びさまざまなシステム処理中に一般的に使われるか形成されるプラズマ構成物質からの侵食(エッチング)への耐性がある。例えば、ダイヤモンド被膜110は分子酸素と原子酸素、分子と活性化したエッチングガス(NF3、CF4、ClF3、F2等)と、約600℃以上までの温度で基板処理で一般的に使われる、他のプロセスガスによる侵食に対する耐性がある。ダイヤモンド被膜110はまた、上記のガス及び/又はその他のガスから形成されるプラズマ構成物質からの侵食に対する耐性もある。
【0035】
このようにエッチング耐性が向上していることにより、静電チャック100は、他の誘電体、例えばセラミックや石英等で被覆された静電チャックよりも信頼性が高く、寿命が長い。現在の多くの静電チャックは、上述のチャンバクリーニング過程中にダミーシリコン基板を用いることで保護されている。本発明によるダイヤモンド被膜付き静電チャックはこのような保護を必要としない。そのことにより、消費コストが低減され、スループットが向上される。これはクリーニング工程のためにチャンバにダミー基板をローディング、アンローディングする必要がないからである。また、基板処理システム内でダミー基板がつまって動かなくなるという問題も回避できる。
【0036】
従来の多くの静電チャック(例えばAl2O3)を被覆するのに用いられる材料はしばしば極性があり、印加された電界が除去されるとき(例えば基板のクランプを解除するとき)電荷を保持する。この結果、基板が静電チャックに固着する。このような固着は貴重な処理時間の浪費であり、取り除くとき静電チャックの上面と基板がこすれ、裏面側粒子が形成されてしまう。ダイヤモンド被膜110には極性がないので、印加された電界が取り除かれるとき電荷を保持しない。よって、静電チャック100はすぐにクランプを解除し、スループットを向上させる一方で裏面側粒子が形成される可能性を低くする。
【0037】
ダイヤモンドで被覆された静電チャック100はまた、従来の静電チャックよりも優れた熱特性を持っている。Al2O3の熱伝導率が10.4W/m−K、SiO2の熱伝導率が0.004 W/m−K、Si3N4の熱伝導率が25 W/m−K、AlNの熱伝導率が32 W/m−Kであるのに対して、ダイヤモンドの熱伝導率は200W/m−Kである。ダイヤモンド被膜110の高熱伝導率によって、熱の広がりが容易になり、従って熱の均一性を高める。熱の均一性は、本発明の好ましい実施形態において高クランプ力を基板にかけることによっても向上する。クランプ力の増加の詳細は、本発明の実施形態によって異なる。これについては後でさらに詳細に説明する。
【0038】
現在製造されている静電チャックの中には、ヘリウムやその他の熱伝達ガスを、処理されている基板の下に導入するものがある。導入されたヘリウムの熱伝達特性は、静電チャックと基板との間の熱伝達をより優れたものにするのに役立つ。これは、基板が静電チャックとしっかりと接触していない領域には特に重要である。うまく熱伝達がなされなければ、加熱点が基板上で発達し、歩留まりの低下につながる。向上したクランプ力は、静電チャックと基板をしっかりと接触させておくのに役立ち、処理中に裏面側でヘリウムの圧力をもっと高くして使うことができる。このように圧力レベルが上がると、より多くのヘリウムが基板の下を循環することになり、これによってこうした加熱点の発生が最小限に抑えられる。
【0039】
{A.ダイヤモンド被膜110の堆積}
ダイヤモンド被膜110はさまざまな手段でペディスタル120上に堆積させることができる。例えば、プラズマ促進式CVD(PECVD)やホットフィラメントCVD(HFCVD)等のCVDプロセスを用いることができる。このようなプロセスにおいて、ペディスタルはPECVDチャンバ或はHFCVDチャンバに置かれ、CH4やH2等のプロセスガスがチャンバ内に導入される。HFCVDシステムでは、このようなプロセスガスは、被覆されるペディスタルの上方の加熱されたフィラメントに向けられる。加熱されたフィラメントによって放出される電子は、プロセスガスがフィラメント上を通過する際にこのプロセスガスをイオン化し、その後、ペディスタルの表面に衝突させてダイヤモンド膜をペディスタルの上に堆積させる。ダイヤモンド被膜110で覆われたペディスタル120の通路は、レーザードリル加工等の方法によって形成される。この作業が完了すると、ペディスタルは通常の方法で所望の基板処理システム内に搭載される。
【0040】
PECVDやHFCVD等の堆積方法は、ダイヤモンド被膜110の厚さを正確に制御して、シリコン、モリブデンやさまざまなセラミック材料等の材料の上に厚さ1ミクロン未満で堆積させることができる。本発明の好ましい実施形態において、被膜110は約5ミクロン〜約50ミクロンの厚さで堆積される。
【0041】
上記方法のいずれにおいても、ダイヤモンド被膜110内の不純物或は汚染物の溶解性と拡散は無視できる程度である。ダイヤモンド被膜110は不純物レベルや拡散特性が低いので、被膜に拡散する汚染物の量は無視できる程度でしかない。その結果、本発明の静電チャックを用いた基板処理システムでは現在利用可能なシステムよりも元来清潔な環境を享受する。この低レベル不純物拡散を確実のものとするために、700℃を超える温度、高濃度の原子水素の存在下でダイヤモンド被膜110を形成することが好ましい。このような温度と原子水素の存在下で、被膜はデバイスに損傷を与える例えばアルカリ金属や重金属等の不純物を吸着しない。ダイヤモンド被膜110はまた、ペディスタル120内にある不純物が基板と処理チャンバに拡散するのを防ぐバリヤの役割を果たしている。
【0042】
本発明の効果としてさらに加えられるのが、現存の静電チャックを改善して、ダイヤモンド被膜110等のダイヤモンドで被覆された表面層を有するようにすることができるという点である。ダイヤモンド層を古い静電チャックの現在ある誘電層に直接堆積させてもよいし、或は古い誘電層を適切に機械的又は化学的に除去してもよい。現在ある層が除去されないと、本発明の静電チャックの効果のいくつかは十分に実現されない。例えば、2つの絶縁層全体の厚さのためにクランプ力は増加しないが、汚染物の減少やエッチングに対する耐性を増加させること等のその他の効果は実現できる。
【0043】
本発明の静電チャックの別の実施形態においては、ダイヤモンド被膜110は、後でより詳細に説明するように、絶縁層又は導電層のいずれかである。
【0044】
{B.ダイヤモンド被膜110が絶縁層である実施形態}
本発明の一実施形態において、静電チャック100は(ドーピングされていない)絶縁性ダイヤモンド被膜110で被覆される。基板を静電チャック100にクランプするために、基板とペディスタル120の間に電圧を印加する。この電圧が、誘電体層として作用するダイヤモンド被膜110の一方の側に正の電荷を、他方の側に負の電荷を与える。この電荷の差が、基板とペディスタル120の間に吸着性を有した実質的に均一な静電力を発生させ、基板をダイヤモンド被膜110上にクランプする。
【0045】
この実施形態において、ダイヤモンド被膜110は上述したようにして堆積することができる。ドーパントやその他のガスはプロセスガスに一切加えられない。このドーピングしていないダイヤモンド層は、静電チャックの上部絶縁層として一般的に用いられている他の材料よりも破壊電圧が向上している(100V/μm)。例えば、Al2O3の破壊電圧は10V/μm、SiO2の破壊電圧は15〜59V/μmの間、Si3N4の破壊電圧は2〜24V/μmの間、AlNの破壊電圧は14〜17V/μmの間である。
【0046】
破壊電圧が高いために、この実施形態の静電チャックは上記の材料で絶縁されたどの静電チャックよりも高い印加電圧に耐えうる。前記の式(1)及び式(2)に示すように、クランプ力は印加される電圧の平方に比例する。よって、印加される電圧が増加すれば、クランプ力は実質的に増加し、その結果基板の動きは少なくなり、熱伝達も向上する。
【0047】
上述のとおり、被膜110が他の誘電体被膜よりも薄く堆積されるように、堆積された絶縁性ダイヤモンド層の厚さを正確に制御することもできる。好ましくは、ダイヤモンド被膜110を厚さ約5ミクロン〜約50ミクロンに堆積するのがよい。この厚さは、酸化アルミニウム(Al2O3)等、他の静電チャック被膜の厚さが200ミクロン〜300ミクロンであるのと比べるとかなり薄いものである。ダイヤモンドはCVDプロセスを使って堆積するので、ダイヤモンド被膜110を他の静電チャック被膜よりも薄く堆積することができる。
【0048】
基板にかかるクランプ力は誘電体層の厚さ(式(1)、式(2)のDに相当する)の平方に反比例する。よって、本発明で用いられるようなより薄い被膜は基板に印加されるクランプ力を増加させる。さらに、より薄い被膜を用いていることにより、いくつかの静電チャック(Al2O3で被覆されている静電チャック等)に必須である後で行われるラッピングと研磨が必要なくなる。よって、製造コストが下がる。
【0049】
ダイヤモンド被膜110を確実にできるだけなめらかで平坦に堆積することによって、この実施形態におけるクランプ力をさらに増加させることが可能である。これはクランプ力を(ダイヤモンド被膜110と基板が互いに接触しない領域を回避することにより)最大にし、また熱伝達も(静電チャックと基板の間の接触を最大にすることにより)最大にする。ダイヤモンドの静電チャック表面への凝集密度を高くすることにより、なめらかで平坦なダイヤモンド被膜が得られる。凝集密度を高くする方法の一つとして、ダイヤモンドを堆積する前にチャックの表面に高密度の表面損傷場所をつくっておくというものがある。これは、機械的磨滅や超音波技術の利用によって行うことができる。
【0050】
{C.ダイヤモンド被膜が導電層である実施形態}
本発明の別の実施形態において、ジョンソン−ラーベク効果に従って静電チャックのクランプ力を増加するよう、ダイヤモンド被膜はホウ素或は同様のドーパントでドーピングされている。ドーピングはダイヤモンド被膜の電気特性を変化させて、被膜がもはや絶縁体ではなく半導体となるようにする。例えば、ダイヤモンド被膜をペディスタル120に堆積させるのに用いられるPECVD、HFCVDやその他のプロセス中にジボラン(BH3)をプロセスガスに加えることにより、ドーピングを行う。もちろん、他のドーパント源や他のドーパントを用いてもよい。例えば、(その中の一つである)B2O3をホウ素ドーパント源として用いてもよい。ホウ素がドーピングされたダイヤモンド被膜の好ましい導電率は3Ω−cm〜50Ω−cmの範囲である。
【0051】
この実施形態において、ダイヤモンド被膜210の上面は均一な表面粗度を有して、高さの誤差は約2.5ミクロン以下とするのが好ましい。この表面粗度はジョンソン−ラーベク効果によるクランプ力を最大にする。図3に関して後で述べるように、ジョンソン−ラーベク(J−R)効果は導電被膜と基板の間の接点(両者間には小さな間隙を有する)の形成に左右される。式(1)及び式(2)の距離Dを小さくすると、クランプ力は増加する。しかし、Dは、静電チャックと基板との間の距離(すなわち、ダイヤモンド被膜210の厚さ)を示しているものの、下で説明するように、平均間隙サイズに狭められている。よって、被覆の厚さではなく荒さが、形成されるクランプ力を決定するので、ダイヤモンド被膜210の厚さはそれほど重要ではなくなる。
【0052】
図3は、基板に印加するクランプ力を増加させるためにジョンソン−ラーベク効果を用いた本発明によるダイヤモンド被膜付き静電チャックの一実施形態を部分的に示す縦断面図である。図3において、静電チャックペディスタル200はドーピングされたダイヤモンド被膜210で覆われている。ダイヤモンド被膜210の上面は均一な荒さを有しているので、被膜210と基板220との間に多数の接点ができる。このような接点は接点230,240として図3に示されている。ペディスタル200に印加される電荷は被膜210に伝達され、接点230や240等の接点でリークする。接点230と240の間には間隙250(ドーピングされたダイヤモンド被膜210と基板220との間の無数のこのような間隙のひとつ)がある。電荷のリークにより、接点230と240での電位はゼロに近い。対照的に間隙250での電界は極端に高い。よって間隙250のすべての側面は間隙250の中心に向かうクーロン力を受ける。式(1)、式(2)の変数D(コンデンサプレート間の距離)はダイヤモンド被膜210の厚さから間隙250の大きさに減じられる。間隙の平均サイズに応じて、Dは約0.1ミクロン〜2.0ミクロンとなり、クランプ力が大きくなる。
【0053】
ダイヤモンド被膜210の表面荒さの度合は(CH4、H2とジボランプロセスガス中の)H2の濃度或は被膜が堆積されている時の堆積温度等のパラメータの変化によって、制御される。例えば、CH4/H2/ジボラン混合ガス中のH2濃度が低下すると、堆積される被膜の表面はより荒くなる。堆積温度が高くなると、同様に被膜の表面はより荒くなる。低温(例えば約600℃)では、被膜の堆積スピードは比較的遅く、表面は比較的なめらかになる。高温(例えば約1100℃)では、被膜が急速に形成されるので、表面が荒くなる。表面荒さは、表面形状測定法によって測定できる。クランプ力を最大にする最適な表面荒さが実験的に決定される。
【0054】
熱伝達が最も頻繁に行われるのは接点においてである。よって、被膜210の高熱伝導率(約100〜200w/m−Kの間)はこの実施形態では特に効果的である。基板220に印加されるクランプ力が増加するので、熱伝達も増加する。これらの要因の組み合わせがなければ、基板220の温度に大きな勾配が生ずるが、この温度の傾きをその組み合わせによって最小にする。
【0055】
[II.本発明の好ましい実施形態の製造方法]
上述したように、本発明の静電チャックのペディスタル120(図2)は、モリブデン、セラミック材料、アルミニウムやステンレス鋼等の材料を任意の数だけ用いて製造することができる。アルミニウムやステンレス鋼等の材料は単一の材料片を機械で加工して作られ得る。セラミック材料の場合、例えばセラミックを金属に結合する技術を用いて、セラミックペディスタルをモリブデンからなるワイヤーメッシュフレーム上に製造してもよい。別の材料を2つ以上の材料片から製造してもよい。静電チャックを2つの材料片から製造するのにはいくつかの理由がある。例えば、材料のもろさ、材料の組成或は冷却チャンネルの形状等のために、内部チャンネルを削成できないとき等があるからである。電子ビーム溶接等の技術を利用してペディスタルの2つの構成要素を結合させてもよい。しかしながら、好ましい実施形態において、本発明のペディスタルはシリコンビレット(billet)から製造される。使用されるシリコン材料をドーピングして、材料のコンダクタンスを約0.5Ω−cm〜5Ω−cmに増加させている。
【0056】
シリコンペディスタルはいくつかの利点がある。その一つが、シリコンを高純度で利用可能であるということである。市販のシリコンの純度は約10億分の2のオーダーである。これは拡散によって処理チャンバに導入される汚染物の量を減らし、従ってウエハの歩留まりを向上させる。また好ましい実施形態のシリコンペディスタルが傑出しているのは、シリコンの純度の割にコストが低いこと、容易に入手可能であること、シリコンの物理的性質や特性がよく知られていること等の理由による。
【0057】
本発明の好ましい実施形態で用いられるシリコンペディスタルの別の利点は、ペディスタルを製造する方法によるものである。好ましくは、上述のように別の材料から作られるペディスタル同様、ペディスタルは2つの別個の構成要素から形成されるのがよい。この上部構成部分は、最小限の粒子と汚染物を生成するプロセスにおいて、下部構成部分に拡散結合される。モリブデン等の材料を結合するのに用いられるさまざまな溶接方法とは異なり、拡散結合では(粒子の原因と考えられる)瞬間蒸発やスラグが生じない。また、拡散結合では、ペディスタルが溶接によって形成されるときのように化学汚染の原因となる化学副生物を作ることはない。拡散結合では、いかなる汚染の可能性もこのように低下させるために(ろう付け合金等の)異物を必要としない。
【0058】
図4は本発明によるダイヤモンド被膜付きシリコン静電チャックの製造工程を示したフローチャートである。図5は図4の工程に従って製造された静電チャックの断面図である。容易に参照できるようにするために、図4の説明は適宜、図5に示された構成要素について行う。図4において、ペディスタル500は、図5に示すように、シリコン製下部構成要素400とシリコン製上部構成要素450となる2片のシリコンから製造される。工程300では、シリコン製上部構成要素450を切削加工してヘリウムホール460(1)〜(N)を形成する。工程310では、シリコン製下部構成要素400を機械加工して、冷却水チャンネル410(1)〜(N)と、(ヘリウムチャンネル420として示される)ヘリウムチャンネルと、クランプ用電圧を印加する電気接続スロット440とを形成する。この時点で、一つ以上の(ヘリウム入口430として示されている)ヘリウム入口も切削加工してシリコン製下部構成要素400に形成する。シリコンのもろさ、形成されるべき通路(流路)の形を考慮して、特定の形状が機械加工で形成される。現在利用可能な技術を用いた場合、シリコンには約1インチまでの通路を形成することができ、それ以降は、粉砕の問題が生じる可能性がある。ヘリウムホール460(1)〜(N)等の通路も、比較的短い長さなのでシリコン製上部構成要素450に切削加工することができる。しかし、冷却水チャンネル410(1)〜(N)等の通路は、比較的長さがあるので、例えばダイヤモンドソーやレーザを使ってシリコン製下部構成要素400に機械加工して形成する。さらにこの2片を用いる製造技術により効果的なチャンネル幾何構造が可能になる。シリコン製下部構成要素のレーザ、機械的或はその他の機械加工により、複雑な冷却剤チャンネルパターンを形成することができ、基板処理中の熱均一性を高める。
【0059】
次に、シリコン製下部構成要素400とシリコン製上部構成要素450を工程320〜工程360に記載のように拡散結合する。工程320では、シリコン製下部構成要素400の上部接触面470とシリコン製上部構成要素450の下部接触面480とが化学・機械研磨等の技術を使って平坦に研磨される。工程330では、上部接触面470と下部接触面480が、処理前に基板を洗浄するのに用いたのと同様な手順によって洗浄される。例えば、親水性の層をそれぞれの面上に形成して、この層(とそこにある汚染物)をHF等の酸でエッチング除去することによって、これらの接触面を酸洗浄してもよい。工程340では、上部接触面470と下部接触面480を、例えば過酸化水素溶液で処理することによって親水性にする。
【0060】
工程350では、上部接触面470と下部接触面480とを接触させる。上部と下部の接触面470,480とが接触している間に、シリコン製上部構成要素450とシリコン製下部構成要素400とを約1000℃を超える温度に加熱して、ペディスタル500を形成する(工程360)。ペディスタル500は2時間から4時間、高温下で酸素が流れている環境に保たれる。加熱工程中、上部接触面470と下部接触面480との間にシリコン原子を拡散する。こうした拡散の結果、この2つの構成要素間に拡散ボンド490ができる。
【0061】
ペディスタル500の形成は基本的には工程360の後完了する。完了すると、ペディスタルは、閉鎖形の冷却水チャンネル410(1)〜(N)とヘリウムチャンネル420とを有する。冷却剤チャンネル410(1)〜(N)とヘリウムチャンネル420は、上部と下部構成要素を別々に機械加工して、上記拡散結合プロセスでこれらの構成要素を結合させることによって形成されるが、この形成は単一のシリコンビレット内にチャンネルを機械的に切削加工するプロセスよりも好ましい。単一のシリコンビレット内にこうしたチャンネルと通路を機械的に形成すると、とりわけ切削加工される通路が(先に述べたように)約1インチを超える長さになると、ビレットを粉砕する危険性が高くなる。露出面を機械加工する場合、このような粉砕を引き起こすことはまずないし、この方法以外で作ることができるパターンよりも複雑な冷却剤チャンネルパターンを形成することができる。
【0062】
ついで、工程370では、ペディスタル500は上述のように絶縁性ダイヤモンド膜か導電性ダイヤモンド膜510のいずれかで被覆される。ダイヤモンド膜510の膜厚は約5ミクロン〜約50ミクロンの範囲であることが好ましい。工程380では、ヘリウムホーム520(1)〜(N)がダイヤモンド被膜にレーザで形成され、これらをシリコンペディスタルのヘリウムホール460(1)〜(N)と一致させる。また、ヘリウムチャンネル(図示しない)をダイヤモンド被膜510に機械加工によって形成して、基板の下にヘリウムが分配されるようにする。こうすることにより、処理中に、基板全体に均一な温度を行き渡らせることができる。これらのチャンネルは、機械的に或はレーザー機械加工のような方法で加工される。
【0063】
[III.実験結果]
本発明の静電チャックはイオン化したガス種による侵食を含めた薬品侵食に耐える。上述のHFCVD方法によって堆積された、ドーピングされていないダイヤモンド被膜について、最高約600℃までの温度で、このような侵食に対する耐性を検査するための実験を行った。この実験結果から、このようなダイヤモンド被膜は600℃までの温度で、分子酸素、原子酸素や、NF3やCF4等の分子、活性化エッチングガスや、基板処理で一般的に使われるその他のプロセスガス等による侵食に耐えることがわかった。よって、本発明における静電チャックを、酸化を起こすことなく、100%酸素が流れている環境下で600℃を超える温度にまで加熱することができる。このような条件に近づくことは通常の処理中に実際は決してないので、これは極端な例である。原子酸素環境下で行った検査でも同様の結果が示されている。
【0064】
図6の(A)は別の実験の対象となったドーピングされていないダイヤモンド被膜の表面構造を示したものである。図中の被膜はHFCVD方法を使って、シリコンクーポン(試験片)上に厚さ約5ミクロンで堆積されたものを、倍率1500倍で示したものである。被覆されたシリコンクーポンはシリコン基板上に載置され、次に静電チャックにより所定の位置に保持された。図6の(B)は、約4000ワットのバイアスRFパワーと約2500ワットのソースRFパワーで、CF4/O2プラズマに10時間さらした後の被膜を示している。ここでの倍率も1500倍である。図6の(C)は走査電子顕微鏡で、同一のサンプルをより高い倍率(4000倍)で示したものである。いずれの顕微鏡写真でも、CF4/O2プラズマにさらした後、被膜の表面構造にはエッチングされた様子は一切見られない。図6の(B)と(C)の顕微鏡写真で見られる白い沈殿物はフッ化アルミニウム堆積物であり、これはプラズマ中でアルミニウムチャンバ壁とフッ素が反応したためにできたものである。
【0065】
本発明の方法は上記実験で記載した特定のパラメータによって、いかなるやり方でも限定されることを意図したものではない。当業者であれば、本発明の趣旨を逸脱することなくさまざまな処理条件や被覆方法を用いることができることを理解するであろう。
【0066】
本発明のいくつかの実施形態を詳細に説明してきたが、本発明におけるダイヤモンド被膜のその他の多くの同等な或は代替のタイプの被膜が当業者には明らかであろう。これらの同等物、代替物は本発明の範囲に含まれるものとする。
【図面の簡単な説明】
【図1】本発明が適用され得る基板処理装置の一実施形態を簡略的に示す縦断面図である。
【図2】本発明によるダイヤモンド被膜付き静電チャックの一実施形態を簡略的に示す縦断面図である。
【図3】本発明によるダイヤモンド被膜付き静電チャックの第2実施形態を簡略的に示す縦断面図である。
【図4】拡散結合したシリコンペディスタルを持つ本発明による静電チャックの一実施形態の製造シーケンス工程を示すフローチャートである。
【図5】図4に示された工程のシーケンスに従って製造された拡散結合したシリコンペディスタルを有するダイヤモンド被膜付き静電チャックを簡略的に示す縦断面図である。
【図6】(A)は、プラズマ処理前に本発明の一実施形態に従って堆積したダイヤモンド膜の表面構造を示す、倍率1500倍の走査電子顕微鏡写真であり、(B)は(A)で示したダイヤモンド膜の表面構造に与えるNF3プラズマ処理の影響を示す、倍率1500倍の走査電子顕微鏡写真であり、(C)は(A)で示したダイヤモンド膜の表面構造に与えるNF3プラズマ処理の影響を示す、倍率4000倍の走査電子顕微鏡写真である。
【符号の説明】
5…HDP−CVDシステム、10…真空チャンバ、12…真空ポンプ、16…ガス供給リングマニホールド、18…ハウジング、22…側壁、23…排気ライン、24…天井電極、26…コイル状アンテナ、31…プロセッサ、32,36,50…RF発生器、35…制御ライン、44,120,200,500…ペディスタル、100…静電チャック、110,210,510…ダイヤモンド被膜、130…冷却剤チャンネル、140…ガスチャンネル、150…電気接触子、220…基板、230,240…接点、250…間隙、400…シリコン製上部構成要素、410…冷却水チャンネル、420…ヘリウムチャンネル、440…電気接続スロット、450…シリコン製下部構成要素、460…ヘリウムホール。
Claims (7)
- 処理中に処理チャンバ内で基板を保持する静電チャックであって、
上面を有する導電要素と、
前記上面を覆い、前記上面に対向し前記基板を受ける実質的に平坦な表面を有するドーピングされたダイヤモンド層と、
を備え、
前記ダイヤモンド層は、ドーパントでドーピングされ当該ダイヤモンド層のコンダクタンスが増加されている静電チャック。 - 隣合う第1の接点と第2の接点との間の平均距離は約0.1ミクロン〜約2ミクロンの間であり、前記第1の接点と前記第2の接点は前記ドーピングされたダイヤモンド層と前記基板との間にある請求項1に記載の静電チャック。
- 前記ドーパントはホウ素である請求項2に記載の静電チャック。
- 前記実質的に平坦な表面は高さに2.5ミクロン未満の誤差がある請求項2に記載の静電チャック。
- 前記導電要素は、拡散により結合したシリコン製の上部構成要素と、シリコン製の下部構成要素とを備える請求項2に記載の静電チャック。
- 前記シリコン製の下部構成要素は、その上面に機械加工される冷却剤チャンネルを有し、当該上面は前記シリコン製の上部構成要素と拡散結合している請求項5に記載の静電チャック。
- 請求項1に記載の静電チャックを有する基板処理装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/663495 | 1996-06-14 | ||
US08/663,495 US5812362A (en) | 1996-06-14 | 1996-06-14 | Method and apparatus for the use of diamond films as dielectric coatings on electrostatic chucks |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1070181A JPH1070181A (ja) | 1998-03-10 |
JP4035204B2 true JP4035204B2 (ja) | 2008-01-16 |
Family
ID=24662046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17310097A Expired - Fee Related JP4035204B2 (ja) | 1996-06-14 | 1997-06-13 | 静電チャック上の誘電体被膜としてダイヤモンド膜を用いる方法及び装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5812362A (ja) |
JP (1) | JP4035204B2 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3799073B2 (ja) * | 1994-11-04 | 2006-07-19 | 株式会社日立製作所 | ドライエッチング方法 |
JP3050163B2 (ja) | 1997-05-12 | 2000-06-12 | 日本電気株式会社 | マイクロアクチュエータおよびその製造方法 |
US6003754A (en) * | 1997-10-21 | 1999-12-21 | Allison Advanced Development Co. | Airfoil for a gas turbine engine and method of manufacture |
US5969934A (en) * | 1998-04-10 | 1999-10-19 | Varian Semiconductor Equipment Associats, Inc. | Electrostatic wafer clamp having low particulate contamination of wafers |
KR100408259B1 (ko) * | 1998-11-04 | 2004-01-24 | 엘지.필립스 엘시디 주식회사 | 공정챔버_ |
US6508911B1 (en) * | 1999-08-16 | 2003-01-21 | Applied Materials Inc. | Diamond coated parts in a plasma reactor |
JP4854056B2 (ja) * | 1999-10-01 | 2012-01-11 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | 冷却装置及びクランピング装置 |
US6839217B1 (en) | 1999-10-01 | 2005-01-04 | Varian Semiconductor Equipment Associates, Inc. | Surface structure and method of making, and electrostatic wafer clamp incorporating surface structure |
US6538873B1 (en) | 1999-11-02 | 2003-03-25 | Varian Semiconductor Equipment Associates, Inc. | Active electrostatic seal and electrostatic vacuum pump |
US6362946B1 (en) | 1999-11-02 | 2002-03-26 | Varian Semiconductor Equipment Associates, Inc. | Electrostatic wafer clamp having electrostatic seal for retaining gas |
TW523557B (en) * | 2000-02-21 | 2003-03-11 | Nanya Technology Corp | Exhausting method in a dry etching apparatus |
US6595506B1 (en) | 2000-11-17 | 2003-07-22 | Epion Corporation | Apparatus and method for reduced particulate generation during workpiece handling |
US6537429B2 (en) | 2000-12-29 | 2003-03-25 | Lam Research Corporation | Diamond coatings on reactor wall and method of manufacturing thereof |
US20030188685A1 (en) * | 2002-04-08 | 2003-10-09 | Applied Materials, Inc. | Laser drilled surfaces for substrate processing chambers |
US20040055709A1 (en) * | 2002-09-19 | 2004-03-25 | Applied Materials, Inc. | Electrostatic chuck having a low level of particle generation and method of fabricating same |
US7501330B2 (en) * | 2002-12-05 | 2009-03-10 | Intel Corporation | Methods of forming a high conductivity diamond film and structures formed thereby |
US7910218B2 (en) | 2003-10-22 | 2011-03-22 | Applied Materials, Inc. | Cleaning and refurbishing chamber components having metal coatings |
US7824498B2 (en) * | 2004-02-24 | 2010-11-02 | Applied Materials, Inc. | Coating for reducing contamination of substrates during processing |
DE102004030723A1 (de) * | 2004-06-25 | 2006-02-02 | VenTec Gesellschaft für Venturekapital und Unternehmensberatung mbH | Mobiler, elektrostatischer Substrathalter |
US7670436B2 (en) | 2004-11-03 | 2010-03-02 | Applied Materials, Inc. | Support ring assembly |
US7646580B2 (en) * | 2005-02-24 | 2010-01-12 | Kyocera Corporation | Electrostatic chuck and wafer holding member and wafer treatment method |
US8617672B2 (en) | 2005-07-13 | 2013-12-31 | Applied Materials, Inc. | Localized surface annealing of components for substrate processing chambers |
US7762114B2 (en) | 2005-09-09 | 2010-07-27 | Applied Materials, Inc. | Flow-formed chamber component having a textured surface |
US9127362B2 (en) | 2005-10-31 | 2015-09-08 | Applied Materials, Inc. | Process kit and target for substrate processing chamber |
US8790499B2 (en) | 2005-11-25 | 2014-07-29 | Applied Materials, Inc. | Process kit components for titanium sputtering chamber |
US20070283884A1 (en) * | 2006-05-30 | 2007-12-13 | Applied Materials, Inc. | Ring assembly for substrate processing chamber |
US20090142599A1 (en) * | 2006-06-02 | 2009-06-04 | Nv Bekaert Sa | Method to prevent metal contamination by a substrate holder |
US7981262B2 (en) | 2007-01-29 | 2011-07-19 | Applied Materials, Inc. | Process kit for substrate processing chamber |
US7942969B2 (en) | 2007-05-30 | 2011-05-17 | Applied Materials, Inc. | Substrate cleaning chamber and components |
US8135485B2 (en) * | 2007-09-28 | 2012-03-13 | Lam Research Corporation | Offset correction techniques for positioning substrates within a processing chamber |
WO2010036707A2 (en) * | 2008-09-26 | 2010-04-01 | Lam Research Corporation | Adjustable thermal contact between an electrostatic chuck and a hot edge ring by clocking a coupling ring |
US20130107415A1 (en) * | 2011-10-28 | 2013-05-02 | Applied Materials, Inc. | Electrostatic chuck |
JP6273188B2 (ja) * | 2013-10-31 | 2018-01-31 | 東京エレクトロン株式会社 | プラズマ処理方法 |
JP6349228B2 (ja) * | 2014-10-22 | 2018-06-27 | 新光電気工業株式会社 | 静電チャック及びその静電チャックに使用されるベース部材 |
EP3262677A1 (en) | 2015-02-23 | 2018-01-03 | M Cubed Technologies Inc. | Film electrode for electrostatic chuck |
WO2016164498A1 (en) * | 2015-04-06 | 2016-10-13 | M Cubed Technologies, Inc. | Article having diamond-only contact surfaces |
EP3497066A1 (en) * | 2016-08-10 | 2019-06-19 | Corning Incorporated | Apparatus and method to coat glass substrates with electrostatic chuck and van der waals forces |
US11289355B2 (en) | 2017-06-02 | 2022-03-29 | Lam Research Corporation | Electrostatic chuck for use in semiconductor processing |
KR20240050466A (ko) | 2018-01-31 | 2024-04-18 | 램 리써치 코포레이션 | 정전 척 (electrostatic chuck, ESC) 페데스탈 전압 분리 |
US11086233B2 (en) * | 2018-03-20 | 2021-08-10 | Lam Research Corporation | Protective coating for electrostatic chucks |
DE102019101657A1 (de) | 2019-01-23 | 2020-07-23 | Berliner Glas Kgaa Herbert Kubatz Gmbh & Co | Haltevorrichtung zur elektrostatischen Halterung eines Bauteils mit einem durch Diffusionsbonden gefügten Grundkörper und Verfahren zu deren Herstellung |
US20210035767A1 (en) * | 2019-07-29 | 2021-02-04 | Applied Materials, Inc. | Methods for repairing a recess of a chamber component |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4551192A (en) * | 1983-06-30 | 1985-11-05 | International Business Machines Corporation | Electrostatic or vacuum pinchuck formed with microcircuit lithography |
US5283087A (en) * | 1988-02-05 | 1994-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Plasma processing method and apparatus |
US5013693A (en) * | 1989-02-16 | 1991-05-07 | Wisconsin Alumni Research Foundation | Formation of microstructures with removal of liquid by freezing and sublimation |
US4981717A (en) * | 1989-02-24 | 1991-01-01 | Mcdonnell Douglas Corporation | Diamond like coating and method of forming |
US5166856A (en) * | 1991-01-31 | 1992-11-24 | International Business Machines Corporation | Electrostatic chuck with diamond coating |
US5411758A (en) * | 1991-10-09 | 1995-05-02 | Norton Company | Method of making synthetic diamond wear component |
US5397428A (en) * | 1991-12-20 | 1995-03-14 | The University Of North Carolina At Chapel Hill | Nucleation enhancement for chemical vapor deposition of diamond |
US5413360A (en) * | 1992-12-01 | 1995-05-09 | Kyocera Corporation | Electrostatic chuck |
US5436790A (en) * | 1993-01-15 | 1995-07-25 | Eaton Corporation | Wafer sensing and clamping monitor |
US5431968A (en) * | 1993-12-07 | 1995-07-11 | Miller; Paul A. | Method for simultaneously coating a plurality of filaments |
US5463526A (en) * | 1994-01-21 | 1995-10-31 | Lam Research Corporation | Hybrid electrostatic chuck |
US5548470A (en) * | 1994-07-19 | 1996-08-20 | International Business Machines Corporation | Characterization, modeling, and design of an electrostatic chuck with improved wafer temperature uniformity |
-
1996
- 1996-06-14 US US08/663,495 patent/US5812362A/en not_active Expired - Fee Related
-
1997
- 1997-06-13 JP JP17310097A patent/JP4035204B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5812362A (en) | 1998-09-22 |
JPH1070181A (ja) | 1998-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4035204B2 (ja) | 静電チャック上の誘電体被膜としてダイヤモンド膜を用いる方法及び装置 | |
US6583064B2 (en) | Low contamination high density plasma etch chambers and methods for making the same | |
KR100504614B1 (ko) | 반도체 처리를 위한 가스 분산장치 | |
US5762714A (en) | Plasma guard for chamber equipped with electrostatic chuck | |
JP5313211B2 (ja) | フォーカスリング及びプラズマ処理装置 | |
KR100803253B1 (ko) | 결합 전극을 구비한 플라즈마 챔버 지지 부재 | |
JP4356117B2 (ja) | プラズマ装置 | |
US6464843B1 (en) | Contamination controlling method and apparatus for a plasma processing chamber | |
EP1220311A2 (en) | Electrostatic chuck and method of manufacturing the same | |
US6149730A (en) | Apparatus for forming films of a semiconductor device, a method of manufacturing a semiconductor device, and a method of forming thin films of a semiconductor | |
JP2008520087A (ja) | 封入型ウェーハプロセス機器とその作製方法 | |
JPH1096082A (ja) | 基板処理システム構成部材の寿命を延ばす炭素ベース膜の使用 | |
JP2008511175A (ja) | プラズマチャンバ内部で使用するためのイットリア絶縁体リング | |
US20030047283A1 (en) | Apparatus for supporting a substrate and method of fabricating same | |
JP4554815B2 (ja) | 汚染制御方法およびプラズマ処理チャンバ | |
US20170025254A1 (en) | Plasma processing apparatus | |
TW202014555A (zh) | 用於處理腔室的塗層材料 | |
JP4123428B2 (ja) | エッチング方法 | |
US20030107865A1 (en) | Wafer handling apparatus and method of manufacturing the same | |
TWI814072B (zh) | 具有包括類似鑽石之碳及沉積矽基材料之突起之靜電卡盤及製造此之方法 | |
JP4602528B2 (ja) | プラズマ処理装置 | |
EP0871200A2 (en) | Low temperature etch process utilizing power splitting between electrodes in an RF plasma reactor | |
KR20210142266A (ko) | 지지 유닛, 이를 포함하는 기판 처리 장치 및 지지 유닛 제조 방법 | |
JP2000082699A (ja) | エッチング処理装置 | |
TW202006873A (zh) | 半導體晶圓處理中最小化晶圓背側損傷的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |