JP4032342B2

JP4032342B2 - Manufacturing method of semiconductor silicon substrate

Info

Publication number: JP4032342B2
Application number: JP2002088969A
Authority: JP
Inventors: 正晴二宮
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2002-03-27
Filing date: 2002-03-27
Publication date: 2008-01-16
Anticipated expiration: 2022-03-27
Also published as: JP2003286094A

Description

【０００１】
【発明の属する技術分野】
この発明は、ＵＬＳＩやＬＳＩ等の高集積デバイスの製造に使用する半導体シリコン基板の製造方法の改良に関し、不純物としてカーボンを導入してＣＺ（チョクラルスキー）法又はＭＣＺ（マグネティックチョクラルスキー）にて特定の引き上げ速度で育成された単結晶シリコンより切り出したシリコンウェーハであり、酸素析出能が前記単結晶の軸方向に依らず均一化され、例えばデバイスでの熱処理を含むその後の熱処理において、いずれの単結晶位置から切り出されたウェーハであってもＩＧ能力が必要十分なＢＭＤ（ＢｕｌｋＭｉｃｒｏＤｅｆｅｃｔ）密度を有すると同時に、エピタキシヤル膜を成膜した場合も表面欠陥が少なく必要十分なＩＧ能力を有する半導体シリコン基板の製造方法に関する。
【０００２】
【従来の技術】
通常、半導体デバイスを作成するシリコンウェーハ表面には、単結晶インゴット成長時に導入されるＣＯＰを含むＧｒｏｗｎ‐ｉｎ欠陥（以下同様）や微少な酸素析出物が存在している。
【０００３】
半導体デバイスの微細化が進むに従い、シリコン基板表面に存在するＧｒｏｗｎ‐ｉｎ欠陥、特にＣＯＰや酸素析出物が、デバイスの歩留を低下させる要因であることが明らかになってきた。このような問題点を解決する手段として、下記の種々の提案がなされている。
【０００４】
（１）低ＣＯＰ結晶育成法又はＣＯＰ‐ｆｒｅｅ結晶育成法が提案されている。すなわち、引き上げ速度（成長速度）Ｖと固液界面での成長軸方向の温度勾配Ｇとの比Ｖ／Ｇをある臨界値以下に制御することにより、Ｇｒｏｗｎ‐ｉｎ欠陥が少ないかあるいは無い結晶を育成する方法が、特開平７‐２５７９９１、特開平８‐１２４９８、特開平８−３８０３１６等に示され、また論文（日本結晶成長学会誌Ｖｏｌ．２５，Ｐ２０７）に報告されている。
【０００５】
（２）高温熱処理（１１５０℃以上の水素やＡｒガス雰囲気下での熱処理）が提案されている。シリコンウェーハを水素雰囲気にて１２００℃×１時間程度、処理する方法及び効果を示す文献が種々公開されている。この高温水素熱処理の効果は、Ｇｒｏｗｎ‐ｉｎ欠陥や酸素析出核のＳｉ‐Ｏ結合を水素の還元作用で解離・分解するものと考えられている。｛Ｐｒｏｃ．２０ｔｈＳｙｍｐ．ＯｎＵＬＳＩＵｌｔｒａＣｌｅａｎＴｅｃｈｎｏｌｏｇｙ１０２‐１０９（１９９３）．ＴｈｅＤｅｇｒａｄａｔｉｏｎｏｆＥｌｅｃｔｒｏｎｉｃＤｅｖｉｃｅｓｄｕｅｔｏＤｅｖｉｃｅＯｐｅｒａｔｉｏｎａｓｗｅｌｌａｓＣｒｙｓｔａｌｌｉｎｅａｎｄＰｒｏｃｅｓｓ‐ｉｎｄｕｃｅｄＤｅｆｅｃｔｓ，ｐ１０１‐１１０，Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃｉｅｔｙ（１９９４）｝
【０００６】
（３）ＩＧ処理方法が提案されている。このＩＧ（ＩｎｔｒｉｎｓｉｃＧｅｔｔｅｒｉｎｇ）処理法は、以前より種々の手法が提案されてきた。すなわち、一般的なＩＧ処理法はａ．ｌ１５０〜１２００℃の高温熱処理、ｂ．５００〜８００℃の低温多段階熱処理、ｃ．９００〜１０００℃の中温熱処理の３段階又は上記のａ．及びｂ．の２段階で実施されてきた。（「超ＬＳＩプロセス制御工学」津屋英樹Ｐ２０３‐２１９丸善株式会社１９９５）
【０００７】
また、ＩＧ処理を施す対象は、エピタキシャル前の状態を含めたシリコンウェーハとエピタキシャル成長後のシリコンウェーハとに大別される。エピタキシャル成長後のシリコン基板にＩＧ処理を施す方法では、エピタキシャル層に酸素が拡散してデバイスの熱処理プロセスにて欠陥を発生してしまう可能性がある。さらに、基板やエピタキシャル層のドーパント不純物が拡散してエピタキシャル層の膜厚、比抵抗及び遷移領域等の特性を換えてしまうことと、エピタキシャル成長後の熱処理によりシリコン基板表面にパーティクルを付着させて歩留が低下する問題があり、一般的ではない。
【０００８】
ＩＧ処理をエピタキシャル成長前のシリコンウェーハに施す方法には、エピタキシャル成長前に下記に示すような方法が提案されている。ｄ．６００〜８００℃の熱処理を実施する１段熱処理法（特開平１‐２９８７２６号）、ｅ．４００〜５５０℃の第１熱処理後に、６５０〜７５０℃の第２熱処理を実施する２段階熱処理法（特開平５‐１０２１６７号）、ｆ．８５０〜１０００℃の第１熱処理、７００℃以下の第２熱処理、８００〜１０００℃の第３熱処理を実施する３段階熱処理法（特開平５‐２５９１７１号）。
【０００９】
【発明が解決しようとする課題】
ところが、従来提案されている方法では種々の問題がある。（１）低ＣＯＰ結晶育成法又はＣＯＰ‐ｆｒｅｅ結晶育成法では、引き上げ速度と結晶内の温度勾配を制御して、ＣＯＰを含むＧｒｏｗｎ‐ｉｎ欠陥の形成を防止していくので、一般的に引き上げ速度を従来より遅くする必要があり、生産性が低下してしまう。さらに、単結晶引き上げに於いて単結晶トップ側及びテイル側では、温度勾配と結晶引き上げ速度を制御できないので、この部分ではＣＯＰを含むＧｒｏｗｎ‐ｉｎ欠陥の形成防止ができず、使用できないという欠点が生じる。
【００１０】
また、このような結晶を使用したシリコンウェーハでは、デバイス投入前の酸化膜耐圧特性、特に、経時絶縁破壊特性（ＴＤＤＢ）は良好であるが、デバイスプロセスでの熱処理を経た場合には酸化膜耐圧特性が劣化してしまう欠点がある。すなわち、シリコンウェーハ表面には、引き上げ速度が遅いことにより、ＣＯＰ密度は少ないがそのサイズが大きくなり、加えて格子間シリコンリッチな領域であるので、デバイスでの熱処理において表面が改質され難く、酸素析出が起こり難いので、ゲッタリング効果が少ないためと考えられる。
【００１１】
このサイズの大きなＣＯＰを有するシリコンウェーハに、例えば、１２００℃×１時間の水素雰囲気やＡｒ雰囲気の高温熱処理を行ってもＣＯＰが消滅し難くなり、表面改質効果が十分でなく、デバイス特性に影響がでてしまう。同様に、エピタキシャル成長処理を行っても、エピタキシャル膜表面に欠陥が発生してしまう。
【００１２】
また、３００ｍｍ等の大口径単結晶シリコンインゴットの作成においては、さらに引き上げ速度を遅くする必要があり、生産性が低下してコストの大幅な上昇を招いてしまうと同時に、デバイスの低温化が進む中での表面改質効果やゲッタリング効果がデバイスプロセスにて十分形成できないと言う問題も生じてしまう。
【００１３】
（２）高温熱処理では、例えば高温１段熱処理は高温の非酸化雰囲気で行われており、Ｇｒｏｗｎ‐ｉｎ欠陥や酸素析出物は表面近傍より分解・消滅していく。しかし、通常の結晶では、結晶成長軸方向に酸素濃度が低くなり、引き上げ中の熱履歴が結晶部位において相違するために、結晶のトップ側ではＧｒｏｗｎ‐ｉｎ欠陥や酸素析出物が残留し、表面近傍に欠陥領域が発生してしまう。
【００１４】
また、単結晶のボトム側では、酸素濃度がトップ側より低下すると同時に引き上げ中の熱処理時間が短く、Ｇｒｏｗｎ‐ｉｎ欠陥や酸素析出物は消滅するが、ＩＧ能力の確保に必要なＢＭＤ密度が得られないという欠点が生じる。さらに、シリコンウェーハ内部に析出するＢＭＤ密度も結晶部位に依存しており、結晶全体では、酸素濃度及び熱履歴の差違も有り、ＩＧ効果がばらついてしまう。
【００１５】
また、上記（１）のＣＯＰが少ない結晶から製造したシリコンウェーハに高温熱処理、例えば１１５０℃以上の水素やＡｒガス雰囲気下での熱処理を施す方法もあるが、ＣＯＰサイズが大きいため消滅し難く、ウェーハ表面にＣＯＰが残存してしまうと同時にＢＭＤ形成が十分でないという問題が生じていた。
【００１６】
（３）ＩＧ処理方法では、一般的に、ＣＺ法又はＭＣＺ法にて引き上げた単結晶シリコンインゴットより切り出したウェーハに熱処理、例えば１０００℃×１２時間、酸素雰囲気で熱処理した場合には、形成されるＢＭＤ密度は結晶の軸方向に一定にならず、トップからボトム方向に少なくなっていく特性がある。
【００１７】
従って、従来から提案されているＩＧ処理方法では、シリコン基板内部に形成されるＢＭＤ密度を一定とするべく、結晶の引き上げ長さ、酸素濃度、結晶部位及び目標ＢＭＤ密度に応じたＩＧ処理の調整が行われていた。
【００１８】
すなわち、プロセス調整内容は、例えば低温多段熱処理の投入温度と昇温時間の調整する方法、あるいは中温熱処理時間の調整方法にて実施されていた。この調整には、投入されるシリコンウェーハを用いた調整作業が必要な場合もある。
【００１９】
また、エピタキシャル成長前に行うＩＧ処理法においては、前述した１段階熱処理する方法では、ＢＭＤが結晶軸方法に均一に形成されない傾向が特に強く出てしまうため、ＢＭＤやＤＺ幅に結晶軸方法の依存性が生じて、ゲッタリング作用が不十分となったり、エピタキシャル膜表面に欠陥が生じてしまう問題があった。
【００２０】
前述した２段階熱処理方法では、ＢＭＤの軸方法不均一性は、１段階熱処理方法より緩和されるが、第２段階の熱処理温度が不適当であるため、ゲッタリング作用が不十分となったり、エピタキシャル膜表面に欠陥が生じたりしてしまう。
【００２１】
前述した３段階熱処理する方法では、ＢＭＤ形成に長時間を要すると同時に、結晶の軸方法でのＢＭＤ均一化にプロセス調整が必要であり、生産性やコストの点で不利な点が生じる。
【００２２】
この発明は、ＩＧ能を付与するためのシリコンウェーハの製造方法における前述の問題、すなわちＢＭＤの結晶軸方向における不均一を抑制し、エピタキシャル層近傍にＢＭＤ等の欠陥を形成することなく、安価でＩＧ能力に優れたシリコンウェーハを提供できる半導体シリコン基板の製造方法の提案を目的としている。
【００２３】
【課題を解決するための手段】
発明者は、熱処理に伴う酸素析出能が単結晶の軸方向に依らず均一である単結晶シリコンインゴットの製造を目的に種々検討した結果、ＣＺ法又はＭＣＺ法にて単結晶シリコンを引き上げる際に、故意に所定のカーボンを添加し、かつ引き上げ速度を所定の範囲で高速化することにより、育成した単結晶シリコンより切り出したシリコンウェーハのＢＭＤ密度が、結晶部位に依らず、均一で安定して現れることを知見した。
【００２４】
また、発明者は、ＣＺ法又はＭＣＺ法において、カーボンを故意に添加した場合にはシリコン基板内部のＢＭＤがより低温側で発生することを知見し、さらに、単結晶引き上げ速度を速くすると、単結晶中のＧｒｏｗｎ‐ｉｎ欠陥のサイズが小さくなること、かかるシリコンウェーハに８００℃以上の熱処理を行うと表面近傍のＧｒｏｗｎ‐ｉｎ欠陥は減少するが、ウェーハ内部にはＢＭＤが形成されやすくなることを知見した。
【００２５】
通常の引き上げ速度では、基板表面近傍に顕在化するＧｒｏｗｎ‐ｉｎ欠陥は、その後のエピタキシャル成長における１０００℃以上の熱処理を受けても消滅せず、エピタキシャル層に積層欠陥を発生させたり、デバイス工程での熱処理によりシリコンウェーハ表面に欠陥を発生させてしまうことがある。
【００２６】
しかし発明者は、前記製造方法による単結晶シリコンを用いると、８００℃以上の熱処理を加えた場合の基板表面近傍のＢＭＤが従来より低減すること、並びにエピタキシャル成長後のエピタキシャル層表面の欠陥が従来より少ないことを知見し、この発明を完成した。
【００２７】
すなわち、この発明は、CZ法又はMCZ法により、窒素をドープすることなく、カーボンを不純物として引き上げ単結晶のトップ側で1〜10×10¹⁷atoms/ccとなるように導入し、かつ酸素濃度の範囲は9〜17×10¹⁷atoms/cc(oldASTM)となるように、単結晶引き上げ速度(mm/min)×単結晶直径(mm)が180mm²/min以上、540mm²/min以下を満足する条件下で育成されたシリコン単結晶をウェーハに加工することを特徴とする半導体シリコン基板の製造方法である。
【００２８】
また、この発明は、上記構成において、
育成されたシリコン単結晶より加工されたウェーハに無欠陥層形成熱処理、例えば、水素ガス雰囲気あるいは不活性ガス雰囲気中で1150℃以上の温度で30分〜4時間の熱処理を施す方法、
育成されたシリコン単結晶より加工されたウェーハに酸素析出物形成熱処理、例えば、不活性ガス雰囲気、処理温度が800〜1000℃、処理時間が30分〜2時間の処理、あるいは、400〜700℃に1〜24時間保持し、次に850〜1050℃に30分〜4時間保持する二段階熱処理を施す方法、
育成されたシリコン単結晶より加工されたウェーハにエピタキシャル成膜処理する方法、を併せて提案する。
【００２９】
さらに、この発明は、CZ法又はMCZ法により、窒素をドープすることなく、カーボンを不純物として引き上げ単結晶のトップ側で1〜10×10¹⁷atoms/ccとなるように導入し、かつ酸素濃度の範囲は9〜17×10¹⁷atoms/cc(oldASTM)となるように、単結晶引き上げ速度(mm/min)×単結晶直径(mm)が180mm²/min以上、540mm²/min以下を満足する条件下で育成されたシリコン単結晶に、450〜600℃の温度で1〜24時間の前段熱処理を施し、このシリコン単結晶より得られたウェーハに、850〜1050℃の温度で30分〜4時間の後段熱処理を施し、その後エピタキシャル成長によりシリコン基板表面にエピタキシャル膜を形成する半導体シリコン基板の製造方法である。
【００３０】
【発明の実施の形態】
この発明による半導体シリコン基板の製造方法は、ＣＺ法又はＭＣＺ法で単結晶シリコンを引き上げる際に、所定量のカーボンを導入すると同時に、目標とするインゴット直径に応じて単結晶引き上げ速度を、単結晶引き上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）が１８０ｍｍ²／ｍｉｎ以上を満足する条件にて育成した単結晶シリコンを出発材料とすることを特徴としている。
【００３１】
この発明は、目標とするインゴット直径に応じて単結晶引き上げ速度を所定条件に設定した単結晶を出発材料とすることにより、切り出された後に施されるＩＧ処理などで問題となる、単結晶のトップ〜ボトムにおけるＢＭＤ形成速度や密度の差違をなくすと同時に、基板表面近傍のＢＭＤを収縮・溶解を容易にして、エピタキシャル成長により形成したエピタキシャル膜を形成した場合でも、表面及び近傍に欠陥の無いエピタキシャルシリコンウェーハを得ることができる。
【００３２】
この発明において、ＣＺ法又はＭＣＺ法は、公知の結晶成分溶融液に浸した種結晶の所定面に単結晶を育成させるチョクラルスキー法並びにその装置を採用することが可能であり、種々制御を併用した構成や、交流磁界を作用させる構成、磁場中引上げを行うＭＣＺ法等、いずれの構成からなる方法、装置も採用することができる。
【００３３】
この発明において、ＣＺ法又はＭＣＺ法の育成時に抵抗率調整ために導入するボロン、リン、砒素等のドーパント剤以外に、不純物としてカーボンを導入する。導入する炭素濃度の範囲は引き上げ単結晶のトップ側で１〜１０×１０¹⁷ａｔｏｍｓ／ｃｃとなるように導入することが好ましい。
【００３４】
炭素濃度が１×１０¹⁷ａｔｏｍｓ／ｃｃ未満では、単結晶成長方向にＢＭＤ核を均一に形成する効果が期待できず、また１０×１０¹⁷ａｔｏｍｓ／ｃｃを越えると、シリコン中の固溶度内ではあるが、単結晶育成時の単結晶化率が悪化し、結晶歩留が低下してコストアップとなる。さらに好ましい炭素濃度の範囲は、１〜８×１０¹⁷ａｔｏｍｓ／ｃｃである。
【００３５】
この発明において、酸素濃度の範囲は９〜１７×１０¹⁷ａｔｏｍｓ／ｃｃ（ｏｌｄＡＳＴＭ）とすることが望ましい。酸素濃度が９×１０¹⁷ａｔｏｍｓ／ｃｃ未満では必要なＢＭＤ密度を得るのに時間を要し、１７×１０¹⁷ａｔｏｍｓ／ｃｃを越えると基板表面にＢＭＤが残存してエピタキシャル層に欠陥を発生させてしまう。さらに好ましい酸素濃度範囲は１０〜１６×１０¹⁷ａｔｏｍｓ／ｃｃである。
【００３６】
この発明の特徴である、引き上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の単結晶化条件は、１８０ｍｍ²／ｍｉｎ以上が望ましい。この単結晶化条件の上限は、育成する単結晶インゴット径に応じて変動し、直径１５０ｍｍでは４００ｍｍ²／ｍｉｎ、直径２００ｍｍの場合は４４０ｍｍ²／ｍｉｎ、直径３００ｍｍの場合は５４０ｍｍ²／ｍｉｎ以下の範囲が望ましい。なお、実際の引上げインゴット径は、ウェーハ径２００ｍｍの場合は２００数ｍｍ等の若干大きい外径のものとなるが、この発明の単結晶条件はいずれの外径でも同様であり、同様の作用効果をもたらす。
【００３７】
前記単結晶化条件の上限値を超えると、単結晶インゴットの育成が不安定となると同時に単結晶インゴットのトップ側及びボトム側での引き上げ速度制御が困難となり、その部分の単結晶インゴットが使用できなくなり、歩留まり低下が生じてしまう。
【００３８】
前記引き上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の単結晶化条件は、直径１５０ｍｍでは１８０〜４００ｍｍ²／ｍｉｎ、直径２００ｍｍの場合は１８０〜４４０ｍｍ²／ｍｉｎ、直径３００ｍｍの場合は１８０〜５４０ｍｍ²／ｍｉｎの範囲が特に好ましい。
【００３９】
この発明において、前記単結晶条件で成長させたシリコン単結晶より、ウェーハに加工する工程、得られたウェーハにトリクロロシラン等を用いたエピタキシャル成長によりエピタキシャル膜を形成する工程などは、公知のいずれの加工工程、熱処理工程、気相成長法をも採用、組み合せて適宜適用することが可能である。
【００４０】
例えば、単結晶インゴットをスライスして薄円板状のウェーハを得るスライス工程、ウェーハの欠けや割れを防ぐための面取り工程、面取りされたウェーハを平坦化するためのラッピング工程、前記加工によりウェーハに発生した加工歪み層を除去するエッチング工程、面取り部を仕上研磨する面取り部研磨工程、前記ウェーハを片面あるいは両面研削する平面研削工程、前記ウェーハを片面あるいは両面研磨する研磨工程、前記ウェーハの仕上げ研磨を行う工程など種々の工程並びに装置が提案されており、これら工程の選択組合せや順序は多岐に渡るが、この発明方法に、後述の熱処理工程とともにいずれの工程も適用することが可能である。
【００４１】
また、無欠陥層形成熱処理や酸素析出物形成熱処理工程も、公知のいずれの雰囲気や処置条件の熱処理工程であっても、この発明方法に適宜選定適用でき、単結晶のトップ〜ボトムにおけるＢＭＤ形成速度や密度の差違をなくしたことから、いずれの結晶位置から切り出されたウェーハも前記熱処理による同等の効果が得られる。
【００４２】
この発明において、無欠陥層形成熱処理は、例えば、水素ガス雰囲気あるいは不活性ガス雰囲気中で１１５０℃以上の温度で３０分〜４時間の熱処理が好ましい。熱処理温度が１１５０℃未満、保持時間が３０分未満では無欠陥層形成効果が十分でなく、４時間を超えて処理しても該効果が飽和するため好ましくない。
【００４３】
この発明において、酸素析出物形成熱処理は、例えば、不活性ガス雰囲気、処理温度が８００〜１０００℃、処理時間が３０分〜２時間の処理が好ましい。処理温度が８００℃未満では、ＢＭＤ析出核を結晶成長軸方向に均一に且つ十分な密度で形成できず、１０００℃を越えると形成効果が飽和し、処理時間が３０分未満ではこの温度範囲内の熱処理におけるＢＭＤ核形成が不均一となり、２時間を超えてもＢＭＤ核の形成にあまり変化がない。
【００４４】
この発明において、酸素析出物形成熱処理は、４００〜７００℃に１〜２４時間保持し、次に８５０〜１０５０℃に３０分〜４時間保持する二段階熱処理が好ましい。前段熱処理は、処理温度が４５０℃未満では、ＢＭＤ析出核を結晶成長軸方向に均一に且つ十分な密度で形成するのに非常に時間を要し、生産性が大きく低下するために好ましくなく、７００℃を越えると、酸素析出核が成長して、基板表面近傍まで形成され、後段熱処理及びエピタキシャル成長にて収縮・消滅しなくなり、基板表面に欠陥が顕在化してしまうため、４００〜７００℃に保持する。
【００４５】
前段熱処理は、処理時間が１時間未満では、この温度範囲内の熱処理におけるＢＭＤ核形成が不均一となり、その後形成されるＢＭＤ密度にばらつきが生じるため好ましくなく、２４時間を超えてもＢＭＤ核の形成にあまり変化が無く、生産性の低下を招くので１〜２４時間の保持時間とする。
【００４６】
後段の熱処理は、処理温度が８５０℃未満では、基板表面近傍のＢＭＤ消滅効果が少ないと同時に酸素起因の析出が生じてしまう、１０５０℃を越えると基板内部に形成されたＢＭＤ核が成長前に消滅して、サイズの大きなＢＭＤが形成されてエピタキシャル層に積層欠陥等の欠陥を発生させてしまうため、８５０〜１０５０℃の温度に保持する。
【００４７】
また、後段の熱処理保持時間は３０分未満では、ＢＭＤの成長に不十分であり、４時間を超えると基板表面にＢＭＤが顕在化してエピタキシャル層に欠陥が発生してしまうので、３０分〜４時間の保持時間とする。
【００４８】
この前段の熱処理は、不活性ガス、例えば窒素ガスあるいはアルゴンガス雰囲気で実施する。酸化雰囲気で行うと、格子間にシリコンが注入されて酸素と結合して安定な酸素起因欠陥を形成し、又基板表面から酸素が拡散し、Ｇｒｏｗｎ‐ｉｎ欠陥（ＣＯＰ）に結合して安定化させるため、後段の熱処理やエピタキシャル成長の熱処理を受けても、表面近傍に形成された欠陥は消滅せず、エピタキシャル層に欠陥を形成してしまう。後段の熱処理は、酸素又は不活性ガスの各々単独又は混合雰囲気で実施されるが、上述した観点から、窒素ガス又はアルゴン雰囲気で実施する事が特に望ましい。
【００４９】
この発明において、上述の前段の熱処理は、単結晶シリコンインゴット状態で実施してもよい。すなわち、ＣＺ法により成長した単結晶シリコンインゴットに、４５０〜７００℃の温度で１〜２４時間の前段熱処理を施しても、シリコン基板状態で同じ熱処理をする場合と同様のＢＭＤ核形成効果が得られ、その後単結晶インゴットを基板に加工して８５０〜１０５０℃の温度で３０分〜４時間の熱処理を施し、その後エピタキシャル成長によりシリコン基板表面にエピタキシャル膜を形成することで、ＩＧ能に優れたエピタキシャル半導体シリコン基板を製造することができる。
【００５０】
【実施例】
実施例１
ＣＺ法にて、結晶のトップにて１．５×１０¹⁷ａｔｏｍｓ／ｃｃ濃度となるようにカーボンドーブし、引き上げ速度を種々変更して、直径が１５０ｍｍ、２００ｍｍ、３００ｍｍ（インゴット外周研削後の値）の３種のカーボンドーブ有り単結晶シリコンインゴットを作成した。同様に、結晶のトップにてカーボン濃度が０．１×１０¹⁷ａｔｏｍｓ／ｃｃ以下のカーボンドーブ無し単結晶シリコンインゴットを作成した。各単結晶シリコンインゴットの他の育成条件は、何れもＰ型（１００）結晶、抵抗率１０〜５Ω・ｃｍ、酸素濃度１１〜１３×１０¹⁷ａｔｏｍｓ／ｃｍ³（ｏｌｄＡＳＴＭ）とした。
【００５１】
次に、各単結晶インゴットの直胴部トップより１００ｍｍ、５００ｍｍ、９００ｍｍの３カ所よりスライス、ラッピング、エッチング、鏡面研磨加工を行ってウェーハに加工しサンプルウェーハを作成した。
【００５２】
各単結晶インゴット中の軸方向の酸素析出能を調べるため、各サンプルウェーハに酸素析出物評価熱処理として等温熱処理（１１００℃／１６ｈｒ）を施した後、ウェーハを劈開してライトエッチング液で５分間エッチング処理して、光学顕微鏡によりウェーハ劈開断面のＢＭＤ密度を調査した。カーボンドープ有り単結晶インゴットから得られた各ウェーハのＢＭＤ密度分布の結果を図１に示し、カーボンドープ無し単結晶インゴットから得られた各ウェーハのＢＭＤ密度分布の結果を図２に示す。なお、図１Ａ，図２Ａのグラフ中、菱形は１００ｍｍ、四角は５００ｍｍ、三角は９００ｍｍの位置でスライスされたサンプルの場合であり、図１Ｂ，図１Ｃ，図２Ｂ，図２Ｃのグラフ中、菱形は５００ｍｍ、四角は９００ｍｍ、三角は１００ｍｍの位置でスライスされたサンプルの場合である。
【００５３】
図１から明らかなように、カーボンをドープした単結晶から得られたウェーハにおいて、引上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が１８０ｍｍ²／ｍｉｎ以上の場合に、ＢＭＤ密度が高密度に引上げ軸方向に均一化することが分かる。一方、図２から明らかなように、カーボンをドーブしない単結晶から得られたウェーハは、引上げ速度に関係なく、ＢＭＤ密度が引上げ軸方向に均一化しないことが分かる。
【００５４】
また、各サンプルウェーハ表面のパーティクル（ＬＰＤ：ＬｉｇｈｔＰｏｉｎｔＤｅｆｅｃｔ）サイズを調査するため、レーザーパーティクルカウンター（ＫＬＡ−ＴｅｎｃｏｒＳＰ‐１）を用いて、各ウェーハ表面のＬＰＤサイズ（平均粒径）を調査した。この評価実験結果の代表例として、直径２００ｍｍのサンプルウェーハを評価したときの実験結果を図３に示す。図３Ａはカーボンをドープした単結晶から得られたサンプルウェーハを用いたときの結果を示し、図３Ｂはカーボンをドープしない単結晶から得られたサンプルウェーハを用いたときの結果を示す。なお、図３Ａのグラフ中、菱形は１００ｍｍ、四角は５００ｍｍ、三角は９００ｍｍの位置でスライスされたサンプルの場合であり、図３Ｂのグラフ中、菱形は５００ｍｍ、四角は９００ｍｍ、三角は１００ｍｍの位置でスライスされたサンプルの場合である。
【００５５】
図３Ａおよび図３Ｂから明らかなように、カーボンをドープした単結晶から得られたウェーハは、ノンドープのウェーハよりもＬＰＤサイズが縮小化することが分かり、引上げ速度が０．９ｍｍ／ｍｉｎ以上、すなわち引上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が１８０ｍｍ²／ｍｉｎ以上の場合に、ＬＰＤの平均粒径が０．１μｍ以下になることが分かる。なお、他の結晶サイズから得られたサンプルウェーハにおいても、カーボンが添加され引上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が１８０ｍｍ²／ｍｉｎ以上を満足する場合において、ほぼ同様の結果であった。
【００５６】
実施例２
実施例１で作成した各サンプルウェーハの表面にエピタキシャル成長処理を実施した。具体的には、各サンプルウェーハをエピタキシャル成長炉内で１１５０℃で１分間の水素ベークに続き、１１００℃でウェーハ表面に３μｍ厚さのシリコンエピタキシャル膜をＣＶＤ法により形成した。
【００５７】
エピタキシャル成長後の表面の積層欠陥（ＳＦ）などの結晶欠陥密度を調査するため、エピタキシャル膜の表面をライトエッチング液で１μｍエッチング除去した後、光学顕微鏡を用いて、エピタキシャル膜表面の欠陥密度を測定した。この評価実験結果の代表例として、直径２００ｍｍのサンプルウェーハを評価したときの実験結果を図４に示す。図４Ａはカーボンをドープした単結晶から得られたサンプルウェーハを用いたときの結果を示し、図４Ｂはカーボンをドープしない単結晶から得られたサンプルウェーハを用いたときの結果を示す。なお、図４Ａのグラフ中、菱形は１００ｍｍ、四角は５００ｍｍ、三角は９００ｍｍの位置でスライスされたサンプルの場合であり、図４Ｂのグラフ中、菱形は５００ｍｍ、四角は９００ｍｍ、三角は１００ｍｍの位置でスライスされたサンプルの場合である。
【００５８】
図４Ａおよび図４Ｂから明らかなように、カーボンをドープした単結晶から得られたウェーハの表面にエピタキシャル膜を形成したウエーハは、エピタキシャル膜表面で観察される結晶欠陥密度が少なく、引上げ速度が０．９ｍｍ／ｍｉｎ以上、すなわち引上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が１８０ｍｍ²／ｍｉｎ以上の場合において、より結晶欠陥密度が低減することが分かる。なお、他の結晶サイズから得られたサンプルウェーハにエピタキシャル膜を形成したサンプルウェーハにおいても、カーボンがドープされ、引上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が１８０ｍｍ²／ｍｉｎ以上を満足する場合において、ほぼ同様の結果であった。
【００５９】
エピタキシャル膜表面の結晶欠陥密度が低減した理由としては、恐らく、実施例１で説明したように、カーボンがドープされ高速引き上げにより育成された単結晶から得られたウエーハはＬＰＤの平均粒径が微細化していることから、この微小サイズ化したＬＰＤがエピタキシャル成長処理における高温熱処理中に消滅したことによるものと考えられる。
【００６０】
上記した説明から明らかなように、本発明で規定するカーボンが所定濃度でドープされ、引上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が１８０ｍｍ²／ｍｉｎ以上の条件を満足する単結晶から切り出されたシリコン単結晶ウェーハは、ＢＭＤ密度が高密度に引上げ軸方向に均一化し、ＬＰＤサイズも縮小化する。しかもこのウェーハにエピタキシャル成長処理を施してもエピタキシャル膜表面で観察される結晶欠陥密度が少ないという効果を発揮する。
【００６１】
次に、本発明で規定するウェーハに無欠陥層形成熱処理および／または酸素析出物形成熱処理あるいはこれらの熱処理後にエピタキシャル成長処理を実施したときの実験条件および実験結果を実施例３〜８に基づき説明する。
【００６２】
実施例３
実施例１と同条件で作成したカーボンドープした各サンプルウェーハについて、無欠陥層形成熱処理を実施した。具体的には、各サンプルウェーハを水素ガス雰囲気中で１２００℃の温度で１時間の高温熱処理する無欠陥層形成熱処理を実施した。また、この無欠陥層形成熱処理された各サンプルウェーハをエピタキシャル成長炉内で１１５０℃で１分間の水素ベークに続き、１１００℃でウェーハ表面に３μｍ厚さのシリコンエピタキシャル膜をＣＶＤ法により形成した。
【００６３】
実施例４
実施例１と同条件で作成したカーボンドープした各サンプルウェーハについて、酸素析出物形成熱処理を実施した。具体的には、各サンプルウェーハを窒素ガス雰囲気中で９００℃の温度で１時間熱処理する酸素析出物形成熱処理を実施した。また、この酸素析出物形成熱処理された各サンプルウェーハをエピタキシャル成長炉内で１１５０℃で１分間の水素ベークに続き、１１００℃でウェーハ表面に３μｍ厚さのシリコンエピタキシャル膜をＣＶＤ法により形成した。
【００６４】
実施例５
実施例１と同条件で作成したカーボンドープした各サンプルウェーハについて、無欠陥層形成熱処理を施した後、酸素析出物形成熱処理を実施した。具体的には、各サンプルウェーハを５％酸素（９５％窒素）ガス雰囲気中で１１５０℃の温度で５時間熱処理する無欠陥層形成熱処理を施した後、窒素ガス雰囲気中で７５０℃の温度で４時間熱処理する酸素析出物形成熱処理を実施した。また、この酸素析出物形成熱処理された各サンプルウェーハをエピタキシャル成長炉内で１１５０℃で１分間の水素ベークに続き、１１００℃でウェーハ表面に３μｍ厚さのシリコンエピタキシャル膜をＣＶＤ法により形成した。
【００６５】
実施例６
実施例１と同条件で作成したカーボンドープした各サンプルウェーハについて、二段階の酸素析出物形成熱処理を実施した。具体的には、各サンプルウェーハを窒素ガス雰囲気中で５００℃の温度で１０時間熱処理した後、窒素ガスとアルゴンガスの混合ガス雰囲気中で９５０℃の温度で１．５時間熱処理する酸素析出物形成熱処理を実施した。また、この酸素析出物形成熱処理された各サンプルウェーハをエピタキシャル成長炉内で１１５０℃で１分間の水素ベークに続き、１１００℃でウェーハ表面に３μｍ厚さのシリコンエピタキシャル膜をＣＶＤ法により形成した。
【００６６】
実施例３〜６で得られた各サンプルシリコンウェーハについて、ＳＣ−１洗浄およびＳＣ−２洗浄を行った後、酸素析出物評価熱処理として、２％酸素（９８％窒素）ガス雰囲気にて、８００℃で３時間の熱処理および１０００℃で１２時間の熱処理を施した後、ウェーハを劈開してライトエッチング液で５分間エッチング処理して、光学顕微鏡によりウェーハ劈開断面のＢＭＤ密度および無欠陥層の幅（ＤＺ層）を調査した。また、実施例３〜６で得られた各サンプルエピタキシャルウェーハについて、エピタキシャル膜を形成した表面をライトエッチング液で１μｍエッチング除去した後、光学顕微鏡を用いてエピタキシャル膜表面の欠陥（エピ欠陥）密度を測定した。
【００６７】
その結果、実施例３および実施例５で得られた各サンプルシリコンウェーハは、無欠陥層形成熱処理が施されていることから、ウェーハ表面に２０μｍ以上の無欠陥層が形成されており、実施例１と同等のＢＭＤ密度分布を示した。また、実施例４〜６で得られた各サンプルシリコンウェーハは、特定のＩＧ処理が実施されていることから、結晶の部位依存性がなくウェーハ内部に１×１０⁵個／ｃｍ²レベルのＢＭＤ密度が均一に確保されており十分なゲッタリング能力を有していることが確認された。一方、実施例３〜６で得られた各サンプルエピタキシャルウェーハは、何れもエピタキシャル膜表面の欠陥（エピ欠陥）密度が１０個／ウェーハ以下であり、良好な結果を示した。
【００６８】
なお、実施例６において、一段目の酸素析出物形成熱処理を単結晶インゴットの状態で実施し、その後ウェーハに加工してから二段目の酸素析出物形成熱処理を実施しても、一段目の酸素析出物形成熱処理をウェーハの状態で実施した場合と同等の効果があることが確認された。また、本実施例では全てＰ型（１００）結晶を用いた場合について説明したが、何らこれに限定されずＮ型結晶への適用が否定されるものではない。
【００６９】
【発明の効果】
この発明は、ＣＺ法又はＭＣＺ法で故意にカーボンを添加し、引き上げ速度を所定範囲で高速側に設定した条件で育成された単結晶シリコンインゴットより切り出されたシリコン基板を用いることにより、ＢＭＤを顕在化させるＩＧ処理の均一性を向上させると同時に、表面近傍の欠陥を低減できることにより、欠陥が無く高いＩＧ能力を有するシリコンウェーハを提供できる。
【００７０】
また、この発明は、エピタキシャル成長によりエピタキシャル膜を形成したシリコンウェーハにおいても、ＩＧ効果が高く表面欠陥が少ないウェーハを提供できる。
【００７１】
さらに、この発明で得られたシリコンウェーハは、ウェーハ内部に強固にＢＭＤを形成することが可能であり、またウェーハ表面及び近傍に欠陥がないので、デバイスプロセス中に発生する汚染を確実にゲッタリングでき、またＢＭＤ密度にばらつきがないことにより、デバイスの信頼性を向上するだけでなく、デバイスでの歩留も飛躍的に向上させることが可能となる。
【図面の簡単な説明】
【図１】カーボンドープした結晶における、引上げ速度とＢＭＤ密度の関係を示すグラフであり、Ａは結晶サイズが１５０ｍｍ、Ｂは結晶サイズが２００ｍｍ、Ｃは結晶サイズが３００ｍｍの場合を示す。
【図２】カーボンドープしない結晶における、引上げ速度とＢＭＤ密度の関係を示すグラフであり、Ａは結晶サイズが１５０ｍｍ、Ｂは結晶サイズが２００ｍｍ、Ｃは結晶サイズが３００ｍｍの場合を示す。
【図３】引上げ速度とウェーハ表面のＬＰＤサイズ（平均粒径）との関係を示すグラフであり、Ａはカーボンドープした結晶サイズが２００ｍｍ、Ｂはカーボンドープしない結晶サイズが２００ｍｍの場合を示す。
【図４】引上げ速度とエピタキシャル膜表面の欠陥密度との関係を示すグラフであ、Ａはカーボンドープした結晶サイズが２００ｍｍ、Ｂはカーボンドープしない結晶サイズが２００ｍｍの場合を示す。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an improvement in a method of manufacturing a semiconductor silicon substrate used for manufacturing a highly integrated device such as ULSI or LSI, and introduces carbon as an impurity into the CZ (Czochralski) method or MCZ (Magnetic Czochralski). A silicon wafer cut out from single crystal silicon grown at a specific pulling rate, and the oxygen precipitation ability is made uniform regardless of the axial direction of the single crystal. Even a wafer cut from a single crystal position has a BMD (Bulk Micro Defect) density with sufficient and sufficient IG capability, and at the same time, it has few surface defects and has sufficient and sufficient IG capability when an epitaxial film is formed. The present invention relates to a method for manufacturing a semiconductor silicon substrate.
[0002]
[Prior art]
Usually, on the surface of a silicon wafer on which a semiconductor device is formed, there are grown-in defects (hereinafter the same) including COP introduced during single crystal ingot growth and minute oxygen precipitates.
[0003]
As the miniaturization of semiconductor devices progresses, it has become clear that Grown-in defects, particularly COPs and oxygen precipitates, present on the silicon substrate surface are factors that reduce device yield. As means for solving such problems, the following various proposals have been made.
[0004]
(1) A low COP crystal growth method or a COP-free crystal growth method has been proposed. That is, by controlling the ratio V / G between the pulling rate (growth rate) V and the temperature gradient G in the growth axis direction at the solid-liquid interface to a certain critical value or less, a crystal having few or no grown-in defects can be obtained. Methods for growing are shown in JP-A-7-257991, JP-A-8-12498, JP-A-8-380316, etc. and reported in a paper (Journal of Japanese Society for Crystal Growth Vol.25, P207).
[0005]
(2) High-temperature heat treatment (heat treatment in hydrogen or Ar gas atmosphere at 1150 ° C. or higher) has been proposed. Various documents showing methods and effects for treating a silicon wafer in a hydrogen atmosphere for about 1200 ° C. for about 1 hour have been published. The effect of this high-temperature hydrogen heat treatment is considered to dissociate and decompose the grown-in defects and Si—O bonds of oxygen precipitation nuclei by the reduction action of hydrogen. {Proc. 20th Symp. OnULSI Ultra Clean Technology 102-109 (1993). The Degradation of Electronic Devices due to Device Operation as well as Crystalline and Process-induced Defects, p101-110, Electrochem. Society (1994)}
[0006]
(3) An IG processing method has been proposed. Various methods have been proposed for this IG (Intrinsic Gettering) processing method. That is, a general IG processing method is a. high temperature heat treatment at 150-1200 ° C., b. Low temperature multi-stage heat treatment at 500-800 ° C., c. Three stages of intermediate temperature heat treatment at 900 to 1000 ° C. or a. And b. Has been implemented in two stages. ("VLSI Process Control Engineering" Hideya Tsuya P203-219 Maruzen Corporation 1995)
[0007]
Further, the target to be subjected to the IG treatment is roughly classified into a silicon wafer including a state before the epitaxial and a silicon wafer after the epitaxial growth. In the method of performing the IG treatment on the silicon substrate after the epitaxial growth, oxygen may diffuse into the epitaxial layer and defects may be generated in the heat treatment process of the device. Furthermore, dopant impurities in the substrate and epitaxial layer diffuse to change the properties of the epitaxial layer, such as film thickness, specific resistance, and transition region, and the heat treatment after epitaxial growth causes particles to adhere to the surface of the silicon substrate. There is a problem that decreases, is not common.
[0008]
As a method for performing IG treatment on a silicon wafer before epitaxial growth, the following methods have been proposed before epitaxial growth. d. A one-stage heat treatment method (JP-A-1-298726) for carrying out heat treatment at 600 to 800 ° C., e. A two-step heat treatment method (JP-A-5-102167) in which a second heat treatment at 650 to 750 ° C. is performed after the first heat treatment at 400 to 550 ° C., f. A three-stage heat treatment method (JP-A-5-259171) in which a first heat treatment at 850 to 1000 ° C., a second heat treatment at 700 ° C. or less, and a third heat treatment at 800 to 1000 ° C. are performed.
[0009]
[Problems to be solved by the invention]
However, the conventional methods have various problems. (1) In the low COP crystal growth method or COP-free crystal growth method, the pulling rate and the temperature gradient in the crystal are controlled to prevent the formation of Grown-in defects including COP. It is necessary to make the speed slower than before, and productivity is lowered. Further, in the single crystal pulling, the temperature gradient and the crystal pulling speed cannot be controlled on the single crystal top side and the tail side, so that the formation of Grown-in defects including COP cannot be prevented and cannot be used. Arise.
[0010]
In addition, a silicon wafer using such a crystal has good oxide film breakdown characteristics before device introduction, in particular, dielectric breakdown characteristics (TDDB) over time, but oxide film breakdown voltage after heat treatment in the device process. There is a drawback that the characteristics deteriorate. That is, the silicon wafer surface has a low COP density due to the slow pulling speed, but its size increases, and in addition, since it is a silicon-rich region, it is difficult for the surface to be modified during heat treatment in the device. This is presumably because oxygen precipitation hardly occurs and the gettering effect is small.
[0011]
For example, even if a silicon wafer having a large COP is subjected to high-temperature heat treatment in a hydrogen atmosphere or Ar atmosphere at 1200 ° C. for 1 hour, the COP hardly disappears, the surface modification effect is not sufficient, and the device characteristics are improved. The effect will come out. Similarly, even if an epitaxial growth process is performed, defects are generated on the surface of the epitaxial film.
[0012]
Further, in the production of a large-diameter single crystal silicon ingot of 300 mm or the like, it is necessary to further reduce the pulling speed, which causes a decrease in productivity and a significant increase in cost, and at the same time, the temperature of the device is lowered. There arises a problem that the surface modification effect and the gettering effect cannot be sufficiently formed in the device process.
[0013]
(2) In high-temperature heat treatment, for example, high-temperature one-step heat treatment is performed in a high-temperature non-oxidizing atmosphere, and grown-in defects and oxygen precipitates decompose and disappear from the vicinity of the surface. However, in a normal crystal, the oxygen concentration decreases in the direction of the crystal growth axis, and the thermal history during pulling is different at the crystal site. Therefore, grown-in defects and oxygen precipitates remain on the top side of the crystal, and the surface A defective area is generated in the vicinity.
[0014]
On the bottom side of the single crystal, the oxygen concentration decreases from the top side, and at the same time, the heat treatment time during pulling is short and the grown-in defects and oxygen precipitates disappear, but the BMD density necessary to secure the IG capability is obtained. The disadvantage of not being able to occur. Furthermore, the BMD density precipitated inside the silicon wafer also depends on the crystal part, and there is a difference in oxygen concentration and thermal history in the entire crystal, resulting in variations in the IG effect.
[0015]
In addition, there is a method of performing a high temperature heat treatment, for example, a heat treatment in a hydrogen or Ar gas atmosphere at 1150 ° C. or higher, on a silicon wafer manufactured from a crystal having a low COP in the above (1). There has been a problem that CMD remains on the wafer surface and at the same time BMD formation is not sufficient.
[0016]
(3) The IG treatment method is generally formed when a wafer cut from a single crystal silicon ingot pulled up by the CZ method or the MCZ method is subjected to heat treatment, for example, 1000 ° C. × 12 hours in an oxygen atmosphere. The BMD density is not constant in the crystal axis direction but has a characteristic of decreasing from the top to the bottom direction.
[0017]
Therefore, in the conventionally proposed IG processing method, the IG processing is adjusted in accordance with the crystal pulling length, oxygen concentration, crystal site, and target BMD density so as to keep the BMD density formed inside the silicon substrate constant. Was done.
[0018]
That is, the contents of the process adjustment have been carried out by, for example, a method for adjusting the input temperature and the temperature raising time of the low-temperature multistage heat treatment, or the method for adjusting the medium temperature heat treatment time. This adjustment may require adjustment work using a silicon wafer to be charged.
[0019]
Further, in the IG treatment method performed before epitaxial growth, the above-described one-step heat treatment method has a particularly strong tendency that BMD is not uniformly formed in the crystal axis method. Therefore, the dependency of the crystal axis method on the BMD and DZ widths. As a result, there is a problem that the gettering action becomes insufficient and defects on the surface of the epitaxial film occur.
[0020]
In the above-described two-stage heat treatment method, the non-uniformity of the BMD axis method is relaxed compared to the one-stage heat treatment method, but the gettering action becomes insufficient because the heat treatment temperature of the second stage is inappropriate. Defects may occur on the surface of the epitaxial film.
[0021]
In the above-described three-stage heat treatment method, it takes a long time to form the BMD, and at the same time, a process adjustment is necessary to make the BMD uniform by the crystal axis method, which is disadvantageous in terms of productivity and cost.
[0022]
The present invention suppresses the above-described problem in the method of manufacturing a silicon wafer for imparting IG capability, that is, nonuniformity in the crystal axis direction of BMD, and does not form defects such as BMD in the vicinity of the epitaxial layer. The purpose is to propose a method of manufacturing a semiconductor silicon substrate capable of providing a silicon wafer having excellent IG capability.
[0023]
[Means for Solving the Problems]
The inventor has conducted various studies for the purpose of producing a single crystal silicon ingot in which the oxygen precipitation ability accompanying the heat treatment is uniform regardless of the axial direction of the single crystal, and as a result, when pulling up the single crystal silicon by the CZ method or the MCZ method. By deliberately adding the predetermined carbon and increasing the pulling speed within a predetermined range, the BMD density of the silicon wafer cut out from the grown single crystal silicon is uniform and stable regardless of the crystal part. I knew that it would appear.
[0024]
Further, the inventor has found that in the CZ method or the MCZ method, when carbon is intentionally added, BMD inside the silicon substrate is generated at a lower temperature side. The size of the grown-in defects in the crystal is reduced, and if such a silicon wafer is heat-treated at 800 ° C. or higher, the grown-in defects near the surface are reduced, but BMD is likely to be formed inside the wafer. I found out.
[0025]
At normal pulling speeds, the grown-in defects that appear near the substrate surface do not disappear even when subjected to heat treatment at 1000 ° C. or higher in the subsequent epitaxial growth, causing stacking faults in the epitaxial layer, The heat treatment may cause defects on the surface of the silicon wafer.
[0026]
However, the inventors have found that when single crystal silicon produced by the above manufacturing method is used, BMD in the vicinity of the substrate surface when heat treatment at 800 ° C. or higher is reduced, and defects on the surface of the epitaxial layer after epitaxial growth are lower than before. This invention was completed by discovering that there were few.
[0027]
That is, the present invention is based on the CZ method or the MCZ method. Without doping nitrogen Pulling carbon as an impurity 1-10 × 10 on the top side of single crystal ¹⁷ Introduced to be atoms / cc and the oxygen concentration range is 9-17 × 10 ¹⁷ atoms / cc (ol dA Single crystal pulling speed (mm / min) x single crystal diameter (mm) is 180mm. ² / min or more, 540mm ² A method for producing a semiconductor silicon substrate, comprising: processing a silicon single crystal grown under conditions satisfying / min or less into a wafer.
[0028]
Moreover, this invention is the above-described configuration,
Processed from grown silicon single crystal Defect-free layer formation heat treatment on the wafer, for example, a method of performing heat treatment for 30 minutes to 4 hours at a temperature of 1150 ° C. or higher in a hydrogen gas atmosphere or an inert gas atmosphere,
Processed from grown silicon single crystal Oxygen precipitate formation heat treatment on the wafer, for example, an inert gas atmosphere, a processing temperature of 800 to 1000 ° C., a processing time of 30 minutes to 2 hours, or hold at 400 to 700 ° C. for 1 to 24 hours, A method of performing a two-stage heat treatment held at 850 to 1050 ° C. for 30 minutes to 4 hours,
Processed from grown silicon single crystal We also propose a method for epitaxially forming a wafer.
[0029]
Furthermore, the present invention is based on the CZ method or the MCZ method. Without doping nitrogen Pulling carbon as an impurity 1-10 × 10 on the top side of single crystal ¹⁷ Introduced to be atoms / cc and the oxygen concentration range is 9-17 × 10 ¹⁷ atoms / cc (ol dA Single crystal pulling speed (mm / min) x single crystal diameter (mm) is 180mm ² / min or more, 540mm ² The silicon single crystal grown under the conditions satisfying the following conditions of / min or less is subjected to pre-stage heat treatment at a temperature of 450 to 600 ° C. for 1 to 24 hours, and a wafer obtained from the silicon single crystal is subjected to 850 to 1050 ° C. This is a method for manufacturing a semiconductor silicon substrate in which a post-stage heat treatment is performed at a temperature of 30 minutes to 4 hours, and then an epitaxial film is formed on the surface of the silicon substrate by epitaxial growth.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
The method of manufacturing a semiconductor silicon substrate according to the present invention introduces a predetermined amount of carbon when pulling up a single crystal silicon by the CZ method or the MCZ method, and at the same time, increases the single crystal pulling speed according to the target ingot diameter. Pulling speed (mm / min) x single crystal diameter (mm) is 180mm ² Single crystal silicon grown under conditions satisfying / min or more is a starting material.
[0031]
This invention uses a single crystal having a single crystal pulling speed set to a predetermined condition in accordance with a target ingot diameter as a starting material, which causes a problem in IG treatment that is performed after being cut out. Eliminates differences in BMD formation speed and density from top to bottom, and at the same time facilitates shrinkage and dissolution of BMD in the vicinity of the substrate surface, even when an epitaxial film formed by epitaxial growth is formed. A silicon wafer can be obtained.
[0032]
In this invention, the CZ method or the MCZ method can employ the Czochralski method and its apparatus for growing a single crystal on a predetermined surface of a seed crystal immersed in a known crystal component melt, and various controls are possible. A method and an apparatus having any configuration such as a combined configuration, a configuration in which an alternating magnetic field is applied, and an MCZ method in which the magnetic field is pulled up in a magnetic field can be employed.
[0033]
In the present invention, carbon is introduced as an impurity in addition to dopant agents such as boron, phosphorus, and arsenic that are introduced for adjusting the resistivity during the growth of the CZ method or the MCZ method. The range of carbon concentration to be introduced is 1 to 10 × 10 on the top side of the pulled single crystal. ¹⁷ It is preferably introduced so that atoms / cc.
[0034]
Carbon concentration is 1 × 10 ¹⁷ If it is less than atoms / cc, the effect of forming BMD nuclei uniformly in the single crystal growth direction cannot be expected, and 10 × 10 ¹⁷ If it exceeds atoms / cc, it is within the solid solubility in silicon, but the single crystallization rate at the time of single crystal growth deteriorates, and the crystal yield decreases and the cost increases. A more preferable carbon concentration range is 1 to 8 × 10. ¹⁷ atoms / cc.
[0035]
In the present invention, the oxygen concentration range is 9 to 17 × 10. ¹⁷ It is desirable to be atoms / cc (old ASTM). The oxygen concentration is 9 × 10 ¹⁷ If it is less than atoms / cc, it takes time to obtain the required BMD density. ¹⁷ If it exceeds atoms / cc, BMD remains on the substrate surface and causes defects in the epitaxial layer. A more preferable oxygen concentration range is 10 to 16 × 10. ¹⁷ atoms / cc.
[0036]
The single crystallization condition of pulling speed (mm / min) × single crystal diameter (mm), which is a feature of the present invention, is 180 mm. ² / Min or more is desirable. The upper limit of this single crystallization condition varies depending on the diameter of the single crystal ingot to be grown, and is 400 mm at a diameter of 150 mm. ² / Min, 440 mm for a diameter of 200 mm ² / Min, 540 mm for a diameter of 300 mm ² A range of less than / min is desirable. The actual pulling ingot diameter is a slightly larger outer diameter such as 200 mm or more in the case of a wafer diameter of 200 mm, but the single crystal conditions of the present invention are the same for any outer diameter, and the same effects Bring.
[0037]
If the upper limit of the single crystallization condition is exceeded, the growth of the single crystal ingot becomes unstable and at the same time it becomes difficult to control the pulling speed on the top side and the bottom side of the single crystal ingot, and the single crystal ingot of that part can be used. This will cause a decrease in yield.
[0038]
The pulling speed (mm / min) × single crystal diameter (mm) single crystallization condition is 180 to 400 mm when the diameter is 150 mm. ² / Min, 180-440mm for 200mm diameter ² / Min, 180-540mm for a diameter of 300mm ² A range of / min is particularly preferred.
[0039]
In this invention, the process of processing into a wafer from the silicon single crystal grown under the above-mentioned single crystal conditions, the process of forming an epitaxial film by epitaxial growth using trichlorosilane or the like on the obtained wafer, and the like are any known processes A process, a heat treatment process, and a vapor phase growth method can also be adopted and combined for appropriate application.
[0040]
For example, a slicing process for slicing a single crystal ingot to obtain a thin disk-shaped wafer, a chamfering process for preventing chipping or cracking of the wafer, a lapping process for flattening the chamfered wafer, Etching process to remove generated processing strain layer, chamfered part polishing process to finish polishing chamfered part, surface grinding process to grind one or both surfaces of wafer, polishing process to grind one or both surfaces of wafer, finish polishing of wafer Various processes and apparatuses such as the process of performing the process have been proposed, and the selection combination and order of these processes are various. However, any process can be applied to the method of the present invention together with the heat treatment process described later.
[0041]
In addition, the defect-free layer formation heat treatment and the oxygen precipitate formation heat treatment step can be appropriately selected and applied to the method of the present invention regardless of any known atmosphere and treatment conditions, and BMD formation in the top to bottom of a single crystal Since the difference in speed and density is eliminated, a wafer cut from any crystal position can obtain the same effect by the heat treatment.
[0042]
In the present invention, the defect-free layer formation heat treatment is preferably, for example, a heat treatment for 30 minutes to 4 hours at a temperature of 1150 ° C. or higher in a hydrogen gas atmosphere or an inert gas atmosphere. When the heat treatment temperature is less than 1150 ° C. and the holding time is less than 30 minutes, the defect-free layer forming effect is not sufficient, and even if the treatment is performed for more than 4 hours, the effect is saturated, which is not preferable.
[0043]
In the present invention, the oxygen precipitate forming heat treatment is preferably, for example, an inert gas atmosphere, a treatment temperature of 800 to 1000 ° C., and a treatment time of 30 minutes to 2 hours. If the treatment temperature is less than 800 ° C., BMD precipitation nuclei cannot be formed uniformly and with sufficient density in the crystal growth axis direction. If the treatment temperature exceeds 1000 ° C., the formation effect is saturated, and if the treatment time is less than 30 minutes, it is within this temperature range. The formation of BMD nuclei in the heat treatment is not uniform, and there is not much change in the formation of BMD nuclei even after 2 hours.
[0044]
In this invention, the oxygen precipitate forming heat treatment is preferably a two-stage heat treatment which is held at 400 to 700 ° C. for 1 to 24 hours and then held at 850 to 1050 ° C. for 30 minutes to 4 hours. The pre-stage heat treatment is not preferable at a treatment temperature of less than 450 ° C. because it takes a very long time to form BMD precipitation nuclei uniformly and at a sufficient density in the crystal growth axis direction, and the productivity is greatly reduced. When the temperature exceeds 700 ° C., oxygen precipitation nuclei grow and are formed to the vicinity of the substrate surface, and are not shrunk / disappeared in the subsequent heat treatment and epitaxial growth, and defects are manifested on the substrate surface. To do.
[0045]
In the pre-stage heat treatment, if the treatment time is less than 1 hour, the BMD nucleation in the heat treatment within this temperature range becomes non-uniform, and the BMD density formed thereafter varies. Since there is not much change in formation and the productivity is lowered, the holding time is set to 1 to 24 hours.
[0046]
In the subsequent heat treatment, if the treatment temperature is less than 850 ° C., the BMD annihilation effect near the substrate surface is small and oxygen-induced precipitation occurs. If the treatment temperature exceeds 1050 ° C., BMD nuclei formed inside the substrate are not grown. Since it disappears and a large BMD is formed and defects such as stacking faults are generated in the epitaxial layer, the temperature is maintained at 850 to 1050 ° C.
[0047]
Further, if the heat treatment holding time at the subsequent stage is less than 30 minutes, it is insufficient for the growth of BMD, and if it exceeds 4 hours, BMD becomes apparent on the substrate surface and defects are generated in the epitaxial layer. Time holding time.
[0048]
This pre-stage heat treatment is performed in an atmosphere of an inert gas such as nitrogen gas or argon gas. When performed in an oxidizing atmosphere, silicon is injected between the lattices to bond with oxygen to form stable oxygen-induced defects, and oxygen diffuses from the surface of the substrate to bond to grown-in defects (COP) and stabilize. For this reason, even if a subsequent heat treatment or a heat treatment for epitaxial growth is performed, defects formed in the vicinity of the surface are not eliminated, and defects are formed in the epitaxial layer. The subsequent heat treatment is carried out in an oxygen or inert gas alone or in a mixed atmosphere, but it is particularly desirable to carry out in a nitrogen gas or argon atmosphere from the viewpoint described above.
[0049]
In the present invention, the heat treatment in the preceding stage may be performed in a single crystal silicon ingot state. That is, even if the single crystal silicon ingot grown by the CZ method is subjected to pre-stage heat treatment at a temperature of 450 to 700 ° C. for 1 to 24 hours, the same BMD nucleation effect as that in the case of performing the same heat treatment in the silicon substrate state is obtained. After that, the single crystal ingot is processed into a substrate, subjected to a heat treatment at a temperature of 850 to 1050 ° C. for 30 minutes to 4 hours, and then an epitaxial film is formed on the surface of the silicon substrate by epitaxial growth. A semiconductor silicon substrate can be manufactured.
[0050]
【Example】
Example 1
1.5 × 10 at the top of crystal by CZ method ¹⁷ Carbon dopes were made so as to have an atoms / cc concentration, and the pulling speed was changed variously to produce single crystal silicon ingots with three types of carbon doves having diameters of 150 mm, 200 mm, and 300 mm (values after ingot outer periphery grinding). Similarly, the carbon concentration at the top of the crystal is 0.1 × 10 ¹⁷ A single crystal silicon ingot having no carbon dove of atoms / cc or less was prepared. Other growth conditions for each single crystal silicon ingot are all P-type (100) crystal, resistivity 10-5 Ω · cm, oxygen concentration 11-13 × 10 ¹⁷ atoms / cm ^Three (Old ASTM).
[0051]
Next, slicing, lapping, etching, and mirror polishing were performed from three locations of 100 mm, 500 mm, and 900 mm from the top of the straight body portion of each single crystal ingot to prepare a sample wafer.
[0052]
In order to investigate the oxygen precipitation ability in the axial direction in each single crystal ingot, each sample wafer was subjected to isothermal heat treatment (1100 ° C./16 hr) as oxygen precipitate evaluation heat treatment, and then cleaved with a light etching solution. Etching was performed for a minute, and the BMD density of the wafer cleavage section was examined by an optical microscope. The result of BMD density distribution of each wafer obtained from the single crystal ingot with carbon dope is shown in FIG. 1, and the result of BMD density distribution of each wafer obtained from the single crystal ingot without carbon dope is shown in FIG. In the graphs of FIGS. 1A and 2A, the rhombus is a sample sliced at a position of 100 mm, the square is 500 mm, and the triangle is 900 mm. In the graphs of FIGS. 1B, 1C, 2B, and 2C, the rhombus Is a sample sliced at a position of 500 mm, a square is 900 mm, and a triangle is 100 mm.
[0053]
As is apparent from FIG. 1, in a wafer obtained from a carbon-doped single crystal, the value of pulling speed (mm / min) × single crystal diameter (mm) is 180 mm. ² It can be seen that the BMD density is uniformed in the pulling-up axis direction at a high density in the case of / min or more. On the other hand, as is apparent from FIG. 2, it can be seen that the BMD density of the wafer obtained from the single crystal not doped with carbon is not uniform in the pulling axis direction regardless of the pulling speed.
[0054]
Moreover, in order to investigate the particle (LPD: Light Point Defect) size on the surface of each sample wafer, the LPD size (average particle diameter) of each wafer surface was investigated using a laser particle counter (KLA-Tencor SP-1). . As a representative example of the evaluation experiment result, the experiment result when a sample wafer having a diameter of 200 mm is evaluated is shown in FIG. FIG. 3A shows the results when using a sample wafer obtained from a single crystal doped with carbon, and FIG. 3B shows the results when using a sample wafer obtained from a single crystal not doped with carbon. In the graph of FIG. 3A, the rhombus is 100 mm, the square is 500 mm, and the triangle is a sample sliced at a position of 900 mm. In the graph of FIG. 3B, the rhombus is 500 mm, the square is 900 mm, and the triangle is a position of 100 mm. This is the case of the sample sliced at.
[0055]
As is apparent from FIGS. 3A and 3B, it can be seen that the wafer obtained from the single crystal doped with carbon has a smaller LPD size than the non-doped wafer, and the pulling rate is 0.9 mm / min or more, that is, Pulling speed (mm / min) x single crystal diameter (mm) is 180mm ² It can be seen that the average particle size of LPD is 0.1 μm or less at / min. In addition, even in sample wafers obtained from other crystal sizes, carbon is added and the value of pulling speed (mm / min) × single crystal diameter (mm) is 180 mm. ² The results were almost the same when satisfying / min or more.
[0056]
Example 2
An epitaxial growth process was performed on the surface of each sample wafer created in Example 1. Specifically, each sample wafer was subjected to hydrogen baking at 1150 ° C. for 1 minute in an epitaxial growth furnace, and a silicon epitaxial film having a thickness of 3 μm was formed on the wafer surface at 1100 ° C. by the CVD method.
[0057]
In order to investigate the crystal defect density such as stacking faults (SF) on the surface after epitaxial growth, the surface of the epitaxial film was etched away by 1 μm with a light etching solution, and then the defect density on the surface of the epitaxial film was measured using an optical microscope. . As a representative example of the evaluation experiment result, the experiment result when a sample wafer having a diameter of 200 mm is evaluated is shown in FIG. FIG. 4A shows the results when using a sample wafer obtained from a single crystal doped with carbon, and FIG. 4B shows the results when using a sample wafer obtained from a single crystal not doped with carbon. In the graph of FIG. 4A, the rhombus is 100 mm, the square is 500 mm, and the triangle is a sample sliced at a position of 900 mm. In the graph of FIG. 4B, the rhombus is 500 mm, the square is 900 mm, and the triangle is 100 mm. This is the case of the sample sliced at.
[0058]
As is apparent from FIGS. 4A and 4B, a wafer in which an epitaxial film is formed on the surface of a wafer obtained from a carbon-doped single crystal has a low crystal defect density observed on the surface of the epitaxial film and a pulling speed of 0. .9 mm / min or more, that is, the pulling speed (mm / min) × single crystal diameter (mm) is 180 mm. ² It can be seen that the crystal defect density is further reduced in the case of / min or more. Note that even in sample wafers obtained by forming epitaxial films on sample wafers obtained from other crystal sizes, carbon is doped, and the value of pulling speed (mm / min) × single crystal diameter (mm) is 180 mm. ² The results were almost the same when satisfying / min or more.
[0059]
The reason for the reduced crystal defect density on the surface of the epitaxial film is probably that, as explained in Example 1, the wafer obtained from the single crystal doped with carbon and grown by high-speed pulling has a fine LPD average particle size. Therefore, it is considered that this micro-sized LPD disappeared during the high-temperature heat treatment in the epitaxial growth process.
[0060]
As is clear from the above description, carbon specified in the present invention is doped at a predetermined concentration, and the value of pulling speed (mm / min) × single crystal diameter (mm) is 180 mm. ² A silicon single crystal wafer cut out from a single crystal satisfying the condition of / min or more has a high BMD density and is made uniform in the axial direction, and the LPD size is also reduced. Moreover, even if this wafer is subjected to an epitaxial growth treatment, the effect of reducing the crystal defect density observed on the surface of the epitaxial film is exhibited.
[0061]
Next, experimental conditions and experimental results when a defect-free layer formation heat treatment and / or oxygen precipitate formation heat treatment or epitaxial growth treatment after these heat treatments are performed on the wafer defined in the present invention will be described based on Examples 3 to 8. .
[0062]
Example 3
A defect-free layer forming heat treatment was performed on each carbon-doped sample wafer prepared under the same conditions as in Example 1. Specifically, a defect-free layer forming heat treatment was performed in which each sample wafer was heat-treated at a temperature of 1200 ° C. for 1 hour in a hydrogen gas atmosphere. Further, each sample wafer subjected to the heat treatment for forming the defect-free layer was subjected to hydrogen baking at 1150 ° C. for 1 minute in an epitaxial growth furnace, and a silicon epitaxial film having a thickness of 3 μm was formed on the wafer surface at 1100 ° C. by the CVD method.
[0063]
Example 4
Each carbon-doped sample wafer prepared under the same conditions as in Example 1 was subjected to an oxygen precipitate formation heat treatment. Specifically, an oxygen precipitate formation heat treatment was performed in which each sample wafer was heat-treated in a nitrogen gas atmosphere at a temperature of 900 ° C. for 1 hour. Further, each sample wafer subjected to the heat treatment for forming oxygen precipitates was subjected to hydrogen baking at 1150 ° C. for 1 minute in an epitaxial growth furnace, and a silicon epitaxial film having a thickness of 3 μm was formed on the wafer surface at 1100 ° C. by the CVD method.
[0064]
Example 5
Each carbon-doped sample wafer prepared under the same conditions as in Example 1 was subjected to a defect-free layer forming heat treatment and then subjected to an oxygen precipitate forming heat treatment. Specifically, each sample wafer is subjected to a defect-free layer forming heat treatment for 5 hours at a temperature of 1150 ° C. in a 5% oxygen (95% nitrogen) gas atmosphere, and then at a temperature of 750 ° C. in a nitrogen gas atmosphere. An oxygen precipitate formation heat treatment was performed for 4 hours. Further, each sample wafer subjected to the heat treatment for forming oxygen precipitates was subjected to hydrogen baking at 1150 ° C. for 1 minute in an epitaxial growth furnace, and a silicon epitaxial film having a thickness of 3 μm was formed on the wafer surface at 1100 ° C. by the CVD method.
[0065]
Example 6
A two-stage oxygen precipitate forming heat treatment was performed on each carbon-doped sample wafer prepared under the same conditions as in Example 1. Specifically, each sample wafer is heat-treated in a nitrogen gas atmosphere at a temperature of 500 ° C. for 10 hours, and then heat-treated in a mixed gas atmosphere of nitrogen gas and argon gas for 1.5 hours at a temperature of 950 ° C. A formation heat treatment was performed. Further, each sample wafer subjected to the heat treatment for forming oxygen precipitates was subjected to hydrogen baking at 1150 ° C. for 1 minute in an epitaxial growth furnace, and a silicon epitaxial film having a thickness of 3 μm was formed on the wafer surface at 1100 ° C. by the CVD method.
[0066]
About each sample silicon wafer obtained in Examples 3-6, after performing SC-1 cleaning and SC-2 cleaning, as oxygen precipitate evaluation heat treatment, in a 2% oxygen (98% nitrogen) gas atmosphere, 800 After heat treatment at 3 ° C. for 3 hours and heat treatment at 1000 ° C. for 12 hours, the wafer was cleaved and etched with a light etchant for 5 minutes, and the BMD density and width of the defect-free layer in the wafer cleavage section were examined with an optical microscope. (DZ layer) was investigated. Moreover, about each sample epitaxial wafer obtained in Examples 3-6, after removing the surface which formed the epitaxial film by 1 micrometer etching with a light etching liquid, the defect (epi defect) density of the epitaxial film surface was measured using the optical microscope. It was measured.
[0067]
As a result, each sample silicon wafer obtained in Example 3 and Example 5 was subjected to a defect-free layer forming heat treatment, and thus a defect-free layer of 20 μm or more was formed on the wafer surface. 1 showed a BMD density distribution equivalent to 1. In addition, each sample silicon wafer obtained in Examples 4 to 6 has been subjected to a specific IG treatment, so that there is no crystal site dependency and 1 × 10 in the wafer. ^Five Piece / cm ² It was confirmed that the BMD density of the level was ensured uniformly and had sufficient gettering ability. On the other hand, each sample epitaxial wafer obtained in Examples 3 to 6 had a defect (epi defect) density of 10 pieces / wafer or less on the surface of the epitaxial film, and showed good results.
[0068]
In Example 6, even if the first stage oxygen precipitate formation heat treatment is performed in the state of a single crystal ingot and then processed into a wafer and then the second stage oxygen precipitate formation heat treatment is performed, the first stage oxygen precipitate formation heat treatment is performed. It was confirmed that there was an effect equivalent to the case where the oxygen precipitate forming heat treatment was performed in the wafer state. In the present embodiment, the case where all of the P-type (100) crystal is used has been described. However, the present invention is not limited to this, and application to the N-type crystal is not denied.
[0069]
【The invention's effect】
The present invention uses a silicon substrate cut out from a single crystal silicon ingot grown on the condition that carbon is intentionally added by the CZ method or the MCZ method, and the pulling speed is set to a high speed side within a predetermined range, so that the BMD can be obtained. By improving the uniformity of the IG process to be manifested and simultaneously reducing the defects near the surface, it is possible to provide a silicon wafer having no defects and high IG capability.
[0070]
Further, the present invention can provide a wafer having a high IG effect and few surface defects even in a silicon wafer in which an epitaxial film is formed by epitaxial growth.
[0071]
Furthermore, the silicon wafer obtained by the present invention can firmly form BMD inside the wafer, and since there is no defect on or near the wafer surface, the contamination generated during the device process is surely gettered. In addition, since there is no variation in the BMD density, not only the reliability of the device is improved, but also the yield in the device can be dramatically improved.
[Brief description of the drawings]
FIG. 1 is a graph showing the relationship between pulling speed and BMD density in a carbon-doped crystal. A is a crystal size of 150 mm, B is a crystal size of 200 mm, and C is a crystal size of 300 mm.
FIG. 2 is a graph showing a relationship between pulling speed and BMD density in a crystal not doped with carbon, where A is a crystal size of 150 mm, B is a crystal size of 200 mm, and C is a crystal size of 300 mm.
FIG. 3 is a graph showing the relationship between the pulling rate and the LPD size (average particle size) on the wafer surface, where A is a carbon-doped crystal size of 200 mm and B is a carbon-undoped crystal size of 200 mm.
FIG. 4 is a graph showing the relationship between the pulling rate and the defect density on the surface of the epitaxial film, in which A is a carbon-doped crystal size of 200 mm and B is a carbon-undoped crystal size of 200 mm.

Claims

CZ method or MCZ method, without doping with nitrogen, carbon is introduced as an impurity and introduced so as to be 1 to 10 × 10 ¹⁷ atoms / cc on the top side of the single crystal, and the oxygen concentration range is 9 to 17 × 10 ¹⁷ atoms / cc (ol dA STM) so that the single crystal pulling speed (mm / min) × single crystal diameter (mm) is 180 mm ² / min or more and 540 mm ² / min or less. A method for producing a semiconductor silicon substrate, wherein a grown silicon single crystal is processed into a wafer.

2. The method for producing a semiconductor silicon substrate according to claim 1, wherein the wafer processed from the grown silicon single crystal is subjected to a heat treatment for forming a defect-free layer.

2. The method for producing a semiconductor silicon substrate according to claim 1, wherein the wafer processed from the grown silicon single crystal is subjected to an oxygen precipitate forming heat treatment.

4. The method for producing a semiconductor silicon substrate according to claim 1, wherein an epitaxial film formation process is performed on a wafer processed from the grown silicon single crystal.

3. The method for producing a semiconductor silicon substrate according to claim 2, wherein the defect-free layer formation heat treatment applied to the wafer is a heat treatment for 30 minutes to 4 hours at a temperature of 1150 ° C. or higher in a hydrogen gas atmosphere or an inert gas atmosphere.

4. The method for producing a semiconductor silicon substrate according to claim 3, wherein the oxygen precipitate forming heat treatment applied to the wafer is an inert gas atmosphere, a processing temperature is 800 to 1000 ° C., and a processing time is 30 minutes to 2 hours.

4. The semiconductor silicon substrate according to claim 3, wherein the oxygen precipitate forming heat treatment applied to the wafer is a two-step heat treatment in which the wafer is held at 400 to 700 ° C. for 1 to 24 hours and then held at 850 to 1050 ° C. for 30 minutes to 4 hours. Manufacturing method.

2. The method for producing a semiconductor silicon substrate according to claim 1, wherein the grown silicon single crystal is subjected to pre-stage heat treatment at a temperature of 450 to 600 ° C. for 1 to 24 hours.

9. The wafer obtained from the silicon single crystal subjected to the pre-stage heat treatment is subjected to a post-stage heat treatment at a temperature of 850 to 1050 ° C. for 30 minutes to 4 hours, and then an epitaxial film is formed on the silicon substrate surface by epitaxial growth. Manufacturing method of semiconductor silicon substrate.