JP4027082B2 - バイアス電圧発生装置 - Google Patents
バイアス電圧発生装置 Download PDFInfo
- Publication number
- JP4027082B2 JP4027082B2 JP2001346101A JP2001346101A JP4027082B2 JP 4027082 B2 JP4027082 B2 JP 4027082B2 JP 2001346101 A JP2001346101 A JP 2001346101A JP 2001346101 A JP2001346101 A JP 2001346101A JP 4027082 B2 JP4027082 B2 JP 4027082B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バイアス電圧を発生して負荷に供給するバイアス電圧発生装置に関する。
【０００２】
【従来の技術】
図７は、従来のバイアス電圧発生装置１００の基本構成を示す回路ブロック図である。
【０００３】
図示例のバイアス電圧発生装置１００は、負荷に供給する電力を生成するための、電圧−Ｖｈｖの高圧直流電源１０１と、高圧直流電源１０１からの電力を受け、負荷に供給する電力を調整するための高圧トランジスタ１０２と、高圧トランジスタ１０２に流れる過電流を防止するための、抵抗値Ｒ０の抵抗１０３と、出力端子ＯＵＴから負荷に供給するバイアス電圧出力Ｖｏｕｔの電圧値を検出するための、抵抗値Ｒｄの電圧検出回路１０５と、電圧検出回路１０５からの検出信号（バイアス電圧出力Ｖｏｕｔに応じたレベルの信号）と外部入力される制御信号ＣＮＴとの差分を演算し、増幅する誤差増幅器（演算増幅器）１０６と、誤差増幅器１０６からの出力信号（エラー信号）をパルス信号に変換するＡＭ変調回路１０７と、ＡＭ変調回路１０７からのパルス信号を高圧部に伝送するための、静電容量Ｃのカップリングコンデンサ１０８と、カップリングコンデンサ１０８から伝送されたパルス信号を平滑し、高圧トランジスタ１０２のベース・エミッタ間電圧Ｖｂｅとして供給する平滑回路１０９とによって構成されている。
【０００４】
以上の構成において、誤差増幅器１０６は、電圧検出回路１０５からの出力信号と制御信号ＣＮＴとの誤差を増幅し、ＡＭ変調回路１０７にエラー信号を供給する。ＡＭ変調回路１０７は、このエラー信号に応じた振幅を有するパルス信号を発生し、該パルス信号は、カップリングコンデンサ１０８を介して平滑回路１０９に伝達される。平滑回路１０９は、このパルス信号を平滑して高圧トランジスタ１０２のベース・エミッタ間電圧Ｖｂｅとして供給する。このベース・エミッタ間電圧Ｖｂｅに応じて、高圧直流電源１０１から負荷の方向に電力が供給される。この電力は、抵抗１０３を介して負荷に供給されるが、同時に電圧検出回路１０５によりその電圧値が検出されて、誤差増幅器１０６の一方の入力端子に供給される。つまり、出力端ＯＵＴから出力されるバイアス電圧は、外部入力される制御信号ＣＮＴに応じた電圧に制御される。
【０００５】
なお、図８に示すように、図７と同様の回路構成１００′を直流高圧電源１０１に対して複数個並列に接続することで、複数のバイアス電圧出力を単一の高圧直流電源１０１によって生成することができる。
【０００６】
図９は、図７とは異なる回路構成の、従来のバイアス電圧発生装置１１０の基本構成を示す回路ブロック図である。
【０００７】
同図において、バイアス電圧発生装置１１０は、負荷に供給される電力を発生するための、電圧Ｖｈｖの高圧直流電源１１１と、出力端子ＯＵＴから負荷に流れる電流を制限するための、抵抗値Ｒ０の抵抗１１２と、出力端子ＯＵＴから負荷に供給するバイアス電圧出力Ｖｏｕｔの電圧値を検出するための、抵抗値Ｒｄの電圧検出回路１１３と、電圧検出回路１１３からの検出信号と外部入力される制御信号ＣＮＴとの差分を演算し、増幅する誤差増幅器（演算増幅器）１１４と、誤差増幅器１１４からの出力信号（エラー信号）を受けて、出力端子ＯＵＴに供給される電力の一部または全部を、当該負荷への供給を回避する経路に流し出す高圧トランジスタ１１５とによって構成されている。
【０００８】
以上の構成において、電圧検出回路１１３からの検出信号と外部入力される制御信号ＣＮＴとの差分に応じて、誤差増幅器１１４からのエラー信号のレベルは変化し、これにより、高圧トランジスタ１１５のベース・エミッタ間電圧Ｖｂｅが調整されて、コレクタ電流Ｉｃ、延いては、コレクタ・エミッタ間電圧Ｖｃｅが制御され、出力端子ＯＵＴから出力されるバイアス電圧出力Ｖｏｕｔが調整制御される。
【０００９】
なお、本装置１１０も高圧直流電源１１１に対して複数個並列に接続することで、単一の高圧直流電源１１１に対して、複数のバイアス電圧出力を生成することができる。
【００１０】
【発明が解決しようとする課題】
ところで、上記従来のバイアス電圧発生装置１００では、高圧トランジスタ１０２の動作を保護するために、抵抗値Ｒ０の抵抗１０３が、また、上記従来のバイアス電圧発生装置１１０では、負荷短絡等の異常時に負荷に流れる電流を制限するために、抵抗値Ｒ０の抵抗１１２が、高圧直流電源１０１，１１１と出力端子ＯＵＴとの間に接続されている。一方、抵抗値Ｒｄの電圧検出回路１０５，１１３が、出力端子ＯＵＴから出力されるバイアス電圧Ｖｏｕｔの電圧を検出できる位置に接続されている。したがって、バイアス電圧として供給できる最大電圧値は、高圧直流電源１０１，１１１の電圧を抵抗値Ｒｏと抵抗値Ｒｄで分圧した値となる。即ち、所望のバイアス電圧を得るためには、このバイアス電圧より電圧値の高い高圧直流電源が必要となり、これに応じて、バイアス電圧値を制御するための高圧トランジスタ１０２，１１５の耐圧も必要なバイアス電圧値に対して高いものとなる。この結果、製造コストが増大したり、高圧に対する沿面距離が拡大して、小型化に不利になるといった問題があった。
【００１１】
本発明は、この点に着目してなされたものであり、製造コストを低減化しつつ、小型化を図ることが可能となるバイアス電圧発生装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載のバイアス電圧発生装置は、所定の直流電圧を発生する高圧電源と、負荷にバイアス電圧を供給する出力端と、前記高圧電源と前記出力端との間に設けられた、電流制限機能を備えた可変インピーダンス回路と、前記出力端の電圧を検知する電圧検知回路と、前記電圧検知回路で検知された電圧と基準値との差分を出力する増幅回路と、前記増幅回路からの出力をパルス信号として出力する変調回路と、前記変調回路からのパルス信号を伝達するコンデンサと、前記コンデンサから伝達されるパルス信号を平滑する平滑回路とを有し、前記可変インピーダンス回路は、前記平滑回路からの出力に基づいて前記出力端に供給される電圧を前記基準値に応じた値に制御するものであり、更に前記可変インピーダンス回路は、抵抗素子と、前記抵抗素子の両端に生じる電圧に従って動作する第１のトランジスタと、前記平滑回路からの出力により動作し、前記第１のトランジスタによりベースエミッタ間電圧が変化する高圧トランジスタとを有し、前記出力端から前記高圧電源の方向に流れる電流が増大した場合に、前記高圧トランジスタのコレクタ電流を減少させるよう動作することを特徴とする。
【００１５】
上記目的を達成するため、請求項２に記載のバイアス電圧発生装置は、所定の直流電圧を発生する高圧電源と、負荷にバイアス電圧を供給する出力端と、前記高圧電源と前記出力端との間に設けられた電流制限回路と、前記出力端の電圧を検知する電圧検知回路と、前記電圧検知回路で検知された電圧と基準値との差分を出力する増幅回路と、前記増幅回路からの出力に基づいてコレクタ電流が制御されることにより前記電流制限回路から前記出力端を介して前記負荷に供給される電流の一部または全部を、前記負荷を回避する経路に流し出す高圧トランジスタとを有し、前記電流制限回路は、パルス発生回路と、前記パルス発生回路からのパルスを伝達するコンデンサと、前記コンデンサから伝達されるパルスを平滑する平滑回路と、前記平滑回路からの出力により動作してコレクタ電流が生じる高圧トランジスタと、前記高圧トランジスタに接続された抵抗素子と、前記抵抗素子の両端に生じる電圧に従って動作し、前記高圧トランジスタのベースエミッタ間電圧を変化させる第１のトランジスタとを有し、前記高圧トランジスタのコレクタ電流が増加すると、該コレクタ電流を減少させるように動作することを特徴とする。
【００１９】
請求項３に記載の複数バイアス電圧発生装置は、請求項１または２のいずれかに記載のバイアス電圧発生装置を、当該バイアス電圧発生装置に含まれる単一の前記高圧電源に対して複数個並列に接続することにより、複数のバイアス電圧を発生させることを特徴とする。
【００２０】
【発明の実施の形態】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るバイアス電圧発生装置の基本構成を示す回路ブロック図である。同図中、図７と同様の要素には同一符号を付し、その説明を省略する。
【００２１】
図１において、可変インピーダンス回路１は、流し得る最大電流が制限されるように構成された、前記高圧トランジスタ１０２を含む回路である。図の構成においては、バイアス電圧出力Ｖｏｕｔは、前記図７の従来例と同様に制御されるが、電流制限抵抗１０３を有しないため、最大に出力できるバイアス電圧出力は、高圧直流電源１０１の電圧値−Ｖｈｖとほぼ同等レベルにまで制御可能である。そして、可変インピーダンス回路１は、流し得る最大電流が制限されるように構成されているので、負荷短絡等の異常時には、負荷や高圧トランジスタ１０２に流れる電流は制限される。
【００２２】
図２は、可変インピーダンス回路１のより詳細な構成を示す回路図である。
【００２３】
同図に示すように、可変インピーダンス回路１は、抵抗値ｒの抵抗１１と、トランジスタ１２と、前記高圧トランジスタ１０２とによって構成されている。負荷短絡等の異常によって出力端子ＯＵＴから高圧直流電源１０１の方向に流れる電流が増大すると、抵抗１１の両端電圧が上昇し、この電圧上昇によりトランジスタ１２のベース・エミッタ間電圧Ｖｂｅが上昇して、トランジスタ１２のコレクタ電流が発生し、高圧トランジスタ１０２ベース・エミッタ間電圧Ｖｂｅを低下させる。この結果、高圧トランジスタ１０２のコレクタ電流は減少して、短絡電流が制限される。ところで、本構成によれば、抵抗値ｒが抵抗値Ｒ０に比して充分小さい値で出力電流を抑制することができるので、必要とする出力電圧に対して高圧直流電源１０１の電圧値−Ｖｈｖを高める必要がない。
【００２４】
なお、以上の回路構成を高圧直流電源１０１に対して、前記図８にように、複数個並列に接続するようにすれば、複数のバイアス電圧出力を生成制御することができる。
【００２５】
また、本実施の形態では、高圧直流電源１０１としてマイナス電源（−Ｖｈｖ）を用いて、マイナスのバイアス電圧出力を生成制御する場合を例に挙げたが、本発明はこれに限定されるものではなく、プラス極性のバイアス電圧出力の生成についても、トランジスタ１２，１０２の接続状態等を変更することで対応可能であり、これも本発明に含まれる。
【００２６】
（第２の実施の形態）
図３は、本発明の第２の実施の形態に係るバイアス電圧発生装置の基本構成を示す回路ブロック図である。同図中、図９と同様の要素には同一符号を付し、その説明を省略する。
【００２７】
図３において、定電流電源２は、定電流制御される高圧直流電源である。図の構成において、高圧直流電源２は、所望の最大バイアス電圧出力時における負荷電流と電圧検出回路１１３を通過する電流とを加算した電流値以上の所定の電流値に定電流制御されるように構成されている。電圧検出回路１１３は、出力端子ＯＵＴに発生するバイアス電圧出力Ｖｏｕｔを分圧して検出し、この検出信号を誤差増幅器１１４に供給する。誤差増幅器１１４は、この検出信号と外部入力される制御信号ＣＮＴとの差分を増幅し、高圧トランジスタ１１５のベース・エミッタ間電圧Ｖｂｅを制御するようなエラー信号を出力する。高圧トランジスタ１１５は、このエラー信号を受けてコレクタ電流を制御し、高圧直流電源２から負荷方向に供給される電流の一部を、負荷を回避する方向に流し出す。以上の動作によって、出力端子ＯＵＴに発生するバイアス電圧出力Ｖｏｕｔは、外部入力される制御信号ＣＮＴに応じた所定の値に制御される。また、本構成によれば、負荷短絡時の短絡電流は、高圧直流電源２の所定の定電流動作により制限される。
【００２８】
（第３の実施の形態）
図４は、本発明の第３の実施の形態に係るバイアス電圧発生装置の基本構成を示す回路ブロック図である。同図中、図９と同様の要素には同一符号を付し、その説明を省略する。
【００２９】
図４において、電流制限回路３は、予め設定された所定の電流値以上の電流が流れないように最大電流を制限するように構成された回路である。本構成において、電圧検出回路１１３、誤差増幅器１１４および高圧トランジスタ１１５は、前記図９の従来例と同様に動作し、これによって、出力端子ＯＵＴから出力されるバイアス電圧出力Ｖｏｕｔは、外部入力される制御信号ＣＮＴの電圧レベルに応じて所望の電圧値に制御される。一方、電流制限回路３は、高圧トランジスタ１１５の動作に応じて、高圧直流電源１１１からの電圧Ｖｈｖを分圧して背負うと同時に、前記予め定められた電流値となるような電流制限動作を行う。したがって、例えば高圧トランジスタ１１５がオンして、出力端子ＯＵＴからのバイアス電圧出力Ｖｏｕｔが０［Ｖ］に制御される場合には、電流制限回路３を通過する電流は前記所定値に制御され、高圧直流電源１１１からの電圧Ｖｈｖは電流制限回路３がその全てを背負うことになる。
【００３０】
したがって、電流制限回路３に予め設定する制限電流値を、最大バイアス電圧出力時に不可欠な電流値（負荷および電圧検出回路１１３のインピーダンスとバイアス電圧出力最大値で決定される電流値）以上のなるべく小さい値に設定しておけば、電流制限回路３や高圧トランジスタ１１５で消費する電力を小さく抑えることが可能となり、コスト的に有利な部品を選定して本回路を構成することが可能となる。
【００３１】
また、バイアス電圧値の高い制御動作時には、電流制限回路３での電圧降下はほとんどなく、したがって、必要な高圧直流電源１１１の出力電圧Ｖｈｖも出力電圧Ｖｏｕｔの最大出力電圧とほぼ同程度に抑えることが可能となり、これによっても、電流制限回路３および高圧トランジスタ１１３の耐圧を必要最小限に抑えることが可能となり、コスト的に有利な部品選定を可能にすることができる。
【００３２】
図５は、電流制限回路３のより詳細な構成を示す回路ブロック図である。
【００３３】
図示例の電流制限回路は、高圧トランジスタ３１と、トランジスタ３２と、抵抗値ｒ（抵抗値ｒと抵抗値Ｒ０の関係は、第１の実施の形態と同様）の抵抗３３と、平滑回路１０９と、静電容量Ｃのコンデンサ１０８と、パルス発生回路３４とによって構成されている。以上の構成により、パルス発生回路３４で発生したパルス出力は、コンデンサ１０８を介して平滑回路１０９に伝送され、平滑回路１０９は、このパルス出力を平滑して直流電圧を生成する。この直流電圧は、高圧トランジスタ３１のベース・エミッタ間電圧Ｖｂｅとなり、高圧トランジスタ３１にコレクタ電流を生じさせる。そして、このコレクタ電流は、抵抗３３を流れて、抵抗３３の両端に電位差が生じる。この電位差は、トランジスタ３２のベース・エミッタ間電圧Ｖｂｅとなるため、コレクタ電流の増大によって該ベース・エミッタ間電圧Ｖｂｅが増加すると、トランジスタ３２が動作し、高圧トランジスタ３１のベース・エミッタ間電圧Ｖｂｅが低下する。これにより、高圧トランジスタ３１のコレクタ電流は低下するため、所定の電流値に制限される。
【００３４】
図６は、図５とは異なる回路構成の電流制限回路の詳細な構成を示す回路ブロック図である。同図の電流制限回路は、高圧直流電源１１１の出力にリプルが生じている場合に用いられるものである。コンデンサ１０８は、高圧直流電源１１１からの出力に含まれるリプル電圧を平滑回路１０９に伝達し、平滑回路１０９は、このリプル電圧を平滑して高圧トランジスタ３１のベース・エミッタ間電圧Ｖｂｅとして供給する。これ以降は、図５の電流制限回路と同様の動作により電流制限動作が実現される。
【００３５】
なお、本実施の形態のバイアス電圧発生装置を高圧直流電源１１１に対して、複数個並列に接続するようにすれば、電源１１１の負担をさほど増やすことなく複数のバイアス電圧出力を生成制御することができる。
【００３６】
【発明の効果】
以上説明したように、請求項１に記載のバイアス電圧発生装置によれば、所定の直流電圧を発生する高圧電源と負荷にバイアス電圧を供給する出力端との間に、電流制限機能を備えた可変インピーダンス回路を設けるようにしたので、負荷短絡等の異常時における電流の増大を防止することができる。また、電流制限抵抗が不要になり、この抵抗による電圧降下を排除することができるので、高圧電源の出力電圧をバイアス出力電圧とほぼ同等にまで下げることができ、使用部品の低価格化や沿面距離の縮小による小型化が可能となる。さらに、バイアス電圧値制御に伴う電力の消耗を最小限に抑えることが可能となる。また、電流制限機能により高圧直流電源の電源容量を比較的小さく抑えることが可能となり、小型化、コストダウンを実現することができる。
【００３８】
さらに、請求項２に記載のバイアス電圧発生装置によれば、所定の直流電圧を発生する高圧電源と出力端との間に設けられた電流制限回路から前記出力端を介して負荷に供給される電流の一部または全部を、当該負荷を回避する経路に流し出す高圧トランジスタを設けるようにしたので、負荷短絡等の異常時における電流の増大を防止することができる。また、電流制限抵抗が不要になり、この抵抗による電圧降下を排除することができるので、高圧電源の出力電圧をバイアス出力電圧とほぼ同等にまで下げることができ、使用部品の低価格化や沿面距離の縮小による小型化が可能となる。さらに、バイアス電圧値制御に伴う電力の消耗を最小限に抑えることが可能となる。また、電流制限機能により高圧直流電源の電源容量を比較的小さく抑えることが可能となり、小型化、コストダウンを実現することができる。
【００４０】
さらに、請求項３に記載の複数バイアス電圧発生装置によれば、単一の高圧直流電源によって、複数のバイアス電圧を発生させることができるため、さらなる小型化およびコストダウンを実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るバイアス電圧発生装置の基本構成を示す回路ブロック図である。
【図２】図１の可変インピーダンス回路の詳細な構成を示す回路ブロック図である。
【図３】本発明の第２の実施の形態に係るバイアス電圧発生装置の基本構成を示す回路ブロック図である。
【図４】本発明の第３の実施の形態に係るバイアス電圧発生装置の基本構成を示す回路ブロック図である。
【図５】図４の電流制限回路の詳細な構成を示す回路ブロック図である。
【図６】図５とは異なる回路構成の電流制限回路の詳細な構成を示す回路ブロック図である。
【図７】従来のバイアス電圧発生装置の基本構成を示す回路ブロック図である。
【図８】図７のバイアス電圧発生装置を複数個並列に接続して、複数のバイアス電圧出力を単一の高圧直流電源によって生成した場合の回路ブロック図である。
【図９】図７とは異なる回路構成の従来のバイアス電圧発生回路の基本構成を示す回路ブロック図である。
【符号の説明】
１ 可変インピーダンス回路
２ 定電流電源
３ 電流制限回路
１１ 抵抗
１２ トランジスタ
３１ 高圧トランジスタ
３２ トランジスタ
３３ 抵抗
３４ パルス発生回路
１０１ 高圧直流電源
１０５ 電圧検出回路
１０６ 誤差増幅器
１０７ ＡＭ変調回路
１０８ コンデンサ
１０９ 平滑回路
１１１ 高圧直流電源
１１３ 電圧検出回路
１１４ 誤差増幅器
１１５ 高圧トランジスタ
ＯＵＴ バイアス電圧出力端子
【発明の属する技術分野】
本発明は、バイアス電圧を発生して負荷に供給するバイアス電圧発生装置に関する。
【０００２】
【従来の技術】
図７は、従来のバイアス電圧発生装置１００の基本構成を示す回路ブロック図である。
【０００３】
図示例のバイアス電圧発生装置１００は、負荷に供給する電力を生成するための、電圧−Ｖｈｖの高圧直流電源１０１と、高圧直流電源１０１からの電力を受け、負荷に供給する電力を調整するための高圧トランジスタ１０２と、高圧トランジスタ１０２に流れる過電流を防止するための、抵抗値Ｒ０の抵抗１０３と、出力端子ＯＵＴから負荷に供給するバイアス電圧出力Ｖｏｕｔの電圧値を検出するための、抵抗値Ｒｄの電圧検出回路１０５と、電圧検出回路１０５からの検出信号（バイアス電圧出力Ｖｏｕｔに応じたレベルの信号）と外部入力される制御信号ＣＮＴとの差分を演算し、増幅する誤差増幅器（演算増幅器）１０６と、誤差増幅器１０６からの出力信号（エラー信号）をパルス信号に変換するＡＭ変調回路１０７と、ＡＭ変調回路１０７からのパルス信号を高圧部に伝送するための、静電容量Ｃのカップリングコンデンサ１０８と、カップリングコンデンサ１０８から伝送されたパルス信号を平滑し、高圧トランジスタ１０２のベース・エミッタ間電圧Ｖｂｅとして供給する平滑回路１０９とによって構成されている。
【０００４】
以上の構成において、誤差増幅器１０６は、電圧検出回路１０５からの出力信号と制御信号ＣＮＴとの誤差を増幅し、ＡＭ変調回路１０７にエラー信号を供給する。ＡＭ変調回路１０７は、このエラー信号に応じた振幅を有するパルス信号を発生し、該パルス信号は、カップリングコンデンサ１０８を介して平滑回路１０９に伝達される。平滑回路１０９は、このパルス信号を平滑して高圧トランジスタ１０２のベース・エミッタ間電圧Ｖｂｅとして供給する。このベース・エミッタ間電圧Ｖｂｅに応じて、高圧直流電源１０１から負荷の方向に電力が供給される。この電力は、抵抗１０３を介して負荷に供給されるが、同時に電圧検出回路１０５によりその電圧値が検出されて、誤差増幅器１０６の一方の入力端子に供給される。つまり、出力端ＯＵＴから出力されるバイアス電圧は、外部入力される制御信号ＣＮＴに応じた電圧に制御される。
【０００５】
なお、図８に示すように、図７と同様の回路構成１００′を直流高圧電源１０１に対して複数個並列に接続することで、複数のバイアス電圧出力を単一の高圧直流電源１０１によって生成することができる。
【０００６】
図９は、図７とは異なる回路構成の、従来のバイアス電圧発生装置１１０の基本構成を示す回路ブロック図である。
【０００７】
同図において、バイアス電圧発生装置１１０は、負荷に供給される電力を発生するための、電圧Ｖｈｖの高圧直流電源１１１と、出力端子ＯＵＴから負荷に流れる電流を制限するための、抵抗値Ｒ０の抵抗１１２と、出力端子ＯＵＴから負荷に供給するバイアス電圧出力Ｖｏｕｔの電圧値を検出するための、抵抗値Ｒｄの電圧検出回路１１３と、電圧検出回路１１３からの検出信号と外部入力される制御信号ＣＮＴとの差分を演算し、増幅する誤差増幅器（演算増幅器）１１４と、誤差増幅器１１４からの出力信号（エラー信号）を受けて、出力端子ＯＵＴに供給される電力の一部または全部を、当該負荷への供給を回避する経路に流し出す高圧トランジスタ１１５とによって構成されている。
【０００８】
以上の構成において、電圧検出回路１１３からの検出信号と外部入力される制御信号ＣＮＴとの差分に応じて、誤差増幅器１１４からのエラー信号のレベルは変化し、これにより、高圧トランジスタ１１５のベース・エミッタ間電圧Ｖｂｅが調整されて、コレクタ電流Ｉｃ、延いては、コレクタ・エミッタ間電圧Ｖｃｅが制御され、出力端子ＯＵＴから出力されるバイアス電圧出力Ｖｏｕｔが調整制御される。
【０００９】
なお、本装置１１０も高圧直流電源１１１に対して複数個並列に接続することで、単一の高圧直流電源１１１に対して、複数のバイアス電圧出力を生成することができる。
【００１０】
【発明が解決しようとする課題】
ところで、上記従来のバイアス電圧発生装置１００では、高圧トランジスタ１０２の動作を保護するために、抵抗値Ｒ０の抵抗１０３が、また、上記従来のバイアス電圧発生装置１１０では、負荷短絡等の異常時に負荷に流れる電流を制限するために、抵抗値Ｒ０の抵抗１１２が、高圧直流電源１０１，１１１と出力端子ＯＵＴとの間に接続されている。一方、抵抗値Ｒｄの電圧検出回路１０５，１１３が、出力端子ＯＵＴから出力されるバイアス電圧Ｖｏｕｔの電圧を検出できる位置に接続されている。したがって、バイアス電圧として供給できる最大電圧値は、高圧直流電源１０１，１１１の電圧を抵抗値Ｒｏと抵抗値Ｒｄで分圧した値となる。即ち、所望のバイアス電圧を得るためには、このバイアス電圧より電圧値の高い高圧直流電源が必要となり、これに応じて、バイアス電圧値を制御するための高圧トランジスタ１０２，１１５の耐圧も必要なバイアス電圧値に対して高いものとなる。この結果、製造コストが増大したり、高圧に対する沿面距離が拡大して、小型化に不利になるといった問題があった。
【００１１】
本発明は、この点に着目してなされたものであり、製造コストを低減化しつつ、小型化を図ることが可能となるバイアス電圧発生装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載のバイアス電圧発生装置は、所定の直流電圧を発生する高圧電源と、負荷にバイアス電圧を供給する出力端と、前記高圧電源と前記出力端との間に設けられた、電流制限機能を備えた可変インピーダンス回路と、前記出力端の電圧を検知する電圧検知回路と、前記電圧検知回路で検知された電圧と基準値との差分を出力する増幅回路と、前記増幅回路からの出力をパルス信号として出力する変調回路と、前記変調回路からのパルス信号を伝達するコンデンサと、前記コンデンサから伝達されるパルス信号を平滑する平滑回路とを有し、前記可変インピーダンス回路は、前記平滑回路からの出力に基づいて前記出力端に供給される電圧を前記基準値に応じた値に制御するものであり、更に前記可変インピーダンス回路は、抵抗素子と、前記抵抗素子の両端に生じる電圧に従って動作する第１のトランジスタと、前記平滑回路からの出力により動作し、前記第１のトランジスタによりベースエミッタ間電圧が変化する高圧トランジスタとを有し、前記出力端から前記高圧電源の方向に流れる電流が増大した場合に、前記高圧トランジスタのコレクタ電流を減少させるよう動作することを特徴とする。
【００１５】
上記目的を達成するため、請求項２に記載のバイアス電圧発生装置は、所定の直流電圧を発生する高圧電源と、負荷にバイアス電圧を供給する出力端と、前記高圧電源と前記出力端との間に設けられた電流制限回路と、前記出力端の電圧を検知する電圧検知回路と、前記電圧検知回路で検知された電圧と基準値との差分を出力する増幅回路と、前記増幅回路からの出力に基づいてコレクタ電流が制御されることにより前記電流制限回路から前記出力端を介して前記負荷に供給される電流の一部または全部を、前記負荷を回避する経路に流し出す高圧トランジスタとを有し、前記電流制限回路は、パルス発生回路と、前記パルス発生回路からのパルスを伝達するコンデンサと、前記コンデンサから伝達されるパルスを平滑する平滑回路と、前記平滑回路からの出力により動作してコレクタ電流が生じる高圧トランジスタと、前記高圧トランジスタに接続された抵抗素子と、前記抵抗素子の両端に生じる電圧に従って動作し、前記高圧トランジスタのベースエミッタ間電圧を変化させる第１のトランジスタとを有し、前記高圧トランジスタのコレクタ電流が増加すると、該コレクタ電流を減少させるように動作することを特徴とする。
【００１９】
請求項３に記載の複数バイアス電圧発生装置は、請求項１または２のいずれかに記載のバイアス電圧発生装置を、当該バイアス電圧発生装置に含まれる単一の前記高圧電源に対して複数個並列に接続することにより、複数のバイアス電圧を発生させることを特徴とする。
【００２０】
【発明の実施の形態】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るバイアス電圧発生装置の基本構成を示す回路ブロック図である。同図中、図７と同様の要素には同一符号を付し、その説明を省略する。
【００２１】
図１において、可変インピーダンス回路１は、流し得る最大電流が制限されるように構成された、前記高圧トランジスタ１０２を含む回路である。図の構成においては、バイアス電圧出力Ｖｏｕｔは、前記図７の従来例と同様に制御されるが、電流制限抵抗１０３を有しないため、最大に出力できるバイアス電圧出力は、高圧直流電源１０１の電圧値−Ｖｈｖとほぼ同等レベルにまで制御可能である。そして、可変インピーダンス回路１は、流し得る最大電流が制限されるように構成されているので、負荷短絡等の異常時には、負荷や高圧トランジスタ１０２に流れる電流は制限される。
【００２２】
図２は、可変インピーダンス回路１のより詳細な構成を示す回路図である。
【００２３】
同図に示すように、可変インピーダンス回路１は、抵抗値ｒの抵抗１１と、トランジスタ１２と、前記高圧トランジスタ１０２とによって構成されている。負荷短絡等の異常によって出力端子ＯＵＴから高圧直流電源１０１の方向に流れる電流が増大すると、抵抗１１の両端電圧が上昇し、この電圧上昇によりトランジスタ１２のベース・エミッタ間電圧Ｖｂｅが上昇して、トランジスタ１２のコレクタ電流が発生し、高圧トランジスタ１０２ベース・エミッタ間電圧Ｖｂｅを低下させる。この結果、高圧トランジスタ１０２のコレクタ電流は減少して、短絡電流が制限される。ところで、本構成によれば、抵抗値ｒが抵抗値Ｒ０に比して充分小さい値で出力電流を抑制することができるので、必要とする出力電圧に対して高圧直流電源１０１の電圧値−Ｖｈｖを高める必要がない。
【００２４】
なお、以上の回路構成を高圧直流電源１０１に対して、前記図８にように、複数個並列に接続するようにすれば、複数のバイアス電圧出力を生成制御することができる。
【００２５】
また、本実施の形態では、高圧直流電源１０１としてマイナス電源（−Ｖｈｖ）を用いて、マイナスのバイアス電圧出力を生成制御する場合を例に挙げたが、本発明はこれに限定されるものではなく、プラス極性のバイアス電圧出力の生成についても、トランジスタ１２，１０２の接続状態等を変更することで対応可能であり、これも本発明に含まれる。
【００２６】
（第２の実施の形態）
図３は、本発明の第２の実施の形態に係るバイアス電圧発生装置の基本構成を示す回路ブロック図である。同図中、図９と同様の要素には同一符号を付し、その説明を省略する。
【００２７】
図３において、定電流電源２は、定電流制御される高圧直流電源である。図の構成において、高圧直流電源２は、所望の最大バイアス電圧出力時における負荷電流と電圧検出回路１１３を通過する電流とを加算した電流値以上の所定の電流値に定電流制御されるように構成されている。電圧検出回路１１３は、出力端子ＯＵＴに発生するバイアス電圧出力Ｖｏｕｔを分圧して検出し、この検出信号を誤差増幅器１１４に供給する。誤差増幅器１１４は、この検出信号と外部入力される制御信号ＣＮＴとの差分を増幅し、高圧トランジスタ１１５のベース・エミッタ間電圧Ｖｂｅを制御するようなエラー信号を出力する。高圧トランジスタ１１５は、このエラー信号を受けてコレクタ電流を制御し、高圧直流電源２から負荷方向に供給される電流の一部を、負荷を回避する方向に流し出す。以上の動作によって、出力端子ＯＵＴに発生するバイアス電圧出力Ｖｏｕｔは、外部入力される制御信号ＣＮＴに応じた所定の値に制御される。また、本構成によれば、負荷短絡時の短絡電流は、高圧直流電源２の所定の定電流動作により制限される。
【００２８】
（第３の実施の形態）
図４は、本発明の第３の実施の形態に係るバイアス電圧発生装置の基本構成を示す回路ブロック図である。同図中、図９と同様の要素には同一符号を付し、その説明を省略する。
【００２９】
図４において、電流制限回路３は、予め設定された所定の電流値以上の電流が流れないように最大電流を制限するように構成された回路である。本構成において、電圧検出回路１１３、誤差増幅器１１４および高圧トランジスタ１１５は、前記図９の従来例と同様に動作し、これによって、出力端子ＯＵＴから出力されるバイアス電圧出力Ｖｏｕｔは、外部入力される制御信号ＣＮＴの電圧レベルに応じて所望の電圧値に制御される。一方、電流制限回路３は、高圧トランジスタ１１５の動作に応じて、高圧直流電源１１１からの電圧Ｖｈｖを分圧して背負うと同時に、前記予め定められた電流値となるような電流制限動作を行う。したがって、例えば高圧トランジスタ１１５がオンして、出力端子ＯＵＴからのバイアス電圧出力Ｖｏｕｔが０［Ｖ］に制御される場合には、電流制限回路３を通過する電流は前記所定値に制御され、高圧直流電源１１１からの電圧Ｖｈｖは電流制限回路３がその全てを背負うことになる。
【００３０】
したがって、電流制限回路３に予め設定する制限電流値を、最大バイアス電圧出力時に不可欠な電流値（負荷および電圧検出回路１１３のインピーダンスとバイアス電圧出力最大値で決定される電流値）以上のなるべく小さい値に設定しておけば、電流制限回路３や高圧トランジスタ１１５で消費する電力を小さく抑えることが可能となり、コスト的に有利な部品を選定して本回路を構成することが可能となる。
【００３１】
また、バイアス電圧値の高い制御動作時には、電流制限回路３での電圧降下はほとんどなく、したがって、必要な高圧直流電源１１１の出力電圧Ｖｈｖも出力電圧Ｖｏｕｔの最大出力電圧とほぼ同程度に抑えることが可能となり、これによっても、電流制限回路３および高圧トランジスタ１１３の耐圧を必要最小限に抑えることが可能となり、コスト的に有利な部品選定を可能にすることができる。
【００３２】
図５は、電流制限回路３のより詳細な構成を示す回路ブロック図である。
【００３３】
図示例の電流制限回路は、高圧トランジスタ３１と、トランジスタ３２と、抵抗値ｒ（抵抗値ｒと抵抗値Ｒ０の関係は、第１の実施の形態と同様）の抵抗３３と、平滑回路１０９と、静電容量Ｃのコンデンサ１０８と、パルス発生回路３４とによって構成されている。以上の構成により、パルス発生回路３４で発生したパルス出力は、コンデンサ１０８を介して平滑回路１０９に伝送され、平滑回路１０９は、このパルス出力を平滑して直流電圧を生成する。この直流電圧は、高圧トランジスタ３１のベース・エミッタ間電圧Ｖｂｅとなり、高圧トランジスタ３１にコレクタ電流を生じさせる。そして、このコレクタ電流は、抵抗３３を流れて、抵抗３３の両端に電位差が生じる。この電位差は、トランジスタ３２のベース・エミッタ間電圧Ｖｂｅとなるため、コレクタ電流の増大によって該ベース・エミッタ間電圧Ｖｂｅが増加すると、トランジスタ３２が動作し、高圧トランジスタ３１のベース・エミッタ間電圧Ｖｂｅが低下する。これにより、高圧トランジスタ３１のコレクタ電流は低下するため、所定の電流値に制限される。
【００３４】
図６は、図５とは異なる回路構成の電流制限回路の詳細な構成を示す回路ブロック図である。同図の電流制限回路は、高圧直流電源１１１の出力にリプルが生じている場合に用いられるものである。コンデンサ１０８は、高圧直流電源１１１からの出力に含まれるリプル電圧を平滑回路１０９に伝達し、平滑回路１０９は、このリプル電圧を平滑して高圧トランジスタ３１のベース・エミッタ間電圧Ｖｂｅとして供給する。これ以降は、図５の電流制限回路と同様の動作により電流制限動作が実現される。
【００３５】
なお、本実施の形態のバイアス電圧発生装置を高圧直流電源１１１に対して、複数個並列に接続するようにすれば、電源１１１の負担をさほど増やすことなく複数のバイアス電圧出力を生成制御することができる。
【００３６】
【発明の効果】
以上説明したように、請求項１に記載のバイアス電圧発生装置によれば、所定の直流電圧を発生する高圧電源と負荷にバイアス電圧を供給する出力端との間に、電流制限機能を備えた可変インピーダンス回路を設けるようにしたので、負荷短絡等の異常時における電流の増大を防止することができる。また、電流制限抵抗が不要になり、この抵抗による電圧降下を排除することができるので、高圧電源の出力電圧をバイアス出力電圧とほぼ同等にまで下げることができ、使用部品の低価格化や沿面距離の縮小による小型化が可能となる。さらに、バイアス電圧値制御に伴う電力の消耗を最小限に抑えることが可能となる。また、電流制限機能により高圧直流電源の電源容量を比較的小さく抑えることが可能となり、小型化、コストダウンを実現することができる。
【００３８】
さらに、請求項２に記載のバイアス電圧発生装置によれば、所定の直流電圧を発生する高圧電源と出力端との間に設けられた電流制限回路から前記出力端を介して負荷に供給される電流の一部または全部を、当該負荷を回避する経路に流し出す高圧トランジスタを設けるようにしたので、負荷短絡等の異常時における電流の増大を防止することができる。また、電流制限抵抗が不要になり、この抵抗による電圧降下を排除することができるので、高圧電源の出力電圧をバイアス出力電圧とほぼ同等にまで下げることができ、使用部品の低価格化や沿面距離の縮小による小型化が可能となる。さらに、バイアス電圧値制御に伴う電力の消耗を最小限に抑えることが可能となる。また、電流制限機能により高圧直流電源の電源容量を比較的小さく抑えることが可能となり、小型化、コストダウンを実現することができる。
【００４０】
さらに、請求項３に記載の複数バイアス電圧発生装置によれば、単一の高圧直流電源によって、複数のバイアス電圧を発生させることができるため、さらなる小型化およびコストダウンを実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るバイアス電圧発生装置の基本構成を示す回路ブロック図である。
【図２】図１の可変インピーダンス回路の詳細な構成を示す回路ブロック図である。
【図３】本発明の第２の実施の形態に係るバイアス電圧発生装置の基本構成を示す回路ブロック図である。
【図４】本発明の第３の実施の形態に係るバイアス電圧発生装置の基本構成を示す回路ブロック図である。
【図５】図４の電流制限回路の詳細な構成を示す回路ブロック図である。
【図６】図５とは異なる回路構成の電流制限回路の詳細な構成を示す回路ブロック図である。
【図７】従来のバイアス電圧発生装置の基本構成を示す回路ブロック図である。
【図８】図７のバイアス電圧発生装置を複数個並列に接続して、複数のバイアス電圧出力を単一の高圧直流電源によって生成した場合の回路ブロック図である。
【図９】図７とは異なる回路構成の従来のバイアス電圧発生回路の基本構成を示す回路ブロック図である。
【符号の説明】
１ 可変インピーダンス回路
２ 定電流電源
３ 電流制限回路
１１ 抵抗
１２ トランジスタ
３１ 高圧トランジスタ
３２ トランジスタ
３３ 抵抗
３４ パルス発生回路
１０１ 高圧直流電源
１０５ 電圧検出回路
１０６ 誤差増幅器
１０７ ＡＭ変調回路
１０８ コンデンサ
１０９ 平滑回路
１１１ 高圧直流電源
１１３ 電圧検出回路
１１４ 誤差増幅器
１１５ 高圧トランジスタ
ＯＵＴ バイアス電圧出力端子
Claims (3)
- 所定の直流電圧を発生する高圧電源と、
負荷にバイアス電圧を供給する出力端と、
前記高圧電源と前記出力端との間に設けられた、電流制限機能を備えた可変インピーダンス回路と、
前記出力端の電圧を検知する電圧検知回路と、
前記電圧検知回路で検知された電圧と基準値との差分を出力する増幅回路と、
前記増幅回路からの出力をパルス信号として出力する変調回路と、
前記変調回路からのパルス信号を伝達するコンデンサと、
前記コンデンサから伝達されるパルス信号を平滑する平滑回路と
を有し、
前記可変インピーダンス回路は、前記平滑回路からの出力に基づいて前記出力端に供給される電圧を前記基準値に応じた値に制御するものであり、
更に前記可変インピーダンス回路は、抵抗素子と、前記抵抗素子の両端に生じる電圧に従って動作する第１のトランジスタと、前記平滑回路からの出力により動作し、前記第１のトランジスタによりベースエミッタ間電圧が変化する高圧トランジスタとを有し、前記出力端から前記高圧電源の方向に流れる電流が増大した場合に、前記高圧トランジスタのコレクタ電流を減少させるよう動作する
ことを特徴とするバイアス電圧発生装置。 - 所定の直流電圧を発生する高圧電源と、
負荷にバイアス電圧を供給する出力端と、
前記高圧電源と前記出力端との間に設けられた電流制限回路と、
前記出力端の電圧を検知する電圧検知回路と、
前記電圧検知回路で検知された電圧と基準値との差分を出力する増幅回路と、
前記増幅回路からの出力に基づいてコレクタ電流が制御されることにより前記電流制限回路から前記出力端を介して前記負荷に供給される電流の一部または全部を、前記負荷を回避する経路に流し出す高圧トランジスタと
を有し、
前記電流制限回路は、パルス発生回路と、前記パルス発生回路からのパルスを伝達するコンデンサと、前記コンデンサから伝達されるパルスを平滑する平滑回路と、前記平滑回路からの出力により動作してコレクタ電流が生じる高圧トランジスタと、前記高圧トランジスタに接続された抵抗素子と、前記抵抗素子の両端に生じる電圧に従って動作し、前記高圧トランジスタのベースエミッタ間電圧を変化させる第１のトランジスタとを有し、前記高圧トランジスタのコレクタ電流が増加すると、該コレクタ電流を減少させるように動作する
ことを特徴とするバイアス電圧発生装置。 - 請求項１または２のいずれかに記載のバイアス電圧発生装置を、当該バイアス電圧発生装置に含まれる単一の前記高圧電源に対して複数個並列に接続することにより、複数のバイアス電圧を発生させることを特徴とする複数バイアス電圧発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346101A JP4027082B2 (ja) | 2001-11-12 | 2001-11-12 | バイアス電圧発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346101A JP4027082B2 (ja) | 2001-11-12 | 2001-11-12 | バイアス電圧発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003150257A JP2003150257A (ja) | 2003-05-23 |
| JP4027082B2 true JP4027082B2 (ja) | 2007-12-26 |
Family
ID=19159334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001346101A Expired - Fee Related JP4027082B2 (ja) | 2001-11-12 | 2001-11-12 | バイアス電圧発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4027082B2 (ja) |
-
2001
- 2001-11-12 JP JP2001346101A patent/JP4027082B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003150257A (ja) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7310582B2 (en) | Electromagnetic flow meter with reduced power consumption and reduced exciting current | |
| KR101960404B1 (ko) | 전력 공급 회로의 전압 제어를 위한 차동 감지 | |
| JP5168413B2 (ja) | 電圧駆動型素子を駆動する駆動装置 | |
| TWI647557B (zh) | 針對負載的切換控制器和方法 | |
| TWI573006B (zh) | 電源供應器、電源供應系統、以及電壓調整方法 | |
| JP2009075957A (ja) | 電源回路および半導体装置 | |
| JP2004164411A (ja) | ボルテージ・レギュレータ及び電子機器 | |
| CN111383434A (zh) | 双线式传输器 | |
| JP3348051B2 (ja) | 受信局と送信局との間の信号伝送用並びに前記送信局の電流給電用の装置 | |
| JP3821717B2 (ja) | 直流安定化電源装置 | |
| JP2008011585A (ja) | スイッチングレギュレータ | |
| JP4027082B2 (ja) | バイアス電圧発生装置 | |
| JP7003733B2 (ja) | 電流出力回路 | |
| JP3542022B2 (ja) | レギュレータ | |
| JP2006129643A (ja) | スイッチング制御装置及び半導体集積回路装置 | |
| JP2008187784A (ja) | 充電制御装置 | |
| US11916484B2 (en) | Multiphase DC-DC power converter | |
| JP2003315378A (ja) | 電流検出器 | |
| JP2010217964A (ja) | 定電圧回路 | |
| JPS6315831B2 (ja) | ||
| JP4701530B2 (ja) | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 | |
| JP4367164B2 (ja) | スイッチング電源装置の定電流回路 | |
| JP2005086854A (ja) | スイッチング電源 | |
| TW201543792A (zh) | 雙路徑誤差放大電路及直流轉直流穩壓裝置 | |
| JP2000184702A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041029 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20070626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071009 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |