JP2010217964A - 定電圧回路 - Google Patents
定電圧回路 Download PDFInfo
- Publication number
- JP2010217964A JP2010217964A JP2009060729A JP2009060729A JP2010217964A JP 2010217964 A JP2010217964 A JP 2010217964A JP 2009060729 A JP2009060729 A JP 2009060729A JP 2009060729 A JP2009060729 A JP 2009060729A JP 2010217964 A JP2010217964 A JP 2010217964A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant voltage
- transistor
- output
- phase compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】 回路構成の改良により帰還制御ループの位相余裕を大きくし、もって定電圧電源の安定性を向上させる。
【解決手段】 エラーアンプEAの入力側に第1のソースフォロワ回路3を追加設置し、第1位相補償回路1と第2の位相補償回路2によって帰還信号に対して位相補正を施す回路位置を、第1のソースフォロワ回路3の入力側と出力側とに分離する。このような構成とすることで、第2の位相補償回路2が帰還信号に対して位相補正をする位置のインピーダンスを第1のソースフォロワ回路3によって変化させ、第2の位相補償回路2による位相補正作用を向上させる。
【選択図】 図1
【解決手段】 エラーアンプEAの入力側に第1のソースフォロワ回路3を追加設置し、第1位相補償回路1と第2の位相補償回路2によって帰還信号に対して位相補正を施す回路位置を、第1のソースフォロワ回路3の入力側と出力側とに分離する。このような構成とすることで、第2の位相補償回路2が帰還信号に対して位相補正をする位置のインピーダンスを第1のソースフォロワ回路3によって変化させ、第2の位相補償回路2による位相補正作用を向上させる。
【選択図】 図1
Description
出力電圧を帰還制御する定電圧回路に関するものであり、更に詳しくは、帰還制御ループに十分な位相余裕が得られるようにするための位相補償の改良に関するものである。
シリーズレギュレータ・タイプの定電圧回路はスイッチングレギュレータ・タイプの定電圧回路に比べ、回路の動作効率は低いものの、出力電圧が変化した際の応答速度が早い。このため応答速度が重視される場面ではシリーズレギュレータ・タイプの定電圧回路が用いられている。
従来におけるシリーズレギュレータ・タイプの定電圧回路の一例を図2に示した。図2の定電圧回路は以下のような回路構成となっている。
従来におけるシリーズレギュレータ・タイプの定電圧回路の一例を図2に示した。図2の定電圧回路は以下のような回路構成となっている。
外部の電源供給源に接続される入力端子INと外部負荷に接続される出力端子OUTとの間に制御トランジスタM1の主電流路を接続する。制御用トランジスタM1のゲートにエラーアンプEAの出力端子を接続し、エラーアンプEAの非反転入力端子(+)を基準電圧源VRに接続する。出力端子OUTとグランド(=回路の基準電位点、以下グランドで統一する)との間に電圧検出用の抵抗R1とR2を直列に接続し、抵抗R1とR2の接続点をエラーアンプEAの反転入力端子(−)に接続する。エラーアンプEAの出力端子にトランジスタM2のゲートを接続し、トランジスタM2の主電流路の一端を入力端子INに接続する。
トランジスタM2の主電流路の他端と出力端子OUTの間にトランジスタM3の主電流路を接続し、トランジスタM3のゲートをグランドに接続する。抵抗R1とR2の接続点と出力端子OUTとの間にコンデンサC1を接続し、抵抗R1とR2の接続点とトランジスタM2の主電流路の他端との間にコンデンサC2を接続する。なお、トランジスタM1とM2はNチャネル型のMOSFET、トランジスタM3はPチャネル型のMOSFETとする。
以上のような構成を持つ図2の定電圧回路は、トランジスタM1の主電流路から出て、抵抗R1とR2の接続点、エラーアンプEAの反転入力端子、エラーアンプEAの出力端子を経て、トランジスタM1のゲートに戻るルートで帰還制御ループが構築されている。図2の回路は、この帰還制御ループにより、抵抗R1とR2の接続点の電圧が基準電圧源VRの電圧(以下、基準電圧と言う)と等しくなるようにトランジスタM1を通過する電流を制御し、出力端子OUTの出力電流を安定化する。
ここで、図2の回路中のコンデンサC1は第1の位相補償回路1を構成し、コンデンサC2とトランジスタM2及びトランジスタM3は第2の位相補償回路2を構成している。この2つの位相補償回路はエラーアンプEA(の反転入力端子)に供給される帰還信号の位相をシフトさせ、トランジスタM1、抵抗R1、R2およびエラーアンプEAからなる帰還制御ループが発振状態になるのを防いでいる。図2の回路の各部の動作作用、特に各位相補償回路の動作作用は、特許文献1及び特許文献2に詳細に説明されているので、ここでの説明は省略する。
近年の電子機器は、省電力化のため、その機能が必要なときだけ回路装置に電源を供給する部分が多くなっている。このため、使用中の電子機器の内部では、様々な回路装置に対する電源供給がそれぞれの状況に応じてオンオフされる。このような場面では回路の応答速度の方が重視されるため、電子機器の内部には、回路装置に対する電源供給用として、図2に示すような回路構成を持つシリーズレギュレータ・タイプの定電圧回路が設置されることが多い。
図2に示す構成を持つ定電圧回路は、2つの位相補償回路の作用により、高い応答速度を維持しながら発振状態になり難くなっている。しかし、電子機器の操作性や利便性の向上のため、定電圧回路には更なる高速応答が要求されており、要求仕様と各位相補償回路の設定によっては、この位相補正では位相余裕が十分でなく、発振状態になる可能性が生じてきていた。
そこで本発明は、回路構成の改良により帰還制御ループの位相余裕を大きくし、もって定電圧電源の安定性向上を目的とする。
そこで本発明は、回路構成の改良により帰還制御ループの位相余裕を大きくし、もって定電圧電源の安定性向上を目的とする。
上記課題を解決するための本発明は、 その主電流路が回路の入出力端子間に接続された制御トランジスタと、出力電圧に応じた帰還信号の供給を受け、出力電圧を安定化させるための駆動信号を制御トランジスタに供給するエラーアンプとを備えた定電圧回路において、 その他端に出力電圧に応じた第1の帰還信号を得るために、その一端が回路の出力端子に接続された抵抗と、 回路の出力端子と抵抗の他端との間に接続された第1のコンデンサを具える第1の位相補償回路と、 抵抗の他端から第1の帰還信号の供給を受け、出力側に生じた第2の帰還信号をエラーアンプの所定の入力端子に供給するフォロワ回路と、 その一端がフォロワ回路の出力側に接続された第2のコンデンサと、第2のコンデンサの他端と制御トランジスタの電流出力側端子との間に設けられたインピーダンス回路と、を具える第2の位相補償回路と、 を具備することを特徴とする。
第1の位相補償回路と第2の位相補償回路の位相補正を施す回路位置をソースフォロワ回路で分離したことにより、特にソースフォロワ回路出力側で行われる第2の位相補償回路による位相補正作用が高まる。その結果、帰還制御ループの位相余裕が大きくなり、定電圧電源の安定性が向上する。
本発明の定電圧回路は、エラーアンプの入力側にソースフォロワ回路を追加設置し、2つの位相補償回路によって帰還信号に対して位相補正を施す回路位置を、ソースフォロワ回路の入力側と出力側とに分離した構成を特徴としている。具体的には、図1の回路図に示すように第1の位相補償回路1と第2の位相補償回路2の出力側を第1のソースフォロワ回路3によって分離する。このよう構成とすることで、第2の位相補償回路2によって位相補正を受ける位置のインピーダンスを第1のソースフォロワ回路3によって変化させ、第2の位相補償回路2による位相補正作用を向上させる。
帰還制御ループの位相余裕が大きく、安定性の向上した、本発明による定電圧回路の回路図を図1に示した。図1の定電圧回路は以下のような回路構成となっている。なお、図1中の回路構成要素で図2中に示された回路の構成要素と同じものには、同じ参照符号を付与してある。
入力端子INとグランドの間にトランジスタM4の主電流路と定電流CS1を直列に接続し、第1のソースフォロワ回路3を構成する。同様に、入力端子INとグランドの間にトランジスタM5の主電流路と定電流CS2を直列に接続し、第2のソースフォロワ回路4を構成する。入力端子INと出力端子OUTとの間に制御トランジスタM1の主電流路を接続し、制御用トランジスタM1のゲートにエラーアンプEAの出力端子を接続する。
エラーアンプEAの反転入力端子(−)を第1のソースフォロワ回路3の出力側、すなわちトランジスタM4の主電流路と定電流CS1の接続点に接続する。同様に、エラーアンプEAの非反転入力端子(+)を第2のソースフォロワ回路4の出力側、すなわちトランジスタM5の主電流路と定電流CS2の接続点に接続する。出力端子OUTとグランドとの間に電圧検出用の抵抗R1とR2を直列に接続し、抵抗R1とR2の接続点を第1のソースフォロワ回路3の入力側、すなわちトランジスタM4のゲートに接続する。第1のソースフォロワ回路3の入力側、すなわちトランジスタM4のゲートと出力端子OUTとの間にコンデンサC1を接続し、第1の位相補償回路1を構成する。なお、第2のソースフォロワ回路4の入力側、すなわちトランジスタM5のゲートは基準電圧源VRに接続する。
エラーアンプEAの出力端子にトランジスタM2のゲートを接続し、トランジスタM2の主電流路の一端を入力端子INに接続する。トランジスタM2の主電流路の他端と出力端子OUTの間にトランジスタM3の主電流路を接続し、トランジスタM3のゲートをグランドに接続する。そして、第1のソースフォロワ回路3の出力側、すなわちトランジスタM4の主電流路と定電流CS1の接続点とトランジスタM2の主電流路の他端との間にコンデンサC2を接続する。このコンデンサC2とトランジスタM2およびM3により第2の位相補償回路2を構成する。なお、トランジスタM1、M2、M4およびM5はNチャネル型のMOSFET、トランジスタM3はPチャネル型のMOSFETとする。
以上のような構成とした図1の定電圧回路では、その帰還制御ループにおいて次のような動作作用が生じる。すなわち、抵抗R1とR2の接続点に生じた信号は第1の位相補償回路1によって位相補正を受ける。この1回目の位相補正を受けた帰還信号(=第1の帰還信号)は第1のソースフォロワ回路3に供給され、第1のソースフォロワ回路3は入力された第1の帰還信号と略同一の信号を出力しようとする。ここで第1のソースフォロワ回路3の出力側に生じた信号は、第2の位相補償回路2によって2回目の位相補正を受ける。この2回の位相補正を受けた帰還信号(=第2の帰還信号)がエラーアンプEAに供給され、出力電圧を安定化するための帰還制御ループの動作が実行される。
周知のように、ソースフォロワ回路やエミッタフォロワ回路は、性質の異なる2つの回路を結合する際のインピーダンス変換器として使用される。その際、ソースフォロワ回路やエミッタフォロワ回路は、前段回路から見た後段回路側の入力インピーダンス、あるいは後段回路から見た前段回路側の出力インピーダンスを変化させ、信号の伝達率を高める。図1の回路においても第1のソースフォロワ回路3の出力側に上記の作用が発現し、第2の位相補償回路2による位相補正作用が高まり、帰還制御ループの位相余裕が大きくなる。なお、図1の回路において、出力電圧を安定化するための回路各部の動作は、エラーアンプEAの入力側がソースフォロワ回路(3、4)を介して結合されている点が異なるだけで、基本的には図2の従来回路と同一である。
図1に示す構成の定電圧回路と図2に示す構成の定電圧回路を実際に作成し、特性を測定した結果を図3と図4に示す。図3が図1の構成を持つ定電圧回路のボード線図であり、図4が図2の構成を持つ定電圧回路のボード線図である。当然、それぞれの定電圧回路を構成する各回路素子は、トランジスタM4、M5、定電流源CS1、CS2を構成するものを除き、同一のものを使用している。
図4から判るように、図2の回路の場合、ゲインが0dBとなる周波数における信号の位相は1〜2度しかなく、位相余裕がほとんど無い。これを図1のように回路構成を変更すると、図3に示すように、ゲインが0dBになる周波数における信号の位相がおよそ38度になり、位相余裕が大きくなる。このように、本発明の回路構成にすれば位相余裕を大きくでき、定電圧回路の安定度を向上させることができる。
なお、図3と図4のゲイン線図同士を見比べると、図1の本発明による定電圧回路は、図2の従来回路よりも、若干、ゲインが0dBになるときの周波数が低くなっている。つまり使用帯域が狭くなっている。これは、特性の変化を直接比較するため、それぞれの定電圧回路を構成する各回路素子に同じものを使用したためであり、図1の回路で図2の回路と同等の帯域を得たい場合には、回路素子、特に位相補償回路を構成する回路素子に適切な大きさのものを適用すれば良い。
ところで、図1の本発明の回路では、エラーアンプEAの反転入力端子側に第1のソースフォロワ回路3を設置すると共に、エラーアンプEAの非反転入力端子側に第2のフォースフォロワ回路4を設置している。このようにソースフォロワ回路を2つ設けると回路の対称性が増し、製品毎の特性のバラツキを抑えられる点で有利である。しかし、特性のバラツキが問題にならない場合には第2のフォースフォロワ回路4を省略し、エラーアンプEAの非反転入力端子を基準電圧源VRに直接接続することもある。
また、図1の回路において、第2の位相補償回路2は制御トランジスタM1と連動するトランジスタM2を具えているが、特許文献1の図1に示された回路のように省略されることもある。更に、トランジスタM3については、特許文献1や特許文献2に示されているように、抵抗やその他半導体素子のような何らかのインピーダンスを有する素子や、それらの複合回路に置き換えても良い。
1 第1の位相補償回路
2 第2の位相補償回路
3 第1のソースフォロワ回路(フォロワ回路)
4 第2のソースフォロワ回路
C1 コンデンサ(第1のコンデンサ)
C2 コンデンサ(第2のコンデンサ)
IN 入力端子
OUT 出力端子
EA エラーアンプ
M1 制御トランジスタ
M2 トランジスタ(補助トランジスタ)
M3 トランジスタ(インピーダンス回路)
VR 基準電圧源
R1 抵抗
2 第2の位相補償回路
3 第1のソースフォロワ回路(フォロワ回路)
4 第2のソースフォロワ回路
C1 コンデンサ(第1のコンデンサ)
C2 コンデンサ(第2のコンデンサ)
IN 入力端子
OUT 出力端子
EA エラーアンプ
M1 制御トランジスタ
M2 トランジスタ(補助トランジスタ)
M3 トランジスタ(インピーダンス回路)
VR 基準電圧源
R1 抵抗
Claims (4)
- その主電流路が回路の入出力端子間に接続された制御トランジスタと、出力電圧に応じた帰還信号の供給を受け、該出力電圧を安定化させるための駆動信号を該制御トランジスタに供給するエラーアンプとを備えた定電圧回路において、
その他端に該出力電圧に応じた第1の帰還信号を得るために、その一端が該回路の出力端子に接続された抵抗と、
該回路の出力端子と該抵抗の他端との間に接続された第1のコンデンサを具える第1の位相補償回路と、
該抵抗の他端から該第1の帰還信号の供給を受け、その出力側に生じた第2の帰還信号を該エラーアンプの所定の入力端子に供給するフォロワ回路と、
その一端が該フォロワ回路の出力側に接続された第2のコンデンサと、該第2のコンデンサの他端と該制御トランジスタの電流出力側端子との間に設けられたインピーダンス回路と、を具える第2の位相補償回路と、
を具備することを特徴とする定電圧回路。 - 前記第2の位相補償回路が、その電流出力側端子が前記第2のコンデンサの他端に接続された前記制御トランジスタと連動する補助トランジスタを更に具える
ことを特徴とする、請求項1に記載した定電圧回路。 - 前記エラーアンプの前記第2の帰還信号の供給を受ける入力端子とは反対側の入力端子が、基準電圧の供給を受ける第2のフォロワ回路の出力側に接続される
ことを特徴とする、請求項1あるいは請求項2に記載した定電圧回路。 - 前記インピーダンス回路が、回路の基準電位点にゲートを接続し、前記第2のコンデンサの他端と前記制御トランジスタの電流出力側端子との間に主電流路を接続したトランジスタを具える
ことを特徴とする、請求項1乃至請求項3に記載した定電圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009060729A JP2010217964A (ja) | 2009-03-13 | 2009-03-13 | 定電圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009060729A JP2010217964A (ja) | 2009-03-13 | 2009-03-13 | 定電圧回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010217964A true JP2010217964A (ja) | 2010-09-30 |
Family
ID=42976796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009060729A Withdrawn JP2010217964A (ja) | 2009-03-13 | 2009-03-13 | 定電圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010217964A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013148402A (ja) * | 2012-01-18 | 2013-08-01 | Aichi Tokei Denki Co Ltd | 電磁流量計 |
US11625057B2 (en) | 2021-03-04 | 2023-04-11 | United Semiconductor Japan Co., Ltd. | Voltage regulator providing quick response to load change |
-
2009
- 2009-03-13 JP JP2009060729A patent/JP2010217964A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013148402A (ja) * | 2012-01-18 | 2013-08-01 | Aichi Tokei Denki Co Ltd | 電磁流量計 |
US11625057B2 (en) | 2021-03-04 | 2023-04-11 | United Semiconductor Japan Co., Ltd. | Voltage regulator providing quick response to load change |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6038516B2 (ja) | ボルテージレギュレータ | |
TWI498703B (zh) | 電壓調節器 | |
TWI588641B (zh) | 定電壓電路 | |
JP5390932B2 (ja) | 電源回路 | |
US20140091775A1 (en) | Two-stage low-dropout linear power supply systems and methods | |
US10061334B2 (en) | Voltage regulator | |
JP2010079653A (ja) | 定電圧電源回路 | |
JP2005100296A (ja) | 定電圧回路 | |
JP2009211667A (ja) | 定電圧回路 | |
JP2009003660A (ja) | ボルテージレギュレータ | |
KR102528632B1 (ko) | 볼티지 레귤레이터 | |
CN112000166B (zh) | 电压调节器 | |
JP2009277233A (ja) | 電圧調整装置 | |
JP2017126259A (ja) | 電源装置 | |
US20110304399A1 (en) | Driver amplifier circuit and communication system | |
JP2011091572A (ja) | 可変利得増幅回路 | |
JP2010217964A (ja) | 定電圧回路 | |
JP5833938B2 (ja) | ボルテージレギュレータ | |
JP4814747B2 (ja) | 定電圧回路 | |
WO2020250349A1 (ja) | 定電圧回路及び電子機器 | |
JP2014164702A (ja) | ボルテージレギュレータ | |
JP6266333B2 (ja) | ボルテージレギュレータ | |
JP2008219678A (ja) | 出力レベル安定化回路及びそれを用いたcml回路 | |
CN108445959B (zh) | 一种可选接片外电容的低压差线性稳压器 | |
JP5198971B2 (ja) | 発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110425 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |