JP4025748B2 - 高速光ルーティング装置及びその方法 - Google Patents

Description

本発明は、ＩＰパケット（packet）、イーサネット（Ethernet）フレームなどのデータトラヒックを光フレーム単位で高速交換する大容量光ルータ分野に関するものである（イーサネット及びEthernetは登録商標）。

一般にインターネット、動画像、オンデマンド配信（Video On Demand： ＶＯＤ）など、データサービスの急激な増加により、網では数百Ｇｂ／ｓ〜数Ｔｂ／ｓに達する大容量データトラヒックが発生しており、その効率的スイッチングまたはルーティングのためには数百Ｇｂ／ｓ〜Ｔｂ／ｓの容量を有する大容量ルータ／スイッチが求められる。このような大容量ＩＰルータを構成するために、従来では数十の小容量ＩＰルータを相互連結して大容量の効果を得てきた。しかし、このような方式では５０〜６０％の容量が相互連結するためだけに使用されるので、帯域幅の浪費をもたらし、また要求容量によりＩＰルータの数が急激に増加するという問題点を有する。したがって、装備の数を減少するためにはできるだけ大容量のルータ／スイッチの必要性が絶えず提起されている。

従来から、このような大容量ルータを構成するために、２つの方法が主に使用されている。

図１は従来の電／光ルータの構成を示す例示図であって、大容量ルータを構成するための第１方法を示すものである。図示によれば、光データはオン−オフゲート（on-off gate）スイッチ１４-３からなる空間スイッチ１４を通じて交換を遂行し、光データ間に衝突が発生する場合には可変波長変換器と光ファイバ遅延線バッファを利用して衝突を解決している。それ以外にも可変波長変換器とＮxＮ ＡＷＧ（Arrayed Waveguide Grating）などの波長ルータを用いて光データをスイッチングし、光ファイバ遅延線を通じてデータ間の衝突を解決する。

第２方法は、１０Ｇｂ／ｓ以上の高速インタフェースを取る大容量ＩＰルータを具現するものである。この方式では、入力されるパケットのヘッダをパケット別に認識して電気スイッチを駆動し、パケットルーティング／スイッチングを遂行する。そして、パケット間の衝突は電気的バッファを通じて解決する。このために、テラビット（Terabit）ルータの一種で、上記のような方式の大容量ＩＰルータを開発してきている。

図１のような電／光ルータのアプローチ手法では、光メモリの不在により、光データ間の衝突を解決するために光ファイバ遅延線を使用する。しかし、光ルータの交換容量が増加し、光データの長さが長い場合に光ファイバ遅延線の長さは数十〜数百ｋｍにもなり、これはシステムのサイズを大きくするだけでなく複雑度を一層増加させるという問題点がある。そして、光ファイバ遅延線は光信号が光ファイバ内で時間遅延される効果を利用するもので、システムの制御が大変に難しく、光ファイバで発生する損失による光データ間の信号サイズ差も生じる。さらに、大部分の電／光ルータ方式ではスイッチングまたはバッファリングのために多くの可変波長変換器（Tunable Wavelength Converter：ＴＷＣ）１２を使用する。可変波長変換器１２は一般に可変波長レーザと多数の半導体光増幅器（Semiconductor Optical Amplifier：ＳＯＡ）で構成され、高コストという問題点がある。また、可変波長レーザの安定化速度が数ｍｓ〜数十ｍｓと非常に遅いので、高速の光ルータには不向きである。加えて、電／光ルータでは信号の性能監視と信号の再生が非常に難しいという問題点を有する。

図１に示した従来例においては多くの光カプラーが使用されるので、光データがの経路損失が大きいという短所がある。電気的ＩＰルータの場合には、入力されるパケット別にヘッダを認識してフォワーディング（forwarding）を遂行すべきであるが、１０Ｇｂ／ｓの高速パケットを処理するのに大きな速度限界を持ち、現在まで４０Ｇｂ／ｓのインタフェースは開発されていない。現在の技術で、１０Ｇｂ／ｓ、４０Ｇｂ／ｓの速度を有する６４バイトのパケットを処理するためには、それぞれ１５Ｍｐ／ｓ、６０Ｍｐ／ｓのフォワーディング速度が必要である。また、下位ルータにアッド、ドロップされるパケットだけでなく通過（path-through）されるパケットまで処理すべきなので、ルータの処理負担が大幅に増加し、これにより処理容量の浪費をもたらすようになる。

そして、大容量ＩＰルータでは高速の電気スイッチを使用しなければならないが、電気スイッチは速度及び拡張性の限界を有する。また、数Ｔｂ（terabit）／ｓ以上の容量が要求される大容量ノードを構成するとき、数十個以上の大容量ルータが必要であり、それによりノードの複雑度を加重させるだけでなくノードの構成及び運用費用が大きく上昇するようになる。

本発明の目的は、上記のような問題点を解決するために提案されるもので、第１に、ＩＰパケット、イーサネットフレームなどのデータトラヒックを光フレーム単位で高速交換するための高速光ルーティング装置及びその方法を提供することにある。

第２に、電／光ルータで問題となる可変波長変換器及び光ファイバ遅延線バッファの問題を解決し、光信号の信号性能を監視及び信号の再生を容易にすることにある。

第３に、高速ＩＰルータアプローチ方式と異なって数ｎｓのスイッチング速度を有する光スイッチを使用することにより、電気スイッチ速度及び確定性の問題を解決することにある。

第４に、エッジトラヒック集合器で一定長さのパケットを有する光フレームに変換してスイッチングを遂行することにより、従来の高速ＩＰルータのフォワーディング及びスイッチング速度の限界を解決することにある。

第５に、数Ｔｂ／ｓの容量を有するノードを構成するために従来では数十個のＩＰルータを使用しなければならないが、単一構造でＴｂ／ｓ以上の容量を有することができるようにし、ノードを構成する装備の数を大幅に減少させてノードの面積、構築の費用、及び運用の費用を大いに低減することにある。

上記の目的を達成するため、本発明は、光データをルーティングするための光ルータ
を備える高速光ルーティング装置において、多数のデータ波長と該多数のデータ波長のそれぞれの波長に対するヘッダ情報を有する第１ヘッダ波長を含んでいる入力光信号を、多数の入力ポートとアッドポートを通じて受信し、該入力光信号から第１ヘッダ波長を分離するための分離部と、多数のデータ波長を波長ごとに逆多重化するデマルチプレクサと、逆多重化されたデータ波長をそれぞれ所定単位別に電気信号に変換し、該変換後の電気信号を光信号に再変換する変換／再変換部と、再変換された光信号を、再度電気信号へ再変換する前に、第１ヘッダ波長から得られたヘッダ情報に従いスイッチングする光スイッチと、を少なくとも備えることを特徴とする。当該光ルーティング装置は単体でＴｂ（ｔｅｒａｂｉｔ）／ｓの速度を有する。

また、本発明によれば、多数の入力ポート及び出力ポートと、下位ＩＰルータから受信されるデータをアッドするためのアッドポートと、ドロップされたデータを下位ＩＰルータにドロップするためのドロップポートと、を備える高速光ルーティング装置において、入力ポートとアッドポートを通じて入力される光信号から、該光信号に含まれているデータ波長信号に対するヘッダ情報を含んでいるヘッダ波長信号を取り出すためのヘッダ波長分離部と、ヘッダ波長分離部を通じてヘッダ波長信号が分離された後のデータ波長信号からなる光信号を波長別に逆多重化し、該逆多重化された波長別データ波長信号をフレーム別に入力する光信号入力部と、該光信号入力部から出力されるフレーム別の光信号をスイッチングする光スイッチと、該光スイッチでスイッチングされたフレーム別の光信号を一つの出力光信号に波長分割多重化して出力ポートとドロップポートを通じ出力する光信号出力部と、光信号入力部、光スイッチ、及び光信号出力部を制御するための制御部と、ヘッダ波長分離部で取り出されたヘッダ波長信号を受け、制御部を通じて光信号入力部及び光スイッチが制御されるようにヘッダ波長信号に含まれたヘッダ情報を制御部に伝達し、そして、光信号出力部を通じて出力される光信号に対する新たなヘッダ情報を含んだヘッダ波長信号を生成するヘッダ管理部と、出力ポートを通じて出力される出力光信号に、ヘッダ管理部で生成された新たなヘッダ波長信号を結合するヘッダ波長結合部と、下位ＩＰルータから入力されるＩＰパケットを光フレームに変換してアッドポートに伝送し、ドロップポートからの光フレームをＩＰパケットに変換して下位ＩＰルータに入力するエッジトラヒック集合器と、を備えることを特徴とする。

ヘッダ情報を含んでいるヘッダ波長信号は、入力ポートを通じて入力される光信号に含まれるデータ波長信号の波長別データフレームごとのヘッダ情報を、各データフレームの波長とは異なる一つの波長で時分割多重化して形成されているものとすることができる。

ヘッダ波長分離部は、入力された光信号の中のヘッダ波長信号を反射して残りの波長の光信号は光信号入力部に伝達する光フィルタ部と、入力ポートを通じて入力される光信号を光フィルタ部に伝達し、該光フィルタ部で反射されてくるヘッダ波長信号をヘッダ管理部に伝達する光サーキュレータと、からなるものとする。

光信号入力部は、ヘッダ波長分離部を通じてヘッダ波長信号が分離された後の光信号を波長別に分離する波長分割デマルチプレクサと、該波長分割デマルチプレクサから出力される各波長別データ波長信号をそれぞれ光／電変換する光／電変換部と、該光／電変換部から出力される電気信号を制御部の制御に従ってデータフレーム別に貯蔵し、そして制御部の制御に従って出力する臨時貯蔵部と、該臨時貯蔵部から出力されるデータフレームを光信号に再変換して光スイッチに出力する電／光変換部と、からなるものとする。

光信号出力部は、光スイッチでスイッチングされたフレーム別の光信号を受けて光／電変換する光／電変換部と、該光／電変換部から出力される電気信号を制御部の制御に従ってデータフレーム別に貯蔵し、そして制御部の制御に従って出力する臨時貯蔵部と、該臨時貯蔵部から出力されるデータフレームを光信号に再変換する電／光変換部と、該電／光変換部から出力される光信号を多重化して一つの出力光信号として出力する波長分割マルチプレクサと、からなるものとする。

ヘッダ管理部は、ヘッダ波長分離部で取り出されたヘッダ波長信号を受けて光／電変換する光／電変換部と、該光／電変換部から出力される電気信号からヘッダ情報を認識して光信号入力部及び光スイッチに対する制御のための情報を制御部に伝送するヘッダ処理部と、光信号出力部を通じて出力される光信号に対する新たなヘッダ情報を生成し、制御部から光信号出力部に対する出力制御信号を伝送させるヘッダ情報再発生器と、新たなヘッダ情報を電／光変換してヘッダ波長信号を出力する電／光変換部と、からなるものとする。

制御部は、ヘッダ管理部を通じて伝達されるヘッダ情報を用いて光信号入力部、光スイッチ及び光信号出力部を制御するものとする。

エッジトラヒック集合器は、下位ＩＰルータから入力されるＩＰパケットを光フレームに変換してアッドポートに伝送するイングレス部と、ドロップポートからの光フレームを光ＩＰパケットに変換して下位ＩＰルータに伝送するイグレス部と、を有する構成とすることができる。

イングレス部は、下位ＩＰルータから入力される光ＩＰパケットを受信して電気信号に変換する第１光／電変換器と、該電気信号に変換されたパケットに対するパケット処理動作を遂行するパケット処理部と、パケット処理部におけるパケット処理動作中のパケットフォワーディング動作を遂行するためのアドレスルックアップテーブルと、パケット処理部から出力されたパケットをアドレスルックアップテーブルに従ってデータフレームアセンブラ内の所定数のバッファにスイッチングする第１電気スイッチと、その所定数のバッファを内蔵し、該バッファにスイッチングされたパケットをデータフレームに生成するデータフレームアセンブラと、該データフレームアセンブラで生成されたデータフレームの出力順序と出力波長を決定する制御器／スケジューラと、該制御器／スケジューラで出力順序と出力波長が決定されたデータフレームを該当順序及び波長に応じてスイッチングする第２電気スイッチと、制御器／スケジューラの情報により、生成されたデータフレームのあて先情報を少なくとも含むヘッダを発生させるヘッダ発生器と、第２電気スイッチから出力されたデータフレームを電／光変換する第１電／光変換器と、ヘッダ発生器で発生したヘッダを電／光変換する第２電／光変換器と、第１電／光変換器を通じて電／光変換された光データフレーム信号を波長分割多重化して一つの光信号として出力する波長分割マルチプレクサと、第２電／光変換器を通じて電／光変換されたヘッダと波長分割多重化されて出力された光信号を結合させてアッドポートに伝送する光カプラーと、からなるものとする。

そのデータフレームアセンブラは、第１電気スイッチを通じてスイッチングされたパケットをあて先別に区分して所定数のバッファに貯蔵していき、一定量のデータが累積されると、各バッファ別にデータフレームとして処理し、制御器／スケジューラにバッファ別のデータ量を少なくとも伝送して該制御器／スケジューラによりデータフレームの出力順序と出力波長が決定されるように構成することができる。

イグレス部は、ドロップポートを通じてドロップされた波長分割多重化光信号を逆多重化する波長分割デマルチプレクサと、逆多重化された光データフレームを電気信号に変換する第１光／電変換器と、該電気信号に変換されたデータフレームをＩＰパケット単位に分離するデータフレーム逆アセンブラと、分離されたＩＰパケットの出力順序を制御するスケジューラと、分離されたＩＰパケットに対するパケット処理動作を遂行するパケット処理部と、該パケット処理部におけるパケット処理動作中のパケットフォワーディング動作を遂行するアドレスルックアップテーブルと、パケット処理部を通じて処理されたパケットをアドレスルックアップテーブルに従いスイッチングする電気スイッチと、スイッチングされたパケットを光変調して下位ＩＰルータに出力する第２電／光変換器と、からなるものとする。

この他に、本発明は、多数の入力ポート及び出力ポートと、下位ＩＰルータから受信されるデータをアッドするためのアッドポートと、ドロップされたデータを下位ＩＰルータにドロップするためのドロップポートと、を備える光ルータにおける高速光ルーティング方法において、多数のデータ波長と該各データ波長に対するヘッダ情報を含む第１ヘッダ波長とからなる光信号を入力ポートとアッドポートを通じて受信する第１段階と、その受信した光信号から第１ヘッダ波長を取り出す第２段階と、多数のデータ波長を波長別に逆多重化し、該逆多重化後の各データ波長をフレーム別に電気信号に変換した後に光信号に再変換する第３段階と、第１ヘッダ波長に含まれるヘッダ情報に従い第３段階後の光信号をスイッチングする第４段階と、該第４段階でスイッチングされた光信号をフレーム別に電気信号に変えた後、光信号に再変換して波長別に波長分割多重化し、一つの光信号を生成する第５段階と、該第５段階で生成された光信号に対する波長別ヘッダ情報を第２ヘッダ波長として生成し、これを第５段階で生成された光信号に結合して出力ポートを通じ次のノードに伝送する第６段階と、第５段階で生成された光信号をドロップポートを通じて下位インタフェースに伝送する第７段階と、を含むことを特徴とする。

さらに、下位インタフェースから入力されるパケットをあて先アドレスにより一定の長さの光データ波長に変換し、第１ヘッダ波長と結合してアッドポートに伝送する第８段階を含むようにしてもよい。第１ヘッダ波長または第２ヘッダ波長は、データ波長と異なる波長とされ、特に、第１ヘッダ波長または第２ヘッダ波長は、データ波長に含まれるデータフレームと同じサイズのフレームとされ且つ該第１ヘッダ波長または該第２ヘッダ波長に含まれるヘッダ情報の数だけの均等なサイズのサブフレームから構成することができる。

本発明は、ＩＰパケット、イーサネットフレームなどのデータトラヒックを光フレーム単位で高速交換する光ルータを提供し、特に、光／電変換及び電／光変換を活用することにより従来の電／光ルータアプローチ方式が有する可変波長変換器の価格及び速度制限と光ファイバ遅延線バッファの問題を解決し、信号性能の監視及び信号再生を容易にする効果がある。

また本発明は、電気的ルータアプローチ方式と異なって高速の光スイッチを使用することにより、電気スイッチの速度及び拡張性の問題を解決する効果がある。

さらに本発明は、一定の長さを有する光フレーム単位でスイッチングを遂行するので、従来のＩＰルータのフォワーディング及びスイッチングの速度制限を解決する効果がある。

また本発明は、単一構造でＴｂ／ｓ以上の容量を有するので、ノードに要求される装備の数を大幅に減少することができる効果がある。

以下、添付の図面を参照して本発明による望ましい実施形態を詳細に説明する。図面において、同一の構成要素に対してはできるだけ同一の参照番号及び参照符号を付して説明する。また、本発明の説明において、関連した公知機能または構成に関する具体的説明が本発明の要旨を不明にする恐れのある場合、その詳細な説明は省略する。

図２は、本発明による高速光ルーティング装置の一実施例を示す構成図である。

図２に示すように、本発明による高速光ルーティング装置は、Ｎ個の入出力ポートと各１つのアッド（add）／ドロップ（drop）ポート、ヘッダ波長信号の検出のための光サーキュレータ１１-１,…,１１-Ｎ,１１-Ａと光ファイバ格子１２-１, …,１２-Ｎ,１２-Ａ、波長分割デマルチプレクサ１３-１, …,１３-Ｎ,１３-Ａ、入力される光データフレームを電気信号に変換して処理する入力インタフェース１４-１, …,１４-Ｎ,１４-Ａ、光データフレームを高速スイッチングする光スイッチ１５、スイッチングされた光データフレームを処理する出力インタフェース１６-１, …,１６-Ｎ,１６-Ｄ、出力インタフェースを通じて出力される波長別光信号を一つの光信号に多重化する波長分割マルチプレクサ１７-１, …,１７-Ｎ,１７-Ｄ、ヘッダと多重化された一つの光信号を結合する光カプラー１８-１, …,１８-Ｎ-１、光サーキュレータ１１-１, …,１１-Ｎ,１１-Ａから検出されたヘッダ波長信号を電気信号に変換する光／電変換器１９、ヘッダ波長信号内のヘッダ情報を認識して光ルータを制御するヘッダ処理部１１０、入出力インタフェース制御器１１１，１１４、光スイッチを制御する光スイッチ制御器１１２、ヘッダ情報の変更と再発生のためのヘッダ情報再発生器１１３、再発生されたヘッダ情報を光変調する電／光変換器１１５、及び下位ＩＰルータから入力される光ＩＰパケットを光フレームに変換するイングレス部（ingress part）１１６-１と光データフレームを光ＩＰパケットに変換して下位ＩＰルータに伝達するイグレス部（egress part）１１６-２を有するエッジトラヒック集合器（edge traffic aggregator）１１６で構成される。

光ファイバ格子は光フィルタ部、光サーキュレータと光ファイバ格子とで分離部もしくはヘッダ波長分離部、入力インタフェースは変換／再変換部、デマルチプレクサと入力インタフェースとで光信号入力部、出力インタフェースとマルチプレクサとで光信号出力部、入力インタフェース制御器と光スイッチ制御器と出力インタフェース制御器とで制御部、ヘッダ処理部とヘッダ情報再発生器とでヘッダ管理部である。

図３Ａ及び図３Ｂは、本発明による高速光ルーティング装置に使用される入力インタフェース（input interface）の詳細構成を示す例示図である。

図３Ａは、本発明による高速光ルーティング装置に使用される入力インタフェースに対する詳細構成図である。本発明による高速光ルーティング装置に使用される入力インタフェース１４-１, …,１４-Ｎ,１４-Ａは、ＷＤＭ１３-１, …,１３-Ｎ,１３-Ａから光データフレームを受信して電気信号に変換する光／電変換器２１、光スイッチ１５に伝送する前に衝突を解決するためにデータフレームを貯蔵するキュー（queue）２２（臨時貯蔵部）、及びキュー２２から出力された電気信号を光変調して伝達するための電／光変換器２３を波長ごとに備えて構成される。入力インタフェース１４-１, …,１４-Ｎ,１４-Ａ内のキュー２２は入力インタフェース制御器１１１により制御される。

図３Ｂは、図３Ａに示す入力インタフェース中のキュー２２に対する詳細構成図である。キュー２２は入力バッファリングの限界を克復するために電気スイッチ２５、多重バッファ２６、及び結合器２７を備えている。

図４は、本発明による高速光ルーティング装置に使用される出力インタフェース（output interface）の詳細構成を示す例示図である。

同図に示すように、出力インタフェース１６-１, …,１６-Ｎ,１６-Ｄは、光スイッチ１５でスイッチングされた光データを電気信号に変換する光／電変換器３１、電気信号に変換されたデータフレームを貯蔵するバッファ３２（臨時貯蔵部）、及びバッファ３２から出力される電気信号に変換されたデータフレームを光変調して出力する電／光変換器３３で構成され、そのバッファ３２に対する制御は出力インタフェース制御器１１４により行われる。

図５は、本発明による高速光ルーティング装置に使用されるエッジトラヒック集合器のイングレス部に対する詳細構成図である。

同図に示すように、エッジトラヒック集合器１１６のイングレス部１１６-１は、下位ＩＰルータから入力される光ＩＰパケットを受信して電気信号に変換するための光／電変換器４１-１, …,４１-Ｍ、電気信号に変換されたＩＰパケットに対するフォワーディング機能を含むパケット処理機能を遂行するためのパケット処理部４２-１, …,４２-Ｍ、パケット処理部４２-１, …,４２-Ｍにおけるパケットフォワーディング動作を遂行するためのアドレスルックアップ（look-up）テーブル４３、データフレームの生成のためにパケット処理部４２-１, …,４２-Ｍから出力されたパケットをデータフレームアセンブラ４５内のバッファにスイッチングするための第１電気スイッチ４４、内蔵されたバッファにスイッチングされたパケットをデータフレームに変換するデータフレームアセンブラ４５、生成されたデータフレームの出力順序と出力波長を決定するための制御器／スケジューラ４６、出力順序と出力波長に従いデータフレームをスイッチングするための第２電気スイッチ４７、制御器／スケジューラ４６の情報によりデータフレームのあて先情報などを含むヘッダを発生させるヘッダ発生器４１０、第２電気スイッチ４７から出力されたデータフレームを電／光変換する電／光変換器４８-１, …,４８-ｎ、ヘッダ発生器４１０で発生したヘッダを電／光変換する電／光変換器４１１、電／光変換器４８-１, …,４８-ｎで電／光変換された光データフレーム信号を一つの出力光信号に波長分割多重化するマルチプレクサ４９、及び電／光変換されたヘッダと波長分割多重化されて一つの光信号に出力された光データフレームとを結合させる光カプラー４１２を備えている。

図６は、本発明による高速光ルーティング装置に使用されるエッジトラヒック集合器のイグレス部に対する詳細構成を示す例示図である。

図６に示すように、エッジトラヒック集合器１１６のイグレス部１１６-２は、ドロップチャンネルを通じてドロップされた波長分割多重化光信号を波長別光データフレームに逆多重化する波長分割デマルチプレクサ５１、波長別光データフレームに逆多重化された光信号を電気信号に変換する光／電変換器５２-１,…,５２-ｎ、電気信号に変換された波長別光データフレームをＩＰパケット単位に分離するデータフレーム逆アセンブラ（disassembler）５３、分離されたＩＰパケットの出力順序を制御するスケジューラ５４、フォワーディング過程を含むパケット処理過程を通じてＩＰパケットを処理するパケット処理部５５-１, …,５５-ｎ、パケット処理部５５-１, …,５５-ｎのフォワーディング機能時にそれぞれＩＰパケットが目的とするあて先を探すためのパケットアドレスルックアップテーブル５６、パケット処理部５５-１, …,５５-ｎから出力されたパケットをパケットアドレスルックアップテーブル５６によるあて先ルータにスイッチングする電気スイッチ５７、及びスイッチングされたパケットを光変調して下位ＩＰルータに伝達する電／光変換器５８-１, …,５８-Ｍを備えている。

図７は、本発明による高速光ルーティング装置で使用されるヘッダ及びデータフレームの形式に対する説明を示す例示図である。

図７に示すように、ヘッダフレーム６１とデータフレーム６２-１, …,６２-ｎはそれぞれ相互に異なる波長を使用する。すなわち、ヘッダはλｈの波長を、データフレームはλ１〜λｎの波長を使用する。また、ヘッダフレーム（header frame）とデータフレーム（data frame）は同期化して伝送され、同じ時間長を有する。そして、ヘッダは低速の信号を使用し、データフレームは高速の信号を使用する。例えば、データフレームの速度は１０Ｇｂ／ｓで、ヘッダの速度は１.２５Ｇｂ／ｓの場合などが可能である。ヘッダフレーム６１はさらにｎ個のサブフレーム（sub-frame）６１-１,…,６１-ｎで構成され、各サブフレームにはλ１データフレーム用ヘッダからλｎデータフレーム用ヘッダまでが時分割多重化されて含まれる。また、各ヘッダとデータフレームの前部分には各スタート点を識別するために、斜線で示すプリアンブル（preamble）を含む。

図２〜図６の構成を備えた本発明による高速光ルータの動作を図２〜図７を利用して説明すれば、次のようである。

図７において、ヘッダ及びデータフレームはエッジトラヒック集合器で生成される。まず、本発明による高速光ルータの動作を説明するために、エッジトラヒック集合器１１６のイングレス部とイグレス部の動作を説明する。

下位ＩＰルータから伝送されるＩＰパケットは主に１.３ｍｍの波長をもって入力され、イングレス部１１６-１の光／電変換器４１-１,…,４１-Ｍで電気信号に変換される。電気信号に変換されたパケットは、パケット処理部４２-１,…,４２-Ｍでアドレスルックアップテーブル４３をルックアップしてあて先ポート（出力位置）と出力順序が決定される。そして、イングレス部内のデータフレームアセンブラ４５にはあて先アドレス数に相当するだけのバッファ１〜Ｋが存在する。したがって、パケット処理部４２-１,…,４２-Ｍであて先ポートと出力順序が定められたパケットは、Ｍ×Ｋ（ここで、Ｍは入力信号の数、Ｋはデータフレームアセンブラのバッファ数）電気スイッチ４４であて先アドレスに相応するデータフレームアセンブラ４５内のバッファにスイッチングされる。そして、データフレームアセンブラ４５内のバッファにデータフレーム長６５だけのパケットが詰まると、制御器／スケジューラ４６に出力要求信号が伝達される。

出力要求信号を受ける制御器／スケジューラ４６は、出力波長チャンネルの状態を検査して現在使用可能な波長チャンネルがあるかどうかを確認する。その結果、使用可能な波長チャンネルがない場合はバッファ内で可用チャンネルが生じるまで待つようになる。一方、使用可能な波長チャンネルがあれば、制御器／スケジューラ４６ではＫ×ｎ（ここで、Ｋはデータフレームアセンブラのバッファ数、ｎは出力光チャンネルの数）電気スイッチ４７の制御信号を発生させ、バッファ内に詰まっているデータフレームはＫ×ｎ電気スイッチ４７で、選択された波長チャンネルを有する電／光変換部４８-１,…,４８-ｎにスイッチングされる。そして、このデータフレームは電／光変換部４８-１,…,４８-Ｎで光変調された後、マルチプレクサ４９で多重化される。制御器／スケジューラ４６では選択されたデータフレームが出力される波長及び出力時間などの情報をヘッダ発生器４１０に伝送する。このヘッダ発生器４１０では制御器／スケジューラ４６から受ける情報に基づいてデータフレームのあて先アドレスなどを含むヘッダを発生させ、このヘッダは出力されるデータフレームが有する波長のためのヘッダ位置６１-１, …,６１-ｎに置かれるようになる。このような方式で、各波長に該当するヘッダがすべて発生されて時分割多重化が完了すれば、このヘッダ信号はλｈ波長を有する光送信器４１１で変調された後、波長分割多重化された光データフレーム信号と光カプラー４１２で結合されて本発明による高速光ルータのアッドポート（ADD）に伝送される。このとき、光データフレームとヘッダは図７に示したように同期化されて伝送される。

一方、光ルータでスイッチングされた光データフレームのうち下位ＩＰルータに伝送される光データフレームは、ドロップポート（DROP）を通じてエッジトラヒック集合器１１６のイグレス部１１６-２に入力される。そして、イグレス部１１６-２に入力された光データフレーム信号はデマルチプレクサ５１で逆多重化された後、光／電変換器５２-１,…,５２-ｎで電気信号に変換される。電気信号に変換されたデータフレームはデータフレーム逆アセンブラ５３で元のＩＰパケット単位で分離される。この分離されたＩＰパケットはスケジューラ５４で出力順序を受けた後、パケット処理部５５-１,…,５５-ｎであて先ＩＰルータに伝送されるためにアドレスルックアップテーブル５６を用いてフォワーディング過程を経てからｎ×Ｍ（ここで、ｎは入力信号の数、Ｍは出力信号の数）電気スイッチ５７であて先ＩＰルータの方にスイッチングされる。そして、スイッチングされたパケットは電／光変換器５８-１,…,５８-Ｍで光変調された後、あて先ＩＰルータに伝送される

このようなエッジトラヒック集合器１１６のイングレス部１１６-１及びイグレス部１１６-２の動作を利用した本発明による光高速ルータの動作を説明すれば、エッジトラヒック集合器１１６のイングレス部１１６-１から出力されてアッドポートに入力される波長分割多重化された光フレーム及びヘッダと、本発明による高速光ルータの他の入力ポート１〜Ｎに入力される光データフレーム及びヘッダ信号のうち、ヘッダ波長λｈは、高速光ルータ入力部の光サーキュレータ１１-１,…,１１-Ｎ,１１-Ａ及び光ファイバ格子１２-１,…,１２-Ｎ,１２-Ａの組み合わせで分離されて光ルータ制御部に伝達される。そして、λ１〜λｎの波長信号はデマルチプレクサ１３-１,…,１３-Ｎ,１３-Ａで逆多重化された後、入力インタフェース１４-１,…,１４-Ｎ,１４-Ａに伝達される。

そして、入力インタフェース１４-１,…,１４-Ｎ,１４-Ａに入力された光データフレームは、光／電変換器２１で電気信号に変換された後、キュー２２に貯蔵される。そして、キュー２２はヘッダ処理部１１０と連結された入力インタフェース制御器１１１により制御される。その動作は次のようである。

ヘッダ波長λｈは光ルータ制御部の入力用光／電変換器１９で電気信号に変換されてヘッダ処理部１１０に入力される。ヘッダ処理部１１０では、ヘッダ内のあて先アドレスなどの情報を読み出してから、該当データフレームが出力される順序をスケジューリング過程を通じて決定する。そして、ヘッダ処理部１１０でスケジューリングが完了するまで該当データフレームはキュー２２に貯蔵される。このとき、入力バッファリングの問題のＨＯＬ（Head Of Line）ブロッキング問題を解決するために、キュー２２は多重バッファ２６で構成される。そして、該当データフレームのスケジューリングが完了すれば、ヘッダ処理部１１０から入力インタフェース制御器１１１にデータフレームの出力可能信号を伝達し、入力インタフェース制御器１１１がキュー２２を制御して貯蔵されているデータフレームを出力させた後、電／光変換器２３が光変調して光スイッチ１５に伝送する。このとき、電／光変換器２３は低価のショートリーチ（short reach）用素子を使用することができる。

ヘッダ処理部１１０では、データフレームのスケジューリング結果に基づいて光スイッチ制御器１１２に制御信号を伝達し、光スイッチ制御器１１２で光スイッチ１５を制御して光スイッチ１５からフレームを出力させる。光スイッチ１５でスイッチングされた光データフレームは出力インタフェース１６-１,…,１６-Ｎ,１６-Ｄに入力される。出力インタフェース１６-１,…,１６-Ｎ,１６-Ｄに入力された信号は、光／電変換器３１で電気信号に変換された後、バッファ３２に貯蔵される。この過程で、光データフレームの３Ｒ再生成（regeneration）などを実行することができる。

バッファ３２に貯蔵されたデータフレームはヘッダを含まないので、新たなヘッダの発生が完了しなければ出力されない。この動作を説明すれば、次のようである。

ヘッダ処理部１１０から伝送されるヘッダ変更信号を受信したヘッダ再発生部１１３がヘッダを修正して再発生させ、図７に示すようなヘッダフレーム６１を形成した後、ヘッダフレーム６１が含まれるヘッダ信号を電／光変換器１１５に伝送する。用意が済むとヘッダ再発生部１１３は、出力インタフェース制御器１１４にデータフレームの出力可能信号を伝送する。そして、出力インタフェース制御器１１４がバッファ３２を制御して貯蔵されているデータフレームを出力させた後、電／光変調器３３で光変調させる。この光変調された光データフレーム信号はマルチプレクサ１７-１,…,１７-Ｎで多重化された後、電／光変換器１１５で光変調されたヘッダと光カプラー１８-１,…,１８-Ｎで結合されて光ルータから出力される。

一方、光スイッチ１５でスイッチングされたデータフレームのうち、下位ＩＰルータに伝達されるデータフレームは、ヘッダの再挿入過程を経ることなく、出力インタフェース１６-Ｄを経てエッジトラヒック集合器１１６内のイグレス部１１６-２にドロップされる。

以上、具体例を示して説明した本発明は、本発明が属する技術分野で通常の知識を有する者にとって本発明の技術的思想を外れない範囲内で多様な変形が可能であり、上述した実施形態及び添付の図面に限られるものではない。

従来の電／光ルータの構成を示す例示図。 本発明による高速光ルーティング装置の一実施例を示す構成図。 本発明による高速光ルーティング装置に使用される入力インタフェースの詳細構成を示す例示図。 本発明による高速光ルーティング装置に使用される出力インタフェースの詳細構成を示す例示図。 本発明による高速光ルーティング装置に使用されるエッジトラヒック集合器のイングレス部に関する詳細構成を示す例示図。 本発明による高速光ルーティング装置に使用されるエッジトラヒック集合器のイグレス部に関する詳細構成を示す例示図。 本発明による高速光ルーティング装置に使用されるヘッダ及びデータフレームの形式に関する説明を示す例示図。

符号の説明

１１−１〜Ｎ，Ａ 光サーキュレータ
１２−１〜Ｎ，Ａ 光ファイバ格子
１３−１〜Ｎ，Ａ 波長分割多重化器（デマルチプレクサ）
１４−１〜Ｎ，Ａ 入力インタフェース
１５ 光スイッチ
１６−１〜Ｎ，Ｄ 出力インタフェース
１７−１〜Ｎ，Ｄ 波長分割多重化器（マルチプレクサ）
１８−１〜Ｎ 光カプラ
１９ 光／電変換器
１１０ ヘッダ処理部
１１１ 入力インタフェース制御器
１１２ 光スイッチ制御器
１１３ ヘッダ情報再発生器
１１４ 出力インタフェース制御器
１１５ 電／光変換器
１１６ エッジトラヒック集合器（アグリゲータ）
１１６−１ イングレス部
１１６−２ イグレス部

Claims (17)

1. 光データをルーティングするための光ルータを備える高速光ルーティング装置におい
   て、
   多数のデータ波長と該多数のデータ波長のそれぞれの波長に対するヘッダ情報を有す
   る第１ヘッダ波長を含んでいる入力光信号を、多数の入力ポートとアッドポートを通じて
   受信し、該入力光信号から前記第１ヘッダ波長を分離するための分離部と、
   前記多数のデータ波長を波長ごとに逆多重化するデマルチプレクサと、
   前記逆多重化されたデータ波長をそれぞれ所定単位別に電気信号に変換し、該変換後の
   電気信号を光信号に再変換する変換／再変換部と、
   前記再変換された光信号を、再度電気信号へ再変換する前に、前記第１ヘッダ波長から
   得られたヘッダ情報に従いスイッチングする光スイッチと、を少なくとも備えることを特徴とする光ルーティング装置。
2. 前記光ルーティング装置は単体でＴｂ（ｔｅｒａｂｉｔ）／ｓの速度を有することを特徴とする請求項１記載の光ルーティング装置。
3. 多数の入力ポート及び出力ポートと、下位ＩＰルータから受信されるデータをアッドするためのアッドポートと、ドロップされたデータを下位ＩＰルータにドロップするためのドロップポートと、を備える高速光ルーティング装置において、
   前記入力ポートと前記アッドポートを通じて入力される光信号から、該光信号に含まれているデータ波長信号に対するヘッダ情報を含んでいるヘッダ波長信号を取り出すためのヘッダ波長分離部と、
   前記ヘッダ波長分離部を通じて前記ヘッダ波長信号が分離された後の前記データ波長信号からなる光信号を波長別に逆多重化し、該逆多重化された波長別データ波長信号をフレーム別に入力する光信号入力部と、
   前記光信号入力部から出力されるフレーム別の光信号をスイッチングする光スイッチと、
   前記光スイッチでスイッチングされたフレーム別の光信号を一つの出力光信号に波長分割多重化して前記出力ポートと前記ドロップポートを通じ出力する光信号出力部と、
   前記光信号入力部、前記光スイッチ、及び前記光信号出力部を制御するための制御部と、
   前記ヘッダ波長分離部で取り出された前記ヘッダ波長信号を受け、前記制御部を通じて前記光信号入力部及び前記光スイッチが制御されるように前記ヘッダ波長信号に含まれたヘッダ情報を前記制御部に伝達し、そして、前記光信号出力部を通じて出力される光信号に対する新たなヘッダ情報を含んだヘッダ波長信号を生成するヘッダ管理部と、
   前記出力ポートを通じて出力される前記出力光信号に、前記ヘッダ管理部で生成された前記新たなヘッダ波長信号を結合するヘッダ波長結合部と、
   下位ＩＰルータから入力されるＩＰパケットを光フレームに変換して前記アッドポートに伝送し、前記ドロップポートからの光フレームをＩＰパケットに変換して前記下位ＩＰルータに入力するエッジトラヒック集合器と、を備えることを特徴とする高速光ルーティング装置。
4. ヘッダ情報を含んでいるヘッダ波長信号は、入力ポートを通じて入力される光信号に含まれるデータ波長信号の波長別データフレームごとのヘッダ情報を、前記各データフレームの波長とは異なる一つの波長で時分割多重化して形成されている請求項３記載の高速光ルーティング装置。
5. ヘッダ波長分離部は、
   入力された光信号の中のヘッダ波長信号を反射して残りの波長の光信号は光信号入力部に伝達する光フィルタ部と、
   入力ポートを通じて入力される光信号を前記光フィルタ部に伝達し、前記光フィルタ部で反射されてくる前記ヘッダ波長信号をヘッダ管理部に伝達する光サーキュレータと、からなる請求項３記載の高速光ルーティング装置。
6. 光信号入力部は、
   ヘッダ波長分離部を通じてヘッダ波長信号が分離された後の光信号を波長別に分離する波長分割デマルチプレクサと、
   前記波長分割デマルチプレクサから出力される各波長別データ波長信号をそれぞれ光／電変換する光／電変換部と、
   前記光／電変換部から出力される電気信号を制御部の制御に従ってデータフレーム別に貯蔵し、前記制御部の制御に従って出力する臨時貯蔵部と、
   前記臨時貯蔵部から出力されるデータフレームを光信号に再変換して光スイッチに出力する電／光変換部と、からなる請求項３記載の高速光ルーティング装置。
7. 光信号出力部は、
   光スイッチでスイッチングされたフレーム別の光信号を受けて光／電変換する光／電変換部と、
   前記光／電変換部から出力される電気信号を制御部の制御に従ってデータフレーム別に貯蔵し、前記制御部の制御に従って出力する臨時貯蔵部と、
   前記臨時貯蔵部から出力されるデータフレームを光信号に再変換する電／光変換部と、
   前記電／光変換部から出力される光信号を多重化して一つの出力光信号として出力する波長分割マルチプレクサと、からなる請求項３記載の高速光ルーティング装置。
8. ヘッダ管理部は、
   ヘッダ波長分離部で取り出されたヘッダ波長信号を受けて光／電変換する光／電変換部と、
   前記光／電変換部から出力される電気信号からヘッダ情報を認識して光信号入力部及び光スイッチに対する制御のための情報を制御部に伝送するヘッダ処理部と、
   光信号出力部を通じて出力される光信号に対する新たなヘッダ情報を生成し、前記制御部から光信号出力部に対する出力制御信号を伝送させるヘッダ情報再発生器と、
   前記新たなヘッダ情報を電／光変換してヘッダ波長信号を出力する電／光変換部と、からなる請求項３記載の高速光ルーティング装置。
9. 制御部は、ヘッダ管理部を通じて伝達されるヘッダ情報を用いて光信号入力部、光スイッチ及び光信号出力部を制御する請求項３〜８のいずれか１項に記載の高速光ルーティング装置。
10. エッジトラヒック集合器は、
    下位ＩＰルータから入力されるＩＰパケットを光フレームに変換してアッドポートに伝送するイングレス部と、
    ドロップポートからの光フレームを光ＩＰパケットに変換して前記下位ＩＰルータに伝送するイグレス部と、を有する請求項３〜８のいずれか１項に記載の高速光ルーティング装置。
11. イングレス部は、
    下位ＩＰルータから入力される光ＩＰパケットを受信して電気信号に変換する第１光／電変換器と、
    前記電気信号に変換されたパケットに対するパケット処理動作を遂行するパケット処理部と、
    前記パケット処理部における前記パケット処理動作中のパケットフォワーディング動作を遂行するためのアドレスルックアップテーブルと、
    前記パケット処理部から出力されたパケットを前記アドレスルックアップテーブルに従ってデータフレームアセンブラ内の所定数のバッファにスイッチングする第１電気スイッチと、
    前記所定数のバッファを内蔵し、該バッファにスイッチングされたパケットをデータフレームに生成する前記データフレームアセンブラと、
    前記データフレームアセンブラで生成されたデータフレームの出力順序と出力波長を決定する制御器／スケジューラと、
    前記制御器／スケジューラで出力順序と出力波長が決定されたデータフレームを該当順序及び波長に応じてスイッチングする第２電気スイッチと、
    前記制御器／スケジューラの情報により、前記生成されたデータフレームのあて先情報を少なくとも含むヘッダを発生させるヘッダ発生器と、
    前記第２電気スイッチから出力されたデータフレームを電／光変換する第１電／光変換器と、
    前記ヘッダ発生器で発生したヘッダを電／光変換する第２電／光変換器と、
    前記第１電／光変換器を通じて電／光変換された光データフレーム信号を波長分割多重化して一つの光信号として出力する波長分割マルチプレクサと、
    前記第２電／光変換器を通じて電／光変換されたヘッダと前記波長分割多重化されて出力された光信号を結合させてアッドポートに伝送する光カプラーと、からなる請求項１０記載の高速光ルーティング装置。
12. データフレームアセンブラは、第１電気スイッチを通じてスイッチングされたパケットをあて先別に区分して所定数のバッファに貯蔵していき、一定量のデータが累積されると、 前記各バッファ別にデータフレームとして処理し、制御器／スケジューラに前記バッファ別のデータ量を少なくとも伝送して前記制御器／スケジューラにより前記データフレームの出力順序と出力波長が決定されるように構成する請求項１１記載の高速光ルーティング装置。
13. イグレス部は、
    ドロップポートを通じてドロップされた波長分割多重化光信号を逆多重化する波長分割デマルチプレクサと、
    前記逆多重化された光データフレームを電気信号に変換する第１光／電変換器と、
    前記電気信号に変換されたデータフレームをＩＰパケット単位に分離するデータフレーム逆アセンブラと、
    前記分離されたＩＰパケットの出力順序を制御するスケジューラと、
    前記分離されたＩＰパケットに対するパケット処理動作を遂行するパケット処理部と、
    前記パケット処理部における前記パケット処理動作中のパケットフォワーディング動作を遂行するアドレスルックアップテーブルと、
    前記パケット処理部を通じて処理されたパケットを前記アドレスルックアップテーブルに従いスイッチングする電気スイッチと、
    前記スイッチングされたパケットを光変調して下位ＩＰルータに出力する第２電／光変換器と、からなる請求項１０記載の高速光ルーティング装置。
14. 多数の入力ポート及び出力ポートと、下位ＩＰルータから受信されるデータをアッドするためのアッドポートと、ドロップされたデータを下位ＩＰルータにドロップするためのドロップポートと、を備える光ルータにおける高速光ルーティング方法において、
    多数のデータ波長と該各データ波長に対するヘッダ情報を含む第１ヘッダ波長とからなる光信号を前記入力ポートと前記アッドポートを通じて受信する第１段階と、
    前記受信した光信号から前記第１ヘッダ波長を取り出す第２段階と、
    前記多数のデータ波長を波長別に逆多重化し、該逆多重化後の各データ波長をフレーム別に電気信号に変換した後に光信号に再変換する第３段階と、
    前記第１ヘッダ波長に含まれるヘッダ情報に従い前記第３段階後の光信号をスイッチングする第４段階と、
    前記第４段階でスイッチングされた光信号をフレーム別に電気信号に変えた後、光信号に再変換して波長別に波長分割多重化し、一つの光信号を生成する第５段階と、
    前記第５段階で生成された光信号に対する波長別ヘッダ情報を第２ヘッダ波長として生成し、これを前記第５段階で生成された光信号に結合して前記出力ポートを通じ次のノードに伝送する第６段階と、
    前記第５段階で生成された光信号を前記ドロップポートを通じて下位インタフェースに伝送する第７段階と、を含むことを特徴とする高速光ルーティング方法。
15. 下位インタフェースから入力されるパケットをあて先アドレスにより一定の長さの光データ波長に変換し、第１ヘッダ波長と結合してアッドポートに伝送する第８段階をさらに含む請求項１４記載の高速光ルーティング方法。
16. 第１ヘッダ波長または第２ヘッダ波長は、データ波長と異なる波長とされる請求項１４または請求項１５記載の高速光ルーティング方法。
17. 第１ヘッダ波長または第２ヘッダ波長は、データ波長に含まれるデータフレームと同じサイズのフレームとされ且つ該第１ヘッダ波長または該第２ヘッダ波長に含まれるヘッダ情報の数だけの均等なサイズのサブフレームから構成される請求項１４または請求項１５記載の高速光ルーティング方法。

Images