JP4020757B2

JP4020757B2 - Light emitting element array

Info

Publication number: JP4020757B2
Application number: JP2002325436A
Authority: JP
Inventors: 裕記山本
Original assignee: Tottori Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2002-11-08
Filing date: 2002-11-08
Publication date: 2007-12-12
Anticipated expiration: 2022-11-08
Also published as: JP2004158799A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＬＥＤプリンタ等に用いられる発光素子アレイに関する。
【０００２】
【従来の技術】
近年、電子写真式の光プリンタの光源には、発光素子アレイが使用されている。この発光素子アレイは、単一の半導体基板に複数の発光素子を１次元的等間隔で配置形成した半導体発光装置である。又、従来、発光素子アレイとしては、半導体レーザを発光素子として用いた半導体レーザアレイと、発光ダイオード（Light Emitting Diode；以下、「ＬＥＤ」という。）を発光素子として用いたＬＥＤアレイとが、使用されている。
【０００３】
図８には、従来例に係る多層配線型ＬＥＤアレイ２００の概略構成を示す。
【０００４】
同図に示すように、多層配線型ＬＥＤアレイ２００には、複数の発光部２０１が一次元的に配列されており、相互に分離された発光部のグループが、２以上のブロック２０４に分かれ、ブロック分離のために分離溝２０５が形成されている。又、多層配線型ＬＥＤアレイ２００には、発光素子２０１に接続される個別配線２０２が形成されており、個別配線２０２は、複数のブロック２０４にまたがって形成されている共通配線２０３に、平面方向で略垂直となるように多層接続されている。（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平１１―８４０９号公報（第８−９頁、第１７、１９図）
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来例では、個別配線２０２と共通配線２０３を多層配線にし、個別配線２０２と共通配線２０３が交差する構造となっているため、製造工程が複雑になるとともに、各配線間で短絡が生じ、発光素子アレイの歩留が低下する可能性があった。又、共通配線２０３には発光部を全点灯させるだけの電流が流れるため、その巾や厚さはその電流値により設計され、共通配線２０３に接続される個別配線２０２の数が増加すると、共通配線２０３の配線幅と厚さが大きくなってしまい、発光素子アレイの寸法に影響を及ぼすという問題があった。
【０００７】
本発明は、上記問題点を解決し、配線間の短絡を回避でき、発光素子アレイの歩留を向上させるとともに、製造工程の複雑化を防止することができる発光素子アレイを提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明の発光素子アレイは、発光素子列における発光素子を複数個毎に分割した２以上のブロックを有する発光素子アレイにおいて、ブロックの各々には、ブロックに含まれる発光素子に１対１で接続される個別配線が形成され、個別配線に接続される共通配線がブロックにまたがって発光素子列の両側に配置され、ブロックのいずれかには、共通配線を外部に接続するためのボンディング電極が設けられ、ブロックのいずれかに含まれる発光素子の間に形成された接続用配線により共通配線とボンディング電極が接続されていることを特徴とする。
【０００９】
ここで、ボンディング電極は発光素子列の片側に設けられおり、ブロックにまたがって発光素子列の両側に配置された共通配線であって、発光素子列に対してボンディング電極と反対側に配置された共通配線が、接続用配線によりボンディング電極と接続されているものとすることかできる。
【００１０】
又、接続用配線が形成されたブロックに含まれる発光素子のうちのいずれかの発光素子とボンディング電極は、接続用配線が形成されたブロックに設けられた他の接続用配線により接続されているものとすることができる。
【００１１】
又、複数のブロック毎にグループを形成し、グループ毎に共通配線を分離して設けたものとすることができる。
【００１２】
又、複数の発光素子が形成された半導体層を備え、半導体層にブロックを分離するための分離溝が設けられているものとすることができる。
【００１５】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態を詳細に説明する。図１は、本発明の実施形態のＬＥＤアレイを概略的に示す平面図である。発光素子アレイ１００には、複数の発光素子１０１が一次元的に配列されており、相互に分離された発光素子のグループが、２以上の個別ブロック１０４に分かれている。ここで、各個別ブロック１０４には、発光素子列における発光素子１０１が２個毎に分割されて形成されているが、各個別ブロックに形成される発光素子は３個以上であっても良い。
【００１６】
各発光素子１０１には、発光素子１０１に１対１で接続される個別配線１０２が接続されており、個別配線１０２は、複数のブロック１０４にまたがって形成されている共通配線１０３aと１０３bに接続されている。ここで、共通配線１０３a、１０３bは、発光素子アレイ１００上に形成された発光素子列の両側に配置されておいる。
【００１７】
各ブロック１０４に形成された２個の発光素子１０１a、１０１bのうち、発光素子１０１aに接続されている個別配線１０２aが、共通配線１０３aに接続され、発光素子１０１bに接続されている個別配線１０２bが、共通配線１０３bに接続されている。
【００１８】
発光素子アレイ１００には、ブロック分離のための分離溝１０５が形成されており、この分離溝１０５により個別ブロック１０４は互いに電気的に分離されている。又、２つ以上のブロック１０４毎にグループ１０８を形成し、各グループ毎に共通配線１０３a、１０３bを分離して設ける構造としている。尚、本実施形態では、６つのブロック毎にグループを形成しており、各グループの個別配線１０２a、１０２bと共通配線１０３a、１０３bの接続は、同一のパターンで形成されている。又、上記ブロックの数は、用途に応じて適宜選択することができ、複数であればいくつでも良く、２つ以上のブロック毎にグループを形成する構成とすることができる。
【００１９】
また、図１に示す様に、ｎ側のワイヤボンディングパッドである共通ｎ側電極パッド（共通ｎ側電極）１０６ａ、１０６bが、グループ１０８を形成するブロック１０４に形成されている。これらの共通ｎ側電極パッド（共通ｎ側電極）１０６ａ、１０６bは、共通配線１０３a、１０３bを外部に接続するために設けられたボンディングパッド（ボンディング電極）であり、発光素子１０１の列に対して片側（即ち、図１においては上側）に設けられている。
【００２０】
ここで、本実施形態においては、図１に示す様に、共通ｎ側電極パッド１０６aは、発光素子アレイ１００上に形成された発光素子列の両側に配置されている共通配線１０３a、１０３bのうち、共通配線１０３aと接続されており、共通ｎ側電極パッド１０６ｂは、ブロック１０４に含まれる２つの発光素子１０１a、１０１bの間に形成された接続用配線１３０により、共通配線１０３bと接続されている点に特徴がある。
【００２１】
即ち、共通ｎ側電極パッド１０６ｂは、接続用配線１３０を介して、ブロック１０４にまたがって発光素子１０１の両側に配置された共通配線１０３a、１０３bのうち、発光素子１０１の列に対して、共通ｎ側電極パッド１０６ｂが形成されている側と反対側（即ち、図１においては下側）に配置された共通配線１０３bと接続されていることを特徴とする。
【００２２】
ｐ側のワイヤボンディングパッドである個別ｐ側電極パッド１０７（個別ｐ側電極）は、各ブロック１０４に１ずつ形成されている。ここで、個別ｐ側電極パッド１０７は、発光素子列に対して、共通ｎ側電極パッド１０６a、１０６bが形成されている側と反対側に形成されている。尚、本実施形態では、共通ｎ側電極パッド１０６a、１０６b上と個別ｐ側電極パッド１０７上には、それぞれ、外部電極との接続の都合やワイヤボンディングの都合等による高さの調整のため、更に他の電極パッドを形成することもできる。
【００２３】
以上に説明した様に、本実施形態においては、個別配線１０２aに接続される共通配線１０３a、及び個別配線１０２bに接続される共通配線１０３bがブロック１０４にまたがって発光素子列の両側に配置されており、共通ｎ側電極パッド（共通ｎ側電極）１０６ａ、１０６bが発光素子１０１の列に対して片側に設けられており、かつ、共通ｎ側電極パッド１０６aは、共通配線１０３aと接続されており、共通ｎ側電極パッド１０６ｂは、接続用配線１３０を介して、発光素子１０１の列に対して、共通ｎ側電極パッド１０６ｂが形成されている側と反対側（即ち、図１においては下側）に配置された共通配線１０３bと接続されている。
【００２４】
かかる構造により、個別配線１０２a、１０２bと共通配線１０３a、１０３bが多層配線となることを防止できるため、製造工程の複雑化を防止できるとともに、配線間の短絡を回避でき、発光素子アレイ１００の歩留を向上させることができる。
【００２５】
又、本実施形態においては、共通ｎ側電極パッド１０６aは、共通配線１０３aと接続されており、共通ｎ側電極パッド１０６ｂは、接続用配線１３０を介して、発光素子１０１の列に対して、共通ｎ側電極パッド１０６ｂが形成されている側と反対側に配置された共通配線１０３bと接続されている。従って、共通配線１０３a、１０３bに発光部を全点灯させるだけの電流を流しても、各発光素子１０１に対して均等に電流を流す（又は、電圧をかける）ことができるため、各発光素子の発光強度を均一にすることができるとともに、共通配線１０３a、１０３bに接続される個別配線１０２の数の増加により、共通配線１０３a、１０３bに流れる電流が増加した場合であっても、共通配線１０３a、１０３bの配線幅と厚さは殆ど影響を受けないため、発光素子アレイの寸法に影響を及ぼすという悪影響を回避することができる。
【００２６】
又、本実施形態では、各グループ毎に共通配線１０３a、１０３bを分離し、これらの共通配線１０３a、１０３bを外部に接続するためのボンディング電極１０６a、１０６bを各グループ毎に設けている。かかる構造により、グループ毎に分割して特性検査をすることができ、
又、グループ数を増減することにより、所望のドットを有する発光素子アレイを製造することができる。
【００２７】
尚、本実施形態においては、上述のごとく、共通ｎ側電極パッド１０６ｂは、接続用配線１３０を介して、共通配線１０３bと接続される構成としたが、図２に示す様に、共通ｎ側電極パッド１０６ｂは、接続用配線１３０が形成されたブロック１０４に設けられた他の接続用配線１３１により、接続用配線１３０が形成されたブロック１０４に含まれる発光素子１０１a、１０１bのうち、共通配線１０３ｂに接続された発光素子１０１bにも接続される構成としても良い。
【００２８】
この様な構成にすることにより、上述した図１の発光素子アレイによる効果に加え、発光素子１０１aと１０１ｂの間隔が非常に狭いため、接続用配線１３０を細くせざるを得ない場合に、図１に示した発光素子アレイにおいて接続用配線１３０のみに流れる電流を、図２の発光素子アレイにおいては、接続用配線１３０と他の接続用配線１３１に分配することができるため、接続用配線１３０に過電流が流れるのを防止することができるという効果を得ることができる。
【００２９】
次に、本実施形態に係るＬＥＤアレイ１００の製造方法例を図３〜図５を参照しながら説明する。尚、図３（a）〜（c）は、本発明の実施形態であるＬＥＤアレイの製造方法を説明するための断面工程図であり、図１に示したＡ−Ａ断面を考慮した断面工程図である。又、図５は、図４のＢ−Ｂ断面図である。
【００３０】
まず、本製造方法では、図３（a）に示すように、半導体基板１１０上に半導体層１０９を形成する。ここで、半導体基板１１０としては、例えば高抵抗GaAs基板を用いる。半導体層１０９は、例えば、ｐ型AlGaAs層、活性層、n型AlGaAs層、n型GaAs層を順次エピタキシャル成長法により成長させたものである。ここで、エピタキシャル成長法とは、基板上に結晶膜を成長させる方法であって、VPE（気相エピタキシャル）法、CVD（化学気相デポジション）法、MOVPE（有機金属気相エピタキシャル）法、MOCVD（有機金属化学気相デポジション）法、Halide−VPE（ハロゲン化学気相エピタキシャル）法、MBE（分子線エピタキシャル）法、MOMBE（有機金属分子線エピタキシャル）法、GSMBE（ガス原料分子線エピタキシャル）法、CBE（化学ビームエピタキシャル）法を含む。又、半導体層１０９の厚さは、例えば5μmとする。
【００３１】
尚、半導体基板１１０上に半導体層１０９を形成する際、Ｐ型、Ｎ型の順に半導体層が形成される。従って、半導体層１０９において、上層１０９aがＮ型、下層１０９bがＰ型となっている。
【００３２】
次に、半導体層１０９の表面に、拡散マスク（図示省略）を成膜した後、拡散分離部と拡散導通部（いずれも図示省略）を前記膜に開口する。開口部形成は、例えばフォトリソグラフィー及びエッチングにより行うことができる。次に、半導体層１０９上に成膜された拡散マスク上に、所定の不純物をドープした拡散源（図示省略）を成膜する。ここで、所定の不純物としては、例えばZnを用いる。また拡散源としては、例えば、ZnO−SiO₂膜（例えば、１５０オングストローム）を用いることができる。また、成膜方法としては、例えば、スパッタ法を用いることができる。
【００３３】
次に、所定の不純物をドープした拡散源上に、アニールキャップ膜（図示省略）を成膜する。ここで、アニールキャップ膜としては、例えば、Si₃N₄膜（例えば、１０００オングストローム）を用いることができる。また、アニールキャップ膜の成膜方法としては、例えばスパッタ法を用いることができる。
【００３４】
次に、図３（b）に示すように、所定の不純物をドープした拡散源を用いて拡散アニールを行い、半導体層１０９内に所定の不純物を拡散させて、発光素子１０１とｐ型の拡散分離層１１２、及び拡散導通層１１３を形成する。ここで、拡散層は、半導体層１０９の下層のｐ型AlGaAs層１０９bに到達するように形成され、例えば３μm拡散させる。次に、アニールキャップ膜と拡散源とを除去し、次いで、半導体層１０９の表面に成膜された拡散マスクを除去する。
【００３５】
次に、図４に示すように、半導体層１０９に、ブロック分離のための分離溝１０５を形成する。かかる分離溝１０５は図５に示すように半導体基板１１０に達する深さで形成される。
【００３６】
次に、図３（c）に示す様に、半導体層１０９上に絶縁膜１１４を成膜し、発光素子１０１の一部を露出させる開口部１１７と、拡散導通層１１３の表面を露出させる開口部１１８を形成する。ここで開口部形成は、例えば、ホトリソグラフィー及びエッチングにより行うことができる。尚、図５に示す様に、絶縁膜１１４は、分離溝１０５を覆う様に半導体層１０９上に成膜される。これにより、半導体層を各ブロックに物理的かつ電気的に分離することができる。
【００３７】
次に、図３（c）に示す様に、リフトオフ法によりパターンを形成し、成膜により個別配線１０２、共通配線１０３a、１０３b、及び共通ｎ側電極パッド１０６a（図２に示したＬＥＤアレイにおいては、共通ｎ側電極パッド１０６ｂ）を同時に形成する。尚、図３（c）では図示していないが、この際に、接続用配線１３０も同時に形成され、又、図２に示したＬＥＤアレイにおいては、他の接続用配線１３１も同時に形成される。
【００３８】
ここで、ｎ側電極は、個別配線１０２と共通配線１０３a、１０３bとから成り、ｎ側電極は、２つ以上のブロック１０４で形成されるグループ１０８内で、個別配線１０２と共通配線１０３a、１０３bにより２つに分離接続され、同一グループ１０８内に形成された２つの共通ｎ側電極パッド（共通ｎ側電極）１０６a、１０６bのうち、少なくとも１つの共通ｎ側電極パッドにそれぞれ接続されている。尚、電極材料は、半導体とオーミック接続可能なものであれば良い。例えば、Ti（２００オングストローム）／Au（５０オングストローム）／Ni／Ge／Au（１．２μm）等のAu積層膜を用いることができる。
【００３９】
次に、図３（c）に示すように、ｐ側電極パッドの形成についても、リフトオフ法によりパターンを形成し、開口部１１８を介して拡散導通層１１３上に個別ｐ側電極パッド１０７（個別p側電極）を形成する。個別p側電極パッド１０７は、半導体層１０９の下層として形成されたp層１０９bに突き抜けるように形成されたＰ型拡散導通層１１３とオーミック接続される。即ち、個別ｐ側電極パッド１０７は、発光素子１０１が形成される発光領域以外の素子表面に形成されたＰ型拡散導通層１１３を介して、半導体層１０９の下層に形成されたＰ型AlGaAs層からなるエピ層に電気的に接続されている。ここで、電極材料は、半導体とオーミック接続可能なものであれば良い。例えば、Ti（２００オングストローム）／Au（１．２μm）等のAu合金膜を用いることができる。
【００４０】
尚、共通ｎ側電極パッド１０６a、１０６ｂと個別ｐ側電極パッド１０７は、必ずしも別工程で形成する必要はなく、同一工程で同時に形成してもよい。この様に同時に形成することにより、外部とワイヤーボンディング接続をする際に、Ｎ側、Ｐ側とも同一条件で接続することができる。
【００４１】
次に、電極と半導体層１０９をオーミック接続させるためのシンター処理（熱処理）を施し、必要に応じて半導体基板１１０の裏面を研磨後、図４に示した発光素子アレイ１００が製造される。
【００４２】
図６は上記発光素子アレイの使用例を示している。同図において、共通ｎ側電極パッド１０６a、１０６bはスイッチＱ１、Ｑ２を介して電源ラインＬに接続されている。一方、個別ｐ側電極パッド１０７a、１０７b、１０７c、１０７d、１０７e、１０７ｆは、スイッチS１、S２、S３、S４、S５、Ｓ６を介して出力端子Ｔに接続されている。Ｗは入力される画像データに応じて出力端子P１、P２、P３、P４、P５、Ｐ６にパルスを順次出力する出力回路であって、その出力パルスは、スイッチS１、S２、S３、S４、S５、Ｓ６を順次オンする。光プリントヘッドは、複数のグループ１０８を有するものであるが、当該プリントヘッドの長さは、例えば、感光体ドラムの軸方向長に応じて決められる。発光素子アレイの各ブロックにおける２つの発光素子のうち、１０１a、１０１c、１０１e、１０１g、１０１i、１０１ｋは奇数ラインの書き込みに用いられ、１０１b、１０１d、１０１f、１０１h、１０１j、１０１ｍは偶数ラインの書き込みに用いられる。そのため、スイッチＱ１とスイッチＱ２は、図７に示すように、一方がONの時、他方がOFFとなるように制御される。
【００４３】
尚、本発明は、上記実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々の変形をすることが可能であり、それらを本発明の範囲から除外するものではない。
【００４４】
例えば、本発明の実施形態においては発光素子アレイとしてＬＥＤアレイを用いる場合について説明したが、発光素子はこれに限られず、発光レーザ等の他の素子を用いることができる。
【００４５】
又、基板、電極、不純物等の材料、組成等も各実施形態のものに限られず、他のものを選択することができる。
【００４６】
例えば、上記実施形態においては、半導体基板としてGaAs基板を適用したが、その他の基板、例えば、Si基板やガラス基板等を適用することができる。
【００４７】
又、上記実施形態においては、ドープ不純物としてZnを適用したが、本発明は、他の様々な不純物、例えば、ＰやAs等の５族元素の不純物や、BやGa等の３族元素の不純物、及びを適用することができる。
【００４８】
【発明の効果】
以上に説明した様に、本発明に係る発光素子アレイにおいては、個別配線１０２aに接続される共通配線１０３a、及び個別配線１０２bに接続される共通配線１０３bがブロック１０４にまたがって発光素子列の両側に配置されており、共通ｎ側電極パッド（共通ｎ側電極）１０６ａ、１０６bが発光素子１０１の列に対して片側に設けられており、かつ、共通ｎ側電極パッド１０６aは、共通配線１０３aと接続されており、共通ｎ側電極パッド１０６ｂは、接続用配線１３０を介して、発光素子１０１の列に対して、共通ｎ側電極パッド１０６ｂが形成されている側と反対側に配置された共通配線１０３bと接続されている。
【００４９】
かかる構造により、個別配線１０２a、１０２bと共通配線１０３a、１０３bが多層配線となることを防止できるため、製造工程の複雑化を防止できるとともに、配線間の短絡を回避でき、発光素子アレイ１００の歩留を向上させることができる。
【００５０】
又、グループ内のブロック数を適宜選択することができるため、共通配線１０３a、１０３bに流れる電流値の上限を調整することができ、その結果、最小の配線幅と厚さで共通配線１０３a、１０３bを設計することができるため、安価なＬＥＤアレイを提供することができる。
【００５１】
又、共通ｎ側電極パッド１０６aは、共通配線１０３aと接続されており、共通ｎ側電極パッド１０６ｂは、接続用配線１３０を介して、発光素子１０１の列に対して、共通ｎ側電極パッド１０６ｂが形成されている側と反対側に配置された共通配線１０３bと接続されている。従って、共通配線１０３a、１０３bに発光部を全点灯させるだけの電流を流しても、各発光素子１０１に対して均等に電流を流す（又は、電圧をかける）ことができるため、各発光素子ｎ発光強度を均一にすることができるとともに、共通配線１０３a、１０３bに流れる電流が増加した場合であっても、共通配線１０３a、１０３bの配線幅と厚さは殆ど影響を受けないため、発光素子アレイの寸法に影響を及ぼすという悪影響を回避することができる。
【００５２】
又、本発明に係る発光素子アレイにおいては、共通ｎ側電極パッド１０６ｂは、接続用配線１３０が形成されたブロック１０４に設けられた他の接続用配線１３１により、接続用配線１３０が形成されたブロック１０４に含まれる発光素子１０１a、１０１bのうち、共通配線１０３ｂに接続された発光素子１０１bにも接続される。
【００５３】
この様な構成にすることにより、発光素子１０１aと１０１ｂの間隔が非常に狭いため、接続用配線１３０を細くせざるを得ない場合に、本来、接続用配線１３０のみに流れる電流を、接続用配線１３０と他の接続用配線１３１に分配することができるため、接続用配線１３０に過電流が流れるのを防止することができる。
【００５４】
又、半導体基板１１０上に設けられた半導体層１０９に分離溝１０５が設けられているため、半導体層１０９を各ブロックに物理的に分離することができる。
【００５５】
又、半導体基板１１０に半導体層１０９と比べて充分に高抵抗なものを適用すれば、半導体層１０９を各ブロックに物理的かつ電気的に分離することができる。
【００５６】
又、各ブロックに形成された個別Ｐ側電極１０７は、発光領域以外の素子表面に形成されたＰ型拡散導通層１１３を介して、半導体層１０９の下層に形成されたＰ型AlGaAsエピ層１０９bに接続されているため、ワイヤーボンディングの際の衝撃による発光層への悪影響を回避することができる。
【００５７】
又、Ｐ型、Ｎ型の順で既に形成されている半導体層１０９に所定の不純物を拡散させることにより、発光素子１０１が形成される。従って、エピタキシャル成長、及び拡散の２つの要因が関係する拡散による発光層形成においては、発光層の最終的な特性が拡散後でなければ判明しないが、本実施形態では、既に発光層が形成されているため、当該発光層の安定した特性を事前に検証することができる。
【図面の簡単な説明】
【図１】本発明の実施形態にかかるＬＥＤアレイを概略的に示す平面図である。
【図２】本発明の他の実施形態にかかるＬＥＤアレイを概略的に示す平面図である。
【図３】本発明の実施形態にかかるＬＥＤアレイの製造方法を説明するための断面工程図である。
【図４】本発明の実施形態にかかるＬＥＤアレイを概略的に示す平面図である。
【図５】図４に示した概略平面図におけるＢ−Ｂ断面図である。
【図６】本発明の実施形態にかかるＬＥＤアレイの使用例を示す概略図である。
【図７】図７の動作説明の信号波形図である。
【図８】従来のＬＥＤアレイを概略的に示す平面図である。
【符号の説明】
１００：ＬＥＤアレイ
１０１：発光素子
１０２：個別配線
１０３a、１０３b：共通配線
１０６a、１０６b：共通ｎ側電極パッド
１０７：個別ｐ側電極パッド
１０９：半導体層
１１０：半導体基板
１１２：拡散分離層
１１３：拡散導通層
１１４：絶縁層
１３０：接続用配線
１３１：他の接続用配線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a light emitting element array used in an LED printer or the like.
[0002]
[Prior art]
In recent years, a light emitting element array has been used as a light source of an electrophotographic optical printer. This light-emitting element array is a semiconductor light-emitting device in which a plurality of light-emitting elements are arranged and formed on a single semiconductor substrate at regular intervals. Conventionally, as a light emitting element array, a semiconductor laser array using a semiconductor laser as a light emitting element and an LED array using a light emitting diode (hereinafter referred to as “LED”) as a light emitting element are used. Has been.
[0003]
FIG. 8 shows a schematic configuration of a multilayer wiring type LED array 200 according to a conventional example.
[0004]
As shown in the figure, in the multilayer wiring type LED array 200, a plurality of light emitting units 201 are arranged one-dimensionally, and a group of light emitting units separated from each other is divided into two or more blocks 204, A separation groove 205 is formed for block separation. In addition, the multilayer wiring type LED array 200 is formed with individual wirings 202 connected to the light emitting elements 201. The individual wirings 202 are arranged in a plane direction with respect to the common wiring 203 formed over a plurality of blocks 204. Multi-layer connection is made so as to be substantially vertical. (For example, refer to Patent Document 1).
[0005]
[Patent Document 1]
Japanese Patent Laid-Open No. 11-8409 (pages 8-9, 17 and 19)
[0006]
[Problems to be solved by the invention]
However, in the above-described conventional example, the individual wiring 202 and the common wiring 203 are multi-layered, and the individual wiring 202 and the common wiring 203 intersect each other. Therefore, the manufacturing process becomes complicated and a short circuit occurs between the wirings. As a result, the yield of the light emitting element array may be reduced. In addition, since current sufficient to light all the light emitting parts flows through the common wiring 203, the width and thickness are designed according to the current value, and if the number of individual wirings 202 connected to the common wiring 203 increases, There is a problem in that the wiring width and thickness of the wiring 203 are increased, which affects the dimensions of the light emitting element array.
[0007]
An object of the present invention is to provide a light emitting element array that can solve the above problems, avoid a short circuit between wirings, improve the yield of the light emitting element array, and prevent the manufacturing process from becoming complicated. And
[0008]
[Means for Solving the Problems]
In order to solve the above-described problems, a light-emitting element array according to the present invention includes a light-emitting element array having two or more blocks obtained by dividing a plurality of light-emitting elements in a light-emitting element array. Individual wirings connected to the light emitting elements on a one-to-one basis are formed, and common wirings connected to the individual wirings are arranged on both sides of the light emitting element array across the block. A bonding electrode for connection is provided, and the common wiring and the bonding electrode are connected by a connection wiring formed between light emitting elements included in any of the blocks.
[0009]
Here, the bonding electrode is provided on one side of the light emitting element array, and is a common wiring disposed on both sides of the light emitting element array across the block, and is disposed on the opposite side to the bonding electrode with respect to the light emitting element array. The common wiring may be connected to the bonding electrode by a connection wiring.
[0010]
Further, any one of the light emitting elements included in the block in which the connection wiring is formed and the bonding electrode are connected by another connection wiring provided in the block in which the connection wiring is formed. Can be.
[0011]
In addition, a group may be formed for each of a plurality of blocks, and common wiring may be provided separately for each group.
[0012]
In addition, a semiconductor layer in which a plurality of light emitting elements are formed may be provided, and a separation groove for separating blocks may be provided in the semiconductor layer.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a plan view schematically showing an LED array according to an embodiment of the present invention. In the light emitting element array 100, a plurality of light emitting elements 101 are arranged one-dimensionally, and a group of light emitting elements separated from each other is divided into two or more individual blocks 104. Here, in each individual block 104, the light emitting elements 101 in the light emitting element array are divided into two pieces, but the number of light emitting elements formed in each individual block may be three or more.
[0016]
Each light emitting element 101 is connected to an individual wiring 102 connected to the light emitting element 101 on a one-to-one basis, and the individual wiring 102 is connected to common wirings 103 a and 103 b formed across a plurality of blocks 104. Has been. Here, the common wirings 103 a and 103 b are disposed on both sides of the light emitting element row formed on the light emitting element array 100.
[0017]
Of the two light emitting elements 101a and 101b formed in each block 104, the individual wiring 102a connected to the light emitting element 101a is connected to the common wiring 103a, and the individual wiring 102b connected to the light emitting element 101b is provided. Are connected to the common wiring 103b.
[0018]
In the light emitting element array 100, a separation groove 105 for block separation is formed, and the individual blocks 104 are electrically separated from each other by the separation groove 105. In addition, a group 108 is formed for every two or more blocks 104, and common wirings 103a and 103b are provided separately for each group. In this embodiment, a group is formed for every six blocks, and the connection between the individual wirings 102a and 102b and the common wirings 103a and 103b in each group is formed in the same pattern. Further, the number of the blocks can be appropriately selected according to the application, and any number of blocks may be used as long as it is plural, and a group can be formed for every two or more blocks.
[0019]
Further, as shown in FIG. 1, common n-side electrode pads (common n-side electrodes) 106 a and 106 b that are n-side wire bonding pads are formed in a block 104 that forms a group 108. These common n-side electrode pads (common n-side electrodes) 106 a and 106 b are bonding pads (bonding electrodes) provided to connect the common wirings 103 a and 103 b to the outside. It is provided on one side (that is, the upper side in FIG. 1).
[0020]
Here, in this embodiment, as shown in FIG. 1, the common n-side electrode pad 106 a is formed of the common wirings 103 a and 103 b arranged on both sides of the light emitting element column formed on the light emitting element array 100. The common n-side electrode pad 106b is connected to the common wiring 103b by a connection wiring 130 formed between the two light emitting elements 101a and 101b included in the block 104. There is a feature in the point.
[0021]
That is, the common n-side electrode pad 106b is common to the column of the light emitting elements 101 among the common lines 103a and 103b arranged on both sides of the light emitting elements 101 across the block 104 via the connection wirings 130. It is characterized in that it is connected to a common wiring 103b arranged on the side opposite to the side on which the n-side electrode pad 106b is formed (that is, the lower side in FIG. 1).
[0022]
One individual p-side electrode pad 107 (individual p-side electrode) which is a p-side wire bonding pad is formed in each block 104. Here, the individual p-side electrode pad 107 is formed on the side opposite to the side where the common n-side electrode pads 106a and 106b are formed with respect to the light emitting element array. In the present embodiment, on the common n-side electrode pads 106a and 106b and the individual p-side electrode pad 107, respectively, for height adjustment due to the convenience of connection with external electrodes, the convenience of wire bonding, etc. Still other electrode pads can be formed.
[0023]
As described above, in the present embodiment, the common wiring 103a connected to the individual wiring 102a and the common wiring 103b connected to the individual wiring 102b are arranged on both sides of the light emitting element array across the block 104. The common n-side electrode pads (common n-side electrodes) 106a and 106b are provided on one side with respect to the column of the light emitting elements 101, and the common n-side electrode pad 106a is connected to the common wiring 103a. The common n-side electrode pad 106b is opposite to the side where the common n-side electrode pad 106b is formed with respect to the column of the light emitting elements 101 via the connection wiring 130 (that is, the lower side in FIG. 1). ) Is connected to the common wiring 103b.
[0024]
With such a structure, the individual wirings 102a and 102b and the common wirings 103a and 103b can be prevented from becoming multi-layer wirings, so that the manufacturing process can be prevented from being complicated, and a short circuit between the wirings can be avoided. Can be improved.
[0025]
In the present embodiment, the common n-side electrode pad 106a is connected to the common wiring 103a, and the common n-side electrode pad 106b is connected to the column of the light emitting elements 101 via the connection wiring 130. The common n-side electrode pad 106b is connected to a common wiring 103b disposed on the side opposite to the side on which the common n-side electrode pad 106b is formed. Therefore, even if a current sufficient to turn on all the light emitting portions is supplied to the common wirings 103a and 103b, a current can be supplied evenly (or voltage is applied) to each light emitting element 101. Even when the emission intensity can be made uniform and the current flowing through the common lines 103a and 103b increases due to the increase in the number of individual lines 102 connected to the common lines 103a and 103b, the common lines 103a and 103b Since the wiring width and thickness of 103b are hardly affected, the adverse effect of affecting the dimensions of the light emitting element array can be avoided.
[0026]
In this embodiment, the common wires 103a and 103b are separated for each group, and bonding electrodes 106a and 106b for connecting the common wires 103a and 103b to the outside are provided for each group. With this structure, it is possible to divide into groups and perform characteristic inspections.
Further, by increasing or decreasing the number of groups, a light emitting element array having desired dots can be manufactured.
[0027]
In the present embodiment, as described above, the common n-side electrode pad 106b is connected to the common wiring 103b via the connection wiring 130. However, as shown in FIG. The electrode pad 106b is a common wiring among the light emitting elements 101a and 101b included in the block 104 in which the connection wiring 130 is formed by another connection wiring 131 provided in the block 104 in which the connection wiring 130 is formed. The light-emitting element 101b connected to 103b may be connected.
[0028]
With such a configuration, in addition to the effect of the light emitting element array of FIG. 1 described above, the distance between the light emitting elements 101a and 101b is very narrow, so that the connection wiring 130 must be made thin. The current flowing only in the connection wiring 130 in the light emitting element array shown in FIG. 1 can be distributed to the connection wiring 130 and the other connection wiring 131 in the light emitting element array in FIG. The effect that it is possible to prevent the overcurrent from flowing through is obtained.
[0029]
Next, an example of a method for manufacturing the LED array 100 according to this embodiment will be described with reference to FIGS. 3A to 3C are cross-sectional process diagrams for explaining a method of manufacturing the LED array according to the embodiment of the present invention, and a cross-sectional process considering the AA cross section shown in FIG. FIG. 5 is a cross-sectional view taken along the line BB in FIG.
[0030]
First, in this manufacturing method, the semiconductor layer 109 is formed on the semiconductor substrate 110 as shown in FIG. Here, as the semiconductor substrate 110, for example, a high-resistance GaAs substrate is used. For example, the semiconductor layer 109 is formed by sequentially growing a p-type AlGaAs layer, an active layer, an n-type AlGaAs layer, and an n-type GaAs layer by an epitaxial growth method. Here, the epitaxial growth method is a method of growing a crystal film on a substrate, and includes a VPE (vapor phase epitaxial) method, a CVD (chemical vapor deposition) method, a MOVPE (metal organic vapor phase epitaxial) method, and MOCVD. (Metal organic chemical vapor deposition) method, Halide-VPE (halogen chemical vapor epitaxy) method, MBE (molecular beam epitaxy) method, MOMBE (organometallic molecular beam epitaxy) method, GSMBE (gas source molecular beam epitaxy) method Including CBE (Chemical Beam Epitaxial) method. The thickness of the semiconductor layer 109 is, for example, 5 μm.
[0031]
Note that when the semiconductor layer 109 is formed on the semiconductor substrate 110, the semiconductor layers are formed in the order of P-type and N-type. Therefore, in the semiconductor layer 109, the upper layer 109a is N-type and the lower layer 109b is P-type.
[0032]
Next, after forming a diffusion mask (not shown) on the surface of the semiconductor layer 109, a diffusion separation portion and a diffusion conduction portion (both not shown) are opened in the film. The opening can be formed by, for example, photolithography and etching. Next, a diffusion source (not shown) doped with a predetermined impurity is formed on the diffusion mask formed on the semiconductor layer 109. Here, for example, Zn is used as the predetermined impurity. As the diffusion source, for example, a ZnO—SiO ₂ film (for example, 150 Å) can be used. Further, as a film forming method, for example, a sputtering method can be used.
[0033]
Next, an annealing cap film (not shown) is formed on the diffusion source doped with a predetermined impurity. Here, as the annealing cap film, for example, a Si ₃ N ₄ film (for example, 1000 Å) can be used. Further, as a method for forming the anneal cap film, for example, a sputtering method can be used.
[0034]
Next, as shown in FIG. 3B, diffusion annealing is performed using a diffusion source doped with a predetermined impurity to diffuse the predetermined impurity into the semiconductor layer 109, so that the light emitting element 101 and the p-type diffusion are diffused. A separation layer 112 and a diffusion conductive layer 113 are formed. Here, the diffusion layer is formed so as to reach the p-type AlGaAs layer 109b below the semiconductor layer 109, and is diffused by 3 μm, for example. Next, the annealing cap film and the diffusion source are removed, and then the diffusion mask formed on the surface of the semiconductor layer 109 is removed.
[0035]
Next, as illustrated in FIG. 4, an isolation groove 105 for block isolation is formed in the semiconductor layer 109. The separation groove 105 is formed with a depth reaching the semiconductor substrate 110 as shown in FIG.
[0036]
Next, as shown in FIG. 3C, an insulating film 114 is formed on the semiconductor layer 109, and an opening 117 exposing a part of the light emitting element 101 and an opening exposing the surface of the diffusion conductive layer 113 are formed. A portion 118 is formed. Here, the opening can be formed by, for example, photolithography and etching. As shown in FIG. 5, the insulating film 114 is formed on the semiconductor layer 109 so as to cover the separation groove 105. Thereby, the semiconductor layer can be physically and electrically separated into blocks.
[0037]
Next, as shown in FIG. 3C, a pattern is formed by a lift-off method, and individual wiring 102, common wiring 103a, 103b, and common n-side electrode pad 106a (in the LED array shown in FIG. 2) are formed by film formation. Forms the common n-side electrode pad 106b) simultaneously. Although not shown in FIG. 3C, the connection wiring 130 is also formed at this time, and in the LED array shown in FIG. 2, other connection wiring 131 is also formed at the same time. .
[0038]
Here, the n-side electrode is composed of the individual wiring 102 and the common wirings 103a and 103b, and the n-side electrode is within the group 108 formed by two or more blocks 104, and the individual wiring 102 and the common wirings 103a and 103b. Are separated and connected to each other, and are connected to at least one common n-side electrode pad among the two common n-side electrode pads (common n-side electrode) 106a and 106b formed in the same group 108. The electrode material may be any material that can be ohmic-connected to the semiconductor. For example, an Au laminated film such as Ti (200 Å) / Au (50 Å) / Ni / Ge / Au (1.2 μm) can be used.
[0039]
Next, as shown in FIG. 3C, the p-side electrode pad is also formed by a lift-off method, and the individual p-side electrode pad 107 (individually) is formed on the diffusion conductive layer 113 through the opening 118. p-side electrode) is formed. The individual p-side electrode pad 107 is ohmically connected to a P-type diffusion conductive layer 113 formed so as to penetrate through a p-layer 109 b formed as a lower layer of the semiconductor layer 109. That is, the individual p-side electrode pad 107 is a P-type AlGaAs layer formed under the semiconductor layer 109 via a P-type diffusion conduction layer 113 formed on the element surface other than the light emitting region where the light emitting element 101 is formed. Is electrically connected to the epi layer. Here, the electrode material may be any material that can be ohmic-connected to the semiconductor. For example, an Au alloy film such as Ti (200 Å) / Au (1.2 μm) can be used.
[0040]
The common n-side electrode pads 106a and 106b and the individual p-side electrode pad 107 are not necessarily formed in separate steps, and may be formed simultaneously in the same step. By simultaneously forming in this way, the N side and the P side can be connected under the same conditions when wire bonding connection is made with the outside.
[0041]
Next, a sintering process (heat treatment) for ohmic connection between the electrode and the semiconductor layer 109 is performed, and if necessary, the back surface of the semiconductor substrate 110 is polished to manufacture the light emitting element array 100 shown in FIG.
[0042]
FIG. 6 shows an example of use of the light emitting element array. In the figure, common n-side electrode pads 106a and 106b are connected to a power supply line L via switches Q1 and Q2. On the other hand, the individual p-side electrode pads 107a, 107b, 107c, 107d, 107e, and 107f are connected to the output terminal T via switches S1, S2, S3, S4, S5, and S6. W is an output circuit that sequentially outputs pulses to the output terminals P1, P2, P3, P4, P5, and P6 in accordance with input image data. The output pulses are switches S1, S2, S3, S4, and S5. , S6 are sequentially turned on. The optical print head has a plurality of groups 108, and the length of the print head is determined according to, for example, the axial length of the photosensitive drum. Of the two light emitting elements in each block of the light emitting element array, 101a, 101c, 101e, 101g, 101i, and 101k are used for writing odd lines, and 101b, 101d, 101f, 101h, 101j, and 101m are writing even lines. Used for. Therefore, as shown in FIG. 7, the switches Q1 and Q2 are controlled such that when one is ON, the other is OFF.
[0043]
In addition, this invention is not limited to the said embodiment, A various deformation | transformation is possible based on the meaning of this invention, and they are not excluded from the scope of the present invention.
[0044]
For example, although the case where an LED array is used as the light emitting element array has been described in the embodiment of the present invention, the light emitting element is not limited to this, and other elements such as a light emitting laser can be used.
[0045]
Further, the material, composition, etc. of the substrate, electrodes, impurities, etc. are not limited to those of each embodiment, and other materials can be selected.
[0046]
For example, in the above embodiment, a GaAs substrate is applied as a semiconductor substrate, but other substrates such as a Si substrate and a glass substrate can be applied.
[0047]
In the above embodiment, Zn is applied as a doping impurity. However, the present invention is not limited to other various impurities, for example, impurities of Group 5 elements such as P and As, and Group 3 elements such as B and Ga. Impurities, and can be applied.
[0048]
【The invention's effect】
As described above, in the light emitting element array according to the present invention, the common wiring 103a connected to the individual wiring 102a and the common wiring 103b connected to the individual wiring 102b extend across the block 104 on both sides of the light emitting element array. Common n-side electrode pads (common n-side electrodes) 106a and 106b are provided on one side with respect to the column of the light-emitting elements 101, and the common n-side electrode pad 106a is connected to the common wiring 103a. The common n-side electrode pad 106b is connected to the common light-emitting element 101 on the side opposite to the side where the common n-side electrode pad 106b is formed with respect to the column of the light emitting elements 101 via the connection wiring 130. It is connected to the wiring 103b.
[0049]
With such a structure, the individual wirings 102a and 102b and the common wirings 103a and 103b can be prevented from becoming multi-layer wirings, so that the manufacturing process can be prevented from being complicated, and a short circuit between the wirings can be avoided. Can be improved.
[0050]
In addition, since the number of blocks in the group can be selected as appropriate, the upper limit of the current value flowing through the common wirings 103a and 103b can be adjusted. As a result, the common wirings 103a and 103b can be adjusted with the minimum wiring width and thickness. Therefore, an inexpensive LED array can be provided.
[0051]
The common n-side electrode pad 106a is connected to the common wiring 103a, and the common n-side electrode pad 106b is connected to the column of the light emitting elements 101 via the connection wiring 130. Is connected to the common wiring 103b arranged on the opposite side to the side where the is formed. Therefore, even if a current sufficient to turn on all the light emitting portions is supplied to the common wirings 103a and 103b, a current can be supplied evenly (or a voltage is applied) to each light emitting element 101. The light emission intensity can be made uniform, and even if the current flowing through the common wirings 103a and 103b increases, the wiring width and thickness of the common wirings 103a and 103b are hardly affected. The adverse effect of affecting the dimensions of the can be avoided.
[0052]
In the light emitting element array according to the present invention, the common n-side electrode pad 106b has the connection wiring 130 formed by the other connection wiring 131 provided in the block 104 in which the connection wiring 130 is formed. Of the light emitting elements 101a and 101b included in the block 104, the light emitting element 101b connected to the common wiring 103b is also connected.
[0053]
By adopting such a configuration, since the distance between the light emitting elements 101a and 101b is very narrow, when the connection wiring 130 must be narrowed, the current that flows only in the connection wiring 130 is originally used for the connection. Since the wiring 130 and the other connection wiring 131 can be distributed, it is possible to prevent an overcurrent from flowing through the connection wiring 130.
[0054]
Further, since the separation groove 105 is provided in the semiconductor layer 109 provided on the semiconductor substrate 110, the semiconductor layer 109 can be physically separated into blocks.
[0055]
Further, if a semiconductor substrate 110 having a sufficiently high resistance compared to the semiconductor layer 109 is applied, the semiconductor layer 109 can be physically and electrically separated into blocks.
[0056]
The individual P-side electrode 107 formed in each block is connected to a P-type AlGaAs epi layer 109b formed under the semiconductor layer 109 via a P-type diffusion conduction layer 113 formed on the element surface other than the light emitting region. Therefore, it is possible to avoid an adverse effect on the light emitting layer due to an impact during wire bonding.
[0057]
Further, the light emitting element 101 is formed by diffusing a predetermined impurity in the semiconductor layer 109 already formed in the order of P-type and N-type. Therefore, in the formation of the light emitting layer by diffusion involving two factors of epitaxial growth and diffusion, the final characteristics of the light emitting layer are not known until after diffusion, but in this embodiment, the light emitting layer has already been formed. Therefore, the stable characteristics of the light emitting layer can be verified in advance.
[Brief description of the drawings]
FIG. 1 is a plan view schematically showing an LED array according to an embodiment of the present invention.
FIG. 2 is a plan view schematically showing an LED array according to another embodiment of the present invention.
FIG. 3 is a cross-sectional process diagram for explaining the method of manufacturing the LED array according to the embodiment of the present invention.
FIG. 4 is a plan view schematically showing an LED array according to an embodiment of the present invention.
5 is a cross-sectional view taken along the line BB in the schematic plan view shown in FIG.
FIG. 6 is a schematic view showing an example of use of an LED array according to an embodiment of the present invention.
7 is a signal waveform diagram for explaining the operation of FIG. 7;
FIG. 8 is a plan view schematically showing a conventional LED array.
[Explanation of symbols]
100: LED array 101: Light emitting element 102: Individual wiring 103a, 103b: Common wiring 106a, 106b: Common n-side electrode pad 107: Individual p-side electrode pad 109: Semiconductor layer 110: Semiconductor substrate 112: Diffusion separation layer 113: Diffusion Conductive layer 114: insulating layer 130: connection wiring 131: other connection wiring

Claims

In a light emitting element array having two or more blocks obtained by dividing a plurality of light emitting elements in a light emitting element array, individual wirings connected to the light emitting elements included in the blocks are formed in each of the blocks. The common wiring connected to the individual wiring is disposed on both sides of the light emitting element array across the block, and a bonding electrode for connecting the common wiring to the outside is provided in any of the blocks. The light emitting element array, wherein the common wiring and the bonding electrode are connected by a connection wiring formed between the light emitting elements included in any of the blocks.

The bonding electrode is provided on one side of the light emitting element row, and is a common wiring disposed on both sides of the light emitting element row across the block, and is on the opposite side of the bonding electrode with respect to the light emitting element row. The light emitting element array according to claim 1, wherein the arranged common wiring is connected to the bonding electrode by the connection wiring.

One of the light emitting elements included in the block in which the connection wiring is formed and the bonding electrode are connected by another connection wiring provided in the block in which the connection wiring is formed. The light emitting element array according to claim 1, wherein the light emitting element array is provided.

4. The light emitting element array according to claim 1, wherein a group is formed for each of a plurality of blocks, and the common wiring is provided separately for each group.

4. The light emitting element array according to claim 1, further comprising: a semiconductor layer in which a plurality of light emitting elements are formed, wherein a separation groove for separating the block is provided in the semiconductor layer. .