JP2001196629A - Semiconductor light emitting device and its manufacturing method - Google Patents

Semiconductor light emitting device and its manufacturing method

Info

Publication number
JP2001196629A
JP2001196629A JP2000005959A JP2000005959A JP2001196629A JP 2001196629 A JP2001196629 A JP 2001196629A JP 2000005959 A JP2000005959 A JP 2000005959A JP 2000005959 A JP2000005959 A JP 2000005959A JP 2001196629 A JP2001196629 A JP 2001196629A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
light emitting
current blocking
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000005959A
Other languages
Japanese (ja)
Inventor
Masami Naito
正美 内藤
Shoichi Onda
正一 恩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000005959A priority Critical patent/JP2001196629A/en
Publication of JP2001196629A publication Critical patent/JP2001196629A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a current blocking layer without increasing the number of epitaxial growth steps, and allow an emitted light to be taken out efficiently. SOLUTION: A p-type SiC region 11 is formed as a current blocking region at a corresponding position on an n-type SiC substrate 10 to the bottom of a p-type Ohmic electrode 21. If the p-type SiC region 11 is thus formed as a current blocking region on the n-type SiC substrate 10, a current blocking region can be formed by e.g. ion implantation without using the epitaxial growth process. This enables the forming of a current blocking layer without increasing the epitaxial growth steps, and emitted lights can be taken out efficiently.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体発光素子と
して用いられる半導体発光装置及びその製造方法に関す
るもので、特に発光ダイオード(以下、LEDという)
に適用して好適である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device used as a semiconductor light emitting element and a method of manufacturing the same, and more particularly, to a light emitting diode (hereinafter, referred to as LED).
It is suitable to be applied to.

【0002】[0002]

【従来の技術】従来、LEDは、図4に示すように、導
電性基板30の上に複数の層32〜36で構成されたp
nダイオードを形成し、その表裏面に電極40、41を
設けた構造となっている。そして、電極40、41間に
電流を流すことにより、表面から光を放出するようにな
っている。このようなLEDは、表面から光が放出され
るようになっているため、表面側に設ける電極を小さく
形成するようにしているが、そのような構造としても表
面電極41の下部の活性層34で発光した光が表面電極
41で反射され、効率よくLEDの外部に光を放出する
ことができないという問題があった。
2. Description of the Related Art Conventionally, as shown in FIG. 4, an LED has a plurality of layers 32 to 36 formed on a conductive substrate 30.
An n-diode is formed, and electrodes 40 and 41 are provided on the front and back surfaces. Then, light is emitted from the surface by passing a current between the electrodes 40 and 41. In such an LED, light is emitted from the surface, so that an electrode provided on the surface side is formed small. However, even with such a structure, the active layer 34 below the surface electrode 41 is formed. However, there is a problem that the light emitted from the LED is reflected by the surface electrode 41 and cannot be efficiently emitted to the outside of the LED.

【0003】この問題を解決するものとして、例えば、
特開平4−229665号公報に示される構造が提案さ
れている。この公報では、発光部と電極の相対的位置関
係を調整することにより、外部に放出されない光を少な
くし、発光効率を向上させるようにしている。具体的に
は、表面電極と上部クラッド層との間に電流阻止層を設
けた構造とすることで、電流が電流阻止層を避けて活性
層に流れるようにし、表面電極の下部ではない活性層で
発光するようにしている。これにより、光が表面電極に
遮られないようにし、光が外に放出されるようにしてい
る。
[0003] To solve this problem, for example,
A structure disclosed in Japanese Patent Application Laid-Open No. 4-229665 has been proposed. In this publication, the light that is not emitted to the outside is reduced by adjusting the relative positional relationship between the light emitting unit and the electrode, and the luminous efficiency is improved. Specifically, the current blocking layer is provided between the surface electrode and the upper cladding layer so that the current flows to the active layer avoiding the current blocking layer, and the active layer is not located under the surface electrode. To emit light. This prevents light from being blocked by the surface electrode and allows light to be emitted outside.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記構
造を作成するには、エピタキシャル成長を一回行ったの
ち、加工して電流阻止層を形成し、再度エピタキシャル
成長を行う必要がある。従って、エピタキシャル成長工
程を2回行わなければいけないことから、工程数の増
加、歩留まり低下、コストアップという問題を生じさせ
る。
However, in order to form the above-mentioned structure, it is necessary to perform epitaxial growth once, form a current blocking layer by processing, and perform epitaxial growth again. Therefore, since the epitaxial growth step has to be performed twice, there arise problems such as an increase in the number of steps, a decrease in yield, and an increase in cost.

【0005】本発明は上記点に鑑みて、エピタキシャル
成長工程の回数を増やすことなく電流阻止層を形成で
き、効率よく発光した光を外部に取り出すことができる
半導体発光装置及びその製造方法を提供することを目的
とする。
In view of the above, the present invention provides a semiconductor light emitting device capable of forming a current blocking layer without increasing the number of epitaxial growth steps and efficiently extracting emitted light to the outside, and a method of manufacturing the same. With the goal.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、請求項1乃至9に記載の発明では、半導体基板(1
0)のうち、第1の電極(21)の下部に対応する位置
に電流阻止領域(11)が形成されていることを特徴と
している。例えば、電流阻止領域は第2導電型半導体で
構成される。
In order to achieve the above object, according to the first to ninth aspects of the present invention, a semiconductor substrate (1) is provided.
0), a current blocking region (11) is formed at a position corresponding to a lower portion of the first electrode (21). For example, the current blocking region is made of the second conductivity type semiconductor.

【0007】このように、半導体基板に電流阻止領域を
形成すれば、エピタキシャル成長工程によらずに、例え
ばイオン注入によって電流阻止領域を形成することがで
きる。このため、エピタキシャル成長工程を増やすこと
無く電流阻止層を形成することができ、効率よく発光し
た光を外部に取り出すことができる。
As described above, when the current blocking region is formed in the semiconductor substrate, the current blocking region can be formed by, for example, ion implantation without depending on the epitaxial growth step. Therefore, the current blocking layer can be formed without increasing the number of epitaxial growth steps, and the emitted light can be efficiently extracted to the outside.

【0008】請求項3に記載の発明においては、低抵抗
半導体層の抵抗率は、第1半導体層の抵抗率よりも小さ
くなっていることを特徴としている。これにより、第1
の電極からの電流が低抵抗半導体層でさらに第1の電極
の外方に広がり、広範囲に電流を流すことができる。こ
れにより、第1の電極の下部に位置する活性層での発光
をほとんど無くすことができ、発光領域をより広げるこ
とができる。
According to a third aspect of the present invention, the resistivity of the low-resistance semiconductor layer is smaller than the resistivity of the first semiconductor layer. Thereby, the first
The current from the electrode spreads further outside the first electrode in the low-resistance semiconductor layer, and the current can flow over a wide range. Thereby, light emission in the active layer located below the first electrode can be almost eliminated, and the light emitting region can be further expanded.

【0009】請求項4に記載の発明においては、電流阻
止領域を形成する不純物の半導体基板中での拡散定数
は、低抵抗半導体層を形成する不純物の該低抵抗半導体
層中での拡散定数よりも小さくなっていることを特徴と
している。これにより、半導体基板上に発光部となる半
導体発光層を形成する際、先に形成した電流阻止領域が
半導体発光層形成時の温度(例えば、エピタキシャル成
長温度)で異常に拡散することが無い構造にすることが
できる。このため、構造に対してのばらつきがなく、安
定した特性を得ることができる。
According to the present invention, the diffusion constant of the impurity forming the current blocking region in the semiconductor substrate is smaller than the diffusion constant of the impurity forming the low resistance semiconductor layer in the low resistance semiconductor layer. Is also smaller. Thus, when a semiconductor light emitting layer serving as a light emitting portion is formed on a semiconductor substrate, a structure in which the previously formed current blocking region does not abnormally diffuse at a temperature at the time of forming the semiconductor light emitting layer (for example, an epitaxial growth temperature). can do. Therefore, there is no variation in the structure, and stable characteristics can be obtained.

【0010】請求項5に記載の発明においては、半導体
基板は炭化珪素で構成され、活性層は窒化物系化合物半
導体で構成されていることを特徴としている。このよう
に構成すれば、炭化珪素が透明であることから、活性層
から放出される光が半導体基板で吸収されず、有効に外
部に取り出されるようにできる。
According to a fifth aspect of the present invention, the semiconductor substrate is made of silicon carbide, and the active layer is made of a nitride-based compound semiconductor. According to this structure, since the silicon carbide is transparent, light emitted from the active layer is not absorbed by the semiconductor substrate and can be effectively extracted to the outside.

【0011】請求項6に記載の発明においては、電流阻
止領域は、半導体基板の表層部に形成されていることを
特徴としている。このように、電流阻止領域を半導体基
板の表層部に形成することにより、電流が流れない領域
が活性層の近くとなり、電流通路をより広げることがで
きる。このため、第1の電極の下部に位置する活性層で
の発光が著しく少なくなり、効率よく発光した光を外部
に取り出すことができる。
According to a sixth aspect of the present invention, the current blocking region is formed in a surface portion of the semiconductor substrate. By forming the current blocking region in the surface layer of the semiconductor substrate in this manner, a region where no current flows becomes closer to the active layer, and the current path can be further expanded. For this reason, light emission in the active layer located below the first electrode is significantly reduced, and the emitted light can be efficiently extracted to the outside.

【0012】請求項7に記載の発明においては、半導体
基板の表面の垂直方向から見て、電流阻止領域が第1の
電極と同等の面積、もしくは第1の電極よりも大きな面
積で構成されていることを特徴としている。これによ
り、活性層に流れる電流が第1の電極より外に広がり、
広い範囲に電流を流すことができる。このため、第1の
電極の下部に位置する活性層での発光が著しく少なくな
り、効率よく発光した光を外部に取り出すことができ
る。
According to the present invention, the current blocking region has an area equal to or larger than the first electrode when viewed from a direction perpendicular to the surface of the semiconductor substrate. It is characterized by having. As a result, the current flowing in the active layer spreads outside the first electrode,
A current can flow in a wide range. For this reason, light emission in the active layer located below the first electrode is significantly reduced, and the emitted light can be efficiently extracted to the outside.

【0013】請求項8に記載の発明においては、電流阻
止領域の抵抗率は、半導体基板のうち該電流阻止領域が
隣接する部分の抵抗率よりも大きくなっていることを特
徴としている。これにより、電流が電流阻止領域に流れ
ることを防止することができ、容易に広い範囲に電流を
流すことができる。このため、第1の電極の下部に位置
する活性層での発光が著しく少なくなり、効率よく発光
した光を外部に取り出すことができる。
[0013] The invention according to claim 8 is characterized in that the resistivity of the current blocking region is higher than the resistivity of a portion of the semiconductor substrate adjacent to the current blocking region. As a result, the current can be prevented from flowing into the current blocking region, and the current can be easily flowed over a wide range. For this reason, light emission in the active layer located below the first electrode is significantly reduced, and the emitted light can be efficiently extracted to the outside.

【0014】請求項9に記載の発明においては、電流阻
止領域は第2導電型半導体で構成されていることを特徴
としている。これにより、電流が電流阻止領域に流れる
ことを防止することができ、容易に広い範囲に電流を流
すことができる。このため、第1の電極の下部に位置す
る活性層での発光が著しく少なくなり、効率よく発光し
た光を外部に取り出すことができる。
According to a ninth aspect of the present invention, the current blocking region is made of a second conductivity type semiconductor. As a result, the current can be prevented from flowing into the current blocking region, and the current can be easily flowed over a wide range. For this reason, light emission in the active layer located below the first electrode is significantly reduced, and the emitted light can be efficiently extracted to the outside.

【0015】請求項10に記載の発明においては、第1
導電型の半導体基板(10)を用意する工程と、半導体
基板の第1所定領域に不純物を導入することにより、電
流阻止領域(11)を形成する工程と、半導体基板上に
発光部となる半導体発光層(12〜16)を形成する工
程と、電流阻止領域の上部に対応する位置を第2所定領
域とし、半導体発光層上の第2所定領域に第1の電極
(21)を形成する工程と、半導体基板の裏面側に第2
の電極(20)を形成する工程と、を備えていることを
特徴としている。
In the invention according to claim 10, the first aspect
A step of preparing a conductive semiconductor substrate (10); a step of forming a current blocking region (11) by introducing an impurity into a first predetermined region of the semiconductor substrate; A step of forming a light emitting layer (12 to 16) and a step of forming a first electrode (21) in a second predetermined area on the semiconductor light emitting layer by setting a position corresponding to an upper part of the current blocking area as a second predetermined area And a second on the back side of the semiconductor substrate.
Forming the electrode (20).

【0016】このように、半導体基板に不純物を導入す
ることによって電流阻止領域を形成しているため、その
後、半導体基板上に通常のエピタキシャル工程を施して
半導体発光層を形成すれば半導体発光装置を形成でき
る。このため、製造工程の簡略化を図ることができ、コ
ストダウンを図ることができる。
As described above, since the current blocking region is formed by introducing impurities into the semiconductor substrate, the semiconductor light emitting device can be manufactured by performing a normal epitaxial process on the semiconductor substrate to form a semiconductor light emitting layer. Can be formed. Therefore, the manufacturing process can be simplified, and the cost can be reduced.

【0017】請求項11に記載の発明においは、第2導
電型不純物を導入することによって電流阻止領域を形成
しているため、容易に電流阻止領域を形成することがで
きる。
In the eleventh aspect of the present invention, since the current blocking region is formed by introducing the second conductivity type impurity, the current blocking region can be easily formed.

【0018】請求項12に記載の発明においては、電流
阻止領域と第1の電極とを同一パターン形状のフォトマ
スクを用いて形成することを特徴としている。これによ
り、同じマスクを使用すればよく、また電流阻止領域と
第1の電極とがマスクずれなく形成されるようにでき
る。
According to a twelfth aspect of the present invention, the current blocking region and the first electrode are formed using a photomask having the same pattern. Thus, the same mask can be used, and the current blocking region and the first electrode can be formed without mask displacement.

【0019】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
Note that the reference numerals in parentheses of the above means indicate the correspondence with specific means described in the embodiments described later.

【0020】[0020]

【発明の実施の形態】以下、図に示す実施形態について
説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiment shown in the drawings will be described below.

【0021】図1に、本発明の第1実施形態にかかわる
半導体発光装置としてのLEDの断面概略図を示す。以
下、図1に基づいてLEDの構造について説明する。
FIG. 1 is a schematic sectional view of an LED as a semiconductor light emitting device according to the first embodiment of the present invention. Hereinafter, the structure of the LED will be described with reference to FIG.

【0022】図1に示すように、半導体基板としてのn
型SiC基板10の所定領域には電流阻止領域としての
p型SiC領域11が形成されている。このp型SiC
領域11は、深さ0.5μm程度で形成されている。
As shown in FIG. 1, n as a semiconductor substrate
A p-type SiC region 11 is formed in a predetermined region of the type SiC substrate 10 as a current blocking region. This p-type SiC
The region 11 is formed with a depth of about 0.5 μm.

【0023】さらに、p型SiC領域11を含むn型S
iC基板10上には、n型窒化物半導体層(半導体層)
12、第1クラッド層としてn型AlGaN層13、活
性層として窒化物系化合物半導体であるInGaN層1
4、第2クラッド層としてp型AlGaN層15、低抵
抗半導体層としてp型GaN層16が順次積層されてい
る。
Further, n-type S including p-type SiC region 11
On the iC substrate 10, an n-type nitride semiconductor layer (semiconductor layer)
12, an n-type AlGaN layer 13 as a first cladding layer, and an InGaN layer 1 of a nitride-based compound semiconductor as an active layer
4. A p-type AlGaN layer 15 as a second cladding layer and a p-type GaN layer 16 as a low resistance semiconductor layer are sequentially stacked.

【0024】そして、n型SiC基板10の裏面にはn
型オーミック電極20が形成されており、p型GaN層
16の表面にはp型オーミック電極21がそれぞれ形成
されている。
The n-type SiC substrate 10 has n
A type ohmic electrode 20 is formed, and a p-type ohmic electrode 21 is formed on the surface of the p-type GaN layer 16.

【0025】本実施形態では、p型オーミック電極21
は、p型SiC領域11の上方において、p型SiC領
域11と略同様の形状で形成されている。これらp型オ
ーミック電極21とp型SiC領域11とを基板上方
(基板表面の垂直方向)から見ると、それぞれの面積が
同等、若しくはp型SiC領域11の方がp型オーミッ
ク電極21よりも大きな面積となるように構成されてい
る。
In this embodiment, the p-type ohmic electrode 21
Is formed above p-type SiC region 11 in substantially the same shape as p-type SiC region 11. When the p-type ohmic electrode 21 and the p-type SiC region 11 are viewed from above the substrate (perpendicular to the substrate surface), the respective areas are equal, or the p-type SiC region 11 is larger than the p-type ohmic electrode 21. It is configured to have an area.

【0026】また、本実施形態では、p型GaN層16
の抵抗率がn型窒化物半導体層12より低くなるように
設定されている。また、電流阻止領域としてのp型Si
C領域11を形成する不純物のn型SiC基板10中で
の拡散定数が、p型GaN層16を形成する不純物のp
型GaN層16中での拡散定数よりも小さくなるように
設定されている。
In this embodiment, the p-type GaN layer 16
Is set to be lower than that of the n-type nitride semiconductor layer 12. Also, p-type Si as a current blocking region
The diffusion constant of the impurity forming the C region 11 in the n-type SiC substrate 10 is determined by the p-type of the impurity forming the p-type GaN layer 16.
It is set to be smaller than the diffusion constant in the type GaN layer 16.

【0027】この半導体発光装置の動作を図2に示す動
作説明図を用いて説明する。まず、p型オーミック電極
21とn型オーミック電極20の間に順方向に電圧を印
加して電流を流すと、電流はp型オーミック電極21か
らp型GaN層16、p型AlGaN層15、InGa
N層14、n型AlGaN層13、n型窒化物半導体層
12、n型SiC基板10と流れ、n型オーミック電極
20に達する。この間、p型オーミック電極21の下方
にp型SiC領域11が形成されているため、電流は、
図2の中の矢印で示すようにp型オーミック電極21の
下方には流れず、p型SiC領域11を避けるように外
に広がる。このため、p型オーミック電極21の下方で
の発光が抑制される。これにより、外部に取り出されな
い光の割合を著しく減少することができ、発光効率を著
しく向上させることができる。特に、本実施形態のよう
に、基板上方から見たときにp型SiC領域11の面積
がp型オーミック電極21と同等若しくはそれより大き
な面積となるようにすれば、p型オーミック電極21に
よって取り出されなくなる光をほぼ無くすことができ
る。そして、p型SiC領域11がn型SiC基板10
の表層部に形成されているため、電流が流れない領域が
活性層(InGaN層14)の近くとなり、電流通路を
より広げることができる。このため、p型オーミック電
極21の下部に位置する活性層での発光が著しく少なく
なり、効率よく発光した光を外部に取り出すことができ
る。
The operation of this semiconductor light emitting device will be described with reference to the operation explanatory diagram shown in FIG. First, when a current is applied by applying a voltage in the forward direction between the p-type ohmic electrode 21 and the n-type ohmic electrode 20, the current flows from the p-type ohmic electrode 21 to the p-type GaN layer 16, the p-type AlGaN layer 15, the InGa
It flows through the N layer 14, the n-type AlGaN layer 13, the n-type nitride semiconductor layer 12, and the n-type SiC substrate 10, and reaches the n-type ohmic electrode 20. During this time, since the p-type SiC region 11 is formed below the p-type ohmic electrode 21, the current is
As shown by the arrow in FIG. 2, it does not flow below the p-type ohmic electrode 21 but spreads out so as to avoid the p-type SiC region 11. Therefore, light emission below the p-type ohmic electrode 21 is suppressed. As a result, the ratio of light that is not extracted to the outside can be significantly reduced, and the luminous efficiency can be significantly improved. In particular, if the area of the p-type SiC region 11 is equal to or larger than the p-type ohmic electrode 21 when viewed from above the substrate as in this embodiment, the p-type ohmic electrode 21 Light that will not be lost can be almost eliminated. Then, the p-type SiC region 11 is
Is formed in the surface layer portion, the region where no current flows becomes close to the active layer (InGaN layer 14), and the current path can be further expanded. For this reason, the light emission in the active layer located below the p-type ohmic electrode 21 is significantly reduced, and the emitted light can be efficiently extracted to the outside.

【0028】また、本実施形態では、p型GaN層16
の抵抗率がn型窒化物半導体層12より低くなるように
設定されているため、p型オーミック電極21からの電
流がp型GaN層16によってさらにp型オーミック電
極21の外方に広がり、より広い範囲に電流を流すこと
が可能となる。このため、p型オーミック電極21の下
部に位置する活性層での発光がほとんど無くなり、より
発光領域を広げることができる。
In this embodiment, the p-type GaN layer 16
Is set to be lower than that of the n-type nitride semiconductor layer 12, the current from the p-type ohmic electrode 21 further spreads outside the p-type ohmic electrode 21 by the p-type GaN layer 16. It is possible to pass a current over a wide range. Therefore, light emission in the active layer located below the p-type ohmic electrode 21 is almost eliminated, and the light emitting region can be further expanded.

【0029】また、電流阻止領域としてのp型SiC領
域11を形成する不純物のn型SiC基板10中での拡
散定数が、p型GaN層16を形成する不純物のp型G
aN層16中での拡散定数よりも小さくなるようにして
いる。このため、n型SiC基板10上に発光部となる
各層を形成する際に、エピタキシャル成長時の温度等に
よって、先に形成されるp型SiC領域11内の不純物
が異常に拡散してしまうことを防止することができる。
The diffusion constant of the impurity forming the p-type SiC region 11 as a current blocking region in the n-type SiC substrate 10 is determined by the impurity of the p-type G
The diffusion constant is set to be smaller than the diffusion constant in the aN layer 16. For this reason, when forming each layer which becomes a light emitting part on the n-type SiC substrate 10, it is considered that the impurity in the p-type SiC region 11 previously formed abnormally diffuses due to the temperature during the epitaxial growth and the like. Can be prevented.

【0030】さらに、p型SiC領域11があるため、
電流がp型SiC領域11を避けてn型SiC基板10
側に流れるようにできる。このため、p型オーミック電
極21の下方に位置する活性層(InGaN層14)か
らの発光がほとんど無くなり、外部に取り出せる光を多
くすることができる。
Further, since there is a p-type SiC region 11,
The current avoids the p-type SiC region 11 and the n-type SiC substrate 10
Can flow to the side. Therefore, light emission from the active layer (InGaN layer 14) located below the p-type ohmic electrode 21 is almost eliminated, and light that can be extracted to the outside can be increased.

【0031】なお、半導体基板(n型SiC基板10)
を炭化珪素で構成し、活性層を窒化物系化合物半導体で
構成している。このような構成によれば、炭化珪素が大
部分の可視光に対して透明であることから、活性層から
放出される光がn型SiC基板10で吸収されず、有効
に外部に取り出されるようにできる。
The semiconductor substrate (n-type SiC substrate 10)
Is made of silicon carbide, and the active layer is made of a nitride-based compound semiconductor. According to such a configuration, since silicon carbide is transparent to most of visible light, light emitted from the active layer is not absorbed by n-type SiC substrate 10 and is effectively extracted to the outside. Can be.

【0032】図3に、図1に示したLEDの製造工程を
表わす断面を示す。以下、図3に基づいてLEDの製造
方法について説明する。
FIG. 3 is a sectional view showing a manufacturing process of the LED shown in FIG. Hereinafter, a method for manufacturing an LED will be described with reference to FIG.

【0033】まず、図3(a)に示すように、例えばn
型SiC基板10を用意する。このn型SiC基板10
の表面に電流阻止層としてのp型SiC領域11を形成
するために、フォトリソグラフィ工程で所定の領域を指
定し、例えば500度以上にSiC基板10を高温にし
たのち、p型不純物としてBをイオン注入する。これに
より、図3(b)に示すように、n型SiC基板10の
表層部に深さ0.5μm程度のp型領域11が形成され
る。
First, as shown in FIG.
A mold SiC substrate 10 is prepared. This n-type SiC substrate 10
In order to form a p-type SiC region 11 as a current blocking layer on the surface of the substrate, a predetermined region is designated by a photolithography process, and after elevating the temperature of the SiC substrate 10 to, for example, 500 degrees or more, B is added as a p-type impurity. Ions are implanted. Thus, as shown in FIG. 3B, a p-type region 11 having a depth of about 0.5 μm is formed in the surface layer of the n-type SiC substrate 10.

【0034】次に、図3(c)に示すように、MOCV
D法により、p型SiC領域11を含むn型SiC基板
10の表面に、n型窒化物半導体層12、n型AlGa
N層13、InGaN層14、p型AlGaN層15、
p型GaN層16を順次エピタキシャル成長させる。
Next, as shown in FIG.
The N-type nitride semiconductor layer 12 and the n-type AlGa are formed on the surface of the n-type SiC substrate 10 including the p-type SiC region 11 by the D method.
N layer 13, InGaN layer 14, p-type AlGaN layer 15,
The p-type GaN layer 16 is sequentially epitaxially grown.

【0035】このとき、例えば、n型窒化物半導体層1
2は不純物濃度が0.2〜2×10 18cm-3程度、n型
AlGaN層13は不純物濃度が0.5〜4×1018
-3程度、p型AlGaN層15は不純物濃度が0.2
〜1×1018cm-3程度、p型GaN層16は不純物濃
度が2〜6×1018cm-3程度となるようにしている。
At this time, for example, the n-type nitride semiconductor layer 1
2 has an impurity concentration of 0.2 to 2 × 10 18cm-3Degree, n-type
The AlGaN layer 13 has an impurity concentration of 0.5 to 4 × 1018c
m-3The p-type AlGaN layer 15 has an impurity concentration of 0.2
~ 1 × 1018cm-3The p-type GaN layer 16 has a high impurity concentration.
Degree is 2-6 × 1018cm-3It is about to be.

【0036】そして、図3(d)に示すように、n型S
iC層10の裏面にn型オーミック電極20を形成し、
p型GaN層16の上にp型オーミック電極21をパタ
ーニングする。ここで、p型オーミック電極21をパタ
ーニングする際、p型SiC領域11の形成に使用した
同一のフォトマスク、又は同一パターン(白黒反転も含
む)であるフォトマスクを使用する。例えば、同一のフ
ォトマスクを使用する場合には、p型オーミック電極2
1のパターニング工程とp型SiC領域11の形成工程
のいずれか一方の工程でポジレジストを使用し、もう一
方の工程でネガレジストを使用することで対応できる。
これにより、マスクの共有化を図ることができると共
に、マスクずれ無くp型SiC領域11とp型オーミッ
ク電極21とを形成することができる。
Then, as shown in FIG.
forming an n-type ohmic electrode 20 on the back surface of the iC layer 10;
The p-type ohmic electrode 21 is patterned on the p-type GaN layer 16. Here, when patterning the p-type ohmic electrode 21, the same photomask used to form the p-type SiC region 11 or a photomask having the same pattern (including black and white inversion) is used. For example, when using the same photomask, the p-type ohmic electrode 2
This can be achieved by using a positive resist in one of the patterning step 1 and the step of forming the p-type SiC region 11 and using a negative resist in the other step.
As a result, the mask can be shared, and the p-type SiC region 11 and the p-type ohmic electrode 21 can be formed without mask displacement.

【0037】このように、n型SiC基板10にp型不
純物を導入することによってp型SiC領域11を形成
しているため、その後、n型SiC基板10上に通常の
エピタキシャル工程を施して半導体発光層12〜16を
形成すればLEDを形成できる。このため、製造工程の
簡略化を図ることができ、コストダウンを図ることがで
きる。 (他の実施形態)なお、本発明は、上記実施形態に限定
されるものではない。例えば、上記実施形態では、基板
10にSiCを用いたが、他の材料であるGaNやZn
Oを用いていも良い。また、基板10をn型としたが、
p型とし、発光層を構成する各層の導電型を逆にしても
良い。さらに、低抵抗層としてp型GaN層16を用い
たが、p型InGaN、又は他の窒化物半導体層として
もよく、窒化化合物層を2層以上にしてもよい。その
他、エピタキシャル層と基板とも上記の半導体材料に限
定するものではなく、他の半導体材料を用いても良い。
As described above, since the p-type SiC region 11 is formed by introducing the p-type impurity into the n-type SiC substrate 10, the semiconductor is then subjected to a normal epitaxial process on the n-type SiC substrate 10. If the light emitting layers 12 to 16 are formed, an LED can be formed. Therefore, the manufacturing process can be simplified, and the cost can be reduced. (Other Embodiments) The present invention is not limited to the above embodiment. For example, in the above embodiment, SiC was used for the substrate 10, but other materials such as GaN and Zn
O may be used. Further, although the substrate 10 is made n-type,
The conductivity type of each layer constituting the light emitting layer may be reversed. Further, although the p-type GaN layer 16 is used as the low-resistance layer, the p-type InGaN or another nitride semiconductor layer may be used, and two or more nitride compound layers may be used. In addition, the epitaxial layer and the substrate are not limited to the above semiconductor materials, and other semiconductor materials may be used.

【0038】また、n型またはp型基板10に対し、同
一の導電型で高抵抗な領域を形成し、これを電流阻止領
域としてもよい。
Alternatively, a high-resistance region of the same conductivity type may be formed in the n-type or p-type substrate 10 and used as a current blocking region.

【0039】さらに、エピタキシャル成長法としてMO
CVD法を用いて行ったが、MBE(分子線エピタキシ
ャル成長)法を用いても良い。
Further, MO is used as an epitaxial growth method.
Although the CVD method was used, an MBE (Molecular Beam Epitaxial Growth) method may be used.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用した一実施形態におけるLEDの
断面構成を示す図である。
FIG. 1 is a diagram showing a cross-sectional configuration of an LED according to an embodiment to which the present invention is applied.

【図2】図1に示すLEDの動作を示した図である。FIG. 2 is a diagram showing an operation of the LED shown in FIG.

【図3】図1に示すLEDの製造工程を示した図であ
る。
FIG. 3 is a view showing a manufacturing process of the LED shown in FIG. 1;

【図4】従来のLEDの断面構成を示す図である。FIG. 4 is a diagram showing a cross-sectional configuration of a conventional LED.

【符号の説明】[Explanation of symbols]

10…n型SiC基板、11…p型SiC領域、12…
n型窒化物半導体層、13…n型AlGaN層、14…
InGaN層、15…p型AlGaN層、16…p型G
aN層、20…n型オーミック電極、21…p型オーミ
ック電極。
10 ... n-type SiC substrate, 11 ... p-type SiC region, 12 ...
n-type nitride semiconductor layer, 13 ... n-type AlGaN layer, 14 ...
InGaN layer, 15 ... p-type AlGaN layer, 16 ... p-type G
aN layer, 20 ... n-type ohmic electrode, 21 ... p-type ohmic electrode.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型の半導体基板(10)と、前
記半導体基板上に形成された発光部となる半導体発光層
(12〜16)と、前記半導体層上に部分的に形成され
た第1の電極(21)と、前記半導体基板の裏面に形成
された第2の電極(20)とを備えた半導体発光装置に
おいて、 前記半導体基板のうち、前記第1の電極の下部に対応す
る位置に電流阻止領域(11)が形成されていることを
特徴とする半導体発光装置。
1. A semiconductor substrate of a first conductivity type, a semiconductor light emitting layer serving as a light emitting portion formed on the semiconductor substrate, and a semiconductor light emitting layer partially formed on the semiconductor layer. In a semiconductor light emitting device provided with a first electrode (21) and a second electrode (20) formed on the back surface of the semiconductor substrate, the semiconductor light emitting device corresponds to a portion of the semiconductor substrate below the first electrode. A semiconductor light emitting device, wherein a current blocking region (11) is formed at a position.
【請求項2】 第1導電型の半導体基板(10)と、前
記半導体基板上に形成された第1導電型の第1半導体層
(12)と、前記第1半導体層の上に順に積層形成され
た第1導電型のクラッド層(13)、活性層(14)、
及び第2導電型の第2クラッド層(15)と、前記第2
クラッド層の上に形成された第2導電型の低抵抗半導体
層(16)と、前記低抵抗半導体層の上に部分的に形成
された第1の電極(21)と、前記半導体基板の裏面側
に形成された第2の電極(20)とを備えた半導体発光
装置において、 前記半導体基板のうち、前記第1の電極の下部に対応す
る位置に電流阻止領域(11)が形成されていることを
特徴とする半導体発光装置。
2. A first conductive type semiconductor substrate (10), a first conductive type first semiconductor layer (12) formed on the semiconductor substrate, and a stacked layer formed on the first semiconductor layer in this order. The first conductive type clad layer (13), the active layer (14),
A second cladding layer (15) of the second conductivity type;
A second conductive type low-resistance semiconductor layer (16) formed on the cladding layer, a first electrode (21) partially formed on the low-resistance semiconductor layer, and a back surface of the semiconductor substrate; And a second electrode (20) formed on the side of the semiconductor light emitting device, wherein a current blocking region (11) is formed in the semiconductor substrate at a position corresponding to a lower portion of the first electrode. A semiconductor light emitting device characterized by the above-mentioned.
【請求項3】 前記低抵抗半導体層の抵抗率は、前記第
1半導体層の抵抗率よりも小さくなっていることを特徴
とする請求項2に記載の半導体発光装置。
3. The semiconductor light emitting device according to claim 2, wherein the resistivity of the low-resistance semiconductor layer is smaller than the resistivity of the first semiconductor layer.
【請求項4】 前記電流阻止領域を形成する不純物の前
記半導体基板中での拡散定数は、前記低抵抗半導体層を
形成する不純物の該低抵抗半導体層中での拡散定数より
も小さくなっていることを特徴とする請求項2又は3に
記載の半導体発光装置。
4. The diffusion constant of the impurity forming the current blocking region in the semiconductor substrate is smaller than the diffusion constant of the impurity forming the low resistance semiconductor layer in the low resistance semiconductor layer. The semiconductor light emitting device according to claim 2, wherein:
【請求項5】 前記半導体基板は炭化珪素で構成され、
前記活性層は窒化物系化合物半導体で構成されているこ
とを特徴とする請求項2乃至4のいずれか1つに記載の
半導体発光装置。
5. The semiconductor substrate is made of silicon carbide.
The semiconductor light emitting device according to claim 2, wherein the active layer is made of a nitride-based compound semiconductor.
【請求項6】 前記電流阻止領域は、前記半導体基板の
表層部に形成されていることを特徴とする請求項1乃至
5のいずれか1つに記載の半導体発光装置。
6. The semiconductor light emitting device according to claim 1, wherein the current blocking region is formed in a surface layer of the semiconductor substrate.
【請求項7】 前記半導体基板の表面の垂直方向から見
て、前記電流阻止領域が前記第1の電極と同等の面積、
もしくは前記第1の電極よりも大きな面積で構成されて
いることを特徴とする請求項1乃至6のいずれか1つに
記載の半導体発光装置。
7. The current blocking region has an area equivalent to that of the first electrode when viewed from a direction perpendicular to the surface of the semiconductor substrate.
7. The semiconductor light emitting device according to claim 1, wherein the semiconductor light emitting device has a larger area than the first electrode. 8.
【請求項8】 前記電流阻止領域の抵抗率は、前記半導
体基板のうち該電流阻止領域が隣接する部分の抵抗率よ
りも大きくなっていることを特徴する請求項1乃至7の
いずれか1つに記載の半導体発光装置。
8. The semiconductor device according to claim 1, wherein the resistivity of the current blocking region is higher than that of a portion of the semiconductor substrate adjacent to the current blocking region. The semiconductor light emitting device according to claim 1.
【請求項9】 前記電流阻止領域は第2導電型半導体で
構成されていることを特徴とする請求項1乃至8のいず
れか1つに記載の半導体発光装置。
9. The semiconductor light emitting device according to claim 1, wherein the current blocking region is made of a second conductivity type semiconductor.
【請求項10】 第1導電型の半導体基板(10)を用
意する工程と、 前記半導体基板の第1所定領域に不純物を導入すること
により、電流阻止領域(11)を形成する工程と、 前記半導体基板上に発光部となる半導体発光層(12〜
16)を形成する工程と、 前記電流阻止領域の上部に対応する位置を第2所定領域
とし、前記半導体発光層上の前記第2所定領域に第1の
電極(21)を形成する工程と、 前記半導体基板の裏面側に第2の電極(20)を形成す
る工程と、を備えていることを特徴とする半導体発光装
置の製造方法。
10. A step of preparing a semiconductor substrate (10) of a first conductivity type; a step of forming a current blocking region (11) by introducing an impurity into a first predetermined region of the semiconductor substrate; A semiconductor light-emitting layer (12-
16) forming a first electrode (21) in the second predetermined region on the semiconductor light emitting layer, wherein a position corresponding to an upper part of the current blocking region is set as a second predetermined region; Forming a second electrode (20) on the back side of the semiconductor substrate.
【請求項11】 前記第1所定領域に導入する不純物
は、第2導電型不純物であることを特徴とする半導体発
光装置の製造方法。
11. A method for manufacturing a semiconductor light emitting device, wherein the impurity introduced into the first predetermined region is a second conductivity type impurity.
【請求項12】 前記電流阻止領域と前記第1の電極と
を同一パターン形状のフォトマスクを用いて形成するこ
とを特徴とする請求項10または11に記載の半導体発
光装置の製造方法。
12. The method according to claim 10, wherein the current blocking region and the first electrode are formed using a photomask having the same pattern.
JP2000005959A 2000-01-07 2000-01-07 Semiconductor light emitting device and its manufacturing method Pending JP2001196629A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000005959A JP2001196629A (en) 2000-01-07 2000-01-07 Semiconductor light emitting device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000005959A JP2001196629A (en) 2000-01-07 2000-01-07 Semiconductor light emitting device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2001196629A true JP2001196629A (en) 2001-07-19

Family

ID=18534559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000005959A Pending JP2001196629A (en) 2000-01-07 2000-01-07 Semiconductor light emitting device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2001196629A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006004042A1 (en) * 2004-07-07 2006-01-12 Sanken Electric Co., Ltd. Semiconductor light emitting element and production method therefor
JP2008021905A (en) * 2006-07-14 2008-01-31 Sharp Corp Semiconductor laser element, method for manufacturing the same, and application system
JP2009123720A (en) * 2007-11-09 2009-06-04 Sanken Electric Co Ltd Semiconductor light-emitting device and its manufacturing method
KR100918830B1 (en) * 2007-11-19 2009-09-25 삼성전기주식회사 VERTICALLY STRUCTURED GaN TYPE LED DEVICEE AND METHOD OF MANUFACTURING THE SAME

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006004042A1 (en) * 2004-07-07 2006-01-12 Sanken Electric Co., Ltd. Semiconductor light emitting element and production method therefor
JP2006024701A (en) * 2004-07-07 2006-01-26 Sanken Electric Co Ltd Semiconductor light-emitting device and manufacturing method thereof
US7675070B2 (en) 2004-07-07 2010-03-09 Sanken Electric Co., Ltd. LED having a reflector layer of improved contact ohmicity
JP2008021905A (en) * 2006-07-14 2008-01-31 Sharp Corp Semiconductor laser element, method for manufacturing the same, and application system
JP2009123720A (en) * 2007-11-09 2009-06-04 Sanken Electric Co Ltd Semiconductor light-emitting device and its manufacturing method
KR100918830B1 (en) * 2007-11-19 2009-09-25 삼성전기주식회사 VERTICALLY STRUCTURED GaN TYPE LED DEVICEE AND METHOD OF MANUFACTURING THE SAME

Similar Documents

Publication Publication Date Title
JP2828187B2 (en) Gallium nitride based compound semiconductor light emitting device
JPH11150303A (en) Light emitting parts
US20050225973A1 (en) LED with series-connected monolithically integrated mesas
US20070194330A1 (en) High efficiency LEDs with tunnel junctions
JP2008529271A (en) LED with current confinement structure and rough surface treatment
JP2009260246A (en) Semiconductor light-emitting device, optical print head, and image forming appparatus
JP2003524901A (en) Semiconductor structural element for emitting electromagnetic radiation and method of manufacturing the same
JPH08153892A (en) Semiconductor light emitting element and fabrication thereof
KR100744941B1 (en) Electrode structure, semiconductor light-emitting device provided with the same and method for manufacturing the same
KR20200087881A (en) Method of forming a p-type layer for a light emitting device
JP2001196629A (en) Semiconductor light emitting device and its manufacturing method
JP3934730B2 (en) Semiconductor light emitting device
US6881978B2 (en) Semiconductor epitaxial structure and semiconductor light-emitting device
KR20050035325A (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR100743468B1 (en) Iii-nitride semiconductor light emitting device
JP3151096B2 (en) Semiconductor light emitting device
JP3717284B2 (en) LIGHT EMITTING ELEMENT, LIGHT EMITTING ELEMENT ARRAY, AND LIGHT EMITTING ELEMENT MANUFACTURING METHOD
KR100576847B1 (en) Gallium nitride based semiconductor light emitting diode and method of producing the same
KR20050031602A (en) Nitride semiconductor light emitting device and method for manufacturing the same
JP3978581B2 (en) Semiconductor light emitting device and manufacturing method thereof
JPH07254731A (en) Light emitting element
US11764330B2 (en) Optoelectronic semiconductor component having a semiconductor contact layer and method for producing the optoelectronic semiconductor component
JP3638413B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20030066957A (en) Method for manufacturing a light emitting device made from Ⅲ-Ⅴgroup chemical compound semiconductor
KR100395660B1 (en) Method for fabricating nitride compound semiconductor light emitting device having tunnel junction layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707