KR100744941B1 - Electrode structure, semiconductor light-emitting device provided with the same and method for manufacturing the same - Google Patents

Electrode structure, semiconductor light-emitting device provided with the same and method for manufacturing the same Download PDF

Info

Publication number
KR100744941B1
KR100744941B1 KR1020030100619A KR20030100619A KR100744941B1 KR 100744941 B1 KR100744941 B1 KR 100744941B1 KR 1020030100619 A KR1020030100619 A KR 1020030100619A KR 20030100619 A KR20030100619 A KR 20030100619A KR 100744941 B1 KR100744941 B1 KR 100744941B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
conductive
type semiconductor
emitting device
Prior art date
Application number
KR1020030100619A
Other languages
Korean (ko)
Other versions
KR20050068807A (en
Inventor
조제희
이정욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020030100619A priority Critical patent/KR100744941B1/en
Publication of KR20050068807A publication Critical patent/KR20050068807A/en
Application granted granted Critical
Publication of KR100744941B1 publication Critical patent/KR100744941B1/en

Links

Images

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 발광 소자의 전극 구조, 이를 채용한 반도체 발광소자 및 그 제조 방법이 개시된다. 개시된 반도체 발광소자는 부전도성 기판, 부전도성 기판 상에 형성된 제 1 하부 클래드층, 제 1 하부 클래드층 상에 소정 형상을 갖으며 형성된 도전층, 도전층의 소정 영역 상에 형성된 제 2 하부 클래드층, 제 2 하부 클래드층 상에 형성된 활성영역, 활성영역 상에 형성된 상부 클래드층, 상부 클래드층 상에 형성된 상부 전극 및 도전층과 전기적으로 연결되며 도전층의 나머지 영역 상에 형성되는 하부 전극을 포함한다. 따라서, 종래 반도체 발광소자에 있어서 문제가 되었던 전류 모임 현상을 해결한 수직 구조의 반도체 발광 소자를 구현함으로써 동작전압을 감소시킬 수 있는효과가 있다. Disclosed are an electrode structure of a semiconductor light emitting device, a semiconductor light emitting device employing the same, and a manufacturing method thereof. The disclosed semiconductor light emitting device includes a non-conductive substrate, a first lower clad layer formed on the non-conductive substrate, a conductive layer having a predetermined shape on the first lower clad layer, and a second lower clad layer formed on a predetermined region of the conductive layer. And an active region formed on the second lower clad layer, an upper clad layer formed on the active region, an upper electrode formed on the upper clad layer, and a lower electrode electrically connected to the conductive layer and formed on the remaining region of the conductive layer. do. Therefore, there is an effect that the operating voltage can be reduced by implementing a semiconductor light emitting device having a vertical structure that solves the current gathering phenomenon that has been a problem in the conventional semiconductor light emitting device.

Description

전극 구조체, 이를 구비하는 반도체 발광소자 및 그 제조방법{Electrode structure, semiconductor light-emitting device provided with the same and method for manufacturing the same}Electrode structure, semiconductor light emitting device having same and method for manufacturing the same {Electrode structure, semiconductor light-emitting device provided with the same and method for manufacturing the same}

도 1은 종래 기술에 따라 제조된 반도체 발광 소자를 설명하기 위한 개략적인 단면도이다. 1 is a schematic cross-sectional view for describing a semiconductor light emitting device manufactured according to the prior art.

도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따라 반도체 발광 소자를 제조하기 위한 방법을 설명하기 위한 단면도들이다. 2A to 2F are cross-sectional views illustrating a method for manufacturing a semiconductor light emitting device according to a preferred embodiment of the present invention.

도 3a는 본 발명의 바람직한 실시예에 따라 형성된 전극 구조를 설명하기 위한 평면도이다. 3A is a plan view illustrating an electrode structure formed according to a preferred embodiment of the present invention.

도 3b는 본 발명의 바람직한 다른 실시예에 따라 형성된 전극 구조를 설명하기 위한 평면도이다. 3B is a plan view illustrating an electrode structure formed according to another exemplary embodiment of the present invention.

도 4는 본 발명의 바람직한 실시예에 따른 반도체 발광 소자를 설명하기 위한 단면도이다. 4 is a cross-sectional view for describing a semiconductor light emitting device according to an embodiment of the present invention.

도 5a 내지 도 5h는 본 발명의 바람직한 또 다른 실시예에 따라 반도체 발광 소자를 제조하기 위한 방법을 설명하기 위한 단면도들이다. 5A to 5H are cross-sectional views illustrating a method for manufacturing a semiconductor light emitting device according to another exemplary embodiment of the present invention.

*도면의 주요 부분에 대한 부호설명** Description of Signs of Major Parts of Drawings *

100, 200: 반도체 발광 소자 102, 202: 투명 기판 100, 200: semiconductor light emitting element 102, 202: transparent substrate                 

104, 204: 제 1 하부 클래드층 106, 106A, 106B, 206: 도전층 104, 204: first lower clad layer 106, 106A, 106B, 206: conductive layer

208: 보조층 110, 210: 제 2 하부 클래드층208: auxiliary layer 110 and 210: second lower clad layer

112, 212: 활성층 114, 214: 상부 클래드층112, 212: active layer 114, 214: upper clad layer

116, 116A, 116B: n-형 전극 118, 218: p-형 전극116, 116A, 116B: n-type electrode 118, 218: p-type electrode

본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서, 보다 상세하게는, 반도체 발광 소자의 전극 구조, 이를 채용한 반도체 발광소자 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to an electrode structure of a semiconductor light emitting device, a semiconductor light emitting device employing the same, and a manufacturing method thereof.

일반적으로, 질화물계 화합물 반도체는 가시광 발광 소자용으로 많이 이용되고 있으며, 청색, 녹색의 가시광 영역을 거쳐 현재 백색 발광 소자를 위한 자외선 영역으로 발전되고 있다. 또한, 질화물계 화합물 반도체는 청색과 녹색 및 자외선 영역의 빛을 낼 수 있는 발광소자 및 고밀도 광 기록 장치의 광원으로 사용될 수 있다. In general, nitride-based compound semiconductors are widely used for visible light emitting devices, and are currently being developed as ultraviolet rays for white light emitting devices through blue and green visible light regions. In addition, the nitride compound semiconductor can be used as a light source for emitting light and a high density optical recording device capable of emitting light in the blue, green, and ultraviolet regions.

또한, 정보 기록의 고밀도화가 진행됨에 따라, 가시광 레이저 발진이 가능하며 천이 방식이 직접 천이형이기 때문에 발광 효율이 높은 동시에 빛의 삼원색의 하나인 청색 레이저 발진이 가능한 특성을 갖는 Ⅲ-Ⅴ족 질화물 반도체가 오늘날 특히 주목 되고 있다. In addition, as the density of information recording increases, visible light laser oscillation is possible, and since the transition method is a direct transition type, group III-V nitride semiconductors having high luminous efficiency and blue laser oscillation, which is one of the three primary colors of light, are possible. Is especially noteworthy today.

도 1은 종래 기술에 따라 제조된 질화물 반도체 발광 소자를 설명하기 위한 개략적인 단면도이다. 1 is a schematic cross-sectional view for describing a nitride semiconductor light emitting device manufactured according to the prior art.

도 1에 도시한 바와 같이, 질화물 반도체 발광 소자(10)는 사파이어(Al2O3) 또는 실리콘 카바이드(SiC)와 같은 투명한 물질로 이루어진 투명 기판(12), 투명 기판(12) 상에 순차적으로 적층되어 형성되는 n-AlGaN/GaN으로 이루어진 하부 클래드층(14), 활성 영역(16), 상부 클래드층(18), 전류 확산층(20) 및 p-형 전극(22)과 하부 클래드층(14)의 소정 영역에 형성된 n-형 전극(24)을 포함한다. As shown in FIG. 1, the nitride semiconductor light emitting device 10 is sequentially formed on a transparent substrate 12 and a transparent substrate 12 made of a transparent material such as sapphire (Al 2 O 3 ) or silicon carbide (SiC). A lower cladding layer 14, an active region 16, an upper cladding layer 18, a current diffusion layer 20, and a p-type electrode 22 and a lower cladding layer 14 formed of n-AlGaN / GaN formed by being stacked. N-type electrode 24 formed in a predetermined region of the substrate.

전술한 구조의 질화물 반도체 발광 소자(10)의 광효율은 활성 영역(16)에서의 전자와 정공의 재결합(recombination)에만 의존할뿐 아니라, 상부 클래드층(18) 내의 전류의 확산에도 또한 의존한다. 즉, 반도체 발광 소자(10)의 효율적인 동작을 위하여 p-형 전극(22)에 의하여 주입되는 전류는 반드시 측면 방향으로 고르게 분포하여야 하며, 측면 방향으로 고르게 분포된 전류가 이중-헤테로 구조의 AlGaInN의 p-n 접합을 가로질러 흐름으로써 빛이 고르게 발생된다. The light efficiency of the nitride semiconductor light emitting device 10 having the above-described structure depends not only on recombination of electrons and holes in the active region 16 but also on the diffusion of current in the upper clad layer 18. That is, for efficient operation of the semiconductor light emitting device 10, the current injected by the p-type electrode 22 must be evenly distributed in the lateral direction, and the current evenly distributed in the lateral direction is obtained by AlGaInN of the double-hetero structure. Light is evenly generated by flowing across the pn junction.

하지만, p-형의 AlGaInN으로 이루어진 상부 클래드층(18)이 높은 농도의 불순물 농도를 갖도록 도핑되는 것이 어렵다. 더욱이, p-형의 AlGaInN의 반도체에서 정공의 이동도가 매우 낮은 반면, 전류 확산층(20)에서는 p-형 전극(22)로부터 주입된 전류가 매우 빠르게 흐르게 된다. 따라서, 경로 B를 따라 흐르는 전자와 경로 A를 따라 흐르는 전자의 경로의 차이로 인하여 전류가 일정한 영역까지만 확산되는 문제점이 발생된다. However, it is difficult for the upper clad layer 18 made of p-type AlGaInN to be doped to have a high concentration of impurity. Moreover, while the mobility of holes is very low in the p-type AlGaInN semiconductor, the current injected from the p-type electrode 22 flows very fast in the current diffusion layer 20. Therefore, a problem arises in that a current diffuses only to a certain region due to a difference between a path of electrons flowing along the path B and an electron flowing along the path A.

또한, 전술한 문제점으로 인하여 p-형의 AlGaInN의 상부 클래드층(18)의 전 기 저항(electrical resistivity)이 상당히 높아지게 되어 전류를 확산시키는데 제약이 따르게 되며, 이러한 결과, 경로 B의 경우 p-형 전극(22)과 전기적으로 결합된 전류 확산층(20)의 반대편 아래에 전류가 농축되는 현상이 발생된다. 이러한 현상을 흔히 전류 모임(current crowding) 현상이라고 칭한다. In addition, due to the above-described problems, the electrical resistivity of the upper cladding layer 18 of the p-type AlGaInN is considerably higher, which results in a restriction in spreading current. A phenomenon occurs in which current is concentrated under the opposite side of the current spreading layer 20 electrically coupled with the electrode 22. This phenomenon is often referred to as current crowding phenomenon.

본 발명은 상기한 바와 같은 문제점을 개선하기 위하여 창출된 것으로서, 본 발명이 이루고자 하는 기술적인 과제는 활성 영역에 균일하게 전류를 확산시킬 수 있는 n-형 전극 구조체 및 그 제조 방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and a technical problem to be achieved by the present invention is to provide an n-type electrode structure and a method for manufacturing the same, which can uniformly spread current in an active region.

본 발명이 이루고자 하는 다른 기술적 과제는 활성 영역에 균일하게 전류를 확산시킬 수 있는 n-형 전극 구조체를 구비하는 반도체 발광 소자 및 그 제조 방법을 제공하는 것이다. Another object of the present invention is to provide a semiconductor light emitting device having an n-type electrode structure capable of uniformly spreading current in an active region, and a method of manufacturing the same.

상기한 목적을 달성하기 위한 본 발명의 한 유형에 따르면 부전도성 기판 및 상기 부전도성 기판 상에 n-형 반도체층을 구비하는 수평구조의 반도체 발광소자에 있어서, n-형 반도체층의 소정영역에 형성되는 n-형 전극과, n-형 반도체층의 내에 형성되며 n-형 전극과 전기적으로 연결되어 전류를 n-형 반도체층 내에 균일하게 확산시키는 도전층을 포함하는 전극 구조체가 제공된다. According to one type of the present invention for achieving the above object, in a semiconductor light emitting device having a non-conductive substrate and a horizontal structure having an n-type semiconductor layer on the non-conductive substrate, a predetermined region of the n-type semiconductor layer An electrode structure is provided that includes an n-type electrode to be formed and a conductive layer formed in the n-type semiconductor layer and electrically connected to the n-type electrode to uniformly diffuse current in the n-type semiconductor layer.

본 발명의 다른 유형에 따르면, 부전도성 기판과, 부전도성 기판 상에 형성된 제 1 하부 클래드층과, 제 1 하부 클래드층 상에 소정 형상을 갖으며 형성된 도전층과, 도전층의 소정 영역 상에 형성된 제 2 하부 클래드층과, 제 2 하부 클래드 층 상에 형성된 활성영역과, 활성영역 상에 형성된 상부 클래드층과, 상부 클래드층 상에 형성된 상부 전극 및 도전층과 전기적으로 연결되며 도전층의 나머지 영역 상에 형성되는 하부 전극을 포함하는 반도체 발광소자가 제공된다. According to another type of the invention, a non-conductive substrate, a first lower clad layer formed on the non-conductive substrate, a conductive layer having a predetermined shape on the first lower clad layer, and a predetermined region of the conductive layer A second lower clad layer formed, an active region formed on the second lower clad layer, an upper clad layer formed on the active region, an upper electrode and a conductive layer formed on the upper clad layer and electrically connected to the rest of the conductive layer. A semiconductor light emitting device including a lower electrode formed on an area is provided.

본 발명의 또 다른 유형에 따르면, 부전도성 기판 및 상기 부전도성 기판 상에 n-형 반도체층을 구비하는 수평구조의 반도체 발광소자에 있어서, n-형 반도체층 상에 소정 형상을 갖는 도전층을 형성하는 단계와, 소정 형상의 도전층 상에 n-형 반도체층과 동일한 유형의 반도체층을 재성장시키는 단계와, 재성장된 반도체층 상에 활성영역 및 p-형 반도체층을 형성하는 단계와, p-형 반도체층 및 상기 활성영역을 상기 패터닝된 도전층이 노출될 때 까지 소정 형상으로 패터닝하는 단계와, 패터닝된 p-형 반도체층 상에 p-형 전극을 형성하는 단계 및 노출된 패터닝된 도전층과 전기적으로 연결되도록 n-형 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법이 제공된다. According to another type of the invention, in the semiconductor light emitting device of the horizontal structure having a non-conductive substrate and an n- type semiconductor layer on the non-conductive substrate, a conductive layer having a predetermined shape on the n- type semiconductor layer Forming a layer, regrowing a semiconductor layer of the same type as an n-type semiconductor layer on a conductive layer of a predetermined shape, forming an active region and a p-type semiconductor layer on the regrown semiconductor layer, and p Patterning a -type semiconductor layer and the active region into a predetermined shape until the patterned conductive layer is exposed, forming a p-type electrode on the patterned p-type semiconductor layer, and exposing the patterned conductive layer A method of manufacturing a semiconductor light emitting device is provided, comprising forming an n-type electrode in electrical connection with a layer.

본 발명의 또 다른 유형에 따르면, 부전도성 기판 및 상기 부전도성 기판 상에 n-형 반도체층을 구비하는 수평구조의 반도체 발광소자에 있어서, n-형 반도체층 상에 소정 형상을 갖는 도전층을 형성하는 단계와, n-형 반도체층을 트렌치 형상으로 식각하는 단계와, 트렌치 내에 도전물질을 소정 높이 까지 충진함으로써 패터닝된 도전층을 형성하는 단계와, n-형 반도체층을 재성장시키는 단계와, 재성장된 n-형 반도체층 상에 활성영역 및 p-형 반도체층을 형성하는 단계와, p-형 반도체층 및 활성영역을 상기 패터닝된 도전층이 노출될 때 까지 소정 형상으로 패터닝하는 단계와, 패터닝된 p-형 반도체층 상에 p-형 전극을 형성하는 단계 및 노출된 패터닝된 도전층과 전기적으로 연결되도록 n-형 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법이 제공된다. According to another type of the invention, in the semiconductor light emitting device of the horizontal structure having a non-conductive substrate and an n- type semiconductor layer on the non-conductive substrate, a conductive layer having a predetermined shape on the n- type semiconductor layer Forming a patterned layer, etching the n-type semiconductor layer into a trench shape, forming a patterned conductive layer by filling a conductive material to a predetermined height in the trench, regrowing the n-type semiconductor layer, Forming an active region and a p-type semiconductor layer on the regrown n-type semiconductor layer, patterning the p-type semiconductor layer and the active region into a predetermined shape until the patterned conductive layer is exposed; Forming a p-type electrode on the patterned p-type semiconductor layer and forming an n-type electrode in electrical connection with the exposed patterned conductive layer The method of manufacturing a light emitting device is provided.

이하, 첨부된 도면을 참조하면서 본 발명에 따른 저접촉 저항 및 고반사도를 동시에 만족할 수 있는 고반사막 전극 구조와, 이를 구비하는 반도체 발광 소자 및 그 제조방법의 바람직한 실시예들을 상세히 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 나타낸다. Hereinafter, with reference to the accompanying drawings will be described in detail a high reflective film electrode structure that can satisfy the low contact resistance and high reflectivity according to the present invention, a semiconductor light emitting device having the same and a method of manufacturing the same in detail. Like reference numerals in the following drawings denote like elements.

도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따라 반도체 발광 소자를 제조하기 위한 방법을 설명하기 위한 단면도들이다. 2A to 2F are cross-sectional views illustrating a method for manufacturing a semiconductor light emitting device according to a preferred embodiment of the present invention.

먼저, 도 2a에 도시한 바와 같이, 투명 기판(102) 상에 제 1 하부 클래드층(104)를 형성한다. 본 발명의 바람직한 실시예에서는 투명 기판(104)은 사파이어 기판으로 하였으며, 제 1 하부 클래드층(104)은 n-형의 AlGaN/GaN으로 형성하였다. 비록, 도면에 도시하지는 않았지만, 투명 기판(102)과 제 1 하부 클래드층(104) 사이에 GaN 계열의 Ⅲ-Ⅴ족 질화물 화합물로 이루어진 화합물 반도체층을 더 형성할 수도 있다. First, as shown in FIG. 2A, the first lower clad layer 104 is formed on the transparent substrate 102. In a preferred embodiment of the present invention, the transparent substrate 104 is a sapphire substrate, and the first lower clad layer 104 is formed of n-type AlGaN / GaN. Although not shown in the drawings, a compound semiconductor layer made of GaN-based group III-V nitride compound may be further formed between the transparent substrate 102 and the first lower clad layer 104.

이어서, 도 2b에 도시한 바와 같이, 상기 제 1 하부 클래드층(104) 상에 도전성 물질을 형성한 후 소정 형상으로 패터닝을 하여 도전층(106)을 형성한다. 본 발명의 바람직한 실시예에 따르면, 도전층(106)을 도핑된 폴리실리콘 또는 메탈등을 사용하여 형성할 수 있다. 또한, 본 발명의 바람직한 실시예에 따르면, 도전층(106)의 두께는 2,000 Å 내지 5,000 Å의 두께로 형성하였다. Subsequently, as shown in FIG. 2B, a conductive material is formed on the first lower clad layer 104 and then patterned into a predetermined shape to form the conductive layer 106. According to a preferred embodiment of the present invention, the conductive layer 106 may be formed using doped polysilicon or metal. In addition, according to a preferred embodiment of the present invention, the conductive layer 106 has a thickness of 2,000 kPa to 5,000 kPa.

다음 단계로, 도 2c에 도시한 바와 같이, 패터닝된 도전층(106)상에 제 2 하 부 클래드층(110)을 형성한다. 본 발명의 바람직한 실시예에 따르면, 패터닝된 도전층(106)상에 제 2 하부 클래드층(110)을 ELOG(epitaxial laterally overgrawn GaN) 방법을 이용하여 성장하였다. 물론, 제 2 하부 클래드층(110)은 제 1 하부 클래드층(104)과 동일하게 n-형의 AlGaN/GaN으로 형성하였다. Next, as shown in FIG. 2C, a second lower clad layer 110 is formed on the patterned conductive layer 106. According to a preferred embodiment of the present invention, the second lower clad layer 110 is grown on the patterned conductive layer 106 by using an epitaxial laterally overgrawn GaN (ELOG) method. Of course, the second lower clad layer 110 is formed of n-type AlGaN / GaN in the same manner as the first lower clad layer 104.

이어서, 도 2d에 도시한 바와 같이, 제 2 하부 클래드층(110) 상에 활성 영역(112)을 형성한 후, 순차적으로 상부 클래드층(114)을 형성한다. 본 발명의 바람직한 실시예에 따르면, 활성 영역(112)은 전자-정공 등의 캐리어 재결합에 의해 레이저 발진이 일어나는 물질층으로써, 다중 양자 우물(MQW: multi quantum well) 구조를 갖는 GaN계열의 III-V족 질화물 화합물 반도체층이며, 그 중에서도 InxAlyGa1-x-yN(0 ≤x ≤1, 0 ≤y ≤1 그리고 x+y ≤1)층인 것이 바람직하다. 이외에 활성층(108b)은 GaN계열의 III-V족 질화물 화합물 반도체층에 인듐(In)을 소정의 비율로 함유하는 물질층, 예를 들면 InGaN층일 수도 있다. Subsequently, as shown in FIG. 2D, the active region 112 is formed on the second lower clad layer 110, and then the upper clad layer 114 is sequentially formed. According to a preferred embodiment of the present invention, the active region 112 is a material layer in which laser oscillation occurs due to carrier recombination such as electron-holes, and is III- of GaN series having a multi quantum well (MQW) structure. The group V nitride compound semiconductor layer is preferably an InxAlyGa1-x-yN (0 ≦ x ≦ 1, 0 ≦ y ≦ 1 and x + y ≦ 1) layer. In addition, the active layer 108b may be a material layer containing indium (In) in a GaN-based III-V nitride compound semiconductor layer at a predetermined ratio, for example, an InGaN layer.

계속하여, 도 2e에 도시한 바와 같이, 상부 클래드층(114), 활성 영역(112) 및 제 2 하부 클래드층(110)을 소정 형상으로 패터닝된 도전층(106)이 노출될 때 까지 에칭하여 레이저 빔을 발진할 수 있는 활성영역을 정의하고 n-형 전극을 형성할 영역을 개방한다. Subsequently, as shown in FIG. 2E, the upper clad layer 114, the active region 112 and the second lower clad layer 110 are etched until the conductive layer 106 patterned into a predetermined shape is exposed. Define an active area capable of oscillating the laser beam and open the area to form an n-type electrode.

연속하여, 도 2f에 도시한 바와 같이, 활성영역(112)에 전류를 주입시킴으로써 활성영역(112)을 여기(excite)시키기 위하여 상부 클래드층(114) 상에 p-형 전극을 형성하며, 노출된 도전층(106) 상에 n-형 전극(116)을 형성한다. 본 발명의 바람직한 실시예에 따르면, p-형 전극(118)은 Pd, Ni, Pt, Ag 또는 이와 유사한 특 성을 갖는 도전성 물질 또는 이들의 합금을 이용하여 형성할 수 있으며, n-형 전극(116)은 Ti, Al 또는 이와 유사한 특성을 갖는 도전성 물질을 이용하여 형성할 수 있다. Subsequently, as shown in FIG. 2F, a p-type electrode is formed on the upper clad layer 114 to excite the active region 112 by injecting a current into the active region 112, and exposing it. The n-type electrode 116 is formed on the conductive layer 106. According to a preferred embodiment of the present invention, the p-type electrode 118 may be formed using a conductive material or an alloy thereof having Pd, Ni, Pt, Ag or similar characteristics, and the n-type electrode ( 116 may be formed using a conductive material having Ti, Al or similar properties.

도 3a는 본 발명의 바람직한 실시예에 따라 형성된 전극 구조를 설명하기 위한 평면도이다. 3A is a plan view illustrating an electrode structure formed according to a preferred embodiment of the present invention.

도 3a에 도시한 바와 같이, 본 발명의 실시예에 따라 형성된 전극 구조는 n-형 전극(116A) 및 도전층(106A)을 포함하며, 제 2 하부 클래드층(110)이 도전층(106A)의 사이에 재성장되어 있다. 본 발명의 바람직한 실시예에 따르면, 매우 낮은 전기 저항(electrical resistivity)을 갖는 물질로 이루어진 도전층(106A)이 제 1 하부 클래드층(104)와 제 2 하부 클래드층(110) 사이에서 활성영역(112)의 전면에 걸쳐서 분포하게 된다. As shown in FIG. 3A, an electrode structure formed according to an embodiment of the present invention includes an n-type electrode 116A and a conductive layer 106A, and the second lower clad layer 110 includes a conductive layer 106A. Regrowth in the midst of According to a preferred embodiment of the present invention, a conductive layer 106A made of a material having a very low electrical resistivity is formed between the first lower clad layer 104 and the second lower clad layer 110. 112) over the entire surface.

따라서, 본 발명의 바람직한 실시예에 따르면, 도전층(106A)이 하부에서 전류가 활성영역(112)의 전체에 걸쳐 고르게 흐르도록하는 전류 확산층과 같은 역할을 하게되어, 결과적으로 활성영역(112)의 전체에 걸쳐 고르게 전자와 정공이 재결합을 하게 되는 효과가 발생된다. Thus, in accordance with a preferred embodiment of the present invention, the conductive layer 106A acts like a current spreading layer that allows current to flow evenly across the active region 112 at the bottom, resulting in the active region 112. The effect of recombination of electrons and holes is evenly distributed over the entire surface.

따라서, 반도체 소자의 크기에 상관없이 한면의 전극만으로도 충분한 전류의 확산이 가능해지는 구조를 구현하는 것이 가능하게 되었다. Therefore, it is possible to implement a structure in which sufficient current can be diffused by only one electrode regardless of the size of the semiconductor device.

도 3b는 본 발명의 바람직한 다른 실시예에 따라 형성된 전극 구조를 설명하기 위한 평면도이다. 3B is a plan view illustrating an electrode structure formed according to another exemplary embodiment of the present invention.

도 3b에 도시한 본 발명의 바람직한 다른 실시예는 도전층(108B)의 형상을 스트라이프 형상으로 형성한 점에 있어서 도 3a에 도시한 실시예와 상이하다. 하지만, 본 발명의 특징을 갖는 도전층은 직사각형 또는 원형등의 다양한 형태로 변형하는 것이 가능하다. Another preferred embodiment of the present invention shown in FIG. 3B differs from the embodiment shown in FIG. 3A in that the shape of the conductive layer 108B is formed in a stripe shape. However, the conductive layer having the features of the present invention can be modified in various forms such as rectangular or circular.

도 4는 본 발명의 바람직한 실시예에 따른 반도체 발광 소자를 설명하기 위한 단면도이다. 4 is a cross-sectional view for describing a semiconductor light emitting device according to an embodiment of the present invention.

도 4에 도시한 바와 같이, 반도체 발광 소자(100)는 투명 기판(102), 투명기판(102) 상에 형성된 제 1 하부 클래드층(104), 제 1 하부 클래드층(104) 상에 형성되며 도전층(106) 및 n-형 전극을 구비하는 전극 구조체, 전극 구조체의 도전층(106) 상에 형성된 제 2 하부 클래드층(110), 제 2 하부 클래드층(110) 상에 형성된 활성영역(112), 활성영역(112) 상에 형성된 상부 클래드층(114)을 및 p-형 전극(118)을 포함한다. As shown in FIG. 4, the semiconductor light emitting device 100 is formed on the transparent substrate 102, the first lower clad layer 104 and the first lower clad layer 104 formed on the transparent substrate 102. An electrode structure having a conductive layer 106 and an n-type electrode, a second lower clad layer 110 formed on the conductive layer 106 of the electrode structure, and an active region formed on the second lower clad layer 110 ( 112, an upper clad layer 114 formed on the active region 112, and a p-type electrode 118.

본 발명의 바람직한 실시예에서는 투명 기판(104)은 사파이어(Al2O3) 또는 실리콘 카바이드(SiC)와 같은 투명한 부전도성 물질로 형성하였으며, 제 1 하부 클래드층(104)은 n-형의 AlGaN/GaN으로 형성하였다. 비록, 도면에 도시하지는 않았지만, 투명 기판(102)과 제 1 하부 클래드층(104) 사이에 GaN 계열의 Ⅲ-Ⅴ족 질화물 화합물로 이루어진 화합물 반도체층을 더 형성할 수도 있다. In a preferred embodiment of the present invention, the transparent substrate 104 is formed of a transparent non-conductive material such as sapphire (Al 2 O 3 ) or silicon carbide (SiC), the first lower clad layer 104 is n-type AlGaN It was formed with / GaN. Although not shown in the drawings, a compound semiconductor layer made of GaN-based group III-V nitride compound may be further formed between the transparent substrate 102 and the first lower clad layer 104.

본 발명의 바람직한 실시예에 따르면, 활성영역(112)은 전자-정공 등의 캐리어 재결합에 의해 레이저 발진이 일어나는 물질층으로써, 다중 양자 우물(MQW: multi quantum well) 구조를 갖는 GaN계열의 III-V족 질화물 화합물 반도체층이며, 그 중에서도 InxAlyGa1-x-yN(0 ≤x ≤1, 0 ≤y ≤1 그리고 x+y ≤1)층인 것이 바람직하다. 이외에 활성영역(112)은 GaN계열의 III-V족 질화물 화합물 반도체층에 인듐(In)을 소정의 비율로 함유하는 물질층, 예를 들면 InGaN층일 수도 있다. According to a preferred embodiment of the present invention, the active region 112 is a material layer in which laser oscillation occurs by carrier recombination such as electron-holes, and III- of GaN series having a multi quantum well (MQW) structure. The group V nitride compound semiconductor layer is preferably an InxAlyGa1-x-yN (0 ≦ x ≦ 1, 0 ≦ y ≦ 1 and x + y ≦ 1) layer. In addition, the active region 112 may be a material layer containing indium (In) in a GaN-based III-V nitride compound semiconductor layer at a predetermined ratio, for example, an InGaN layer.

p-형 전극(118)은 Pd, Ni, Pt, Ag 또는 이와 유사한 특성을 갖는 도전성 물질 또는 이들의 합금을 이용하여 형성할 수 있으며, n-형 전극(116)은 Ti, Al 또는 이와 유사한 특성을 갖는 도전성 물질을 이용하여 형성할 수 있다. The p-type electrode 118 may be formed using a conductive material or an alloy thereof having Pd, Ni, Pt, Ag, or similar characteristics, and the n-type electrode 116 may be formed of Ti, Al, or the like. It can be formed using a conductive material having a.

본 발명의 바람직한 실시예에 따르면, 도전층은 제 1 하부 클래드층(104)과 동일한 n-형 반도체를 재성장시켜서 제 2 하부 클래드층(110)을 형성할 수 있는 물질로 형성되는 것이 바람직하다. 또한, n-형 전극(116)과는 오믹 컨택을 유지하도록 형성하는 것이 바람직하다. According to a preferred embodiment of the present invention, the conductive layer is preferably formed of a material capable of forming the second lower clad layer 110 by regrowing the same n-type semiconductor as the first lower clad layer 104. It is also preferable to form the ohmic contact with the n-type electrode 116.

또한, 본 발명의 바람직한 실시예에 따르면, 도전층은 제 1 및 제 2 하부 클래드층을 구성하는 n-형 반도체층과 비저항이 10-3Ω㎝ 보다 적은 값의 오믹접합을 갖도록 W, Al, Mo 계열의 금속을 사용하거나 ITO 계열의 고전도성 유전막을 사용할 수 있다. Further, according to a preferred embodiment of the present invention, the conductive layer is W, Al, so that the resistivity of the n-type semiconductor layer constituting the first and second lower cladding layer has a value of less than 10 -3 Ωcm Mo-based metals or ITO-based highly conductive dielectric films can be used.

도 5a 내지 도 5h는 본 발명의 바람직한 또 다른 실시예에 따라 반도체 발광 소자를 제조하기 위한 방법을 설명하기 위한 단면도들이다. 5A to 5H are cross-sectional views illustrating a method for manufacturing a semiconductor light emitting device according to another exemplary embodiment of the present invention.

먼저, 도 5a에 도시한 바와 같이, 투명 기판(202) 상에 제 1 하부 클래드층(204)를 형성한다. 본 발명의 바람직한 실시예에서는 투명 기판(204)은 사파이어 기판으로 하였으며, 제 1 하부 클래드층(204)은 n-형의 AlGaN/GaN으로 형 성하였다. First, as shown in FIG. 5A, the first lower clad layer 204 is formed on the transparent substrate 202. In a preferred embodiment of the present invention, the transparent substrate 204 is a sapphire substrate, and the first lower clad layer 204 is formed of n-type AlGaN / GaN.

다음 단계로, 도 5b에 도시한 바와 같이, 제 1 하부 클래드층(204)을 소정 형상으로 패터닝하여 트렌치(205)를 형성한다. Next, as shown in FIG. 5B, the first lower clad layer 204 is patterned to form a trench 205.

이어서, 도 5c에 도시한 바와 같이, 상기 제 1 하부 클래드층(204)에 형성된 트렌치(205) 내에 도전성 물질을 형성하여 소정 형상으로 패터닝된 도전층(206)을 형성한다. 본 발명의 바람직한 실시예에 따르면, 도전층(206)을 도핑된 폴리실리콘 또는 메탈등을 사용하여 형성할 수 있다. 또한, 본 발명의 바람직한 실시예에 따르면, 도전층(106)을 2,000 Å 내지 5,000 Å의 두께로 형성하였다. Subsequently, as illustrated in FIG. 5C, a conductive material is formed in the trench 205 formed in the first lower clad layer 204 to form a conductive layer 206 patterned into a predetermined shape. According to a preferred embodiment of the present invention, the conductive layer 206 may be formed using doped polysilicon or metal. In addition, according to a preferred embodiment of the present invention, the conductive layer 106 is formed to a thickness of 2,000 kPa to 5,000 kPa.

계속하여, 도 5d에 도시한 바와 같이, 패터닝된 도전층(206) 상에 SiO2와 같은 유전물질로 형성된 보조층(208)을 형성한다. 본 발명의 바람직한 실시예에 따르면, 보조층(208)은 후속하는 공정에서 도전층(206)을 보호하는 역할을 함은 물론 그 위에 형성되는 제 2 하부 클래드층(210)이 용이하게 성장되도록 한다. Subsequently, as shown in FIG. 5D, an auxiliary layer 208 formed of a dielectric material such as SiO 2 is formed on the patterned conductive layer 206. According to a preferred embodiment of the present invention, the auxiliary layer 208 serves to protect the conductive layer 206 in a subsequent process as well as to facilitate the growth of the second lower clad layer 210 formed thereon. .

다음 단계로, 도 5e에 도시한 바와 같이, 보조층(208)상에 제 2 하부 클래드층(210)을 형성한다. 본 발명의 바람직한 일실시예에 따르면, 보조층(208)상에 제 2 하부 클래드층(210)을 PENDEO 에피택시(epitaxy) 방법을 이용하여 성장하였다. 물론, 제 2 하부 클래드층(210)은 제 1 하부 클래드층(204)과 동일하게 n-형의 AlGaN/GaN으로 형성하였다. Next, as shown in FIG. 5E, a second lower clad layer 210 is formed on the auxiliary layer 208. According to one preferred embodiment of the present invention, the second lower clad layer 210 is grown on the auxiliary layer 208 using the PENDEO epitaxy method. Of course, the second lower clad layer 210 is formed of n-type AlGaN / GaN in the same manner as the first lower clad layer 204.

도 5f 내지 도 5h에 도시한 후속 공정은 도 2d 내지 도f를 참조하여 설명한 실시예와 동일함으로써 자세한 설명은 생략하기로 한다. Subsequent processes shown in FIGS. 5F through 5H are the same as those described with reference to FIGS. 2D through F, and thus detailed descriptions thereof will be omitted.                     

본 발명의 바람직한 실시예에서, 도 2a 내지 도 2f를 참조하여 설명한 실시예에서는 ELOG 방법을 이용하여 제 2 하부 클래드층을 성장하였으며, 보조층을 형성하지 않았지만, PENDEO 에피택시 방법을 이용하여 제 2 하부 클래드층을 성장할 수도 있으며, 또한 보조층을 형성한 후 ELOG 방법을 이용하여 제 2 하부 클래드층을 성장하는 방법을 사용하여 본 발명의 사상을 구현할 수도 있음에 주목을 하여야 한다. In a preferred embodiment of the present invention, in the embodiment described with reference to Figs. 2A to 2F, the second lower clad layer is grown by using the ELOG method, and the auxiliary layer is not formed, but the second layer is formed by using the PENDEO epitaxy method. It should be noted that the idea of the present invention may be realized by growing the lower clad layer, and also by growing the second lower clad layer using the ELOG method after forming the auxiliary layer.

또한, 본 발명의 바람직한 실시예에 따르면, 도전층의 패턴의 형성은 다양하게 변형될 수 있으며, 이러한 패턴이 활성영역의 전체 면적에 대비한 면적비는 약 20% 내지 80%를 가지는 구조가 바람직하다. In addition, according to a preferred embodiment of the present invention, the formation of the pattern of the conductive layer can be variously modified, the structure of the pattern has an area ratio of about 20% to 80% of the total area of the active region is preferred. .

또한, 본 발명의 바람직한 실시예에 따르면, 도전층의 패턴의 폭은 1 ㎛ 내지 100 ㎛의 범위를 갖도록 형성하는 것이 바람직하다. In addition, according to a preferred embodiment of the present invention, the width of the pattern of the conductive layer is preferably formed to have a range of 1 ㎛ to 100 ㎛.

또한, 본 발명의 바람직한 실시예에 따르면, 칩의 크기가 0.5 mm2 이상인 소자에서 특히 유용하게 적용될 수 있으며, n-형 전극이 소자의 한쪽 모서리에 위치하는 수평구조의 반도체 발광소자에 더욱 효과적으로 적용됨을 알 수 있다. In addition, according to a preferred embodiment of the present invention, the chip can be particularly useful in devices having a size of 0.5 mm 2 or more, more effectively applied to the semiconductor light emitting device of the horizontal structure in which the n-type electrode is located at one corner of the device It can be seen.

또한, 본 발명의 바람직한 실시예에 따르면, 보조층은 SiO2 또는 SiN의 물질을 사용하여 형성할 수 있으며, 도전층이 재성장되는 동안에 열처리 조건을 조절하여 자발적으로 형성되도록 할 수 있다. In addition, according to a preferred embodiment of the present invention, the auxiliary layer may be formed using a material of SiO 2 or SiN, and may be spontaneously formed by adjusting the heat treatment conditions while the conductive layer is regrown.

상기한 바와 같이 구성된 본 발명의 바람직한 실시예에 따르면, 활성 영역에 균일하게 전류를 확산시킬 수 있는 n-형 전극 구조체 및 그 제조 방법을 제공할 수 있는 효과가 있다. According to a preferred embodiment of the present invention configured as described above, there is an effect that can provide an n-type electrode structure and a method of manufacturing the same that can spread the current uniformly in the active region.

또한, 본 발명의 바람직한 실시예에 따르면, 활성 영역에 균일하게 전류를 확산시킬 수 있는 n-형 전극 구조체를 구비하는 반도체 발광 소자 및 그 제조 방법을 제공할 수 있는 효과가 있다. In addition, according to a preferred embodiment of the present invention, there is an effect that it is possible to provide a semiconductor light emitting device having an n-type electrode structure capable of uniformly spreading current in the active region and a method of manufacturing the same.

또한, 본 발명의 바람직한 실시예에 따르면, 종래 반도체 발광소자에 있어서 문제가 되었던 전류 모임 현상을 해결한 수평 구조의 반도체 발광 소자을 구현함으로써 동작전압을 감소시킬 수 있는 효과가 있다. In addition, according to a preferred embodiment of the present invention, there is an effect that can reduce the operating voltage by implementing a semiconductor light emitting device having a horizontal structure to solve the current gathering phenomenon that was a problem in the conventional semiconductor light emitting device.

또한, 본 발명의 바람직한 실시예에 따르면, p-형 전극과 n-형 전극간의 사이가 멀어져도 균일한 전류를 활성영역에 확산시킬 수 있으므로 플립칩 공정에 적합한 반도체 발광소자를 구현할 수 있는 효과가 있다. In addition, according to a preferred embodiment of the present invention, even if the distance between the p-type electrode and the n-type electrode can be spread evenly in the active region, since the semiconductor light emitting device suitable for flip chip process has the effect have.

또한, 본 발명의 바람직한 실시예에 따르면, 효과적으로 웨이퍼 면적을 활용할 수 있으므로 웨이퍼의 전체적인 수율이 증가하는 효과가 있다. In addition, according to a preferred embodiment of the present invention, since the wafer area can be effectively utilized, the overall yield of the wafer is increased.

또한, 본 발명의 바람직한 실시예에 따르면, 제 1 하부 클래드층과 제 2 하부 클래드층 사이의 계면이 적게 형성되는 구조를 가지므로써 방출 빛의 계면에서의 산란 효과가 줄어들어 레이저빔을 효율적으로 발진시킬 수 있는 효과가 있다. In addition, according to a preferred embodiment of the present invention, since the interface between the first lower clad layer and the second lower clad layer is less formed, the scattering effect at the interface of the emission light is reduced to effectively oscillate the laser beam It can be effective.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불구하며, 당해 분야에서 통상적인 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 첨부된 특 허청구범위로 정해져야 할 것이다. Although the present invention has been described with reference to the embodiments shown in the drawings, this is in spite of an example, it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention should be determined not by the scope of the detailed description but by the appended claims.

Claims (27)

부전도성 기판 및 상기 부전도성 기판 상에 n-형 반도체층을 구비하는 수평구조의 반도체 발광소자에 있어서, In a horizontal semiconductor light emitting device having a non-conductive substrate and an n-type semiconductor layer on the non-conductive substrate, 상기 n-형 반도체층의 소정영역에 형성되는 n-형 전극; An n-type electrode formed in a predetermined region of the n-type semiconductor layer; 상기 n-형 반도체층의 내에 형성되며 상기 n-형 전극과 전기적으로 연결되어 전류를 n-형 반도체층 내에 균일하게 확산시키는 도전층:을 포함하는 것을 특징으로 하는 전극 구조체. And a conductive layer formed in the n-type semiconductor layer and electrically connected to the n-type electrode to uniformly diffuse current in the n-type semiconductor layer. 제 1 항에 있어서,The method of claim 1, 상기 도전층은 격자 구조의 형상을 갖는 것을 특징으로 하는 전극 구조체.The conductive layer has an electrode structure, characterized in that the shape of the lattice structure. 제 1 항에 있어서,The method of claim 1, 상기 도전층은 스트라이프 형상의 구조를 갖는 것을 특징으로 하는 전극 구조체. And the conductive layer has a stripe structure. 제 1 항에 있어서,The method of claim 1, 상기 도전층 상에 상기 도전층을 보호하고 후속하여 형성되는 층이 용이하게 성장되도록 보조층을 더 포함하는 것을 특징으로 하는 전극 구조체. And an auxiliary layer on the conductive layer to protect the conductive layer and to easily grow a subsequently formed layer. 제 1 내지 제 4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 도전층을 도핑된 폴리실리콘을 사용하여 형성하는 것을 특징으로 하는 전극 구조체. Electrode structure, characterized in that to form the conductive layer using a doped polysilicon. 제 1 내지 제 4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 도전층을 W, Al, 및 Mo로 구성된 군으로부터 선택된 금속을 사용하여 형성하는 것을 특징으로 하는 전극 구조체. And the conductive layer is formed using a metal selected from the group consisting of W, Al, and Mo. 제 1 내지 제 4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 도전층이 2,000 Å 내지 5,000 Å의 두께를 가지도록 형성하는 것을 특징으로 하는 전극 구조체. The conductive structure is formed to have a thickness of 2,000 kPa to 5,000 kPa. 제 1 내지 제 4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 도전층의 패턴의 폭은 1 ㎛ 내지 100 ㎛의 범위를 갖도록 형성하는 것을 특징으로 하는 전극 구조체. The width of the pattern of the conductive layer is formed to have a range of 1 ㎛ to 100 ㎛ electrode structure. 부전도성 기판; Non-conductive substrate; 상기 부전도성 기판 상에 형성된 제 1 하부 클래드층; A first lower clad layer formed on the non-conductive substrate; 상기 제 1 하부 클래드층 상에 소정 형상을 갖으며 형성된 도전층; A conductive layer having a predetermined shape on the first lower clad layer; 상기 도전층의 소정 영역 상에 형성된 제 2 하부 클래드층; A second lower clad layer formed on a predetermined region of the conductive layer; 상기 제 2 하부 클래드층 상에 형성된 활성영역; An active region formed on the second lower clad layer; 상기 활성영역 상에 형성된 상부 클래드층; An upper clad layer formed on the active region; 상기 상부 클래드층 상에 형성된 상부 전극; 및 An upper electrode formed on the upper clad layer; And 상기 도전층과 전기적으로 연결되며 상기 도전층의 나머지 영역 상에 형성되는 하부 전극:을 포함하는 것을 특징으로 하는 반도체 발광소자. And a lower electrode electrically connected to the conductive layer and formed on the remaining area of the conductive layer. 제 9 항에 있어서,The method of claim 9, 상기 도전층은 격자 구조의 형상을 갖는 것을 특징으로 하는 반도체 발광소자.And the conductive layer has a lattice structure. 제 9 항에 있어서,The method of claim 9, 상기 도전층은 스트라이프 형상의 구조를 갖는 것을 특징으로 하는 반도체 발광소자. And the conductive layer has a stripe structure. 제 9 항에 있어서,The method of claim 9, 상기 도전층 상에 상기 도전층을 보호하고 후속하여 형성되는 층이 용이하게 성장되도록 보조층;을 더 포함하는 것을 특징으로 하는 반도체 발광소자. And an auxiliary layer on the conductive layer to protect the conductive layer and to easily grow a subsequently formed layer. 제 9 내지 제 12항 중 어느 한 항에 있어서,The method according to any one of claims 9 to 12, 상기 도전층을 도핑된 폴리실리콘을 사용하여 형성하는 것을 특징으로 하는 반도체 발광소자. A semiconductor light emitting device, characterized in that the conductive layer is formed using a doped polysilicon. 제 9 내지 제 12항 중 어느 한 항에 있어서,The method according to any one of claims 9 to 12, 상기 도전층을 W, Al, 및 Mo로 구성된 군으로부터 선택된 금속을 사용하여 형성하는 것을 특징으로 하는 반도체 발광소자. The conductive layer is formed using a metal selected from the group consisting of W, Al, and Mo. 제 9 내지 제 12항 중 어느 한 항에 있어서,The method according to any one of claims 9 to 12, 상기 도전층이 2,000 Å 내지 5,000 Å의 두께를 가지도록 형성하는 것을 특징으로 하는 반도체 발광소자. And the conductive layer is formed to have a thickness of 2,000 kPa to 5,000 kPa. 제 9 내지 제 12항 중 어느 한 항에 있어서,The method according to any one of claims 9 to 12, 상기 도전층의 패턴의 폭은 1 ㎛ 내지 100 ㎛의 범위를 갖도록 형성하는 것을 특징으로 하는 반도체 발광소자. The width of the pattern of the conductive layer is formed to have a range of 1 ㎛ to 100 ㎛ semiconductor light emitting device. 부전도성 기판 및 상기 부전도성 기판 상에 n-형 반도체층을 구비하는 수평구조의 반도체 발광소자를 제조하는 방법에 있어서, In the method for manufacturing a semiconductor light emitting device having a horizontal structure comprising a non-conductive substrate and an n- type semiconductor layer on the non-conductive substrate, 상기 n-형 반도체층 상에 소정 형상을 갖는 도전층을 형성하는 단계; Forming a conductive layer having a predetermined shape on the n-type semiconductor layer; 상기 소정 형상의 도전층 상에 상기 n-형 반도체층과 동일한 유형의 반도체층을 재성장시키는 단계; Regrowing a semiconductor layer of the same type as the n-type semiconductor layer on the conductive layer of the predetermined shape; 상기 재성장된 반도체층 상에 활성영역 및 p-형 반도체층을 형성하는 단계; Forming an active region and a p-type semiconductor layer on the regrown semiconductor layer; 상기 p-형 반도체층 및 상기 활성영역을 상기 패터닝된 도전층이 노출될 때 까지 소정 형상으로 패터닝하는 단계; Patterning the p-type semiconductor layer and the active region into a predetermined shape until the patterned conductive layer is exposed; 상기 패터닝된 p-형 반도체층 상에 p-형 전극을 형성하는 단계; 및 Forming a p-type electrode on the patterned p-type semiconductor layer; And 상기 노출된 패터닝된 도전층과 전기적으로 연결되도록 n-형 전극을 형성하는 단계:를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법. And forming an n-type electrode to be electrically connected to the exposed patterned conductive layer. 제 17 항에 있어서,The method of claim 17, 상기 재성장 단계가 ELOG 방법에 의하여 수행되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법. Wherein the regrowth step is performed by an ELOG method. 부전도성 기판 및 상기 부전도성 기판 상에 n-형 반도체층을 구비하는 수평구조의 반도체 발광소자를 제조하는 방법에 있어서, In the method for manufacturing a semiconductor light emitting device having a horizontal structure comprising a non-conductive substrate and an n- type semiconductor layer on the non-conductive substrate, 상기 n-형 반도체층 상에 소정 형상을 갖는 도전층을 형성하는 단계; Forming a conductive layer having a predetermined shape on the n-type semiconductor layer; 상기 n-형 반도체층을 트렌치 형상으로 식각하는 단계;Etching the n-type semiconductor layer into a trench shape; 상기 트렌치 내에 도전물질을 소정 높이까지 충진함으로써 패터닝된 도전층을 형성하는 단계; Forming a patterned conductive layer by filling the trench to a predetermined height in the trench; 상기 n-형 반도체층을 재성장시키는 단계; Regrowing the n-type semiconductor layer; 상기 재성장된 n-형 반도체층 상에 활성영역 및 p-형 반도체층을 형성하는 단계; Forming an active region and a p-type semiconductor layer on the regrown n-type semiconductor layer; 상기 p-형 반도체층 및 상기 활성영역을 상기 패터닝된 도전층이 노출될 때 까지 소정 형상으로 패터닝하는 단계; Patterning the p-type semiconductor layer and the active region into a predetermined shape until the patterned conductive layer is exposed; 상기 패터닝된 p-형 반도체층 상에 p-형 전극을 형성하는 단계; 및 Forming a p-type electrode on the patterned p-type semiconductor layer; And 상기 노출된 패터닝된 도전층과 전기적으로 연결되도록 n-형 전극을 형성하는 단계:를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법. And forming an n-type electrode to be electrically connected to the exposed patterned conductive layer. 제 19 항에 있어서,The method of claim 19, 상기 재성장 단계가 PENDEO 에피택시 방법에 의하여 수행되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법. And wherein said regrowth step is performed by a PENDEO epitaxy method. 제 17 내지 20항 중 어느 한 항에 있어서,The method according to any one of claims 17 to 20, 상기 도전층을 보호하고 후속하여 형성되는 층이 용이하게 성장되도록 상기 패터닝된 도전층 상에 보조층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광 소자를 제조하는 방법. And forming an auxiliary layer on the patterned conductive layer so as to protect the conductive layer and to easily grow a subsequently formed layer. 제 17 내지 20 항 중 어느 한 항에 있어서,The method according to any one of claims 17 to 20, 상기 패터닝된 도전층은 격자 구조의 형상을 갖는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.And the patterned conductive layer has a lattice structure. 제 17 내지 20항 중 어느 한 항에 있어서,The method according to any one of claims 17 to 20, 상기 패터닝된 도전층은 스트라이프 형상의 구조를 갖는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법. And the patterned conductive layer has a stripe structure. 제 17 내지 제 20항 중 어느 한 항에 있어서,The method according to any one of claims 17 to 20, 상기 도전층을 도핑된 폴리실리콘을 사용하여 형성하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법. The conductive layer is formed using a doped polysilicon method for producing a semiconductor light emitting device. 제 17 내지 제 20항 중 어느 한 항에 있어서,The method according to any one of claims 17 to 20, 상기 도전층을 W, Al, 및 Mo로 구성된 군으로부터 선택된 금속을 사용하여 형성하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법. The conductive layer is formed by using a metal selected from the group consisting of W, Al, and Mo. 제 17 내지 제 20항 중 어느 한 항에 있어서,The method according to any one of claims 17 to 20, 상기 도전층이 2,000 Å 내지 5,000 Å의 두께를 가지도록 형성하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법. The conductive layer is formed to have a thickness of 2,000 kV to 5,000 kV. 제 17 내지 제 20항 중 어느 한 항에 있어서, The method according to any one of claims 17 to 20, 상기 도전층의 패턴의 폭은 1 ㎛ 내지 100 ㎛의 범위를 갖도록 형성하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법. The width of the pattern of the conductive layer is formed to have a range of 1 ㎛ to 100 ㎛ method for manufacturing a semiconductor light emitting device.
KR1020030100619A 2003-12-30 2003-12-30 Electrode structure, semiconductor light-emitting device provided with the same and method for manufacturing the same KR100744941B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030100619A KR100744941B1 (en) 2003-12-30 2003-12-30 Electrode structure, semiconductor light-emitting device provided with the same and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100619A KR100744941B1 (en) 2003-12-30 2003-12-30 Electrode structure, semiconductor light-emitting device provided with the same and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20050068807A KR20050068807A (en) 2005-07-05
KR100744941B1 true KR100744941B1 (en) 2007-08-01

Family

ID=37259325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100619A KR100744941B1 (en) 2003-12-30 2003-12-30 Electrode structure, semiconductor light-emitting device provided with the same and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100744941B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233234B1 (en) 2011-09-08 2013-02-14 전북대학교산학협력단 Light emitting diode filled metal colloid in embedded electrode and fabrication method thereof
KR101360966B1 (en) 2007-11-06 2014-02-11 삼성전자주식회사 Nitride semiconductor light emitting device and fabrication method of the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665284B1 (en) * 2005-11-07 2007-01-09 삼성전기주식회사 Semiconductor light emitting device
KR100869962B1 (en) * 2006-12-07 2008-11-24 한국전자통신연구원 The Manufacturing Method of Light Emission Device including Current Spreading Layer
KR100818466B1 (en) 2007-02-13 2008-04-02 삼성전기주식회사 Light emitting devices
KR101449035B1 (en) * 2008-04-30 2014-10-08 엘지이노텍 주식회사 Semiconductor light emitting device
KR101687617B1 (en) * 2010-11-15 2016-12-19 엘지전자 주식회사 Semiconductor light emitting device
CN106449919B (en) * 2016-11-30 2018-10-12 东海县晶瑞达石英制品有限公司 A kind of LED chip of long-life and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974221A (en) * 1995-09-05 1997-03-18 Sharp Corp Semiconductor light emitting element
KR20010068551A (en) * 2000-01-06 2001-07-23 구자홍 method for fabricating blue emitting device
JP2002217450A (en) 2001-01-22 2002-08-02 Sanken Electric Co Ltd Semiconductor light-emitting device and method of manufacturing the same
KR20030065884A (en) * 2002-02-01 2003-08-09 주식회사 엘지이아이 Light emitting diode and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974221A (en) * 1995-09-05 1997-03-18 Sharp Corp Semiconductor light emitting element
KR20010068551A (en) * 2000-01-06 2001-07-23 구자홍 method for fabricating blue emitting device
JP2002217450A (en) 2001-01-22 2002-08-02 Sanken Electric Co Ltd Semiconductor light-emitting device and method of manufacturing the same
KR20030065884A (en) * 2002-02-01 2003-08-09 주식회사 엘지이아이 Light emitting diode and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101360966B1 (en) 2007-11-06 2014-02-11 삼성전자주식회사 Nitride semiconductor light emitting device and fabrication method of the same
KR101233234B1 (en) 2011-09-08 2013-02-14 전북대학교산학협력단 Light emitting diode filled metal colloid in embedded electrode and fabrication method thereof

Also Published As

Publication number Publication date
KR20050068807A (en) 2005-07-05

Similar Documents

Publication Publication Date Title
US9991424B2 (en) Light-emitting diode and method for manufacturing same
KR100661614B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR100665284B1 (en) Semiconductor light emitting device
US7319044B2 (en) Nitride semiconductor light emitting device and method for manufacturing the same
US7943406B2 (en) LED fabrication via ion implant isolation
US7544971B2 (en) Lateral current blocking light-emitting diode and method for manufacturing the same
KR101122184B1 (en) Micro-pixel ultraviolet light emitting diode
JP2828187B2 (en) Gallium nitride based compound semiconductor light emitting device
KR20110128545A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR20120079172A (en) Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
JP2004165590A (en) Horizontal current shielding light emitting diode led and its manufacturing method
JP6686172B2 (en) Nitride semiconductor light emitting device
US20210193872A1 (en) Semiconductor light-emitting element
KR101719623B1 (en) Light emitting diode
KR100661960B1 (en) Light emitting diode and manufacturing method thereof
KR100744941B1 (en) Electrode structure, semiconductor light-emitting device provided with the same and method for manufacturing the same
US20030047743A1 (en) Semiconductor light emitting device
KR20090076163A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
KR100977682B1 (en) Semiconductor light emitting device
KR20060066871A (en) Luminescence device and method of manufacturing the same
KR100700530B1 (en) Corrugated light emitting diode and manufacturing method thereof
KR100786102B1 (en) Light emitting diode
KR100743468B1 (en) Iii-nitride semiconductor light emitting device
KR101772815B1 (en) The High Efficiency Ga-polar Vertical Light Emitting Diode and The Fabrication Method Of The Same
US11764330B2 (en) Optoelectronic semiconductor component having a semiconductor contact layer and method for producing the optoelectronic semiconductor component

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee